KR20180021002A - 유기층의 고해상도 패턴화 방법 - Google Patents

유기층의 고해상도 패턴화 방법 Download PDF

Info

Publication number
KR20180021002A
KR20180021002A KR1020177037874A KR20177037874A KR20180021002A KR 20180021002 A KR20180021002 A KR 20180021002A KR 1020177037874 A KR1020177037874 A KR 1020177037874A KR 20177037874 A KR20177037874 A KR 20177037874A KR 20180021002 A KR20180021002 A KR 20180021002A
Authority
KR
South Korea
Prior art keywords
layer
organic
patterned
hydrophobic
water
Prior art date
Application number
KR1020177037874A
Other languages
English (en)
Other versions
KR102555053B1 (ko
Inventor
텅 훼이 크
파월 말리노스키
아츠시 나카무라
Original Assignee
아이엠이씨 브이제트더블유
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아이엠이씨 브이제트더블유, 후지필름 가부시키가이샤 filed Critical 아이엠이씨 브이제트더블유
Publication of KR20180021002A publication Critical patent/KR20180021002A/ko
Application granted granted Critical
Publication of KR102555053B1 publication Critical patent/KR102555053B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H01L51/0018—
    • H01L51/0085—
    • H01L51/0508—
    • H01L51/42—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/341—Transition metal complexes, e.g. Ru(II)polypyridine complexes
    • H10K85/342—Transition metal complexes, e.g. Ru(II)polypyridine complexes comprising iridium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)
  • Photovoltaic Devices (AREA)

Abstract

유기층(301), 예를 들면, 유기 전자 디바이스의 유기 반도체층을 포토리소그래피 패턴화하는 방법으로서, 유기층 상에 수용성 차폐층(131)을 제공하는 단계, 상기 차폐층 상에 포토레지스트층(141)을 제공하는 단계, 패턴화 포토레지스트층을 형성하기 위해서 상기 포토레지스트층을 포토리소그래피 패턴화하는 단계, 패턴화 차폐층 및 패턴화 유기층을 형성하기 위해, 상기 패턴화 포토레지스트층을 마스크로서 사용하여 상기 차폐층 및 상기 유기층을 에칭하는 단계, 및 이후 상기 패턴화 차폐층을 제거하는 단계, 를 포함한다. 상기 방법은 상기 수용성 차폐층을 제공하기 전에, 상기 유기층 상에 소수성 상부 면을 갖는 소수성 보호층(121)을 제공하는 단계를 포함한다.

Description

유기층의 고해상도 패턴화 방법
본 발명은 유기 전자 디바이스의 분야에 관한 것이다. 구체적으로, 본 발명은 포토리소그래피에 의해 유기층, 예를 들면, 유기 반도체층을 고해상도 패턴화하는 방법, 및 포토리소그래피에 의해서 패턴화된 유기 반도체층을 포함하는 유기 전자 디바이스의 제조 방법에 관한 것이다.
유기 전자장치의 연구는 재료, 공정 및 시스템 통합의 발전에 따라 꾸준히 성장하고 있다. 유기 광기전 셀(OPV), 유기 광검출기(OPD), 유기 박막 트랜지스터(OTFT), 및 특히 조명 및 디스플레이용 유기 발광 다이오드(OLED)가 산업화의 길로 이끌로 있다.
유기 전자 디바이스의 제조에 공지된 방법의 문제점 중 하나는 현재 이용 가능한 패턴화 기술의 제한에 관련될 수 있다.
큰 웨이퍼 상에 10 마이크로미터 미만의 패턴 해상도를 재현 가능한 방법으로 달성하기 위한 특히 현저한 기술은 포토리소그래피일 수 있다. 그러나, 유기 반도체와 함께 포토리소그래피 공정을 사용하는 것은, 레지스트 현상 및/또는 레지스트 박리에 사용되는 용매뿐 아니라, 표준 포토레지스트 내에서 사용되는 대부분의 용매가 유기층을 용해할 수 있기 때문에 간단하지 않다. 이러한 문제의 몇 개의 해결책은 냉동된 CO2 포토레지스트를 사용하는 건식 리소그래피, 플루오르화 포토레지스트를 사용하거나 유기 반도체층을 보호하고 유기 반도체층과 포토리소그래피 화학물질 사이의 직접적인 접촉을 피하기 위해 배리어층을 사용하는 직교 가공(orthogonal processing)에 의해 제시되었다. 이러한 접근 방법은, 예를 들면, WO 2015/028407A1에 기재되어 있다. 기판에 증착된 유기층의 포토리소그래피 패턴화 방법이 개시되어 있고, 포토레지스트층을 적용하기 전에 및 포토리소그래피 패턴화 단계를 수행하기 전에 유기층 상에 차폐층이 제공된다. 차폐층은 물을 포함하는 용액 또는 물에 차폐층을 노출함으로써 포토리소그래피 패턴화 후 쉽게 제거될 수 있는 수용성 층이다.
그러나, 이러한 접근 방법을 적용하면, 물이 유기층에 침투하거나 유기층을 손상 또는 열화하는 위험을 수반할 수 있고, 예를 들면, 캐리어 이동성의 감소, 모폴로지 변화, 또는 계면 오염이다. 예를 들면, 유기 발광 다이오드(OLED)의 분야에서 대부분의 사용된 유기 반도체 물질, 예를 들면, 발광층 및 전자수송층은 물에 민감하다. 수용성 또는 물 기반 차폐층과 함께 포토리소그래피를 사용하여 이러한 층을 패턴화하는 경우, 물이 OLED 스택에 침투하여 디바이스의 열화, 예를 들면, 작동 수명의 감소, 방출 양자 효율의 감소, 전력 효율의 감소 및/또는 OLED에 의해서 방출된 색의 변화를 일으킬 수 있다. 그 외의 유기 반도체 디바이스에 대해, 유사한 열화 메카니즘이 발생하고, 예를 들면 유기 광검출기 또는 유기 광전지의 효율 저하를 초래할 수 있다.
본 발명의 실시형태의 목적은 유기층, 예를 들면, 유기 반도체층의 포토리소그래피 패턴화 방법으로서, 종래 기술의 단점을 해결하는 방법을 제공한다.
상기 목적은 본 발명에 따른 방법에 의해서 달성된다.
본 발명은 기판 상의 유기층의 포토리소그래피 패턴화 방법에 관한 것이다. 상기 방법은, 예를 들면, 유기층 상에 수용성 차폐층을 제공하는 단계, 상기 차폐층 상에 포토레지스트층을 제공하는 단계, 패턴화 포토레지스트층을 형성하기 위해서 상기 포토레지스트층을 포토리소그래피 패턴화하는 단계, 패턴화 차폐층 및 패턴화 유기층을 형성하기 위해, 상기 패턴화 포토레지스트층을 마스크로서 사용하여 상기 차폐층 및 상기 유기층을 에칭하는 단계, 및 이후 상기 패턴화 차폐층을 제거하는 단계, 의 시퀀스를 포함한다. 또한, 상기 방법은, 상기 수용성 차폐층을 제공하기 전에, 상기 유기층 상에 소수성 상부 면을 갖는 소수성 보호층을 제공하는 단계를 포함한다. 본 개시 내용의 문맥에서, 소수성 보호층의 상부면은 제공된 유기층으로부터 멀어지는 방향의 표면을 가리킨다.
본 발명의 실시형태에서, 수용성 차폐층을 제공하는 단계는, 소수성 보호층과 바로 접촉하는, 즉 그 사이에 또 다른 층이 없는 수용성 차폐층을 제공하는 단계를 포함할 수 있다.
본 발명의 실시형태에서, 패턴화 차폐층을 제거하는 단계는 상기 패턴화 차폐층을 물 또는 물을 포함하는 용액에 노출하는 단계를 포함할 수 있다.
본 발명의 실시형태에서, 유기층은 유기 반도체층이거나 유기 반도체층을 포함할 수 있다. 유기층은 단층 또는 2층 이상을 포함하는 다층 스택일 수 있다. 유기층 또는 유기층 스택은 예를 들면, 전계발광층 또는 감광층을 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 예를 들면, 유기층은 예를 들면, 홀 주입층, 전자 블로킹층, 홀수송층, 전계발광 유기층, 전자수송층, 홀 블로킹층, 및/또는 전자주입층을 포함하는 다층 스택일 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다.
본 발명의 바람직한 실시형태에서, 소수성 보호층은 소수성 유기층, 예를 들면, 소수성 유기 반도체층일 수 있다. OLEDs, OPDs, OPVs 또는 OTFTs와 같은 유기 디바이스의 제조 공정과 우수한 공정 사용성을 갖는 소수성 보호층을 형성하기 위해, 유기층, 예를 들면, 유기 반도체층을 사용하는 이점이 있다. 본 발명의 실시형태에서 소수성 보호층은 전하수송층일 수 있다.
본 발명의 실시형태에서, 소수성 보호층, 예를 들면, 소수성 유기 반도체층은 단층일 수 있다.
본 발명의 실시형태에서, 소수성 보호층, 예를 들면, 소수성 유기 반도체층은 2층 이상을 포함하는 다층 스택일 수 있고, 다층 스택의 상부층은 소수성 상부면을 갖는다.
소수성 보호층, 예를 들면, 소수성 유기 반도체층은 유기층과 바로 접촉하는, 즉 유기층과 소수성층 사이에 또 다른층이 없이 제공될 수 있다. 그러나, 본 발명의 실시형태는 이들로 제한되지 않는다.
본 발명은 유기층을 포함하는 전자 디바이스의 제조 방법으로서, 상기 기재된 방법을 사용하여 유기층을 포토리소그래피 패턴화하는 단계를 포함한다. 본 발명의 실시형태에 따른 방법을 사용하여 제조할 수 있는 전자 디바이스의 예는, 유기 발광 다이오드, 유기 광검출기, 유기 광기전 셀, 유기 박막 트랜지스터 및/또는 이러한 디바이스를 포함하는 어레이이고, 본 발명의 실시형태는 이들로 제한되지 않는다.
본 발명의 실시형태에 따른 전자 디바이스의 제조 방법에서, 유기층은 디바이스의 활성 유기 반도체층일 수 있고, 소수성 보호층은 디바이스의 소수성 유기 반도체 전하수송층(전자수송층 또는 홀수송층)일 수 있다. 소수성 보호층은 디바이스 내에 유지될 수 있다. 활성 유기 반도체층은 제1 HOMO (Highest Occupied Molecular Orbital, 최고 점유 분자궤도) 에너지 준위 및 제1 LUMO(Lowest Unoccupied Molecular Orbital, 최저 비 점유 분자 궤도) 에너지 준위를 가질 수 있고, 소수성 유기 반도체 전하수송층은 활성 유기 반도체층과 접촉하는 표면에서 제2 HOMO 에너지 준위 및 제2 LUMO 에너지 준위를 가질 수 있고, 제1 및 제2 HOMO 에너지 준위 및 제1 및 제2 LUMO 에너지 준위는 활성 유기 반도체층에 우수한 캐리어 주입을 가능하게 하도록 선택된다. 본 발명의 바람직한 실시형태에서, 제2 HOMO 에너지 준위는 제1 HOMO 에너지 준위보다 낮게 선택될 수 있고, 제2 LUMO 에너지 준위는 제1 LUMO 에너지 준위보다 높게 선택될 수 있고, 활성 유기 반도체층에 효율적인 전하 주입, 특히 전자 주입 또는 홀 주입을 가능하게 한다.
소수성 유기 반도체 전하수송층은 활성 유기 반도체층과 접촉하는 제1 전하수송층 및 제2 전하수송층을 포함하는 다층 스택이고, 제2 전하수송층은 다층 스택의 상측, 즉 활성 유기 반도체층으로부터 멀어지는 방향 측에 있고, 제1 전하수송층은 상기 기재된 바와 같이 활성 유기 반도체층 내에 효과적인 캐리어 주입을 가능하게 하는 적합한 HOMO 및 LUMO 에너지 준위를 갖고 상기 제2 전하수송층은 소수성 상부면을 갖는다. 제2 전하수송층이 도핑될 수 있다. 제1 전하수송층은 도핑되지 않거나 제1 전하수송층의 적어도 상부가 도핑될 수 있다. 제2 전하수송층 및 제1 전하수송층 상부를 도핑하는 것은 제1 전하수송층과 제2 전하수송층 사이의 계면에서 전하주입용 에너지 배리어를 감소할 수 있는 이점이 있다.
전자 디바이스는 예를 들면, 유기 발광 디바이스일 수 있고 활성 유기 반도체층은 전계발광층일 수 있다. 전자 디바이스는 예를 들면, 유기발광 디바이스의 어레이일 수 있다.
전자 디바이스는 예를 들면, 유기 광검출 디바이스 또는 유기 광기전 디바이스일 수 있고, 활성 유기 반도체층은 감광층 또는 광흡수층일 수 있다. 전자 디바이스는 예를 들면, 광검출 디바이스의 어레이 또는 광기전 디바이스의 어레이일 수 있다.
본 발명의 실시형태에 따른 방법은 기판 상에 제1 위치, 예를 들면, 제1 위치들에서 제1 유기층을 포함하고 상기 기판 상의 제2 위치, 예를 들면, 제2 위치들에서 제2 유기층을 포함하는 전자 디바이스의 제조 공정에서 사용될 수 있고, 제2 위치, 예를 들면, 제2 위치들은 제1 위치, 예를 들면, 제1 위치들과 중첩되지 않는다. 제1 유기층 및 제2 유기층은 상기 기재된 바와 같은 방법을 사용하여 패턴화될 수 있다. 상기 디바이스는 기판 상에 제3(추가의) 위치, 예를 들면, (추가의) 위치들에서 제3(추가의) 유기층을 더 포함할 수 있고, 제3 (추가의)위치, 예를 들면, 제3 (추가의) 위치들은, 제1 및 제2 위치와 중첩되지 않는다. 제3 (추가의) 유기층은 상기 기재된 바와 같은 방법을 사용하여 패턴화될 수 있다.
전자 디바이스는 예를 들면, 다색 유기 발광 디바이스일 수 있고, 제1 유기층은 제1 색 또는 제1 색 스펙트럼을 방출하기 위한 제1 전계발광층을 포함하고, 제2 유기층은 제2 색 또는 제2 색 스펙트럼을 방출하기 위한 제2 전계발광층을 포함하고 제3 (추가의)유기층은 제3 (추가의) 색 또는 색 스펙트럼을 방출하기 위한 제3 (추가의) 전계발광층을 포함한다.
본 발명의 실시형태에 따른 이러한 디바이스, 예를 들면, 다색 디바이스의 제조 방법에서, 제1 소수성 보호층은 제1 유기층 상에 제공되고, 제2 소수성 보호층은 제2 유기층 상에 제공되고, 제3 (추가의) 소수성 보호층은 제3 (추가의) 유기층 상에 제공될 수 있다. 제1, 제2, 제3(추가의) 소수성 보호층은 동일한 조성물을 가질 수 있거나 이들은 상이한 조성물을 가질 수 있고, 예를 들면, 서로 상이한 물질을 포함할 수 있다.
본 발명의 실시형태에 따른 방법에서, 수용성 차폐층은 가교되지 않는 물 기반 폴리머 물질을 함유하거나 포함할 수 있다. 가교되지 않는 물질을 사용하는 것은 물 또는 물 기반 용액으로 쉽고 완전하게 제거할 수 있다는 이점이 있다. 본 발명의 실시형태에 따른 방법에서, 차폐층은 폴리비닐 피롤리돈, 폴리비닐 알콜, 수용성 셀룰로오스, 폴리에틸렌 글리콜, 폴리글리세린 또는 풀루란의 어느 하나 또는 이들의 임의의 조합을 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 차폐층은 물 및/또는 알콜, 예를 들면, 수용성 알콜을 더 포함할 수 있다.
본 발명의 실시형태에 따른 방법에서, 차폐층을 제공하는 단계는, 용액 가공 예를 들면, 스핀코팅에 이어 소프트 베이킹(예를 들면, 약 100℃)에 의해서 차폐층을 제공하는 단계를 포함할 수 있다. 이러한 용액 기반 방법은, 비용 효율적이고 진공을 필요로 하지 않는 이점이 있다. 차폐층은 예를 들면, 300 nm 내지 1000 nm의 범위의 두께를 갖고, 본 발명의 실시형태는 이들로 제한되지 않는다.
본 발명의 실시형태에 따른 방법에서, 차폐층을 제거하는 단계는 차폐층 상부에 물 기반 용액 또는 물층을 코팅하는 단계를 포함할 수 있다. 차폐층을 제거하기 위해 사용되는 물 기반 용액은 물을 포함할 수 있고, 예를 들면, 이소프로필 알콜(IPA) 및/또는 글리세린을 더 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다.
본 발명의 실시형태에 따른 방법에서, 포토레지스트층을 제공하는 단계는 용매 현상 가능한 포토레지스트층을 제공하는 단계를 포함할 수 있다. 용매 현상 가능한 포토레지스트를 사용하는 것은 물 기반 차폐층과 상용 가능한 이점이 있다.
본 발명의 실시형태에 따른 방법에서, 차폐층 및 유기층을 에칭하는 단계는 하나 이상의 건식 에칭 단계, 예를 들면, 반응 이온 에칭(RIE) 단계를, 예를 들면, 산소 플라즈마 또는 임의의 그 외의 적합한 플라즈마 예를 들면, Ar 플라즈마, SF6 플라즈마 또는 CF4 플라즈마를 사용하여 수행하는 단계를 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 차폐층 및 유기층의 에칭 단계는 또한 (유기층 및 차폐층 사이에 적층된)소수성 보호층을 에칭하고, 패턴화 소수성 보호층을 형성하는 단계를 포함할 수 있다.
본 발명의 실시형태에 따른 방법은, 유리하게 예를 들면, 유기 광보호(OPD), 예를 들면, 다색 OPD, 유기 박막 트랜지스터(OTFT) 또는 유기발광 다이오드(LED), 예를 들면, 다색 OLED와 같은 유기 반도체 기반 디바이스 및 회로의 제조 공정에 사용될 수 있다. 본 발명의 실시형태에 따른 방법은 예를 들면, OLED 디스플레이, 예를 들면, 다색 OLED 디스플레이의 제조 공정에 사용되어 현재 사용된 쉐도우 마스킹 기술보다 높은 해상도를 얻을 수 있다. 예를 들면, 본 발명의 실시형태에 따른 방법은, 유기 CMOS 이미저의 마이크론 크기 또는 서브 마이크론 크기 픽셀의 패턴화에 사용될 수 있다. 본 발명의 실시형태에 따른 방법은 유리하게 이러한 디바이스의 어레이를 포함하는 예를 들면, 하나 이상의 OLED 서브 픽셀 요소 및 하나 이상의 OPD 서브 픽셀 요소를 포함하는 유기 스마트 픽셀의 제조에 사용될 수 있다.
본 발명의 실시형태에 따른 방법은, 고해상도를 필요로 하는 유기 전자 디바이스의 제조 공정에 유리하게 사용될 수 있고, 예를 들면, 고해상도 풀칼라 OLED 디스플레이(예를 들면, 휴대 전자장치, 텔레비전 또는 뷰파인더 용도), 고해상도 풀칼라 유기 광검출기 및 광검출기 어레이(예를 들면, 이미저 용도), 또는 다수 통합 유기 광검출기 및 유기발광 다이오드 서브 픽셀 요소를 장착한 스마트 픽셀 또는 픽셀 어레이이다. 본 발명의 실시형태에 따른 방법은, 예를 들면, 고해상도 유기 초음파 방출 어레이(예를 들면, 초음파 이미지 용도)의 제조 공정에 사용될 수 있다.
본 발명의 실시형태에 따른 방법은, 마이크로렌즈전자 디바이스 산업에서 이미 사용된 종래의 포토리소그래피 제품(포토레지스트, 현상기)을 사용할 수 있는 이점이 있다. 플루오르화 포토레지스트와 같은 비싼 제품을 사용할 필요가 없는 이점이 있다.
본 발명의 실시형태에 따른 방법은, 소수성 보호층이 하층 유기층 중의 물의 흡수를 감소시키고 포토리소그래피 공정 중에 하층 유기층을 보호하는 이점이 있다. 이는, 소수성 보호층을 사용하지 않고 패턴화되는 유기 디바이스에 비해 패턴화 OLED와 같은 패턴화된 유기 디바이스의 실질적으로 작동 수명을 길게 할 수 있는 이점이 있다.
본 발명의 실시형태에 따른 방법은, 기존의 반도체 공정 라인과 상용 가능하고 스케일 업할 수 있는 이점이 있다.
본 발명의 실시형태에 따른 방법은, 유기층의 패턴화에 사용되는 가장 높은 가공 온도는 150℃ 미만, 또는 110℃ 미만일 수 있는 이점이 있다. 따라서, 상기 방법은 예를 들면, 폴리에틸렌 나프탈레이트(PEN) 호일 또는 폴리에틸렌 테레프탈레이트(PET) 호일과 같은 유연한 호일 기판에 사용되고, 고해상도로 유연한 유기 디바이스 및 회로의 제조를 가능하게 한다.
본 발명의 실시형태에 따른 방법은, 비용 효율적이고 우수하게 제어 가능한 이점이 있다.
본 발명의 실시형태에 따른 방법은, 물에 노출되는 경우 열화될 유기층의 패턴화에 사용되어, 이러한 열화의 위험을 피하거나 크게 줄이는 이점이 있다.
다양한 발명의 특정한 목적 및 이점은 상기 본원에 기재되어 있다. 물론, 이러한 목적 또는 이점 모두가 본 발명의 임의의 특정한 실시형태에 따라 달성될 수 있는 것은 아닌 것으로 이해되어야 한다. 따라서, 예를 들면, 당업자는 본원에 교시되거나 시사될 수 있는 그 외의 목적 또는 이점을 반드시 달성하지 않고 본원에 교시된 하나 이점 또는 이점의 그룹을 달성하거나 최적화하도록 구현되거나 수행될 수 있다. 또한, 이러한 요약은 단지 예시적인 것으로 본 개시내용의 범위를 제한하는 것으로 의도되지 않는 것이 이해된다. 그 특성 및 이점과 함께 작동 방법 및 조작에 대한 본 개시내용은 다음의 상세한 설명을 참조하고 수반하는 도면과 함께 읽으면 이해될 수 있다.
본 발명의 특정한 및 바람직한 형태는, 수반한 독립항 및 종속항에서 제시된다. 종속항으로부터의 특징은, 독립항의 특징 및 단지 청구항에 명시적으로 제공된 것 외에 필요에 따라 그 외의 종속항의 특징과 조합될 수 있다.
본 발명의 이러한 및 그 외의 측면은 이하 기재된 실시형태를 참조해서 설명되고, 명백하게 될 것이다.
도 1 내지 도 7은 본 발명의 실시형태에 따라 기판 상에 유기층의 포토리소그래피 패턴화 방법의 공정 단계의 예를 개략적으로 도시한다.
도 8 내지 도 10은 본 발명의 실시형태에 따라 기판 상에 유기층의 포토리소그래피 패턴화의 방법의 에칭 단계의 예를 개략적으로 도시한다.
도 11은 본 발명의 실시형태에 따라 보호층이 다층 스택인 소수성 보호층의 일 예를 개략적으로 도시한다.
도 12 내지 도 18은 본 발명의 실시형태에 따라 유기 발광 다이오드(OLED)의 제조 방법의 공정 단계의 예를 개략적으로 도시한다.
도 19는 본 발명의 실시형태에 따라 제조된 패턴화 OLED 및 선행 기술 방법에 따라 제조된 패턴화 OLED의 측정된 작동 수명을 도시한다.
도 20 내지 도 33은 본 발명의 실시형태에 따라 3색 OLED를 제조하기 위한 방법의 공정 단계의 예를 개략적으로 도시한다.
청구항의 임의의 참조 부호는 본 발명의 범위를 한정하는 것으로 해석되지 않아야 한다.
상이한 도면에서, 동일한 참조 부호는 동일하거나 유사한 요소를 의미한다.
도면은 단지 개략적이고 비제한적이다. 도면에서, 요소의 일부 크기는 과장되어 있고 설명 목적으로 정확한 스케일로 도시되는 것은 아니다.
본 발명은 특정한 실시형태 및 특정 도면을 참조하여 설명하지만, 본 발명은 이들로 제한되지 않고 단지 청구범위에 의해서만 제한된다. 기재된 도면은 단지 개략적인 것으로 제한적이지 않다. 도면에서, 일부 요소의 크기가 과장될 수 있고 예시의 목적인 것으로 정확한 스케일로 도시되는 것은 아니다. 치수 및 상대치수는 본 발명의 수행에서 실제의 감소에 대응하지 않는다.
또한, 상세한 설명 및 청구범위에서 제1, 제2, 등은 유사한 요소 사이의 구분을 위해서 사용되며, 반드시 시간적, 공간적, 등급적, 또는 임의의 다른 방식으로 순서를 설명하는 것은 아니다. 이와 같이 사용된 용어들은 적합한 환경하에서 상호 교환가능하고, 본원에 기재된 본 발명의 실시형태는 본원에 기재된 또는 설명된 것과 다른 순서로 작동할 수도 있다.
청구범위에서 사용되는 "포함하는"은 이하에 열거된 수단으로 제한되는 것으로 해석되지 않아야 하고; 그 외의 요소 또는 단계를 배제하지 않는 것을 주의한다. 상기 용어는 참조로 기재된 특징, 정수, 단계, 또는 성분의 존재를 명기하는 것과 같이 해석되지만, 그 외의 하나 이상의 특징, 정수, 단계, 또는 성분, 또는 그룹의 존재 또는 첨가를 제외하는 것은 아니다. 따라서, "수단 A 및 B를 포함하는 디바이스"의 범위는 성분 A 및 B만으로 구성된 디바이스로 제한되는 것은 아니다. 본 발명에 대해, 디바이스의 관련된 유일한 성분이 A 및 B인 것을 의미한다.
본 명세서에 기재된 "하나의 실시형태" 또는 "일 실시형태"는 실시형태에 대해서 기재된 특정한 특징, 구조 또는 특성이 본 발명의 하나 이상의 실시형태에 포함되어 있는 것을 의미한다. 따라서, 본 명세서의 다양한 부분에서 "하나의 실시형태" 또는 "일 실시형태"가 반드시 동일한 실시형태를 의미하는 것은 아니지만, 동일한 실시형태일 수 있다. 또한, 특정한 특징, 구조, 또는 특성은, 본 개시 내용으로부터 당업자에게 명백한 임의의 적당한 방법으로, 하나 이상의 실시형태에서 조합될 수 있다.
마찬가지로, 본 발명의 예시의 실시형태의 설명에서, 본 발명의 다양한 특징은 하나 이상의 다양한 본 발명의 형태의 이해를 돕고, 본 개시 내용을 효율적으로 기재하기 위해서, 단일의 실시형태, 그 도면 또는 상세한 설명에서 함께 그룹화하는 경우가 있다. 그러나, 본 개시 내용의 이러한 방법은, 청구된 발명이 각각의 청구항에서 명시적으로 열거한 특징보다 많은 특징이 필요하다는 것을 반영하는 것으로 해석되지 않아야 한다. 오히려, 다음 청구범위에서 반영된 것으로서, 본 발명의 형태는 상기 개시된 단일 실시형태의 모든 특징보다 적게 존재한다. 따라서, 상세한 설명 다음의 청구범위가 상세한 설명에 명시적으로 포함되며, 각각의 청구항은 자신은 본 발명의 별개의 실시형태로서 기재되어 있다.
또한, 본원에 기재된 일부 실시형태는 일부 특징을 포함하고, 그 외의 실시형태에 포함된 그 외의 특징이 포함되지 않지만, 상이한 실시형태의 특징들의 조합은 본 발명의 범위 내에 있으며, 당업자에 의해 이해된 상이한 실시형태를 형성하는 것을 의미한다. 예를 들면, 다음의 청구범위에서, 임의의 청구된 실시형태는 임의의 조합으로 사용될 수 있다.
본원에 제공된 설명에서, 본 발명의 철저한 이해를 제공하고 특정한 실시형태에서 어떻게 실시될 수 있는 지를 제공하기 위해 수많은 특정한 세부 사항이 기재된다. 그러나, 본 발명의 실시형태는 이러한 특정한 세부 사항 없이 실시될 수 있는 것이 이해된다. 다른 예에서, 공지된 방법, 구조 및 기술은 상세한 설명의 이해가 불명확하게 되지 않도록 상세하게 기재되지 않았다.
본 개시내용의 문맥에서, 소수성은 발수성을 의미한다. 소수성 표면은 물 접촉각이 90°를 초과하는 것을 특징으로 하는 발수성 표면이다. 물 접촉각은 고체 표면 상에 제공되는 물 액적의 표면이 고체 표면과 만나는 각도이다. 본 개시내용의 문맥에서, 소수성층은 소수성 표면을 갖는 층이다.
본 개시내용의 문맥에서, 차폐층 또는 수용성 차폐층은 물을 포함하는 용액 또는 물에 노출함으로써 제거될 수 있는 수용성 층이다. 차폐층은 가교되지 않는 물 기반 폴리머 물질을 포함하거나 함유할 수 있다. 예를 들면, 차폐층은 폴리비닐 피롤리돈, 폴리비닐 알콜, 수용성 셀룰로오스, 폴리에틸렌 글리콜, 폴리글리세린 또는 풀루란의 어느 하나 또는 이들의 임의의 조합을 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 차폐층은 수용성 알콜 및/또는 물을 포함하는 용매를 더 포함할 수 있다.
본 개시내용의 문맥에서, 픽셀는 이미저 또는 디스플레이에서 단일 이미지 점을 의미한다. 이미저 또는 디스플레이에서 복수의 픽셀는 일반적으로 로우 및 칼럼으로 배열된다. 각 픽셀는 서브 픽셀로 구성될 수 있고, 예를 들면, 서브 픽셀는 상이한 색에 상응한다. 각각의 서브 픽셀는 픽셀 요소, 예를 들면, 발광 요소, 예를 들면, OLED 또는 광검출 요소 예를 들면, 유기 광검출기를 포함한다.
본 개시내용의 문맥에서, 전하수송층은, 전하 이동도가 예를 들면, 10-6 cm2/Vs를 초과하는 층으로, 예를 들면, 유기 반도체층이다.
본 발명은 기판 상에 유기층을 포토리소그래피 패턴화하는 방법을 제공한다. 상기 방법은, 유기층 상에 수용성 차폐층을 제공하는 단계, 차폐층 상에 포토레지스트층을 제공하는 단계, 패턴화 포토레지스트층을 형성하기 위해 포토레지스트층을 포토리소그래피 패턴화하는 단계, 차폐층 및 유기층을 에칭하는 단계, 패턴화 포토레지스트층을 마스크로서 사용하여 패턴화 차폐층 및 패턴화 유기층을 형성하는 단계, 이후 차폐층을 물 또는 물을 포함하는 용액에 노출하여 차폐층을 제거하는 단계를 포함한다. 본 발명의 방법은, 수용성 차폐층을 제공하기 전에, 상기 유기층 상에 소수성 상부 면을 갖는 소수성 보호층, 예를 들면, 소수성 유기 반도체층을 제공하는 단계를 더 포함한다. 본 발명의 하나의 방법에 따른 포토리소그래피 패턴화 방법의 결과, 패턴화 유기층 및 패턴화 소수성 보호층, 예를 들면, 소수성 유기 반도체층을 포함하는 패턴화 층 스택이 얻어진다. 유기층은 단층 또는 2층 이상을 포함하는 다층 스택일 수 있다. 소수성 보호층은 단층 또는 2층 이상을 포함하는 다층일 수 있다.
도 1 내지 도 7은 본 발명의 실시형태에 따라 기판 상에 유기층을 포토리소그래피 패턴화하는 방법의 공정 단계의 예를 개략적으로 도시한다. 도 1에 도시된 제 1 단계에서, 유기층(11), 예를 들면, 유기 반도체층은 기판(10) 상에, 예를 들면, 용액 기반 공정 예를 들면, 스핀코팅 또는 당업자에게 공지된 임의의 그 외의 적합한 방법에 의해서 제공된다. 기판(10)은 예를 들면, 유리 기판 또는 당업자에게 공지된 임의의 그 외의 적합한 기판, 예를 들면, 유연한 호일 기판일 수 있다.
다음, 소수성 보호층(12), 즉 소수성 상부면(121)을 갖는 보호층(12)은, 도 2에 도시된 바와 같이 유기층(11) 상에 제공된다(예를 들면, 증발된다). 보호층(12)은 발수성을 갖는 소수성층이다. 바람직하게, 보호층 상의 물접촉각은 90도 초과, 바람직하게 100도 초과이다. 소수성 보호층(12)을 사용하면, 하기 기재된 바와 같이 다음의 공정 단계, 예를 들면, 차폐층의 증착, 포토리소그래피 공정 단계, 및 차폐층의 제거 단계 중에 하층 유기층(11) 중에 물의 흡수를 감소시키는 이점이 있다. 소수성 보호층(12)은 예를 들면, 두께가 10 nm 내지 80 nm, 예를 들면, 15 nm 내지 50 nm이고, 본 개시내용은 이들로 제한되지 않는다.
유기층, 예를 들면, 활성 유기 반도체층이 본 발명의 실시형태에 따라 패턴화된 유기 전자 디바이스를 제조하는 경우, 디바이스에 소수성 보호층(12)이 존재할 수 있다. 이러한 실시형태에서, 소수성 보호층(12)은 바람직하게 소수성 유기 반도체층이다. 유기 전자 디바이스에서, 예를 들면, 발광 디바이스 또는 광검출 디바이스에서, 소수성 유기 반도체층(보호층(12))은, 예를 들면, 전하수송층, 즉, 홀수송층 또는 전자수송층의 기능을 가질 수 있다. 이러한 실시형태에서, 소수성 유기 반도체 보호층(12)은 바람직하게 활성 유기 반도체 층에 우수한 캐리어 주입을 가능하게 하는 적합한 HOMO 및 LUMO 에너지 준위를 가질 수 있다. 이러한 실시형태에서, 소수성 유기 반도체 보호층(12)은 바람직하게 우수한 전하 수송성을 가질 수 있고, 예를 들면, 전하 캐리어 이동도가 10-6 cm2/Vs 초과, 바람직하게 10-4 cm2/Vs 초과, 바람직하게 10-3 cm2/Vs 초과, 바람직하게 10-2 cm2/Vs 초과이고 최종 유기 전자 디바이스에서 전자수송층 또는 홀수송층으로서 기능할 수 있다.
소수성 보호층(12)은 단층으로 구성되거나, 다층 스택, 즉 2층 이상을 포함하는 스택일 수 있다. 소수성 보호층(12)은 도핑된 층 또는 도핑되지 않은 층 또는 부분적으로 도핑된 층일 수 있다. 보호층이 예를 들면, OLED와 같은 발광 디바이스용 디바이스의 발광측에서 또는 예를 들면, OPD 또는 OPV 디바이스와 같은 광검출 디바이스용 디바이스의 수광측에서 존재하는 실시형태에서, 보호층(12)은 각각 디바이스에 의해서 흡수된 파장 범위에서 또는 방출된 파장에서 바람직하게 우수한 투명도, 예를 들면, 투명도가 95% 초과, 바람직하게 98% 초과, 예를 들면, 99% 이상을 가질 수 있다.
도 11은 보호층이 다층 스택인 소수성 보호층(12)의 일 예를 개략적으로 도시한다. 예를 들면, 보호층(12)은 제1 전하수송층(128) 및 제2 전하수송층(129)의 스택일 수 있고, 제2 전하수송층이 소수성층이다. 제1 전하수송층(128)은 도핑되지 않은 하부 (126) 및 도핑된 상부(127)를 가질 수 있고, 예를 들면, 상부는 소수성 전하수송층(129)과 접촉된 부분이다. 소수성 제2 전하수송층(129)이 도핑될 수 있다. 이는 단지 예시로서, 본 발명의 실시형태가 이들로 제한되지 않는다.
예를 들면, 소수성 보호층(12)은 NET18 제1 전자수송층(128) 및 도핑된 DFH-4T 제2 전자수송층(129)을 포함하는 스택일 수 있고, 보호층(12)은 유기발광 디바이스의 유기 방출층(유기층(11)) 상에 제공될 수 있다. DFH-4T층은 전하수송층 및 소수성 층으로서 기능할 수 있다. 이는 우수한 전자수송성(전자 이동도 약 0.64 cm2/Vs) 및 우수한 소수성(물과의 접촉각 122 도)을 갖는다. 물을 발수시키고 하층의 물 흡수를 감소시킬 수 있다. 제1 전자수송층(128)은 OLED의 방출층(활성 유기 반도체층(11))에 우수한 접촉을 달성하기 위해 제공될 수 있고 바람직하게 제1 전자수송층(128)으로부터 방출층으로 효율적인 전하 주입을 가능하게 하기 위해 방출층과 매칭하는 우수한 에너지 준위를 가질 수 있다. (도핑되지 않은) DFH-4T의 LUMO 준위는 DFH-4T 층으로부터 (도핑되지 않은) NET18 층으로의 전자 주입이 너무 낮다. 따라서 예를 들면, NDN26과 같은 전도성 도펀트로 n 도핑되고 NET18 층(128)과 DFH-4T 층(129) 사이의 계면에서 에너지 배리어를 감소시킬 수 있다. 제1 전자 수송 층(128)의 상부(127)는 DFH-4T 층(129)으로부터 제1 전자 수송 층(128)으로 전자 주입을 더 개선하기 위해 (예를 들면, 동일한 도펀트, 예를 들면, NDN26)로 너무 n-도핑될 수 있다. 이 예에서, DFH-4T 층(129) 및 (부분적으로 도핑된) 제1 전자 수송 층(128)의 스택은 보호층(12)을 형성할 수 있다. DFH-4T 층의 두께는 10 nm 내지 50 nm의 범위일 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 물질의 조합은 예를 들면, 적색, 녹색 및 청색 OLED와 같은 상이한 색의 OLED로 사용될 수 있다. 그 외의 적합한 물질은 전자수송층, 소수성 보호층 및 도펀트를 형성하기 위해 사용될 수 있다.
소수성 전하수송층, 특히 소수성 전자수송층의 물질로서 사용될 수 있는 유기 물질의 일부 예는, 5,5'-Bis((5-퍼플루오로헥실)티오펜-2-일)-2,2'-비티오펜 (DFH-4T), 구리(II) 1,2,3,4,8,9,10,11,15,16,17,18,22,23,24,25-헥사데카플루오로-29H,31H-프탈로시아닌 (F16CuPC), 및 N,N'-Bis(2,2,3,3,4,4,4-헵타플루오로부틸)-3,4,9,10-페릴렌 디카복스이미드 (PTCPI-CH2C3F7)이고, 본 발명의 실시형태는 이들로 제한되지 않는다.
소수성 전하수송층, 특히 소수성 홀수송층의 물질로서 사용될 수 있는 유기 물질의 일부 예는, 5,5'-Bis(3-헥실-2-티에닐)-2,2′'-비티오펜 (DH-4T), 디페닐-디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜 (DphDNTT), 디나프토[2,3-b:2',3'-f]티에노[3,2-b]티오펜 (DNTT), N2,N7-Di(나프탈렌-1-일)-9,9-디옥틸-N2,N7-디페닐-9H-플루오렌-2,7-디아민 (DOFL-NPB), N,N' -Bis(3-메틸페닐)-N,N' -bis(페닐)-9,9-디옥틸플루오렌 (DOFL-TPD), 2,3,8,9,14,15-헥사플루오로디퀴녹살리노[2,3-a:2',3'-c]페나진 (HATNA-F6), 2,7-Bis[9,9-di(4-메틸페닐)-플루오렌-2-일]-9,9-di(4-메틸페닐)플루오렌 (TDAF), N,N'-디옥틸-3,4,9,10-페릴렌디카복스이미드 (PTCDI-C8), 및 N,N'-디트리데실-3,4,9,10-페릴렌디카복스이미드 (PTCDI-C13)이고, 본 발명의 실시형태는 이들로 제한되지 않는다.
상기 열거된 물질의 층은 예를 들면, 도 11에 열거된 바와 같이 보호층(다층 스택)(12)을 형성하기 위해 전하수송층과 함께 제공될 수 있다. 또한, 상기 기재된 물질의 층이 적합한 에너지 준위를 갖고, 즉 방출층으로 효율적인 전하 주입을 가능하게 하면, OLED의 방출층와 같은 유기층 바로 위에 단일 보호층(12)으로서 사용될 수 있다. 열거된 물질은 상이한 에너지 준위를 갖고, 각각 특이적 색을 갖는 OLED에 적합하다(또 다른 전하수송층과 결합할 필요없이). 상이한 물질은 상이한 색에 사용될 수 있다.
보호층(12)을 제공한 후, 도 3에 도시된 바와 같이 수용성 차폐층(13)이 보호층(12) 상에 제공된다. 차폐층(13)은 차폐 물질을 포함하고, 이러한 차폐 물질은 가교되지 않은 물 기반 폴리머를 포함한다. 차폐층은 물 및/또는 수용성 알콜을 더 포함할 수 있다.
차폐층(13)은 예를 들면, 스핀 코팅, 슬롯 다이 코팅 또는 블레이드 코팅과 같은 용액 기반 공정에 의해서 제공될 수 있다. 이어서, 90℃ 내지 110℃의 온도에서 연질 베이킹, 예를 들면, 핫플레이트 연질 베이킹이 행해질 수 있다. 그러나, 이러한 연질 베이킹 단계는 생략될 수 있고, 차폐층(13)의 건조가 주위 온도에서 행해질 수 있다. 놀랍게도 물 함유 차폐층은 보호층(12)의 소수성 표면 상에 우수한 균일성으로 스핀코팅될 수 있다. 용액 기반 가공에 대한 대안으로서, 차폐층(13)은 증발에 의해서 제공될 수 있다.
다음, 포토레지스트층(14)은 차폐층(13) 상에 스핀 코팅된 후 연질 베이킹 단계, 예를 들면, 100℃에서 1분간 동안 핫플레이트 연질 베이킹 단계를 행할 수 있다. 포토레지스트층(14)은 용매 기반 현상기에서 현상될 수 있는 포토레지스트를 포함한다. 포토레지스트는 바람직하게 네가티브 톤 레지스트이다. 그러나, 본 발명의 실시형태는 이들로 제한되지 않고, 포토레지스트는 포지티브톤 레지스트일 수 있다. 얻어진 구조의 단면은 도 4에 도시된다.
포토레지스트층(14)은 쉐도우 마스크를 통해 광, 예를 들면, UV 광에 노출되고 현상될 수 있다. 포토레지스트의 현상 후, 패턴화 포토레지스트층(141)을 갖는 도 5에 도시된 구조가 얻어질 수 있다.
차폐층(13), 보호층(12) 및 유기층(11)은 패턴화 포토레지스트층(141)을 마스크로서 사용하여 에칭될 수 있다. 도 6에 도시된 예에서 도시된 바와 같이, 에칭 공정은 패턴화 차폐층(131), 패턴화 보호 층(121) 및 패턴화 유기층(111)을 형성한다. 에칭 공정은, 건식 에칭 단계, 또는 건식 에칭 단계들의 조합일 수 있고, 예를 들면, 산소 플라즈마 또는 아르곤 플라즈마를 사용하는 반응성 이온 에칭 단계이고, 본 발명의 실시형태는 이들로 제한되지 않는다.
최종적으로, 예를 들면, 물층 또는 물 기반 용액을 디바이스 상에 스핀 코팅함으로써 물 또는 물 기반 용액, 예를 들면, 물 (90%) 및 IPA (10%)의 용액 또는 물 (90%), IPA (5%) 및 글리세린 (5%)의 혼합물에 패턴화 차폐층(131)을 노출하여, 패턴화 차폐층(131)이 제거될 수 있다. 또한, 물에 차폐층의 노출 전에 패턴화 포토레지스트층(141)이 제거될 수 있다. 또한, 패턴화 포토레지스트층(141)이 물에 노출되는 경우 패턴화 차폐층(131)과 함께 제거될 수 있다. 이는 도 7에 도시된 바와 같이 기판(10) 상의 포토리소그래피 패턴화 유기층(111) 및 포토리소그래피 패턴화보호층(121)의 스택을 형성한다.
본 발명의 실시형태에서, 차폐층(13), 보호층(12) 및 유기층(11)을 패턴화하는 에칭 공정은 단일 에칭 단계일 수 있거나 일련의 2개의 이상의 에칭 단계를 포함할 수 있다. 일련의 에칭 단계를 포함하는 이러한 공정의 예는 개략적으로 도 8 내지 10에 도시되어 있다. 상기 기재된 바와 같이, 포토레지스트 현상 후, 도 5에 도시된 구조가 얻어진다.
이러한 구조 상에 제1 건식 에칭 단계를 행하여(예를 들면, 산소 플라즈마를 사용하여 반응성 이온 에칭 단계임), (적어도)패턴화 포토레지스트층(141)의 상부를 제거하고, 플라즈마에 노출된 위치에서 차폐층(13)을 완전히 제거하고(노출된 위치에서 즉 포토레지스트층(141)이 더 이상 존재하지 않는 위치에서), 예를 들면, 도 8에 도시된 구조가 얻어진다. 포토레지스트층(141) 및 차폐층(13)의 층 두께(및 에칭 속도)는, 이 제1 건식 에칭 단계 후 적어도 일층의 차폐 물질이 유지되도록 바람직하게 선택될 수 있다. 차폐물질의 잔류층은, 두께가 예를 들면, 적어도 200 nm 또는 적어도 300 nm일 수 있지만, 본 발명의 실시형태는 이들로 제한되지 않는다. 잔류하는 차폐 물질층은 패턴화 포토레지스트층(141)의 패턴을 수득한다. 도 8에 도시된 예에서, 얻어진 구조가 패턴화 차폐층(131) 및 박막 패턴화 포토레지스트층(142)을 포함한다. 그러나, 본 발명의 그 외의 실시형태에서, 포토레지스트층은 제1 에칭 단계에 의해서 완전히 제거될 수 있다. 본 발명의 그 외의 실시형태에서, 또한 차폐층의 상부가 제1 건식 에칭 단계에 의해서 제거될 수 있다.
노출된 위치(즉, 포토레지스트층(141)이 더 이상 존재하지 않는 위치)에서 차폐층(12)의 완전한 제거 후, 제2 건식 에칭 단계가 행해질 수 있다. 본 발명의 유리한 실시형태에서, 제2 건식 에칭 단계는 제1 건식 에칭 단계의 연속일 수 있다. 제2 건식 에칭 단계는 예를 들면, 산소 플라즈마를 사용하여 반응성 이온 에칭을 포함할 수 있다. 제2 건식 에칭 단계는 노출된 위치(즉, 차폐층이 더 이상 존재하지 않는 위치)에서 보호층(12) 및 유기층(11)을 완전히 제거할 수 있다. 동시에, 박막 포토레지스트층(142)(필요한 경우)은 패턴화 차폐층(131)의 상부와 함께 완전히 제거되어 박막 차폐층(132)을 형성한다 보호층(12) 및 유기 물질층(11)의 두께의 점에서 차폐층의 두께를 적절하게 선택(및 상응하는 에칭 속도를 고려)함으로써, 패턴화 차폐층(131)에 의해서 덮이지 않은 위치에서 보호층(12) 및 유기층(11)의 완전한 제거 후, 차폐 물질의 박막층(132)이 여전히 존재할 수 있다. 이는 도 9에 개략적으로 도시되어 있다.
최종적으로, 예를 들면, 물층 또는 물 기반 용액을 디바이스 상에 스핀 코팅함으로써 물 또는 물 기반 용액, 예를 들면, 물(90%) 및 IPA (10%)의 용액 또는 물(90%), IPA (5%) 및 글리세린 (5%)의 혼합물에서 잔류하는 차폐 물질층(132)이 제거될 수 있다. 이는, 도 10에 도시된 바와 같이 기판(10) 상에 포토리소그래피 패턴화 유기층(111) 및 포토리소그래피 패턴화 보호층(121)의 스택을 형성할 수 있다.
OLED의 제조 방법의 일예는, 활성 유기 반도층(전계발광층)이 본 발명의 실시형태에 따라 패턴화된 것으로, 도 12 내지 도 18에 개략적으로 도시되어 있다. 이는, 단지 일례로서, 본 발명의 실시형태는 이들로 제한되지 않는다. 예를 들면, 하기 기재된 층들의 일부는 디바이스에서 생략될 수 있고 및/또는 그 외의 층이 디바이스에 포함될 수 있다. 일례로서 설명된 방법은 다음의 단계를 포함할 수 있다:
- 기판(10) 상에 애노드층(20)을 증착하고 패턴화 에지 커버층(21)이 애노드층(20)을 형성하는 단계로, 패턴화 에지 커버층(21)은 예를 들면, 애노드층(20)의 에지를 덮는다. 에지 커버층은 쇼트 및 누설에 대한 보호로서 제공될 수 있다. 이러한 에지 커버층은 우수한 전기 단열성을 갖는 유기 또는 무기 물질로 제조될 수 있다. 애노드층은 ITO, Ag, 몰리브덴, Al, Au, Cu, CNT 또는 상이한 물질의 스택을 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다.
- 유기층 스택(30)을 증착하는, 예를 들면, 증발 또는 스핀 코팅하는 단계로서, 유기층 스택, 예를 들면, 홀 주입층(31), 홀수송층(32) 및 발광층(전계발광층)(33)을 포함한다. 소수성 유기 반도체 전자수송층(12)(소수성 보호층(12))을 유기층 스택(30) 상에 증착, 예를 들면, 증발 또는 스핀 코팅한다. 얻어진 구조의 단면은 개략적으로 도 13에 도시된다. 홀주입층(31)은 예를 들면, F4-TCNQ, Meo-TPD, HATCN 또는 MoO3를 포함할 수 있고 본 발명의 실시형태는 이들로 제한되지 않는다. 홀 수송 층(32)은 예를 들면, Meo-TPD, TPD, spiro-TAD, NPD, NPB, TCTA, CBP, TAPC, 아민 및/또는 카바졸 기반 물질을 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 발광층(33)은 예를 들면, 호스트 물질(예를 들면, MCP, TCTA, TATP, CBP 또는 카바졸 기반 물질이고, 본 발명의 실시형태는 이들로 제한되지 않는다), 및 도펀트를 포함할 수 있다. 사용될 수 있는 적색 도펀트의 예는 DCJTB, Rubrene, Ir(btp)2(acac), PtOEP, 및 Ir(MDQ)2acac이다. 사용될 수 있는 녹색 도펀트의 예는 C545T, Ir(PPY)3, Ir(PPY)2acac 및 Ir(3mppy)3이다. 사용될 수 있는 청색 도펀트의 예는 BCzVBi, DPAVBi, FIrPic, 4P-NPD 및 DBZa이다.
- 소수성 유기 반도층(12) 상에 수용성 차폐층(13)을 증착, 예를 들면, 스핀 코팅하고, 차폐층(13) 상에 포토레지스트층(14)을 증착하는 단계(도 14).
- 포토레지스트층을 패턴화하고, 패턴화 포토레지스트층(141)을 형성하는 단계(도 15)
- 패턴화 차폐층(131), 패턴화 소수성 유기 반도체층(121) 및 패턴화 유기층 스택(301), 패턴화 유기층 스택(301)을 형성하기 위해 마스크로서 패턴화 포토레지스트층(141)을 사용하여 소수성 유기 반도체층(12) 및 유기층 스택(30)을 에칭, 예를 들면, 플라즈마 에칭하는 단계로, 패턴화 유기층 스택(301)은 도시한 예에서 패턴화 홀 주입층(311), 패턴화 홀수송층(321), 및 패턴화 발광층(331)을 포함한다(도 16).
- 패턴화 포토레지스트층(141)을 제거하고 물에 노출에 의해서 패턴화 차폐층(131)을 제거하는 단계(도 17). 패턴화 포토레지스트층(141)은 물에 패턴화 차폐층(131)을 노출하기 전에 제거될 수 있다. 또한, 패턴화 포토레지스트층(141)은 물에 노출에 의해서 패턴화 차폐층(131)과 동시에 제거될 수 있다.
- 전자수송층(41) 및 전자주입층(42)을 증착, 예를 들면, 증발 또는 그 후, 전자주입층(42) 상에 캐소드층(50)을 증착, 예를 들면, 증발하는 단계. 캐소드층(50)은, 예를 들면, Ag, Al, Mg 또는 Ag 합금을 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 얻어진 패턴화 OLED 구조(100)의 단면은 도 18에 개략적으로 도시된다. 전자수송층(41)은 예를 들면, Alq3, TPBI, Bphen, NBphen, BCP, BAlq 또는 TAZ을 포함할 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 전자주입층(42)은 예를 들면, Lif, CsCO3,CsF, Yb 또는 Liq을 포함할 수 있고 본 발명은 이들로 제한되지 않는다.
본 발명의 실시형태에 따른 방법을 사용하여 패턴화하는 OLED의 작동 수명은 보호층 없이 물 기반 차폐층을 사용하여 패턴화되는 OLED의 작동 수명과 비교하는 실험이 행해진다. OLED는 Ir(MDQ)2 (5%)로 도핑된 20 nm 두께의 TATP 발광층을 가졌다. 본 발명의 실시형태에 따른 방법을 사용하여 제작된 OLED에 대해, 다층 보호층(12)이 사용되고, 특히 NDN26 (5%)로 도핑된, 30 nm 두께의 NET18 층 (제1 전자 수송 층(128)) 및 15 nm 두께 DFH-4T의 소수성 층(제2 전자수송층(129))으로 이루어지는 스택일 수 있다. NET18 층의 하부(126) (즉 발광층과 접촉하는 부분)는 도핑되지 않고 두께는 20 nm이고, NET18 층의 상부(127) (즉 도핑된 DFH4T 층과 접촉하는 부분)는 NDN26 (5%)로 도핑되고 두께는 10 nm이었다.
작동 수명을 측정하기 위해, OLED는 전류 밀도가 50 mA/cm2 이하인 전류에 의해서 구동되었다. OLED에 의해서 방출된 초기 광강도가 기록되고, 방출된 광 강도가 초기 광강도의 50%까지 감소할 때까지 광 분해는 지속적으로 모니터링되었다. 작동 수명은 기간 T50에 상응하고, 그 후 방출된 광강도가 일정한 바이어스 전류(도시된 예에서 50 mA/cm2)에서 초기 광강도의 50%까지 감소한다. 측정된 결과는 도 19에 도시된다. 도 19에서, 결과(192)는 본 발명의 실시형태에 따른 방법, 예를 들면, 소수성 보호층이 수용성 차폐층을 제공하기 전에 유기층 상에 제공되는 방법을 사용하여 제조된 패턴화 OLED에 대해, 시간 유닛으로 e도시되는 시간 T의 함수로서 백분율의 정규화된 전계발광 EL을 도시한다. 결과(191)는 수용성 차폐층이 유기층에 바로 제공되는 종래의 방법을 사용하여 제조된 패턴화 OLED의 시간 함수로서 정규화된 전계발광을 도시한다. 본 개시내용의 방법에 따른 패턴화 OLED의 작동 수명은 22 시간인 반면, 종래기술 방법(예를 들면, 소수성 보호층이 없는 종래기술의 방법)에 따른 패턴화 OLED의 작동 수명은 1.3 시간이었다.
본 발명의 실시형태는 제1 위치 예를 들면, 제1 위치들에서 제1 패턴화 유기 디바이스층 및 제2 위치, 예를 들면, 제2 위치에서 제2 패턴화 유기 디바이스층을 기판, 예를 들면 단일 기판 상에 포함하는 디바이스의 제조 방법에 사용될 수 있다. 제1 위치, 예를 들면, 제1 위치들 및 제2 위치, 예를 들면, 제2 위치들은 중첩되지 않을 수 있다.
본 발명의 실시형태에 따른, 제1 위치, 예를 들면, 제1 위치들에서 제1 패턴화 유기층, 제2 위치, 예를 들면, 제2 위치들에서 제2 패턴화 유기층, 및 제3 위치, 예를 들면, 제3 위치들에서 제3 패턴화 유기층을 포함하는 유기 디바이스의 제조 방법의 일례는 도 20 내지 도 33에 개략적으로 도시된다.
일례로서, 예를 들면, 제1색(제2 서브 픽셀)을 제공하기 위한기판 상의 제1 위치에서 제1 패턴화 디바이스층, 및 예를 들면, 제2 색(제2 서브 픽셀)을 제공하기 위해 기판 상의 제2 위치에서의 제2 패턴화 디바이스층을 포함하는, 디바이스의 제조 공정 단계, 예를 들면, 3색 OLED 디바이스가 표시된다. 이러한 예시의 공정은, 예를 들면, 제3 색(제3 서브 픽셀)을 제공하기 위해 예를 들면 기판 상의 제3 위치에서 제3 패턴화 디바이스층을 더 포함한다. 따라서, 예시의 공정은 특히 3색 OLED를 제조하기 위한 제조 공정의 일부를 형성할 수 있다. 이 도면은 3색 서브 픽셀을 포함하는 단일 OLED 픽셀에 상응하는 단면을 도시한다. 그러나, OLED 디바이스는 이러한 많은 수의 픽셀을 포함하고, 각각은 3개의 서브 픽셀을 포함하고, 픽셀은 예를 들면, 픽셀 그리드 또는 어레이로 배열된다. 본 발명의 실시형태에 따른 공정은 예를 들면, 복수의 로우 및 복수의 칼럼으로 배열된 예를 들면, 3색 OLED의 어레이와 같은 단일 기판 상에 복수의 픽셀에 상응하는 복수의 3색 OLED를 제조하기 위해 사용될 수 있다. 일반적으로, 본 발명의 실시형태에 따른 공정은, 상이한 특성을 갖는 패턴화 층 스택을 나란히 형성하기 위해, 예를 들면 이러한 패턴화 다층 스택의 어레이의 제조를 위해 및 회로 내 다양한 기능성을 위해 또는 OLED 또는 OPD에서 상이한 색을 제공하기 위해 사용될 수 있다.
도 20은 예를 들면 그 일면에 제공될 수 있는 기판(10), 제1 하부 전극(51), 제2 하부 전극(52) 및 제3 하부 전극(53)을 개략적으로 도시한다. 전극은, 예를 들면, 본 발명의 실시형태에 따른 그 위에 제공된 디바이스 층에 전기적 연결을 제공하기 위해 형성될 수 있다. 예를 들면, 최종 디바이스에서, 예를 들면, 마감된 OLED 디바이스에서, 제1 하부 전극(51)은 예를 들면, 제1 색에 상응하는 제1 서브 픽셀의 하부 전극일 수 있고, 제2 하부 전극(52)은 예를 들면, 제2 색에 상응하는 제2 서브 픽셀의 하부 전극일 수 있고, 제3 하부 전극(53)은 예를 들면, 제3 색에 상응하는 제3 서브 픽셀의 하부 전극일 수 있다. 하부 전극의 에지에서 (도시되지 않은) 에지 커버 층은 쇼트 및 누출에 대한 보호를 제공하기 위해 존재할 수 있다. 이러한 에지 커버층은 우수한 전기절연성을 갖는 유기 또는 무기 물질로 제조될 수 있다. 기판(10)은 당업자에 의해서 공지된 임의의 그 외의 적합한 기판 또는 유연한 호일 기판 또는 유리 기판일 수 있다. 하부 전극은 예를 들면, ITO(인듐 주석 옥사이드), Mo, Ag, Au, Cu, 전도성 폴리머 예를 들면, PEDOT:PSS (폴리(3,4-에틸렌디옥시티오펜) 폴리(스티렌설포네이트) 또는 전도성 CNT(탄소 나노튜브) 또는 그래핀 층을 포함할 수 있지만, 본 발명의 실시형태는 이들로 제한되지 않는다.
도면에 도시된 본 개시내용의 실시형태에 따른 예시의 방법은 기판(10) 상에 초기 차폐층(60) 을 증착하는 단계를 포함한다(도 20). 따라서, 기판(10) 상에, 초기 차폐층(60)은 도 20 에 도시된 바와 같이 제공된다. 초기 차폐층(60)은 디바이스층 또는 디바이스층 스택이 열화되어 공정에서 더 제공되지 않도록 하는 층일 수 있다. 초기 차폐층(60)은 예를 들면, 알콜 기반 물질 또는 물 기반 물질일 수 있다. 초기 차폐층은, 예를 들면, 폴리비닐 알콜, 폴리비닐 피롤리돈, 수용성 셀룰로오스, 폴리에틸렌 글리콜, 폴리글리세린 또는 풀루란과 같은 폴리머를 포함할 수 있다. 이는 물 및/또는 알콜을 포함하는 용매를 더 포함할 수 있다. 알콜은, 예를 들면, 알콕시기가 없는 알콜, 예를 들면, 이소프로필 알콜일 수 있다. 알콜은, 예를 들면, 수용성 알콜일 수 있다. 용매는 단지 물, 단지 알콜, 또는 물과 수용성 알콜의 혼합물을 포함할 수 있다. 초기 차폐층(60)의 두께는 예를 들면, 100 nm 내지 6000 nm, 예를 들면, 500 nm 내지 2000 nm의 범위 내일 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다.
본 발명의 실시형태에 따른 예시의 방법은 초기의 차폐층(60)을 패턴화하여 제1 위치에서 초기 차폐층을 제거하는 단계를 포함한다. 도 21에 도시된 바와 같이, 초기 차폐층(60)은 초기 차폐층(60)을 통해 제1 개구(1)을 제조하기 위해 패턴화되고 제1 하부 전극(51)을 노출시킨다. 제2 하부 전극(52) 및 제3 하부 전극(53)은 초기 차폐층(60)에 의해서 덮인다. 초기 차폐층(60)은 종래의 포토리소그래피에 의해서 패턴화되고, 건식 에칭되고(예를 들면, O2, SF6 또는 CF4 플라즈마를 사용) 및/또는 습식 에칭될 수 있다. 바람직하게, 용매-현상 가능한 포토레지스트는 초기 차폐층(60)을 패턴화하기 위해서 사용될 수 있다. 그러나, 본 개시내용은 이들로 제한되지 않고, 그 외의 포토레지스트가 사용될 수 있다. 제1 개구(1)는 임의 적합한 형상, 예를 들면, 직사각형 또는 원형상을 가질 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다. 제1 하부 전극(51)은 완전히 노출되거나 부분적으로 노출될 수 있고, 예를 들면, 거의 완전히 노출될 수 있는 것으로, 제1 하부 전극(51)의 에지만 초기 차폐층(60)에 의해서 덮인다. 이 단계 후, 제2 하부 전극(52) 및 제3 하부 전극(53)은 바람직하게 초기 차폐층(60)에 의해서 덮인다(도 21).
도 22에 도시된 다음 단계에서, 제1 유기 디바이스층(71)은 예를 들면, 적어도 초기 차폐층(60)이 제1 위치에서 제거된 예를 들면, 실질적으로 전체 기판 상에 증착된다. 이와 같은 방법으로, 제1 유기 디바이스층(71)은 제1 하부 전극(51)과 접촉될 수 있다. 본원에 기재된 예에서, 제1 디바이스층(71)은 제1 색(제1 서브 픽셀)에 상응할 수 있고, 예를 들면, 제1 디바이스층은 제1 색의 광을 방출(예를 들면, 제1 색 스펙트럼을 갖는 광을 방출)하기 위해 적합한 유기 반도체 물질을 포함한다.
본 발명에 따른 실시형태에서, 예를 들면, 3색 OLED 에 관한 본원에 기재된 예에서, 제1 디바이스층(71)은 예를 들면, 층 스택일 수 있고, 예를 들면, 홀 주입층, 전자 블로킹층, 홀수송층, 및 전계발광 유기층을 포함하지만, 본 개시내용은 이들로 제한되지 않는다. 제1 디바이스층(71)은 적어도 제1 전계발광 유기층을 포함할 수 있다. 제1 디바이스층(71)은 용액 가공(예를 들면, 스핀 코팅, 프린팅, 분무 코팅, 슬롯 다이 코팅 및/또는 블레이드 코팅), 기상 증착(예를 들면, CVD 또는 OVPD) 또는 진공 증착(예를 들면, 증발)에 의해서 증착될 수 있다.
제1 디바이스층(71)의 증착 후, 제1 소수성 보호층(81)은 제1 디바이스층(71) 상에 증착되고, 제1 차폐층(61)은 예를 들면, 스핀코팅, 슬롯 다이 코팅, 딥 코팅, 프린팅 또는 블레이드 코팅에 의해서 도 23에 도시된 바와 같이 제1 소수성 보호층(81) 상에 증착되고, 본 개시내용은 이들로 제한되지 않는다.
다음, 도 24에 도시된 바와 같이, 포토레지스트층은 제1 차폐층(61) 상에 제공되고 패턴화되어 패턴화 포토레지스트층(141)을 형성한다. 도시된 예에서, 패턴화 포토레지스트층은 제2 위치에 상응하는 위치에서 제거된다. 종래의 포토레지스트가 사용될 수 있다. 바람직하게, 용매-현상 가능한 포토레지스트가 사용될 수 있다.
패턴화 포토레지스트층(141)을 마스크로서 사용하는 것은, 에칭 단계가 행해지고, 국부적으로 제1 차폐층(61) 및 하부층, 예를 들면, 제1 소수성 보호층(81), 제1 디바이스층(71) 및 초기 차폐층(60)을 제거한다. 제1 차폐층(61) 및 하부층은 제2 위치에서 제거되고, 예를 들면, 제2 하부 전극(52)의 위치에서만 이들 층을 통해 제2 개구(2)를 형성하고, 제2 하부 전극(52)을 노출시킨다. 이는, 개략적으로 도 25에 도시된다. 에칭 단계는 습식 에칭 또는 건식 에칭 단계(예를 들면, O2, SF6 또는 CF4플라즈마 사용)일 수 있다. 단일 에칭제는 상이한 층을 제거하기 위해서 사용될 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다.
다음 제2 유기 디바이스층(72)은, 예를 들면, 적어도 제1 차폐층(61) 및 하층이 제2 위치에서 제거된 (도 26에 도시된) 실질적으로 전체 기판 상에 증착된다. 이와 같이 하여, 제2 유기 디바이스층(72)은 제2 하부 전극(52)과 접촉할 수 있다. 본원에 기재된 예에서, 제2 디바이스층 또는 디바이스 층 스택(72)은 제2 색에 상응할 수 있고 제2 색의 광을 방출하기 위해, 예를 들면 제2 색 스펙트럼을 갖는 광을 방출하기 위해 적합한 유기 반도체 물질을 포함할 수 있고, 제2 색 스펙트럼은 실질적인 스펙트럼 범위에서 적어도 제1 색 스펙트럼과 상이할 수 있다. 제2 유기 디바이스층(72)은 예를 들면, 홀주입층, 전자블로킹층, 홀수송층, 및 전계발광 유기층을 포함할 수 있고, 본 개시내용은 이들로 제한되지 않는다. 제2 유기 디바이스층(72)은 적어도 제2 전계발광 유기층을 포함할 수 있다. 제2 디바이스층은 용액 가공(예를 들면, 스핀 코팅, 프린팅, 분무 코팅, 슬롯 다이 코팅 및/또는 블레이드 코팅), 기상 증착(예를 들면, CVD 또는 OVPD) 또는 진공 증착(예를 들면, 증발)에 의해서 증착될 수 있다.
제2 유기 디바이스층(72)의 증착 후, 도 26에 도시된 예에서, 제2 소수성 보호층(82)은 제2 유기 디바이스층(72) 상에 증착되고, 제 2 차폐층(62)은 제2 소수성 보호층(82) 상에 증착된다.
다음, 도 27에 도시된 바와 같이, 포토레지스트층은 제2 차폐층(62) 상에 제공되고 패턴화되어 패턴화 포토레지스트층(141)을 형성한다. 도시된 예에서, 패턴화 포토레지스트층은 제3 위치에 상응하는 위치에서 제거된다. 종래의 포토레지스트가 사용될 수 있다. 바람직하게, 용매-현상 가능한 포토레지스트가 사용될 수 있다.
패턴화 포토레지스트층(141)을 마스크로서 사용하는 것은, 에칭 단계가 행해지고, 국부적으로 제2 차폐층(62) 및 하부층, 예를 들면, 제2 소수성 보호층(82), 제2 디바이스층(72), 제1 차폐층(61), 제1 소수성 보호층(81), 제1 디바이스층(71) 및 초기 차폐층(60)을 제거한다. 제2 차폐층(62) 및 하부층은 제3 위치에서 제거되고, 예를 들면, 제3 하부 전극(53)의 위치에서 이들 층을 통해 제3 개구(3)를 형성하고, 제3 하부 전극(53)을 노출시킨다. 이는, 개략적으로 도 28에 도시된다. 에칭 단계는 습식 에칭 또는 건식 에칭 단계(예를 들면, O2, SF6 또는 CF4플라즈마 사용)일 수 있다. 단일 에칭제는 상이한 층을 제거하기 위해서 사용될 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다.
도 29에 도시된 다음 단계에서, 제3 유기 디바이스층(73)이 증착된다. 이와 같이 하여, 제3 유기 디바이스층(73)은 제3 하부 전극(53)과 접촉할 수 있다. 본원에 기재된 예에서, 제3 유기 디바이스층(73)은 제3 색에 상응할 수 있고 제3 색의 광을 방출하기 위해, 예를 들면 제3 색 스펙트럼을 갖는 광을 방출하기 위해 적합한 유기 반도체 물질을 포함할 수 있고, 제3 색 스펙트럼은 각각의 실질적인 파장 범위 상에 제1 색 스펙트럼 및 제2 색 스펙트럼과 상이하다. 제3 유기 디바이스층(73)은 예를 들면, 홀주입층, 전자블로킹층, 홀수송층, 및 전계발광 유기층을 포함하는 층 스택일 수 있고, 본 개시내용은 이들로 제한되지 않는다. 제3 유기 디바이스층(73)은 적어도 제3 전계발광 유기층을 포함할 수 있다. 제3 유기 디바이스층은 용액 가공(예를 들면, 스핀 코팅, 프린팅, 분무 코팅, 슬롯 다이 코팅 및/또는 블레이드 코팅), 기상 증착(예를 들면, CVD 또는 OVPD) 또는 진공 증착(예를 들면, 증발)에 의해서 증착될 수 있다.
제3 유기 디바이스층(73)의 증착 후, 도 29에 도시된 일 예에서, 제3 소수성 보호층(83)은 제3 유기 디바이스층(73) 상에 증착되고, 제3 차폐층(63)은 제3 소수성 보호층(83) 상에 증착된다.
다음, 이들이 최종 디바이스에서 요구되지 않는 각각 위치에서 상이한 층이 제거될 수 있다. 도 30에 도시된 바와 같이, 어느 정도, 포토레지스트층은 제3 차폐층(63) 상에 제공되고 패턴화되어 패턴화 포토레지스트층(141)을 형성한다. 도 30에 도시된 예에서, 패턴화 포토레지스트층(141)은 제1 위치, 제2 위치, 및 제3 위치에 상응하는 위치들에 유지된다. 종래의 포토레지스트가 사용될 수 있다. 바람직하게, 용매-현상 가능한 포토레지스트가 사용된다.
패턴화 포토레지스트층(141)을 마스크로서 사용하는 것은, 에칭 단계가 행해지고, 도 31에 도시된 바와 같이 국부적으로 제3 차폐층(63) 및 하부층이 제거된다. 제3 차폐층(63) 및 하부층이 제1 위치, 제2 위치 및 제 3 위치와 상이한 위치에서 국부적으로 제거된다. 에칭 단계는 습식 에칭 단계 또는 건식 에칭 단계(예를 들면, O2, SF6 또는 CF4플라즈마 사용)일 수 있다. 단일 에칭제는 상이한 층을 제거하기 위해서 사용될 수 있고, 본 발명의 실시형태는 이들로 제한되지 않는다.
다음 포토레지스트층(141)은 제거될 수 있고 모든 불필요한 층은 차폐층(60, 61, 62 및 63)을 용해하는 물 기반 용액을 적용함으로써 제거될 수 있다. 샘플을 용해한 용액으로 처리한 후, 제1 패턴화 디바이스층(711) 및 제1 패턴화 소수성 보호층(811)을 적어도 제1 위치에서 포함하는 제1 층 스택, 제2 패턴화 디바이스층(721) 및 제2 패턴화 소수성 보호층(821)을 적어도 제2 위치에서 포함하는 제2 층 스택, 제3 패턴화 디바이스층(731) 및 제3 패턴화 소수성 보호층(831)을 적어도 제3 위치에서 포함하는 제3 층 스택을 기판(10) 상에 나란히 포함하는 도 32에 도시된 구조가 얻어진다.
다음, 추가의 층이 증착되어 3색 OLED 디바이스를 형성한다. 예를 들면, 제1 패턴화 디비아스층(711), 제2 패턴화 디비아스층(721), 및 제3 패턴화 디비아스층(731)은 홀주입층, 홀수송층 및 전계발광층의 스택을 포함하는 실시형태에서, 추가의 층의 증착은 예를 들면, 전자수송층, 전자주입층 및 캐소드층을 증착하는, 예를 들면 증발하는 단계를 포함할 수 있다. 예를 들면, 제1 패턴화 디바이스층(711), 제2 패턴화 디바이스층(721), 및 제3 패턴화 디바이스층(731)이 전자주입층, 전자수송층, 및 전계발광층의 스택을 포함하는 실시형태에서, 추가의 층의 증착은, 홀수송층, 홀주입층, 및 애노드층을 증착, 예를 들면, 증발하는 단계를 포함할 수 있다. 도 33은 전자수송층(41), 전자주입층(42) 및 캐소드층(50)의 증착 후 얻어진 3색 OLED(300)의 단면의 일례를 개략적으로 도시한다.
상기 상세한 설명은 본 발명의 특정한 실시형태를 설명한다. 그러나, 상기 문맥에 상세하게 기재되어 있더라도, 본 발명은 다양한 방법으로 수행될 수 있는 것을 알 수 있다. 본 개시내용의 특정한 특성 또는 형태를 설명할 때 특정 용어의 사용은, 용어가 본원에 재정의되어 용어가 연관된 본 발명의 특성 또는 형태의 임의의 특이적 특징을 포함하는 것으로 제한되는 것을 의미하지 않는 것을 유의해야 한다.
상기 상세한 설명 및 본 발명의 요약은 디바이스를 제조하기 위한 방법에 초점을 맞추고 있지만, 본 개시내용은 상기 기재된 실시형태의 어느 하나에 따른 방법을 사용하여 얻어진 패턴화층을 포함하는 디바이스에 관한 것이다.
상기 상세한 설명은 다양한 실시형태에 적용된 본 발명의 새로운 특성을 도시하고, 기재하고, 지적하지만, 도시된 디바이스 또는 공정의 형태 및 세부사항의 다양한 생략, 치환, 및 변경은 본 개시내용으로부터 벗어나지 않고 당업자에 의해서 행해질 수 있는 것으로 이해된다.

Claims (15)

  1. 기판(10) 위에 유기층(11, 30, 71, 72, 73)을 포토리소그래피 패턴화하는 방법으로서,
    - 유기층(11, 30, 71, 72, 73) 상에 수용성 차폐층 (13, 61, 62, 63)을 제공하는 단계,
    - 상기 차폐층 (13, 61, 62, 63) 위에 포토레지스트층(14)을 제공하는 단계,
    - 패턴화 포토레지스트층(141)을 형성하기 위해서 상기 포토레지스트층(14)을 포토리소그래피 패턴화하는 단계,
    - 패턴화 차폐층 (131) 및 패턴화 유기층 (111, 301, 711, 721, 731)을 형성하기 위해, 마스크로서 상기 패턴화 포토레지스트층 (141)을 사용하여 상기 차폐층 (13, 61, 62, 63) 및 상기 유기층 (11, 30, 71, 72, 73)을 에칭하는 단계, 및
    - 이후에 상기 패턴화 차폐층을 제거하는 단계, 를 포함하고,
    상기 방법은 상기 수용성 차폐층 (13, 61, 62, 63)을 제공하기 전에, 상기 유기층 (11, 30, 71, 72, 73) 위에 소수성 상부 면(121)을 갖는 소수성 보호층(12, 81, 82, 83)을 제공하는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 유기층 (11, 30, 71, 72, 73) 상에 수용성 차폐층 (13, 61, 62, 63)을 제공하는 단계는, 상기 소수성 보호층과 바로 접촉하여 소수성 보호층(12, 81, 82, 83) 위에 수용성 차폐층 (13, 61, 62, 63)을 제공하는 단계를 포함하는, 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 패턴화 차폐층 (131)을 제거하는 단계는 상기 패턴화 차폐층을 물 또는 물을 포함하는 용액에 노출하는 단계를 포함하는, 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 유기층(11, 30, 71, 72, 73)은 유기 반도체층을 포함하는, 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 유기층(11, 30, 71, 72, 73) 은 전계발광층(33) 또는 감광층을 포함하는, 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 소수성 보호층(12, 81, 82, 83)은 소수성 유기 반도체층인, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 소수성 유기 반도체층(12, 81, 82, 83)은 2개 이상의 층을 포함하는 다층 스택이고, 상기 다층 스택의 상부층은 소수성 상부면을 갖는, 방법.
  8. 유기층 (11, 30, 71, 72, 73)을 포함하는 전자 디바이스(100, 300)를 제조하는 방법으로서, 제1항 내지 제7항 중 어느 한 항에 기재된 방법을 사용하여 유기층을 패턴화하는 단계를 포함하는, 전자 디바이스(100, 300)의 제조 방법.
  9. 제8항에 있어서,
    상기 유기층 (30, 71, 72, 73)은 상기 디바이스의 활성 유기 반도체층을 포함하고, 상기 소수성 보호층(12, 81, 82, 83)은 상기 디바이스의 소수성 유기 반도체 전하수송층인, 전자 디바이스(100, 300)의 제조 방법.
  10. 제9항에 있어서,
    상기 활성 유기 반도체층(30, 71, 72, 73)은 상기 소수성 유기 반도체 전하수송층(12, 81, 82, 83)과 접촉하는 표면에서 제1 HOMO 에너지 준위 및 제1 LUMO 에너지 준위를 갖고, 상기 소수성 유기 반도체 전하수송층(12, 81, 82, 83)은 상기 활성 유기 반도체층(30, 71, 72, 73)과 접촉하는 표면에서 제2 HOMO 에너지 준위 및 제2 LUMO 에너지 준위를 갖고, 상기 제2 HOMO 에너지 준위는 제1 HOMO 에너지 준위보다 낮은 것으로 선택되고 상기 제2 LUMO 에너지 준위는 상기 제1 LUMO 에너지 준위보다 높은 것으로 선택되는, 전자 디바이스(100, 300)의 제조 방법.
  11. 제9항 내지 제10항 중 어느 한 항에 있어서,
    상기 소수성 유기 반도체 전하수송층(12, 81, 82, 83)은 상기 활성 유기 반도체층(30, 71, 72, 73)과 접촉하는 제1 전하수송층(128) 및 제2 전하수송층(129)을 포함하는 다층 스택이고, 상기 제2 전하수송층(129)은 상기 다층 스택의 상측에 위치하고 소수성 상부면을 갖는, 전자 디바이스(100, 300)의 제조 방법.
  12. 제11항에 있어서,
    상기 제2 전하수송층(129)은 도핑되고, 적어도 상기 제1 전하수송층(128)의 상부(127)가 도핑되는, 전자 디바이스(100, 300)의 제조 방법.
  13. 제8항 내지 제12항 중 어느 한 항에 있어서,
    상기 전자 디바이스는 유기발광 디바이스이고, 상기 활성 유기 반도체층은 전계발광층인, 전자 디바이스(100, 300)의 제조 방법.
  14. 기판(10) 위의 제1 위치에 제1 유기층(71)을 포함하고, 상기 기판(10) 위의 제2 위치에 제2 유기층(71)을 포함하는 전자 디바이스(300)의 제조방법으로서, 상기 제2 위치는 상기 제1 위치와 중첩되지 않고, 상기 제1 유기층(71) 및 상기 제2 유기층(72)은 제1항 내지 제7항 중 어느 한 항에 기재된 방법을 사용하여 패턴화되는, 전자 디바이스(300)의 제조방법.
  15. 제14항에 있어서,
    상기 전자 디바이스는 다색 유기발광 디바이스이고, 제1 유기층(71)은 제1 색 스펙트럼을 방출하기 위한 제1 전계발광층을 포함하고, 상기 제2 유기층(72)은 제2 색 스팩트럼을 방출하기 위한 제2 전계발광층을 포함하는, 전자 디비아스(300)의 제조 방법.
KR1020177037874A 2015-06-29 2016-06-27 유기층의 고해상도 패턴화 방법 KR102555053B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP15174309 2015-06-29
EP15174309.3 2015-06-29
PCT/EP2016/064898 WO2017001353A1 (en) 2015-06-29 2016-06-27 Method for high resolution patterning of organic layers

Publications (2)

Publication Number Publication Date
KR20180021002A true KR20180021002A (ko) 2018-02-28
KR102555053B1 KR102555053B1 (ko) 2023-07-14

Family

ID=53491392

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177037874A KR102555053B1 (ko) 2015-06-29 2016-06-27 유기층의 고해상도 패턴화 방법

Country Status (6)

Country Link
US (1) US10862036B2 (ko)
JP (1) JP6839659B2 (ko)
KR (1) KR102555053B1 (ko)
CN (1) CN108292714B (ko)
TW (1) TWI793061B (ko)
WO (1) WO2017001353A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626607B1 (ko) 2023-03-10 2024-01-19 (주)라이타이저 유기층의 미세 패턴화 방법 및 그 방법으로 형성된 디스플레이용 rgb 픽셀 구조체
KR102631678B1 (ko) 2023-03-21 2024-02-01 (주)라이타이저 싱글 dpr 코팅을 이용한 미세 패터닝 방법 및 시스템
KR102631680B1 (ko) 2023-03-21 2024-02-02 (주)라이타이저 디스플레이용 rgb 서브 픽셀 형성 방법 및 그 구조체
KR102631679B1 (ko) 2023-03-23 2024-02-02 (주)라이타이저 미세 패터닝 방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017101077A1 (de) * 2017-01-20 2018-07-26 Osram Oled Gmbh Organisches elektronisches Bauelement
JP6906357B2 (ja) * 2017-04-28 2021-07-21 日本化薬株式会社 撮像素子用光電変換素子
KR20200096577A (ko) * 2017-12-06 2020-08-12 도쿄엘렉트론가부시키가이샤 도금 처리 방법, 도금 처리 장치 및 기억 매체
US11005060B2 (en) * 2018-03-19 2021-05-11 Samsung Electronics Co., Ltd. Electroluminescent device, and display device comprising thereof
US11737301B2 (en) 2018-03-19 2023-08-22 Samsung Electronics Co., Ltd. Electroluminescent device, and display device comprising thereof
CN109065762A (zh) * 2018-08-01 2018-12-21 武汉华星光电半导体显示技术有限公司 Oled装置的制作方法及oled装置
US20200058875A1 (en) * 2018-08-16 2020-02-20 Int Tech Co., Ltd. Light emitting manufacturing method
CN111276618A (zh) * 2018-12-05 2020-06-12 陕西坤同半导体科技有限公司 有机功能层及制备有机功能层的方法、显示面板
CN110718579A (zh) * 2019-11-18 2020-01-21 昆山梦显电子科技有限公司 硅基微显示屏及其制备方法
CN112071999B (zh) * 2020-09-22 2023-05-09 苏州星烁纳米科技有限公司 一种量子点层图案化的方法、量子点层及qled器件
KR20220043997A (ko) 2020-09-28 2022-04-06 삼성디스플레이 주식회사 양자점 조성물 및 이를 이용한 발광 소자의 제조 방법
WO2022153145A1 (ja) * 2021-01-14 2022-07-21 株式会社半導体エネルギー研究所 表示装置、及び表示装置の作製方法
JP2022115080A (ja) 2021-01-27 2022-08-08 株式会社半導体エネルギー研究所 表示装置
CN116848949A (zh) * 2021-02-12 2023-10-03 株式会社半导体能源研究所 发光器件的制造装置
JPWO2022172129A1 (ko) 2021-02-12 2022-08-18
KR20230160843A (ko) * 2021-03-24 2023-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
WO2022214907A1 (ja) * 2021-04-08 2022-10-13 株式会社半導体エネルギー研究所 発光デバイスの製造装置
KR20240004556A (ko) 2021-04-30 2024-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
US11815689B2 (en) 2021-04-30 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Electronic device
WO2022238796A1 (ja) * 2021-05-10 2022-11-17 株式会社半導体エネルギー研究所 表示装置、および表示装置の作製方法
JPWO2022238795A1 (ko) * 2021-05-13 2022-11-17
US11699391B2 (en) 2021-05-13 2023-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, and electronic device
CN117296449A (zh) * 2021-05-13 2023-12-26 株式会社半导体能源研究所 电子设备
WO2022249370A1 (ja) * 2021-05-27 2022-12-01 シャープ株式会社 表示装置の製造方法及び表示装置
JPWO2022269408A1 (ko) * 2021-06-25 2022-12-29
KR20240026500A (ko) * 2021-06-30 2024-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치의 제작 방법
US20230076945A1 (en) 2021-07-16 2023-03-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and light-emitting apparatus
JPWO2023002289A1 (ko) 2021-07-21 2023-01-26
JPWO2023002297A1 (ko) * 2021-07-21 2023-01-26
JPWO2023021371A1 (ko) 2021-08-20 2023-02-23
KR20240044510A (ko) 2021-08-20 2024-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 마스크용 유기 금속 화합물, 층, 유기 반도체층의 가공 방법, 및 유기 반도체 디바이스의 제작 방법
WO2023042027A1 (ja) * 2021-09-16 2023-03-23 株式会社半導体エネルギー研究所 表示装置
CN117917186A (zh) * 2021-09-30 2024-04-19 株式会社半导体能源研究所 显示装置
US20230200105A1 (en) 2021-12-20 2023-06-22 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device, organic el device, light-emitting apparatus, electronic appliance, and lighting device
CN114334617B (zh) * 2022-01-11 2022-09-09 南京邮电大学 一种用于基材上有机层光刻图案化的方法
US20230329105A1 (en) 2022-04-08 2023-10-12 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
CN116969975A (zh) 2022-04-28 2023-10-31 株式会社半导体能源研究所 有机化合物以及发光器件
US20230354704A1 (en) 2022-04-29 2023-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing organic el device
WO2023209492A1 (ja) * 2022-04-29 2023-11-02 株式会社半導体エネルギー研究所 発光デバイスおよび発光装置の作製方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342383A (ja) * 2003-05-14 2004-12-02 Rohm Co Ltd 有機エレクトロルミネセンスディスプレイ素子
JP2007165171A (ja) * 2005-12-15 2007-06-28 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子および有機エレクトロルミネッセンスディスプレイ
US20120028216A1 (en) * 2005-06-22 2012-02-02 Moessle Walter Hand Apparatus, In Particular For Dental Purposes, For Dispensing a Pasty Filler Mass
JP2014029851A (ja) * 2012-06-29 2014-02-13 Canon Inc 有機ｅｌ表示装置の製造方法
WO2015028407A1 (en) * 2013-08-29 2015-03-05 Imec Method for lithographic patterning of organic layers

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7683536B2 (en) * 2005-03-31 2010-03-23 The Trustees Of Princeton University OLEDs utilizing direct injection to the triplet state
EP2202817B1 (en) * 2008-12-24 2016-06-29 LG Display Co., Ltd. Method for manufacturing an organic light emitting display device
GB0912034D0 (en) 2009-07-10 2009-08-19 Cambridge Entpr Ltd Patterning
JP4598136B1 (ja) * 2009-07-31 2010-12-15 富士フイルム株式会社 有機電界発光素子及びその製造方法
JP6080437B2 (ja) * 2011-09-30 2017-02-15 キヤノン株式会社 有機発光装置の製造方法
US9054338B2 (en) * 2011-09-30 2015-06-09 General Electric Company OLED devices comprising hollow objects
JP2014011084A (ja) * 2012-06-29 2014-01-20 Canon Inc 有機ｅｌ装置の製造方法
KR20150081599A (ko) * 2014-01-06 2015-07-15 삼성전자주식회사 디스플레이 장치 및 그 제어방법
KR102280423B1 (ko) * 2014-09-16 2021-07-22 엘지디스플레이 주식회사 유기전계발광 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342383A (ja) * 2003-05-14 2004-12-02 Rohm Co Ltd 有機エレクトロルミネセンスディスプレイ素子
US20120028216A1 (en) * 2005-06-22 2012-02-02 Moessle Walter Hand Apparatus, In Particular For Dental Purposes, For Dispensing a Pasty Filler Mass
JP2007165171A (ja) * 2005-12-15 2007-06-28 Konica Minolta Holdings Inc 有機エレクトロルミネッセンス素子および有機エレクトロルミネッセンスディスプレイ
JP2014029851A (ja) * 2012-06-29 2014-02-13 Canon Inc 有機ｅｌ表示装置の製造方法
WO2015028407A1 (en) * 2013-08-29 2015-03-05 Imec Method for lithographic patterning of organic layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626607B1 (ko) 2023-03-10 2024-01-19 (주)라이타이저 유기층의 미세 패턴화 방법 및 그 방법으로 형성된 디스플레이용 rgb 픽셀 구조체
KR102631678B1 (ko) 2023-03-21 2024-02-01 (주)라이타이저 싱글 dpr 코팅을 이용한 미세 패터닝 방법 및 시스템
KR102631680B1 (ko) 2023-03-21 2024-02-02 (주)라이타이저 디스플레이용 rgb 서브 픽셀 형성 방법 및 그 구조체
KR102631679B1 (ko) 2023-03-23 2024-02-02 (주)라이타이저 미세 패터닝 방법

Also Published As

Publication number Publication date
US20180190908A1 (en) 2018-07-05
TWI793061B (zh) 2023-02-21
CN108292714A (zh) 2018-07-17
WO2017001353A1 (en) 2017-01-05
JP6839659B2 (ja) 2021-03-10
US10862036B2 (en) 2020-12-08
TW201705585A (zh) 2017-02-01
JP2018521459A (ja) 2018-08-02
KR102555053B1 (ko) 2023-07-14
CN108292714B (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
KR102555053B1 (ko) 유기층의 고해상도 패턴화 방법
US11309529B2 (en) Photolithographic patterning of organic electronic devices
US10096776B2 (en) Method for lithographic patterning of organic layers
US9692020B2 (en) Organic electroluminescent device and method for fabricating the same
US8778600B2 (en) Method of manufacturing high resolution organic thin film pattern
KR101084191B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101628405B1 (ko) 전자 디바이스 및 이것의 제조 방법
KR100643376B1 (ko) 표시장치와 표시장치의 제조방법
KR101152140B1 (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
JP2012500488A (ja) 有機電子デバイス、および、溶液プロセス技術を用いて有機電子デバイスを作製する方法
CN101647320B (zh) 有机薄膜晶体管基板及其制造方法、以及图像显示面板及其制造方法
US20120252143A1 (en) Method of manufacturing organic light emitting device
KR20070019377A (ko) 디스플레이 장치와 디스플레이 장치의 제조방법
US20220140276A1 (en) Contaminated interface mitigation in a semiconductor device
KR20070079819A (ko) 표시장치와 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant