KR20180020985A - 디커플링된 프로세서 명령어 윈도우 및 피연산자 버퍼 - Google Patents

디커플링된 프로세서 명령어 윈도우 및 피연산자 버퍼 Download PDF

Info

Publication number
KR20180020985A
KR20180020985A KR1020177036876A KR20177036876A KR20180020985A KR 20180020985 A KR20180020985 A KR 20180020985A KR 1020177036876 A KR1020177036876 A KR 1020177036876A KR 20177036876 A KR20177036876 A KR 20177036876A KR 20180020985 A KR20180020985 A KR 20180020985A
Authority
KR
South Korea
Prior art keywords
instruction
block
instruction block
window
instructions
Prior art date
Application number
KR1020177036876A
Other languages
English (en)
Other versions
KR102502780B1 (ko
Inventor
더글라스 씨. 버거
애론 스미스
잔 그레이
Original Assignee
마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크로소프트 테크놀로지 라이센싱, 엘엘씨 filed Critical 마이크로소프트 테크놀로지 라이센싱, 엘엘씨
Publication of KR20180020985A publication Critical patent/KR20180020985A/ko
Application granted granted Critical
Publication of KR102502780B1 publication Critical patent/KR102502780B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
    • G06F9/381—Loop buffering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3838—Dependency mechanisms, e.g. register scoreboarding
    • G06F9/384—Register renaming
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
    • G06F9/3858—Result writeback, i.e. updating the architectural state or memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G06F9/3891—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute organised in groups of units sharing resources, e.g. clusters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Executing Machine-Instructions (AREA)
  • Advance Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Devices For Executing Special Programs (AREA)
  • Logic Circuits (AREA)
  • Storage Device Security (AREA)

Abstract

명령어 블록 기반 마이크로아키텍처 내의 프로세서 코어는 명령어 윈도우 및 피연산자 버퍼가 독립적인 동작을 위해 디커플링되도록 구성되고, 블록 내의 명령어는 피연산자 버퍼에 유지되는 피연산자 및 제어 비트와 같은 리소스와 엄격하게 관련되지 않는다. 그 대신에, 포인터가 블록 내의 명령어와 리소스 사이에 확립되어 제어 상태가 포인터를 따름으로써 리프레싱된 명령어 블록(즉, 명령어 캐시로부터 명령어 블록을 재인출하지 않고 재사용되는 명령어 블록)에 대해 확립될 수 있도록 한다. 피연산자 공간으로부터 명령어 윈도우의 이러한 디커플링은 피연산자 및 제어 비트가 사전 검증되기 때문에 더욱 큰 프로세서 효율성을 제공할 수 있고, 특히 (예를 들어, 타이트한 루프를 이용하는 프로그램 코드를 실행할 때) 리프레싱이 이용되는 다중 코어 어레이에서 더욱 큰 프로세서 효율성을 제공할 수 있다.

Description

디커플링된 프로세서 명령어 윈도우 및 피연산자 버퍼
본 발명은 디커플링된 프로세서 명령어 윈도우 및 피연산자 버퍼에 관한 것이다.
명령어 세트 아키텍처(instruction set architecture; ISA) 및 프로세서의 설계자는 전력과 성능의 트레이드 오프 관계를 만든다. 예를 들어, 설계자가 더 높은 성능을 제공하는 명령어를 갖춘 ISA를 선택하면, 프로세서의 소비 전력도 역시 높아질 수 있다. 대안적으로, 설계자가 낮은 전력을 소비하는 명령어를 갖춘 ISA를 선택하면, 그 성능은 낮아질 수 있다. 소비 전력은 실행 중에 명령어에 의해 이용되는 산술 논리 장치(arithmetic logic unit; ALU), 캐시 라인 또는 레지스터와 같은 프로세서의 하드웨어 리소스의 양과 관련이 있을 수 있다. 많은 양의 이러한 하드웨어 리소스의 이용은, 높은 소비 전력의 대가로 높은 성능을 제공할 수 있다. 대안적으로, 적은 양의 이러한 하드웨어 리소스의 이용은, 낮은 성능의 대가로 낮은 소비 전력을 야기할 수 있다. 컴파일러는 고급(high-level) 코드를 ISA 및 프로세서 아키텍처와 호환되는 명령어로 컴파일하기 위해 이용될 수 있다.
명령어 블록 기반 마이크로아키텍처 내의 프로세서 코어는 명령어 윈도우 및 피연산자 버퍼가 독립적인 동작을 위해 디커플링되도록 구성되고, 블록 내의 명령어는 피연산자 버퍼에 유지되는 피연산자 및 제어 비트와 같은 리소스와 엄격하게 관련되지 않는다. 그 대신에, 포인터가 블록 내의 명령어와 리소스 사이에 확립되어 제어 상태가 포인터를 따름으로써 리프레싱된 명령어 블록(즉, 명령어 캐시로부터 명령어 블록을 다시 불러오지(re-fetching) 않고 재사용되는 명령어 블록)에 대해 확립될 수 있도록 한다. 피연산자 공간으로부터 명령어 윈도우의 이러한 디커플링은 피연산자 및 제어 비트가 사전 검증되기(pre-validated) 때문에 더욱 큰 프로세서 효율성을 제공할 수 있고, 특히 (예를 들어, 타이트한 루프를 이용하는 프로그램 코드를 실행할 때) 리프레싱이 이용되는 다중 코어 어레이에서 더욱 큰 프로세서 효율성을 제공할 수 있다.
이 요약은 아래의 상세한 설명에서 더욱 설명되는 단순한 형태의 개념 선택을 소개하기 위해서 제공된다. 이 요약은 청구된 주제(subject matter)의 중요 특징 또는 필수 특징을 식별하기 위한 것도 아니고, 청구된 주제의 범위를 결정하기 위해 이용되는 것도 아니다. 더욱이, 청구된 주제는 본 발명개시의 임의의 부분에 언급된 임의의 또는 모든 단점을 해결하는 구현예로 한정되지 않는다.
도 1은 컴파일러가 다중 프로세서 코어를 포함하는 아키텍처 상에서 실행되는 인코딩된 명령어를 제공하는 예시적인 컴퓨팅 환경을 도시한다.
도 2는 예시적인 프로세서 코어에 대한 예시적인 마이크로아키텍처의 블록도이다.
도 3은 블록 헤더에 대한 예시적인 배치를 도시한다.
도 4 내지 도 15는 예시적인 방법의 흐름도이다.
도면에서 동일한 참조 부호는 동일한 요소를 나타낸다.
별도로 표시되지 않는 한 요소는 실척도로 그려지지 않는다.
도 1은 명령어 블록의 현재 에이지 기반(age-based) 관리가 이용될 수 있는 예시적인 컴퓨팅 환경(100)을 도시한다. 환경은 인코딩된 기계 실행 가능 명령어(110)를 프로그램(115)으로부터 생성하기 위해 이용될 수 있는 컴파일러(105)를 포함한다. 명령어(110)는, 예를 들어 4 내지 128개의 명령어를 포함하는 가변 크기의 명령어 블록을 처리하도록 구성된 프로세서 아키텍처(120)에 의해 처리될 수 있다.
프로세서 아키텍처(120)는 통상적으로 온 칩 네트워크(도시되지 않음)에 의해 상호 접속되고 하나 이상의 레벨 2(L2) 캐시(대표적으로 참조 부호 130으로 표시됨)와 추가로 상호 작용하는 타일 구성의 다중 프로세서 코어(대표적으로 참조 부호 125로 표시됨)를 포함한다. 코어 및 캐시의 수 및 구성은 구현에 따라 다를 수 있지만, 물리적 코어는 프로그램(115)의 런타임 동안 "구성(composing)"이라는 프로세스에서, 하나 이상의 더욱 큰 논리 프로세서로 병합되어 더 많은 처리 능력이 프로그램 실행에 전념할 수 있게 한다. 대안적으로, 프로그램 실행이 적합한 스레드 수준 병렬성(thread-level parallelism)을 지원할 때, 코어(125)는 "분해(decomposing)"라고 불리는 프로세스에서, 독립적으로 작동하고 독립 스레드로부터의 명령어를 실행시키도록 분할될 수 있다.
도 2는 예시적인 프로세서 코어(125)의 일부의 간략화된 블록도이다. 도시된 바와 같이, 프로세서 코어(125)는 프론트 엔드 제어 유닛(202), 명령어 캐시(204), 분기 예측기(branch predictor)(206), 명령어 디코더(208), 명령어 윈도우(210), 좌측 피연산자 버퍼(212), 우측 피연산자 버퍼(214), 산술 논리 장치(ALU)(216), 다른 ALU(218), 레지스터(220), 및 로드/저장 큐(222)를 포함할 수 있다. 일부 경우에, 버스(화살표로 표시됨)는 데이터 및 명령어를 전달할 수 있는 반면, 다른 경우에 버스는 데이터(예컨대, 피연산자) 또는 제어 신호를 전달할 수 있다. 예를 들어, 프론트 엔드 제어 유닛(202)은 제어 신호만을 전달하는 버스를 통해 다른 제어 네트워크와 통신할 수 있다. 도 2는 특정한 배치로 배열된 프로세서 코어(125)에 대한 일정 수의 예시적인 구성 요소를 도시하지만, 특정한 구현예의 필요에 따라 상이하게 배열된 더 많거나 적은 구성 요소가 있을 수 있다.
프론트 엔드 제어 유닛(202)은 프로세서 코어를 통한 정보의 흐름을 제어하도록 구성된 회로 및 그 내부의 활동을 조정하기 위한 회로를 포함할 수 있다. 프론트 엔드 제어 유닛(202)은 또한 유한 상태 기계(finite state machine; FSM)를 구현하기 위한 회로를 포함할 수 있으며, FSM에서 상태는 프로세서 코어가 취할 수 있는 각각의 동작 구성을 열거한다. (아래에 설명되는 바와 같이) 연산부호(opcode) 및/또는 다른 입력(예를 들어, 하드웨어 레벨 신호)을 이용하여, 프론트 엔드 제어 유닛(202) 내의 FSM 회로는 다음 상태 및 제어 출력을 결정할 수 있다.
따라서, 프론트 엔드 제어 유닛(202)은 명령어 디코더(208)에 의한 처리를 위해 명령어 캐시(204)로부터 명령어를 불러올 수 있다. 프론트 엔드 제어 유닛(202)은 제어 네트워크 또는 버스를 통해 프로세서 코어(125)의 다른 부분과 제어 정보를 교환할 수 있다. 예를 들어, 프론트 엔드 제어 유닛은 백 엔드 제어 유닛(224)과 제어 정보를 교환할 수 있다. 프론트 엔드 제어 유닛 및 백 엔드 제어 유닛은 일부 구현예에서 단일 제어 유닛에 통합될 수 있다.
프론트 엔드 제어 유닛(202)은 또한 프로세서 아키텍처(120)(도 1)의 다른 부분 및 다양한 코어의 제어를 조정하고 관리할 수 있다. 따라서, 예를 들어, 명령어 블록이 다수의 코어 상에서 동시에 실행될 수 있고, 프론트 엔드 제어 유닛(202)은 제어 네트워크를 통해 다른 코어와 제어 정보를 교환하여, 다양한 명령어 블록의 실행 동안 필요에 따라 동기화를 보장할 수 있다.
프론트 엔드 제어 유닛(202)은 원자적으로(atomically) 실행되는 명령어 블록에 관한 메타 정보 및 제어 정보를 추가로 처리할 수 있다. 예를 들어, 프론트 엔드 제어 유닛(202)은 명령어 블록과 연관된 블록 헤더를 처리할 수 있다. 아래에 더 상세히 논의되는 바와 같이, 블록 헤더는 명령어 블록에 관한 메타 정보 및/또는 제어 정보를 포함할 수 있다. 따라서, 프론트 엔드 제어 유닛(202)은 조합 논리, 상태 기계, 및 블록 헤더 내의 다양한 필드를 처리하기 위한 플립 플롭(flip-flop)과 같은 임시 저장 유닛을 포함할 수 있다.
프론트 엔드 제어 유닛(202)은 클록 사이클 당 단일 명령어 또는 다중 명령어를 불러오고 디코딩할 수 있다. 디코딩된 명령어는 버퍼로서 프로세서 코어 하드웨어에 구현되는 명령어 윈도우(210)에 저장될 수 있다. 일부 구현예에서, 명령어 윈도우(210)는 명령어 스케줄러(230)를 지원할 수 있으며, 상기 명령어 스케줄러(230)는 피연산자 및 예측과 같은 각각의 디코딩된 명령어 입력의 준비 상태를 유지할 수 있다. 예를 들어, 모든 입력(있는 경우)이 준비되면, 주어진 명령어는 명령어 스케줄러(230)에 의해 깨워져서 발행 준비가 된다.
명령어가 발행되기 전에, 명령어에 의해 요구되는 임의의 피연산자는 필요에 따라 좌측 피연산자 버퍼(212) 및/또는 우측 피연산자 버퍼(214)에 저장될 수 있다. 명령어의 연산부호에 따라, 동작은 ALU(216) 및/또는 ALU(218) 또는 다른 기능 유닛을 이용하여 피연산자에 대해 수행될 수 있다. ALU의 출력은 피연산자 버퍼에 저장되거나 하나 이상의 레지스터(220)에 저장될 수 있다. 데이터 흐름 순서로 발행되는 동작의 저장은, 명령어 블록이 커밋(commit)될 때까지 로드/저장 큐(222)에 큐잉될 수 있다. 명령어 블록이 커밋될 때, 로드/저장 큐(222)는 커밋된(committed) 블록의 저장을 메모리에 기록할 수 있다. 분기 예측기(206)는 분기 종료 타입에 관한 블록 헤더 정보를 처리하고, 분기 예측의 생성에 있어서 그 정보를 요소로 고려할 수 있다.
위에서 언급한 바와 같이, 프로세서 아키텍처(120)는 통상적으로 원자적으로 불러와지고, 실행되며, 커밋되는 블록으로 조직화된 명령어를 이용한다. 따라서, 프로세서 코어는 단일 블록에 속하는 명령어를 집단으로 불러오고, 프로세서 코어 내부의 실행 리소스에 매핑하고, 명령어를 실행하며, 결과를 원자적 방식으로 커밋할 수 있다. 프로세서는 모든 명령어의 결과를 커밋하거나 전체 블록의 실행을 무효화할 수 있다. 블록 내의 명령어는 데이터 흐름 순서로 실행될 수 있다. 게다가, 프로세서는 블록 내의 명령어들이 메시지 또는 다른 적합한 형태의 통신을 이용하여 서로 직접 통신하도록 허용할 수 있다. 따라서, 결과를 레지스터 파일에 기록하는 대신, 결과를 생성하는 명령어는 그 결과를 이용하는 블록 내의 다른 명령어에 그 결과를 전달할 수 있다. 예로서, 레지스터들(R1 및 R2)에 저장된 값을 합산하는 명령어는 아래의 표 1에 도시된 바와 같이 표현될 수 있다.
I[0] READ Rl T[2R];
I[1] READ R2 T[2L];
I[2] ADD T[3L].
이러한 방식으로, 소스 피연산자는 명령어로 지정되지 않고, 대신에 소스 피연산자는 ADD 명령어를 타겟으로 하는 명령어에 의해 지정된다. 컴파일러(105)(도 1)는 명령어(110)의 컴파일 동안 제어 및 데이터 종속성을 명시적으로 인코딩하여 프로세서 코어가 런타임에 이러한 종속성을 재발견하는 것으로부터 자유롭게 할 수 있다. 이것은 유리하게도 이들 명령어들의 실행 동안 감소된 프로세서 부하 및 에너지 절감을 초래할 수 있다. 예를 들어, 컴파일러는 모든 제어 종속성을 데이터 흐름 명령어로 변환하기 위해 예측을 이용할 수 있다. 이러한 기술을 이용하면, 전력을 많이 쓰는 레지스터 파일에 대한 액세스 수가 줄어들 수 있다. 아래의 표 2는 이러한 명령어에 대한 일반적인 명령어 형식의 예를 도시한다.
OPCODE PR BID XOP TARGET1 TARGET2
각각의 명령어는 32비트, 64비트 또는 다른 크기와 같은 적합한 크기를 가질 수 있다. 표 2에 도시된 예에서, 각각의 명령어는 OPCODE 필드, PR(예측) 필드, BID(브로드캐스트 ID) 필드, XOP(확장된 OPCODE) 필드, TARGET1 필드 및 TARGET2 필드를 포함할 수 있다. OPCODE 필드는 더하기, 읽기, 쓰기 또는 곱하기 등과 같은 명령어 또는 명령어 블록에 대한 고유 연산부호를 지정할 수 있다. PR(예측) 필드는 명령어와 연관된 임의의 예측을 지정할 수 있다. 예를 들어, 2비트 PR 필드는 다음과 같이 이용될 수 있다: 00 - 예측되지 않음, 01 - 예비됨, 10 - 거짓으로 예측됨, 11 - 참으로 예측됨. 따라서, 예를 들어, 비교 결과가 참인 경우에만 명령어가 실행되면, 그 명령어는 비교를 수행하는 다른 명령어의 결과에 근거하여 예측될 수 있다. BID(브로드캐스트 ID) 필드는 블록 내의 임의의 수의 소비자 명령어에 피연산자를 전송하는 것을 지원할 수 있다. 2비트 BID 필드는 브로드캐스트 채널을 인코딩하기 위해 이용될 수 있고, 이 채널을 통해 명령어는 피연산자 중 하나를 수신한다. XOP(확장된 OPCODE) 필드는 연산부호의 타입을 확장하는 것을 지원할 수 있다. TARGET1 및 TARGET2 필드는 최대 2개의 타겟 명령어가 인코딩될 수 있게 한다. 타겟 필드는 생산자 명령어의 결과에 소비자 명령어를 지정할 수 있으므로 명령어들 간의 직접 통신을 허용할 수 있다.
각각의 명령어 블록은 블록에 관련된 제어 정보 및/또는 메타 정보와 같은 명령어 블록과 연관된 특정 정보를 가질 수 있다. 이 정보는 프로세서 아키텍처(120) 상에서 실행하기 위해 프로그램을 명령어(110)로 컴파일하는 동안 컴파일러(105)에 의해 생성될 수 있다. 이 정보 중 일부는 명령어 블록을 컴파일하는 동안 컴파일러에 의해 추출되고, 그런 다음, 런타임 중에 명령어의 특성을 검사할 수 있다.
게다가, 명령어 블록과 연관된 정보는 메타 정보일 수 있다. 예를 들어, 명령어 블록과 연관된 관련 정보를 가질 수 있는 이러한 정보는 레지스터 또는 다른 메모리와 관련된 타겟 인코딩을 제공하는 특수 명령어 또는 명령어를 이용하여 프로세서 코어에 제공될 수 있다. 특수 명령어의 경우, 그러한 명령어의 연산부호 필드는 명령어 블록과 관련된 정보를 전달하는 데 이용될 수 있다. 다른 예에서, 이러한 정보는 프로세서 상태어(processor status word; PSW)의 일부로서 유지될 수 있다. 예를 들어, 이 정보는 유리하게 프로세서가 명령어 블록을 보다 효율적으로 실행하는 것을 도울 수 있다.
블록 헤더, 특수 명령어, 메모리 참조 위치, 프로세서 상태어(PSW) 또는 이들의 다양한 조합을 이용하여 다양한 타입의 정보가 프로세서 코어에 제공될 수 있다. 예시적인 명령어 블록 헤더(300)가 도 3에 도시되어 있다. 이 예시적인 예에서, 블록 헤더(300)는 128비트이고 블록의 프로그램 카운터로부터 오프셋 0에서 시작한다. 각 필드의 각각의 시작과 끝도 또한 도시되어 있다. 필드는 아래의 표 3에 설명되어 있다.
필드 설명
ID 이 필드는 유효 명령어 블록의 시작을 나타내기 위해 1로 설정될 수 있다. 기계 버전 및 아키텍처 버전에 관한 정보도 포함할 수 있다. 게다가, 이 필드는 블록 헤더가 READY STATE 필드의 일부와 같은 임의의 준비 비트 또는 유효 비트를 가지는지 여부를 프로세서에 나타내기 위해 이용될 수 있다.
SIZE 이 필드는 명령어 블록에 포함된 4 명령어 청크의 수를 포함할 수 있다. 따라서, 예를 들어, 값 0은 블록 내의 최소 명령어 블록, 예컨대, 블록 헤더 다음에 4개의 명령어를 나타낼 수 있다. 대안적으로 또는 선택적으로, SIZE 필드는 크기 테이블의 엔트리에 대응하는 인코딩된 값을 포함할 수 있거나, 또는 SIZE 필드는 크기 테이블에 대한 포인터를 포함할 수 있다.
XFLAGS 이 필드는 특수 실행 요구 사항을 나타내는 실행 플래그를 포함할 수 있다:

XFLAGS[0] 벡터 모드
이 플래그는 명령어가 독립 벡터 레인에 복사될 것임을 나타낼 수 있으며, 독립 벡터 레인 각각은 명령어 윈도우, 피연산자 버퍼, ALU 및 레지스터를 포함할 수 있다.
XFLAGS[1] 분기 예측기 금지
이 플래그가 설정되면 분기 예측기가 금지될 수 있다. 이것은 분기(예컨대, 예측된 명령어)가 확실하게 알려지기 전에 분기가 어느 길로 갈지 분기 예측기가 예측하는 것을 못하게 할 수 있다.
XFLAGS[2] 메모리 종속성 예측기 금지
이 플래그가 설정되면 메모리 종속성이 금지될 수 있다. 이것은 메모리 종속성 예측기가 로드/저장 동작과 같은 메모리 동작 간의 종속성을 예측하는 것을 못하게 할 수 있다.
XFLAGS[3] 필수 동기화 차단
이 플래그가 설정되면 다른 명령어 블록이 현재 명령어 블록과 병렬로 다른 프로세서 코어 상에서 실행되지 않을 수 있다는 요구 사항을 부과할 수 있다. 게다가, 이 플래그가 설정되면 명령어 블록이 추론적으로 실행되지 않을 수 있다는 요구 사항을 또한 부과할 수 있다.
XFLAGS[4] 블록 후 중단
이 플래그가 설정되면 명령어 블록 이후에 중단이 있다는 것을 나타낼 수 있다.
XFLAGS[5] 블록 전 중단
이 플래그가 설정되면 명령어 블록 이전에 중단이 있다는 것을 나타낼 수 있다.
XFLAGS[6] 예비
이 플래그는 나중에 이용하기 위해 예비로 둘 수 있다.
XFLAGS[7] 예비
이 플래그는 나중에 이용하기 위해 예비로 둘 수 있다.
EXIT TYPES 이 필드는 분기 예측기에 의한 이용을 위해 최대 6개의 3비트 블록 종료 타입을 인코딩할 수 있다.

000 - 널(Null): 이 필드에 분기 예측기에 대한 어떠한 정보도 없다는 것을 분기 예측기에게 나타낼 수 있다.
001 - 순차(Sequential): 다음 분기가 코드의 다음 명령어 블록에 있다는 것을 분기 예측기에 나타낼 수 있다. 순차 분기 종료 타입은 명령어 블록의 현재 어드레스 및 명령어 블록의 크기, 예컨대, 현재 블록 어드레스 및 블록의 크기를 요소로 고려함으로써 계산될 수 있다.
010 - 오프셋(Offset): 다음 분기가 오프셋 어드레스에 있다는 것을 분기 예측기에 나타낼 수 있으며, 오프셋은 블록 오프셋으로서 처리된다.
011 - 간접(Indirect): 다음 분기가 간접 타입이라는 것을 분기 예측기에게 나타낼 수 있다. 따라서, 예를 들어, 후임 명령어 블록의 제 1 명령어의 어드레스를 포함하는 메모리 위치의 레지스터에 의존할 수 있다.
100 - 호출(Call): 후임 명령어의 블록이 서브 루틴 호출을 포함하면, 예측된 분기는 해당 후임 명령어 블록으로 이동한다는 것을 분기 예측기에게 나타낼 수 있다.
101 - 반환(Return): 후임 명령어의 블록이 서브 루틴 호출로부터의 반환을 포함하면, 예측된 분기는 해당 후임 명령어 블록으로 이동한다는 것을 분기 예측기에게 나타낼 수 있다.
다른 비트 패턴은 나중에 이용하기 위해 예비로 둘 수 있다.
STORE MASK 이 필드는 저장을 위해 할당된 로드-저장 식별자(load-store identifier; LSID)를 식별할 수 있다. 예를 들어, LSQ 블록은 명령어 블록이 완료되도록 허용되기 전에 명령어 블록의 저장을 위해 할당된 각 LSID를 수신해야 한다.
WRITE MASK 이 필드는 명령어 블록이 기록할 수 있는 전역 레지스터를 식별할 수 있다. 예를 들어, 레지스터 파일은 명령어 블록이 완료되도록 허용되기 전에 각 엔트리의 기록을 수신해야 한다.
도 3 및 표 3에 도시된 블록 헤더는 다수의 필드를 포함하지만, 이는 예시적인 것으로 의도되고 특정 구현을 위해 다른 필드 배치가 이용될 수 있다.
예시적인 예에서, 컴파일러(105)(도 1)는 블록 헤더 내에 포함하기 위해 또는 특수 명령어를 위해 정보를 선택하여 명령어의 특성에 기초하여 및/또는 고성능 또는 저전력과 같은 처리 요구 사항의 특성에 기초하여 프로세서 코어에 그러한 정보를 제공할 수 있다. 이는 성능 및 소비 전력 간의 트레이드 오프의 더욱 최적의 균형을 유리하게 허용할 수 있다. 다수의 코어를 이용하는 고성능 컴퓨팅과 같은 특정 타입의 처리 애플리케이션의 경우, 많은 양의 정보가 바람직한 옵션일 수 있다. 대안적으로, 사물 인터넷, 모바일 디바이스, 웨어러블 디바이스, 머리 착용 디스플레이(head mounted display; HMD) 디바이스에 이용되는 임베디드 프로세서 또는 다른 임베디드 컴퓨팅 타입의 애플리케이션과 같은 다른 타입의 처리 애플리케이션 경우, 적은 정보가 바람직한 옵션일 수 있다.
블록 헤더 또는 특수 명령어를 이용하여 전달되는 정보의 범위는 블록 내의 명령어의 특성에 따라 조정될 수 있다. 예를 들어, 명령어 블록이 순환 방식으로 실행되는 루프를 포함하면, 해당 블록과 연관된 제어 정보를 캡슐화하기 위해 보다 광범위한 정보가 필요할 수 있다. 추가적인 제어 정보는 프로세서 코어로 하여금 루프를 보다 효율적으로 실행하게 하여 성능을 개선할 수 있다.
대안적으로, 거의 실행되지 않을 명령어 블록이 있으면, 비교적 적은 정보가 충분할 수 있다. 예를 들어, 명령어 블록이 여러 가지 예측된 제어 루프를 포함하면, 더 많은 정보가 필요할 수 있다. 유사하게, 명령어 블록이 광범위한 양의 명령어 레벨 병렬성을 가지면, 블록 헤더 또는 특수 명령어의 일부로서 더 많은 정보가 필요할 수 있다.
예를 들어, 특수 명령어 또는 블록 헤더 내의 추가적인 제어 정보는, 명령어 블록에서 명령어 레벨 병렬성을 효과적으로 이용하기 위해 사용될 수 있다. 명령어 블록이 여러 분기 예측기를 포함하면, 더욱 많은 정보가 필요할 수 있다. 분기 예측과 관련된 추가적인 제어 정보는 통상적으로 적은 파이프 라인 플러시를 야기할 수 있으므로 코드 실행을 보다 효율적으로 향상시킬 것이다.
블록 헤더 내의 필드들에 대응하는 기능은 결합되거나 더 분리될 수 있음을 유의한다. 유사하게, 특수 명령어는 도 3 및 표 3에 도시된 필드들 중 임의의 하나의 필드에 관련된 정보를 제공할 수 있거나 또는 그러한 필드들로부터의 정보를 결합할 수 있다. 예를 들어, 도 3 및 표 3의 예시적인 블록 헤더는 별도의 ID 필드 및 SIZE 필드를 포함하지만, 이 2개의 필드들은 단일 필드로 결합될 수 있다.
마찬가지로, 하나의 특수 명령어는 디코딩될 때 ID 필드의 정보 및 명령어 블록의 크기에 관한 정보를 제공할 수 있다. 별도로 표시되지 않는 한, 특수 명령어는 명령어 블록의 어느 곳에나 포함될 수 있다. 예를 들어, BLOCK_SIZE #size 명령어는 명령어 블록의 크기 값을 포함하는 즉시 필드(immediate field)를 포함할 수 있다. 즉시 필드는 크기 정보를 제공하는 정수 값을 포함할 수 있다. 대안적으로, 즉시 필드는 크기 정보와 관련된 인코딩된 값을 포함할 수 있으므로, 인코딩된 값을 디코딩함으로써, 예를 들어, 크기 테이블의 값을 검색함으로써, 크기 정보를 획득할 수 있으며, 크기 테이블은 논리, 레지스터, 메모리 또는 코드 스트림 중 하나를 이용하여 표현될 수 있다. 다른 예에서, BLOCK_ID #id 특수 명령어는 블록 ID 번호를 전달할 수 있다.
별도의 수학 함수 또는 메모리 기반 테이블이 블록 ID를 블록 헤더의 메모리 어드레스에 매핑할 수 있다. 이러한 명령어의 일부로서 전달된 블록 ID는 각각의 명령어 블록에 고유할 수 있다. 다른 예에서, BLOCK_HDR_ID #id 명령어는 블록 헤더 ID 번호를 전달할 수있다. 별도의 수학 함수 또는 메모리 기반 테이블이 블록 ID를 블록 헤더의 메모리 어드레스에 매핑할 수 있다. 이러한 명령어의 일부로서 전달된 블록 ID는 동일한 헤더 구조 또는 필드를 갖는 여러 명령어 블록에 의해 공유될 수 있다.
또 다른 예에서, BLOCK_INFO #size, #exit types, #store mask, #write mask 명령어는 열거된 필드에 관한 정보를 명령어에 제공할 수 있다. 이들 필드는 표 3과 관련하여 위에서 논의된 필드들 중 임의의 하나의 필드에 해당할 수 있다. 주어진 구현의 요구 사항에 따라, 블록 헤더 구조 및 형식 및 특수 명령어에 다른 변경이 이루어질 수 있다. 예를 들어, 명령어 블록의 특징과 관련된 정보를 포함하는 추가적인 필드가 제공될 수 있다. 특정 필드가 명령어 블록의 실행 빈도에 기반하여 포함될 수 있다.
블록 헤더 구조에 포함된 필드 또는 앞에서 논의된 특수 명령어 또는 다른 메커니즘을 통해 제공되는 정보는 특정 프로세서 또는 프로세서 군의 공개적으로 이용 가능한 표준 명령어 세트 아키텍처(ISA)의 일부일 수 있다. 필드의 서브 세트는 ISA에 대한 독점적 확장일 수 있다. 필드의 특정 비트 값은 프로세서를 위한 표준 ISA의 일부일 수 있지만, 필드의 다른 특정 비트 값은 독점적 기능을 제공할 수 있다. 이 예시적인 필드는 ISA 설계자가 독점적 확장과 연관된 특성 및 기능을 전적으로 공개하지 않고 ISA에 독점적 확장을 추가할 수 있게 한다. 따라서, 이 경우, ISA 설계자에 의해 배포된 컴파일러 툴은 필드 내의 독점 비트 값, 전적으로 별도의 독점 필드 또는 특수 명령어를 지원한다. 이러한 필드의 이용은 특정 프로세서 설계에 독점적인 하드웨어 가속기와 특히 관련이 있다. 따라서, 프로그램은 인식할 수 없는 특수 명령어 또는 블록 헤더 필드를 포함할 수 있다; 그러나, 프로그램은 필드를 해독하거나 명령어를 디코딩기 위한 레시피를 더 포함할 수 있다.
컴파일러(105)(도 1)는 메타 정보 및 제어 정보를 포함하는 명령어 블록에 관한 정보를 생성하기 위해, 통상적으로 하나 이상의 프로세서 코어에 의해 원자적으로 실행되도록 구성된 명령어 블록을 처리할 수 있다. 일부 프로그램은 오직 하나의 ISA를 위해, 예를 들어, 사물 인터넷, 모바일 디바이스, HMD 디바이스, 웨어러블 디바이스 또는 다른 임베디드 컴퓨팅 환경용 프로세서와 함께 이용되는 ISA를 위해 컴파일될 수 있다. 컴파일러는 정적 코드 분석 또는 코드 프로파일링과 같은 기법을 이용하여 명령어 블록과 관련된 정보를 생성할 수 있다. 일부 경우에, 컴파일러는 명령어 블록의 특징 및 실행 빈도와 같은 요소를 고려할 수 있다. 명령어 블록의 관련 특징은, 예를 들어, (1) 명령어 레벨 병렬성, (2) 루프의 수, (3) 예측된 제어 명령어의 수, 및 (4) 분기 예측의 수를 포함할 수 있지만, 반드시 이것들로 제한되는 것은 아니다.
도 4는 프로세서 코어에 배치된 명령어 윈도우에서 명령어 블록을 관리하기 위한 예시적인 방법(400)의 흐름도이다. 특별히 명시되지 않는 한, 도 4의 흐름도에서의 방법 또는 단계 및 도면에 도시되고 후술되는 다른 흐름도에서의 방법 또는 단계는 특정한 순서 또는 순차로 제한되지 않는다. 게다가, 방법 또는 단계 중 일부는 동시에 발생할 수 있거나 동시에 수행될 수 있으며, 모든 방법 또는 단계가 그러한 구현의 요구 사항에 따라 주어진 구현에서 수행되어야 하는 것은 아니며, 일부 방법 또는 단계는 선택적으로 이용될 수 있다. 마찬가지로, 오버 헤드를 줄이기 위해 일부 구현에서는 일부 단계가 제거될 수 있지만, 이로 인해, 예를 들어 취성이 증가할 수 있다. 임의의 주어진 애플리케이션에서 구현될 수 있는 다양한 기능, 비용, 오버 헤드, 성능 및 견고성의 트레이드 오프는 통상적으로 설계 선택 문제로 간주될 수 있다.
단계(405)에서, 불러와진 명령어 블록의 에이지가, 예를 들어, 에이지 벡터를 이용하여 명시적으로 추적된다. 따라서, 명령어 윈도우에서 암시적으로 에이지를 추적하기 위해 통상적으로 이용되는 명령어 블록 순서(즉, 위치)를 이용하는 대신, 제어 유닛이 명시적 상태를 유지한다. 단계(410)에서, 명령어 블록의 에이지 순서 리스트가 유지된다. 명령어 블록 우선 순위(일부 경우에는 컴파일러에 의해 우선 순위가 결정될 수 있음)가 또한 추적될 수 있고, 명령어 블록의 우선 순위 순서 리스트가 또한 일부 구현예에서 유지될 수 있다.
단계(415)에서, 처리하기 위한 명령어 블록이 식별되면, 에이지 순서 리스트가 검색되어 일치하는 명령어 블록을 발견한다. 일부 구현예에서, 일치를 위해 우선 순위 순서 리스트가 또한 검색될 수도 있다. 일치하는 명령어 블록이 발견되면, 단계(420)에서, 명령어 블록은 명령어 캐시로부터 그것을 다시 불러올 필요없이, 리프레싱될 수 있고, 이는 프로세서 코어 효율성을 개선할 수 있다. 이러한 리프레싱은, 예를 들어 프로그램이 타이트한 루프에서 실행될 때 및 명령어가 자체적으로 다시 분기할 때 등의 상황에서 명령어 블록의 재사용을 가능하게 한다. 이러한 효율성 증가는 또한 다중 프로세서 코어가 대규모 어레이로 구성될 때 강화될 수 있다. 명령어 블록을 리프레싱할 때, 명령어는 제자리에 남아 있고, 피연산자 버퍼 및 로드/저장 큐의 유효 비트만 지워진다.
명령어 블록에 대한 일치가 발견되지 않으면, 에이지 순서 리스트(또는 우선 순위 순서 리스트)는 새로운 명령어 블록에 대해 명령어 윈도우의 슬롯을 오픈하도록 커밋될 수 있는 명령어 블록을 발견하기 위해 다시 이용될 수 있다. 예를 들어, 가장 오래된 명령어 블록 또는 가장 낮은 우선 순위 명령어 블록은 커밋될 수 있다(이 경우, 높은 우선 순위 블록은 나중에 재사용할 가능성이 있기 때문에 버퍼링을 유지하는 것이 바람직할 수 있다). 단계(425)에서, 새로운 명령어 블록이 이용 가능한 슬롯에 매핑된다. 명령어 블록은 벌크 할당 프로세스를 이용하여 할당될 수 있는데, 이 프로세스에서 블록 내의 명령어 및 명령어와 연관된 모든 리소스가 즉시(즉, 집단으로) 불러와진다.
단계(430)에서, 새로운 명령어 블록은 그 명령어가 원자적으로 커밋되도록 실행된다. 단계(435)에서, 다른 명령어 블록은 각각의 명령어를 원자적 방식으로 커밋하기 위해, 종래의 리오더(reorder) 버퍼와 유사한 방식으로 에이지 순서로 실행될 수 있다.
도 5는 명령어 블록 기반 마이크로아키텍처에 의해 수행될 수 있는 예시적인 방법(500)의 흐름도이다. 단계(505)에서, 프로세서 코어의 제어 유닛은 연속적 교체 또는 비연속적 교체 중 어느 하나를 이용하여, 불러와진 명령어 블록이 버퍼링되게 한다. 단계(510)에서, 연속적 명령어 블록 교체를 이용하면, 버퍼는 원형 버퍼처럼 동작될 수 있다. 단계(515)에서, 불연속적 명령어 블록 교체를 이용하면, 명령어 블록은 비순차적으로 교체될 수 있다. 예를 들어, 앞에서 설명한 바와 같이, 단계(520)에서, 명시적인 에이지 기반 추적이 수행될 수 있어, 추적된 에이지에 기초하여 명령어 블록이 커밋되고 교체된다. 단계(525)에서, 우선 순위가 또한 추적될 수 있고, 추적된 우선 순위는 명령어 블록을 커밋하고 교체하는 데 이용될 수 있다.
도 6은 프로세서 코어에 배치된 제어 유닛에 의해 수행될 수 있는 예시적인 방법(600)의 흐름도이다. 단계(605)에서, 버퍼링된 명령어 블록의 상태가 추적되고, 단계(610)에서, 추적된 상태를 이용하여 명령어 블록의 리스트가 유지된다. 예를 들어, 상태는 특정 구현 요구 사항에 따라 에이지, 우선 순위 또는 기타 정보 또는 컨텍스트를 포함할 수 있다. 단계(615)에서, 매핑하기 위한 명령어 블록이 식별될 때, 단계(620)에 도시된 바와 같이, 일치를 위해 리스트가 검사된다. 단계(625)에서, 리스트로부터의 일치하는 명령어 블록은 다시 불러와지지 않고 리프레싱된다. 일치하는 명령어 블록이 리스트에서 발견되지 않으면, 앞에서 설명한 바와 유사한 방식으로, 단계(630)에서, 명령어 블록은 명령어 캐시로부터 불러와지고, 명령어 윈도우의 이용 가능한 슬롯에 매핑된다.
도 7은 프로세서 코어에 배치된 명령어 윈도우에서 명령어 블록을 관리하기 위한 예시적인 방법(700)의 흐름도이다. 단계(705)에서, 명령어 블록 크기의 크기 테이블이 프로세서 코어에서 유지된다. 크기 테이블은 다양한 방식으로 표현될 수 있는데, 예를 들어, 논리, 레지스터, 메모리, 코드 스트림 또는 다른 적합한 구성 중 하나를 이용하여 표현될 수 있다. 단계(710)에서, 명령어 블록의 헤더에 인코딩된 인덱스가 판독된다. 명령어 블록은 하나 이상의 디코딩된 명령어를 포함한다. 따라서, 명령어 블록 크기를 하드 코딩하기 위해 도 3 및 표 3에 도시된 SIZE 필드를 이용하는 대신, 크기 테이블에 대한 인덱스를 인코딩하거나 저장하기 위해 이 필드를 이용할 수 있다. 즉, 인덱스는 특정 크기가 명령어 블록과 연관될 수 있도록 크기 윈도우의 엔트리에 대한 포인터로서 기능 할 수 있다.
크기 테이블에 포함된 크기 엔트리의 수는 구현에 따라 다를 수 있다. 더 많은 수의 크기 엔트리가 이용되어 더 많은 세분성(granularity)을 가능하게 할 수 있는데, 이는 통상적인 구현에서 증가된 오버 헤드의 대가를 치르지만, 주어진 프로그램과 연관된 명령어 블록 크기의 분포가 비교적 넓은 경우에 유익할 수 있다. 일부 경우에, 테이블에 포함된 크기의 수는 전체 명령어 패킹 밀도를 최적화하고 무동작(no ops)을 최소화하는 방식으로 명령어 블록 크기의 특정 분포를 커버하도록 컴파일러에 의해 선택될 수 있다. 예를 들어, 크기 테이블에 포함된 크기는 프로그램에서 일반적으로 이용되는 명령어 블록 크기와 일치하도록 선택될 수 있다. 단계(715)에서, 인덱스는 크기 테이블로부터 명령어 블록 크기를 검색하기 위해 이용된다. 단계(720)에서, 명령어 블록은 그 크기에 기초하여 명령어 윈도우의 이용 가능한 슬롯에 매핑된다.
일부 구현예에서, 단계(725)에 도시된 바와 같이, 명령어 윈도우는, 예를 들어 2개 이상의 상이한 크기를 이용하는 2개 이상의 서브 윈도우로 세그먼트화될 수 있다. 세그먼트화된 서브 윈도우에서의 이러한 변화는 명령어 블록 크기의 주어진 분포에 대한 추가 수용을 가능하게 할 수 있고, 명령어 패킹 밀도를 추가로 증가시킬 수 있다. 세그먼트화는 일부 시나리오에서 동적으로 수행될 수도 있다.
도 8은 명령어 블록 기반 마이크로아키텍처에 의해 수행될 수 있는 예시적인 방법(800)의 흐름도이다. 단계(805)에서, 크기 테이블이 구현된다. 앞서 논의된 바와 같이, 크기 테이블은 논리, 레지스터, 메모리, 코드 스트림 또는 다른 적합한 구성 중 하나를 이용하여 구현될 수 있고, 주어진 프로그램에 의해 이용되는 명령어 블록의 분포에 공통으로 이용되는 크기에 대응하는 크기를 포함할 수 있다. 단계(810)에서, 크기 테이블의 엔트리를 참조하는 포인터에 대해 명령어 블록 헤더가 검사된다. 단계(815)에서, 테이블 엔트리에 의해 식별된 크기는 명령어 윈도우 내의 명령어 블록의 배치를 결정하기 위해 이용된다.
단계(820)에서, 명령어 블록과 연관된 리소스가 벌크 할당된다. 단계(825)에서, 명령어 블록 헤더에 지정된 제한이 명령어 윈도우에 명령어 블록을 매핑할 때 이용된다. 이는 예를 들어, 정렬에 대한 제한 및 명령어 블록을 버퍼링하는 명령어 윈도우의 용량에 대한 제한을 포함할 수 있다. 단계(830)에서, 명령어 윈도우에서 명령어 블록의 순서가 제어 유닛에 의해 추적되고, 일부 상황에서 블록은 비순차적으로 커밋될 수 있다. 예를 들어, 블록이 명령어 윈도우에서의 자신의 위치에 기초하여 처리되는 명령어 블록의 원형 버퍼를 이용하는 대신, 블록은 우선 순위가 매겨져서 아주 많이 이용되거나 특별히 중요한 명령어 블록이 비순차적으로 처리되도록 하여 처리 효율성을 증가시킬 수 있다.
단계(835)에서, 명령어 블록의 에이지가 명시적으로 추적될 수 있고, 일부 경우에는 명시적으로 추적된 에이지에 기초하여 명령어 블록이 커밋될 수 있다. 단계(840)에서, 명령어 블록은 리프레싱된다(즉, 명령어 캐시로부터 명령어 블록을 다시 불러올 필요없이 재사용된다).
도 9는 프로세서 코어에 배치된 제어 유닛에 의해 수행될 수 있는 예시적인 방법(900)의 흐름도이다. 단계(905)에서, 명령어 윈도우는 앞에서 설명한 것과 유사한 방식으로 2개 이상의 상이한 크기를 갖는 다수의 세그먼트로 구성된다. 단계(910)에서, 인코딩된 인덱스에 대해 명령어 블록 헤더가 검사된다. 단계(915)에서, 검색이 인덱스를 이용하여 크기 테이블에서 수행되고, 단계(920)에서, 명령어 블록은 크기 검색에 기초하여 블록의 특정 크기에 적합한 명령어 윈도우 세그먼트 내에 배치된다. 단계(925)에서, 벌크 할당을 이용하여 명령어 블록과 연관된 리소스가 불러와진다.
도 10은 프로세서 코어에 배치된 명령어 윈도우에서 명령어 블록을 관리하기 위한 예시적인 방법(1000)의 흐름도이다. 단계(1005)에서, 명령어 블록이 명령어 캐시로부터 명령어 윈도우에 매핑된다. 명령어 블록은 하나 이상의 디코딩된 명령어를 포함한다. 단계(1010)에서, 명령어 블록 내의 각각의 명령어와 연관된 리소스가 할당된다. 리소스는 통상적으로 제어 비트 및 피연산자를 포함하고, 모든 리소스가 집단으로 획득되거나 불러와지는 벌크 할당 프로세스를 이용하여 할당이 수행될 수 있다.
리소스 및 명령어를 타이트하게 커플링하는 대신에, 단계(1015)에 도시된 바와 같이, 명령어 윈도우 및 피연산자 버퍼는 디커플링되고 이들은 블록 내의 디코딩된 명령어와 리소스 사이에 하나 이상의 포인터를 유지함으로써 독립적으로 동작될 수 있다. 단계(1020)에서, 명령어 블록이 리프레싱될 때(즉, 명령어 캐시로부터 명령어 블록을 다시 불러올 필요없이 재사용됨), 단계(1025)에서, 리소스는 포인터를 따라 원래의 제어 상태로 되돌아감으로써 재사용될 수 있다.
이러한 디커플링은 증가된 프로세서 코어 효율성을 제공할 수 있고, 특히 명령어 블록이 통상적으로 발생하는 것처럼 다시 불러와지지 않고 리프레싱될 때, 예를 들어, 프로그램이 타이트한 루프에서 실행되고 명령어가 반복적으로 이용될 때 증가된 프로세서 코어 효율성을 제공할 수 있다. 포인터를 통해 제어 상태를 확립함으로써, 리소스는 처리 주기 및 기타 비용의 추가 지출 없이 효과적으로 사전 검증된다. 이러한 효율성 증가는 또한 다중 프로세서 코어가 대규모 어레이로 구성될 때 강화될 수 있다.
도 11은 명령어 블록 기반 마이크로아키텍처에 의해 수행될 수 있는 예시적인 방법(1100)의 흐름도이다. 단계(1105)에서, 명령어 블록은 새로운 명령어 블록이 커밋된 명령어 블록을 교체하는 방식으로 명령어 윈도우에 매핑된다. 단계(1110)에 표시된 바와 같이, 매핑은 명령어 블록의 헤더에 지정된 다양한 제한, 예를 들어, 명령어 블록을 버퍼링하는 명령어 윈도우의 용량에 대한 제한 및 정렬에 대한 제한을 받을 수 있다. 단계(1115)에서, 리소스가 새로운 명령어 블록에 대해 할당되고, 이는 앞에서 설명한 바와 같이 일반적으로 벌크 할당 프로세스를 이용하여 구현된다.
단계(1120)에서, 명령어 윈도우에서 명령어 블록의 순서가 제어 유닛에 의해 추적되고, 블록은 일부 상황에서 비순차적으로 커밋될 수 있다. 예를 들어, 블록이 명령어 윈도우에서의 자신의 위치에 기초하여 처리되는 명령어 블록의 원형 버퍼를 이용하는 대신, 블록은 우선 순위가 매겨져서 아주 많이 이용되거나 특별히 중요한 명령어 블록이 비순차적으로 처리되도록 하여 처리 효율성을 증가시킬 수 있다.
단계(1125)에서, 명령어 윈도우는 피연산자 버퍼로부터 디커플링되어, 예를 들어, 명령어 블록 및 피연산자 블록이 독립적으로 관리되도록 한다(즉, 명령어와 피연산자 사이의 엄격한 대응을 이용하지 않음). 전술한 바와 같이, 디커플링은 명령어 블록이 리프레싱될 때 리소스가 사전 검증되도록 함으로써 효율성을 증가시킨다.
도 12는 프로세서 코어에 배치된 제어 유닛에 의해 수행될 수 있는 예시적인 방법(1200)의 흐름도이다. 단계(1205)에서, 명령어 윈도우가 하나 이상의 명령어 블록을 버퍼링하기 위해 유지된다. 단계(1210)에서, 하나 이상의 피연산자 버퍼가 명령어 블록의 명령어와 연관된 리소스를 버퍼링하기 위해 유지된다. 전술한 바와 같이, 리소스는 통상적으로 제어 비트 및 피연산자를 포함한다. 단계(1215)에서, 상태는 명령어와 리소스 사이에 포인터를 이용하여 추적된다.
단계(1220)에서, 명령어 블록이 리프레싱될 때, 포인터는 추적된 상태를 따라갈 수 있다. 단계(1225)에서, 명령어 블록이 커밋될 때, 피연산자 버퍼 내의 제어 비트는 지워지고 새로운 포인터가 설정된다. 단계(1230)에서, 앞서 논의된 방법에서와 같이, 명령어 윈도우 및 피연산자 버퍼는 디커플링되어 명령어 블록 및 피연산자 블록이 비대응성에 기초하여 제어 유닛에 의해 유지되도록 한다.
도 13은 프로세서 코어에 배치된 명령어 윈도우에서 명령어 블록을 관리하기 위한 예시적인 방법(1300)의 흐름도이다. 단계(1305)에서, 명령어 블록은 벌크 할당 프로세스를 이용하여 할당되며, 이 프로세스에서 블록 내의 명령어 및 명령어와 연관된 모든 리소스가 즉시(즉, 집단으로) 불러와진다. 명령어 및 리소스가 작은 청크에서 반복적으로 불러와지는 종래의 아키텍처와 비교할 때, 여기서의 벌크 할당은 블록의 모든 명령어가 동시에 일관되게 관리될 수 있게 하여 프로세서 코어 작업의 효율성을 개선할 수 있다. 이러한 개선은 주어진 프로그래밍 구성(예컨대, 분기를 최소화하는 구성)이 컴파일러로 하여금 비교적 큰 명령어 블록을 생성할 수 있게 하는 상황에서 훨씬 더 중요할 수 있다. 예를 들어, 일부 구현예에서, 명령어 블록은 최대 128개의 명령어를 포함할 수 있다.
명령어 블록의 벌크 할당은 또한 리프레시 기능을 통해 프로세서 코어 효율성을 향상시키며, 리프레시 기능에서, 명령어 블록은 통상적으로 발생하는 것처럼, 예를 들어, 프로그램이 타이트한 루프에서 실행되고 명령어가 자체에 다시 분기할 때, 다시 불러와지지 않고 재사용된다. 이러한 효율성 증가는 또한 다중 프로세서 코어가 대규모 어레이로 구성될 때 강화될 수 있다. 명령어 블록을 리프레싱할 때, 명령어는 제자리에 남아 있고, 피연산자 버퍼 및 로드/저장 큐의 유효 비트만 지워진다. 이는 리프레싱된 명령어 블록의 불러오기가 완전히 바이패스되도록 한다.
명령어 블록의 벌크 할당은 또한 명령어 및 리소스의 그룹이 제자리에 있을 때 추가의 처리 효율성을 가능하게 한다. 예를 들어, 피연산자와 명시적 메시지가 블록의 한 명령어에서 다른 명령어로 전송될 수 있다. 하나의 명령어가 아직 할당되지 않은 다른 명령어로 아무것도 전송할 수 없기 때문에, 이러한 기능은 종래의 아키텍처에서는 이용할 수 없다. 상수를 생성하는 명령어는 피연산자 버퍼의 값을 고정시킬 수 있으므로 리프레시 후에도 유효하게 유지되므로 명령어 블록이 실행될 때마다 재생성될 필요가 없다.
단계(1310)에서, 명령어 블록이 명령어 윈도우에 매핑되는 경우, 단계(1315)에서, 명령어 블록은 매핑 정책, 블록 헤더에 지정된 제한 또는 양자 모두에 의해 적용될 수 있는 제한을 받는다. 일부 경우에, 정책은 주어진 프로그램의 특정 요구 사항에 따라 컴파일러에 의해 설정될 수 있다. 지정된 제한은, 예를 들어, 정렬에 대한 제한 및 명령어 블록을 버퍼링하는 명령어 윈도우의 용량에 대한 제한을 포함할 수 있다.
단계(1320)에서, 명령어 윈도우는 일부 구현예에서, 동일한 크기 또는 상이한 크기의 서브 윈도우로 세그먼트화될 수 있다. 명령어 블록 크기가 주어진 프로그램에 대해 종종 랜덤하게 또는 불균일하게 분포되기 때문에, 세그먼트화된 서브 윈도우에서의 이러한 변화는 명령어 블록 크기의 주어진 분포를 보다 효율적으로 수용하여 명령어 윈도우에서 명령어 패킹 밀도를 증가시킬 수 있다. 세그먼트화는 또한 현재 프로세서 코어에 의해 처리 중인 블록 크기의 분포에 따라 일부 시나리오에서 동적으로 수행될 수도 있다.
일부 구현예에서, 명령어 블록 헤더는 인덱스를 인코딩할 수 있거나, 논리, 레지스터, 메모리 또는 코드 스트림 중 하나를 이용하여 구현되는 크기 테이블에 대한 포인터를 포함할 수 있다. 단계(1325)에서, 크기 테이블은 명령어 블록 크기가 테이블로부터 검색될 수 있도록 명령어 블록 크기 엔트리를 포함할 수 있다. 예를 들어, 인코딩된 인덱스 및 크기 테이블의 이용은, 예를 들어, 분기를 구현할 때 블록이 비교적 적은 수의 명령어를 포함하는 경우 nops(no operation, 무동작)의 발생을 줄이기 위해 이용 가능한 블록 크기에 보다 많은 세분화를 제공함으로써 명령어 블록에서 명령어 패킹 밀도를 향상시킬 수 있다.
도 14는 명령어 블록 기반 마이크로아키텍처에 의해 수행될 수 있는 예시적인 방법(1400)의 흐름도이다. 단계(1405)에서, 프로세서 코어 내의 제어 유닛이 명령어 블록을 처리하기 위한 정책들을 적용한다. 단계(1410)에서, 명령어 블록은 명령어 및 모든 연관된 리소스가 즉시 불러와지는 앞서 설명된 벌크 할당 프로세스를 이용하여 할당된다. 단계(1415)에서, 명령어 블록은 명령어 윈도우에 매핑되고, 매핑은 앞서 설명된 바와 같이, 명령어 블록의 헤더에 지정된 다양한 제한, 예를 들어, 정렬에 대한 제한 및 명령어 블록을 버퍼링하는 명령어 윈도우의 용량에 대한 제한을 받을 수 있다.
단계(1420)에서, 제어 유닛에 의해 명령어 윈도우에서 명령어 블록의 순서를 추적하는 것을 포함하는 정책이 적용될 수 있다. 예를 들어, 블록이 명령어 윈도우에서의 자신의 위치에 기초하여 처리되는 명령어 블록의 원형 버퍼를 이용하는 대신, 일부 상황에서 블록은 비순차적으로 커밋될 수 있다. 단계(1425)에서, 아주 많이 이용되거나 특별히 중요한 블록이 비순차적으로 처리되도록 우선 순위(일부 시나리오에서는 컴파일러에 의해 지정될 수 있음)에 기초하여 블록을 처리하는 정책이 적용될 수 있어, 처리 효율성을 더욱 증가시킬 수 있다.
단계(1430)에서, 명령어 블록의 에이지를 명시적으로 추적하는 것을 포함하는 정책이 적용될 수 있고, 일부 경우에는 명시적으로 추적된 에이지에 기초하여 명령어 블록이 커밋될 수 있다. 단계(1435)에서, 명령어 윈도우(또는 윈도우의 세그먼트)에서의 적절한 크기의 슬롯의 이용 가능성에 따라 명령어 블록을 매핑하는 것을 포함하는 정책이 적용될 수 있다. 단계(1440)에서, 원형 버퍼를 이용하여 명령어 윈도우에 명령어 블록을 매핑하는 것을 포함하는 정책이 적용될 수 있다.
일부 구현예에서, 프로세서 코어 효율성을 더욱 향상시키기 위해 정책들의 다양한 조합이 이용될 수 있다. 예를 들어, 제어 유닛은 주어진 명령어 블록 또는 명령어 블록 그룹에 대해 보다 최적의 동작을 제공하는 정책을 적용하기 위해 정책들 간에 동적으로 토글링할 수 있다. 예를 들어, 일부 시나리오에서는 명령어 블록이 연속적인 방식의 순서로 처리되는 순환 버퍼링 기술을 이용하는 것이 더 효율적일 수 있다. 다른 시나리오에서는 비순차적 및 에이지 기반 처리가 더욱 최적의 동작을 제공할 수 있다.
도 15는 프로세서 코어에 배치된 제어 유닛에 의해 수행될 수 있는 예시적인 방법(1500)의 흐름도이다. 단계(1505)에서, 명령어 윈도우는 앞에서 설명한 것과 유사한 방식으로 2개 이상의 상이한 크기를 갖는 다수의 세그먼트로 구성된다. 단계(1510)에서, 명령어 블록이 불러와지고, 단계(1515)에서, 모든 관련된 리소스가 불러와진다.
단계(1520)에서, 명령어 블록은 윈도우에서의 명령어 밀도를 최대화하는 윈도우의 적합한 세그먼트에 배치된다. 예를 들어, 컴파일러가 (예컨대, 프로그램 분기 등을 구현하기 위해) 낮은 명령어 카운트를 갖는 비교적 많은 수의 블록을 포함하는 블록 크기의 분포를 생성하면, 명령어 윈도우는 작은 명령어 블록을 위해 특정 크기의 세그먼트를 가질 수 있다. 유사하게, 비교적 많은 수의 높은 명령어 카운트 블록(예컨대 과학 및 유사 애플리케이션의 경우)이 있으면, 세그먼트는 이러한 큰 명령어 블록을 위해 특정 크기로 될 수 있다. 따라서, 명령어 윈도우 세그먼트의 크기 조정은 특정 크기 분포에 따라 조정되거나 분포가 변경되는 일부 상황에서는 동적으로 조정될 수 있다. 블록(1525)에서, 명령어 블록은 앞서 논의된 바와 같이 명령어 블록 헤더에 지정된 제한을 받을 수 있다.
디커플링된 프로세서 명령어 윈도우 및 피연산자 버퍼의 다양한 예시적인 실시예들이 모든 실시예들의 완전한 리스트가 아니라 예시로서 제시된다. 한 예로서 프로세서에 배치된 명령어 윈도우에서 명령어 블록을 관리하기 위한 방법을 포함하고, 상기 방법은 하나 이상의 디코딩된 명령어를 포함하는 명령어 블록을 명령어 캐시로부터 명령어 윈도우에 매핑하는 단계; 명령어 블록에 대해 리소스를 할당하는 단계로서, 리소스는 명령어 블록의 하나 이상의 디코딩된 명령어 각각과 연관되는 피연산자 및 제어 비트를 포함하는 것인, 리소스 할당 단계; 블록의 하나 이상의 디코딩된 명령어와 리소스 사이에 하나 이상의 포인터를 유지하는 단계; 명령어 캐시로부터 명령어 블록을 다시 불러오지 않고 명령어 블록을 리프레싱하는 단계; 및 하나 이상의 포인터를 따름으로써 리소스를 재사용하는 단계를 포함한다. 다른 예에서, 상기 방법은 명령어 블록의 하나 이상의 명령어 각각과 연관되는 리소스를 획득하기 위해 명령어 캐시로부터 불러와지는 각각의 명령어 블록에 대해 벌크 할당을 수행하는 단계를 더 포함한다. 다른 예에서, 상기 방법은 명령어 블록이 리프레싱될 때 리소스가 사전 검증되도록 명령어 윈도우로부터 디커플링되는 피연산자 버퍼에 피연산자 및 제어 비트를 유지하는 단계를 더 포함한다. 다른 예에서, 제어 비트는 피연산자 준비 상태를 포함한다. 다른 예에서, 리소스는 연산부호를 포함한다. 다른 예에서, 상기 방법은 프로그램에 기초하여 명령어 블록을 이용하는 단계, 및 프로그램의 실행이 프로그램된 루프를 이용하여 수행될 때 명령어 블록을 리프레싱하는 단계를 더 포함한다.
추가의 예로서, 명령어 블록 기반 마이크로아키텍처를 포함하고, 상기 명령어 블록 기반 마이크로아키텍처는 제어 유닛; 하나 이상의 피연산자 버퍼; 및 제어 유닛의 제어 하에 있는 디코딩된 명령어 블록을 저장하도록 구성된 명령어 윈도우를 포함하고, 제어 유닛에서의 제어는 새로운 명령어 블록이 커밋된 명령어 블록을 교체하도록 명령어 블록을 명령어 윈도우에 매핑하는 동작, 제어 비트 또는 피연산자를 포함하는 리소스를 새로운 명령어 블록에 대해 할당하는 동작, 및 하나 이상의 피연산자 버퍼로부터 명령어 윈도우를 디커플링하는 동작을 포함하여, 명령어 블록이 리프레싱될 때 리소스가 사전 검증되도록 명령어 블록 및 피연산자 블록이 독립적으로 관리된다. 다른 예에서, 상기 명령어 블록 기반 마이크로아키텍처는 명령어 블록의 헤더에 지정된 제한에 기초하여 명령어 블록을 매핑하는 구성을 더 포함한다. 다른 예에서, 지정된 제한은 명령어 윈도우의 명령어 블록 용량 제한 또는 정렬 제한 중 하나를 포함한다. 다른 예에서, 상기 명령어 블록 기반 마이크로아키텍처는 명령어 윈도우에서 명령어 블록의 순서를 추적하고 명령어 블록을 비순차적으로 커밋하는 구성을 더 포함한다. 다른 예에서, 상기 명령어 블록 기반 마이크로아키텍처는 복수의 프로세서 코어가 구성 또는 분해될 수 있게 하는 온 칩 네트워크를 더 포함한다. 다른 예에서, 상기 명령어 블록 기반 마이크로아키텍처는 복수의 프로세서 코어가 구성될 때 논리 명령어 윈도우와 하나 이상의 논리 피연산자 버퍼 사이에 디커플링을 유지하는 구성을 더 포함한다. 다른 예에서, 상기 명령어 블록 기반 마이크로아키텍처는 복수의 프로세서 코어가 분해될 때 논리 명령어 윈도우와 하나 이상의 논리 피연산자 버퍼 사이에 디커플링을 유지하는 구성을 더 포함한다. 다른 예에서, 상기 명령어 블록 기반 마이크로 프로세서는 명령어 캐시로부터 명령어 블록을 다시 불러오지 않고 명령어 블록을 리프레싱하는 구성을 더 포함한다.
추가의 예는 명령어 블록 관리를 위한 방법을 수행하도록 배치되는 프로세서 내에 배치된 제어 유닛을 포함하고, 상기 제어 유닛은 하나 이상의 명령어 블록을 버퍼링하기 위한 명령어 윈도우를 유지하는 단계; 하나 이상의 명령어 블록에 대한 리소스를 버퍼링하기 위한 하나 이상의 피연산자 버퍼를 유지하는 단계; 명령어 블록과 버퍼링된 리소스 사이에 포인터를 이용하여 상태를 추적하는 단계; 명령 블록을 리프레싱할 때, 추적된 상태를 재사용하기 위해 포인터를 뒤따르는 단계를 포함한다. 다른 예에서, 상기 제어 유닛은 제어 비트를 지우는 단계, 및 명령어 블록을 커밋할 때 새로운 포인터를 설정하는 단계를 더 포함한다. 다른 예에서, 상기 제어 유닛은 명령어 블록 및 피연산자 블록이 비대응성에 기초하여 유지되도록 하나 이상의 피연산자 버퍼로부터 명령어 윈도우를 디커플링하는 단계를 더 포함한다. 다른 예에서, 상기 제어 유닛은 리소스가 명령어 블록 내의 모든 명령어에 대해 획득되도록 벌크로 버퍼링된 리소스를 할당하는 단계를 더 포함한다. 다른 예에서, 상기 제어 유닛은 복수의 프로세서 코어를 포함하는 논리 명령어 윈도우를 유지하는 단계를 더 포함한다. 다른 예에서, 상기 제어 유닛은 복수의 프로세서 코어를 포함하는 논리 피연산자 버퍼를 유지하는 단계와, 명령어 블록이 다시 불러와지지 않고 리프레싱될 때 상태가 사전 검증될 수 있도록 논리 명령어 윈도우로부터 논리 피연산자 버퍼를 추가로 디커플링하는 단계를 더 포함한다.
앞에서 설명한 주제는 단지 설명을 위해 제공되는 것으로서 제한적으로 이해되어서는 안 된다. 이하의 청구 범위에 기재되는 본 발명개시의 사상 및 범위를 벗어나지 않고 예시적인 실시예 및 도시되고 설명된 애플리케이션을 따르지 않으며 다양한 수정 및 변경이 본 명세서에 설명된 주제에 대해 이루어질 수 있다.

Claims (14)

  1. 프로세서에 배치된 명령어 윈도우(instruction window)에서 명령어 블록들을 관리하기 위한 방법에 있어서,
    하나 이상의 디코딩된 명령어를 포함하는 명령어 블록을 명령어 캐시로부터 상기 명령어 윈도우에 매핑하는 단계;
    상기 명령어 블록에 대해 리소스들 - 상기 리소스들은 상기 명령어 블록 내의 상기 하나 이상의 디코딩된 명령어 각각과 연관되는 피연산자(operand)들 및 제어 비트들을 포함함 - 을 할당하는 단계;
    상기 명령어 블록 내의 상기 하나 이상의 디코딩된 명령어와 상기 리소스들 사이에 하나 이상의 포인터를 유지하는 단계;
    상기 명령어 캐시로부터 상기 명령어 블록을 다시 불러오지(re-fetching) 않고 상기 명령어 블록을 리프레싱하는 단계; 및
    상기 하나 이상의 포인터를 따름으로써 상기 리소스들을 재사용하는 단계
    를 포함하는 명령어 윈도우에서 명령어 블록을 관리하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 명령어 블록 내의 하나 이상의 명령어 각각과 연관되는 리소스들을 획득하기 위해 상기 명령어 캐시로부터 불러와지는 각각의 명령어 블록에 대해 벌크 할당을 수행하는 단계
    를 더 포함하는 명령어 윈도우에서 명령어 블록을 관리하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 명령어 블록이 리프레싱될 때 리소스들이 사전 검증되도록(pre-validated) 상기 명령어 윈도우로부터 디커플링되는 피연산자 버퍼 내에 피연산자들 및 제어 비트들을 유지하는 단계
    를 더 포함하는 명령어 윈도우에서 명령어 블록을 관리하기 위한 방법.
  4. 제 3 항에 있어서, 상기 제어 비트들은 피연산자 준비 상태를 포함하는 것인, 명령어 윈도우에서 명령어 블록을 관리하기 위한 방법.
  5. 제 1 항에 있어서, 상기 리소스들은 연산부호(opcode)를 포함하는 것인, 명령어 윈도우에서 명령어 블록을 관리하기 위한 방법.
  6. 제 5 항에 있어서,
    프로그램에 기초하여 명령어 블록들을 이용하는 단계, 및
    프로그램된 루프를 이용하여 상기 프로그램의 실행이 수행될 때 상기 명령어 블록을 리프레싱하는 단계
    를 더 포함하는 명령어 윈도우에서 명령어 블록을 관리하기 위한 방법.
  7. 명령어 블록 기반 마이크로아키텍처에 있어서,
    제어 유닛;
    하나 이상의 피연산자 버퍼; 및
    상기 제어 유닛의 제어 하에 있는 디코딩된 명령어 블록들을 저장하도록 구성된 명령어 윈도우
    를 포함하고, 상기 제어는,
    커밋된(committed) 명령어 블록을 새로운 명령어 블록이 교체하도록 명령어 블록들을 상기 명령어 윈도우에 매핑하는 동작,
    상기 새로운 명령어 블록에 대해 리소스들 - 상기 리소스들은 제어 비트들 또는 피연산자들을 포함함 - 을 할당하는 동작, 및
    상기 하나 이상의 피연산자 버퍼로부터 상기 명령어 윈도우를 디커플링하는 동작으로서, 명령어 블록이 리프레싱될 때 리소스들이 사전 검증되도록 명령어들의 블록들 및 피연산자들의 블록들이 독립적으로 관리되는 것인, 상기 명령어 윈도우를 디커플링하는 동작
    을 포함하는 것인 명령어 블록 기반 마이크로아키텍처.
  8. 제 7 항에 있어서,
    상기 명령어 블록의 헤더에 지정된 제한들에 기초하여 상기 명령어 블록들을 매핑하는 구성
    을 더 포함하는 명령어 블록 기반 마이크로아키텍처.
  9. 제 8 항에 있어서, 상기 지정된 제한들은 상기 명령어 윈도우의 명령어 블록 용량 제한들 또는 정렬 제한들 중 하나를 포함하는 것인, 명령어 블록 기반 마이크로아키텍처.
  10. 제 7 항에 있어서,
    상기 명령어 윈도우에서 상기 명령어 블록들의 순서를 추적하고 명령어 블록들을 비순차적으로 커밋하는 구성
    을 더 포함하는 명령어 블록 기반 마이크로아키텍처.
  11. 제 7 항에 있어서,
    복수의 프로세서 코어들이 구성 또는 분해될 수 있게 하는 온 칩 네트워크
    를 더 포함하는 명령어 블록 기반 마이크로아키텍처.
  12. 제 11 항에 있어서,
    상기 복수의 프로세서 코어들이 구성될 때 논리 명령어 윈도우와 하나 이상의 논리 피연산자 버퍼 사이에 디커플링을 유지하는 구성
    을 더 포함하는 명령어 블록 기반 마이크로아키텍처.
  13. 제 11 항에 있어서,
    상기 복수의 프로세서 코어들이 분해될 때 논리 명령어 윈도우와 하나 이상의 논리 피연산자 버퍼 사이에 디커플링을 유지하는 구성
    을 더 포함하는 명령어 블록 기반 마이크로아키텍처.
  14. 제 7 항에 있어서,
    명령어 캐시로부터 상기 명령어 블록을 다시 불러오지 않고 상기 명령어 블록을 리프레싱하는 구성
    을 더 포함하는 명령어 블록 기반 마이크로아키텍처.
KR1020177036876A 2015-06-26 2016-06-23 디커플링된 프로세서 명령어 윈도우 및 피연산자 버퍼 KR102502780B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/752,724 2015-06-26
US14/752,724 US10346168B2 (en) 2015-06-26 2015-06-26 Decoupled processor instruction window and operand buffer
PCT/US2016/038850 WO2016210027A1 (en) 2015-06-26 2016-06-23 Decoupled processor instruction window and operand buffer

Publications (2)

Publication Number Publication Date
KR20180020985A true KR20180020985A (ko) 2018-02-28
KR102502780B1 KR102502780B1 (ko) 2023-02-22

Family

ID=56369215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177036876A KR102502780B1 (ko) 2015-06-26 2016-06-23 디커플링된 프로세서 명령어 윈도우 및 피연산자 버퍼

Country Status (16)

Country Link
US (2) US10346168B2 (ko)
EP (1) EP3314399B1 (ko)
JP (1) JP2018518775A (ko)
KR (1) KR102502780B1 (ko)
CN (1) CN107810476B (ko)
AU (1) AU2016281599A1 (ko)
BR (1) BR112017024301A2 (ko)
CA (1) CA2986266A1 (ko)
CL (1) CL2017003310A1 (ko)
CO (1) CO2017013252A2 (ko)
HK (1) HK1246443A1 (ko)
IL (1) IL256168A (ko)
MX (1) MX2017016197A (ko)
PH (1) PH12017550124A1 (ko)
TW (1) TW201712533A (ko)
WO (1) WO2016210027A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10191747B2 (en) 2015-06-26 2019-01-29 Microsoft Technology Licensing, Llc Locking operand values for groups of instructions executed atomically
US10175988B2 (en) 2015-06-26 2019-01-08 Microsoft Technology Licensing, Llc Explicit instruction scheduler state information for a processor
US11755484B2 (en) 2015-06-26 2023-09-12 Microsoft Technology Licensing, Llc Instruction block allocation
US10346168B2 (en) 2015-06-26 2019-07-09 Microsoft Technology Licensing, Llc Decoupled processor instruction window and operand buffer
US9952867B2 (en) * 2015-06-26 2018-04-24 Microsoft Technology Licensing, Llc Mapping instruction blocks based on block size
US10409606B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Verifying branch targets
US9940136B2 (en) * 2015-06-26 2018-04-10 Microsoft Technology Licensing, Llc Reuse of decoded instructions
US10409599B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Decoding information about a group of instructions including a size of the group of instructions
US9720693B2 (en) * 2015-06-26 2017-08-01 Microsoft Technology Licensing, Llc Bulk allocation of instruction blocks to a processor instruction window
US9946548B2 (en) 2015-06-26 2018-04-17 Microsoft Technology Licensing, Llc Age-based management of instruction blocks in a processor instruction window
US10169044B2 (en) 2015-06-26 2019-01-01 Microsoft Technology Licensing, Llc Processing an encoding format field to interpret header information regarding a group of instructions
US10095519B2 (en) 2015-09-19 2018-10-09 Microsoft Technology Licensing, Llc Instruction block address register
US11531552B2 (en) * 2017-02-06 2022-12-20 Microsoft Technology Licensing, Llc Executing multiple programs simultaneously on a processor core
US10824429B2 (en) * 2018-09-19 2020-11-03 Microsoft Technology Licensing, Llc Commit logic and precise exceptions in explicit dataflow graph execution architectures
CN112000420B (zh) * 2020-11-02 2021-01-15 武汉中科通达高新技术股份有限公司 一种数据处理方法和装置
US11630668B1 (en) * 2021-11-18 2023-04-18 Nxp B.V. Processor with smart cache in place of register file for providing operands
US20240111654A1 (en) * 2022-09-29 2024-04-04 Intel Corporation Hybrid performance monitoring unit (pmu) enumeration
CN115617402B (zh) * 2022-11-18 2023-04-07 北京数渡信息科技有限公司 一种适用于通用处理器的解耦合分支预测方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0583087A2 (en) * 1992-07-31 1994-02-16 Ford Motor Company Limited high-force linear motor assembly using tandem axes
WO2013081556A1 (en) * 2011-12-01 2013-06-06 National University Of Singapore Polymorphic heterogeneous multi-core architecture

Family Cites Families (305)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142631A (en) 1989-02-03 1992-08-25 Digital Equipment Corporation System for queuing individual read or write mask and generating respective composite mask for controlling access to general purpose register
US5333280A (en) 1990-04-06 1994-07-26 Nec Corporation Parallel pipelined instruction processing system for very long instruction word
US5446904A (en) 1991-05-17 1995-08-29 Zenith Data Systems Corporation Suspend/resume capability for a protected mode microprocessor
US5363495A (en) 1991-08-26 1994-11-08 International Business Machines Corporation Data processing system with multiple execution units capable of executing instructions out of sequence
US5333283A (en) 1991-10-29 1994-07-26 International Business Machines Corporation Case block table for predicting the outcome of blocks of conditional branches having a common operand
TW226016B (ko) 1991-12-30 1994-07-01 Sterling Winthrop Inc
EP0636256B1 (en) 1992-03-31 1997-06-04 Seiko Epson Corporation Superscalar risc processor instruction scheduling
DE69327688T2 (de) 1992-08-12 2000-09-07 Advanced Micro Devices, Inc. Befehlsdecoder
US6735685B1 (en) 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
US5628021A (en) 1992-12-31 1997-05-06 Seiko Epson Corporation System and method for assigning tags to control instruction processing in a superscalar processor
US5966539A (en) 1994-03-01 1999-10-12 Digital Equipment Corporation Link time optimization with translation to intermediate program and following optimization techniques including program analysis code motion live variable set generation order analysis, dead code elimination and load invariant analysis
AU3412295A (en) 1994-09-01 1996-03-22 Gary L. Mcalpine A multi-port memory system including read and write buffer interfaces
US5666506A (en) 1994-10-24 1997-09-09 International Business Machines Corporation Apparatus to dynamically control the out-of-order execution of load/store instructions in a processor capable of dispatchng, issuing and executing multiple instructions in a single processor cycle
US5832297A (en) 1995-04-12 1998-11-03 Advanced Micro Devices, Inc. Superscalar microprocessor load/store unit employing a unified buffer and separate pointers for load and store operations
US5933642A (en) 1995-04-17 1999-08-03 Ricoh Corporation Compiling system and method for reconfigurable computing
US6112019A (en) 1995-06-12 2000-08-29 Georgia Tech Research Corp. Distributed instruction queue
US5790822A (en) 1996-03-21 1998-08-04 Intel Corporation Method and apparatus for providing a re-ordered instruction cache in a pipelined microprocessor
US5920724A (en) 1996-03-28 1999-07-06 Intel Corporation Software pipelining a hyperblock loop
US5799167A (en) 1996-05-15 1998-08-25 Hewlett-Packard Company Instruction nullification system and method for a processor that executes instructions out of order
US5796997A (en) 1996-05-15 1998-08-18 Hewlett-Packard Company Fast nullify system and method for transforming a nullify function into a select function
US5903750A (en) 1996-11-20 1999-05-11 Institute For The Development Of Emerging Architectures, L.L.P. Dynamic branch prediction for branch instructions with multiple targets
US6542998B1 (en) 1997-02-08 2003-04-01 Pact Gmbh Method of self-synchronization of configurable elements of a programmable module
US6286135B1 (en) 1997-03-26 2001-09-04 Hewlett-Packard Company Cost-sensitive SSA-based strength reduction algorithm for a machine with predication support and segmented addresses
US5983337A (en) 1997-06-12 1999-11-09 Advanced Micro Devices, Inc. Apparatus and method for patching an instruction by providing a substitute instruction or instructions from an external memory responsive to detecting an opcode of the instruction
US5845103A (en) 1997-06-13 1998-12-01 Wisconsin Alumni Research Foundation Computer with dynamic instruction reuse
US6044222A (en) 1997-06-23 2000-03-28 International Business Machines Corporation System, method, and program product for loop instruction scheduling hardware lookahead
US5943501A (en) 1997-06-27 1999-08-24 Wisconsin Alumni Research Foundation Multiple processor, distributed memory computer with out-of-order processing
US5930158A (en) 1997-07-02 1999-07-27 Creative Technology, Ltd Processor with instruction set for audio effects
US7272703B2 (en) 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods
US6185675B1 (en) 1997-10-24 2001-02-06 Advanced Micro Devices, Inc. Basic block oriented trace cache utilizing a basic block sequence buffer to indicate program order of cached basic blocks
US6182210B1 (en) 1997-12-16 2001-01-30 Intel Corporation Processor having multiple program counters and trace buffers outside an execution pipeline
US6058438A (en) 1998-02-06 2000-05-02 Hewlett-Packard Company Method and apparatus for performing high speed data transfers between a host memory and a geometry accelerator of a graphics machine
US6055623A (en) 1998-04-07 2000-04-25 International Business Machine Corporation Specialized millicode instruction for editing functions
US6164841A (en) 1998-05-04 2000-12-26 Hewlett-Packard Company Method, apparatus, and product for dynamic software code translation system
US6988183B1 (en) 1998-06-26 2006-01-17 Derek Chi-Lan Wong Methods for increasing instruction-level parallelism in microprocessors and digital system
US6212622B1 (en) 1998-08-24 2001-04-03 Advanced Micro Devices, Inc. Mechanism for load block on store address generation
EP0992894A1 (en) 1998-10-06 2000-04-12 Texas Instruments Inc. Apparatus and method for loop execution
US6275919B1 (en) 1998-10-15 2001-08-14 Creative Technology Ltd. Memory storage and retrieval with multiple hashing functions
US7529907B2 (en) 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
JP3565314B2 (ja) 1998-12-17 2004-09-15 富士通株式会社 分岐命令実行制御装置
US6477683B1 (en) 1999-02-05 2002-11-05 Tensilica, Inc. Automated processor generation system for designing a configurable processor and method for the same
GB2348305A (en) 1999-03-24 2000-09-27 Int Computers Ltd Instruction execution mechanism
US6453344B1 (en) 1999-03-31 2002-09-17 Amdahl Corporation Multiprocessor servers with controlled numbered of CPUs
US6438671B1 (en) 1999-07-01 2002-08-20 International Business Machines Corporation Generating partition corresponding real address in partitioned mode supporting system
US6523110B1 (en) 1999-07-23 2003-02-18 International Business Machines Corporation Decoupled fetch-execute engine with static branch prediction support
US6513109B1 (en) 1999-08-31 2003-01-28 International Business Machines Corporation Method and apparatus for implementing execution predicates in a computer processing system
JP2001092662A (ja) 1999-09-22 2001-04-06 Toshiba Corp プロセッサコア及びこれを用いたプロセッサ
US7051188B1 (en) 1999-09-28 2006-05-23 International Business Machines Corporation Dynamically redistributing shareable resources of a computing environment to manage the workload of that environment
US6651125B2 (en) 1999-09-28 2003-11-18 International Business Machines Corporation Processing channel subsystem pending I/O work queues based on priorities
US6986137B1 (en) 1999-09-28 2006-01-10 International Business Machines Corporation Method, system and program products for managing logical processors of a computing environment
AU7622400A (en) 1999-10-01 2001-05-10 Sun Microsystems, Inc. A method for precise trap handling in case of speculative and out-of-order loads
EP1102163A3 (en) 1999-11-15 2005-06-29 Texas Instruments Incorporated Microprocessor with improved instruction set architecture
US6779100B1 (en) 1999-12-17 2004-08-17 Hewlett-Packard Development Company, L.P. Method and device for address translation for compressed instructions
US6732203B2 (en) 2000-01-31 2004-05-04 Intel Corporation Selectively multiplexing memory coupling global bus data bits to narrower functional unit coupling local bus
US6725335B2 (en) 2000-02-09 2004-04-20 Hewlett-Packard Development Company, L.P. Method and system for fast unlinking of a linked branch in a caching dynamic translator
US6732260B1 (en) 2000-03-06 2004-05-04 Intel Corporation Presbyopic branch target prefetch method and apparatus
US6615340B1 (en) 2000-03-22 2003-09-02 Wilmot, Ii Richard Byron Extended operand management indicator structure and method
US6918032B1 (en) 2000-07-06 2005-07-12 Intel Corporation Hardware predication for conditional instruction path branching
US6654860B1 (en) 2000-07-27 2003-11-25 Advanced Micro Devices, Inc. Method and apparatus for removing speculative memory accesses from a memory access queue for issuance to memory or discarding
US7069555B1 (en) 2000-09-29 2006-06-27 Microsoft Corporation Super-region instruction scheduling and code generation for merging identical instruction into the ready-to-schedule instruction
US6934254B2 (en) 2001-01-18 2005-08-23 Motorola, Inc. Method and apparatus for dynamically allocating resources in a communication system
US7032217B2 (en) 2001-03-26 2006-04-18 Intel Corporation Method and system for collaborative profiling for continuous detection of profile phase transitions
US6957435B2 (en) 2001-04-19 2005-10-18 International Business Machines Corporation Method and apparatus for allocating processor resources in a logically partitioned computer system
US7453899B1 (en) 2001-05-08 2008-11-18 Lsi Corporation Field programmable network application specific integrated circuit and a method of operation thereof
US6965982B2 (en) 2001-06-29 2005-11-15 International Business Machines Corporation Multithreaded processor efficiency by pre-fetching instructions for a scheduled thread
US7002956B2 (en) 2001-07-05 2006-02-21 International Business Machines Corporation Network addressing method and system for localizing access to network resources in a computer network
US7353287B2 (en) 2001-09-26 2008-04-01 Adobe Systems Incorporated Marked foreign data blocks
WO2003038645A2 (en) 2001-10-31 2003-05-08 University Of Texas A scalable processing architecture
EP1313012A1 (en) 2001-11-15 2003-05-21 Texas Instruments France Java DSP acceleration by byte-code optimization
JP2003162411A (ja) 2001-11-28 2003-06-06 Hitachi Ltd データプロセッサ
US7228402B2 (en) 2002-01-02 2007-06-05 Intel Corporation Predicate register file write by an instruction with a pending instruction having data dependency
US7055021B2 (en) 2002-02-05 2006-05-30 Sun Microsystems, Inc. Out-of-order processor that reduces mis-speculation using a replay scoreboard
US7032101B2 (en) 2002-02-26 2006-04-18 International Business Machines Corporation Method and apparatus for prioritized instruction issue queue in a processor
US6877059B2 (en) 2002-03-29 2005-04-05 Emc Corporation Communications architecture for a high throughput storage processor
WO2003088048A1 (en) 2002-04-08 2003-10-23 University Of Texas System Non-uniform cache apparatus, systems, and methods
WO2004001584A2 (en) 2002-06-24 2003-12-31 Ante Vista Gmbh A method for executing structured symbolic machine code on a microprocessor
JP3804941B2 (ja) 2002-06-28 2006-08-02 富士通株式会社 命令フェッチ制御装置
JP4243463B2 (ja) 2002-08-19 2009-03-25 株式会社半導体理工学研究センター 命令スケジューリングのシミュレーション方法とシミュレーションシステム
US7296259B2 (en) 2002-09-11 2007-11-13 Agere Systems Inc. Processor system with cache-based software breakpoints
US6934828B2 (en) 2002-09-17 2005-08-23 Intel Corporation Decoupling floating point linear address
GB2393274B (en) 2002-09-20 2006-03-15 Advanced Risc Mach Ltd Data processing system having an external instruction set and an internal instruction set
US7299458B2 (en) 2002-10-31 2007-11-20 Src Computers, Inc. System and method for converting control flow graph representations to control-dataflow graph representations
US20040123078A1 (en) 2002-12-24 2004-06-24 Hum Herbert H Method and apparatus for processing a load-lock instruction using a scoreboard mechanism
US20040139299A1 (en) 2003-01-14 2004-07-15 International Business Machines Corporation Operand forwarding in a superscalar processor
US7210127B1 (en) 2003-04-03 2007-04-24 Sun Microsystems Methods and apparatus for executing instructions in parallel
US7055007B2 (en) * 2003-04-10 2006-05-30 Arm Limited Data processor memory circuit
US7284100B2 (en) 2003-05-12 2007-10-16 International Business Machines Corporation Invalidating storage, clearing buffer entries, and an instruction therefor
US6996698B2 (en) 2003-05-12 2006-02-07 International Business Machines Corporation Blocking processing restrictions based on addresses
US7349968B2 (en) 2003-07-31 2008-03-25 International Business Machines Corporation Method, system and program product for asynchronously processing requests
CN1842770A (zh) 2003-08-28 2006-10-04 美普思科技有限公司 一种在处理器中挂起和释放执行过程中计算线程的整体机制
US7207038B2 (en) 2003-08-29 2007-04-17 Nokia Corporation Constructing control flows graphs of binary executable programs at post-link time
US7539974B2 (en) 2003-10-24 2009-05-26 Microsoft Corporation Scalable synchronous and asynchronous processing of monitoring rules
US7310722B2 (en) 2003-12-18 2007-12-18 Nvidia Corporation Across-thread out of order instruction dispatch in a multithreaded graphics processor
US8607209B2 (en) 2004-02-04 2013-12-10 Bluerisc Inc. Energy-focused compiler-assisted branch prediction
US7500087B2 (en) 2004-03-09 2009-03-03 Intel Corporation Synchronization of parallel processes using speculative execution of synchronization instructions
EP1731998A1 (en) 2004-03-29 2006-12-13 Kyoto University Data processing device, data processing program, and recording medium containing the data processing program
US7392524B2 (en) 2004-04-06 2008-06-24 International Business Machines Corporation Method, system, and storage medium for managing computer processing functions
EP1870814B1 (en) 2006-06-19 2014-08-13 Texas Instruments France Method and apparatus for secure demand paging for processor devices
US7334143B2 (en) 2004-04-19 2008-02-19 Hewlett-Packard Development Company, L.P. Computer power conservation apparatus and method that enables less speculative execution during light processor load based on a branch confidence threshold value
US8719837B2 (en) * 2004-05-19 2014-05-06 Synopsys, Inc. Microprocessor architecture having extendible logic
US8607241B2 (en) 2004-06-30 2013-12-10 Intel Corporation Compare and exchange operation using sleep-wakeup mechanism
US7571284B1 (en) 2004-06-30 2009-08-04 Sun Microsystems, Inc. Out-of-order memory transactions in a fine-grain multithreaded/multi-core processor
US7873776B2 (en) 2004-06-30 2011-01-18 Oracle America, Inc. Multiple-core processor with support for multiple virtual processors
US7685354B1 (en) 2004-06-30 2010-03-23 Sun Microsystems, Inc. Multiple-core processor with flexible mapping of processor cores to cache banks
US8230252B2 (en) 2004-07-20 2012-07-24 Hewlett-Packard Development Company, L.P. Time of day response
US8166282B2 (en) 2004-07-21 2012-04-24 Intel Corporation Multi-version register file for multithreading processors with live-in precomputation
US7606995B2 (en) 2004-07-23 2009-10-20 Hewlett-Packard Development Company, L.P. Allocating resources to partitions in a partitionable computer
US7747992B2 (en) 2004-08-23 2010-06-29 Intel Corporation Methods and apparatus for creating software basic block layouts
US7748001B2 (en) 2004-09-23 2010-06-29 Intel Corporation Multi-thread processing system for detecting and handling live-lock conditions by arbitrating livelock priority of logical processors based on a predertermined amount of time
US8015392B2 (en) 2004-09-29 2011-09-06 Intel Corporation Updating instructions to free core in multi-core processor with core sequence table indicating linking of thread sequences for processing queued packets
JP4345630B2 (ja) 2004-09-29 2009-10-14 ソニー株式会社 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム
JP4982971B2 (ja) 2004-09-29 2012-07-25 ソニー株式会社 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
US7552318B2 (en) 2004-12-17 2009-06-23 International Business Machines Corporation Branch lookahead prefetch for microprocessors
US8756605B2 (en) 2004-12-17 2014-06-17 Oracle America, Inc. Method and apparatus for scheduling multiple threads for execution in a shared microprocessor pipeline
US8151092B2 (en) 2005-01-12 2012-04-03 International Business Machines Corporation Control signal memoization in a multiple instruction issue microprocessor
US7853777B2 (en) 2005-02-04 2010-12-14 Mips Technologies, Inc. Instruction/skid buffers in a multithreading microprocessor that store dispatched instructions to avoid re-fetching flushed instructions
US7380038B2 (en) 2005-02-04 2008-05-27 Microsoft Corporation Priority registers for biasing access to shared resources
US7805574B2 (en) 2005-02-09 2010-09-28 International Business Machines Corporation Method and cache system with soft I-MRU member protection scheme during make MRU allocation
US7152155B2 (en) 2005-02-18 2006-12-19 Qualcomm Incorporated System and method of correcting a branch misprediction
US7526633B2 (en) 2005-03-23 2009-04-28 Qualcomm Incorporated Method and system for encoding variable length packets with variable instruction sizes
US7447882B2 (en) 2005-04-20 2008-11-04 Arm Limited Context switching within a data processing system having a branch prediction mechanism
US7581082B2 (en) 2005-05-13 2009-08-25 Texas Instruments Incorporated Software source transfer selects instruction word sizes
US7673119B2 (en) 2005-05-13 2010-03-02 Texas Instruments Incorporated VLIW optional fetch packet header extends instruction set space
JP4322232B2 (ja) 2005-06-14 2009-08-26 株式会社ソニー・コンピュータエンタテインメント 情報処理装置、プロセス制御方法、並びにコンピュータ・プログラム
US7882339B2 (en) 2005-06-23 2011-02-01 Intel Corporation Primitives to enhance thread-level speculation
US7779213B2 (en) 2005-08-29 2010-08-17 The Invention Science Fund I, Inc Optimization of instruction group execution through hardware resource management policies
US7437518B2 (en) 2005-09-07 2008-10-14 Intel Corporation Hiding conflict, coherence completion and transaction ID elements of a coherence protocol
US7412353B2 (en) 2005-09-28 2008-08-12 Intel Corporation Reliable computing with a many-core processor
US7490224B2 (en) 2005-10-07 2009-02-10 International Business Machines Corporation Time-of-life counter design for handling instruction flushes from a queue
JP4720436B2 (ja) 2005-11-01 2011-07-13 株式会社日立製作所 リコンフィギュラブルプロセッサまたは装置
US7716577B2 (en) 2005-11-14 2010-05-11 Oracle America, Inc. Method and apparatus for hardware XML acceleration
KR100806274B1 (ko) 2005-12-06 2008-02-22 한국전자통신연구원 멀티 쓰레디드 프로세서 기반의 병렬 시스템을 위한 적응형실행 방법
US7475225B2 (en) 2005-12-30 2009-01-06 Intel Corporation Method and apparatus for microarchitecture partitioning of execution clusters
US7565654B2 (en) 2006-01-10 2009-07-21 National Instruments Corporation Programmatic control of tasks in a programmable logic controller
JP4923240B2 (ja) 2006-01-17 2012-04-25 国立大学法人東京工業大学 プログラム処理装置、並列処理プログラム、プログラム処理方法、並列処理コンパイラ、並列処理コンパイラを格納した記録媒体およびマルチプロセッサシステム
US8510596B1 (en) 2006-02-09 2013-08-13 Virsec Systems, Inc. System and methods for run time detection and correction of memory corruption
US7350027B2 (en) 2006-02-10 2008-03-25 International Business Machines Corporation Architectural support for thread level speculative execution
US8266413B2 (en) 2006-03-14 2012-09-11 The Board Of Trustees Of The University Of Illinois Processor architecture for multipass processing of instructions downstream of a stalled instruction
US7802073B1 (en) 2006-03-29 2010-09-21 Oracle America, Inc. Virtual core management
US20070239965A1 (en) 2006-03-31 2007-10-11 Saul Lewites Inter-partition communication
US8010953B2 (en) 2006-04-04 2011-08-30 International Business Machines Corporation Method for compiling scalar code for a single instruction multiple data (SIMD) execution engine
US8327115B2 (en) 2006-04-12 2012-12-04 Soft Machines, Inc. Plural matrices of execution units for processing matrices of row dependent instructions in single clock cycle in super or separate mode
JP4849606B2 (ja) 2006-04-28 2012-01-11 株式会社日立製作所 制御フロー誤り検出方法、データ処理装置、及びコンパイラ
US7958396B2 (en) 2006-05-19 2011-06-07 Microsoft Corporation Watchdog processors in multicore systems
US8473724B1 (en) 2006-07-09 2013-06-25 Oracle America, Inc. Controlling operation of a processor according to execution mode of an instruction sequence
US7461241B2 (en) 2006-07-31 2008-12-02 International Business Machines Corporation Concurrent physical processor reassignment method
US8032734B2 (en) 2006-09-06 2011-10-04 Mips Technologies, Inc. Coprocessor load data queue for interfacing an out-of-order execution unit with an in-order coprocessor
EP2523101B1 (en) 2006-11-14 2014-06-04 Soft Machines, Inc. Apparatus and method for processing complex instruction formats in a multi- threaded architecture supporting various context switch modes and virtualization schemes
US8028131B2 (en) 2006-11-29 2011-09-27 Intel Corporation System and method for aggregating core-cache clusters in order to produce multi-core processors
US20080148020A1 (en) 2006-12-13 2008-06-19 Luick David A Low Cost Persistent Instruction Predecoded Issue and Dispatcher
US7624254B2 (en) 2007-01-24 2009-11-24 Qualcomm Incorporated Segmented pipeline flushing for mispredicted branches
WO2008090665A1 (ja) 2007-01-25 2008-07-31 Nec Corporation プログラム並列化方法及び装置
US8181168B1 (en) 2007-02-07 2012-05-15 Tilera Corporation Memory access assignment for parallel processing architectures
US7719532B2 (en) 2007-02-09 2010-05-18 International Business Machines Corporation Efficient and flexible data organization for acceleration data structure nodes
JP4339371B2 (ja) 2007-03-22 2009-10-07 株式会社ソニー・コンピュータエンタテインメント 情報処理装置および情報処理方法
US20080235493A1 (en) 2007-03-23 2008-09-25 Qualcomm Incorporated Instruction communication techniques for multi-processor system
US20080250227A1 (en) 2007-04-04 2008-10-09 Linderman Michael D General Purpose Multiprocessor Programming Apparatus And Method
US7853950B2 (en) 2007-04-05 2010-12-14 International Business Machines Corporarion Executing multiple threads in a processor
JP4987555B2 (ja) 2007-04-27 2012-07-25 株式会社東芝 情報処理装置、および情報処理システム
JP2008299790A (ja) * 2007-06-04 2008-12-11 Digital Electronics Corp マイクロプロセッサ
JP5084355B2 (ja) 2007-06-07 2012-11-28 キヤノン株式会社 フロー処理実行装置、フロー処理実行方法及びプログラム
US8161476B2 (en) 2007-07-04 2012-04-17 International Business Machines Corporation Processor exclusivity in a partitioned system
US8180997B2 (en) 2007-07-05 2012-05-15 Board Of Regents, University Of Texas System Dynamically composing processor cores to form logical processors
US8447911B2 (en) 2007-07-05 2013-05-21 Board Of Regents, University Of Texas System Unordered load/store queue
CN101344843B (zh) 2007-07-10 2012-11-21 北京简约纳电子有限公司 一种指令级并行处理方法
JP2009026106A (ja) 2007-07-20 2009-02-05 Oki Electric Ind Co Ltd 命令コード圧縮方法と命令フェッチ回路
US8225315B1 (en) 2007-07-23 2012-07-17 Oracle America, Inc. Virtual core management
US9710384B2 (en) 2008-01-04 2017-07-18 Micron Technology, Inc. Microprocessor architecture having alternative memory access paths
US8006070B2 (en) 2007-12-05 2011-08-23 International Business Machines Corporation Method and apparatus for inhibiting fetch throttling when a processor encounters a low confidence branch instruction in an information handling system
US9529592B2 (en) 2007-12-27 2016-12-27 Intel Corporation Vector mask memory access instructions to perform individual and sequential memory access operations if an exception occurs during a full width memory access operation
US8146094B2 (en) 2008-02-01 2012-03-27 International Business Machines Corporation Guaranteeing delivery of multi-packet GSM messages
US7877586B2 (en) 2008-02-01 2011-01-25 International Business Machines Corporation Branch target address cache selectively applying a delayed hit
US7921278B2 (en) 2008-03-10 2011-04-05 International Business Machines Corporation Early exit processing of iterative refinement algorithm using register dependency disable
US7885967B2 (en) 2008-05-30 2011-02-08 Red Hat, Inc. Management of large dynamic tables
US8321850B2 (en) 2008-06-06 2012-11-27 Vmware, Inc. Sharing and persisting code caches
US8565065B2 (en) 2008-06-23 2013-10-22 Qualcomm Incorporated Methods and systems for utilizing a multicast/broadcast CID scheduling MAC management message
WO2010026485A1 (en) 2008-09-08 2010-03-11 Bridgeco Ag Very long instruction word architecture with multiple data queues
WO2010043401A2 (en) 2008-10-15 2010-04-22 Martin Vorbach Data processing device
US8612698B2 (en) 2008-10-31 2013-12-17 Intel Corporation Replacement policy for hot code detection
US20100146209A1 (en) 2008-12-05 2010-06-10 Intellectual Ventures Management, Llc Method and apparatus for combining independent data caches
US8127119B2 (en) 2008-12-05 2012-02-28 The Board Of Regents Of The University Of Texas System Control-flow prediction using multiple independent predictors
JP2010198131A (ja) 2009-02-23 2010-09-09 Renesas Electronics Corp プロセッサシステム、及びプロセッサシステムの動作モード切り替え方法
US8380964B2 (en) 2009-04-03 2013-02-19 International Business Machines Corporation Processor including age tracking of issue queue instructions
US9489207B2 (en) 2009-04-14 2016-11-08 International Business Machines Corporation Processor and method for partially flushing a dispatched instruction group including a mispredicted branch
US8438547B2 (en) 2009-05-05 2013-05-07 Freescale Semiconductor, Inc. Address translation trace message generation for debug
US8214831B2 (en) 2009-05-05 2012-07-03 International Business Machines Corporation Runtime dependence-aware scheduling using assist thread
US20100325395A1 (en) 2009-06-19 2010-12-23 Doug Burger Dependence prediction in a memory system
US8533436B2 (en) 2009-06-26 2013-09-10 Intel Corporation Adaptively handling remote atomic execution based upon contention prediction
US8433885B2 (en) 2009-09-09 2013-04-30 Board Of Regents Of The University Of Texas System Method, system and computer-accessible medium for providing a distributed predicate prediction
US10698859B2 (en) 2009-09-18 2020-06-30 The Board Of Regents Of The University Of Texas System Data multicasting with router replication and target instruction identification in a distributed multi-core processing architecture
US20110078424A1 (en) 2009-09-30 2011-03-31 International Business Machines Corporation Optimizing program code using branch elimination
US8464002B2 (en) 2009-10-14 2013-06-11 Board Of Regents Of The University Of Texas System Burst-based cache dead block prediction
WO2011067896A1 (en) 2009-12-02 2011-06-09 Mush-A Co., Ltd. Data processing apparatus, data processing system, packet, recording medium, storage device, and data processing method
JP5057256B2 (ja) 2009-12-02 2012-10-24 株式会社Ｍｕｓｈ−Ａ データ処理装置、データ処理システムおよびデータ処理方法
CN102096579B (zh) 2009-12-11 2013-10-16 陈罡 一种嵌入式自适应模糊微处理器的组成与结构
CN102117198B (zh) 2009-12-31 2015-07-15 上海芯豪微电子有限公司 一种分支处理方法
WO2011079942A1 (en) 2009-12-28 2011-07-07 Hyperion Core, Inc. Optimisation of loops and data flow sections
GB201001621D0 (en) 2010-02-01 2010-03-17 Univ Catholique Louvain A tile-based processor architecture model for high efficiency embedded homogenous multicore platforms
US8850166B2 (en) 2010-02-18 2014-09-30 International Business Machines Corporation Load pair disjoint facility and instruction therefore
US8434074B2 (en) 2010-02-24 2013-04-30 Intel Corporation Register allocation with SIMD architecture using write masks
US8667260B2 (en) 2010-03-05 2014-03-04 International Business Machines Corporation Building approximate data dependences with a moving window
JP2011209904A (ja) 2010-03-29 2011-10-20 Sony Corp 命令フェッチ装置、および、プロセッサ
KR101664108B1 (ko) 2010-04-13 2016-10-11 삼성전자주식회사 멀티 코어의 동기화를 효율적으로 처리하기 위한 하드웨어 가속 장치 및 방법
US8290994B2 (en) 2010-05-05 2012-10-16 International Business Machines Corporation Obtaining file system view in block-level data storage systems
US8201024B2 (en) 2010-05-17 2012-06-12 Microsoft Corporation Managing memory faults
US8639945B2 (en) 2010-05-25 2014-01-28 Via Technologies, Inc. Branch and switch key instruction in a microprocessor that fetches and decrypts encrypted instructions
US8555038B2 (en) 2010-05-28 2013-10-08 Oracle International Corporation Processor and method providing instruction support for instructions that utilize multiple register windows
JP5707011B2 (ja) 2010-06-18 2015-04-22 ボード・オブ・リージエンツ，ザ・ユニバーシテイ・オブ・テキサス・システム 統合分岐先・述語予測
US10241799B2 (en) 2010-07-16 2019-03-26 Qualcomm Incorporated Out-of-order command execution with sliding windows to maintain completion statuses
US20120030451A1 (en) 2010-07-28 2012-02-02 Broadcom Corporation Parallel and long adaptive instruction set architecture
US9052890B2 (en) 2010-09-25 2015-06-09 Intel Corporation Execute at commit state update instructions, apparatus, methods, and systems
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US9836304B2 (en) 2010-11-15 2017-12-05 Advanced Micro Devices, Inc. Cumulative confidence fetch throttling
US9552206B2 (en) 2010-11-18 2017-01-24 Texas Instruments Incorporated Integrated circuit with control node circuitry and processing circuitry
US8589892B2 (en) 2010-11-21 2013-11-19 International Business Machines Corporation Verification of speculative execution
US8612726B2 (en) 2010-12-07 2013-12-17 King Fahd University Of Petroleum And Minerals Multi-cycle programmable processor with FSM implemented controller selectively altering functional units datapaths based on instruction type
US9164772B2 (en) 2011-02-04 2015-10-20 Qualcomm Incorporated Hybrid queue for storing instructions from fetch queue directly in out-of-order queue or temporarily in in-order queue until space is available
US9176737B2 (en) 2011-02-07 2015-11-03 Arm Limited Controlling the execution of adjacent instructions that are dependent upon a same data condition
CN108376097B (zh) 2011-03-25 2022-04-15 英特尔公司 用于通过使用由可分割引擎实例化的虚拟核来支持代码块执行的寄存器文件段
KR101966712B1 (ko) 2011-03-25 2019-04-09 인텔 코포레이션 분할가능한 엔진에 의해 인스턴스화된 가상 코어를 이용한 코드 블록의 실행을 지원하는 메모리 프래그먼트
US8909941B1 (en) 2011-03-31 2014-12-09 Xilinx, Inc. Programmable integrated circuit and a method of enabling the detection of tampering with data provided to a programmable integrated circuit
US9619301B2 (en) 2011-04-06 2017-04-11 Telefonaktiebolaget L M Ericsson (Publ) Multi-core memory model and speculative mode processor management
CN102221987B (zh) 2011-05-11 2014-10-01 西安电子科技大学 基于嵌入式专用指令集处理器的指令集编码方法
US9652243B2 (en) 2011-06-29 2017-05-16 International Business Machines Corporation Predicting out-of-order instruction level parallelism of threads in a multi-threaded processor
US20130024676A1 (en) 2011-07-19 2013-01-24 Glew Andrew F Control flow integrity
CN102306094B (zh) 2011-08-16 2014-03-26 北京北大众志微系统科技有限责任公司 实现现代处理器间接转移预测的装置及方法
US9697002B2 (en) 2011-10-03 2017-07-04 International Business Machines Corporation Computer instructions for activating and deactivating operands
CN102364431B (zh) * 2011-10-20 2014-09-10 北京北大众志微系统科技有限责任公司 一种实现读指令执行的方法及装置
US8639882B2 (en) 2011-12-14 2014-01-28 Nvidia Corporation Methods and apparatus for source operand collector caching
US9442861B2 (en) 2011-12-20 2016-09-13 Intel Corporation System and method for out-of-order prefetch instructions in an in-order pipeline
US9607017B2 (en) 2011-12-23 2017-03-28 The Arizona Board Of Regents On Behalf Of The University Of Arizona Methods of micro-specialization in database management systems
US20160041827A1 (en) 2011-12-23 2016-02-11 Jesus Corbal Instructions for merging mask patterns
CN102566974B (zh) 2012-01-14 2014-03-26 哈尔滨工程大学 基于同时多线程的取指控制方法
US9304776B2 (en) 2012-01-31 2016-04-05 Oracle International Corporation System and method for mitigating the impact of branch misprediction when exiting spin loops
US9348775B2 (en) 2012-03-16 2016-05-24 Analog Devices, Inc. Out-of-order execution of bus transactions
WO2013156825A1 (en) 2012-04-20 2013-10-24 Freescale Semiconductor, Inc. A computer system and a method for generating an optimized program code
US8930678B2 (en) 2012-04-26 2015-01-06 Intel Corporation Instruction and logic to length decode X86 instructions
CN104583936B (zh) 2012-06-15 2019-01-04 英特尔公司 具有组成按序从存储器进行读取的加载的存储器一致性模型中的乱序加载的信号量方法和系统
US8880638B2 (en) 2012-06-18 2014-11-04 International Business Machines Corporation Distributed image cache for servicing virtual resource requests in the cloud
US9160815B2 (en) 2012-06-28 2015-10-13 Intel Corporation Method and apparatus for virtual machine interoperability
CN105760265B (zh) 2012-06-29 2019-11-05 英特尔公司 用于测试事务性执行状态的指令和逻辑
KR101964927B1 (ko) 2012-07-17 2019-04-03 삼성전자 주식회사 캐싱 프록시 방법 및 장치
GB2505884B (en) 2012-09-12 2015-06-03 Imagination Tech Ltd Dynamically resizable circular buffers
US9063721B2 (en) 2012-09-14 2015-06-23 The Research Foundation For The State University Of New York Continuous run-time validation of program execution: a practical approach
US9400650B2 (en) 2012-09-28 2016-07-26 Intel Corporation Read and write masks update instruction for vectorization of recursive computations over interdependent data
US20140095847A1 (en) 2012-09-28 2014-04-03 Doron Orenstein Instruction and highly efficient micro-architecture to enable instant context switch for user-level threading
US9710276B2 (en) 2012-11-09 2017-07-18 Advanced Micro Devices, Inc. Execution of instruction loops using an instruction buffer
US8930760B2 (en) 2012-12-17 2015-01-06 International Business Machines Corporation Validating cache coherency protocol within a processor
US9619229B2 (en) 2012-12-27 2017-04-11 Intel Corporation Collapsing of multiple nested loops, methods and instructions
US9182986B2 (en) 2012-12-29 2015-11-10 Intel Corporation Copy-on-write buffer for restoring program code from a speculative region to a non-speculative region
US9361111B2 (en) 2013-01-09 2016-06-07 Arm Limited Tracking speculative execution of instructions for a register renaming data store
US10223124B2 (en) 2013-01-11 2019-03-05 Advanced Micro Devices, Inc. Thread selection at a processor based on branch prediction confidence
GB2514956B (en) 2013-01-21 2015-04-01 Imagination Tech Ltd Allocating resources to threads based on speculation metric
US9354884B2 (en) 2013-03-13 2016-05-31 International Business Machines Corporation Processor with hybrid pipeline capable of operating in out-of-order and in-order modes
US9891924B2 (en) 2013-03-15 2018-02-13 Intel Corporation Method for implementing a reduced size register view data structure in a microprocessor
US20140281622A1 (en) 2013-03-15 2014-09-18 Mahesh Wagh Method, apparatus, and system for improving resume times for root ports and root port integrated endpoints
US9886277B2 (en) 2013-03-15 2018-02-06 Intel Corporation Methods and apparatus for fusing instructions to provide OR-test and AND-test functionality on multiple test sources
US9811342B2 (en) 2013-03-15 2017-11-07 Intel Corporation Method for performing dual dispatch of blocks and half blocks
US9632825B2 (en) 2013-03-15 2017-04-25 Intel Corporation Method and apparatus for efficient scheduling for asymmetrical execution units
US9880842B2 (en) 2013-03-15 2018-01-30 Intel Corporation Using control flow data structures to direct and track instruction execution
WO2014143042A1 (en) 2013-03-15 2014-09-18 Intel Corporation Path profiling using hardware and software combination
US9195606B2 (en) 2013-03-15 2015-11-24 Intel Corporation Dead block predictors for cooperative execution in the last level cache
US9471318B2 (en) 2013-03-15 2016-10-18 International Business Machines Corporation System management and instruction counting
US10241793B2 (en) 2013-03-15 2019-03-26 Analog Devices Global Paralleizing loops in the presence of possible memory aliases
JP6086230B2 (ja) 2013-04-01 2017-03-01 日本電気株式会社 中央演算装置、情報処理装置、および仮想コア内レジスタ値取得方法
US9594700B2 (en) 2013-04-17 2017-03-14 Nvidia Corporation Speculative memory controller
WO2014189510A1 (en) 2013-05-23 2014-11-27 Intel Corporation Techniques for detecting return-oriented programming
US9792252B2 (en) 2013-05-31 2017-10-17 Microsoft Technology Licensing, Llc Incorporating a spatial array into one or more programmable processor cores
GB2515076B (en) 2013-06-13 2020-07-15 Advanced Risc Mach Ltd A data processing apparatus and method for handling retrieval of instructions from an instruction cache
US10372527B2 (en) 2013-07-15 2019-08-06 Intel Corporation Method of encoding data
GB2510655B (en) 2013-07-31 2015-02-25 Imagination Tech Ltd Prioritizing instructions based on type
US9507404B2 (en) 2013-08-28 2016-11-29 Via Technologies, Inc. Single core wakeup multi-core synchronization mechanism
US20150074355A1 (en) 2013-09-12 2015-03-12 Lsi Corporation Efficient caching of file system journals
CN103473508B (zh) 2013-09-17 2016-07-27 肖楠 操作系统内核运行时安全验证方法
US9547496B2 (en) 2013-11-07 2017-01-17 Microsoft Technology Licensing, Llc Energy efficient multi-modal instruction issue
CN104731718A (zh) * 2013-12-24 2015-06-24 上海芯豪微电子有限公司 一种缓存系统和方法
CN103744644B (zh) 2014-01-13 2017-03-01 上海交通大学 采用四核结构搭建的四核处理器系统及数据交换方法
US9448936B2 (en) 2014-01-13 2016-09-20 Apple Inc. Concurrent store and load operations
US9785441B2 (en) 2014-05-29 2017-10-10 Mill Computing, Inc. Computer processor employing instructions with elided nop operations
US9830159B2 (en) 2014-06-02 2017-11-28 International Business Machines Corporation Suspending branch prediction upon entering transactional execution mode
CN104310225A (zh) 2014-08-19 2015-01-28 中国十七冶集团有限公司 建筑起重机械安全控制装置
US20160055004A1 (en) 2014-08-21 2016-02-25 Edward T. Grochowski Method and apparatus for non-speculative fetch and execution of control-dependent blocks
CN104239047B (zh) 2014-10-13 2017-10-24 深圳市神州海纳科技有限公司 一种信息采集的方法及其装置
US9875106B2 (en) 2014-11-12 2018-01-23 Mill Computing, Inc. Computer processor employing instruction block exit prediction
US9569613B2 (en) 2014-12-23 2017-02-14 Intel Corporation Techniques for enforcing control flow integrity using binary translation
CN104637288B (zh) 2014-12-31 2019-03-08 小米科技有限责任公司 指令组确定方法和装置
US20160274915A1 (en) 2015-03-20 2016-09-22 Qualcomm Incorporated PROVIDING LOWER-OVERHEAD MANAGEMENT OF DATAFLOW EXECUTION OF LOOP INSTRUCTIONS BY OUT-OF-ORDER PROCESSORS (OOPs), AND RELATED CIRCUITS, METHODS, AND COMPUTER-READABLE MEDIA
US20160328237A1 (en) 2015-05-07 2016-11-10 Via Alliance Semiconductor Co., Ltd. System and method to reduce load-store collision penalty in speculative out of order engine
US9952867B2 (en) 2015-06-26 2018-04-24 Microsoft Technology Licensing, Llc Mapping instruction blocks based on block size
US20160378491A1 (en) 2015-06-26 2016-12-29 Microsoft Technology Licensing, Llc Determination of target location for transfer of processor control
US10409606B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Verifying branch targets
US9940136B2 (en) 2015-06-26 2018-04-10 Microsoft Technology Licensing, Llc Reuse of decoded instructions
US9946548B2 (en) 2015-06-26 2018-04-17 Microsoft Technology Licensing, Llc Age-based management of instruction blocks in a processor instruction window
US10191747B2 (en) 2015-06-26 2019-01-29 Microsoft Technology Licensing, Llc Locking operand values for groups of instructions executed atomically
US10409599B2 (en) 2015-06-26 2019-09-10 Microsoft Technology Licensing, Llc Decoding information about a group of instructions including a size of the group of instructions
US10346168B2 (en) 2015-06-26 2019-07-09 Microsoft Technology Licensing, Llc Decoupled processor instruction window and operand buffer
US11755484B2 (en) 2015-06-26 2023-09-12 Microsoft Technology Licensing, Llc Instruction block allocation
US9720693B2 (en) 2015-06-26 2017-08-01 Microsoft Technology Licensing, Llc Bulk allocation of instruction blocks to a processor instruction window
US10169044B2 (en) 2015-06-26 2019-01-01 Microsoft Technology Licensing, Llc Processing an encoding format field to interpret header information regarding a group of instructions
US20160378488A1 (en) 2015-06-26 2016-12-29 Microsoft Technology Licensing, Llc Access to target address
US10175988B2 (en) 2015-06-26 2019-01-08 Microsoft Technology Licensing, Llc Explicit instruction scheduler state information for a processor
US10095519B2 (en) 2015-09-19 2018-10-09 Microsoft Technology Licensing, Llc Instruction block address register
US20170083343A1 (en) 2015-09-19 2017-03-23 Microsoft Technology Licensing, Llc Out of order commit
US9830152B2 (en) 2015-12-22 2017-11-28 Qualcomm Incorporated Selective storing of previously decoded instructions of frequently-called instruction sequences in an instruction sequence buffer to be executed by a processor
US10223118B2 (en) 2016-03-24 2019-03-05 Qualcomm Incorporated Providing references to previously decoded instructions of recently-provided instructions to be executed by a processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0583087A2 (en) * 1992-07-31 1994-02-16 Ford Motor Company Limited high-force linear motor assembly using tandem axes
WO2013081556A1 (en) * 2011-12-01 2013-06-06 National University Of Singapore Polymorphic heterogeneous multi-core architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Behnam Robatmili 외 3명. Strategies for mapping dataflow blocks to distributed hardware. 2008년 *
Karthikeyan Sankaralingam 외 9명. TRIPS: A polymorphous architecture for exploiting ILP, TLP, and DLP. 2004년 *

Also Published As

Publication number Publication date
TW201712533A (zh) 2017-04-01
CO2017013252A2 (es) 2018-01-16
CL2017003310A1 (es) 2018-06-22
HK1246443A1 (zh) 2018-09-07
US20190310852A1 (en) 2019-10-10
CN107810476B (zh) 2021-02-23
CA2986266A1 (en) 2016-12-29
KR102502780B1 (ko) 2023-02-22
EP3314399B1 (en) 2022-04-20
WO2016210027A1 (en) 2016-12-29
CN107810476A (zh) 2018-03-16
US20160378479A1 (en) 2016-12-29
JP2018518775A (ja) 2018-07-12
EP3314399A1 (en) 2018-05-02
MX2017016197A (es) 2018-03-01
IL256168A (en) 2018-02-28
US11048517B2 (en) 2021-06-29
BR112017024301A2 (pt) 2018-07-24
AU2016281599A1 (en) 2017-11-30
PH12017550124A1 (en) 2018-02-26
US10346168B2 (en) 2019-07-09

Similar Documents

Publication Publication Date Title
US11048517B2 (en) Decoupled processor instruction window and operand buffer
EP3314402B1 (en) Age-based management of instruction blocks in a processor instruction window
KR102575938B1 (ko) 블록 크기에 기초하여 명령어 블록을 명령어 윈도우에 맵핑하기
KR102575940B1 (ko) 프로세서 명령어 창에 대한 명령어 블록의 대량 할당
US10175988B2 (en) Explicit instruction scheduler state information for a processor
EP3295299A1 (en) Decoding information about a group of instructions including a size of the group of instructions
US20210042111A1 (en) Efficient encoding of high fanout communications

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant