KR20180020359A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20180020359A
KR20180020359A KR1020160104456A KR20160104456A KR20180020359A KR 20180020359 A KR20180020359 A KR 20180020359A KR 1020160104456 A KR1020160104456 A KR 1020160104456A KR 20160104456 A KR20160104456 A KR 20160104456A KR 20180020359 A KR20180020359 A KR 20180020359A
Authority
KR
South Korea
Prior art keywords
subpixels
sensing
reference voltage
wiring
voltage
Prior art date
Application number
KR1020160104456A
Other languages
English (en)
Other versions
KR102517810B1 (ko
Inventor
배한진
유상호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160104456A priority Critical patent/KR102517810B1/ko
Priority to CN201710669950.7A priority patent/CN107767812B/zh
Priority to US15/676,662 priority patent/US10504405B2/en
Priority to EP17186524.9A priority patent/EP3285249B1/en
Publication of KR20180020359A publication Critical patent/KR20180020359A/ko
Application granted granted Critical
Publication of KR102517810B1 publication Critical patent/KR102517810B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 표시장치에 관한 것으로, 데이터 라인들, 센싱 라인들, 스캔 라인들, 및 픽셀들을 포함한 표시패널, 상기 픽셀들의 서브 픽셀들을 초기화하기 위한 기준 전압을 출력하는 전원 회로, 상기 기준 전압의 경로를 다수의 경로로 분리하는 분기 배선, 및 스위치 제어 신호에 응답하여 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 절환하는 스위치 회로를 구비한다. 상기 스위치 회로는 소정 시간 단위로 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 변경한다.

Description

표시장치{DISPLAY DEVICE}
본 발명은 픽셀들에 기준 전압이 공급되는 표시장치에 관한 것이다.
액티브 매트릭스 타입의 유기 발광 표시장치(이하, “OLED 표시장치”라 함)는 스스로 발광하는 유기 발광다이오드(Organic Light Emitting Diode: 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. OLED는 애노드와 캐소드 사이에 형성된 유기 화합물층을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)으로 이루어진다. 애노드와 캐소드에 구동전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 방출한다.
OLED 표시장치의 픽셀들 각각은 OLED에 흐르는 전류를 제어하는 구동 소자를 포함한다. 구동 소자는 트랜지스터(Transistor)로 구현될 수 있다. 문턱 전압, 이동도 등과 같은 구동 소자의 전기적 특성은 모든 픽셀들에서 동일하게 설계됨이 바람직하나, 공정 조건, 구동 환경 등에 의해 구동 소자의 전기적 특성이 균일하지 않다. 구동 소자는 구동 시간이 길어질수록 스트레스(stress)를 많이 받게 되고 데이터 전압에 따라 스트레스 차이가 있다. 구동 소자의 전기적 특성은 스트레스에 영향을 받는다. 따라서, 구동 소자들은 구동 시간이 경과되면 전기적 특성이 달라진다.
OLED 표시장치에서 픽셀의 구동 특성 변화를 보상하기 위한 보상 방법은 내부 보상 방법과 외부 보상 방법으로 나뉘어진다.
내부 보상 방법은 구동 소자들 간의 문턱 전압 편차를 픽셀 회로 내부에서 자동으로 보상한다. 내부 보상을 위해서는 OLED에 흐르는 전류가 구동 소자의 문턱 전압에 상관없이 결정되도록 해야 하기 때문에, 픽셀 회로의 구성이 복잡하게 된다. 내부 보상 방법은 구동 소자들 간의 이동도 편차를 보상하기가 어렵다.
외부 보상 방법은 구동 소자들의 전기적 특성(문턱전압, 이동도 등)을 센싱(sensing)하고, 그 센싱 결과를 바탕으로 표시패널 외부의 보상 회로에서 입력 영상의 픽셀 데이터를 변조함으로써 픽셀들 각각의 구동 특성 변화를 보상한다.
외부 보상 방법은 표시패널에서 픽셀들에 연결된 센싱용 신호 배선을 통해 픽셀의 전압 또는 전류를 센싱하고, 아날로그-디지털 변환기(Analog-to-Digital Converter, 이하 "ADC"라 함)를 이용하여 센싱 결과를 디지털 데이터로 변환하여 타이밍 콘트롤러(timing controller)로 전송한다. 타이밍 콘트롤러는 픽셀의 센싱 결과를 기초로 입력 영상의 디지털 비디오 데이터를 변조하여 픽셀의 구동 특성 변화를 보상한다.
표시패널의 픽셀들은 컬러 구현을 위해 컬러가 다른 다수의 서브 픽셀들을 포함할 수 있다. 표시패널의 모든 서브 픽셀들에 소정의 기준 전압이 인가될 수 있다. 기준 전압은 모든 서브 픽셀들을 초기화한다. 서브 픽셀들이 기준 전압으로 초기화된 후에 입력 영상의 데이터 전압이 서브 픽셀들에 인가될 수 있다.
기준 전압은 모든 서브 픽셀들에서 동일한 전압으로 인가되어야 한다. 그러나 기준 전압을 발생하는 전원 회로와 서브 픽셀 사이의 거리에 따라 기준 전압이 인가되는 배선의 부하 편차라 발생할 수 있다. 부하 편차는 배선에 연결된 저항(R) 및 용량(Capacitance, C)의 차이로 인하여 발생된다. 기준 전압이 인가되는 배선의 부하 편차로 인하여, 서브 픽셀의 위치에 따라 기준 전압이 달라질 수 있다. 기준 전압이 달라지면 픽셀들의 초기화가 불균일하기 때문에 표시패널의 서브 픽셀 위치에 따라 같은 계조에서 픽셀들의 휘도, 컬러 차이가 초래될 수 있다.
기준 전압이 공급되는 배선에 버퍼(또는 증폭기)를 연결할 수 있다. 그러나, 버퍼들 간의 옵셋 편차가 존재하기 때문에 서브 픽셀의 위치에 따라 기준 전압이 달라질 수 있다.
표시패널이 커지면, 기준 전압이 공급되는 배선의 부하 편차를 커진다. 이러한 배선의 부하 편차를 줄이기 위하여, 표시패널 내에서 배선을 분리하여 분리된 배선들 각각에 기준 전압을 별도로 인가할 수 있다. 이 경우에, 배선이 분리되는 위치를 중심으로 화면 상에서 휘도가 다르게 보이는 불록들이 보일 수 있다.
따라서, 본 발명의 목적은 픽셀들에 인가되는 기준 전압이 불균일하더라도 화면 전체에서 휘도를 균일하게 할 수 있는 표시장치를 제공함에 있다.
본 발명의 표시장치는 데이터 라인들, 센싱 라인들, 스캔 라인들, 및 픽셀들을 포함한 표시패널, 상기 픽셀들의 서브 픽셀들을 초기화하기 위한 기준 전압을 출력하는 전원 회로, 상기 기준 전압의 경로를 다수의 경로로 분리하는 분기 배선, 및 스위치 제어 신호에 응답하여 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 절환하는 스위치 회로를 구비한다. 상기 스위치 회로는 소정 시간 단위로 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 변경한다.
본 발명의 표시장치는 데이터 라인들, 센싱 라인들, 스캔 라인들, 및 픽셀들을 포함한 표시패널, 제1 배선을 통해 상기 픽셀들의 서브 픽셀들에 제1 기준 전압을 공급하는 제1 전원 회로, 제2 배선을 통해 상기 픽셀들의 서브 픽셀들에 제2 기준 전압을 공급하는 제2 전원 회로, 및 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 절환하는 스위치 회로를 구비한다. 상기 스위치 회로는 소정 시간 단위로 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 변경한다.
본 발명의 표시장치는 인간의 분해능 이하로 제1 및 제2 기준 전압을 공간적으로, 시간적으로 분산함으로써 서브 픽셀들의 초기화가 불균일한 표시장치에서도 시청자가 인지하는 화질의 균일도를 개선할 수 있다.
도 1 내지 도 3은 본 발명의 실시예에 따른 제1 및 제2 기준 전압을 보여 주는 도면들이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 기준 전압이 인가되는 패널 배선을 보여 주는 도면들이다.
도 5는 본 발명의 실시예에 따른 표시장치를 보여 주는 도면이다.
도 6은 대화면 표시장치의 일 예를 보여 주는 도면이다.
도 7은 표시패널 뒤에서 콘트롤 보드에 연결되는 시스템 보드를 보여 주는 도면이다.
도 8은 본 발명의 실시예에 따른 표시장치에서 타이밍 콘트롤러와 소스 드라이브 IC들 간의 배선 연결을 상세히 보여 주는 도면이다.
도 9는 구동 소자의 문턱 전압 센싱 방법의 원리를 보여주는 도면이다.
도 10은 구동 소자의 이동도 센싱 방법의 원리를 보여주는 도면이다.
도 11a 내지 도 14는 제1 기준 전압이 인가되는 서브 픽셀과 제2 기준 전압이 인가되는 서브 픽셀을 보여 주는 도면들이다.
도 15는 본 발명의 실시예에 따른 OLED 표시장치를 개략적으로 보여 주는 블록도이다.
도 16은 도 15에 도시된 픽셀 어레이를 보여 주는 도면이다.
도 17은 수직 블랭크 기간 내에서 이루어지는 실시간 센싱 방법을 보여주는 도면이다.
도 18은 도 15에 도시된 타이밍 콘트롤러, 데이터 구동회로 및 픽셀 간 접속 구조를 상세히 보여주는 도면이다.
도 19 내지 도 21은 픽셀의 휘도 편차를 설명하기 위한 도면들이다.
도 22는 화상 이미지와 원복 이미지 간 휘도 편차를 줄이기 위한 센싱 타이밍 신호를 보여주는 파형도이다.
도 23은 도 22와 같은 센싱 타이밍 신호를 이용한 픽셀의 구동 방법으로 화상 이미지와 원복 이미지 간 휘도 편차가 감소되는 효과를 보여주는 도면이다.
도 24는 블랙 이미지로 인한 휘도 감소를 보상하여 센싱 대상 라인과 비 센싱 대상 라인 간 휘도 편차를 줄이는 방법을 보여주는 도면이다.
도 25는 블랙 이미지로 인한 휘도 감소 보상 방법을 보여 주는 흐름도이다.
도 26은 블랙 이미지로 인한 휘도 감소를 보상하기 위한 보상값이 표시패널의 라인 위치에 따라 달라지는 예를 보여주는 도면이다.
도 27은 본 발명의 다른 실시예에 따른 OLED 표시장치를 보여주는 도면.
도 28은 도 27에 도시된 표시패널의 픽셀과 소스 드라이브 IC의 연결 구조를 보여 주는 도면이다.
도 29 및 도 30은 도 28에 도시된 픽셀과 센싱 유닛의 접속 구조, 및 센싱 원리를 보여주는 도면들이다.
도 31 내지 도 33은 본 발명의 실시예에 따른 멀티 타임 전류 센싱 방법을 보여 주는 도면들이다.
도 34는 파워 온 시퀀스 동안 픽셀 구동 특성 변화의 보상 방법을 보여주는 흐름도이다.
도 35는 RT 센싱을 이용한 픽셀 구동 특성 변화의 보상 방법을 보여 주는 흐름도이다.
도 36 및 도 37은 파워 온 시퀀스에서 초기 비 표시기간, 유효 표시기간, 수직 블랭크 기간 등을 보여주는 도면들이다.
도 38은 본 발명의 멀티 타임 전류 센싱 방법에서 나타날 수 있는 ADC의 오버 레인지(over range) 상황을 보여주는 도면이다.
도 39는 ADC의 오버 레인지 현상을 방지할 수 있는 일 실시예를 보여주는 도면이다.
도 40 내지 도 42는 ADC의 오버 레인지 현상을 방지할 수 있는 다른 실시예들을 보여주는 도면들이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 표시장치는 이하의 실시예에서 OLED 표시장치를 중심으로 설명되지만 이에 한정되지 않는다.
도 1 내지 도 3을 참조하면, 전원 회로(DC-DC)는 직류 입력 전압을 받아 직류 전압을 출력하는 직류-직류 변환기(DC-DC converter)를 이용하여 기준 전압(Vpre)을 출력한다. 전원 회로(DC-DC)는 표시장치의 PMIC(Power management integrated circuit)에 집적될 수 있다. 전원 회로(DC-DC)는 기준 전압(Vpre) 뿐만 아니라 표시장치의 구동에 필요한 다양한 직류 전압들 예를 들어, EVDD, EVSS, VGH, VGL, 감마기준 전압 등을 출력한다. 기준 전압(Vpre)은 픽셀들을 초기화하기 위한 직류 전압이다. 기준 전압(Vpre)은 입력 영상을 화면 상에서 재현하기 위한 구동 모드와, 픽셀의 구동 특성을 센싱하기 위한 센싱 모드에서 그 전압 레벨이 달라질 수 있다.
전원 회로(DC-DC)는 기준 전압(Vpre)을 출력한다. 기준 전압(Vpre)은 도 1 및 도 2와 같이 분기 배선(L1, L2)를 통해 다수의 경로로 분리되어 다수의 패널 배선들(PL1, PL2)로 분배된다. 분기 배선(L1, L2)은 도 1 내지 도 3에서 기준 전압(Vpre)의 경로를 두 개의 경로로 분리되는 예이지만 도 4a 및 도 4b와 같이 이에 한정되지 않는다.
도 1의 예에서, 분기 배선들(L1, L2)은 전원 회로(DC-DC)의 단일 출력 단자에 연결된 제1 기준 전압 배선(이하 “Vpre 배선”이라 함)(L1)과 제2 Vpre 배선(L2)으로 분리된다.
표시장치의 화면이 커질수록 분기 배선들(L1, L2)이 길어진다. 제1 및 제2 Vpre 배선들(L1, L2)의 길이는 표시패널의 픽셀 위치에 따라 달라질 수 있다. 화면이 클수록 제1 및 제2 Vpre 배선(L1, L2) 간의 길이 차이가 커져 그 배선의 전압 강하와 RC 부하 차이가 커진다. 전원 회로(DC-DC)로부터 거리가 멀어질수록 분기점 이후의 길이 차이로 인하여 분기 배선들(L1, L2)을 통해 경로가 갈라진 제1 및 제2 기준 전압들(Vpre1, Vpre2) 간의 차이가 커질 수 있다. 따라서, 제1 및 제2 기준 전압(Vpre1, Vpre2)은 이상적(ideal)으로 같은 전압 레벨이어야 하지만 분기점으로부터 멀어질수록 전압 강하 편차가 커지므로 전압 레벨이 달라질 수 있다.
제1 및 제2 Vpre 배선들(L1, L2) 각각에는 버퍼(AMP1, AMP2)가 연결될 수 있다. 버퍼(AMP1, AMP2)는 단일 이득 증폭기(unit gain amplifier)로 구현될 수 있으나, 버퍼들(AMP1, AMP2) 간에 옵셋(offset) 편차가 있기 때문에 버퍼들(AMP1, AMP2)을 통과하는 전압 레벨이 서로 달라질 수 있다.
제1 및 제2 기준 전압(Vpre1, Vpre2)이 표시패널에 그대로 인가되면 픽셀들의 초기화를 불균일하게 하여 휘도 차이가 보일 수 있다. 본 발명은 도 1 내지 도 3에 도시된 스위치 회로(SC)를 이용하여 시청 거리에서 표시패널을 바라 볼 때 제1 및 제2 기준 전압(Vpre)을 시청자의 시각 분해능 이하로 공간적 또는 시간적으로 분산한다. 따라서, 시청자는 이웃한 서브 픽셀들 간에 인가되는 기준 전압이 달라지더라도 그 휘도 차이를 인지하지 못한다. 본 발명은 제1 및 제2 기준 전압(Vpre1, Vpre2)을 공간적으로, 시간적으로 분산함으로써 서브 픽셀들의 초기화가 불균일한 표시장치에서도 시청자가 인지하는 화질의 균일도를 개선할 수 있다.
표시장치에 도 3과 같이 다수의 전원 회로들(DC-DC1, DC-DC2)이 배치될 수 있다. 제1 전원 회로(DC-DC1)는 제1 Vpre 배선(L3)으로 제1 기준 전압(Vpre1)을 출력하고, 제2 전원 회로(DC-DC2)는 제2 Vpre 배선(L4)으로 제2 기준 전압(Vpre2)을 출력한다. 제1 및 제2 Vpre 배선(L3, L4) 각각에 버퍼(AMP1, AMP2)가 연결될 수 있다. 제1 및 제2 기준 전압(Vpre1, Vpre2)은 이상적으로 동일한 전압 레벨이어야 하지만, 전원 회로들(DC-DC1, DC-DC2) 간의 편차로 인하여 그 전압 레벨이 서로 달라질 수 있다.
스위치 회로(SC)는 스위치 제어 신호에 응답하여 분기 배선(L1~L4)과 패널 배선들 사이의 경로를 절환한다. 스위치 회로(SC)는 도 11a 내지 도 14에 도시된 바와 같이 1 또는 2 수평 기간 단위로 분기 배선(L1~L4)과 패널 배선들 사이의 경로를 변경하고, 매 프레임 기간마다 분기 배선(L1~L4)과 패널 배선들 사이의 경로를 변경할 수 있다.
스위치 회로(SC)는 제1 Vpre 배선(L1, L3)과 제1 패널 배선(PL1) 사이에 연결된 제1 스위치(S1), 제2 Vpre 배선(L2, L4)과 제1 패널 배선(PL1) 사이에 연결된 제2 스위치(S2), 제1 Vpre 배선(L1, L3)과 제2 패널 배선(PL2) 사이에 연결된 제3 스위치(S2), 및 제2 Vpre 배선(L2, L4)과 제2 패널 배선(PL2) 사이에 연결된 제4 스위치(S4)를 포함한다. 제1 패널 배선(PL1)과 제2 패널 배선(PL2)은 표시패널의 서브 픽셀들에 연결된 배선들이다. 제1 패널 배선(PL1)은 기수 번째 센싱 라인이고, 제2 패널 배선(PL2)은 우수 번째 센싱 라인일 수 있으나 이에 한정되지 않는다.
제1 스위치(S1)가 턴-온될 때 제1 Vpre 배선(L1, L3)은 제1 패널 배선(PL1)에 연결된다. 제2 스위치(S2)가 턴-온될 때 제2 Vpre 배선(L2, L4)은 제1 패널 배선(PL1)에 연결된다. 제3 스위치(S3)가 턴-온될 때 제1 Vpre 배선(L1, L3)은 제2 패널 배선(PL2)에 연결된다. 제4 스위치(S4)가 턴-온될 때 제2 Vpre 배선(L2, L4)은 제2 패널 배선(PL2)에 연결된다.
도 4a 및 도 4b는 기준 전압(Vpre)이 인가되는 패널 배선을 보여 주는 도면들이다.
도 4a 및 도 4b를 참조하면, 기준 전압(Vpre)이 인가되는 Vpre 배선들(L1, L2)는 패널 배선들(PL)에 연결된다. Vpre 배선들(L1, L2)과 패널 배선들(PL) 사이에 제1 및 제2 기준 전압(Vpre)의 경로를 절환(switching)하는 스위치 회로(SC)가 배치된다. Vpre 배선들(L1, L2)과 스위치 회로(SC) 사이에 버퍼(Amp1, Amp2)가 연결될 수 있다. Vpre 배선들(L1, L2)은 도 1 및 도 2와 같이 하나의 전원 회로(DC-DC)의 출력 단자로부터 분기될 수 있다. Vpre 배선들(L1, L2)은 도 3과 같이 별개의 전원 회로들(DC-DC1, DC-DC2)에 연결되어 기준 전압(Vpre)을 독립적으로 인가 받을 수 있다.
제1 및 제2 기준 전압(Vpre1, Vpre2)은 스위치 회로(SC)과 패널 배선들(PL)을 통해 서브 픽셀들에 공급된다. 스위치 회로(SC)는 제1 및 제2 기준 전압(Vpre1, Vpre2) 각각의 경로를 절환하여 도 11a 내지 도 14와 같이 제1 기준 전압(Vpre1)이 인가되는 서브 픽셀(1)과 제2 기준 전압(Vpre2)이 인가되는 서브 픽셀(2)의 위치를 다양한 방법으로 변경할 수 있다.
패널 배선들(PL)은 도 4a와 같이 표시패널(PNL)의 화면 내에서 분리되지 않고 서브 픽셀들에 연결될 수 있다. 대화면 표시장치의 경우에, 패널 배선들(PL)의 RC 부하를 줄이기 위하여 도 4b와 같이 표시패널(PNL)의 화면 내에서 분리되어 상하로 분리되어 2 분할될 수 있다. 패널 배선들(PL)은 구동 TFT의 소스에 연결된 센싱 라인일 수 있다.
도 4b와 같이 패널 배선들(PL)이 화면 내에서 2 분할된 표시패널(PNL)에서 상부 패널 배선들(PLU)에 제1 기준 전압(Vpre1)이 인가되고, 하부 패널 배선들(PLD)에 제2 기준 전압(Vpre2)이 인가되면, 상반부 화면(AU)과 하반부 화면(AD) 사이에 휘도 차이가 보일 수 있다. 이는 상반부 화면(AU)의 픽셀들과 하반부 화면(AD)의 픽셀들 간에 초기화가 다르게 되기 때문이다. 본 발명은 스위치 회로(SC)를 이용하여 상반부 화면(AU)과 하반부 화면(AD) 각각의 픽셀들에 제1 및 제2 기준 전압(Vpre1, Vpre2)을 공급하고, 서브 픽셀들 간의 최기화 차이를 인지하지 못하도록 그 전압들(Vpre1, Vpre2)을 도 11a 내지 도 14와 같은 다양한 형태로 분산한다.
도 5는 본 발명의 실시예에 따른 표시장치를 보여 주는 도면이다. 도 6은 대화면 표시장치의 일 예를 보여 주는 도면이다. 도 7은 표시패널 뒤에서 콘트롤 보드에 연결되는 시스템 보드를 보여 주는 도면이다.
도 5 내지 도 7을 참조하면, 디스플레이 모듈은 표시패널(PNL)과, 표시패널(PNL)에 입력 영상의 데이터를 기입하기 위한 구동회로를 구비한다.
도 5 내지 도 7을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(PNL)과, 표시패널(PNL)에 입력 영상의 데이터를 기입하기 위한 구동회로를 구비한다.
구동 회로는 표시패널(PNL)의 데이터 라인들에 입력 영상의 데이터 전압을 공급하는 데이터 구동 회로와, 데이터 전압에 동기되는 스캔 신호(또는 게이트 펄스)를 표시패널(PNL)의 스캔 라인들(또는 게이트 라인)에 순차적으로 공급하는 스캔 구동 회로(또는 게이트 구동 회로), 및 데이터 구동 회로와 스캔 구동 회로의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러(TCON)를 포함한다.
표시패널(PNL)의 화면은 입력 영상이 표시되는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)는 데이터 라인들(DL)과 스캔 라인들(GL)의 교차 구조에 의해 픽셀들이 매트릭스 형태로 배치된다. 픽셀들은 컬러 구현을 위하여, 적색(Red, R), 녹색(Green, G), 및 청색(Blue, B) 서브 픽셀들(PL)을 포함할 수 있다. 픽셀들 각각은 백색(White, W) 서브 픽셀(P)을 더 포함할 수 있다. 서브 픽셀들 각각은 스위치 TFT(Thin Film Transistor), 구동 TFT, OLED 등을 포함할 수 있다. 구동 TFT는 입력 영상의 데이터에 따라 OLED에 흐르는 전류를 조절하는 구동 소자이다. 패널 배선(PL)은 데이터 라인들(DL)과 나란하게 배치되어 서브 픽셀들(P)에 연결될 수 있다.
데이터 구동회로는 소스 드라이브 IC(Integrated Circuit)(SIC)에 집적될 수 있다. 소스 드라이브 IC는 COF(Chip on film, COF) 필름 상에 실장될 수 있다. COF는 ACF(Anisotropic conductive film)로 표시패널(PNL)의 데이터 패드(data pad)들에 접착된다. 데이터 패드들은 데이터 라인들에 연결된다. 데이터 구동회로는 타이밍 콘트롤러(TCON)으로부터 수신된 입력 영상의 디지털 데이터를 샘플링한다. 데이터 구동회로는 샘플링한 디지털 데이터를 디지털 아날로그 변환기(Digital to Analog Converter, 이하 “DAC”라 함)를 이용하여 감마 보상 전압으로 변환하여 데이터 전압을 발생한다. 데이터 구동회로는 데이터 전압을 데이터 라인들(DL)로 출력한다.
데이터 구동회로는 도 1 내지 도 3과 같은 스위치 회로(SC)와, 픽셀 구동 특성에 필요한 센싱 회로의 일부 예를 들어, ADC, 적분기 등을 더 포함할 수 있다.
스캔 구동 회로는 GIP(Gate In Panel) 공정으로 표시패널(PNL)의 기판 상에 직접 형성되어 스캔 라인들에 연결될 수 있다. 스캔 구동 회로가 집적된 IC는 TAB(Tape Automated Bonding) 공정에서 ACF로 표시패널의 스캔 패드들(gate pad)에 접착될 수 있다. 스캔 패드들은 스캔 라인들에 연결된다. 스캔 구동 회로는 스타트 펄스(Start pulse)와 시프트 클럭(shift clock)을 입력 받아 클럭 타이밍에 동기하여 출력을 순차적으로 하는 시프트 레지스터(shift register)를 이용하여 데이터 전압에 동기되는 스캔 펄스를 스캔 라인들(GL)에 순차적으로 공급한다. 도 5에서 “GIP”는 표시패널 기판 상에 직접 형성된 스캔 구동 회로(이하, “GIP 회로”라 함)이다.
타이밍 콘트롤러(TCON)는 시스템 보드(system board, SB)로부터 입력 영상의 디지털 데이터를 수신 받아 이를 소스 드라이브 IC(SIC)로 전송한다. 타이밍 콘트롤러(TCON)는 수직/수평 동기신호, 데이터 인에이블, 메인 클럭 신호 등의 타이밍신호를 입력 받아 소스 드라이브 IC(SIC)와 GIP 회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 또한, 타이밍 콘트롤러(TCON)는 도 1 내지 도 4에 도시된 스위치 회로(SC)의 동작 타이밍을 제어하기 위한 스위치 제어 신호를 발생한다.
타이밍 콘트롤러(TCON)는 프레임 주파수를 입력 프레임 주파수의 N(N은 2 이상의 양의 정수) 배로 체배하고 체배된 프레임 주파수를 기준으로 표시패널 구동회로를 제어할 수 있다. 입력 프레임 주파수는 PAL(Phase Alternate Line) 방식에서 50Hz이고 NTSC(National Television Standards Committee) 방식에서 60Hz이다.
타이밍 콘트롤러(TCON), 레벨 시프터(Level shifter, LS), PMIC 등은 콘트롤 보드(CPCB)에 실장된다. 콘트롤 보드(CPCB)는 FFC(Flexible Flat Cable)를 통해 소스 PCB(SPCB)에 연결되고 또한, FFC를 통해 시스템 보드(SB)에 연결될 수 있다. GIP 회로의 구동에 필요한 게이트 타이밍 제어 신호 즉, 스타트 펄스(start pulse), 시프트 클럭(shift clock)과 함께 게이트 하이 전압(VGH), 게이트 로우 전압(VGL) 등은 COF 필름 상에 형성된 더미 배선과, 표시패널(PNL)의 기판 상에 형성된 배선들을 통해 GIP 회로에 공급될 수 있다.
대화면 표시장치의 경우에 도 6과 같이 화면이 4 분할(A1~A4)되고, 분할된 화면들 각각에 구동 회로가 연결된다. COF 필름이 구부러져 콘트롤 보드(CPCB)와 소스 PCB(SPCB)는 표시패널(PNL)의 배면 상에 배치될 수 있다. 콘트롤 보드들(CPCB1~CPCB4)과 시스템 보드(SB)는 도 7과 같이 표시패널(PNL)의 배면에서 FFC를 통해 연결된다. 시스템 보드(SB)는 다수의 콘트롤 보드(CPCB)에 입력 영상의 데이터를 분배하고 콘트롤 보드(CPCB)의 동작을 동기시킨다.
콘트롤 보드들(CPCB1~CPCB2) 각각에 전원 회로가 내장된 PMIC가 실장될 수 있다. 콘트롤 보드들(CPCB1~CPCB2) 중 어느 하나의 콘트롤 보드에 도 3에서 제1 전원 회로(DC-DC1)가 배치되고, 다른 콘트롤 보드에 제2 전원 회로(DC-DC2)가 배치될 수 있다.
시스템 보드(SB)는 방송 신호를 수신하는 튜너, 외부 기기에 연결되는 외부 기기 인터페이스, 사용자 입력을 받는 유저 인터페이스(user interface) 등을 포함할 수 있다. 시스템 보드(SB)는 도시하지 않은 전원 공급 장치(power supply)에 연결될 수 있다. 시스템 보드(SB)는 콘트롤 보드(CPCB)에 연결되어 입력 영상의 디지털 데이터와 타이밍 신호를 콘트롤 보드(CPCB)로 전송하고, PMIC에 입력 전원을 공급한다.
타이밍 콘트롤러(TCON)로부터 생성된 스타트 펄스(start pulse), 시프트 클럭(shift clock) 등 게이트 타이밍 제어 신호는 레벨 시프터(LS)를 통해 GIP 회로로 전송된다. 레벨 시프터(LS)는 게이트 타이밍 제어 신호의 전압 레벨을 시프트하여 게이트 타이밍 제어 신호를 VGH와 VGL 사이에서 스윙하는 전압으로 변환하여 GIP 회로의 시프트 레지스터로 전송한다. VGH는 서브 픽셀들 각각에 배치된 스위치 TFT의 문턱 전압 이상의 높은 전압으로 설정된다. VGL은 스위치 TFT의 문턱 전압 보다 낮은 전압으로 설정된다. 스위치 TFT는 스캔 펄스의 VGH 전압에 응답하여 턴-온되는 반면에, VGL에 응답하여 턴-오프된다. GIP 회로는 스타트 펄스와 시프트 클럭에 응답하여 VGH 레벨의 스캔 펄스를 시프트하여 스캔 라인들에 스캔 펄스를 순차적으로 출력한다.
도 8은 본 발명의 실시예에 따른 표시장치에서 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC1~SIC12) 간의 배선 연결을 상세히 보여 주는 도면이다.
도 8을 참조하면, 소스 드라이브 IC들(SIC1~SIC12) 각각은 제1 데이터 배선쌍(21)을 통해 타이밍 콘트롤러(TCON)로부터 입력 영상의 디지털 데이터를 수신하고, 제2 데이터 배선쌍(22)을 통해 ADC 데이터를 타이밍 콘트롤러(TCON)로 전송한다.
이하에서, 구동 특성이 센싱되는 서브 픽셀들은 화면 내에 배치되어 입력 영상의 픽셀 데이터가 기입되는 정상적인 서브 픽셀과, 화면 밖에 배치되는 더미 픽셀 중 하나 이상의 픽셀을 의미한다. 더미 픽셀은 정상 픽셀의 구동 특성 변화를 간접적으로 센싱하기 위한 용도로 표시패널에 배치될 수 있다. 더미 픽셀은 정상 픽셀들과 동일하거나 유사한 구조로 제작될 수 있다. 픽셀의 구동 특성은 픽셀의 구동 소자, OLED 등 픽셀을 구성하는 소자들의 구동 특성을 의미한다. 예를 들어, 픽셀의 구동 특성은 구동 소자로 이용되는 트랜지스터(Transistor)의 문턱 전압 변화, 이동도 변화 또는, OLED의 문턱 전압 변화 등을 의미한다. 이하, 구동 소자로 이용되는 트랜지스터를 구동 TFT(Thin Film Transistor)로 설명하기로 한다.
센싱 회로는 센싱 타이밍 신호에 응답하여 구동되어 픽셀의 구동 특성을 센싱한다. 센싱 회로는 픽셀들과 ADC 사이에 배치되는 패널 배선(또는 센싱 라인), 패널 배선과 ADC 사이에 배치된 하나 이상의 스위치 소자, 샘플링 회로, 적분기 등을 포함한다. 전압 센싱 방식에서 적분기는 생략될 수 있다. 센싱 회로의 구성은 센싱 파라미터(parameter)와 센싱 방법에 따라 다양하게 변경될 수 있다. 센싱 회로는 표시패널(PNL) 상에 배치될 수 있고, 센싱 회로의 적어도 일부는 소스 드라이브 IC에 내장될 수 있다. 스캔 구동 회로는 센싱 모드에서 센싱에 필요한 스캔 신호를 출력하기 때문에 센싱 모드에서 센싱 회로로서 동작한다.
타이밍 콘트롤러(TCON)로 전송되는 ADC 데이터는 센싱 회로를 통해 얻어진 서브 픽셀의 구동 특성 센싱 정보를 포함한다. 센싱 회로의 적어도 일부 예를 들어, 센싱 배선, 스위치 소자 등은 화면 내의 픽셀 어레이에 배치될 수 있다. 소스 드라이브 IC들(SIC1~SIC12)은 센싱 회로의 일부 예를 들어, ADC, 적분기 등을 포함할 수 있다. 스캔 구동회로는 센싱 모드에서 센싱 동작에 필요한 스캔 신호를 발생하기 때문에 센싱 회로로 동작한다.
도 9 및 도 10은 구동 TFT의 구동 특성 센싱 방법의 원리를 간단히 보여 주는 도면들이다. 도 9는 구동 TFT의 문턱 전압 센싱 방법(이하, “제1 센싱 방법”이라 함)을 보여주는 도면이다. 도 10은 구동 TFT의 이동도 센싱 방법(이하, “제2 센싱 방법)”을 보여주는 도면이다.
도 9를 참조하면, 제1 센싱 방법은 구동 TFT(DT)의 게이트에 센싱 데이터 전압(Vdata)을 공급하고, 그 구동 TFT(DT)를 소스 팔로워(Source Follower) 방법으로 동작시킨 후 구동 TFT(DT)의 소스전압(Vs)을 센싱 전압(Vsen A)으로 입력받고, 이 센싱 전압(Vsen A)을 기초로 구동 TFT(DT)의 문턱 전압(Vth)을 센싱한다. 구동 TFT의 게이트와 소스 사이에는 구동 TFT의 게이트-소스간 전압을 저장하는 커패시터(Cst)가 연결된다. 소스 전압(Vs)은 Vs = Vdata - Vth = Vsen A이다. 구동 TFT의 문턱 전압은 센싱 전압(Vsen A) 레벨에 따라 알 수 있으며, 그 구동 TFT의 문턱 전압 변화량을 보상하기 위한 옵셋 값(offset value)이 결정될 수 있다. 입력 영상의 데이터에 옵셋 값이 가산되어 구동 TFT의 문턱 전압 변화량이 보상될 수 있다. 제1 센싱 방법은 소스 팔로워로 동작하는 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 포화상태(saturation state)에 도달한 이후에 그 구동 TFT(DT)의 문턱 전압이 센싱되어야 하기 때문에 센싱에 필요한 시간이 비교적 길다. 구동 TFT(DT)의 게이트-소스 간 전압(Vgs)이 포화상태 일 때, 구동 TFT(DT)의 드레인-소스 간 전류가 제로(zero)이다.
도 10을 참조하면, 제2 센싱 방법은 구동 TFT(DT)의 이동도(μ)를 센싱한다. 제2 센싱 방법은 구동 TFT(DT)의 게이트에 구동 TFT(DT)의 문턱전압보다 높은 전압 (Vdata+X, X는 옵셋값 보상에 따른 전압)을 인가하여 구동 TFT(DT)를 턴-온(turn-on)시키고, 일정 시간 동안 충전된 구동 TFT(DT)의 소스 전압(Vs)을 센싱 전압(VsenB)으로 입력받는다. 구동 TFT의 이동도는 센싱 전압(Vsen B)의 크기에 따라 결정되며, 이를 통해 데이터 보상을 위한 게인 값(gain value)이 구해진다. 제2 센싱방법은 구동 TFT(DT)이 액티브 구간으로 동작할 때 그 구동 TFT의 이동도를 센싱한다. 구동 TFT(DT)이 액티브 구간 동안, 게이트 전압(Vg)을 따라 소스 전압(Vgs)이 상승한다. 입력 영상의 데이터에 게인 값이 곱해져 구동 TFT의 이동도 변화량이 보상될 수 있다. 제2 센싱 방법은 구동 TFT의 액티브 구간에서 이동도가 센싱되기 때문에 센싱에 필요한 시간이 짧다.
본 발명의 센싱 방법은 대한민국 특허출원 10-2013-0134256(2013. 11. 06.), 대한민국 특허출원 10-2013-0141334(2013. 11. 20.), 대한민국 특허출원 10-2013-0149395(2013. 12. 03.), 대한민국 특허출원 10-2013-0166678(2013. 12. 30.), 대한민국 특허출원 10-2014-0115972(2014. 09. 02.), 대한민국 특허출원 10-2015-0101228(2015. 07. 16.), 대한민국 특허출원 10-2015-0093654(2015. 06. 30.), 대한민국 특허출원 10-2015-0149284(2015. 10. 27.) 등에서 제안된 구동 TFT의 전압 센싱 방법과, 대한민국 특허출원 10-2014-0079255(2014. 06. 26.), 대한민국 특허출원 10-2015-0186683(2015. 12. 24.), 대한민국 특허출원 10-2015-0168424(2015. 11. 30.) 등에서 제안된 구동 TFT의 전류 센싱 방법과, 대한민국 특허출원 10-2014-0086901(2014. 07. 10.), 대한민국 특허출원 10-2014-0119357(2014. 09. 05.), 대한민국 특허출원 10-2014-0175191(2014. 12. 08.), 대한민국 특허출원 10-2015-0115423(2015. 08. 17.), 대한민국 특허출원 10-2015-0188928(2015. 12. 29.), 대한민국 특허출원 10-2015-0117226(2015. 08. 20.) 등에서 제안된 OLED 표시장치의 구동 특성 센싱 방법을 이용할 수 있다.
도 11a 내지 도 14는 제1 기준 전압(Vpre1)이 인가되는 서브 픽셀(1)(이하, “제1 서브 픽셀”이라 함)과 제2 기준 전압(Vpre2)이 인가되는 서브 픽셀(2)(이하, “제2 서브 픽셀”이라 함)을 보여 주는 도면들이다. 도 11a 내지 도 11c는 1 도트(dot) 또는 2 도트 단위로 제1 서브 픽셀(1)과 제2 서브 픽셀(2)이 교번되는 예이다. 여기서, “1 도트(dot)”는 1 서브 픽셀과 같은 의미이다. 도 12는 표시패널(PNL)의 1 라인(line) 단위로 제1 서브 픽셀(1)과 제2 서브 픽셀(2)이 교번되는 예이다. 도 13은 표시패널(PNL)의 1 컬럼(column) 단위로 제1 서브 픽셀(1)과 제2 서브 픽셀(2)이 교번되는 예이다. 1 라인은 표시패널(PNL)의 화면에서 수평 방향(X)을 따라 1 행으로 배열된 서브 픽셀들을 포함한다. 1 컬럼은 표시패널(PNL)의 화면에서 수직 방향(Y)을 따라 1 열로 배열된 서브 픽셀들을 포함한다. 도 14는 1 프레임 기간 단위로 제1 서브 픽셀(1)과 제2 서브 픽셀(2)이 교번되는 예이다. 1 프레임 기간은 1 프레임 분량의 입력 영상 데이터가 화면을 구성하는 모든 픽셀들에 기입되는데 필요한 시간이다. 프레임 주파주(또는 Frame rate)가 60Hz 일 때 화면은 초당 60 프레임 분량의 데이터가 업데이트된다. 이 경우, 1 프레임 기간은 16.67 ms 이다.
도 11a를 참조하면, 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 수평 방향(X)과 수직 방향(Y) 각각에서 1 도트 단위로 교번된다. 수평 방향 또는 수직 방향 각각에서, 이웃한 서브 픽셀들 중 어느 하나는 제1 기준 전압(Vpre1)이 인가되는 제1 서브 픽셀(1)이고, 다른 하나는 제2 기준 전압(Vpre2)이 인가되는 제2 서브 픽셀(2)이다.
제1 패널 배선(PL1)이 기수 번째 패널 배선이고, 제2 패널 배선(PL2)이 우수 번째 패널 배선으로 가정한다. 도 11a와 같이 제1 및 제2 기준 전압(Vpre1, Vpre2)을 서브 픽셀들에 공급하기 위하여 스위치 회로(SC)는 다음과 같이 동작한다.
제1 수평 기간 동안, 제1 및 제4 스위치들(S1, S4)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면 제2 및 제3 스위치들(S2, S3)은 오프 상태이다. 이 때, 제1 스위치(S1)를 통해 제1 패널 배선(PL1)에 제1 기준 전압(Vpre1)이 인가되고, 제4 스위치(S4)를 통해 제2 패널 배선(PL2)에 제2 기준 전압(Vpre2)이 인가된다. 따라서, 제1 수평 기간에 제1 서브 픽셀들(1)은 제1 패널 배선(PL1)에 연결된 기수 번째 서브 픽셀들이다. 제1 수평 기간에 제2 서브 픽셀들(2)은 제2 패널 배선(PL2)에 연결된 우수 번째 서브 픽셀들이다.
1 수평 기간은 표시패널(10)의 1 라인에 배열된 모든 서브 픽셀들에 데이터를 기입하는데 필요한 시간이다. 1 수평 기간은 1 프레임 기간을 표시패널의 라인 수로 나눈 시간으로 볼 수 있다.
제2 수평 기간 동안, 제2 및 제3 스위치들(S2, S3)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면 제1 및 제4 스위치들(S1, S4)은 턴-오프된다. 이 때, 제2 스위치(S2)를 통해 제1 패널 배선(PL1)에 제2 기준 전압(Vpre2)이 인가되고, 제3 스위치(S3)를 통해 제2 패널 배선(PL2)에 제1 기준 전압(Vpre1)이 인가된다. 따라서, 제2 수평 기간에 제1 서브 픽셀들(1)은 제2 패널 배선(PL2)에 연결된 서브 픽셀들이다. 제2 수평 기간에 제2 서브 픽셀들(2)은 제1 패널 배선(PL1)에 연결된 서브 픽셀들이다.
제3 수평 기간 동안 스위치 회로(SC)는 제1 수평 기간과 같은 방법으로 동작한다. 이어서, 제4 수평 기간 동안 스위치 회로(SC)는 제2 수평 기간과 같은 방법으로 동작한다.
도 11b를 참조하면, 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 수평 방향(X)에서 1 도트 단위로 교번된다. 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 수직 방향(Y)에서 2 도트 단위로 교번된다.
제1 패널 배선(PL1)이 기수 번째 패널 배선이고, 제2 패널 배선(PL2)이 우수 번째 패널 배선으로 가정한다. 도 11b와 같이 제1 및 제2 기준 전압(Vpre1, Vpre2)을 서브 픽셀들에 공급하기 위하여, 스위치 회로(SC)는 다음과 같이 동작한다.
제1 및 제2 수평 기간 동안, 제1 및 제4 스위치들(S1, S4)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면에, 제2 및 제3 스위치들(S2, S3)은 오프 상태이다. 이 때, 제1 스위치(S1)를 통해 제1 패널 배선(PL1)에 제1 기준 전압(Vpre1)이 인가되고, 제4 스위치(S4)를 통해 제2 패널 배선(PL2)에 제2 기준 전압(Vpre2)이 인가된다. 따라서, 제1 및 제2 수평 기간에 제1 서브 픽셀들(1)은 제1 패널 배선(PL1)에 연결된 기수 번째 서브 픽셀들이다. 제1 및 제2 수평 기간에 제2 서브 픽셀들(1)은 제2 패널 배선(PL2)에 연결된 우수 번째 서브 픽셀들이다.
제3 및 제4 수평 기간 동안, 제2 및 제3 스위치들(S2, S3)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면에, 제1 및 제4 스위치들(S1, S4)은 턴-오프된다. 이 때, 제2 스위치(S2)를 통해 제1 패널 배선(PL1)에 제2 기준 전압(Vpre2)이 인가되고, 제3 스위치(S3)를 통해 제2 패널 배선(PL2)에 제1 기준 전압(Vpre1)이 인가된다. 따라서, 제3 및 제4 수평 기간에 제1 서브 픽셀들(1)은 제2 패널 배선(PL2)에 연결된 서브 픽셀들이다. 제3 및 제4 수평 기간에 제2 서브 픽셀들(2)은 제1 패널 배선(PL1)에 연결된 서브 픽셀들이다.
도 11c를 참조하면, 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 수평 방향(X)에서 2 도트 단위로 교번된다. 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 수직 방향(Y)에서 1 도트 단위로 교번된다.
이 경우에, 제1 패널 배선(PL1)은 제4k(k는 양의 정수)+1 및 제4k+2 패널 배선들이고, 제2 패널 배선(PL2)은 제4k+3 및 제4k+4 패널 배선들일 수 있다. 이 경우, 스위치들(S1~S4) 각각에 두 개의 패널 배선들이 연결될 수 있다. 도 11c와 같이 제1 및 제2 기준 전압(Vpre1, Vpre2)을 서브 픽셀들에 공급하기 위하여, 스위치 회로(SC)는 다음과 같이 동작한다.
제1 수평 기간 동안, 제1 및 제4 스위치들(S1, S4)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면에, 제2 및 제3 스위치들(S2, S3)은 오프 상태이다. 이 때, 제1 스위치(S1)를 통해 제4k+1 및 제4k+2 패널 배선들에 제1 기준 전압(Vpre1)이 인가되고, 제4 스위치(S4)를 통해 제4k+3 및 제4k+4 패널 배선들에 제2 기준 전압(Vpre2)이 인가된다. 따라서, 제1 수평 기간에 제1 서브 픽셀들(1)은 제4k+1 및 제4k+2 패널 배선들에 연결된 서브 픽셀들이다. 제1 수평 기간에 제2 서브 픽셀들(2)은 제4k+3 및 제4k+4 패널 배선들에 연결된 서브 픽셀들이다.
제2 수평 기간 동안, 제2 및 제3 스위치들(S2, S3)이 타이밍 콘트롤러(TCON)의 제어 하에 턴온되는 반면에, 제1 및 제4 스위치들(S1, S4)은 턴-오프된다. 이 때, 제2 스위치(S2)를 통해 제4k+1 및 제4k+2 패널 배선들에 제2 기준 전압(Vpre2)이 인가되고, 제3 스위치(S4)를 통해 제4k+3 및 제4k+4 패널 배선들에 제1 기준 전압(Vpre1)이 인가된다. 따라서, 제2 수평 기간에 제1 서브 픽셀들(1)은 제4k+3 및 제4k+4 패널 배선들에 연결된 서브 픽셀들이다. 제2 수평 기간에 제2 서브 픽셀들(2)은 제4k+1 및 제4k+2 패널 배선들에 연결된 서브 픽셀들이다.
제3 수평 기간 동안 스위치 회로(SC)는 제1 수평 기간과 같은 방법으로 동작한다. 이어서, 제4 수평 기간 동안 스위치 회로(SC)는 제2 수평 기간과 같은 방법으로 동작한다.
매 프레임 기간마다 스위치 제어 신호가 반전된다. 따라서, 매 프레임 기간마다 도 11a 내지 도 11c에서 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)의 위치가 서로 바뀐다.
도 12를 참조하면, 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 1 라인 단위로 교번된다.
제1 패널 배선(PL1)이 기수 번째 패널 배선이고, 제2 패널 배선(PL2)이 우수 번째 패널 배선으로 가정한다.
제1 수평 기간 동안, 제1 및 제3 스위치들(S1, S3)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면에, 제2 및 제4 스위치들(S2, S4)은 오프 상태이다. 이 때, 제1 스위치(S1)를 통해 제1 패널 배선(PL1)에 제1 기준 전압(Vpre1)이 인가되고, 제3 스위치(S3)를 통해 제2 패널 배선(PL2)에 제1 기준 전압(Vpre1)이 인가된다.
제2 수평 기간 동안, 제2 및 제4 스위치들(S2, S4)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면에, 제1 및 제3 스위치들(S1, S3)은 턴-오프된다. 이 때, 제2 스위치(S2)를 통해 제1 패널 배선(PL1)에 제2 기준 전압(Vpre2)이 인가되고, 제4 스위치(S4)를 통해 제2 패널 배선(PL2)에 제2 기준 전압(Vpre2)이 인가된다.
제3 수평 기간 동안 스위치 회로(SC)는 제1 수평 기간과 같은 방법으로 동작한다. 이어서, 제4 수평 기간 동안 스위치 회로(SC)는 제2 수평 기간과 같은 방법으로 동작한다.
매 프레임 기간마다 스위치 제어 신호가 반전된다. 따라서, 매 프레임 기간마다 도 12에서 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)의 위치가 서로 바뀐다.
도 13을 참조하면, 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 1 컬럼 단위로 교번된다.
제1 패널 배선(PL1)이 기수 번째 패널 배선이고, 제2 패널 배선(PL2)이 우수 번째 패널 배선으로 가정한다.
기수 번째 프레임 기간 동안 매 수평 기간마다, 제1 및 제4 스위치들(S1, S4)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면에, 제2 및 제3 스위치들(S2, S3)은 탄-오프된다. 제1 스위치(S1)를 통해 제1 패널 배선(PL1)에 제1 기준 전압(Vpre1)이 인가되고, 제4 스위치(S4)를 통해 제2 패널 배선(PL2)에 제2 기준 전압(Vpre2)이 인가된다. 따라서, 기수 번째 프레임 기간 동안 제1 서브 픽셀들(1)은 기수 번째 컬럼에 배치된 서브 픽셀들이다. 기수 번째 프레임 기간 동안 제2 서브 픽셀들(2)은 우수 번째 컬럼에 배치된 서브 픽셀들이다.
매 프레임 기간마다 스위치 제어 신호가 반전된다. 따라서, 매 프레임 기간마다 도 13에서 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)의 위치가 서로 바뀐다.
도 14를 참조하면, 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)은 1 프레임 기간 단위로 교번된다. 기수 번째 프레임 기간(Fodd) 동안 표시패널(PNL) 내의 모든 서브 픽셀들에 제1 기준 전압(Vpre1)이 공급된다. 우수 번째 프레임 기간(Feven) 동안 표시패널(PNL) 내의 모든 서브 픽셀들에 제2 기준 전압(Vpre2)이 공급된다.
기수 번째 프레임 기간(Fodd) 동안 매 수평 기간마다, 제1 및 제3 스위치들(S1, S3)이 타이밍 콘트롤러(TCON)의 제어 하에 턴-온되는 반면에, 제2 및 제4 스위치들(S2, S4)은 탄-오프된다. 제1 및 제3 스위치들(S1, S3)을 통해 제1 및 제2 패널 배선(PL1, PL2)에 제1 기준 전압(Vpre1)이 인가된다.
매 프레임 기간마다 스위치 제어 신호가 반전된다. 따라서, 매 프레임 기간마다 도 14에서 제1 서브 픽셀들(1)과 제2 서브 픽셀들(2)의 위치가 서로 바뀐다.
이하의 실시예들은 기준 전압(Vpre1, Vpre2)으로 서브 픽셀들을 초기화하는 방법과 패널 배선들(PL1, PL2)의 활용 방법을 보여 주는 도면들이다.
도 15 및 도 16은 본 발명의 실시예에 따른 OLED 표시장치를 개략적으로 보여준다. 도 17은 수직 블랭크 기간(Vertical Blank Period, VB) 내에서 이루어지는 실시간 센싱 방법(이하, “RT 센싱”이라 함)을 보여주는 도면이다.
수직 블랭크 기간(VB)은 프레임과 프레임 사이 즉, 화면이 바뀔 때 입력 영상 데이터가 없는 기간이다. 수직 블랭크 기간(VB) 이후의 액티브 기간에 다음 프레임 데이터가 입력된다.
도 15 내지 도 17을 참조하면, 표시패널(10)에는 다수의 데이터 라인들(14)과, 다수의 스캔 라인들(15)이 교차되고, 이 교차 영역마다 서브 픽셀들(P)이 매트릭스 형태로 배치된다. 데이터 라인들(14)은 m(m은 양의 정수)개의 데이터 라인들(14A_1 내지 14A_m), m개의 센싱 라인들(14B_1 내지 14B_m)을 포함한다. 센싱 라인들(14B_1 내지 14B_m)은 기준 전압(Vpre1, Vpre2)이 공급되는 패널 배선이다. 스캔 라인들(15)은 n(n은 양의 정수)개의 제1 스캔 라인들(15A_1 내지 15A_n)과 n개의 제2 스캔 라인들(15B_1 내지 15B_n)을 포함한다.
서브 픽셀(P) 각각은 전원 회로로부터 고전위 전원(EVDD)과 저전위 전원(EVSS)을 공급받는다. 서브 픽셀(P)은 OLED, 구동 TFT, 제1 및 제2 스위치 TFT, 및 스토리지 커패시터(storage capacitor, Cst) 등을 포함할 수 있다. 서브 픽셀(P)을 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)로 구현될 수 있다. TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.
서브 픽셀(P)은 데이터 라인들(14A_1 내지 14A_m) 중 어느 하나에, 센싱 라인들(14B_1 내지 14B_m) 중 어느 하나에, 제1 스캔 라인들(15A_1 내지 15A_n) 중 어느 하나에, 그리고 제2 스캔 라인들(15B_1 내지 15B_n) 중 어느 하나에 접속된다.
표시패널(10)에는 다수의 서브 픽셀들(P)을 통해 화상을 구현하는 다수의 라인들(L#1~L#n)이 형성된다. 표시패널(10)의 라인들(L#1~L#n)은 1 프레임 기간 중 화상 표시 구간(DP) 내에서 화상 표시용 스캔 펄스에 따라 순차적으로 화상 표시용 데이터 전압을 충전하고, 센싱될 라인(이하, “센싱 대상 라인”이라 함)은 1 프레임 기간 중에서 화상 표시 구간(DP)을 제외한 수직 블랭크 기간(VB) 동안 센싱용 스캔 펄스에 따라 서브 픽셀들(P)에 각각에 배치된 구동 TFT의 전기적 특성 변화에 대응되는 센싱 전압(Vsen)을 출력한 후에 휘도 보상용 데이터 전압을 충전한다. RT 센싱 방법은 센싱 대상 라인을 대상으로 수직 블랭크 기간(VB) 내에서 서브 픽셀들의 구동 특성을 센싱한다. 센싱 대상 라인은 1 프레임 기간 마다 1 라인씩 데이터 스캔 방향을 따라 순차적으로 선택될 수 있으나 이에 한정되지 않는다. 예컨대, 센싱 대상 라인은 1 프레임 기간 마다 1 라인씩 선택되고, 비순차적으로 다음 프레임 기간에서 다른 라인이 선택될 수 있다.
스캔 구동 회로(13)는 타이밍 콘트롤러(11)의 제어 하에 화상 표시 구간(DP) 동안 라인들(L#1~L#n)의 서브 픽셀들(P)에 연결된 스캔 라인들(15)에 화상 표시용 스캔 펄스를 순차적으로 공급하고, 수직 블랭크 기간 동안 센싱 대상 라인의 서브 픽셀들에 연결된 스캔 라인(15)에 센싱용 스캔 펄스를 공급한다.
화상 표시용 스캔 펄스는 제1 스캔 라인들(15A_1 내지 15A_n)에 순차적으로 공급되는 제1 화상 표시용 스캔 펄스, 제2 스캔 라인들(15B_1 내지 15B_n)에 순차적으로 공급되는 제2 화상 표시용 스캔 펄스를 포함한다. 센싱용 스캔 펄스는 제1 스캔 라인들(15A_1 내지 15A_n) 중에서 센싱 대상 라인에 연결된 어느 하나의 제1 스캔 라인에 공급되는 제1 센싱용 스캔 펄스, 제2 스캔 라인들(15B_1 내지 15B_n) 중에서 센싱 대상 라인에 연결된 어느 하나의 제2 스캔 라인에 공급되는 제2 센싱용 스캔 펄스를 포함한다.
데이터 구동회로(12)는 다수의 소스 드라이브 IC(SIC)를 포함한다. 데이터 구동회로(12)는 타이밍 콘트롤러(11)의 제어 하에 데이터 라인들(14A_1 내지 14A_m)에 구동에 필요한 데이터 전압들에 공급하고, 센싱 라인들(14B_1 내지 14B_m)에 기준 전압을 공급하며, 센싱 라인들(14B_1 내지 14B_m)을 통해 입력되는 센싱전압을 디지털 처리하여 타이밍 콘트롤러(11)에 공급한다. 데이터 전압은 화상 표시용 데이터 전압, 센싱용 데이터 전압, 블랙 표시용 데이터 전압, 휘도 보상용 데이터 전압 등으로 나뉘어진다.
데이터 구동회로(12)는 화상 표시용 스캔 펄스에 동기하여 서브 픽셀들에 연결된 데이터 라인들에 화상 표시용 데이터 전압을 공급하고, 센싱용 스캔 펄스에 동기하여 센싱 대상 라인의 서브 픽셀들에 연결된 데이터 라인들(14A_1 내지 14A_m), 에 센싱용 데이터 전압, 블랙 표시용 데이터 전압, 휘도 보상용 데이터 전압을 공급한다. 여기서, 화상 표시용 데이터 전압은 구동 TFT의 전기적 특성 변화를 보상하기 위한 보상값이 반영된 데이터 전압을 지시한다. 보상값은 옵셋값과 게인값을 포함할 수 있으나 이에 한정되지 않는다.
센싱용 데이터 전압은 센싱 대상 라인의 서브 픽셀들 각각의 구동 TFT를 턴 온 시키기 위해 구동 TFT의 게이트전극에 인가되는 데이터 전압을 지시한다. 블랙 표시용 데이터 전압은 센싱 대상 라인의 서브 픽셀들 각각의 구동 TFT를 턴 오프 시키기 위해 구동 TFT의 게이트 전극에 인가되는 데이터 전압을 지시한다. 휘도 보상용 데이터 전압은 센싱 대상 라인의 휘도를 센싱 직전의 화상 표시 레벨로 원복시키기 위해 인가되는 데이터 전압으로서, 센싱 직전의 화상 표시 구간(DP)에서 센싱 대상 라인에 인가된 화상 표시용 데이터 전압과 동일한 전압 레벨로 선택된다.
타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 메인클럭신호(MCLK) 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동회로(12), 스캔 구동 회로(13), 및 센싱 회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호를 발생한다. 타이밍 콘트롤러(11)는 데이터 구동회로(12)로부터 공급되는 센싱 데이터(SD)를 바탕으로 서브 픽셀의 구동 특성 변화를 보상하기 위해 화상 표시 구간(DP) 동안 표시패널(10)의 라인들(L#1~L#n)에 인가될 화상 표시용 디지털 데이터를 변조함과 아울러, 센싱 대상 라인과 다른 표시라인 간의 휘도 편차를 보상하기 위해 수직 블랭크 기간(VB) 동안 센싱 대상 라인에 인가될 휘도 보상용 디지털 데이터를 변조한다. 센싱 데이터는 ADC를 통해 출력된 디지털 데이터로서 서브 픽셀의 구동 특성 센싱 결과이다. 화상 표시용 디지털 데이터는 데이터 구동회로(12)에서 화상 표시용 데이터 전압으로 변환되는 데이터를 지시하고, 휘도 보상용 디지털 데이터는 데이터 구동회로(12)에서 휘도 보상용 데이터 전압으로 변화는 데이터를 지시한다.
도 18은 타이밍 콘트롤러(11), 데이터 구동회로(12) 및 서브 픽셀(P) 간 접속 구조를 보여준다. 도 18에서, 제1 스캔 펄스(SCAN)는 화상 표시 구간(DP) 동안의 제1 화상 표시용 스캔 펄스를, 비 표시 구간(VB) 동안의 제1 센싱용 스캔 펄스를 포함할 수 있다. 제2 스캔 펄스(SEN)는 화상 표시 구간(DP) 동안의 제2 화상 표시용 스캔 펄스를, 비 표시 구간(VB) 동안의 제2 센싱용 스캔 펄스를 포함할 수 있다.
도 18을 참조하면, 서브 픽셀(P)은 OLED, 구동 TFT(DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2)를 포함한다.
OLED는 애노드와 캐소드 사이에 배치된 유기 화합물층(HIL, HTL, EML, ETL, EIL)을 포함한다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나 이에 한정되지 않는다. OLED는 애노드와 캐소드 사이에 자신의 문턱 전압 이상의 전압이 인가될 때 발광층(EML)으로 이동하는 정공과 전자에 의해 생성된 여기자로 인하여 발광된다.
구동 TFT(DT)는 제1 노드(N1)에 접속된 게이트전극, 고전위 전원(EVDD)에 접속된 드레인전극, 및 제2 노드(N2)에 접속된 소스전극을 구비한다. 구동 TFT(DT)는 게이트-소스 간 전위차(Vgs)에 따라 OLED에 흐르는 구동전류(Ioled)를 제어한다. 구동 TFT(DT)는 게이트-소스 간 전위차(Vgs)가 문턱전압(Vth)보다 클 때 턴 온 되며, 게이트-소스 간 전위차(Vgs)가 클수록 구동 TFT(DT)의 소스-드레인 사이에 흐르는 전류(Ids)는 증가한다. 구동 TFT(DT)의 소스전위가 OLED의 문턱전압보다 커지면, 구동 TFT(DT)의 소스-드레인 간 전류(Ids)가 구동 전류(Ioled)로서 OLED를 통해 흐르게 된다. 구동 전류(Ioled)가 커질수록 OLED의 발광량이 커지며, 이를 통해 원하는 계조가 구현되게 된다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속된다.
제1 스위치 TFT(ST1)는 제1 스캔 라인(15A)에 접속된 게이트전극, 데이터 라인(14A)에 접속된 드레인전극, 및 제1 노드(N1)에 접속된 소스전극을 구비한다. 제1 스위치 TFT(ST1)는 제1 스캔 펄스(SCAN)에 응답하여 스위칭됨으로써, 데이터 라인(14A)에 충전된 데이터 전압(Vdata)을 제1 노드(N1)에 인가한다.
제2 스위치 TFT(ST2)의 게이트전극은 제2 스캔 라인(15B)에 접속되고, 제2 스위치 TFT(ST2)의 드레인전극은 제2 노드(N2)에 접속되며, 제2 스위치 TFT(ST2)의 소스전극은 센싱 라인(14B)에 접속된다. 제2 스위치 TFT(ST2)는 제2 스캔 펄스(SEN)에 응답하여 스위칭됨으로써, 제2 노드(N2)와 센싱 라인(14B)을 전기적으로 연결시킨다.
데이터 구동회로(12)는 데이터 라인(14A) 및 센싱 라인(14B)을 통해 서브 픽셀(P)에 연결되어 있다. 센싱 라인(14B)에는 제2 노드(N2)의 소스전압을 센싱 전압(Vsen)으로 저장하기 위한 센싱 커패시터(Cx)가 형성될 수 있다. 데이터 구동회로(12)는 디지털-아날로그 컨버터(DAC), 아날로그-디지털 컨버터(ADC), 초기화 스위치(SW1), 및 샘플링 스위치(SW2) 등을 포함한다.
DAC는 디지털 데이터를 입력 받아 구동에 필요한 데이터 전압(Vdata) 즉, 화상 표시용 데이터 전압, 센싱용 데이터 전압, 블랙 표시용 데이터 전압, 휘도 보상용 데이터 전압을 생성하여 데이터 라인(14A)에 출력한다. 초기화 스위치(SW1)는 초기화 제어신호(SPRE)에 응답하여 스위칭됨으로써 기준 전압(Vpre1, Vpre2)을 센싱 라인(14B)으로 출력한다. 샘플링 스위치(SW2)는 샘플링 제어신호(SSAM)에 응답하여 스위칭됨으로써, 일정 시간 동안 센싱 라인(14B)의 센싱 커패시터(Cx)에 저장된 구동 TFT(DT)의 소스전압을 센싱전압(Vsen)으로서 ADC에 공급한다. ADC는 센싱 커패시터(Cx)에 저장된 아날로그 센싱전압을 디지털 값(Vsen)으로 변환하여 타이밍 콘트롤러(11)에 공급한다. 센싱 커패시터(Cx)는 별도의 커패시터로 생성되거나, 센싱 라인(14B)에 연결된 기생 용량(parasitic capacitor)로 구현될 수 있다.
도 19 및 도 20은 픽셀들의 휘도 편차를 설명하기 위한 도면들이다.
도 19에서, 화상 표시 구간(DP)에서 입력 영상을 화면 상에서 재현하기 위한 구동 모드와, 수직 블랭크 기간(VB)에서 구동 TFT의 전기적 특성 변화를 센싱하고 원 이미지와 동일한 휘도 원복 이미지를 구현하기 위한 센싱 모드가 도시되어 있다. 구동 모드에서, 서브 픽셀들(P)은 화상 표시용 초기화기간(①), 화상 표시용 프로그래밍기간(②), 및 화상 표시용 발광기간(③)으로 구동될 수 있다. 센싱 모드에서, 서브 픽셀들(P)은 센싱용 초기화기간(T1), 센싱용 프로그래밍기간(T2), 센싱기간(T3), 샘플링기간(T4), 휘도 보상용 초기화기간(T5), 휘도 보상용 프로그래밍기간(T6), 및 휘도 보상용 발광기간(T7)으로 구동될 수 있다.
화상 표시용 초기화기간(①)과 화상 표시용 프로그래밍기간(②)에 대응되는 화상 표시용 스캔 펄스(SCAN(D),SEN(D))는 휘도 보상용 초기화기간(T5)과 휘도 보상용 프로그래밍기간(T6)에 대응되는 휘도 보상용 스캔 펄스(SCAN(S),SEN(S))와 비교하여 그 펄스 형태가 다르다. 이 차이는 도 20과 같이 서브 픽셀들(P)의 충전양 편차를 초래한다. 휘도 보상용 프로그래밍기간(T6)을 화상 표시용 프로그래밍기간(②)과 동일하게 설정하더라도, 제1 휘도 보상용 스캔 펄스(SCAN(S))는 제1 화상 표시용 스캔 펄스(SCAN(D))에 비해 포화(saturation) 구간이 넓으므로, 휘도 보상용 프로그래밍기간(T6) 동안 구동 TFT의 게이트전극에 충전되는 휘도 보상용 데이터 전압(Vdata_RCV)의 충전량(C1)은 화상 표시용 프로그래밍기간(②) 동안 구동 TFT의 게이트전극에 충전되는 화상 표시용 데이터 전압(Vdata_NDR)의 충전량(C2)에 비해 커질 수 있다. 따라서, 도 21에 도시된 바와 같이 상대적으로 충전량이 큰 휘도 보상용 데이터 전압(Vdata_RCV)이 서브 픽셀(P)이 공급될 때, 휘도가 높아질 수 있다.
이렇게 원복 이미지와 화상 이미지 간에 휘도가 달라지면, 동일 화상 프레임 동안, RT 센싱이 진행되는 센싱 대상 라인과 RT 센싱되지 않는 비 센싱 대상 라인들 간에 휘도 편차가 발생된다. 휘도 편차는 센싱 대상 라인의 표시 위치에 따라 그 정도가 달라진다. 상기 센싱 대상 라인이 원복 이미지의 표시듀티가 점점 길어지는 표시패널의 하단부에 가깝게 위치할수록 상기 휘도 편차의 정도는 커진다.
센싱 대상 라인과 비 센싱 대상 라인 간의 휘도 편차를 최소화하기 위해, 도 22와 같이 화상 표시용 데이터 전압을 충전하기 위한 화상 표시용 스캔 펄스와 휘도 보상용 데이터 전압을 충전하기 위한 휘도 보상용 스캔 펄스를 동일한 형태로 공급할 수 있다.
도 22를 참조하면, 휘도 보상용 초기화기간(T5)과 휘도 보상용 프로그래밍기간(T6)에 대응되는 휘도 보상용 스캔 펄스(SCAN(S),SEN(S))는, 화상 표시용 초기화기간(①)과 화상 표시용 프로그래밍기간(②)에 대응되는 화상 표시용 스캔 펄스(SCAN(D),SEN(D))와 비교하여 그 펄스 형태가 유사하다.
제1 휘도 보상용 스캔 펄스(SCAN(S))의 세츄레이션(saturation) 유지폭은 제1 화상 표시용 스캔 펄스(SCAN(D))의 그것과 동일하게 됨으로, 휘도 보상용 프로그래밍기간(T6) 동안 구동 TFT의 게이트전극에 충전되는 휘도 보상용 데이터 전압(Vdata_RCV)의 충전량(C1)은 화상 표시용 프로그래밍기간(②) 동안 구동 TFT의 게이트전극에 충전되는 화상 표시용 데이터 전압(Vdata_NDR)의 충전량(C2)과 동일하게 된다. 따라서, 도 23과 같이 휘도 보상용 데이터 전압(Vdata_RCV)에 의한 원복 이미지는, 화상 표시용 데이터 전압(Vdata_NDR)에 의한 화상 이미지와 동일한 휘도를 구현할 수 있다. 그 결과, 동일 화상 프레임 동안, 센싱 대상 라인과 비 센싱 대상 라인들 간에 휘도 편차가 감소된다.
도 24 및 도 25를 참조하면, 타이밍 콘트롤러(11)는 1 프레임 기간의 화상 표시 구간(DP) 내에서 원 화상을 표시하기 위하여 모든 라인들의 서브 픽셀들(P)에 입력 영상의 데이터를 기입한다(S10). 타이밍 콘트롤러(11)는 화상 표시 구동이 완료되고 프레임 기간의 수직 블랭크 기간(VB)이 시작될 때(S20), RT 센싱을 시작한다(S30).
타이밍 콘트롤러(11)는 프레임 기간을 카운트하여 현재 프레임 기간이 몇 번째 프레임 기간인지를 판단하고, 이 판단 결과에 따라 현재 프레임 기간의 블랭크 기간(VB)에 RT 센싱할 센싱 대상 라인을 판정한다.(S40)
타이밍 콘트롤러(11)는 블랙 이미지로 인한 휘도 감소를 보상하기 위한 보상값을 도출하되, 센싱 대상 라인의 위치에 맞는 보상값을 도출한다. 이를 위해, 타이밍 콘트롤러(11)는 위치별 보상값이 미리 저장된 룩업 테이블(Look-up table)의 보상값을 조회하거나 또는, 위치별 보상값을 함수식으로부터 직접 얻을 수 있다.(S50)
타이밍 콘트롤러(11)는 보상값을 기초로 보상된 휘도 보상용 데이터를 출력함으로써, 센싱 대상 라인과 비 센싱 대상 라인 간의 휘도 차이를 더욱 줄일 수 있다.
보상값은 센싱 대상 라인의 위치에 따라 달라질 수 있다. 예를 들어, 보상값은, 도 26과 같이 데이터 기입 순서가 가장 빠른 표시패널(10)의 제1 라인(#1)으로부터 데이터 기입 순서가 가장 늦은 마지막 라인(#1080)으로 갈수록 점점 작은 값으로 설정될 수 있다.
도 27 및 도 28은 본 발명의 다른 실시예에 따른 OLED 표시장치를 보여 준다.
도 27 및 도 28을 참조하면, 표시패널(10)에는 다수의 데이터 라인(14A) 및 센싱 라인(14B)과, 스캔 라인들(15)이 교차되고, 이 교차영역마다 서브 픽셀들(P)이 매트릭스 형태로 배치된다.
서브 픽셀(P)들 각각은 데이터 라인들(14A) 중 어느 하나에, 센싱 라인들(14B) 중 어느 하나에, 그리고 스캔 라인들(15) 중 어느 하나에 접속된다. 센싱 라인들(14B)은 전술한 패널 배선이다. 각 서브 픽셀(P)은 스캔 라인(15)을 통해 입력되는 스캔 펄스에 응답하여, 데이터 라인(14A)과 전기적으로 연결되어 데이터 라인(14A)으로부터 데이터 전압을 입력받고, 센싱 라인(14B)을 통해 센싱신호를 출력한다.
서브 픽셀(P) 각각은 전원 회로로부터 고전위 구동전압(EVDD)과 저전위 구동전압(EVSS)을 공급받는다. 서브 픽셀(P)은 OLED, 구동 TFT, 제1 및 제2 스위치 TFT, 및 스토리지 커패시터를 포함할 수 있다. 서브 픽셀(P)을 구성하는 TFT들은 p 타입으로 구현되거나 또는, n 타입으로 구현될 수 있다. 또한, 서브 픽셀(P)을 구성하는 TFT들의 반도체층은, 아몰포스 실리콘 또는, 폴리 실리콘 또는, 산화물을 포함할 수 있다.
서브 픽셀(P) 각각은 화상 구현을 위한 구동 모드와, 서브 픽셀(P)의 구동 특성을 센싱하기 위한 센싱 모드로 동작한다. 센싱 모드는 파워 온 시퀀스 동안 구동 모드에 앞서 소정 시간 동안 수행되거나 또는, 구동 모드 내에서 수직 블랭크 기간(VB)에 수행될 수 있다.
데이터 구동회로(12)는 다수의 소스 드라이브 IC(SIC)를 포함한다. 데이터 구동회로(12)는 데이터 라인(14A)에 연결된 DAC와, 센싱 라인(14B)에 연결된 센싱 유닛 및 ADC를 포함할 수 있다. DAC는 구동 모드에서 타이밍 콘트롤러(11)의 제어 하에 입력 영상의 데이터(RGB)를 데이터 전압으로 변환하여 데이터 라인들(14A)에 공급한다. DAC는 센싱 모드에서 타이밍 콘트롤러(11)의 제어 하에 센싱용 데이터 전압을 생성하여 데이터 라인들(14A)에 공급한다.
센싱 유닛은 센싱 라인(14B)을 통해 입력되는 전류 적분기(CI)와 전류 적분기(CI)의 출력을 샘플링 및 홀딩하는 샘플링 회로(SH)를 포함한다. 데이터 구동회로(12)의 ADC는 샘플링 회로(SH)들의 출력을 순차적으로 디지털 데이터로 변환하여 센싱 데이터(SD)로서 타이밍 콘트롤러(11)로 전송한다.
스캔 구동 회로(13)는 타이밍 콘트롤러(11)의 제어 하에 구동 모드에서 화상 표시용 스캔 펄스를 생성하고, 그 스캔 펄스를 시프트(shift)한다. 스캔 구동 회로(13)는 센싱 모드에서 센싱용 스캔 펄스를 생성하고, 그 스캔 펄스를 시프트한다. 센싱용 스캔 펄스는 화상 표시용 스캔 펄스에 비해 온 펄스 구간이 넓을 수 있다. 센싱용 스캔 펄스의 온 펄스 구간은 1 라인 센싱 온 타임 내에, 한 개 또는 다수 개 포함될 수 있다. 여기서, 1 라인 센싱 온 타임이란 1 라인의 서브 픽셀들을 동시에 센싱하는 데 필요한 시간이다.
타이밍 콘트롤러(11)는 입력 영상 신호와 동기되는 타이밍 신호들(Vsync, Hsync, MCLK, DE)에 기초하여 데이터 구동회로(12), 스캔 구동 회로(13) 및 센싱회로의 동작 타이밍을 제어하기 위한 타이밍 제어신호를 생성한다. 타이밍 콘트롤러(11)는 구동 모드와 센싱 모드를 구분하고, 각 구동에 맞게 데이터 구동회로(12), 스캔 구동 회로(13) 및 센싱 회로를 제어한다.
타이밍 콘트롤러(11)는 센싱 모드시 센싱용 데이터 전압에 대응되는 디지털 데이터를 데이터 구동회로(12)에 전송할 수 있다. 타이밍 콘트롤러(11)는 센싱 모드시 데이터 구동회로(12)로부터 전송되는 센싱 데이터(SD)를 미리 설정된 보상 알고리즘에 적용하여, 문턱전압 편차(ㅿVth)와 이동도 편차(ㅿK)를 도출한 후 그 편차들을 보상할 수 있는 보상 데이터를 메모리(16)에 저장한다. 타이밍 콘트롤러(11)는 구동 모드에서 메모리(16)에 저장된 보상 데이터를 이용하여 입력 영상의 디지털 비디오 데이터(RGB)를 변조한 후에 데이터 구동회로(12)에 전송한다.
도 29는 도 28에 도시된 서브 픽셀과 센싱 유닛의 접속 구조를 보여주는 도면이다. 도 30은 센싱용 스캔 펄스(SCAN)의 온 펄스 구간으로 정의되는 1 라인 센싱 온 타임 내에서, 서브 픽셀들 각각에 대한 1회 센싱 파형을 보여 준다.
도 29를 참조하면, 서브 픽셀(P)은 OLED, 구동 TFT (DT), 스토리지 커패시터(Cst), 제1 스위치 TFT(ST1), 및 제2 스위치 TFT(ST2) 등을 포함한다.
전류 적분기(CI)는 센싱 라인(14B)에 연결되어 센싱 라인(14B)으로부터 구동 TFT의 소스-드레인 간 전류(Ids)를 입력받는 반전 입력단자(-), 기준 전압(Vpre)을 입력 받는 비 반전 입력단자(+), 적분값(Vsen)을 출력하는 출력 단자를 포함한 연산 증폭기(AMP)와, 연산 증폭기(AMP)의 반전 입력단자(-)와 출력 단자 사이에 접속된 적분 커패시터(Cfb)와, 적분 커패시터(Cfb)의 양단에 접속된 제1 스위치(SW1)를 포함한다.
샘플링 회로(SH)는 샘플링 신호(SAM) 신호에 따라 스위칭되는 제2 스위치(SW2), 홀딩 신호(HOLD) 신호에 따라 스위칭되는 제3 스위치(SW3), 및 제2 스위치(SW2)와 제3 스위치(SW3) 사이에 일단이 접속되고 타단이 기저전압원(GND)에 접속된 홀딩 커패시터(Holding capacitor, Ch)를 포함한다.
도 30을 참조하면, 센싱 모드는 초기화 기간(Tinit), 센싱 기간(Tsen), 및 샘플링 기간(Tsam)으로 나뉘어진다.
초기화 기간(Tinit)에서 제1 스위치(SW1)의 턴-온(turn-on)으로 인해 연산 증폭기(AMP)는 이득(gain)이 1인 단일 이득 증폭기(unit gain amplifier)로 동작한다. 초기화 기간(Tinit)에서 연산 증폭기(AMP)의 입력 단자들(+, -)과 출력 단자, 센싱 라인(14B), 및 제2 노드(N2)는 모두 기준 전압(Vpre)으로 초기화된다.
초기화 기간(Tinit) 중에 데이터 구동회로(12)의 DAC를 통해 센싱용 데이터 전압(Vdata-SEN)이 제1 노드(N1)에 인가된다. 그에 따라 구동 TFT(DT)에는 제1 노드(N1)와 제2 노드(N2)의 전위차{(Vdata-SEN)-Vpre}에 상응하는 소스-드레인 간 전류(Ids)가 흘러 안정화된다. 초기화 기간(Tinit) 중에 증폭기(AMP)는 계속해서 유닛 게인 버퍼로 동작하므로, 출력 단자의 전위는 기준 전압(Vpre)으로 유지된다.
센싱 기간(Tsen)에서 제1 스위치(SW1)의 턴 오프로 인해 연산 증폭기(AMP)는 전류 적분기(CI)로 동작하여 구동 TFT(DT)에 흐르는 소스-드레인 간 전류(Ids)를 적분한다. 센싱 기간(Tsen)에서 연산 증폭기(AMP)의 반전 입력단자(-)에 유입되는 전류(Ids)에 의해 적분 커패시터(Cfb)의 양단 전위차는 센싱 시간이 경과 할수록, 즉 축적되는 전류값(Ids)가 증가할수록 커진다.
연산 증폭기(AMP)의 특성상 반전 입력단자(-) 및 비 반전 입력단자(+)는 가상 접지(Virtual Ground)를 통해 단락(short circuit)되어 서로 간의 전위차가 0이 되므로, 센싱 기간(Tsen)에서 반전 입력단자(-)의 전위는 적분 커패시터(Cfb)의 전위차 증가에 상관없이 기준 전압(Vpre)으로 유지된다. 이 때, 적분 커패시터(Cfb)의 양단 전위차에 대응하여 연산 증폭기(AMP)의 출력 단자 전위가 낮아진다. 이러한 원리로 센싱 기간(Tsen)에서 센싱 라인(14B)을 통해 유입되는 전류(Ids)는 적분 커패시터(Cfb)를 통해 전압값인 적분값(Vsen)으로 생성된다. 전류 적분기 출력값(Vout)의 하강 기울기는 센싱 라인(14B)을 통해 유입되는 전류량(Ids)이 클수록 증가하므로 적분값(Vsen)의 크기는 상기 전류량(Ids)이 클수록 오히려 작아진다. 센싱 기간(Tsen)에서 적분값(Vsen)은 제2 스위치(SW2)를 경유하여 홀딩 커패시터(Ch)에 저장된다.
샘플링 기간(Tsam)에서 제3 스위치(SW3)가 턴 온 되면, 홀딩 커패시터(Ch)에 저장된 적분값(Vsen)이 제3 스위치(SW3)를 경유하여 ADC에 입력된다. 적분값(Vsen)은 ADC에서 디지털 데이터로 변환되어 센싱 데이터(SD)로 변환되어 타이밍 콘트롤러(11)에 전송된다. 센싱 데이터(SD)는 타이밍 콘트롤러(11)에서 구동 TFT의 문턱전압 편차(ㅿVth)와 이동도 편차(ㅿK) 보상을 판단하는 기본 데이터로 활용된다.
타이밍 콘트롤러(11)의 메모리에는 적분 커패시터(Cfb)의 커패시턴스, 기준 전압값(Vpre), 센싱 시간값(Tsen)이 미리 디지털 코드로 저장되어 있다. 따라서, 타이밍 콘트롤러(11)는 적분값(Vsen)에 대한 디지털 코드인 센싱 데이터(SD)으로부터 구동 TFT(DT)에 흐르는 소스-드레인 간 전류(Ids=Cfb*ㅿV/ㅿt, 여기서, ㅿV=Vpre-Vsen, ㅿt=Tsen)를 계산할 수 있다.
타이밍 콘트롤러(11)는 구동 TFT(DT)에 흐르는 소스-드레인 간 전류(Ids)를 보상 알고리즘에 적용하여 편차값들(문턱전압 편차(ㅿVth)와 이동도 편차(ㅿK))과 편차 보상을 위한 보상 데이터(Vth+ㅿVth,K+ㅿK)를 도출한다. 보상 알고리즘은 룩업 테이블 또는, 계산 로직으로 구현될 수 있다.
적분기(CI)의 커패시터(Cfb)는 센싱 라인(14B)의 기생 용량에 비해 수백 분의 1 만큼 작은 용량을 가지기 때문에 센싱 가능한 수준까지 전류(Ids)를 입력 받는 데 필요한 시간이 전압 센싱 방식에 비해 훨씬 짧다. 전압 센싱 방식은 문턱전압 센싱시 구동 TFT의 소스전압이 세츄레이션 된 이후에 그 전압을 센싱 전압으로 샘플링하였기 때문에 센싱 시간이 길어졌다. 이에 비하여, 전류 센싱 방식은 문턱전압 및 이동도 센싱시 전류 센싱을 통해 짧은 시간 내에 구동 TFT의 소스-드레인 전류를 적분하고, 그 적분값을 샘플링할 수 있어 센싱 시간을 크게 단축할 수 있다.
전류 적분기(CI)의 적분 커패시터(Cfb)는 센싱 라인의 기생 용량과 달리, 표시패널(10)의 부하에 따라 저장값이 변동되지 않고, 캘리브레이션이 용이하여 정확한 센싱값 획득이 가능하다.
본 발명의 전류 센싱 방식은 종래 전압 센싱 방식에 비해, 저전류 센싱이 가능하고 또한 고속 센싱이 가능한 잇점이 있다. 저전류 및 고속 센싱 가능하기 때문에, 본 발명의 전류 센싱 방식은 센싱 성능을 제고하기 위해 1 라인 센싱 온 타임 내에서, 서브 픽셀들 각각에 대해 다수회 센싱하는 것도 가능하다.
도 31 내지 도 33은 본 발명의 실시예에 따른 멀티 타임 전류 센싱 방법을 보여 주는 도면들이다. 도 31 내지 도 33에서, 멀티 타임 전류 센싱 방법은 2회 전류 센싱으로 예시되어 있으나 이에 한정되지 않는다. 예컨대, 본 발명의 멀티 타임 전류 센싱 방법은 서브 픽셀들 각각에 대하여 2회 이상의 전류 센싱에도 적용될 수 있다.
도 31 및 도 32를 참조하면, 1 라인 센싱 온 타임 내에서 동일 서브 픽셀을 대상으로 센싱 및 샘플링 동작은 2회 이루어질 수 있다. 1 라인 센싱 온 타임은 제1 레벨(LV1)의 센싱용 데이터 전압(Vdata-SEN)으로 제1 소스-드레인 전류값(Ids1)을 적분하는 제1 센싱&샘플링 기간(S&S1)과, 제2 레벨(LV2)의 센싱용 데이터 전압(Vdata-SEN)으로 제2 소스-드레인 전류값(Ids2)을 적분하는 제2 센싱&샘플링 기간(S&S2)을 포함한다. 제1 및 제2 센싱&샘플링 기간(S&S1,S&S2)에 앞서 각각 초기화 기간(Tinit)이 할당될 수 있다.
제1 레벨(LV1) 및 제2 레벨(LV2)의 센싱용 데이터 전압(Vdata-SEN)은 동일 전압으로 설정될 수 있다. 제1 레벨(LV1)은 전체 계조 구간에서 소정 범위의 저계조 전류값(Ids1)에 대응되는 크기로, 제2 레벨(LV2)은 전체 계조 구간에서 소정 범위의 고계조 전류값(Ids2)에 대응되는 크기로 입력될 수 있으며, 이와 반대로 입력될 수도 있다. 제1 레벨(LV1)은 전체 계조 구간에서 소정 범위의 저계조 전류값 및 소정 범위의 고계조 전류값 중 어느 하나에 대응되는 전압 크기로 입력될 수 있고, 제2 레벨(LV2)은 소정 범위의 저계조 전류값 및 소정 범위의 고계조 전류값 중 나머지 하나에 대응되는 전압 크기로 입력될 수 있다.
1차 초기화 기간(Tinit)에서는 도 25의 초기화 기간(Tinit)과 같은 동작, 즉 초기화 동작 및 소스-드레인 간 전류(Ids) 안정화 동작이 1차 수행된다.
제1 센싱&샘플링 기간(S&S1)에서는 센싱 기간(Tsen) 및 샘플링 기간(Tsam)과 같은 동작, 제1 소스-드레인 전류값(Ids1)을 센싱하여 1차 적분하고, 1차 적분값(Vsen1)을 샘플링하여 1차 ADC 처리한 후 제1 디지털 센싱값을 내부 래치에 저장한다.
2차 초기화 기간(Tinit)에서는 도 25의 초기화 기간(Tinit)과 같은 동작, 즉 초기화 동작 및 소스-드레인 간 전류(Ids) 안정화 동작이 2차 수행된다.
제2 센싱&샘플링 기간(S&S2)에서는 센싱 기간(Tsen) 및 샘플링 기간(Tsam)과 같은 동작, 제2 소스-드레인 전류값(Ids2)을 센싱하여 2차 적분하고, 2차 적분값(Vsen2)을 샘플링하여 2차 ADC 처리한 후 제2 디지털 센싱값을 내부 래치에 저장한다.
제1 및 제2 센싱&샘플링 기간(S&S1,S&S2)에 각각 포함되는 센싱 기간(Tsen)의 크기는 서로 동일하다.
타이밍 콘트롤러(11)는 제1 및 제2 디지털 센싱값에 기초하여 제1 및 제2 소스-드레인 전류값(Ids1,Ids2)을 계산하고, 계산 로직 또는 룩업 테이블을 이용하여 원하는 편차값들(ㅿVth,ㅿK)을 도출할 수 있다.
타이밍 콘트롤러(11)는 계산된 제1 및 제2 소스-드레인 전류값(Ids1,Ids2)을 각각 OLED 전류 수식(Ids=K(Vgs-Vth)2)에 적용하여 2개의 전류 수식들(Ids1=K(Vgs1-Vth)2,Ids2=K(Vgs2-Vth)2)을 얻고, 이 수식들을 연산하여 해당 서브 픽셀의 문턱전압(Vth)을 먼저 계산한 후, 그 값을 상기 OLED 전류 수식들 어느 하나에 대입하여 이동도(K)를 계산할 수 있다. 그리고, 계산된 문턱전압(Vth) 및 이동도(K)를 미리 저장된 기준값들과 비교하여 원하는 편차값들(ㅿVth,ㅿK)을 도출할 수 있다.
타이밍 콘트롤러(11)는 계산된 제1 및 제2 소스-드레인 전류값(Ids1,Ids2)을 미리 저장된 기준 전류값과 비교하여 제1 및 제2 전류 편차값을 계산하고, 제1 및 제2 전류 편차값을 각각 리드 어드레스로 하여 문턱전압 편차값(ㅿVth)과 이동도 편차값(ㅿK)을 도출할 수 있다.
구동 TFT의 소스-드레인 전류가 저계조 구간에서는 문턱전압의 변화에 영향을 많이 받고, 고계조 구간에서는 이동도의 변화에 영향을 많이 받는다는 것이 알려져 있다. 따라서, 타이밍 콘트롤러(11)는 룩업 테이블을 이용하여 도 38에 도시된 바와 같이 상대적으로 작은 제1 소스-드레인 전류값(Ids1)을 기반으로 문턱전압 편차값(ㅿVth)을 도출할 수 있고, 상대적으로 큰 제2 소스-드레인 전류값(Ids2)을 기반으로 이동도 편차값(ㅿK)을 도출할 수 있다.
타이밍 콘트롤러(11)는 제1 및 제2 센싱&샘플링 기간(S&S1,S&S2)에 대해 동일한 안정화 조건을 부여하기 위하여, 스캔 구동 회로(13)의 동작을 제어하여 도 28과 같이 센싱용 스캔 펄스(SCAN)의 온 펄스 구간이 1 라인 센싱 온 타임 내에 2개 이상 포함되도록 센싱용 스캔 펄스(SCAN)를 멀티 펄스 형태로 생성할 수 있다. 안정화 조건에는 게이트 딜레이(delay), 데이터 충전 딜레이 등이 포함될 수 있다.
도 34는 파워 온 시퀀스 동안 서브 픽셀 구동 특성 변화의 보상 방법을 보여주는 흐름도이다. 도 35는 RT 센싱을 이용한 서브 픽셀 구동 특성 변화의 보상 방법을 보여 주는 흐름도이다. 도 36 및 도 37은 파워 온 시퀀스에서 초기 비 표시기간, 유효 표시기간, 수직 블랭크 기간 등을 보여주는 도면들이다.
도 34에 도시된 보상 방법은 파워 온 시퀀스 동안 소정의 초기 비 표시기간(X1) 동안 모든 서브 픽셀들에 대해 수행되는 센싱 모드를 포함한다. 도 35에 도시된 보상 방법은 구동 모드 기간 동안 수직 블랭크 기간(BP)에 1 라인에 배치된 서브 픽셀들을 실시간 센싱한 결과를 바탕으로 서브 픽셀들의 구동 특성 변화를 보상한다.
초기 비 표시기간(X1)은 도 36과 같이 구동전원 인에이블신호(PON)의 인가시점부터 수십~수백 프레임 경과할 때까지의 비 표시기간으로 정의될 수 있다. 수직 블랭크 기간(BP)은 도 36 및 도 37과 같이 화상이 표시되는 유효 표시기간들(AP) 사이의 비 표시기간으로 정의될 수 있다. 초기 비 표시기간(X1) 및 수직 블랭크 기간(BP)에서는 데이터 인에이블 신호(DE)가 발생되지 않으며 그에 따라 화상 표시용 데이터 전압이 수직 블랭크 기간(BP)에서 서브 픽셀에 공급되지 않는다.
도 34를 참조하면, 본 발명은 파워 온 시퀀스 동안 메모리로부터 서브 픽셀들의 이전 문턱전압(Vth)과 이동도(K)를 메모리로부터 읽어 들인다. 이어서, 본 발명은 선택된 라인에 대하여 전술한 멀티 타임 전류 센싱 방식을 적용하여 서브 픽셀들 각각에서 센싱 데이터(SD)를 얻는다. 이어서, 본 발명은 서브 픽셀들 각각에서 센싱 데이터(SD)로부터 구한 현재의 문턱전압(Vth) 및 이동도(K)를 메모리부터 읽어 들인 이전 문턱전압(Vth) 및 이동도(K)와 각각 비교하여 문턱전압 편차값(ㅿVth)과 이동도 편차값(ㅿK)을 산출한 후, 편차값들을 보상할 수 있는 보상 데이터(Vth+ㅿVth,K+ㅿK)를 메모리에 저장한다.
도 35를 참조하면, 수직 블랭크 기간(BP)에 이전 보상시에 저장된 서브 픽셀들의 이전 문턱전압(Vth(n-1))과 이동도(K(n-1))를 메모리로부터 읽어 들인다. 이어서, 본 발명은 선택된 라인의 서브 픽셀들 각각에 대하여 멀티 타임 전류 센싱 방식을 적용하여 다수의 센싱 데이터(SD)를 얻는다. 이어서, 본 발명은 센싱 데이터(SD)로부터 구한 현재의 문턱전압(Vth) 및 이동도(K)를 메모리부터 읽어 들인 이전 문턱전압(Vth(n-1)) 및 이동도(K(n-1))와 각각 비교하여 문턱전압 편차값(ㅿVth)과 이동도 편차값(ㅿK)을 산출한 후, 편차값들을 보상할 수 있는 보상 데이터(Vth+ㅿVth,K+ㅿK)를 메모리에 저장한다.
도 38은 본 발명의 멀티 타임 전류 센싱 방법에서 나타날 수 있는 ADC의 오버 레인지(over range) 상황을 보여주는 도면이다.
ADC는 아날로그 신호를 디지털 신호 형태의 데이터로 변환하는 특수한 부호기이다. ADC는 그 입력 전압 범위 즉, 센싱 레인지가 정해져 있다. ADC의 전압 범위는 AD 변환의 분해능에 따라 달라질 수 있으나, 통상 Evref(ADC 기준 전압) ~ Evref+3V로 설정될 수 있다. 여기서, AD 변환의 분해능이란 아날로그 입력 전압을 디지털 값으로 변환할 수 있는 비트값을 지시한다. ADC에 입력되는 아날로그 신호가 ADC의 입력 범위를 벗어나는 경우, ADC의 출력값은 입력 전압 범위의 하한값으로 언더 플로우(underflow)되거나 또는, 입력 전압 범위의 상한값으로 오버 플로우(overflow) 될 수 있다.
본 발명은 멀티 타임 전류 센싱 방식에 따라 각 서브 픽셀 당 적어도 2 회 이상의 센싱 과정을 통해 서로 다른 크기의 아날로그 적분값들(Vsen)을 생성한다. 전류 적분기(CI)에 유입되는 전류값(Ids)이 큰 경우에, 적분값(Vsen)의 크기는 작아지고, 반대로 전류 적분기(CI)에 유입되는 전류값(Ids)이 작은 경우에는 출력되는 적분값(Vsen)의 크기는 커진다. 따라서, 다양한 크기의 적분값들(Vsen) 중에서 일부가 ADC의 입력 범위를 벗어날 수 있다.
도 38의 예에서, ADC의 입력 범위가 2V~5V일 때 제1 전류값(Ids1)에 따른 1차 적분값(Vsen1)이 4V, 제1 전류값(Ids1)보다 큰 제2 전류값(Ids2)에 따른 2차 적분값(Vsen2)이 1.5V이다.
도 38을 참조하면, 1차 적분값(Vsen1)인 4V는 ADC의 입력 범위(2V~5V)에 속하므로 정상적으로 출력될 수 있는 데 반해, 2차 적분값(Vsen2)인 1.5V는 ADC의 입력 범위(2V~5V)를 벗어나므로 그에 가까운 입력 전압 범위(2V~5V)의 하한값(2V)으로 언더 플로우 되어 출력될 수 있다.
이렇게 ADC의 오버 레인지(over range) 현상이 생기면 센싱의 정확도가 떨어진다. 따라서, ADC의 오버 레인지(over range) 현상을 방지할 수 있는 추가 방안이 요구된다.
도 39는 ADC의 오버 레인지 현상을 방지할 수 있는 일 실시예를 보여주는 도면이다.
도 39를 참조하면, 전류 적분기(CI)의 출력값(Vout)에서 하강 기울기가 상대적으로 큰 제1 센싱 & 샘플링 기간(S&S1)은 전류 적분기(CI) 출력값(Vout)의 하강 기울기가 상대적으로 작은 제2 센싱 & 샘플링 기간(S&S2)에 비해, 언더 플로우(Underflow) 될 가능성이 크다.
본 발명은 제1 센싱 & 샘플링 기간(S&S1)에서의 센싱 기간(Tsen1)을 제2 센싱 & 샘플링 기간(S&S2)에서의 센싱 기간(Tsen2)에 비해 줄임으로써 1차 적분값(Vsen1)을 2V에서 3.5V로 상향 조정하여 1차 적분값(Vsen1)이 ADC의 입력 전압 범위(2V~5V)를 만족하도록 보정할 수 있다.
도 40 내지 도 42는 ADC의 오버 레인지 현상을 방지할 수 있는 다른 실시예들을 보여주는 도면들이다.
도 40을 참조하면, 본 발명의 표시장치는 타이밍 콘트롤러(11)의 제어 하에 전류 적분기(CI)에 포함된 적분 커패시터(Cfb)의 커패시턴스를 조정하기 위한 커패시턴스 제어부(22)를 더 포함할 수 있다. 적분 커패시터(Cfb)는 연산 증폭기(AMP)의 반전 입력단(-)에 병렬 접속된 다수의 커패시터들(Cfb1,Cfb2,Cfb3)을 포함하되, 커패시터들(Cfb1,Cfb2,Cfb3) 각각의 타단은 서로 다른 커패시턴스 조정용 스위치들(S11, S12, S13)을 통해 연산 증폭기(AMP)의 출력단에 접속될 수 있다. 적분 커패시터(Cfb)의 합성 커패시턴스는 온 되는 커패시턴스 조정용 스위치(S11, S12, S13)의 개수에 따라 결정된다.
타이밍 콘트롤러(11)는 센싱 데이터(SD)를 분석하여, ADC의 하한값 및 상한값과 동일한 디지털 센싱값들(SD)의 비율에 따라 커패시턴스 제어부(22)의 동작을 제어하여 적절한 스위칭 제어신호를 생성한다. 커패시턴스 조정용 스위치(S11, S12, S13)는 커패시턴스 제어부(22)로부터 입력되는 스위칭 제어신호에 따라 온/오프 된다. 적분 커패시터(Cfb)의 합성 커패시턴스가 클수록 전류 적분기 유닛(CI)의 출력값(Vout)에 대한 하강 기울기는 작아지며, 반대로 적분 커패시터(Cfb)의 합성 커패시턴스가 작을수록 전류 적분기 유닛(CI)의 출력값(Vout)에 대한 하강 기울기는 커진다.
타이밍 콘트롤러(11)는 커패시턴스 제어부(22)를 통해 턴 온 되는 커패시턴스 조정용 스위치(S11, S12, S13)의 갯수를 제어함으로서, ADC의 출력값이 입력 전압 범위의 하한값으로 언더 플로우(underflow)되는 경우에는 적분 커패시터(Cfb)의 합성 커패시턴스를 증가시키고, 반대로 ADC의 출력값이 입력 전압 범위의 상한값으로 오버 플로우(overflow)되는 경우에는 적분 커패시터(Cfb)의 합성 커패시턴스를 감소시킬 수 있다.
적분 커패시터(Cfb)의 합성 커패시턴스를 제어함으로써 도 41과 같이 ADC의 오버 레인지 상황을 방지할 수 있다. 도 41과 같이 전류 적분기(CI) 출력값(Vout)의 하강 기울기가 상대적으로 큰 제2 센싱 & 샘플링 기간에서 전류 적분기(CI) 출력값(Vout)의 하강 기울기 전압(Vsen2)이 상대적으로 작은 제1 센싱 & 샘플링 기간에 비해, 언더 플로우될 가능성이 크다.
본 발명은 제2 센싱 & 샘플링 기간 동안 동작하는 적분 커패시터(Cfb)의 합성 커패시턴스(3pF)를, 제1 센싱 & 샘플링 기간 동안 동작하는 적분 커패시터(Cfb)의 합성 커패시턴스(1.5pF)에 비해 2배 늘림으로써, 1차 적분값(Vsen1)을 2V에서 4V로 상향 조정하여 2차 적분값(Vsen2)이 ADC의 입력 전압 범위(2V~5V)를 만족하도록 보정할 수 있다.
본 발명의 표시장치는 타이밍 콘트롤러(11)의 제어 하에 ADC 기준 전압(Evref)을 조정하기 위한 프로그래머블 전압 조정 IC(24)를 더 포함할 수 있다.
타이밍 콘트롤러(11)는 디지털 센싱값들(SD)을 분석하여, ADC의 하한값 및 상한값과 동일한 디지털 센싱값들(SD)의 비율에 따라 프로그래머블 전압 조정 IC(24)의 동작을 제어하여 ADC 기준 전압(Evref)을 조정할 수 있다.
ADC 기준 전압(Evref)을 조정함으로써 ADC의 오버 레인지 상황이 방지되는 일 예가 도 42에 도시되어 있다. 본 발명의 멀티 타임 전류 센싱 방식에서, 도 42와 같이 전류 적분기(CI) 출력값(Vout)의 하강 기울기가 상대적으로 큰 제2 센싱 & 샘플링 기간에서는, 전류 적분기(CI) 출력값(Vout)의 하강 기울기가 상대적으로 작은 제1 센싱 & 샘플링 기간에 비해, 2차 적분값(Vsen2)이 언더 플로우 될 가능성이 크다.
본 발명은 1차 적분값(Vsen1)인 4V를 디지털 처리할 때의 ADC 기준 전압(Evref)은 원래의 2V로 유지시키고, 2차 적분값(Vsen2)인 2V를 디지털 처리할 때의 ADC 기준 전압(Evref)은 원래의 2V에서 0V로 하향 조정한다. 이러한 하향 조정에 의해 2차 적분값(Vsen2) 2V는 ADC의 입력 전압 범위(0V~3V)를 충분히 만족하게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10, PNL : 표시패널 11, TCON : 타이밍 콘트롤러
SC : 스위치 회로 S1~S4 : 스위치
DC-DC, DC-DC1, DC-DC2 : 전원 회로
12, SIC, SIC1~SIC12 : 소스 드라이브 IC

Claims (17)

  1. 데이터 라인들, 센싱 라인들, 스캔 라인들, 및 픽셀들을 포함한 표시패널;
    상기 픽셀들의 서브 픽셀들을 초기화하기 위한 기준 전압을 출력하는 전원 회로;
    상기 기준 전압의 경로를 다수의 경로로 분리하는 분기 배선; 및
    상기 분기 배선과 상기 센싱 라인들 사이의 경로를 절환하는 스위치 회로를 구비하고,
    상기 스위치 회로는 소정 시간 단위로 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 변경하는 표시장치.
  2. 제 1 항에 있어서,
    상기 스위치 회로는 1 또는 2 수평 기간 단위로 상기 분기 배선과 패널 배선들 사이의 경로를 변경하는 표시장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 스위치 회로는 매 프레임 기간마다 상기 분기 배선과 패널 배선들 사이의 경로를 변경하는 표시장치.
  4. 제 1 항에 있어서,
    상기 분기 배선은
    제1 기준 전압이 공급되는 제1 배선; 및
    제2 기준 전압이 공급되는 제2 배선을 구비하고,
    상기 스위치 회로는
    상기 제1 배선과 제1 센싱 라인 사이에 연결된 제1 스위치;
    상기 제2 배선과 상기 제1 센싱 라인 사이에 연결된 제2 스위치;
    상기 제1 배선과 제2 센싱 라인 사이에 연결된 제3 스위치; 및
    상기 제2 배선과 상기 제2 센싱 라인 사이에 연결된 제4 스위치를 구비하는 표시장치.
  5. 제 4 항에 있어서,
    상기 제1 배선 및 상기 제2 배선 각각에 연결된 버퍼를 더 구비하는 표시장치.
  6. 제 4 항에 있어서,
    상기 제1 기준 전압이 공급되는 서브 픽셀들을 제1 서브 픽셀들이라 하고, 상기 제2 기준 전압이 공급되는 서브 픽셀들을 제2 서브 픽셀들이라 할 때,
    상기 제1 서브 픽셀들과 제2 서브 픽셀들은 상기 표시패널의 수평 방향과 수직 방향 각각에서 1 서브 픽셀 단위로 교번되는 표시장치.
  7. 제 4 항에 있어서,
    상기 제1 기준 전압이 공급되는 서브 픽셀들을 제1 서브 픽셀들이라 하고, 상기 제2 기준 전압이 공급되는 서브 픽셀들을 제2 서브 픽셀들이라 할 때,
    상기 제1 서브 픽셀들과 상기 제2 서브 픽셀들은 상기 표시패널의 수평 방향에서 1 서브 픽셀 단위로 교번되고,
    상기 제1 서브 픽셀들과 상기 제2 서브 픽셀들은 상기 표시패널의 수직 방향에서 2 서브 픽셀 단위로 교번되는 표시장치.
  8. 제 4 항에 있어서,
    상기 제1 기준 전압이 공급되는 서브 픽셀들을 제1 서브 픽셀들이라 하고, 상기 제2 기준 전압이 공급되는 서브 픽셀들을 제2 서브 픽셀들이라 할 때,
    상기 제1 서브 픽셀들과 상기 제2 서브 픽셀들은 상기 표시패널의 수평 방향에서 2 서브 픽셀 단위로 교번되고,
    상기 제1 서브 픽셀들과 상기 제2 서브 픽셀들은 상기 표시패널의 수직 방향에서 1 서브 픽셀 단위로 교번되는 표시장치.
  9. 제 4 항에 있어서,
    상기 제1 기준 전압이 공급되는 서브 픽셀들을 제1 서브 픽셀들이라 하고, 상기 제2 기준 전압이 공급되는 서브 픽셀들을 제2 서브 픽셀들이라 할 때,
    상기 제1 서브 픽셀들과 상기 제2 서브 픽셀들은 상기 표시패널의 1 라인 단위로 교번되는 표시장치.
  10. 제 4 항에 있어서,
    상기 제1 기준 전압이 공급되는 서브 픽셀들을 제1 서브 픽셀들이라 하고, 상기 제2 기준 전압이 공급되는 서브 픽셀들을 제2 서브 픽셀들이라 할 때,
    상기 제1 서브 픽셀들과 상기 제2 서브 픽셀들은 상기 표시패널의 1 컬럼 단위로 교번되는 표시장치.
  11. 제 4 항에 있어서,
    제1 프레임 기간 동안 상기 표시패널 내의 모든 서브 픽셀들에 상기 제1 기준 전압이 공급되고,
    제2 프레임 기간 동안 상기 표시패널 내의 모든 서브 픽셀들에 상기 제2 기준 전압이 공급되는 표시장치.
  12. 데이터 라인들, 센싱 라인들, 스캔 라인들, 및 픽셀들을 포함한 표시패널;
    제1 배선을 통해 상기 픽셀들의 서브 픽셀들에 제1 기준 전압을 공급하는 제1 전원 회로;
    제2 배선을 통해 상기 픽셀들의 서브 픽셀들에 제2 기준 전압을 공급하는 제2 전원 회로; 및
    상기 분기 배선과 상기 센싱 라인들 사이의 경로를 절환하는 스위치 회로를 구비하고,
    상기 스위치 회로는 소정 시간 단위로 상기 분기 배선과 상기 센싱 라인들 사이의 경로를 변경하는 표시장치.
  13. 제 12 항에 있어서,
    상기 스위치 회로는 1 또는 2 수평 기간 단위로 상기 분기 배선과 패널 배선들 사이의 경로를 변경하는 표시장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 스위치 회로는 매 프레임 기간마다 상기 분기 배선과 패널 배선들 사이의 경로를 변경하는 표시장치.
  15. 제 12 항에 있어서,
    상기 스위치 회로는
    상기 제1 배선과 제1 센싱 라인 사이에 연결된 제1 스위치;
    상기 제2 배선과 상기 제1 센싱 라인 사이에 연결된 제2 스위치;
    상기 제1 배선과 제2 센싱 라인 사이에 연결된 제3 스위치; 및
    상기 제2 배선과 상기 제2 센싱 라인 사이에 연결된 제4 스위치를 구비하는 표시장치.
  16. 제 12 항에 있어서,
    상기 제1 배선 및 상기 제2 배선 각각에 연결된 버퍼를 더 구비하는 표시장치.
  17. 제 1 항 또는 제 12 항에 있어서,
    상기 표시패널의 화면 내에서 상기 센싱 라인이 상하로 분리되는 표시장치.
KR1020160104456A 2016-08-17 2016-08-17 표시장치 KR102517810B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020160104456A KR102517810B1 (ko) 2016-08-17 2016-08-17 표시장치
CN201710669950.7A CN107767812B (zh) 2016-08-17 2017-08-08 显示装置
US15/676,662 US10504405B2 (en) 2016-08-17 2017-08-14 Display device including reference voltage supply
EP17186524.9A EP3285249B1 (en) 2016-08-17 2017-08-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160104456A KR102517810B1 (ko) 2016-08-17 2016-08-17 표시장치

Publications (2)

Publication Number Publication Date
KR20180020359A true KR20180020359A (ko) 2018-02-28
KR102517810B1 KR102517810B1 (ko) 2023-04-05

Family

ID=59649550

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160104456A KR102517810B1 (ko) 2016-08-17 2016-08-17 표시장치

Country Status (4)

Country Link
US (1) US10504405B2 (ko)
EP (1) EP3285249B1 (ko)
KR (1) KR102517810B1 (ko)
CN (1) CN107767812B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200004483A (ko) * 2018-07-03 2020-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
US11705056B2 (en) 2020-07-28 2023-07-18 Lg Display Co., Ltd. Electroluminescence display apparatus

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102286762B1 (ko) * 2017-03-14 2021-08-05 주식회사 실리콘웍스 유기 발광 다이오드의 측정 장치 및 방법
CN107424560B (zh) * 2017-08-24 2020-03-13 京东方科技集团股份有限公司 显示面板中驱动晶体管阈值电压的检测方法及装置
CN107610664B (zh) * 2017-09-25 2019-08-13 惠科股份有限公司 一种电路板以及显示器
CN107610643B (zh) * 2017-09-29 2020-11-10 京东方科技集团股份有限公司 补偿电路及其控制方法、显示面板和显示装置
CN109754754B (zh) * 2017-11-03 2020-10-30 深圳天德钰电子有限公司 驱动像素驱动电路的驱动控制电路及显示装置
KR102527844B1 (ko) * 2018-07-16 2023-05-03 삼성디스플레이 주식회사 전원 전압 생성 회로 및 이를 포함하는 표시 장치
KR102526291B1 (ko) * 2018-07-24 2023-04-27 엘지디스플레이 주식회사 유기발광 표시장치
KR102653683B1 (ko) 2018-09-12 2024-04-01 엘지디스플레이 주식회사 유기발광 표시장치
KR102543041B1 (ko) * 2018-11-29 2023-06-14 엘지디스플레이 주식회사 외부 보상용 표시 장치 및 그 구동 방법
CN109727578A (zh) * 2018-12-14 2019-05-07 合肥鑫晟光电科技有限公司 显示装置的补偿方法、装置和显示设备
KR102641891B1 (ko) * 2018-12-18 2024-03-04 삼성디스플레이 주식회사 가변 프레임 모드를 지원하는 유기 발광 표시 장치, 및 유기 발광 표시 장치의 구동 방법
KR20200077197A (ko) * 2018-12-20 2020-06-30 엘지디스플레이 주식회사 게이트 구동부를 포함한 전계발광 표시장치
CN109658856B (zh) * 2019-02-28 2021-03-19 京东方科技集团股份有限公司 像素数据补偿参数获取方法及装置、amoled显示面板
WO2021035554A1 (zh) * 2019-08-27 2021-03-04 京东方科技集团股份有限公司 检测电路及其驱动方法、驱动电路、装置
KR20210084767A (ko) * 2019-12-27 2021-07-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US11244621B2 (en) * 2020-03-17 2022-02-08 Novatek Microelectronics Corp. Differential input circuit and driving circuit
KR20210121325A (ko) * 2020-03-26 2021-10-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN111429855B (zh) * 2020-04-03 2022-03-01 昆山龙腾光电股份有限公司 视角切换电路及显示装置
KR20220007808A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 구동 특성 센싱 방법
KR20220026661A (ko) * 2020-08-25 2022-03-07 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20220032941A (ko) * 2020-09-08 2022-03-15 엘지디스플레이 주식회사 자발광 표시장치 및 자발광 표시패널
US11328654B2 (en) * 2020-09-08 2022-05-10 Tcl China Star Optoelectronics Technology Co., Ltd. Multi-grayscale pixel driving circuit and display panel
KR20220095601A (ko) * 2020-12-30 2022-07-07 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법
CN112735340A (zh) * 2020-12-31 2021-04-30 合肥视涯技术有限公司 一种数据电流产生电路、驱动方法、驱动芯片和显示面板
KR20220096711A (ko) * 2020-12-31 2022-07-07 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US11475849B1 (en) * 2021-05-12 2022-10-18 Meta Platforms Technologies, Llc Display device with reduced scanning time by using separate reference voltage line
CN113284467B (zh) * 2021-05-18 2022-09-09 京东方科技集团股份有限公司 源极驱动器及其伽马电压补偿方法、显示模组、显示装置
KR20220161034A (ko) * 2021-05-28 2022-12-06 엘지디스플레이 주식회사 전계발광 표시장치와 그 구동방법
KR20230000285A (ko) * 2021-06-24 2023-01-02 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
KR20230058234A (ko) * 2021-10-22 2023-05-03 삼성디스플레이 주식회사 표시 장치
KR20230103287A (ko) * 2021-12-31 2023-07-07 엘지디스플레이 주식회사 표시 장치
US11894866B2 (en) 2022-03-09 2024-02-06 Apple Inc. Split input amplifier for protection from DC offset

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031587A (ko) * 2002-10-03 2004-04-13 세이코 엡슨 가부시키가이샤 전자 회로, 전자 회로의 구동 방법, 전자 장치, 전기 광학장치, 전기 광학 장치의 구동 방법 및 전자 기기
US20070013573A1 (en) * 2005-07-14 2007-01-18 Nec Electronics Corporation Display apparatus, data line driver, and display panel driving method
KR20130092776A (ko) * 2012-02-13 2013-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20140013146A (ko) * 2012-07-19 2014-02-05 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
KR20150015645A (ko) * 2013-07-31 2015-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20150069391A (ko) * 2013-12-13 2015-06-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1847963B (zh) * 1995-02-01 2013-03-06 精工爱普生株式会社 液晶显示装置
CN1497514A (zh) * 2002-10-03 2004-05-19 精工爱普生株式会社 电子电路及其驱动方法、电光装置及其驱动方法，电子仪器
KR100649244B1 (ko) * 2003-11-27 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
CN1897080A (zh) * 2005-07-14 2007-01-17 恩益禧电子股份有限公司 显示设备、数据线驱动器及显示面板驱动方法
KR101113451B1 (ko) 2009-12-01 2012-02-29 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
RU2512596C1 (ru) * 2010-02-26 2014-04-10 Шарп Кабусики Кайся Жидкокристаллическое устройство отображения
KR20130134256A (ko) 2012-05-30 2013-12-10 주식회사 케이티 디지털 유닛-라디오 유닛간 트래픽 스위칭 방법 및 시스템
KR101460330B1 (ko) 2012-06-15 2014-11-14 주식회사 케이티 이동 통신 시스템 및 그 시스템에서의 무선 연결 재설정 방법
JP6089656B2 (ja) 2012-12-07 2017-03-08 凸版印刷株式会社 表示装置、および、表示方法
KR20140079255A (ko) 2012-12-18 2014-06-26 삼성전자주식회사 소포 중 폴리뉴클레오티드를 포함하는 유방암 진단용 조성물 및 키트, 및 이를 이용한 유방암 진단 방법
KR20140086901A (ko) 2012-12-28 2014-07-08 함양군 여주, 청국장 및 다시마를 조합하여 포함하는 당뇨병 및 비만 개선용 건강기능성식품
KR102141459B1 (ko) 2013-03-22 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR20140119357A (ko) 2013-03-29 2014-10-10 코오롱인더스트리 주식회사 공기입 타이어의 제조 방법
KR20140136271A (ko) * 2013-05-20 2014-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102053444B1 (ko) 2013-11-06 2019-12-06 엘지디스플레이 주식회사 유기발광 표시장치와 그의 이동도 보상방법
KR102075920B1 (ko) 2013-11-20 2020-02-11 엘지디스플레이 주식회사 유기발광 표시장치와 그의 문턱전압 보상방법
KR101661016B1 (ko) 2013-12-03 2016-09-29 엘지디스플레이 주식회사 유기발광 표시장치와 그의 화질 보상방법
KR102081132B1 (ko) 2013-12-30 2020-02-25 엘지디스플레이 주식회사 유기발광 표시장치
CN103927977B (zh) 2013-12-31 2017-06-09 上海天马有机发光显示技术有限公司 有机发光显示的阵列基板及显示器
KR20150101228A (ko) 2014-02-26 2015-09-03 연세대학교 원주산학협력단 캘빈 프루브 현미경을 이용한 나노입자 기반의 고감도 다중 유전자 돌연변이 검지방법
KR101564433B1 (ko) 2014-04-04 2015-11-05 주식회사 대성아트론 회전칼날이 구비된 전동기기의 착탈식 칼날뭉치
KR101744388B1 (ko) 2014-04-09 2017-06-09 (주) 아이씨티케이 인증 장치 및 방법
KR102227476B1 (ko) * 2014-06-23 2021-03-15 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101597037B1 (ko) 2014-06-26 2016-02-24 엘지디스플레이 주식회사 구동소자의 전기적 특성 편차를 보상할 수 있는 유기발광 표시장치
KR102168879B1 (ko) 2014-07-10 2020-10-23 엘지디스플레이 주식회사 유기발광다이오드의 열화를 센싱할 수 있는 유기발광 표시장치
KR101577907B1 (ko) 2014-09-02 2015-12-16 엘지디스플레이 주식회사 유기발광 표시장치의 문턱전압 변화값 센싱 방법
KR101577909B1 (ko) 2014-09-05 2015-12-16 엘지디스플레이 주식회사 유기발광 표시장치의 열화 센싱 방법
KR102234020B1 (ko) 2014-09-17 2021-04-01 엘지디스플레이 주식회사 유기발광 표시장치
KR102311482B1 (ko) 2014-12-05 2021-10-12 엘지디스플레이 주식회사 유기발광표시장치
KR101581593B1 (ko) 2014-12-08 2015-12-31 엘지디스플레이 주식회사 유기발광 표시장치의 열화 센싱 방법
KR102301325B1 (ko) 2015-06-30 2021-09-14 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱장치 및 센싱방법
KR102324660B1 (ko) 2015-07-16 2021-11-10 엘지디스플레이 주식회사 유기발광 표시장치에 구비된 구동 tft의 문턱전압 센싱방법
KR102348765B1 (ko) 2015-08-17 2022-01-10 엘지디스플레이 주식회사 유기발광 표시장치의 발광소자에 대한 열화 센싱 방법
KR102390474B1 (ko) 2015-08-20 2022-04-26 엘지디스플레이 주식회사 전류 센싱형 보상장치와 그를 포함한 유기발광 표시장치
KR102408901B1 (ko) 2015-10-27 2022-06-16 엘지디스플레이 주식회사 유기발광 표시장치
KR102350394B1 (ko) 2015-11-30 2022-01-17 엘지디스플레이 주식회사 전류 감지형 센싱 유닛과 그를 포함한 유기발광 표시장치
KR102478671B1 (ko) 2015-12-24 2022-12-19 엘지디스플레이 주식회사 에러 픽셀 검출용 유기발광 표시장치와 그 구동방법
KR102374752B1 (ko) 2015-12-29 2022-03-17 엘지디스플레이 주식회사 유기발광 표시장치의 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040031587A (ko) * 2002-10-03 2004-04-13 세이코 엡슨 가부시키가이샤 전자 회로, 전자 회로의 구동 방법, 전자 장치, 전기 광학장치, 전기 광학 장치의 구동 방법 및 전자 기기
US20070013573A1 (en) * 2005-07-14 2007-01-18 Nec Electronics Corporation Display apparatus, data line driver, and display panel driving method
KR20130092776A (ko) * 2012-02-13 2013-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR20140013146A (ko) * 2012-07-19 2014-02-05 엘지디스플레이 주식회사 화소 전류 측정을 위한 유기 발광 다이오드 표시 장치 및 그의 화소 전류 측정 방법
KR20150015645A (ko) * 2013-07-31 2015-02-11 엘지디스플레이 주식회사 유기발광 표시장치
KR20150069391A (ko) * 2013-12-13 2015-06-23 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200004483A (ko) * 2018-07-03 2020-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
US11322097B2 (en) 2018-07-03 2022-05-03 Samsung Display Co., Ltd. Organic light emitting display device and method of driving the same
US11705056B2 (en) 2020-07-28 2023-07-18 Lg Display Co., Ltd. Electroluminescence display apparatus

Also Published As

Publication number Publication date
KR102517810B1 (ko) 2023-04-05
EP3285249B1 (en) 2022-12-07
CN107767812A (zh) 2018-03-06
EP3285249A1 (en) 2018-02-21
US10504405B2 (en) 2019-12-10
CN107767812B (zh) 2020-08-18
US20180053462A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
EP3285249B1 (en) Display device
EP3176774B1 (en) Organic light-emitting display comprising a current integrator
KR102565753B1 (ko) 전계 발광 표시장치와 그 구동 장치
KR101597037B1 (ko) 구동소자의 전기적 특성 편차를 보상할 수 있는 유기발광 표시장치
KR102339649B1 (ko) 유기 발광 표시장치와 그 구동 방법
KR102350396B1 (ko) 유기발광 표시장치와 그의 열화 센싱 방법
CN105427794B (zh) 用于感测有机发光显示器的退化的方法
US20180114815A1 (en) Organic light emitting display device
KR102643806B1 (ko) Oled 구동 특성 검출 회로 및 이를 포함하는 유기 발광 표시 장치
US11195474B2 (en) Display device having a compensation power generator for adjusting input voltages and driving method thereof
KR101549343B1 (ko) 구동소자의 전기적 특성을 센싱할 수 있는 유기발광 표시장치
US20190096321A1 (en) Organic light-emitting display device and related driving method
KR20180055575A (ko) 외부 보상용 표시장치와 그 구동방법
KR20170116293A (ko) 전류 센싱형 센싱 유닛과 그를 포함한 유기발광 표시장치
US11030951B2 (en) Light-emitting display and method of driving the same
US11322060B2 (en) Display device
KR102191976B1 (ko) 유기 발광 다이오드 표시 장치의 데이터 보상 방법 및 장치
KR102520694B1 (ko) 유기발광 표시장치와 그의 열화 보상 방법
KR20190074847A (ko) 표시장치의 화질 보상 장치 및 방법
CN107564463A (zh) 校准装置和方法以及包括校准装置的有机发光显示器
KR20170022368A (ko) 유기발광 표시장치와 그 구동방법
KR102462834B1 (ko) 유기발광 다이오드의 열화 센싱 방법
KR102603538B1 (ko) 표시장치와 그 구동 방법
KR101581593B1 (ko) 유기발광 표시장치의 열화 센싱 방법
KR20170118286A (ko) 표시장치와 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant