KR20180017174A - 기판을 제조하기 위한 방법 - Google Patents

기판을 제조하기 위한 방법 Download PDF

Info

Publication number
KR20180017174A
KR20180017174A KR1020187001215A KR20187001215A KR20180017174A KR 20180017174 A KR20180017174 A KR 20180017174A KR 1020187001215 A KR1020187001215 A KR 1020187001215A KR 20187001215 A KR20187001215 A KR 20187001215A KR 20180017174 A KR20180017174 A KR 20180017174A
Authority
KR
South Korea
Prior art keywords
substrate
trenches
thermal expansion
intermediate layer
expansion coefficient
Prior art date
Application number
KR1020187001215A
Other languages
English (en)
Other versions
KR102072549B1 (ko
Inventor
파스칼 게나르
마르셀 브로카르트
티에리 바르지
Original Assignee
소이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소이텍 filed Critical 소이텍
Publication of KR20180017174A publication Critical patent/KR20180017174A/ko
Application granted granted Critical
Publication of KR102072549B1 publication Critical patent/KR102072549B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H01L41/312—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L41/083—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8542—Alkali metal based oxides, e.g. lithium, sodium or potassium niobates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 기판을 제조하기 위한 방법에 관한 것이며, 그 방법은, (a) 제1 열팽창 계수를 제시(presenting)하고, 면들(faces) 중 전면(front face, 11)이라고 지칭되는 하나의 면 상에 제1 방향으로 서로 평행한 복수의 제1 트렌치(12), 및 제1 방향과 평행하지 않은 제2 방향으로 서로 평행한 복수의 제2 트렌치(13)를 포함하는 지지 기판(10)을 제공하는 단계; (b) 도너 기판(30)으로부터 지지 기판(10) 상에, 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖는 유용한 층(31)을 전사하는 단계;를 포함하며, 제조 방법은, 중간 층(intermediate layer)이 지지 기판(10)의 전면(11)과 유용한 층(31) 사이에 삽입되고, 중간 층(20)은 제2 열팽창 계수 사이에 포함된 팽창 계수를 갖는 것을 특징으로 한다.

Description

기판을 제조하기 위한 방법
본 발명은 제1 열팽창 계수(coefficient of thermal expansion, CTE)를 갖는 지지 기판(1) 및 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖는 유용한 층을 포함하는 기판을 제조하는 방법에 관한 것이다.
탄성 표면파(acoustic surface wave) 필터(F-SAW)의 제조는, 도 1에 도시된 바와 같이, 압전 재료, 예컨대 리튬 탄탈산염(lithium tantalate) LiTaO3의 하나의 측 상에 형성된 깍지형 금속 빗형 전극(nter-digitated metal comb electrodes, 5)을 포함할 수 있다.
깍지형 빗형 전극의 기하학적인 특성, 이를테면 빗 사이즈 또는 이들의 간격은 SAW 필터의 공진 주파수 및 품질 인자를 결정한다.
이러한 점에서, 당업자는, 논문 "recent development of temperature cmensated SAW devices, 켄-야 하시모토(Ken-ya Hashimoto) 등, 초음파 심포지엄(IUS; Ultrasonics Symposium), 2011 IEEE 인터내셔널, p. 79 - 86"을 참조할 수 있다.
일반적인 사용 시에, 필터는 -40 ℃ 내지 85 ℃의 범위에 포함된 온도를 받을 수 있다.
그러나, 리튬 탄탈산염과 같은 압전 재료는 이들 결정 방향 중 적어도 하나에서 대략 14의 열팽창 계수를 갖는다.
결과적으로, 온도 변화는 F-SAW 필터의 기하학적인 특성의 변동을 유발한다.
이러한 문제를 극복하기 위해, 압전 재료의 하나의 측 상에 더 단단한 기판을 위치시키는 것이 가능하다.
도 2는 실리콘 기판(1), 실리콘 기판 상에 형성된 LiTaO3의 층(3), 및 LiTaO3 층의 자유 표면(4) 상의 깍지형 빗형 금속 전극(5)을 포함하는 구조를 도시한다.
실리콘의 낮은 열팽창 계수(이는 2.6*10-6/℃와 동일함)는 LiTaO3 층의 팽창을 제한하고, 결과적으로, F-SAW 필터의 공진 주파수 및 품질 인자의 변화를 제한하는 것을 가능하게 한다. 이하에서, 이러한 효과는 "열 보상(thermal compensation)"이라고 지칭될 것이다.
실리콘 기판 상에 LiTaO3의 층을 포함하는 기판을 제조하는 방법은,
a. 예컨대 실리콘으로 이루어진 지지 기판(1)을 제공하는 단계;
b. 지지 기판(1)의 면 중 하나, 즉 전면(1a) 상에 LiTaO3의 층(3)을 전사하는 단계;를 수반한다.
LiTaO3 층의 전사는 일반적으로, 실리콘 기판과 LiTaO3 기판을 조립하는 단계, 그 후에, LiTaO3 기판의 예컨대 기계적인 박형화의 단계에 의해 수행된다.
그러나, 이러한 방법은 만족스럽지 않은데, 이는 이러한 방법이 열 처리에 의한 실리콘 상의 LiTaO3 스택의 조립 계면의 강화를 요구하기 때문이다.
실제로, LiTaO3와 실리콘의 열팽창 계수의 차이는 조립 계면의 열화, 즉 LiTaO3 층에서의 크랙의 출현 및/또는 분리를 야기한다.
그 후에, 문헌 제 US 2009/0267083 A1 호는 지지 기판(1)의 후면 상에 트렌치 네트워크를 제공함으로써, 전술된 결점을 극복하는 것을 제안한다. 상기 트렌치의 실현은 조립 계면에서의 제약을 제한하고, 그에 따라, 유용한 층의 무결성을 보장하는 것을 가능하게 한다.
이러한 해법은 만족스럽지 않은데, 이는 이러한 해법이 열팽창 계수의 큰 차이를 수용하지 않기 때문이다.
그에 따라, 본 발명의 목적은, 열 보상 효과를 유지하면서, 열 처리를 견디도록 적응된 기판을 제조하는 방법을 제공하는 것이다.
본 발명은 기술적인 문제를 해소하는 것을 목적으로 하고, 수용 기판 상에 배치된 유용한 층을 포함하는 기판을 제조하는 방법에 관한 것이며, 그 방법은,
a. 제1 열팽창 계수를 갖고, 면들 중 전면이라고 지칭되는 하나의 면 상에 제1 방향으로 서로 평행한 복수의 제1 트렌치, 및 제1 방향과 평행하지 않은 제2 방향으로 서로 평행한 복수의 제2 트렌치를 갖는 지지 기판을 제공하는 단계; 및
b. 도너 기판으로부터 지지 기판 상에, 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖는 유용한 층을 전사하는 단계;를 포함하며,
제조하기 위한 방법은, 중간 층이 지지 기판의 전면과 유용한 층 사이에 삽입되고, 중간 층이 제1 및 제2 열팽창 계수 사이에 포함된 팽창 계수를 갖는 것을 특징으로 한다.
그에 따라, 복수의 제1 트렌치 및 복수의 제2 트렌치의 존재는 중간 층과 지지 기판 사이에 형성되는 계면 상에 자체적으로 가해지는 제약 필드(constraint field)를 중단시키게 허용한다.
게다가, 중간 층의 존재는, 열 보상 효과를 유지하면서, 제1 및 제2 열팽창 계수 사이의 차이의 영향을 제한할 수 있다.
부가하여, 중간 층의 존재는, 그렇게 획득된 기판 상에 형성되도록 의도되는 F SAW의 치수보다 더 큰, 복수의 트렌치 각각의 트렌치 사이의 공간을 갖는 것을 가능하게 한다.
일 실시 예에 따르면, 유용한 층을 전사하는 단계 b.는, 유용한 층을 형성하기 위해, 지지 기판과 도너 기판의 조립, 및 도너 기판의 박형화를 포함한다.
일 실시 예에 따르면, 도너 기판의 박형화는 기계적 박형화를 사용하여 수행된다.
일 실시 예에 따르면, 중간 층은, 유용한 층을 전사하는 단계 b. 전에, 지지 기판 상에 또는 도너 기판 상에 형성된다.
일 실시 예에 따르면, 중간 층은 유리 재료를 포함한다.
일 실시 예에 따르면, 중간 층은 리스트: TEOS, BPSG, PSG, USG에 포함된 재료 중 적어도 하나를 포함한다.
일 실시 예에 따르면, 복수의 제1 트렌치의 트렌치는 매 3 내지 10 밀리미터마다 규칙적으로 배열된다.
일 실시 예에 따르면, 복수의 제2 트렌치의 트렌치는 매 3 내지 10 밀리미터마다 규칙적으로 배열된다.
일 실시 예에 따르면, 복수의 제1 트렌치 및 복수의 제2 트렌치의 트렌치는 1 내지 100 μm의 깊이를 갖는다.
일 실시 예에 따르면, 복수의 제1 트렌치 및 복수의 제2 트렌치의 트렌치는 1 내지 100 μm의 폭을 갖는다.
일 실시 예에 따르면, 유용한 층은 리스트: LiTaO3, LiNbO3에 포함된 재료 중 적어도 하나를 포함한다.
일 실시 예에 따르면, 제1 열팽창 계수와 제2 열팽창 계수 사이의 차이는 5*10-6/℃를 초과하고, 바람직하게는 10*10-6/℃를 초과한다.
일 실시 예에 따르면, 유용한 층은 리스트: 실리콘, 게르마늄, 실리콘 탄화물, 알루미나, 사파이어, 알루미늄 질화물에 포함된 재료 중 적어도 하나를 포함한다.
본 발명은 또한, 기판을 수반하며, 그 기판은,
a. 제1 열팽창 계수를 갖고, 면들 중 전면이라고 지칭되는 하나의 면 상에 제1 방향으로 서로 평행한 복수의 제1 트렌치, 및 제1 방향과 평행하지 않은 제2 방향으로 서로 평행한 복수의 제2 트렌치를 갖는 지지 기판; 및
b. 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖고, 지지 기판 상에 배열된 유용한 층;으로 구성되며,
기판은, 중간 층이 지지 기판의 전면과 유용한 층 사이에 삽입되고, 중간 층이 제1 및 제2 열팽창 계수 사이의 팽창 계수를 갖는 것을 특징으로 한다.
본 발명은, 본원에 첨부된 도면(도)을 참조하여, 본 발명의 특정적이고 비-제한적인 실시 예에 뒤따르는 설명을 고려하여 더 잘 이해될 것이다.
- 도 1은 탄성 표면파(surface acoustic waves)로 필터를 형성하는 깍지형 빗 모양(interdigitated combs)나타낸 것이다.
- 도 2는 종래 기술의 기법에 따라 탄성 표면파로 필터를 생성하는데 사용되는 기판을 나타낸 것이다.
- 도 3은 본 발명에 따른 제조하기 위한 방법의 실시 예를 개략적으로 나타낸 것이다.
다양한 실시 예에 대해, 설명의 간략화를 도모하기 위해, 동일한 참조가 동일한 엘리먼트를 위해 또는 동일한 기능을 보장하기 위해 사용될 것이다.
본 발명에 따른 방법은 제1 열팽창 계수를 갖는 지지 기판(10)을 제공하는 단계 a.를 포함한다.
지지 기판(10)은 리스트로부터 선택되는 재료 중 적어도 하나를 포함할 수 있으며, 리스트는 실리콘, 게르마늄, 실리콘 탄화물, 알루미나, 사파이어, 알루미늄 질화물과 같다.
지지 기판(10)은 2*10-6 내지 9*10-6/℃로 이루어진 열팽창 계수를 제시한다.
예컨대, 실리콘의 지지 기판(10)은 2.6*10-6/℃의 열팽창 계수를 제시한다.
지지 기판(10)은 또한, 지지 기판(10)의 면 중 하나, 즉 전면(11) 상에 복수의 제1 트렌치(12)를 포함한다. 복수의 제1 트렌치(12)의 트렌치는 제1 방향으로 서로 평행하다.
지지 기판(10)은 또한, 지지 기판(10)의 전면(11) 상에 복수의 제2 트렌치(13)(나타내지 않음)를 포함할 수 있다. 복수의 제2 트렌치(13)의 트렌치는 제2 방향으로 서로 평행하다. 제2 방향은 제1 방향과 평행하지 않다.
복수의 제1 트렌치(12)의 트렌치는 매 3 내지 10 밀리미터마다 규칙적으로 배열될 수 있다.
복수의 제2 트렌치(13)의 트렌치는 매 3 내지 10 밀리미터마다 규칙적으로 배열될 수 있다.
복수의 제1 트렌치(12)의 트렌치는 1 내지 100 μm의 깊이를 가질 수 있다.
복수의 제2 트렌치(13)의 트렌치는 1 내지 100 μm의 깊이를 가질 수 있다.
복수의 제1 트렌치(12)와 복수의 제2 트렌치(13)의 트렌치는 1 내지 100 μm의 폭을 가질 수 있다.
복수의 제1 트렌치(12)와 복수의 제2 트렌치(13)의 트렌치는 마이크로전자공학 업계에서 일반적으로 사용되는 소잉 휠(sawing wheel)에 의해 형성될 수 있다. 그러한 소잉 휠을 사용하는 소잉 기법은 당업자에 의해 잘 알려져 있다.
복수의 제1 트렌치 및 복수의 제2 트렌치(13)의 트렌치의 폭은 소잉 휠의 두께에 의해 정의된다.
부가하여, 트렌치의 깊이가 또한, 소잉 깊이에 의해 정의된다.
복수의 제1 트렌치 및 복수의 제2 트렌치의 트렌치는 또한, 지지 기판(10)의 전면(11) 상의 에칭 마스크의 형성에 의해 획득될 수 있다. 전술된 에칭 마스크는 지지 기판(10)의 전면(11) 상에 복수의 제1 트렌치 및 복수의 제2 트렌치(13)의 트렌치의 형상을 디자인한다.
그에 따라, 트렌치를 형성하는 에칭이 적합한 에칭을 사용하여 실행된다.
예컨대, 지지 기판(10)이 실리콘으로 이루어지고, 에칭 마스크가 실리콘 이산화물로 이루어지며, 에칭은 KOH 용액의 보조로 수행된다.
복수의 제1 트렌치 및 복수의 제2 트렌치(13)의 트렌치의 형성 후에, 지지 기판(10)의 전면(11) 상에 중간 층(20)이 형성된다.
중간 층(20)은 트렌치의 형상과 일치함으로써 지지 기판(10)의 전면(11)을 등각으로(conformally) 덮을 수 있다.
중간 층(20)은 0.5 내지 50 μm로 이루어진 두께를 가질 수 있다.
유리하게, 중간 층(20)은, 중간 층(20)이 온도의 상승을 갖는 열 처리를 받는 경우에, 가소적으로 자체적으로 변형될 수 있다.
유리하게, 중간 층(20)은 유리 재료를 포함할 수 있다.
예컨대, 중간 층(20)은 리스트에 포함된 재료 중 적어도 하나를 포함할 수 있으며, 리스트는 보로포스포실리케이트 유리(borophosphosilicate glass, BPSG), 테트라에틸 오르토실리케이트 산화물(tetraethyl orthosilicate oxide, TEOS 산화물), 포스포실리케이트 유리(phosphosilicate glass, PSG), 도핑되지 않은 실리케이트(non-doped silicate, USG)와 같다.
본 발명에 따른 방법은 또한, 중간 층(20) 상의 유용한 층(31)의 형성을 포함하는 단계 b.를 포함한다.
유용한 층(31)은 도너 기판(30)으로부터의 층 전사의 방법에 의해 형성될 수 있다.
전사 단계는 중간 층(20)과 도너 기판(30)의 조립을 포함할 수 있다.
조립 단계는 분자 부착(molecular adhesion)에 의한 결합의 단계일 수 있다.
열 처리의 단계가 결합 계면을 보강하는 방식으로 수행될 수 있다.
예컨대, 열 처리는, 비-산화 분위기(non-oxidising atmosphere) 하에서, 예컨대 질소 및/또는 아르곤 및/또는 헬륨 하에서, 30 분 내지 4 시간으로 이루어진 시간 기간 동안, 80 ℃ 내지 150 ℃, 바람직하게는 100 ℃ 내지 120 ℃의 온도로 수행될 수 있다.
결합 계면을 보강하기 위해, 중간 층(30)과 접촉되도록 의도된 도너 기판(30) 표면이 플라즈마를 이용하여 활성화될 수 있다.
예컨대, 활성화는, 500 와트의 출력 및 50 mTorr의 압력으로, 30 초 동안, 이산소 플라즈마(O2) 또는 이질소(N2)를 이용하여 실행될 수 있다.
그에 따라, 조립 단계에 이어서 도너 기판(30)의 박형화(thinning)가 후속된다. 그에 따라, 박형화된 도너 기판(30)은 유용한 층(31)을 형성한다.
도너 기판(30)의 박형화는 당업자에 의해 잘 알려진 기법, 이를테면 기계적 박형화, 및/또는 기계-화학적 폴리싱을 사용하여 실행될 수 있다.
그에 따라, 도너 기판(30)의 박형화 단계 후에, 유용한 층(31)은 5 내지 50 μm로 이루어진 두께를 갖는다.
본 발명에 따른 제조의 방법의 변형에 따르면, 중간 층(20)이 도너 기판(30) 상에 형성될 수 있다. 이러한 조건에서, 조립 단계는 지지 기판(10)의 전면(11)과 중간 층(20)을 접촉시키는 단계를 포함한다.
유용한 층(31)은 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖는다.
유용한 층(31)은 페로브스카이트(perovskite) 타입 재료를 포함할 수 있다.
유용한 층(31)은 유전체 재료를 포함할 수 있으며, 재료는 강유전체 재료(ferroelectric material)인 것이 바람직하다.
유용한 층(31)은 리스트에 포함된 재료 중 적어도 하나를 포함할 수 있으며, 리스트는 LiTaO3, LiNbO3와 같다.
본 발명에 따르면, 중간 층(20)은 제1 열팽창 계수와 제2 열팽창 계수 사이의 열팽창 계수를 갖는다.
제1 열팽창 계수와 제2 열팽창 계수 사이의 차이는 5*10-6/℃를 초과하고, 바람직하게는 10*10-6/℃를 초과한다.
열팽창 계수의 그러한 차이에 대해, 본 발명에 따른 방법은, 열 어닐링 시에, 지지 기판(10), 중간 층(20), 및 유용한 층(31)을 포함하는 패키지의 무결성을 보장할 수 있다.
이러한 방식으로, 중간 층(20)의 존재는 열 보상 효과를 유지하면서 제1 및 제2 열팽창 계수 사이의 차이의 영향을 제한할 수 있다.
부가하여, 지지 기판(10)의 전면(11) 상의 적어도 복수의 제1 트렌치(12)의 존재는 상기 전면(11)과 중간 층(20)에 의해 형성되는 계면에 존재하는 제약이 계속되는 것을 중단시킬 수 있다.
그에 따라, 조합하여, 중간 층(20)의 효과 및 적어도 복수의 제1 트렌치(12)의 존재는, 한편으로 유용한 층(31)과 중간 층(20)에 의해, 그리고 다른 한편으로 중간 층(20)과 지지 기판(10)에 의해 형성되는 계면 상에 가해지는 제약을 제한할 수 있다.
제1 실시 예
제1 실시 예에 따르면, 본 발명은 실리콘으로 이루어진 지지 기판(10)의 제공을 포함한다.
복수의 제1 트렌치(12)는 소잉 휠에 의해 획득된다. 복수의 제1 트렌치(12)의 트렌치는 3 mm만큼 서로 이격되고, 100 μm의 깊이 및 100 μm의 폭을 갖는다.
지지 기판(10)의 전면(11) 바로 위에 형성된 중간 층(20)은 보로포스포실리케이트 유리(borophosphosilicate glass)로 이루어지고, 그 두께는 0.5 내지 50 μm, 예컨대 2μm이다.
중간 층(20)은 지지 기판(10)의 전면(11)의 토포그래피(topography)와 일치한다.
여전히 제1 실시 예를 따르면, LiTaO3의 도너 기판(30)이 제공된다.
중간 층(20)과 접촉되도록 의도된 도너 기판(30)의 표면은 이산소를 포함하는 플라즈마에 의해 활성화된다.
그에 따라, 활성화된 도너 기판(30)의 표면은 분자 부착에 의해 중간 층(20)과 조립된다.
도너 기판(30)과 중간 층(20)에 의해 형성되는 조립 계면은, 아르곤 분위기 하에서, 3 시간의 기간 동안, 100 ℃로 수행되는 열 어닐링에 의해 보강된다.
그 후에, 도너 기판(30)은 유용한 층(31)을 형성하기 위해 20 μm의 두께까지 기계적으로 박형화된다.
제2 실시 예
제2 실시 예는, 중간 층(20)이 지지 기판(10)의 전면(11) 상에 형성되는 것이 아니라 도너 기판(30) 상에 형성되는 점, 그리고 플라즈마 활성화가 지지 기판(10)의 전면(11) 상에서 달성되는 점에서, 제1 실시 예와 상이하다.

Claims (14)

  1. 수용 기판(receiving substrate) 상에 배열된 유용한 층(useful layer, 31)을 포함하는 기판을 제조하기 위한 방법에 있어서,
    a. 제1 열팽창 계수를 제시(presenting)하고, 면들(faces) 중 전면(front face, 11)이라고 지칭되는 하나의 면 상에 제1 방향으로 서로 평행한 복수의 제1 트렌치(12), 및 제1 방향과 평행하지 않은 제2 방향으로 서로 평행한 복수의 제2 트렌치(13)를 포함하는 지지 기판(10)을 제공하는 단계; 및
    b. 도너 기판(30)으로부터 상기 지지 기판(10) 상에, 상기 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖는 유용한 층(31)을 전사하는 단계;를 포함하며,
    상기 제조하기 위한 방법은,
    중간 층(intermediate layer)이 상기 지지 기판(10)의 전면(11)과 상기 유용한 층(31) 사이에 삽입되고, 상기 중간 층(20)은 상기 제1 및 제2 열팽창 계수 사이에 포함된 팽창 계수를 갖는, 기판을 제조하기 위한 방법.
  2. 제1항에 있어서,
    상기 유용한 층(31)을 전사하는 단계 b.는,
    상기 유용한 층(31)을 형성하기 위한, 상기 지지 기판(10)과 상기 도너 기판(30)의 조립, 및 상기 도너 기판(30)의 박형화(thinning)를 포함하는, 기판을 제조하기 위한 방법.
  3. 제2항에 있어서,
    상기 도너 기판(30)의 박형화는,
    기계적 박형화에 의해 수행되는, 기판을 제조하기 위한 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 중간 층(20)은,
    상기 유용한 층(31)을 전사하는 단계 b. 전에, 상기 지지 기판(10) 상에 또는 상기 도너 기판(30) 상에 형성되는, 기판을 제조하기 위한 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 중간 층(20)은,
    유리 재료를 포함하는, 기판을 제조하기 위한 방법.
  6. 제5항에 있어서,
    상기 중간 층(20)은,
    리스트: TEOS, BPSG, PSG, USG에 포함된 재료 중 적어도 하나를 포함하는, 기판을 제조하기 위한 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 복수의 제1 트렌치(12)의 트렌치는,
    매 3 내지 10 밀리미터마다 규칙적으로 배열되는, 기판을 제조하기 위한 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 복수의 제2 트렌치(13)의 트렌치는,
    매 3 내지 10 밀리미터마다 규칙적으로 배열되는, 기판을 제조하기 위한 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 복수의 제1 트렌치 및 상기 복수의 제2 트렌치의 트렌치는,
    1 내지 100 μm의 깊이를 갖는, 기판을 제조하기 위한 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 복수의 제1 트렌치 및 상기 복수의 제2 트렌치(13)의 트렌치는,
    1 내지 100 μm의 폭을 갖는, 기판을 제조하기 위한 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 중간 층(31)은,
    리스트: LiTaO3, LiNbO3에 포함된 재료 중 적어도 하나를 포함하는, 기판을 제조하기 위한 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 열팽창 계수와 상기 제2 열팽창 계수 사이의 차이는,
    5를 초과하고, 바람직하게는 10을 초과하는, 기판을 제조하기 위한 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서,
    상기 지지 기판(10)은,
    리스트: 실리콘, 게르마늄, 실리콘 탄화물, 알루미나, 사파이어, 알루미늄 질화물에 포함된 재료 중 적어도 하나를 포함하는, 기판을 제조하기 위한 방법.
  14. 기판에 있어서,
    c. 제1 열팽창 계수를 갖고, 면들(faces) 중 전면(front face, 11)이라고 지칭되는 하나의 면 상에 제1 방향으로 서로 평행한 복수의 제1 트렌치(12), 및 제1 방향과 평행하지 않은 제2 방향으로 서로 평행한 복수의 제2 트렌치(13)를 포함하는 지지 기판(10); 및
    d. 상기 제1 열팽창 계수와 상이한 제2 열팽창 계수를 갖고, 상기 지지 기판(10) 상에 배열된 유용한 층(31);을 포함하고,
    상기 기판은,
    중간 층이 상기 지지 기판(10)의 전면(11)과 상기 유용한 층(31) 사이에 삽입되고, 상기 중간 층(20)은, 상기 제1 및 제2 열팽창 계수 사이에 포함된 팽창 계수를 갖는, 기판.
KR1020187001215A 2015-07-17 2016-07-13 기판을 제조하기 위한 방법 KR102072549B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1501519 2015-07-17
FR1501519A FR3039003B1 (fr) 2015-07-17 2015-07-17 Procede de fabrication d'un substrat
PCT/EP2016/066609 WO2017012940A1 (fr) 2015-07-17 2016-07-13 Procédé de fabrication d'un substrat

Publications (2)

Publication Number Publication Date
KR20180017174A true KR20180017174A (ko) 2018-02-20
KR102072549B1 KR102072549B1 (ko) 2020-02-03

Family

ID=55129903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187001215A KR102072549B1 (ko) 2015-07-17 2016-07-13 기판을 제조하기 위한 방법

Country Status (8)

Country Link
US (3) US10943778B2 (ko)
EP (1) EP3326195B1 (ko)
JP (2) JP6716838B2 (ko)
KR (1) KR102072549B1 (ko)
CN (1) CN107851552B (ko)
FR (1) FR3039003B1 (ko)
SG (2) SG10201913219RA (ko)
WO (1) WO2017012940A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3079659B1 (fr) * 2018-03-29 2020-03-13 Soitec Procede de fabrication d'un substrat donneur pour la realisation d'une structure integree en trois dimensions et procede de fabrication d'une telle structure integree

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059280A (ko) * 2000-11-27 2003-07-07 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP2007527108A (ja) * 2003-07-10 2007-09-20 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 応力が加わる系のための基板アセンブリ
JP2008301066A (ja) * 2007-05-30 2008-12-11 Yamajiyu Ceramics:Kk タンタル酸リチウム（ｌｔ）又はニオブ酸リチウム（ｌｎ）単結晶複合基板
US20090267083A1 (en) * 2008-04-28 2009-10-29 Jie Cui Trenched substrate for crystal growth and wafer bonding
JP2012519974A (ja) * 2009-03-09 2012-08-30 ソイテック 熱膨張係数が局所的に適合するヘテロ構造の生成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574133A (en) 1980-06-10 1982-01-09 Fujitsu Ltd Device for pattern image pickup
KR930011909B1 (ko) 1991-05-16 1993-12-22 재단법인 한국전자통신연구소 단결정 실리콘 기판상에 화합물 반도체층이 형성된 기판의 제조방법
JP3924810B2 (ja) 1995-07-19 2007-06-06 松下電器産業株式会社 圧電素子とその製造方法
JPH0982585A (ja) 1995-09-20 1997-03-28 Hamamatsu Photonics Kk シリコンウエハの貼り合わせ方法
JP2001127577A (ja) 1999-10-25 2001-05-11 Tdk Corp 圧電振動部品
EP1238388B1 (de) * 1999-12-17 2005-03-02 Argillon GmbH Piezoelektrischer ultraschallwandler, der ein gehäuse und eine isolierschicht umfasst
JP2003124767A (ja) 2001-10-16 2003-04-25 Hitachi Ltd 弾性表面波素子とその製造方法
FR2855650B1 (fr) 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
JP5083865B2 (ja) * 2004-10-12 2012-11-28 日本碍子株式会社 光導波路基板および高調波発生デバイス
JP5601709B2 (ja) 2010-09-01 2014-10-08 日本碍子株式会社 光導波路デバイスおよび高調波発生デバイス
WO2014129979A1 (en) 2013-02-22 2014-08-28 Agency For Science, Technology And Research Surface acoustic wave device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030059280A (ko) * 2000-11-27 2003-07-07 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 특히 광학, 전자 공학 또는 광전자 공학용의 기판 제조방법, 및 이 방법에 의한 기판
JP2007527108A (ja) * 2003-07-10 2007-09-20 エス　オー　イ　テク　シリコン　オン　インシュレータ　テクノロジース 応力が加わる系のための基板アセンブリ
JP2008301066A (ja) * 2007-05-30 2008-12-11 Yamajiyu Ceramics:Kk タンタル酸リチウム（ｌｔ）又はニオブ酸リチウム（ｌｎ）単結晶複合基板
US20090267083A1 (en) * 2008-04-28 2009-10-29 Jie Cui Trenched substrate for crystal growth and wafer bonding
JP2012519974A (ja) * 2009-03-09 2012-08-30 ソイテック 熱膨張係数が局所的に適合するヘテロ構造の生成方法

Also Published As

Publication number Publication date
US20190088462A1 (en) 2019-03-21
FR3039003A1 (fr) 2017-01-20
EP3326195B1 (fr) 2022-09-14
US20240014027A1 (en) 2024-01-11
CN107851552B (zh) 2021-06-15
US20210066063A1 (en) 2021-03-04
SG11201800289QA (en) 2018-04-27
WO2017012940A1 (fr) 2017-01-26
EP3326195A1 (fr) 2018-05-30
US11837463B2 (en) 2023-12-05
JP6834088B2 (ja) 2021-02-24
US10943778B2 (en) 2021-03-09
JP2018528639A (ja) 2018-09-27
JP2020108161A (ja) 2020-07-09
JP6716838B2 (ja) 2020-07-01
CN107851552A (zh) 2018-03-27
SG10201913219RA (en) 2020-02-27
FR3039003B1 (fr) 2017-07-28
KR102072549B1 (ko) 2020-02-03

Similar Documents

Publication Publication Date Title
US20200336127A1 (en) Hybrid structure for a surface acoustic wave device
US6426583B1 (en) Surface acoustic wave element, method for producing the same and surface acoustic wave device using the same
KR101251031B1 (ko) 복합 압전기판의 제조방법 및 압전 디바이스
JP6400693B2 (ja) 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
JP7118195B2 (ja) 表面音響波デバイスのためのハイブリッド構造
KR102410318B1 (ko) 표면 음향파 디바이스용 하이브리드 구조체
JP5152410B2 (ja) 圧電デバイスの製造方法
US20240014027A1 (en) Method for manufacturing a substrate
JP5182379B2 (ja) 複合基板の製造方法
JP4368499B2 (ja) 弾性表面波素子の製造方法およびそれを用いた弾性表面波デバイスの製造方法
JP5299676B2 (ja) 圧電薄膜音響共振器およびその製造方法
JP4863097B2 (ja) 弾性表面波素子の製造方法
US20230041856A1 (en) Transversely-excited film bulk acoustic resonator (xbar)
JP2006191304A (ja) 圧電共振器及びその製造方法
TWI768765B (zh) 用於製作射頻裝置用壓電結構之方法，該壓電結構可用於壓電層的移轉，以及移轉該壓電層之方法
JP5032370B2 (ja) 薄膜共振子の製造方法
WO2010103713A1 (ja) 弾性表面波素子
US20230137468A1 (en) Dielectric coated transversely-excited film bulk acoustic resonator (xbar) for coupling optimization
WO2020027918A1 (en) Thin film acoustic wave devices with composite substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant