KR20180010215A - 다중채널 파형 합성 엔진 - Google Patents
다중채널 파형 합성 엔진 Download PDFInfo
- Publication number
- KR20180010215A KR20180010215A KR1020177036280A KR20177036280A KR20180010215A KR 20180010215 A KR20180010215 A KR 20180010215A KR 1020177036280 A KR1020177036280 A KR 1020177036280A KR 20177036280 A KR20177036280 A KR 20177036280A KR 20180010215 A KR20180010215 A KR 20180010215A
- Authority
- KR
- South Korea
- Prior art keywords
- channel
- phase
- pulse width
- value
- phase counter
- Prior art date
Links
- 230000015572 biosynthetic process Effects 0.000 title claims abstract description 78
- 238000003786 synthesis reaction Methods 0.000 title claims abstract description 78
- 230000004913 activation Effects 0.000 claims abstract description 74
- 238000000034 method Methods 0.000 claims abstract description 43
- 230000003213 activating effect Effects 0.000 claims abstract description 14
- 230000007704 transition Effects 0.000 description 17
- 230000008859 change Effects 0.000 description 16
- 230000001934 delay Effects 0.000 description 9
- 230000003111 delayed effect Effects 0.000 description 4
- 230000001174 ascending effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R3/00—Circuits for transducers, loudspeakers or microphones
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04S—STEREOPHONIC SYSTEMS
- H04S3/00—Systems employing more than two channels, e.g. quadraphonic
- H04S3/008—Systems employing more than two channels, e.g. quadraphonic in which the audio signals are in digital form, i.e. employing more than two discrete digital channels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R27/00—Public address systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R2227/00—Details of public address [PA] systems covered by H04R27/00 but not provided for in any of its subgroups
- H04R2227/003—Digital PA systems using, e.g. LAN or internet
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manipulation Of Pulses (AREA)
Abstract
시스템 및 기술들은 다중채널 파형 합성 엔진을 위해 제공된다. 위상 카운터 모듈은 이용 가능한 위상들 수에 대응하는 값까지 카운트하고, 현재 위상을 나타내는 위상 카운터 값을 출력하며, 그리고 위상 카운터 값이 위상 카운터 리셋 값에 도달할 시에 상기 위상 카운터 값을 리셋시킨다. 여러 채널들 각각은 파형을 출력한다. 각각의 채널은 위상 카운터 모듈로부터 출력된 위상 카운터 값을 수신하며, 그리고 상기 위상 카운터 값이 이용 가능한 위상들 수로부터 채널에 할당된 위상을 나타낼 시에 활성화 신호를 활성화시키는 위상 모듈을 포함한다. 각각의 채널은 활성화 신호를 수신하며, 그리고 상기 활성화 신호가 활성화될 시에, 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간 동안 파형을 활성화시키고, 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간 이후에는 파형을 비활성화시키는 펄스 폭 모듈을 포함한다.
Description
본 발명은 다중채널 파형 합성 엔진에 관한 것이다.
소정의 애플리케이션들에 사용될 시에, 신호는 주어진 위상 및 펄스 폭을 가지기 위해 필요할 수 있다. 필요한 위상들 및 펄스 폭들은 시간에 따라 변화될 수 있다. 일부 애플리케이션들에서, 수많은 그러한 신호들을 종종 발생시키는 것이 필요하며, 이때 위상 및 펄스 폭 요건들은 각각의 신호에 대해 변화된다.
본 명세서에 기술된 시스템들 및 기술들은 다중채널 파형 합성 엔진을 허용할 수 있다. 개시된 본 발명의 추가적인 특징들, 이점들 및 실시예들은 다음의 상세한 설명, 도면들 및 청구 범위들의 고려로부터 설명되거나 명백해질 수 있다. 게다가, 상기의 개요 및 다음의 상세한 설명 둘 다는 예시들이며, 청구 범위들의 권리 범위를 제한하지 않고 추가적인 설명을 제공하기 위한 것임을 이해해야 한다.
위상 카운터 모듈은 이용 가능한 위상들 수에 대응하는 값을 카운트하고, 이용 가능한 위상들 수로부터의 현재 위상을 나타내는 위상 카운터 값을 출력하며, 그리고 위상 카운터 값이 위상 카운터 리셋 값에 도달할 시에 위상 카운터 값을 리셋시킬 수 있다. 다수의 채널들은 파형을 출력할 수 있다. 채널들 각각은 위상 카운터 모듈로부터 출력된 위상 카운터 값을 수신하고, 위상 카운터 값이 이용 가능한 위상들 수로부터 채널에 할당된 위상을 나타낼 시에 활성화 신호를 활성화시킬 수 있는 위상 모듈, 및 활성화 신호를 수신하고, 활성화 신호가 활성화될 시에, 채널에 할당된 펄스 폭에 의해 나타난 일정 기간 (a period of time) 동안의 파형을 활성화시키고, 채널에 할당된 펄스 폭에 의해 나타난 일정 기간 이후의 파형을 비활성화시킬 수 있는 펄스 폭 모듈을 포함할 수 있다.
이용 가능한 위상들 수를 나타내는 값이 수신될 수 있다. 이용 가능한 위상들 수를 나타내는 값에 기초한 위상 카운터 리셋 값 및 위상 카운터의 위상 카운터 값이 설정될 수 있다. 각각의 이용 가능한 위상들 수에 대해, 파형이 활성 상태가 된 이후에 채널에 할당된 펄스 폭에 의해 나타난 일정 기간의 종료에 도달하지 않은 사전 활성 파형을 갖는 임의의 채널은 결정될 수 있고, 임의의 그러한 채널로부터의 파형은 활성 상태로 유지될 수 있고, 위상 카운터 값에 의해 나타난 할당 위상을 포함하는 임의의 채널은 결정될 수 있고, 임의의 그러한 채널로부터의 파형은 활성화될 수 있고, 채널에 할당된 펄스 폭에 의해 나타난 일정 기간의 종료에 도달한 사전 활성 파형을 갖는 임의의 채널은 결정될 수 있고, 임의의 그러한 채널로부터의 파형은 비활성화될 수 있고, 위상 카운터 값은 업데이트될 수 있다.
위상 카운터 값은 다중채널 파형 합성 엔진의 채널에 수신될 수 있다. 위상 카운터 값이 채널에 할당되었던 위상을 나타낸다는 것이 결정될 수 있다. 채널로부터 출력된 파형은 활성화될 수 있다. 채널로부터 출력된 파형은 채널에 할당된 펄스 폭에 의해 나타난 일정 기간이 경과된 이후에 비활성화될 수 있다.
개시된 본 발명의 추가 이해를 제공하기 위해 포함되는 첨부 도면들은 본 명세서에 통합되어 본 명세서의 일부를 구성한다. 도면들은 또한 개시된 본 발명의 실시예들을 도시하고, 상세한 설명과 함께, 개시된 본 발명의 실시예들의 원리들을 설명하는 역할을 한다. 개시된 본 발명 및 본 발명이 실행될 수 있는 다양한 방식들의 근본적인 이해를 위해 필요할 수 있는 것보다 구조적 세부 사항을 보다 자세하게 보여 주려는 시도는 없다.
도 1은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 2는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 3은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 4는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 5는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 6은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 7은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 8은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 9는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 10은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 대한 예시 신호 트레이스들 (signal traces)을 도시한다.
도 11은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다.
도 12는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다.
도 13은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다.
도 14는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 15는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 16은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 17은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 18은 개시된 본 발명의 실시예에 따른 컴퓨터를 도시한다.
도 19는 개시된 본 발명의 실시예에 따른 네트워크 구성을 도시한다.
도 1은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 2는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 3은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 4는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 5는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 6은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 7은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 8은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 9는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다.
도 10은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 대한 예시 신호 트레이스들 (signal traces)을 도시한다.
도 11은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다.
도 12는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다.
도 13은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다.
도 14는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 15는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 16은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 17은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다.
도 18은 개시된 본 발명의 실시예에 따른 컴퓨터를 도시한다.
도 19는 개시된 본 발명의 실시예에 따른 네트워크 구성을 도시한다.
본 명세서에 개시된 실시예들에 따라서, 파형들은 수많은 채널들에 대해 효율적으로 발생될 수 있다. 각각의 채널에 대한 파형은 신호가 다양한 애플리케이션들에 대해 발생되기 위해 주어진 위상 및 펄스 폭을 인코딩할 수 있다. 예를 들어, 상기 엔진에 의해 출력된 파형들은 위상 배열 (phased array)에 배치된 트랜스듀서들에 대한 신호들을 발생시키는데 사용될 수 있다.
다중채널 파형 합성 엔진은 출력 파형들의 위상 및 펄스 폭의 제어를 허용할 수 있다. 다중채널 파형 합성 엔진은 위상 카운터 모듈 및 다수의 채널들을 포함할 수 있다. 위상 카운터 모듈은 채널들 모두에 포괄적일 수 있는 위상 카운터를 포함할 수 있다. 위상 카운터는 클럭 신호의 각각의 틱 (tick)을 카운트할 수 있다. 각각의 채널은 그 자신의 위상 모듈 및 펄스 폭 모듈을 포함할 수 있다. 채널의 위상 모듈은 채널에 할당된 위상 값을 위상 레지스터에 저장할 수 있다. 채널의 펄스 폭 모듈은 채널에 할당된 펄스 폭을 저장할 수 있다. 채널의 위상 모듈에 의해 저장된 위상 값이 위상 카운터의 현재 값과 매칭될 시에, 채널에 대한 파형은 로우로부터 하이로 전환될 수 있다. 다시 말하면, 상기 매칭은 그 채널이 턴 온되는 시간임을 나타낸다. 채널이 온인 시간의 길이는 파형에 대해 펄스 폭을 인코딩할 수 있다. 채널에 대한 "온" 상태의 적절한 듀레이션을 설정하기 위해, 전체 위상 카운터를 갖는 위상 모듈에 저장된 위상 값의 매칭은 채널에 대한 펄스 폭 카운터를 시작 값으로 리셋시킬 수 있다. 펄스 폭 카운터는 전체 클럭의 각각의 틱을 카운트할 수 있다. 파형은 채널의 펄스 폭 카운터의 값이 채널의 펄스 폭 레지스터에서의 값과 매칭될 때까지 계속 "온" 상태를 이룬다. 이러한 매칭은 파형이 충분히 온으로 길고, 파형이 하이로부터 로우로 전환된 것을 나타낸다. 다중채널 파형 합성 엔진은 수많은 채널들에 대한 파형들을 유리하게 발생시킬 수 있고, 채널들 각각은 예컨대, 단일의 전체 위상 카운터를 사용하여, 독립적으로 효율적으로 제어될 수 있다.
위상 카운터는 임의의 적합한 이벤트에 기초하여 임의의 적합한 양만큼 증분 또는 감분되는 위상 카운터 값을 저장할 수 있다. 예를 들어, 위상 카운터는 클럭 신호의 선두 또는 후미 에지들을 수신하는 것에 기초하여, 1, 2 또는 임의의 다른 양만큼 (예컨대, 제로로부터) 카운트 업 또는 (임의의 수로부터) 제로로 다운할 수 있다. 위상 카운터 값은 위상 카운터 시작 값에서 시작할 수 있다. 다중채널 파형 합성 엔진은 또한 위상 카운터 리셋 값을 저장할 수 있고, 상기 위상 카운터 리셋 값은 위상 카운터가 만료되는 값일 수 있다. 예를 들어, 위상 카운터 리셋 값은 위상 카운터 모듈에 저장될 수 있다.
위상 카운터가 카운트할 수 있는 위상들 수는 위상 카운터 시작 값, 위상 카운터 리셋 값, 및 위상 카운터에 의해 사용된 카운팅 증분들에 의해 설정될 수 있다. 예를 들어, 위상들 수를 8 개로 설정하기 위해, 위상 카운터 시작 값은 제로로 설정될 수 있고, 카운팅 증분은 1로 설정될 수 있으며, 위상 카운터 리셋 값은 7로 설정될 수 있다. 그 후에 위상 카운터는 제로로부터 7까지 카운트할 수 있으며, 위상 카운터 값을 제로부터 7까지 1 증분만큼 증분시킨다. 8 개 별개 위상 카운터 값들 각각에 도달하면 이들 각각은 출력될 수 있다. 위상 카운터 값이 7에 도달할 시에 위상 카운터 리셋 값과 매칭하여, 위상 카운터는 만료되고, 위상 카운터 시작 값으로 리셋된다. 위상 카운터 시작 값은 그의 마지막 값 (예컨대, 제로)일 수 있거나, 그의 마지막 값으로부터 변화될 수 있다. 위상 카운터 리셋 값은 또한 위상 카운터가 만료될 시에 변화될 수 있다. 그 후에, 위상 카운터는 다시 카운트 업을 시작할 수 있다. 이는 위상 카운터가, 리셋 전에, 위상들 수, 예를 들어, 8 개의 위상들에 대해 반복적으로 카운트되는 것을 허용할 수 있다.
또 다른 예시로서, 위상들 수를 8 개로 설정하기 위해, 위상 카운터 시작 값은 7로 설정될 수 있고, 카운팅 증분은 1일 수 있으며, 위상 카운터 리셋 값은 제로로 설정될 수 있다. 그 후에 위상 카운터는 7로부터 제로까지 카운트할 수 있으며, 위상 카운터 값을 7부터 제로까지 1 만큼 감분시켜, 8 개 별개 위상 카운터 값들 각각에 도달하면 이들 각각은 7로부터 제로까지 출력될 수 있다. 위상 카운터 값이 제로에 도달할 시에 위상 카운터 리셋 값과 매칭하여, 위상 카운터는 만료되고, 위상 카운터 값으로 하여금 위상 카운터 시작 값으로 리셋되게 할 수 있고, 상기 위상 카운터 시작 값은 여전히 7일 수 있거나, 변화될 수 있다. 위상 카운터 리셋 값은 또한 위상 카운터가 만료될 시에 변화될 수 있다. 위상 카운터는 그 후에 다시 카운트 다운을 시작할 수 있다.
위상 카운터 시작 값, 위상 카운터 리셋 값, 및 카운팅 증분에 의해 결정되는 바와 같이, 위상 카운터가 카운트되는 위상들 수는 다중채널 파형 합성 엔진의 다양한 채널들의 출력 파형들의 주파수를 제어하기 위해 사용될 수 있다. 예를 들어, 위상들 수는 위상 카운터 모듈에 의해 사용된 클록 신호의 주파수를 나누기 위해 사용될 수 있다. y Hz의 클럭 신호에 기초하여 x Hz의 파형들에 대한 출력 주파수를 달성하기 위하여, 위상 카운터에 의해 카운트된 위상들 수는 y/x로 설정될 수 있다. 예를 들어, 12.75 MHz의 클럭 및 75 KHz의 원하는 출력 주파수로, 위상들 수는 12,7500,000/75,000 = 170으로 설정될 수 있다. 예를 들어, 위상 카운터 시작 값은 169로 설정될 수 있으며, 그리고 위상 카운터 리셋 값은 제로로 설정될 수 있다. 이는 170 개의 위상들을 통해 카운팅되는 위상 카운터를 초래할 수 있고, 예를 들어, 위상 카운터는 169로부터 제로까지 카운트 다운될 수 있다. 동일한 위상 카운터 모듈로부터 위상 카운터 값을 수신하는 채널들 모두는, 그 위상 카운터 모듈의 위상 카운터 시작 값, 위상 카운터 리셋 값, 및 카운팅 증분에 기초하여, 동일한 주파수를 갖는 파형들을 출력할 수 있다. 다양한 구현예들에서, 파형들은 펄스 폭 변조 (PWM) 파형들일 수 있다.
위상 카운터는 임의의 적합한 하드웨어 또는 소프트웨어 카운터일 수 있으며, 그리고 임의의 적합한 수의 비트들을 저장하는 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 위상 카운터 값을 저장할 수 있다. 예를 들어, 위상 카운터 값은 8 또는 9 비트 하드웨어 또는 소프트웨어 레지스터에 저장될 수 있다. 위상 카운터 리셋 값은 또한 임의의 적합한 수의 비트들을 저장하는 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장될 수 있다. 위상 카운터 값을 저장하기 위해 이용 가능할 수 있는 비트들 수는 파형들이 출력될 수 있는 최소 주파수들뿐만 아니라 출력을 위해 선택될 수 있는 서로 다른 주파수들 수를 결정할 수 있다. 각각의 위상들 수는 클록 신호의 임의의 주어진 주파수에 대한 주파수와 연관될 수 있다. 예를 들어, 위상 카운터 값이 9-비트 레지스터에 저장되는 경우, 이는 512 개의 서로 다른 주파수들을 허용할 수 있는 반면, 8-비트 레지스터를 사용하는 것은 256 개의 서로 다른 주파수들을 허용할 수 있다.
다중채널 파형 합성 엔진은 임의의 채널들 수를 포함할 수 있다. 각각의 채널은 위상 카운터 모듈로부터 위상 카운터 값을 입력으로서 수신할 수 있으며, 그리고 그 채널에 대한 파형을 출력할 수 있다. 파형은 예를 들어, 2 진 신호일 수 있으며, 그리고 하이 또는 로우로 출력될 수 있거나, 또는 아날로그 신호일 수 있으며, 이때 소정의 신호 레벨들은 하이 및 로우에 대응한다. 채널에는 위상이 할당될 수 있다. 위상 카운터가 채널에 할당된 위상으로 카운트될 시에, 채널에 대한 위상 값에 의해 나타난 바와 같이, 채널은 활성화될 수 있다. 채널은 그의 파형을 로우로부터 하이로 전환할 수 있으며, 채널에 할당된 펄스 폭에 의해 결정된 일정 기간 동안 하이 상태로 파형을 출력할 수 있다. 일정 기간이 경과하면, 채널은 그의 파형을 하이로부터 로우로 전환할 수 있으며, 그리고 다음에 위상 카운터가 채널에 할당된 위상으로 카운트될 때 채널이 다시 활성화될 때까지 파형을 로우 상태로 출력할 수 있다.
다중채널 파형 합성 엔진의 채널은 위상 모듈 및 펄스 폭 모듈을 포함할 수 있다. 채널의 위상 모듈은 채널의 위상 값을 레지스터에 저장하고, 위상 카운터 모듈에 의해 출력된 위상 카운터 값을 수신할 수 있다. 위상 카운터 값이 채널과 연관된 위상 값과 매칭하는지를 결정할 수 있고, 매칭이 결정될 시에 파형으로 하여금 하이 상태로 제공되게 할 수 있다. 펄스 폭 모듈은 예를 들어, 채널의 할당 펄스 폭을 펄스 폭 레지스터에 저장할 수 있으며, 그리고 파형의 하이 상태가 채널에 할당된 펄스 폭에 의해 결정된 일정 기간 동안 지속되게 할 수 있다. 파형은 시간 주기의 종료에서 하이로부터 로우로 변화될 수 있다.
채널의 위상 모듈은 위상 비교기, 및 신호 비트를 저장하는 위상 플립-플롭을 포함할 수 있다. 위상 모듈은 또한 채널에 할당된 위상과 연관될 수 있는 채널 위상 값을 저장할 수 있다. 위상 값은 연관된 위상 수보다 1이 적을 수 있다. 예를 들어, 8 개 위상들이 이용 가능한 경우, 1의 위상 값은, 제로의 위상 값을 갖는 제 1 위상에 대해 45 도 위상 시프트될 수 있는 제 2 위상과 연관될 수 있는 반면, 7의 위상 값은, 제 1 위상에 대해 315 도 위상 시프트될 수 있는 제 8 위상에 연관될 수 있다. 위상들은 또한 제로부터 시작하여 번호가 매겨질 수 있으며, 이 경우에 위상과 연관된 위상 값은 위상과 동일한 수를 가질 수 있다. 위상 플립-플롭의 출력은 채널에 대한 활성화 신호일 수 있으며, 그리고 예를 들어 비활성화된 로우로 시작할 수 있다. 위상 비교기는 로우로 시작할 수 있는 신호를 위상 플립-플롭으로 출력할 수 있다. 위상 비교기는 위상 카운터 모듈에 의해 출력된 위상 카운터 값을 수신하고 이를 채널 위상 값과 비교할 수 있다. 위상 카운터 값이 채널 위상 값과 동일하지 않는 경우, 위상 비교기로부터의 출력은 로우로 남아 있을 수 있거나, 하이로부터 로우로 전환될 수 있으며, 그리고 위상 비교기는 위상 카운터 모듈로부터 다음 위상 카운터 값을 수신하기 위해 대기할 수 있다. 위상 카운터 값이 채널 위상 값과 동일한 경우, 위상 비교기로부터의 출력은 로우로부터 하이로 전환될 수 있다.
위상 플립-플롭은 위상 비교기로부터 출력 신호를 수신할 수 있고, 상기 출력 신호는 선두 클럭 에지일 수 있는 다음 클럭 에지에서 위상 플립-플롭에 저장될 수 있다. 예를 들어, 위상 비교기로부터의 출력 신호가 로우로부터 하이로 전환될 시에, 위상 플립-플롭은 위상 플립-플롭이 선두 클럭 에지를 수신할 시에 상기 신호가 여전하게 하이가 되는 한 다음 선두 클럭 에지에서 하이 신호를 저장할 수 있다. 위상 플립-플롭은 그 후에 활성화 신호를 활성화할 수 있고, 예를 들어 활성화 신호를 로우로부터 하이로 전환할 수 있는 반면, 위상 비교기는 위상 카운터 값의 변화로 인해 하이로부터 로우로 그의 출력 신호를 전환할 수 있다. 다음 선두 클럭 에지에서, 위상 플립-플롭은 위상 비교기로부터 로우 신호를 저장하며, 그리고 활성화 신호를 하이로부터 로우로 전환할 수 있다. 이는, 위상 카운터 값이 채널 위상 값과 동일한 이후에 1 클럭 사이클을 시작하는 1 클럭 사이클 동안 하이가 되는 위상 모듈로부터의 활성화 신호를 초래할 수 있다. 채널 위상 값은 또한 위상 카운터 값이 채널 값과 동일할 시에 변화될 수 있고, 이는 채널이 서로 다른 위상에 할당되는 것을 허용할 수 있다.
예를 들어, 위상 카운터는 8 개의 위상들을 카운트할 수 있으며, 그리고 채널은 제 5 이용 가능한 위상에 대응될 수 있는 4의 채널 위상 값을 가질 수 있다. 위상 비교기로부터의 출력 신호는 위상 카운터가 제로로부터 3까지 카운터되는 동안 로우로 남아 있으며, 그리고 위상 카운터 값이 4에 도달할 시에 하이로 전환될 수 있다. 채널 위상 값은 또한 변화될 수 있거나, 4로 유지될 수 있다. 위상 비교기로부터의 하이 신호는 위상 플립-플롭에 의해 수신될 수 있다. 다음 선두 클럭 에지 상에서, 위상 플립-플롭은, 동일한 클럭 에지가 위상 카운터 값으로 하여금 5에 도달하게 할 시에 위상 비교기 출력이 로우로 전환되기 전에, 하이 신호를 저장할 수 있다. 위상 플립-플롭은 활성화 신호를 하이로 전환할 수 있다. 위상 플립-플롭은 로우 신호를 수신할 수 있으며, 그리고 다음 선두 클럭 에지 상에서, 위상 플립-플롭은, 위상 카운터 값이 5에 도달함으로써 야기되었던 위상 비교기로부터의 로우 신호를 저장하여, 활성화 신호가 로우로 전환되게 할 수 있다. 위상 비교기로부터의 출력, 및 활성화 신호는 위상 카운터 값이 다시 한번 채널 위상 값과 매칭될 때까지 로우로 남아 있을 수 있다. 이러한 방식으로, 채널에 대한 활성화 신호는 위상 비교기로부터의 출력 신호가 하이일 시에 위상 카운터가 여전히 도달하지 않은 값으로 채널 위상 값이 변화될 때까지, 위상 카운터에 의해 위상들 모두를 통과할 때마나 1 클럭 사이클 동안 한 번만 하이로 전환될 수 있다.
각각의 채널은, 그 채널에 할당된 위상을 나타낼 수 있는 채널 위상 값을 가질 수 있다. 임의의 채널에 대한 채널 위상 값은 위상 카운터 시작 값, 위상 카운터 리셋 값, 및 카운터 증분에 기초하여, 예를 들어, 위상 수 마이너스 1인 임의의 적합한 방식으로 이용 가능한 위상들 중 임의의 것과 연관될 수 있다. 예를 들어, 1부터 512까지 512 개의 위상들이 이용 가능한 경우, 임의의 채널은 제로로부터 511까지 임의의 채널 위상 값을 가질 수 있으며, 그리고 채널들은 다른 채널들에 대해 고유의 위상 값들을 가질 필요가 없다. 이는 각각의 채널이 그의 위상이 할당되고 다른 채널들과 독립적으로 변화되는 것을 허용하여, 채널 위상 값들을 통해 채널들 사이의 위상 차들의 제어를 허용할 수 있다. 예를 들어, 8 개의 이용 가능한 위상들로, 제 1 채널은 제로의 채널 위상 값을 가질 수 있으며, 그리고 제 2 채널은 4의 채널 위상 값을 가질 수 있어, 이용 가능한 제 1 및 제 5의 위상들에 대응할 수 있다. 제 2 채널 및 제 1 채널에 의해 출력된 파형들은 180 도의 위상 차를 가질 수 있다. 채널 위상 값들 순서는 위상 카운터가 카운트 업 또는 다운을 하는지 여부에 기초할 수 있다. 예를 들어, 위상 카운터가 카운트 업되는 경우, 채널 위상 값들은 오름차순으로 될 수 있으며, 그리고 위상 카운터가 카운트 다운되는 경우, 채널 위상 값들은 내림차순으로 될 수 있다. 임의의 채널의 채널 위상 값, 및 위상은 파형의 모든 사이클에서 변화되어, 클럭 신호 및 이용 가능한 위상들 수에 의해 결정된 바와 같이, 위상이 파형의 주파수만큼 자주 조정되는 것을 허용할 수 있다.
채널 위상 값은 임의의 적합한 수의 비트들을 저장하는 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장될 수 있다. 채널 위상 값을 저장하기 위해 사용된 비트들 수는 임의의 위상이 채널에 할당될 수 있는 것을 확보하기 위하여, 위상 카운터 값을 저장하는데 사용된 비트들 수와 동일할 수 있다. 위상 비교기는 임의의 적합한 방식 및 임의의 적합한 성능들로 구현되는 임의의 적합한 하드웨어 또는 소프트웨어 비교기일 수 있다. 예를 들어, 비교기는 동일함, 보다 큼, 보다 작음 비교들을 수행할 수 있거나, 또는 단지 2 개의 값들을 비교하여 이들이 동일한지를 결정할 수 있다. 위상 플립-플롭은 1 비트의 정보를 저장하는 임의의 적합한 플립-플롭일 수 있다. 위상 플립-플롭은 비동기식일 수 있거나, 또는 선두 또는 후미 클럭 에지들에 의해 동기 및 활성화될 수 있으며, 그리고 임의의 적합한 지연으로 입력 신호를 저장할 수 있다. 예를 들어, 위상 플립-플롭은 매우 짧은 지연을 가져서, 위상 플립-플롭에 의한 저장을 트리거하는 동일한 클럭 에지 상에서 하이 신호가 로우로 전환하기 전에, 수신된 하이 신호의 저장을 확보할 수 있다. 위상 플립-플롭은 또한 적당한 상황들에서 하이와 로우 사이에서 활성화 신호를 전환하기 위한 임의의 다른 적합한 구성요소로 대체될 수 있다. 활성화 신호는 또한 플립-플롭, 래치, 또는 다른 그러한 구성요소 없이, 위상 비교기에 의해 전환될 수 있다. 위상 모듈은 위상 비교기로부터 직접 활성화 신호를 출력할 수 있다.
채널의 펄스 폭 모듈은 펄스 폭 카운터 값을 저장하고 증분 또는 감분시킬 수 있는 펄스 폭 카운터, 제 1 펄스 폭 비교기, 제 2 펄스 폭 비교기, 및 신호 비트를 저장하는 펄스 폭 플립-플롭을 포함할 수 있다. 펄스 폭 모듈은 또한, 제로 값, 및 채널에 할당된 펄스 폭을 나타낼 수 있는 채널 펄스 폭 값을 저장하는 레지스터를 포함할 수 있다. 제 1 펄스 폭 비교기는 펄스 폭 카운터 값이 채널 펄스 폭 값과 동일할 시에 하이 신호를 출력할 수 있고, 그렇지 않으면 로우 신호를 출력할 수 있으며, 그리고 제 2 펄스 폭 비교기는 채널 펄스 폭 값이 제로와 동일할 시에 하이 신호를 출력할 수 있고 그렇지 않으면 로우 신호를 출력할 수 있다. 펄스 폭 플립-플롭의 출력은 채널에 대한 파형일 수 있으며, 로우로 시작할 수 있다. 펄스 폭 플립-플롭은, 펄스 폭 플립-플롭으로부터 출력된 파형이 하이이거나 채널의 위상 모듈로부터의 활성화 신호가 하이이며 그리고 제 1 비교기 또는 제 2 비교기 어떤 것도 하이 신호를 출력하지 않고 있을 시에 하이이며, 그렇지 않으면 로우일 수 있는 신호를 저장할 수 있다.
펄스 폭 모듈은, 채널 위상 값이 위상 카운터 값과 매칭될 시에, 또는 예를 들어 하나의 클럭 에지 이후에 매칭될 시에, 위상 모듈로부터, 예를 들어, 위상 플립-플롭 또는 위상 비교기로부터 하이 활성화 신호를 수신할 수 있다. 하이 활성화 신호는 펄스 폭 카운터로 하여금 리셋하게 하고, 예를 들어, 펄스 폭 카운터 값을 제로로 설정할 수 있으며, 그리고 채널 펄스 폭 값이 변화되는 것을 허용할 수 있다. 하이 활성화 신호 및 펄스 폭 카운터의 리셋은 펄스 폭 모듈의 펄스 폭 플립-플롭에 의해 수신된 신호로 하여금 하이로 전환되게 할 수 있다. 펄스 폭 플립-플롭은 다음 선두 클럭 에지 상에서 하이 신호를 저장할 수 있어, 채널 펄스 폭 값이 제로가 아닌 한 플립-플롭으로부터 출력된 파형으로 하여금 하이로 전환되게 할 수 있다.
펄스 폭 카운터는 카운팅을 시작하여, 예를 들어, 제로의 리셋 펄스 폭 카운터 값으로 시작하고 클럭 신호의 각각의 선두 클럭 에지 상에 펄스 폭 카운터 값을 증분시킬 수 있다. 클럭 신호는 위상 카운터 모듈에서 위상 카운터에 의해 사용된 것과 동일한 클럭 신호일 수 있다. 펄스 폭 플립-플롭으로부터 출력된 파형은, 위상 모듈로부터의 활성화 신호가 펄스 폭 카운터로부터 채널 펄스 폭 값에 대해 카운트하는 한, 하이로부터 로우로 전환된 이후에, 하이로 남아 있을 수 있다. 펄스 폭 카운터가 채널 펄스 폭 값과 동일하면, 펄스 폭 카운터가 만료되었음을 나타내고, 제 1 펄스 폭 비교기로부터의 신호는 로우로부터 하이로 전환되어, 펄스 폭 플립-플롭에 의해 수신된 신호로 하여금 하이로부터 로우로 전환되게 할 수 있다. 펄스 폭 플립-플롭은 다음 선두 클럭 에지 상에서 로우 신호를 저장하고, 출력 파형으로 하여금 하이로부터 로우로 전환되게 할 수 있다. 이는 채널 펄스 폭 값에 의해 나타난 바와 같이, 채널에 대한 할당 펄스 폭과 동일한 펄스 폭을 가진 출력 파형을 초래할 수 있다. 펄스 폭 카운터는 출력 파형이 로우로 전환된 이후에 계속 카운트될 수 있고, 제 1 펄스 폭 비교기로 하여금 다시 로우로 전환되게 할 수 있다. 이는, 활성화 신호가 하이일 시에 로우 파형이 단지 하이로 전환될 수 있기 때문에, 파형이 다시 하이로 전환되는 것을 초래하지 않을 수 있다. 파형은 예를 들어, 다음에 채널 위상 값이 위상 카운터 값과 매칭할 때 활성화 신호가 다시 하이로 전환될 때까지 로우로 남아 있을 수 있다.
예를 들어, 채널은, 4의 채널 펄스 폭 값에 의해 나타난, 4의 할당 펄스 폭을 가질 수 있다. 활성화 신호가 하이로 전환될 시에, 채널에 대한 펄스 폭 카운터는 제로로 리셋될 수 있고, 이는 제 1 펄스 폭 비교기로 하여금 로우로 전환되게 할 수 있다. 활성화 신호와 결합하여, 제 1 펄스 폭 비교기로부터의 로우 신호는 펄스 폭 플립-플롭에 의해 수신된 신호로 하여금 하이로 전환되게 할 수 있다. 다음 선두 클럭 에지 상에서, 펄스 폭 플립-플롭은 하이 신호를 저장할 수 있으며, 그리고 출력 파형을 하이로 전환할 수 있다. 펄스 폭 카운터는 제로로부터 1까지 펄스 폭 카운터 값을 증분시킬 수 있다. 이러한 클럭 에지는, 출력 파형이 하이인 제 1 클럭 사이클의 시작일 수 있다. 다음 선두 클럭 에지는 출력 파형이 하이인 제 1 클럭 사이클의 종료, 및 출력 파형이 하이인 제 2 클럭 사이클의 시작을 나타낼 수 있다. 펄스 폭 카운터 값은 2로 증분될 수 있다. 다음 선두 클럭 에지는 출력 파형이 하이인 제 2 클럭 사이클의 종료, 및 출력 파형이 하이인 제 3 클럭 사이클의 시작을 나타낼 수 있다. 펄스 폭 카운터 값은 3으로 증분될 수 있다.
다음 선두 클럭 에지는 출력 파형이 하이인 제 3 클럭 사이클의 종료, 및 출력 파형이 하이인 제 4 클럭 사이클의 시작을 나타낼 수 있다. 펄스 폭 카운터 값은 4로 증분되어 펄스 폭 카운터를 만료시킬 수 있다. 이는 제 1 펄스 폭 비교기로 하여금 로우로부터 하이로 전환되게 할 수 있으며, 펄스 폭 플립-플롭에 의해 수신된 신호로 하여금 하이로부터 로우로 전환되게 할 수 있다. 펄스 폭 플립-플롭이 다음 선두 클럭 에지까지 수신된 로우 신호를 저장하지 않을 수 있기 때문에, 출력 파형은 펄스 폭 플립-플롭에 의해 수신된 신호가 로우인 동안에도, 다음 선두 클럭 에지까지 클럭 사이클 동안 하이로 남아 있을 수 있다. 이는 출력 파형이 하이가 되는 제 4 클럭 사이클일 수 있다. 다음 선두 클럭 에지 상에서, 펄스 폭 플립-플롭은 로우 신호를 저장할 수 있으며, 그리고 출력 파형은 로우로 전환될 수 있다. 파형은, 활성화되고 채널 펄스 폭 값과 매칭된 이후에 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있다. 이러한 방식으로, 임의의 채널로부터의 출력 파형에 대한 하이 신호의 폭은 채널 펄스 폭 값을 사용하여 제어될 수 있다. 채널 펄스 폭 값은 이용 가능한 위상들 수에 의해 단지 제한될 수 있고, 이 경우에, 채널 펄스 폭 값은 위상들 수보다 크지 않을 수 있다.
펄스 폭 모듈은 활성화 신호 및 채널 펄스 폭 값에 기초하여 채널로부터 파형을 출력시키는 다른 적합한 구성들을 사용할 수 있다. 예를 들어, 펄스 폭 모듈은 제 2 펄스 폭 비교기를 포함하지 않을 수 있다. 이는 펄스 폭 모듈의 복잡성을 감소시킬 수 있으며, 그리고 펄스 폭 카운터가 카운트 업 또는 카운트 다운을 하는 것을 허용할 수 있다. 펄스 폭 카운터를 카운트 다운하는 것을 허용하기 위하여, 채널 펄스 폭 값은 펄스 폭 카운터가 리셋될 때마다 펄스 폭 카운터에 저장될 수 있으며, 그리고 펄스 폭 모듈은 채널 펄스 폭 값이 저장될 수 있는 제로화부를 저장할 수 있다. 제 1 펄스 폭 비교기는 그 후에 펄스 폭 카운터를 제로화부와 비교할 수 있고, 이 경우에 펄스 폭 카운터는 하이 파형이 로우로 전환되기 전에 채널 펄스 폭 값으로부터 제로로 카운트 다운할 수 있다.
또 다른 예시로서, 펄스 폭 모듈은 펄스 폭 플립-플롭 대신에 펄스 폭 래치를 포함할 수 있다. 펄스 폭 래치는 또한 1 비트를 저장할 수 있지만, 비동기식일 수 있다. 예를 들어, 펄스 폭 래치는 SR (Set-Reset) 래치일 수 있다. 펄스 폭 래치의 Set 입력은 위상 모듈로부터의 활성화 신호에 직접 연결될 수 있다. 활성화 신호가 로우로부터 하이로 전환될 시에, 이는 예를 들어 1을 저장할 수 있는 펄스 폭 래치를 설정하고, 펄스 폭 래치로 하여금 출력 파형을 로우로부터 하이로 전환하게 할 수 있다. 펄스 폭 카운터는 또한 리셋될 수 있으며, 예를 들어 제로로부터 채널 펄스 폭 값까지 카운팅을 시작할 수 있다. 활성화 신호는 로우로부터 하이로 전환한 다음, 다음 선두 클럭 에지 상에서 로우로 전환할 수 있지만, 펄스 폭 래치는 1을 저장하는 동안 파형을 하이로서 계속 출력할 수 있다. 펄스 폭 카운터 값이 채널 펄스 폭 값과 동일할 시에, 제 1 펄스 폭 비교기는 그의 출력 신호를 로우로부터 하이로 전환할 수 있다. 이는 펄스 폭 래치의 Reset 입력에 대한 입력으로 하여금 로우로부터 하이로 전환되게 할 수 있어서, 제로를 저장하는 펄스 폭 래치를 초래하고 로우로 출력 파형을 전환할 수 있다. 펄스 폭 래치가 비동기식일 수 있기 때문에, 출력 파형의 전환들은 임의의 클럭 사이클들만큼 지연되지 않을 수 있다. 출력 파형은 활성화 신호가 하이로 전환하는 동일한 클록 사이클 동안 하이로 전환할 수 있으며, 그리고 펄스 폭 카운터 값이 채널 펄스 폭 값과 같은 동일한 클럭 사이클을 로우로 전환할 수 있다. 펄스 폭 모듈로부터의 출력 파형은 또한 플립-플롭 또는 래치 없이 출력될 수 있다. 예를 들어, 출력 파형은 출력 파형 및 활성화 신호를 수신하는 논리 OR 게이트, 및 제 1 및 제 2 펄스 폭 비교기들로부터의 출력들을 수신하는 또 다른 논리 OR 게이트들로부터의 출력을 입력들로서 수신하는 논리 AND 게이트로부터 직접 출력할 수 있다.
다중채널 파형 합성 엔진에서의 각 채널은 그 채널에 할당된 펄스 폭일 수 있는 채널 펄스 폭 값을 가질 수 있다. 다중채널 파형 합성 엔진에서의 임의의 채널에 대한 채널 펄스 폭 값은 위상 카운터 시작 값, 위상 카운터 리셋 값, 및 카운터 증분에 기초하여, 이용 가능한 위상들 수를 0으로부터의 임의의 값일 수 있다. 예를 들어, 1 내지 512인 512 개의 위상이 이용 가능한 경우, 다중채널 파형 합성 엔진의 임의의 채널은 제로로부터 512까지 임의의 채널 펄스 폭 값을 가질 수 있다. 이는 각각의 채널이 그의 펄스 폭이 할당되고 다른 채널들과 독립적으로 변화되는 것을 허용하여, 채널 펄스 폭 값들을 통해 펄스 폭들 각각의 제어를 허용할 수 있다. 예를 들어, 8 개의 이용 가능한 위상들로, 제 1 채널은 4의 채널 펄스 폭 값을 가질 수 있으며, 그리고 제 2 채널은 8의 채널 펄스 폭 값을 가질 수 있다. 제 1 채널에 의해 출력된 파형은 4의 폭, 또는 50% 듀티 사이클을 가질 수 있는 반면, 제 2 채널에 의해 출력된 파형은 8의 폭, 또는 100% 듀티 사이클을 가질 수 있다. 임의의 채널의 채널 펄스 폭 값, 및 펄스 폭은 출력 파형의 모든 사이클의 시작에서 변화될 수 있어, 클럭 신호 및 이용 가능한 위상들 수에 의해 결정된 바와 같이, 파형의 주파수만큼 자주 펄스 폭 조정이 허용될 수 있다.
펄스 폭 카운터는 임의의 적합한 하드웨어 또는 소프트웨어 카운터일 수 있으며, 그리고 임의의 적합한 수의 비트들을 저장하는 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 펄스 폭 카운터 값을 저장할 수 있다. 예를 들어, 펄스 폭 카운터 값은 7-비트 하드웨어 또는 소프트웨어 레지스터에 저장될 수 있다. 펄스 폭 카운터 값을 저장하기 위해 사용된 비트들 수는 또한 위상 카운터 값을 저장하기 위해 사용된 비트들 수에 기초할 수 있다. 예를 들어, 위상 카운터 값은 펄스 폭 카운터 값을 저장하기 위해 사용된 1 또는 2 초과의 비트들을 사용하여 저장될 수 있다. 채널 펄스 폭 값은 또한 임의의 적합한 수의 비트들을 저장하는 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장될 수 있다. 채널 펄스 폭 값을 저장하기 위해 사용된 비트들 수는 임의의 펄스 폭 카운터가 채널 펄스 폭 값까지 항상 카운트할 수 있는 것을 확보하기 위해, 펄스 폭 카운터 값을 저장하는데 사용된 동일 비트들 수일 수 있다. 제 1 펄스 폭 비교기 및 제 2 펄스 폭 비교기는 임의의 적합한 방식 및 임의의 적합한 성능들로 구현되는 임의의 적합한 하드웨어 또는 소프트웨어 비교기들일 수 있다. 예를 들어, 비교기는 동일함, 보다 큼, 보다 작음 비교들을 수행할 수 있거나, 또는 단지 2 개의 값들을 비교하여 이들이 동일한지를 결정할 수 있다. 펄스 폭 플립-플롭은 1 비트의 정보를 저장하는 임의의 적합한 플립-플롭일 수 있다. 펄스 폭 플립-플롭은 비동기식일 수 있거나, 또는 선두 또는 후미 클럭 에지들에 의해 동기 및 활성화될 수 있으며, 그리고 임의의 적합한 지연으로 입력 신호를 저장할 수 있다. 예를 들어, 펄스 폭 플립-플롭은 매우 짧은 지연을 가져서, 펄스 폭 플립-플롭에 의한 저장을 트리거하는 동일한 클럭 에지 상에서 하이 신호가 로우로 전환하기 전에, 하이 신호의 저장을 확보할 수 있다. 펄스 폭 플립-플롭은 또한 적당한 상황들에서, 이를테면, 예를 들어 SR 래치에서 하이와 로우 사이에서 활성화 신호를 전환하기 위한 임의의 다른 적합한 구성요소로 대체될 수 있다. 펄스 폭 모듈에서의 다양한 신호들은 임의의 적합한 하드웨어 또는 소프트웨어 논리 게이트들, 이를테면 AND, OR, 및 NOT 게이트들의 사용을 통해 결합될 수 있다.
다중채널 파형 합성 엔진은 하드웨어 및 소프트웨어의 임의의 적합한 조합을 사용하여 구현될 수 있다. 예를 들어, 다중채널 파형 합성 엔진의 구성요소들은 전체적으로 또는 부분적으로 FPGA (field programmable gate array) 또는 ASIC (application-specific integrated circuit) 또는 CPLD (complex programmable logic device), 또는 임의의 적합한 프로세싱 디바이스 상에서 처리되는 소프트웨어로서 구현될 수 있다. 다중채널 파형 합성 엔진에 의해 출력된 파형들은 하드웨어 상에서 출력될 수 있거나, 또는 다른 소프트웨어 또는 하드웨어의 제어에 사용된 소프트웨어 출력들일 수 있다. 이용 가능한 위상들 수, 각각의 채널에 대한 채널 위상 값들, 및 각각의 채널에 대한 채널 펄스 폭 값들은 임의의 적합한 방식으로 결정 및 할당될 수 있다. 예를 들어, 다중채널 파형 합성 엔진의 일부 또는 상기 엔진와는 별개인 소프트웨어 또는 하드웨어 제어기는 위상 카운터 시작 값, 위상 카운터 리셋 값, 채널 위상 값들, 및 채널 펄스 폭 값들 중 일부 또는 모두를 결정 및 할당할 수 있다. 다중채널 파형 합성 엔진은 임의의 적합한 하드웨어 또는 소프트웨어 클럭 또는 발진기로부터 클럭 신호를 수신할 수 있다.
도 1은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 다중채널 파형 합성 엔진 (100)은 위상 카운터 모듈 (110), 채널 (121), 및 제 N 채널 (131)을 포함할 수 있고, 이때 채널 (121)과 제 N 채널 (131) 사이에는 임의의 수의 채널들이 있다. 위상 카운터 모듈 (110), 채널 (121), 제 N 채널 (131), 및 중간 사이의 (in-between) 채널들은 클럭 (180)으로부터 클럭 신호를 수신할 수 있다.
위상 카운터 모듈 (110)은, 위상들을 통해 카운팅하고 카운트가 원하는 각도에 도달한 이후에 리셋하기 위한 임의의 적합한 모듈일 수 있다. 위상 카운터 모듈 (110)은 예를 들어 클록 (180)으로부터 수신된 클럭 신호의 각각의 에지 상에서 1 씩 증분만큼 카운팅될 수 있다. 위상 카운터 모듈 (110)은 채널 (121), 제 N 채널 (131), 및 중간 사이의 임의의 채널들로 현재 위상 카운터 값을 출력할 수 있다.
채널 (121), 제 N 채널 (131), 및 중간 사이의 임의의 채널들 각각은 파형을 출력하는 독립적인 채널들일 수 있다. 채널 (121), 제 N 채널 (131), 및 중간 사이의 채널들 각각은 위상 카운터 모듈 (110)로부터 수신된 위상 카운터 값, 및 클럭 (180)으로부터 수신된 클럭 신호에 기초하여 그 자신의 파형을 출력할 수 있다. 채널 (121), 제 N 채널 (131), 및 중간 사이의 채널들 각각은 위상 및 펄스 폭이 할당될 수 있으며, 그리고 위상 카운터가 그들 각자의 할당된 위상들과 연관된 값에 도달할 시에, 그들 각자의 펄스 폭들에 의해 결정된 일정 기간 동안 파형을 하이 상태로 출력할 수 있다.
도 2는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 위상 카운터 모듈 (110)은 위상 카운터 (210), 위상 카운터 비교기 (220), 및 위상 카운터 리셋 레지스터 (230)를 포함할 수 있다. 위상 카운터 (210)는 임의의 적합한 하드웨어 또는 소프트웨어 카운터일 수 있으며, 그리고 위상 카운터 값을, 임의의 적합한 수의 비트들을 저장한 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장할 수 있다. 예를 들어, 위상 카운터 값은 위상 카운터 (210)의 9-비트 레지스터에 저장될 수 있다. 위상 카운터 (210)는, 예를 들어, 클럭 (180)으로부터 클럭 신호를 수신할 수 있는 CLK 입력, 및 새로운 값, 예를 들어, 위상 카운터 시작 값의 기입을 위상 카운터 값 저장 레지스터에 인에이블할 수 있는 WR 입력을 포함할 수 있다. WR 입력은 위상 카운터 비교기 (220)로부터의 출력의 특성 (nature)에 의존하여, 활성 하이 또는 활성 로우일 수 있다. 위상 카운터 (210)는 일부 명시된 이벤트의 발생에 대해 일부 카운팅 증분만큼 위상 카운터 값을 증분 또는 감분시킬 수 있다. 예를 들어, 위상 카운터 (210)는, 위상 카운터 (210)가 클럭 (180)으로부터의 클럭 신호의 선두, 또는 양, 또는 상승 에지를 수신할 때마다 위상 카운터 값을 1씩 감분시킬 수 있다. 위상 카운터 (210)는 또한 클럭 신호의 후미, 또는 음, 또는 하강 에지에 대해 위상 카운터 값을 증분 또는 감분시킬 수 있다. 위상 카운터 (210)는 위상 카운터 값의 값을, 위상 카운터 모듈 (110) 밖으로, 그리고 위상 카운터 비교기 (220)로 출력할 수 있다. 예를 들어, 위상 카운터 값 저장 레지스터의 비트들은 병렬로 출력할 수 있다.
위상 카운터 비교기 (220)는, 입력 값들을 비교하는, 예를 들어, 2 개의 입력 값들이 동일한지를 결정하는 임의의 적합한 하드웨어 또는 소프트웨어 비교기일 수 있다. 예를 들어, 위상 카운터 비교기 (220)는 다수의 하드웨어 XOR 및 OR 게이트들을 사용하여 구현될 수 있다. 위상 카운터 비교기 (220)는 임의의 비트 길이의 입력 값들을 수신할 수 있으며, 그리고 병렬로 입력들을 수신할 수 있다. 위상 카운터 비교기 (220)는 2 개의 수신 값들이 동일한지의 여부를 나타내는 신호를 출력할 수 있다. 예를 들어, 위상 카운터 비교기 (220)는 수신된 값들이 동일한 경우, 하이 신호를 출력할 수 있으며, 그리고 수신된 값들이 동일하지 않은 경우, 로우 신호를 출력할 수 있고, 또는 그 반대로도 출력할 수 있다.
위상 카운터 리셋 레지스터 (230)는 위상 카운터 리셋 값을, 임의의 적합한 수의 비트들을 저장한 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장할 수 있다. 예를 들어, 위상 카운터 리셋 값은 동일한 타입의 레지스터, 예를 들어 위상 카운터 (210)에 의해 사용된 9-비트 레지스터에 저장될 수 있다. 위상 카운터 리셋 값은 위상 카운터 값이 위상 카운터 시작 값으로 리셋되기 이전에 도달하는 값일 수 있다. 위상 카운터 리셋 레지스터 (230)는 위상 카운터 리셋 값을 위상 카운터 비교기 (220)로 출력할 수 있다.
다중채널 파형 합성 엔진 (100)의 채널들, 예를 들어, 채널 (121), 제 N 채널 (131), 및 중간 사이의 임의의 채널들에 대한 이용 가능한 위상들 수 및 주파수는 위상 카운터 시작 값 및 위상 카운터 리셋 값을 설정함으로써, 그리고 위상 카운터 (210)의 카운팅 증분에 의해 결정될 수 있다. 예를 들어, 위상 카운터 (210)가 1 만큼 카운팅되는 경우, 이용 가능한 위상들 수는 위상 카운터 시작 값과 위상 카운터 리셋 값 사이의 차이보다 1이 클 수 있다. 예를 들어, 위상 카운터 (210)가 위상 카운터 값을 증분시키는 경우, 0의 위상 카운터 시작 값 및 511의 위상 카운터 리셋 값은 512 개의 위상들을 허용할 수 있다. 위상 카운터 (210)가 위상 카운터 값을 감분시키는 경우, 511의 위상 카운터 시작 값 및 0의 위상 카운터 리셋 값은 512 개의 위상들을 허용할 수 있다. 다중채널 파형 합성 엔진 (100)의 채널들 모두의 주파수는 예를 들어, 클럭 (180)으로부터의 주파수를 이용 가능한 위상들의 수로 나눔으로써 결정될 수 있다. 예를 들어, 클럭 (180)이 12.75 MHZ로 동작하는 경우, 출력 파형들은 이용 가능한 위상들 수를 170 개로 설정함으로써, 75 KHz의 주파수로 설정될 수 있다.
위상 카운터 (210)는 위상 카운터 값으로서 그의 레지스터에 위상 카운터 시작 값으로 시작할 수 있으며, 그리고 위상 카운터 리셋 레지스터 (220)는 위상 카운터 리셋 값으로 시작할 수 있다. 클럭 (180)이 동작 중일 시에, 위상 카운터 (210)는 현재 위상 카운터 값을, 위상 카운터 모듈 (110) 밖으로, 그리고 위상 카운터 비교기 (220)로 출력할 수 있다. 위상 카운터 비교기 (220)는 또한 위상 카운터 리셋 레지스터 (230)로부터 위상 카운터 리셋 값을 수신할 수 있다. 위상 카운터 값이 위상 카운터 리셋 값과 동일한 경우, 위상 카운터 비교기 (220)는 신호, 예를 들어, 위상 카운터 (210)의 WR 입력으로 입력할 수 있는 하이 신호를 출력하여, 새로운 값의 기입을 위상 카운터 (210)의 레지스터에 인에이블할 수 있다. 새로운 값은 원래 위상 카운터 시작 값과 동일할 수 있거나, 또는 예를 들어 이용 가능한 위상들 수를 변화시키기 위하거나 출력 파형들의 주파수를 변화시키기 위해 변화될 수 있는 위상 카운터 시작 값일 수 있다. 위상 카운터 값이 위상 카운터 리셋 값과 동일하지 않는 경우, 위상 카운터 비교기 (210)는, 위상 카운터 (210)의 레지스터에 새로운 값의 기입을 인에이블하지 않는 신호, 예를 들어, 로우 신호를 출력할 수 있다. 위상 카운터 (210)는 클럭 (180)의 다음 선두 에지를 수신하고, 위상 카운터 값을 1만큼 감분하며, 그리고 위상 카운터 값을 출력하여, 위상 카운터 비교기 (220) 등에 의한 또 다른 비교로 인도될 수 있되, 클럭 (180)이 정지할 때까지 그러하다. 이는 위상 카운터 (210)로 하여금 각각의 이용 가능한 위상에 대해 카운팅하게 하여, 클럭 (180)이 동작하고 있는 동안, 각각의 그러한 위상에 대응하는 위상 카운터 값들을 루프로 순차적으로 출력할 수 있다.
일부 구현예들에서, 위상 카운터 (210)는 위상 카운터 값을 1만큼 증분시킬 수 있거나, 또는 일부 다른 카운팅 증분만큼 위상 카운터 값을 증분 또는 감분시킬 수 있으며, 그리고 후미 클럭 에지들을 카운팅할 수 있다. 증분 위상 카운터 (210)에 대해, 위상 카운터 (210)는 WR 입력이 위상 카운터 비교기 (220)에 의해 인에이블될 시에 제로로 리셋된 위상 카운터 값을 가질 수 있으며, 그리고 위상 카운터 리셋 레지스터 (230)는 위상 카운터 비교기 (220)에 의해 인에이블될 시에, 위상 카운터 리셋 값으로서 새로운 값의 기입을 허용할 수 있는 WR 입력을 가질 수 있다.
도 3은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 다중채널 파형 합성 엔진 (100)의 각각의 채널, 이를테면 채널 (121)은 위상 모듈 (310) 및 펄스 폭 모듈 (320)을 포함할 수 있으며, 그리고 파형을 출력할 수 있다. 위상 모듈 (310)은 위상 카운터 모듈 (110)에 의해 출력된 위상 카운터 값들을 수신할 수 있으며, 그리고 활성화 신호를 펄스 폭 모듈 (320)로 전송할 수 있다. 펄스 폭 모듈 (320)은 파형을 출력할 수 있으며, 그리고 파형의 폭을 결정할 수 있다. 위상 모듈 (310) 및 펄스 폭 모듈 (320)은 클럭 (180)으로부터 클럭 신호를 수신할 수 있다.
도 4는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 다중채널 파형 합성 엔진 (100)의 채널, 이를테면 채널 (121), 제 N 채널 (131), 또는 중간 사이의 임의의 채널의 위상 모듈 (310)은 채널 위상 레지스터 (410), 위상 비교기 (420), 및 플립-플롭 (430)을 포함할 수 있다. 채널 위상 레지스터 (410)는 채널 위상 값을, 임의의 적합한 수의 비트들을 저장한 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장할 수 있다. 예를 들어, 채널 위상 레지스터는 동일한 타입의 레지스터, 예를 들어 위상 카운터 (210)에 의해 사용된 9-비트 레지스터일 수 있다. 채널 위상 값은, 위상 모듈 (310)로 하여금 활성화 신호를 출력하게 하여, 채널을 활성화시키며, 그리고 채널에 할당된 위상에 연관될 수 있는 위상 카운터 값일 수 있다. 채널 위상 레지스터 (410)는, 새로운 값, 예를 들어, 새로운 채널 위상 값의 기입을 채널 위상 레지스터 (410)에 인에이블할 수 있는 WR 입력을 포함할 수 있다. WR 입력은 활성 하이 또는 활성 로우일 수 있다. 채널 위상 레지스터 (230)는 채널 위상 값을 위상 비교기 (420)로 출력할 수 있다.
위상 비교기 (420)는, 입력 값들을 비교하는, 예를 들어, 2 개의 입력 값들이 동일한지를 결정하는 임의의 적합한 하드웨어 또는 소프트웨어 비교기일 수 있다. 예를 들어, 위상 비교기 (420)는 다수의 하드웨어 XOR 및 OR 게이트들을 사용하여 구현될 수 있다. 위상 비교기 (420)는 임의의 비트 길이의 입력 값들을 수신할 수 있으며, 그리고 병렬로 입력들을 수신할 수 있다. 위상 비교기 (420)는 2 개의 수신 값들이 동일한지의 여부를 나타내는 신호를 출력할 수 있다. 예를 들어, 위상 비교기 (420)는 수신된 값들이 동일한 경우, 하이 신호를 출력할 수 있으며, 그리고 수신된 값들이 동일하지 않은 경우, 로우 신호를 출력할 수 있고, 또는 그 반대로도 출력할 수 있다.
플립-플롭 (430)은, 1 비트를 저장하고 저장된 비트에 기초하여 신호를 출력하는 임의의 적합한 하드웨어 또는 소프트웨어 플립-플롭일 수 있다. 플립-플롭 (430)은 CLK 입력, D 입력, Q 출력, 및 RST 입력을 포함할 수 있다. CLK 입력은 예를 들어, 클럭 (180)으로부터 클럭 신호를 수신할 수 있다. D 입력은, 플립-플롭 (430)이 저장될 수 있는 비트를 나타내는 신호를 수신할 수 있다. 예를 들어, 플립-플롭 (430)이 CLK 입력에 입력된 클럭 신호의 클럭 에지를 수신할 시에 D 입력이 하이인 경우, 플립-플롭 (430)은 그 클럭 에지 상에 1을 저장할 수 있다. 플립-플롭 (430)이 CLK 입력에 입력된 클럭 신호의 클럭 에지를 수신할 시에 D 입력이 로우인 경우, 플립-플롭 (430)은 그 다음 클럭 에지 상에 제로를 저장할 수 있다. Q 출력은 플립-플롭 (430)에 의해 현재 저장된 비트에 기초한 신호를 출력할 수 있다. 예를 들어, 플립-플롭 (430)이 1을 저장하는 경우, Q로부터 출력된 신호는 하이일 수 있으며, 플립-플롭 (430)이 제로를 저장하는 경우, Q로부터 출력된 신호는 로우일 수 있다. Q 출력로부터의 신호는 펄스 폭 모듈 (320)에 대한 활성화 신호일 수 있다. 플립-플롭 (430)의 RST 입력은 D 입력의 값에 상관없이, 플립-플롭 (430)에 저장된 비트를 제로로 리셋하기 위해 사용될 수 있다.
채널에 할당되고 채널용 채널 위상 레지스터 (410)에 저장된 채널 위상 값은 채널에 위상을 할당하기 위해 사용될 수 있다. 채널 위상 값은 이용 가능한 위상들로부터의 위상에 연관될 수 있다. 채널들이 위상 카운터 (210)의 리셋 이후에 그들의 채널 위상 값에 기초하여 활성화될 수 있는 순서는 위상 카운터 (210)가 카운트 업 또는 다운을 하는지 여부에 기초할 수 있다. 예를 들어, 위상 카운터 (210)가 카운트 업되는 경우, 채널들은 그들의 채널 위상 값들의 오름차순으로 활성화될 수 있으며, 그리고 위상 카운터 (210)가 카운트 다운되는 경우, 채널들은 그들의 채널 위상 값들의 내림차순으로 활성화될 수 있다. 채널 위상 값들은, 채널 위상 값들과 이용 가능한 위상들 사이의 연관성에 기초하여, 출력 파형들, 이를테면 채널 (121) 및 제 N 채널 (131)의 위상 차들을 결정할 수 있다. 예를 들어, 8 개의 이용 가능한 위상들이 있을 수 있고, 채널 (121)은 제 1 위상에 연관된 제로의 채널 위상 값을 가질 수 있으며, 그리고 제 N 채널 (131)은 제 8 위상에 연관된 7의 채널 위상 값을 가질 수 있다. 채널 (121) 및 제 N 채널 (131)의 출력 파형들 사이의 위상 차는 315 도일 수 있다. 위상 카운터 (210)가 카운트 업되는 경우, 이는 채널 (121)로부터의 출력 파형이 315 도 만큼 제 N 채널 (131)로부터의 출력 파형 앞에 있는 것을 허용할 수 있다. 위상 카운터 (210)가 카운트 다운되는 경우, 제 N 채널 (131)로부터의 출력 파형은 315 도 만큼 채널 (121)로부터의 출력 파형 앞에 있을 수 있다.
채널, 이를테면 채널 (121)의 위상 비교기 (420)는 위상 카운터 (210)에 의해 위상 카운터 모듈 (110)로부터 출력된 위상 카운터 값, 및 채널 위상 레지스터 (410)에 저장된 채널 위상 값을 수신할 수 있다. 채널 위상 값이 위상 카운터 값과 동일한 경우, 위상 비교기 (420)는 신호, 예를 들어, 하이 신호를 출력할 수 있다. 이는, 채널에 대한 위상을 위상 카운터 (210)가 카운팅하는 것을 나타낼 수 있다. 위상 비교기 (420)로부터의 하이 신호는 채널 위상 레지스터 (410)의 WR 입력에 의해 수신되어, 새로운 채널 위상 값의 기입을 채널 위상 레지스터 (410)에 인에이블할 수 있다. 새로운 채널 위상 값은 채널 위상 레지스터 (410)에 이미 저장된 채널 위상 값과 동일하거나 다를 수 있다. 위상 비교기 (420)로부터의 하이 신호는 또한 플립-플롭 (430)의 D 입력에 의해 수신될 수 있다. 플립-플롭 (430)은 또한 예를 들어, 클럭 (180)으로부터 클럭 신호를 수신할 수 있다. 플립-플롭 (430)은 D 입력 상에, 그리고 클럭 신호의 다음 클럭 에지, 예를 들어, 선두 에지 상에 하이 신호를 수신할 수 있고, 플립-플롭 (430)은, 위상 비교기 (420)로부터 D 입력으로의 신호가 위상 비교기 (420)에 의해 위상 카운터 (210)로부터 수신된 위상 카운터 값의 변화로 인해, 다시 로우로 전환되기 전에, 1을 저장할 수 있다. 이는, Q 출력 상의 활성화 신호로 하여금 하이로 전환하게 할 수 있다. 플립-플롭 (430)이 1을 저장하는 동안, Q 출력으로부터의 활성화 신호는 하이로 남아 있을 수 있다.
채널 위상 값이 위상 카운터 값과 동일하지 않는 경우, 위상 비교기 (420)는, 위상 비교기 (420)에 의해 비교된 값들이 동일하지 않다는 것을 나타내는 신호, 예를 들어, 로우 신호를 출력할 수 있다. 위상 비교기 (420)로부터의 로우 신호는 플립-플롭 (430)의 D 입력에 의해 수신될 수 있다. 플립-플롭 (430)은 또한 예를 들어, 클럭 (180)으로부터 클럭 신호를 수신할 수 있다. 플립-플롭 (430)은 D 입력 상에, 그리고 클럭 신호의 다음 클럭 에지, 예를 들어, 선두 에지 상에 로우 신호를 수신할 수 있고, 플립-플롭 (430)은, 위상 카운터 값이 채널 위상 값과 매칭하기 위해 변화되는 경우, 위상 비교기 (420)로부터 D 입력으로의 신호가 하이로 전환되기 전에, 제로를 저장할 수 있다. 이는 Q 출력 상의 활성화 신호로 하여금 로우로 전환되게 할 수 있거나 (그가 하이인 경우), 또는 로우로 남아있게 할 수 있다. 플립-플롭 (430)이 제로를 저장하는 동안, Q 출력으로부터의 활성화 신호는 로우로 남아 있을 수 있다. 이는 채널, 이를테면 채널 (121), 제 N 채널 (131), 또는 중간 사이의 임의의 채널에 대한 위상 모듈 (310)로부터의 활성화 신호가 1 클럭 사이클 동안, 위상 카운터 (210)가 위상 카운터 값 및 채널 위상 값에 의해 결정된 바와 같이, 채널에 할당된 위상에 대해 카운팅되는 이후의 1 클럭 사이클 동안 하이로 되는 것을 초래할 수 있다.
예를 들어, 채널 (121)은 8 개의 이용 가능한 위상들 중 6 개의 할당된 위상을 가질 수 있다. 채널 위상 레지스터 (410)에 저장된 채널 위상 값은 5일 수 있다. 위상 카운터 (210)는 카운트 다운되어, 7의 위상 카운터 시작 값으로 시작하고 제로까지 카운트 다운될 수 있다. 플립-플롭 (430)은 디폴트 값으로서 0을 저장할 수 있으며, Q 출력으로부터의 활성화 신호는 로우일 수 있다. 위상 비교기 (420)는 5의 채널 위상 값과 동일하지 않을 수 있는 7의 제 1 위상 카운터 값을 수신할 수 있다. 위상 비교기 (420)는 플립-플롭 (430)에 의해 수신될 수 있는 로우 신호를 출력할 수 있다. 다음 선두 클럭 에지 상에서, 위상 카운터 (210)는 1 만큼 카운트 다운되고 6의 위상 카운터 값을 출력할 수 있다. 플립-플롭 (430)은 변화하지 않을 수 있는 로우 신호를 저장하며, 그리고 계속해서 제로를 저장한다. 활성화 신호는 로우로 남아 있을 수 있다. 위상 비교기 (420)는 6의 위상 카운터 값이 5의 채널 위상 값과 매칭되지 않는다고 결정할 수 있고, 플립-플롭 (430)의 D 입력에 로우 신호를 출력할 수 있다. 플립-플롭 (430)은 로우 신호를 수신할 수 있다.
다음 선두 클럭 에지 상에서, 위상 카운터는 1만큼 카운트 다운되고 5의 위상 카운터 값을 출력할 수 있다. 플립-플롭 (430)은 로우 신호 변화 전에 위상 비교기 (420)로부터 로우 신호를 저장하고, 계속해서 제로를 저장할 수 있다. 활성화 신호는 로우로 남아 있을 수 있다. 위상 비교기 (420)는 5의 위상 카운터 값이 5의 채널 위상 값과 일치한다고 결정할 수 있으며, 그리고 하이 신호를 플립-플롭 (430)의 D 입력에 그리고 채널 위상 레지스터 (410)의 WR 입력에 출력할 수 있다. 플립-플롭 (430)은 이전에 수신된 로우 신호를 저장한 이후에, D 입력 상에 하이 신호를 수신할 수 있다. 새로운 채널 위상 값은 채널 위상 레지스터 (410)에 기입될 수 있다. 새로운 채널 위상 값은 채널 위상 레지스터에 저장된 채널 위상 값, 예를 들어 5와 동일할 수 있거나, 또는 8 개의 이용 가능한 위상들 중 서로 다른 하나와 연관된 상이한 채널 위상 값일 수 있다.
다음 선두 클럭 에지 상에서, 위상 카운터는 1만큼 카운트 다운되고 4의 위상 카운터 값을 출력할 수 있다. 플립-플롭 (430)은 하이 신호가 변화하기 전에 위상 비교기 (420)에 의해 출력된 하이 신호를 저장하여 1을 저장할 수 있다. 활성화 신호는 하이로 전환할 수 있다. 위상 비교기 (420)는, 4의 위상 카운터 값이 5의 채널 위상 값과 일치하지 않다고 결정할 수 있으며, 그리고 플립-플롭 (430)의 D 입력에 로우 신호를 출력할 수 있다. 플립-플롭 (430)은 이전에 수신된 하이 신호를 저장한 이후에, 로우 신호를 수신할 수 있다.
다음 선두 클럭 에지 상에서, 위상 카운터는 1만큼 카운트 다운되고 3의 위상 카운터 값을 출력할 수 있다. 플립-플롭 (430)은 변화되지 않을 수 있는 로우 신호를 위상 비교기 (420)로부터 저장하며, 제로로 저장할 수 있다. 1 클럭 사이클 동안 하이를 가질 수 있는 활성화 신호는 로우로 전환할 수 있다. 위상 비교기 (420)는, 3의 위상 카운터 값이 5의 채널 위상 값과 일치하지 않다고 결정할 수 있으며, 그리고 플립-플롭 (430)의 D 입력에 로우 신호를 출력할 수 있다. 플립-플롭 (430)은 로우 신호를 수신할 수 있다. 이는 위상 카운터 값이 리셋되기 전에, 예를 들어 7로 다시 리셋되기 전에, 위상 카운터 (210)가 2, 1 및 제로의 위상 카운터 값들을 통해 카운트 다운될 시에 반복될 수 있으며, 그리고 위상 카운터 (210)는 다시 카운트 다운되기 시작한다. 이로써, 채널 (121)의 위상 모듈 (310)로부터의 활성화 신호는 위상 카운터 값이 5, 채널 (121)의 채널 위상 값에 도달한 이후에 1 사이클을 시작하는 1 클럭 사이클 동안 하이이고, 다른 클럭 사이클들 동안 로우일 수 있다.
도 5는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 다중채널 파형 합성 엔진 (100)의 채널, 이를테면 채널 (121), 제 N 채널 (131), 또는 중간 사이의 임의의 채널의 펄스 폭 모듈 (320)은 채널 펄스 폭 레지스터 (510), 펄스 폭 카운터 (520), 제로화부 (zeroes) (520), 제 1 펄스 폭 비교기 (540), 제 2 펄스 폭 비교기 (550), OR 게이트들 (560), AND 게이트 (570), OR 게이트 (580), 및 플립-플롭 (590)을 포함할 수 있다. 펄스 폭 카운터 (520)는 임의의 적합한 하드웨어 또는 소프트웨어 카운터일 수 있으며, 그리고 펄스 폭 카운터 값을, 임의의 적합한 수의 비트들을 저장한 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장할 수 있다. 예를 들어, 펄스 폭 카운터 값은 펄스 폭 카운터 (520)의 7-비트 레지스터에 저장될 수 있다. 펄스 폭 카운터 (520)는, 예를 들어, 클럭 (180)으로부터 클럭 신호를 수신할 수 있는 CLK 입력, 및 펄스 폭 카운터 값을 제로로 리셋하는 것을 인에이블할 수 있는 RST 입력을 포함할 수 있다. RST 입력은 위상 모듈 (310)로부터 출력된 활성화 신호의 특성에 의존하여, 활성 하이 또는 활성 로우일 수 있다. 펄스 폭 카운터 (520)는 일부 명시된 이벤트의 발생에 대해 일부 카운팅 증분만큼 펄스 폭 카운터 값을 증분 또는 감분시킬 수 있다. 예를 들어, 펄스 폭 카운터 (520)는, 펄스 폭 카운터 (520)가 클럭 (180)으로부터의 클럭 신호의 선두 에지를 수신할 때마다 펄스 폭 카운터 값을 1씩 증분시킬 수 있다. 펄스 폭 카운터 (520)는 또한 클럭 신호의 후미 에지에 대해 펄스 폭 카운터 값을 증분 또는 감분시킬 수 있다. 펄스 폭 카운터 (520)는 펄스 폭 카운터 값의 값을 출력할 수 있다. 예를 들어, 펄스 폭 카운터 값 저장 레지스터의 비트들은 병렬로 출력할 수 있다. 펄스 폭 카운터 값은 예를 들어, 제 1 펄스 폭 비교기 (550)로 출력할 수 있다.
채널 펄스 폭 레지스터 (510)는 채널 펄스 폭 값을, 임의의 적합한 수의 비트들을 저장한 임의의 적합한 하드웨어 또는 소프트웨어 레지스터에 저장할 수 있다. 예를 들어, 채널 펄스 폭 레지스터는 동일한 타입의 레지스터, 예를 들어 펄스 폭 카운터 (520)에 의해 사용된 7-비트 레지스터일 수 있다. 채널용 채널 펄스 폭 값은 출력 파형의 폭 또는 듀티 사이클에 의해 반영되는 바와 같이, 채널에 의해 출력된 파형의 펄스 폭을 나타낼 수 있다. 채널 펄스 폭 레지스터 (520)는 새로운 값, 예를 들어, 새로운 채널 펄스 폭 값을 채널 펄스 폭 레지스터 (520)에 기입하는 것을 인에이블할 수 있는 WR 입력을 포함할 수 있다. WR 입력은 활성 하이 또는 활성 로우일 수 있다. 채널 펄스 폭 레지스터 (520)는 채널 펄스 폭 값을 제 1 펄스 폭 비교기 (540) 및 제 2 펄스 폭 비교기 (550)에 출력할 수 있다.
제 1 펄스 폭 비교기 (550) 및 제 2 펄스 폭 비교기 (560) 각각은, 입력 값들을 비교하는, 예를 들어, 2 개의 입력 값들이 동일한지를 결정하는 임의의 적합한 하드웨어 또는 소프트웨어 비교기일 수 있다. 예를 들어, 제 1 펄스 폭 비교기 (550) 및 제 2 펄스 폭 비교기 (560) 각각은 다수의 하드웨어 XOR 및 OR 게이트들을 사용하여 구현될 수 있다. 제 1 펄스 폭 비교기 (550) 및 제 2 펄스 폭 비교기 (560) 각각은 임의의 비트 길이의 입력 값들을 수신할 수 있으며, 그리고 병렬로 입력들을 수신할 수 있다. 제 1 펄스 폭 비교기 (550) 및 제 2 펄스 폭 비교기 (560) 각각은 2 개의 수신된 값들이 동일한지 여부를 나타내는 신호를 출력할 수 있다. 예를 들어, 제 1 펄스 폭 비교기 (550) 및 제 2 펄스 폭 비교기 (560) 각각은 수신된 값들이 동일한 경우 하이 신호를 출력할 수 있으며, 그리고 수신된 값들이 동일하지 않은 경우, 로우 신호를 출력할 수 있고, 또는 그 반대로도 출력할 수 있다.
플립-플롭 (590)은, 1 비트를 저장하고 저장된 비트에 기초하여 신호를 출력하는 임의의 적합한 하드웨어 또는 소프트웨어 플립-플롭일 수 있다. 플립-플롭 (590)은 CLK 입력, D 입력, Q 출력, 및 RST 입력을 포함할 수 있다. CLK 입력은 예를 들어, 클럭 (180)으로부터 클럭 신호를 수신할 수 있다. D 입력은, 플립-플롭 (590)이 저장될 수 있는 비트를 나타내는 신호를 수신할 수 있다. 예를 들어, 플립-플롭 (590)이 CLK 입력에 입력된 클럭 신호의 클럭 에지를 수신할 시에 D 입력이 하이인 경우, 플립-플롭 (590)은 그 클럭 에지 상에 1을 저장할 수 있다. 플립-플롭 (590)이 CLK 입력에 입력된 클럭 신호의 클럭 에지를 수신할 시에 D 입력이 로우인 경우, 플립-플롭 (590)은 그 다음 클럭 에지 상에 제로를 저장할 수 있다. Q 출력은 플립-플롭 (590)에 의해 현재 저장된 비트에 기초한 신호를 출력할 수 있다. 예를 들어, 플립-플롭 (590)이 1을 저장하는 경우, Q로부터 출력된 신호는 하이일 수 있으며, 플립-플롭 (590)이 제로를 저장하는 경우, Q로부터 출력된 신호는 로우일 수 있다. Q 출력로부터의 신호는 채널, 예를 들어, 채널 (121)에 대한 파형일 수 있다. 플립-플롭 (590)의 RST 입력은 D 입력의 값에 상관없이, 플립-플롭 (590)에 저장된 비트를 제로로 리셋하기 위해 사용될 수 있다.
OR 게이트 (560), AND 게이트 (570), 및 OR 게이트 (580)는 논리 게이트들의 임의의 적합한 하드웨어 또는 소프트웨어 구현예들일 수 있다. 예를 들어, OR 게이트 (560) 및 OR 게이트 (580)는 하드웨어 논리 OR 게이트들일 수 있거나, 소프트웨어 구현 논리 OR들일 수 있다. AND 게이트 (570)는 하드웨어 논리 AND 게이트일 수 있거나, 소프트웨어 구현 논리 AND일 수 있다.
다중채널 파형 합성 엔진 (100)의 채널, 예를 들어, 채널 (121), 제 N 채널 (131), 및 중간 사이의 임의의 채널들에 의해 출력된 파형의 폭 (듀레이션)은 채널의 펄스 폭 카운터 값, 채널 펄스 폭 값을 설정함으로써, 그리고 펄스 폭 카운터 (520)의 카운팅 증분에 의해 결정될 수 있다. 예를 들어, 채널 (121)의 펄스 폭 카운터 (520)가 1만큼 카운트되는 경우, 채널 (121)에 의해 출력된 파형의 펄스 폭은 펄스 폭 카운터 (520)의 리셋 값과 채널 펄스 폭 레지스터 (510)에 저장된 채널 펄스 폭 값 간의 차이일 수 있다. 예를 들어, 펄스 폭 카운터 (520)가 펄스 폭 카운터 값을 증분시키는 경우, 제로의 펄스 폭 카운터 (520)에 대한 리셋 값 및 4의 채널 펄스 폭 값은 4의 펄스 폭을 가진 채널 (121)로부터의 출력 파형을 초래할 수 있다. 펄스 폭 카운터 (520)가 펄스 폭 카운터 값을 감분시키는 경우, 4의 펄스 폭 카운터 (520)에 대한 리셋 값 및 제로의 채널 펄스 폭 값은 4의 펄스 폭을 가진 채널 (121)로부터의 출력 파형을 초래할 수 있다. 다중채널 파형 합성 엔진 (100)의 각각의 채널은 채널의 펄스 폭 카운터 (520)에 대한 독립적인 채널 펄스 폭 값 및 리셋 값을 갖는 그 자신의 독립적인 펄스 폭을 가질 수 있다. 이는 각각의 채널로부터의 출력 파형들의 펄스 폭이 독립적으로 제어되는 것을 허용할 수 있다.
채널, 예를 들어, 채널 (121)에 대한 펄스 폭 모듈 (320)의 펄스 폭 카운터 (520), 채널 펄스 폭 레지스터 (510), 및 OR 게이트 (560) 모두는 예를 들어, 채널의 위상 모듈 (310)에 의해 출력된 활성화 신호를 수신할 수 있다. 활성화 신호는 로우일 수 있다. 플립-플롭 (590)은 디폴트로서 제로를 저장하여, Q로부터 출력된 파형이 로우인 것을 초래한다. 활성화 신호가 하이로 전환될 시에, 펄스 폭 카운터 (520) 상의 RST 입력 및 채널 펄스 폭 레지스터 (510) 상의 WR 입력은 인에이블될 수 있으며, 그리고 OR 게이트 (560)는 하이 신호를 출력할 수 있다. RST 입력을 인에이블하는 것은 예를 들어, 클럭 (180)으로부터 클럭 신호의 매 선두 에지를 카운팅할 수 있는 펄스 폭 카운터 (520)가 펄스 폭 카운터 값을 제로로 리셋하는 것을 초래할 수 있다. WR 입력을 인에이블하는 것은, 채널 펄스 폭 레지스터 (510)에 이미 저장된 채널 펄스 폭 값과 동일할 수 있거나, 서로 다른 값일 수 있는 입력 채널 펄스 폭 값을 채널 펄스 폭 레지스터 (510)가 저장하는 것을 초래할 수 있다. 이는 채널의 출력 파형의 펄스 폭이 출력 파형의 주파수만큼 자주, 그리고 파형이 하이로 전환되기 직전에, 변화되는 것을 허용할 수 있다. OR 게이트 (560)로부터의 하이 신호 출력은 AND 게이트 (570)에 입력될 수 있다. AND 게이트 (570)는 또한 OR 게이트 (580)로부터 반전된 신호를 수신할 수 있다.
활성화 신호가 하이인 동안, 제 1 펄스 폭 비교기 (540)는, 제로로 리셋될 수 있는 펄스 폭 카운터 값을, 채널 펄스 폭 레지스터 (510)에 방금 기입될 수 있는 채널 펄스 폭 값과 비교할 수 있다. 제 2 펄스 폭 비교기 (550)는, 채널 펄스 폭 (510)에 방금 기입될 수 있는 채널 펄스 폭 값을, 채널 펄스 폭 레지스터 (510)와 동일한 비트 폭의 임의의 적합한 하드 또는 소프트웨어 레지스터에 저장될 수 있는 제로화부 (530)와 비교할 수 있다. 채널 펄스 폭 값이 제로인 경우, 제 2 펄스 폭 비교기 (550)는 하이 신호를 출력할 수 있고, 상기 하이 신호는 OR 게이트 (580)로 하여금 AND 게이트 (570)에 도착하기 이전에 로우 신호로 반전될 수 있는 하이 신호를 출력하게 할 수 있다. 이는 AND 게이트 (570)로 하여금 로우 신호를 출력하게 할 수 있어서, 플립-플롭 (590)으로 하여금 로우 신호를 수신하게 하고 계속해서 다음 선두 클럭 에지 상에 제로를 저장하여, 파형이 하이로 되는 것을 방지할 수 있되, 펄스 폭 카운터 (520)가 카운트 업되고 제 1 펄스 폭 비교기 (540)로 하여금 로우 신호를 출력하게 할 시에도, 그러하다. 이로써, 채널의 채널 펄스 폭 값을 제로로 설정하는 것은 채널로부터의 출력 파형을 디스에이블할 수 있고, 이 경우에 이는 하이로 결코 전환될 수 없다. 그와 달리, 채널 펄스 폭 값이 제로가 아닌 경우, 제 2 펄스 폭 비교기 (550)는 로우 신호를 출력할 수 있으며, 그리고 활성화 신호가 하이인 동안, 제 1 펄스 폭 비교기 (540)는 또한 로우 신호를 출력할 수 있다. 이는 OR 게이트 (580)로 하여금 로우 신호를 출력하게 할 수 있고, 상기 로우 신호는 AND 게이트 (570)에 진입하기 이전에 하이 신호로 반전될 수 있다. OR 게이트 (560)가 또한 하이 신호를 출력하고 있을 수 있기 때문에, AND 게이트 (570)는, D 입력에 입력되고 플립-플롭 (590)에 의해 수신될 수 있는 하이 신호를 출력할 수 있다.
다음 선두 클럭 에지 상에서, 활성화 신호는 다시 로우로 전환할 수 있다. 플립-플롭 (590)은 AND 게이트 (570)로부터 하이 신호를 저장하여, 1을 저장할 수 있다. 이는 Q로부터의 출력 파형으로 하여금 하이로 전환되게 할 수 있다. 출력 파형은 임의의 적합한 목적 위해 출력 파형을 사용할 수 있는 임의의 적합한 하드웨어 또는 소프트웨어에 출력될 수 있다. 출력 파형은 또한 OR 게이트 (560)로 다시 공급되어, 활성화 신호가 로우로 전환될지라도 OR 게이트 (560)로부터의 출력을 하이로 유지시킬 수 있다. 펄스 폭 카운터 (520)는 1만큼 펄스 폭 카운터 값을 증분시킬 수 있다. 제 1 펄스 폭 비교기 (540)는 펄스 폭 카운터 값을 채널 펄스 폭 값과 비교할 수 있으며, 그리고 이들이 동일한 경우 하이 신호를 출력할 수 있거나, 또는 이들이 동일하지 않을 경우 로우 신호를 출력할 수 있다. 제 1 펄스 폭 비교기 (540)가 로우 신호를 출력할 시에, OR 게이트 (580)는 AND 게이트 (570)에 진입하기 전에, 하이 신호로 반전될 수 있는 로우 신호를 출력할 수 있다. AND 게이트 (570)는 플립-플롭 (590)의 D 입력에 하이 신호를 계속해서 출력할 수 있고, 이 경우에, OR 게이트 (560)는 또한 하이가 되는 Q로부터의 출력 파형으로 인해 하이 신호를 출력할 수 있다. 플립-플롭 (590)은 하이 신호를 수신할 수 있으며, 다음 선두 클럭 에지 상에 1을 계속해서 저장하고, 파형을 하이로서 출력할 수 있다. 이는, 펄스 폭 카운터 값이 채널 펄스 폭 레지스터보다 낮은 각각의 선두 클럭 에지에 대해 반복할 수 있다.
펄스 폭 카운터 값이 채널 펄스 폭 값과 동일하도록 선두 클럭 에지 상에서 증분될 시에, 제 1 펄스 폭 비교기 (540)는 하이 신호를 출력할 수 있다. 이는 OR 게이트 (580)로 하여금 하이 신호를 출력하게 할 수 있고, 상기 하이 신호는 AND 게이트 (580)에 진입하기 이전에 로우 신호로 반전될 수 있다. AND 게이트 (580)로의 로우 신호 입력은, OR 게이트 (560)가 여전히 하이 신호를 출력하고 있을 동안조차도, AND 게이트 (580)로 하여금 로우 신호를 출력하게 할 수 있다. AND 게이트 (580)에 의해 출력된 로우 신호는, 출력 파형을 하이로 계속해서 유지할 수 있는 플립-플롭 (590)에 의해 수신될 수 있다. 다음 선두 클럭 에지 상에서, 플립-플롭 (590)은 로우 신호를 저장하고 제로를 저장하여, 출력 파형으로 하여금 로우로 전환되게 할 수 있다. 이는 OR 게이트 (560)가 로우로 전환되는 것을 초래할 수 있다. 펄스 폭 카운터 (520)는 다시 펄스 폭 카운터 값을 증분시킬 수 있으며, 그리고 채널 펄스 폭 값보다 높게 될 수 있거나, 다시 제로가 될 수 있다. 어느 경우이든, 펄스 폭 카운터 값은 더 이상 채널 펄스 폭 값과 동일하지 않을 수 있다. 제 1 펄스 폭 비교기 (540)는 OR 게이트 (580)로 하여금 로우 신호를 출력하게 할 수 있는 로우 신호를 출력할 수 있고, 상기 로우 신호는 AND 게이트 (570)에 진입하기 이전에 하이 신호로 반전될 수 있다. OR 게이트 (560)가 로우 신호를 출력할 수 있기 때문에, AND 게이트 (570)는, 플립-플롭 (590)에 의해 수신될 수 있는 로우 신호를 계속해서 출력할 수 있다. 다음 선두 클럭 에지 상에서, 플립-플롭 (590)은 로우 신호를 저장하여, 계속해서 제로를 저장하고 출력 파형을 로우로 유지시킬 수 있다. 이는 활성화 신호가 로우로 남아 있게 되는 동안 반복될 수 있되, 활성화 신호가 하이로 전환될 때까지 그러하다. 이러한 방식으로, 파형은, 펄스 폭 카운터 값에 대한 리셋 값 및 채널 펄스 폭 값에 의해 결정된 바와 같이, 펄스 폭 모듈 (320)이 활성화 신호에 의해 활성화된 이후에, 채널에 할당된 펄스 폭과 동일한 클럭 사이클들 수 동안 하이로 남아 있을 수 있다. 펄스 폭 모듈 (320)을 활성화시키는 활성화 신호가 수신될 시와 펄스 폭 모듈 (320)로부터의 출력 파형이 하이로 전환될 시 사이에 1 클럭 사이클의 지연이 있을 수 있다.
예를 들어, 채널 (121)에는 5의 펄스 폭이 할당될 수 있다. 활성화 신호는 로우일 수 있다. 플립-플롭 (590)은 제로를 저장할 수 있고, 펄스 폭 카운터 (520)의 펄스 폭 카운터 값은 임의의 값일 수 있으며, 그리고 채널 펄스 폭 레지스터 (510)는 임의의 값을 저장할 수 있다. 활성화 신호가 로우로 남아 있을 동안, 플립-플롭 (590)로부터의 출력 파형은 로우로 남아 있을 수 있다. 활성화 신호는 그 후에 채널 (121)에 대한 채널 위상 값과 동일한 위상 카운터 값을 위상 카운터 모듈 (110)로 하여금 출력하게 하는, 예를 들어, 선두 클럭 에지 상에서 하이로 전환되어, 위상 모듈 (310)로 하여금 활성화 신호를 로우로부터 하이로 전환되게 할 수 있다. 하이 활성화 신호는, 펄스 폭 카운터 값을 제로로 리셋할 수 있는, 펄스 폭 카운터 (520)의 RST 입력을 인에이블할 수 있다. 하이 활성화 신호는 5의 채널 펄스 폭 값이 채널 펄스 폭 레지스터 (510)에 기입되는 것을 허용할 수 있는, 채널 펄스 폭 레지스터 (510)의 WR 입력을 인에이블할 수 있다. 하이 활성화 신호는 또한 OR 게이트 (560)로부터의 출력으로 하여금 하이로 전환되게 할 수 있다. 제 1 펄스 폭 비교기 (540)는 OR 게이트 (580)로 로우 신호를 출력할 수 있고, 이 경우에 제로의 펄스 폭 카운터 값은 5의 채널 펄스 폭 값과 동일하지 않을 수 있다. 제 2 펄스 폭 비교기 (550)는 또한 로우 신호를 출력할 수 있고, 이 경우에 5의 채널 펄스 폭 값은 제로와 동일하지 않을 수 있다. 2 개의 로우 신호들을 수신하는 OR 게이트 (580)는 로우 신호를 출력할 수 있고, 상기 로우 신호는 AND 게이트 (570)에 진입하기 이전에 하이 신호로 반전될 수 있다. OR 게이트 (560)가 AND 게이트 (570)에 하이 신호를 출력하고 있을 수 있기 때문에, AND 게이트 (570)는 하이로 전환될 수 있다. AND 게이트 (570)로부터의 하이 신호는, 하이 신호를 수신할 수 있는 플립-플롭 (590)의 D 입력에 의해 수신될 수 있다. 플립-플롭 (590)의 Q 출력으로부터의 파형은 로우로 남아 있을 수 있고, 이 경우에, 플립-플롭 (590)은 여전히 제로를 저장할 수 있다.
다음 선두 클럭 에지 상에서, 플립-플롭 (590)은 1을 저장하는 하이 신호를 저장할 수 있다. 이는 플립-플롭 (590)의 Q 출력으로부터의 파형으로 하여금 하이로 전환되게 할 수 있다. 하이 출력 파형은 OR 게이트 (560)로 다시 공급될 수 있다. 활성화 신호는 로우로 전환될 수 있지만, 그러나 OR 게이트 (560)는 하이 출력 파형에 기초한 하이 신호를 계속해서 출력할 수 있다. 펄스 폭 카운터 (520)는 펄스 폭 카운터 값을 제로로부터 1로 증분시킬 수 있다. 제 1 펄스 폭 비교기 (540)는 로우 신호를 계속해서 출력할 수 있고, 이 경우에 1의 펄스 폭 카운터 값은 5의 채널 펄스 폭 값과 동일하지 않을 수 있다. 이는 OR 게이트 (580)로 하여금 로우 신호를 계속해서 출력하게 할 수 있고, 상기 로우 신호는 AND 게이트 (580)에 진입하기 이전에 하이 신호로 반전될 수 있다. OR 게이트 (560)가 하이 신호를 출력할 수 있고, OR 게이트 (580)가 로우 신호를 출력할 수 있기 때문에, AND 게이트 (580)는 플립 플롭 (590)의 D 입력에 하이 신호를 계속해서 출력할 수 있다. 하이 신호는 플립-플롭 (590)에 의해 수신될 수 있다. 이는 출력 파형이 하이인 제 1 클럭 사이클일 수 있다.
출력 파형이 하이인 제 1 클럭 사이클의 종료를 나타내는 다음 선두 클럭 에지 상에서, 플립-플롭 (590)은 하이 신호를 저장하여, 출력 파형이 하이를 유지할 수 있는 1을 계속해서 저장할 수 있다. 활성화 신호는 로우로 남아 있을 수 있다. 펄스 폭 모듈 (320)의 모든 구성요소들로부터의 출력 신호들은, 이들이 이전 클럭 사이클인 것과 동일하게 남아 있을 수 있되, 1로부터 2로 증분될 수 있는, 펄스 폭 카운터 (520)로부터 출력된 펄스 폭 카운터 값을 제외하고 그러하다. 이는 출력 파형이 하이인 제 2 클럭 사이클일 수 있다. 이는 다음 2 개의 선두 클럭 에지들에 대해 반복될 수 있고, 이 경우에 펄스 폭 카운터 값은 2로부터 3으로 증가하며, 그리고 3으로부터 4로 증가한다. 펄스 폭 카운터가 3으로부터 4로 증가하는 선두 클럭 에지는 출력 파형이 하이인 제 3 클럭 사이클의 종료 및 출력 파형이 하이인 제 4 클럭 사이클의 시작을 나타낼 수 있다.
출력 파형이 하이인 제 5 클럭 사이클의 시작 및 제 4 클럭 사이클의 종료를 나타내는 다음 선두 클럭 에지 상에서, 플립-플롭 (590)은, 펄스 폭 카운터 (520)가 증분될 시에 AND 게이트 (570)로부터의 신호가 로우로 전환되기 이전에, 펄스 폭 카운터 값이 4이었을 시에 발생된 AND 게이트 (570)로부터의 하이 신호를 이전 클럭 사이클 상에 저장하여, 1을 저장하고 출력 파형을 하이로 유지시킬 수 있다. 펄스 폭 카운터 (520)는 펄스 폭 카운터 값을 5로 증분시킬 수 있다. 이는 펄스 폭 비교기 (540)로 하여금 하이 신호를 출력하게 할 수 있고, 이 경우에 5의 펄스 폭 카운터 값은 5의 채널 펄스 폭 값과 동일할 수 있다. OR 게이트 (580)는 펄스 폭 비교기 (540)로부터의 하이 신호에 기초하여 하이로 전환될 수 있다. OR 게이트 (580)로부터의 하이 신호는 AND 게이트 (570)에 진입하기 이전에 로우 신호로 반전될 수 있으며, 그리고 AND 게이트 (570)로 하여금 로우 신호를 플립-플롭 (590)의 D 입력에 출력하게 할 수 있다. 플립-플롭 (590)은 로우 신호를 수신할 수 있지만, 그러나 출력 파형을 하이로 유지시킬 수 있고, 이 경우에 플립-플롭 (590)은, D 입력에 존재하였던 AND 게이트 (570)로부터의 하이 신호에 기초한 1을 클럭 에지 상에 여전하게 저장할 수 있다.
출력 파형이 하이인 제 5 클럭 사이클의 종료를 나타내는 다음 선두 클럭 에지 상에서, 플립-플롭 (590)은 AND 게이트 (570)로부터 로우 신호를 저장하여 제로를 저장할 수 있다. 출력 파형은 채널 (121)에 대한 채널 펄스 폭 값에 의해 명시된 바와 같이, 5 개의 클럭 사이클들 동안 하이가 된 이후에, 로우로 전환될 수 있다. OR 게이트 (560)는 출력 파형이 로우인 결과로 로우로 전환될 수 있다. 펄스 폭 카운터 (520)는 계속해서 카운트하고, 펄스 폭 카운터 값을 6으로 증분시킬 수 있다. 이는 제 1 펄스 폭 비교기 (540)로 하여금 로우 신호를 출력하게 하여, OR 게이트 (580)가 로우 신호를 출력하는 것을 초래할 수 있고, 상기 로우 신호는 AND 게이트 (570)에 진입하기 이전에 하이 신호로 반전될 수 있다. AND 게이트 (570)는 OR 게이트 (560)에 의해 출력된 로우 신호로 인해 로우 신호 (570)를 출력하여, 플립-플롭 (590)이 로우 신호를 수신하는 것을 초래할 수 있다. 출력 파형은, 활성화 신호가 채널 (121)의 활성화를 나타내는 하이로 전환될 때까지 후속 클럭 에지들에 대해 로우로 남아 있을 수 있다.
채널에서, 플립-플롭들, 이를테면 플립-플롭 (430) 및 플립-플롭 (590)의 사용은 위상 카운터 (210)가 카운트된 시간으로부터 채널에 할당된 위상까지의 2 개의 클럭 사이클들만큼 채널로부터의 출력 파형이 지연되는 것을 초래할 수 있다. 다른 구성요소들 및 배치들은 이러한 지연을 증가 또는 감소시킬 수 있는 위상 카운터 모듈 (110), 위상 모듈 (310), 및 펄스 폭 모듈 (320)에서 사용될 수 있다.
일부 구현예들에서, 펄스 폭 카운터 (520)는 카운트 다운될 수 있다. 펄스 폭 카운터 (520)가 카운트 다운되는 경우, 채널 펄스 폭 값은 펄스 폭 카운터 (520)가 리셋될 시에 펄스 폭 카운터 (520)에 저장될 수 있으며, 그리고 채널 펄스 폭 레지스터 (510)는 펄스 폭 카운터 (520)가 카운트 다운될 수 있는 제로보다 큰 일부 값을 저장할 수 있다. 채널 펄스 폭 레지스터 (510)에 제로를 저장하는 것은 제로화부 (530) 및 제 2 펄스 폭 비교기 (550)로 인해 출력 파형이 하이로 전환되는 것을 여전하게 방지할 수 있다. 채널 펄스 폭 값은 출력 파형이 원하는 클럭 신호들 수에 대해 하이를 확보하기 위해, 채널 펄스 폭 레지스터 (510)에 저장된 제로보다 큰 값에 기초하여 설정될 수 있다.
도 6은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 펄스 폭 모듈 (320)은 제로화부 (530), 제 2 펄스 폭 비교기 (550), 및 OR 게이트 (580) 없이 구현될 수 있다. 이러한 구현예에서, 제 1 펄스 폭 비교기 (540)로부터 출력된 신호는 반전되고 AND 게이트 (570)로 입력될 수 있다. 이러한 구현예에서, 펄스 폭 카운터 (520)는 카운트 업 또는 다운을 할 수 있다. 펄스 폭 카운터 (520)가 카운트 다운되는 경우, 채널 펄스 폭 값은 펄스 폭 카운터 (520)가 리셋될 시에 펄스 폭 카운터 (520)에 저장될 수 있으며, 그리고 채널 펄스 폭 레지스터 (510)는 제로화부를 저장할 수 있거나, 펄스 폭 카운터 (520)가 카운트 다운될 수 있는 일부 다른 값을 저장할 수 있다.
도 7은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 펄스 폭 모듈 (320)은 OR 게이트 (560), AND 게이트 (570), 및 플립-플롭 (590) 없이 구현될 수 있다. 펄스 폭 모듈은 플립-플롭 (590) 대신에 래치 (710)를 포함할 수 있다. 래치 (710)는 하드웨어 및 소프트웨어의 임의의 적합한 조합을 사용한 래치의 임의의 적합한 구현예일 수 있다. 래치 (710)는 1 비트를 저장하며, 그리고 저장된 비트에 기초하여 신호를 출력할 수 있다. 래치 (710)는 SET 입력, RST 입력, 및 Q 출력을 포함할 수 있다. SET 입력은 비동기식일 수 있으며, 그리고 예를 들어, 하이 신호에 의해 인에이블될 시에, 래치 (710)로 하여금 1을 저장하게 할 수 있다. SET 입력으로의 로우 신호는 래치 (710)에 의해 저장된 비트에 대해 어떠한 변화도 일으키지 않을 수 있다. RST 입력은 비동기식일 수 있으며, 그리고 예를 들어, 하이 신호에 의해 인에이블될 시에, 래치 (710)로 하여금 제로를 저장하게 할 수 있다. RST 입력로의 로우 신호는 래치 (710)에 의해 저장된 비트에 대해 어떠한 변화도 일으키지 않을 수 있다. 래치 (710)는 저장된 비트를 나타내는 신호를 Q 출력 상에서 출력할 수 있다. 예를 들어, 래치 (710)가 1을 저장하고 있는 경우, Q 출력은 하이 신호를 출력할 수 있으며, 그리고 래치 (710)가 제로를 저장하고 있는 경우, Q 출력은 로우 신호를 출력할 수 있거나, 그 반대로도 출력할 수 있다.
펄스 폭 모듈 (320)의 래치 (710)의 SET 입력은 위상 모듈 (310)로부터 직접 활성화 신호를 입력으로서 수신할 수 있다. 래치 (710)의 RST 입력은 OR 게이트 (580)로부터 출력된 신호를 입력으로서 수신할 수 있다. 래치 (710)의 Q 출력은 펄스 폭 모듈 (320)의 채널에 대한 파형을 출력할 수 있다. 활성화 신호가 하이로 전환될 시에, 래치 (710)는 즉시 1을 저장하며, 그리고 하이로서 파형을 출력하는 것을 시작할 수 있다. 펄스 폭 카운터 (520)가 채널 펄스 폭 레지스터 (510)에 저장된 채널 펄스 폭 값과 동일하도록 펄스 폭 카운터 값을 증분시켜, 제 1 펄스 폭 비교기 (540)로 하여금 하이 신호를 OR 게이트 (580)에 출력하게 하고 OR 게이트 (580)로 하여금 하이 신호를 RST 입력에 출력하게 할 시에, 래치 (710)는 제로로 즉시 저장하며, 출력 파형을 로우로 전환시킬 수 있다. 출력 파형은 활성화 신호가 하이로 다시 전환될 때까지 하이로 다시 전환되지 않을 수 있다. 이는, 펄스 폭 모듈 (320)이, 활성화 신호가 하이로 전환되는 것과 파형이 하이로 전환되는 것 사이에 1 개의 클럭 사이클 지연 없이, 그리고 펄스 폭 카운터 값이 채널 펄스 폭 값과 동일한 것과 파형이 로우로 전환되는 것 사이에 1 개의 클럭 사이클 지연 없이, 채널 펄스 폭 값에 의해 나타난 클럭 사이클들 수에 대해 파형을 하이로서 출력하는 것을 허용할 수 있다.
도 8은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 다중채널 파형 합성 엔진 (100)의 채널, 이를테면 채널 (121), 제 N 채널 (131), 또는 중간 사이의 임의의 채널은 위상 모듈 (310) 및 펄스 폭 모듈 (320) 둘 다를 포함할 수 있다. 활성화 신호는 위상 모듈 (310)로부터 펄스 폭 모듈 (320)로 전송될 수 있다. 채널이 적절한 기능을 하기 위해 위상 모듈 (310)로부터 펄스 폭 모듈 (320)로 다른 신호들이 전송될 필요가 없을 수 있으며, 그리고 채널이 적절한 기능을 하기 위해 펄스 폭 모듈 (320)로부터 위상 모듈 (310)로 신호들이 전송될 필요가 없을 수 있다. 일부 구현예들에서, 다른 신호들, 이를테면 클럭 신호들은 위상 모듈 (310)과 펄스 폭 모듈 (320) 사이에서 전송될 수 있다.
도 9는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 시스템을 도시한다. 다중채널 파형 합성 엔진 (100)은 수십, 수백, 수천 또는 수백만 채널들을 포함하는 임의의 수의 채널들을 포함할 수 있으며, 각각의 채널은 그 자신의 파형을 출력한다. 예를 들어, 다중채널 파형 합성 엔진 (100)은 8 개의 채널들인, 제 1 채널 (921), 제 2 채널 (922), 제 3 채널 (923), 제 4 채널 (924), 제 5 채널 (925), 제 6 채널 (926), 제 7 채널 (927), 및 제 8 채널 (928)을 포함할 수 있고, 채널들 각각은 클럭 (180)으로부터 클럭 신호를 수신하고, 위상 카운터 모듈 (110)에 의해 출력된 위상 카운터 값들을 수신할 수 있다.
도 10은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 대한 예시 신호 트레이스들을 도시한다. 채널이 하이 파형을 출력하는 주파수는 이용 가능한 위상들 수에 의해 결정될 수 있다. 신호 트레이스 (1000)는, 총 이용 가능한 위상들 수가 32, 16, 및 8일 시에, 그리고 위상 카운터, 이를테면 위상 카운터 (210)가 제로로부터 카운트 업될 시에, 4 개의 펄스 폭 및 1 개의 위상 수를 갖는 채널에 대한 신호 트레이스들을 도시할 수 있다. 신호 트레이스 (1000) 상의 2 개의 인접한 클럭 에지들 사이의 거리는 예를 들어, 클럭 (180)으로부터의 클럭 신호에 대한 1 개의 클럭 사이클을 나타낼 수 있다. 예를 들어, 제 1 채널 (921)은 4 개의 할당 펄스 폭 및 1 개의 할당 위상 수를 가질 수 있다. 이는 4의 채널 펄스 폭 값 및 제로의 채널 위상 값을 사용하여 제 1 채널 (921)에서 설정될 수 있다.
32 개의 이용 가능한 위상들이 있을 시에, 제 1 채널 (921)로부터의 출력 파형은 제 0 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 제로일 시에 시작 (위상 모듈 (310) 또는 펄스 폭 모듈 (320)에 의해 도입된 임의의 지연들을 고려하지 않음)으로 하이로서 출력될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 1 채널 (921)에 할당된 4 개의 펄스 폭에 따라서, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 4 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 32 클럭 에지까지 로우로 남아 있을 수 있고, 로우로 다시 전환되기 이전에 4 개의 클럭 사이클들 동안 다시 하이일 수 있으며, 그리고 제 64 클럭 에지 등 상에서 다시 하이로 전환될 수 있다. 32 개의 이용 가능한 위상들로, 제 1 채널 (921)은 클럭 신호의 1/32 주파수인 주파수를 갖는 파형을 출력할 수 있다. 4 개의 펄스 폭으로, 파형은 12.5%의 듀티 사이클을 가질 수 있다.
16 개의 이용 가능한 위상들이 있을 시에, 제 1 채널 (921)로부터의 출력 파형은 제 0 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 제로일 시에 시작 (위상 모듈 (310) 또는 펄스 폭 모듈 (320)에 의해 도입된 임의의 지연들을 고려하지 않음)으로 하이로서 출력될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 1 채널 (921)에 할당된 4 개의 펄스 폭에 따라서, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 4 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 16 클럭 에지까지 로우로 남아 있을 수 있고, 로우로 다시 전환되기 이전에 4 개의 클럭 사이클들 동안 다시 하이일 수 있으며, 그리고 제 32 클럭 에지, 제 48 클럭 에지 등 상에서 다시 하이로 전환될 수 있다. 16 개의 이용 가능한 위상들로, 제 1 채널 (921)은 클럭 신호의 1/16 주파수인 주파수를 갖는 파형을 출력할 수 있다. 4 개의 펄스 폭으로, 파형은 25%의 듀티 사이클을 가질 수 있다.
8 개의 이용 가능한 위상들이 있을 시에, 제 1 채널 (921)로부터의 출력 파형은 제 0 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 제로일 시에 시작 (위상 모듈 (310) 또는 펄스 폭 모듈 (320)에 의해 도입된 임의의 지연들을 고려하지 않음)으로 하이로서 출력될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 1 채널 (921)에 할당된 4 개의 펄스 폭에 따라서, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 4 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 8 클럭 에지까지 로우로 남아 있을 수 있고, 로우로 다시 전환되기 이전에 4 개의 클럭 사이클들 동안 다시 하이일 수 있으며, 그리고 제 16 클럭 에지, 제 24 클럭 에지, 제 32 클럭 에지 등 상에서 다시 하이로 전환될 수 있다. 8 개의 이용 가능한 위상들로, 제 1 채널 (921)은 클럭 신호의 1/8 주파수인 주파수를 갖는 파형을 출력할 수 있다. 4 개의 펄스 폭으로, 파형은 50%의 듀티 사이클을 가질 수 있다.
모든 경우들에서, 채널 (921)에 의한 파형의 실제 출력은 하나 이상의 클럭 사이클들에 의해, 예를 들어 플립-플롭 (430) 및 플립-플롭 (590)의 사용에 의해 지연될 수 있다. 예를 들어, 32 개의 이용 가능한 위상들 및 2 개의 클럭 사이클 지연으로, 파형은 제 2, 제 34, 및 제 66 클럭 에지들 상에서 하이로 전환될 수 있다. 신호 트레이스 (1000)는 제 1 채널 (921)에 할당된 펄스 폭이 항상 4인 것으로 가정하였지만, 제 1 채널 (921)에 할당된 펄스 폭은 파형이 하이로 전환될 때마다 변화될 수 있다. 신호 트레이스 (1000)는 제 1 채널 (921)에 할당된 위상 수가 항상 1 개인 것으로 가정하였지만, 제 1 채널 (921)에 할당된 위상 수는 위상 카운터 값이 제 1 채널 (921)에 대한 채널 위상 값과 매칭할 때마다 변화될 수 있다.
도 11은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다. 채널에 의해 출력된 파형의 폭은 채널에 할당된 펄스 폭에 의해 결정될 수 있다. 신호 트레이스 (1100)는, 총 이용 가능한 위상들 수가 16 개일 시에, 채널의 펄스 폭이 12, 8 및 4일 시에, 그리고 위상 카운터, 이를테면 위상 카운터 (210)가 제로로부터 카운트 업될 시에, 위상 수가 1 개인 채널에 대한 신호 트레이스들을 도시할 수 있다. 신호 트레이스 (1100) 상의 2 개의 인접한 클럭 에지들 사이의 거리는, 예를 들어, 클럭 (180)으로부터 클럭 신호에 대한 1 개의 클럭 사이클을 나타낼 수 있다. 예를 들어, 제 1 채널 (921)은 1 개의 할당 위상 수를 가질 수 있으며, 그리고 12, 8, 및 4 개의 할당 펄스 폭들을 가질 수 있다. 이는 12, 8, 및 4의 채널 펄스 폭 값들 및 제로의 채널 위상 값을 사용하여 제 1 채널 (921)에서 설정될 수 있다.
채널 펄스 폭 값이 12일 시에, 제 1 채널 (921)로부터의 출력 파형은 제 0 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 제로일 시에 시작 (위상 모듈 (310) 또는 펄스 폭 모듈 (320)에 의해 도입된 임의의 지연들을 고려하지 않음)으로 하이로서 출력될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 1 채널 (921)에 할당된 12 개의 펄스 폭에 따라서, 12 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 12 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 16 클럭 에지까지 4 개의 클럭 사이클들 동안 로우로 남아 있을 수 있고, 로우로 다시 전환되기 이전에 12 개의 클럭 사이클들 동안 다시 하이일 수 있으며, 그리고 제 32 클럭 에지, 제 48 클럭 에지 등 상에서 하이로 다시 전환될 수 있고, 12 개의 클럭 사이클들마다 하이로 남아 있을 수 있다. 12 개의 펄스 폭으로, 파형은 75%의 듀티 사이클을 가질 수 있다.
채널 펄스 폭 값이 8일 시에, 제 1 채널 (921)로부터의 출력 파형은 제 0 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 제로일 시에 시작 (위상 모듈 (310) 또는 펄스 폭 모듈 (320)에 의해 도입된 임의의 지연들을 고려하지 않음)으로 하이로서 출력될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 1 채널 (921)에 할당된 8 개의 펄스 폭에 따라서, 8 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 8 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 16 클럭 에지까지 8 개의 클럭 사이클들 동안 로우로 남아 있을 수 있고, 로우로 다시 전환되기 이전에 8 개의 클럭 사이클들 동안 다시 하이일 수 있으며, 그리고 제 32 클럭 에지, 제 48 클럭 에지 등 상에서 하이로 다시 전환될 수 있고, 8 개의 클럭 사이클들마다 하이로 남아 있을 수 있다. 8 개의 펄스 폭으로, 파형은 50%의 듀티 사이클을 가질 수 있다.
채널 펄스 폭 값이 4일 시에, 제 1 채널 (921)로부터의 출력 파형은 제 0 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 제로일 시에 시작 (위상 모듈 (310) 또는 펄스 폭 모듈 (320)에 의해 도입된 임의의 지연들을 고려하지 않음)으로 하이로서 출력될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 1 채널 (921)에 할당된 4 개의 펄스 폭에 따라서, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 4 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 16 클럭 에지까지 12 개의 클럭 사이클들 동안 로우로 남아 있을 수 있고, 로우로 다시 전환되기 이전에 4 개의 클럭 사이클들 동안 다시 하이일 수 있으며, 그리고 제 32 클럭 에지, 제 48 클럭 에지 등 상에서 하이로 다시 전환될 수 있고, 4 개의 클럭 사이클들마다 하이로 남아 있을 수 있다. 8 개의 펄스 폭으로, 파형은 25%의 듀티 사이클을 가질 수 있다.
모든 경우들에서, 채널 (921)에 의한 파형의 실제 출력은 하나 이상의 클럭 사이클들에 의해, 예를 들어 플립-플롭 (430) 및 플립-플롭 (590)의 사용에 의해 지연될 수 있다. 예를 들어, 16 개의 이용 가능한 위상들 및 2 개의 클럭 사이클 지연으로, 파형은 제 2, 제 18, 및 제 34 클럭 에지들 상에서 하이로 전환될 수 있다. 신호 트레이스 (1100)는 제 1 채널 (921)에 할당된 위상 수가 항상 1 개인 것으로 가정하였지만, 제 1 채널 (921)에 할당된 위상 수는 위상 카운터 값이 제 1 채널 (921)에 대한 채널 위상 값과 매칭할 때마다 변화될 수 있다. 신호 트레이스 (1100)는 이용 가능한 위상들 수가 항상 16 개인 것으로 가정하였지만, 이용 가능한 위상들 수는 예를 들어, 위상 카운터 (210)가 만료될 때마다, 예를 들어 위상 카운터 값이 15에 도달할 시에 변화될 수 있다.
도 12는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다. 다중채널 파형 합성 엔진 (100)의 각각의 채널은 출력 파형들의 위상을 서로에 대해 결정할 수 있는 그 자신의 독립적인 위상 수에 할당될 수 있다. 예를 들어, 다중채널 파형 합성 엔진 (100)은 8 개의 채널들인, 제 1 채널 (921), 제 2 채널 (922), 제 3 채널 (923), 제 4 채널 (924), 제 5 채널 (925), 제 6 채널 (926), 제 7 채널 (927), 및 제 8 채널 (928)을 가질 수 있다. 신호 트레이스 (1200)는, 총 이용 가능한 위상들 수가 8 개이고, 각각의 채널이 4의 펄스 폭을 가질 시에, 그리고 위상 카운터, 이를테면 위상 카운터 (210)가 위상들 수보다 1이 작은 것부터 제로로 카운트 다운될 시에, 8 개의 채널들에 대한 신호 트레이스들을 도시할 수 있다. 제 1 채널 (921)에는 8의 위상 번호가 할당될 수 있고, 제 2 채널 (922)에는 7의 위상 번호가 할당될 수 있고, 제 3 채널 (923)에는 6의 위상 번호가 할당될 수 있고, 제 4 채널 (924)에는 5의 위상 번호가 할당될 수 있고, 제 5 채널 (925)에는 4의 위상 번호가 할당될 수 있고, 제 6 채널 (926)에는 3의 위상 번호가 할당될 수 있고, 제 7 채널 (927)에는 2의 위상 번호가 할당될 수 있으며, 그리고 제 8 채널 (928)에는 1의 위상 번호가 할당될 수 있다. 신호 트레이스 (1100) 상의 2 개의 인접한 클럭 에지들 사이의 거리는, 예를 들어, 클럭 (180)으로부터 클럭 신호에 대한 1 개의 클럭 사이클을 나타낼 수 있다. 위상 수들은 채널의 위상 수보다 1이 작은 것인 채널 위상 값을 설정함으로써, 각각의 채널에 설정될 수 있고, 예를 들어 제 1 채널 (921)은 7의 채널 위상 값을 가지며, 그리고 제 8 채널 (928)은 0의 채널 위상 값을 가진다.
제 1 채널 (921)로부터의 출력 파형은, 제 0 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 7일 시에 시작 (위상 모듈 (310) 또는 펄스 폭 모듈 (320)에 의해 도입된 임의의 지연들을 고려하지 않음)으로 하이로서 출력될 수 있다. 제 1 채널 (921)로부터의 출력 파형은 제 1 채널 (921)에 할당된 4 개의 펄스 폭에 따라서, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 8 클럭 에지, 제 16 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 4 클럭 에지 상에서 로우로 전환될 수 있다.
제 2 채널 (922)로부터의 출력 파형은, 제 1 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 6일 시에 시작으로 하이로서 출력될 수 있다. 제 2 채널 (922)로부터의 출력 파형은 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 9 클럭 에지, 제 17 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 5 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921) 및 제 2 채널 (922)로부터의 출력 파형들 사이의 위상 차는 45 도일 수 있다.
제 3 채널 (923)로부터의 출력 파형은, 제 2 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 5일 시에 시작으로 하이로서 출력될 수 있다. 제 3 채널 (923)로부터의 출력 파형은 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 10 클럭 에지, 제 18 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 6 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921) 및 제 3 채널 (923)로부터의 출력 파형들 사이의 위상 차는 90 도일 수 있다.
제 4 채널 (924)로부터의 출력 파형은, 제 3 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 4일 시에 시작으로 하이로서 출력될 수 있다. 제 4 채널 (924)로부터의 출력 파형은, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 11 클럭 에지, 제 19 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 7 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921) 및 제 4 채널 (924)로부터의 출력 파형들 사이의 위상 차는 135 도일 수 있다.
제 5 채널 (925)로부터의 출력 파형은, 제 4 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 3일 시에 시작으로 하이로서 출력될 수 있다. 제 5 채널 (925)로부터의 출력 파형은, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 12 클럭 에지, 제 20 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 8 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921) 및 제 5 채널 (925)로부터의 출력 파형들 사이의 위상 차는 180 도일 수 있다.
제 6 채널 (926)로부터의 출력 파형은, 제 5 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 2일 시에 시작으로 하이로서 출력될 수 있다. 제 6 채널 (926)로부터의 출력 파형은, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 13 클럭 에지, 제 21 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 9 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921) 및 제 6 채널 (926)로부터의 출력 파형들 사이의 위상 차는 225 도일 수 있다.
제 7 채널 (927)로부터의 출력 파형은, 제 6 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 1일 시에 시작으로 하이로서 출력될 수 있다. 제 7 채널 (927)로부터의 출력 파형은, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 14 클럭 에지, 제 22 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 10 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921) 및 제 7 채널 (927)로부터의 출력 파형들 사이의 위상 차는 270 도일 수 있다.
제 8 채널 (928)로부터의 출력 파형은, 제 7 클럭 에지 상에서, 예를 들어, 위상 카운터 값이 제로일 시에 시작으로 하이로서 출력될 수 있다. 제 8 채널 (928)로부터의 출력 파형은, 4 개의 클럭 사이클들 동안 하이로 남아 있을 수 있으며, 그 후에 제 15 클럭 에지, 제 23 클럭 에지 등 상에서 다시 하이로 전환되기 이전에, 제 11 클럭 에지 상에서 로우로 전환될 수 있다. 제 1 채널 (921) 및 제 8 채널 (928)로부터의 출력 파형들 사이의 위상 차는 315 도일 수 있다.
모든 경우들에서, 다중채널 파형 합성 엔진 (100)의 채널들에 의한 파형들의 실제 출력은 하나 이상의 클럭 사이클들에 의해, 예를 들어, 플립-플롭 (430) 및 플립-플롭 (590)의 사용에 의해, 지연될 수 있다. 신호 트레이스 (1200)는 채널들 각각에 할당된 펄스 폭이 항상 4인 것으로 가정하였지만, 각각의 채널에 할당된 펄스 폭은 파형이 하이로 전환될 때마다 변화될 수 있으며, 그리고 각각의 채널은 서로 다른, 독립적으로 할당된 펄스 폭을 가질 수 있다. 신호 트레이스 (1200)는 각각의 채널에 할당된 위상 수가 각각의 채널에 대해 변화되지 않는 것으로 가정하였지만, 각각의 채널에 할당된 위상 수는 위상 카운터 값이 채널에 대한 채널 위상 값과 매칭될 때마다 변화될 수 있다. 신호 트레이스 (1200)는 이용 가능한 위상들 수가 항상 8 개인 것으로 가정하였지만, 이용 가능한 위상들 수는 예를 들어, 위상 카운터 (210)가 만료될 때마다, 예를 들어 위상 카운터 값이 제로에 도달할 시에 변화될 수 있다.
도 13은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 신호 트레이스들을 도시한다. 다중채널 파형 합성 엔진 (100)의 채널 각각에 할당된 위상 수들은 서로 독립적일 수 있다. 임의의 채널에는 이용 가능한 위상에 대해 임의의 위상 수가 할당될 수 있으며, 그리고 모든 이용 가능한 위상들이 임의의 주어진 시간에서 사용될 필요는 없다. 위상 수들은 어떠한 순서로 채널들에 할당될 필요가 없다. 다수의 채널들에는 동일한 위상 수가 할당될 수 있고, 이는 이들 채널들로부터의 출력 파형들이 어떠한 위상 차도 가지지 않는 것을 초래한다.
예를 들어, 신호 트레이스 (1300)는, 총 이용 가능한 위상들 수가 8이고 각각의 채널이 4의 펄스 폭을 가질 시에, 그리고 위상 카운터, 이를테면 위상 카운터 (210)가 위상들 수가 1보다 적은 것으로부터 제로로 카운트 다운될 시에, 8 개의 채널들에 대한 신호 트레이스들을 도시할 수 있다. 8 개의 이용 가능한 위상들로, 제 1 채널 (921) 및 제 2 채널 (922) 각각에는 7의 위상 번호가 할당될 수 있고, 제 3 채널 (923) 및 제 4 채널 (924) 각각은 3의 위상 번호가 할당될 수 있고, 제 5 채널 (925) 및 제 6 채널 (926) 각각은 5의 위상 번호가 할당될 수 있으며, 그리고 제 7 채널 (927) 및 제 8 채널 (928) 각각은 1의 위상 번호가 할당될 수 있다. 이는 채널들 사이의 다양한 위상 차를 초래할 수 있다. 예를 들어, 제 1 채널 (921)과 제 3 채널 (923) 사이의 위상 차는 180 도일 수 있다. 제 1 채널 (921)과 제 5 채널 (925) 사이의 위상 차는 90 도일 수 있다. 제 1 채널 (921)과 제 7 채널 (927) 사이의 위상 차는 270 도일 수 있다. 제 5 채널 (925)과 제 7 채널 (927) 사이의 위상 차는 180 도일 수 있다. 채널들 모두 간의 위상 차들은, 예를 들어, 각 채널에 대한 채널 위상 레지스터 (410)에 저장된 채널 위상 값의 사용을 통해, 서로 다른 채널들에 할당되는 이용 가능한 위상들의 위상 수들에 의해 제어될 수 있다.
도 14는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다. 1402에서, 위상 카운터 값은 시작 값으로 설정될 수 있다. 예를 들어, 위상 카운터 (210)의 위상 카운터 값은 위상 카운터 시작 값으로 설정될 수 있고, 상기 위상 카운터 시작 값은 위상 카운터가 카운트 업되는 경우 제로일 수 있거나, 위상 카운터가 카운트 다운되는 경우 이용 가능한 위상들 수 마이너스 1일 수 있다. 위상 카운터 리셋 값 또한 설정될 수 있다. 예를 들어, 위상 카운터 (210)가 카운트 다운되는 경우, 위상 카운터 리셋 값은 제로로 설정될 수 있으며, 그리고 변화될 필요가 없을 수 있다. 위상 카운터 (210)가 카운트 업되는 경우, 위상 카운터 리셋 값은 이용 가능한 위상들 수 마이너스 1으로 설정될 수 있다.
1404에서, 위상 카운터 값은 출력될 수 있다. 예를 들어, 위상 카운터 모듈 (110)의 위상 카운터 (210)는 다중채널 파형 합성 엔진 (100)의 각각의 채널의 각각의 위상 모듈 (310)에 현재 위상 카운터 값을 출력할 수 있다. 위상 카운터 값은 임의의 적합한 방식으로 출력할 수 있다. 예를 들어, 위상 카운터 값은 병렬로 출력할 수 있고, 그 결과 위상 카운터 값의 비트들 모두는 1 클럭 사이클에서 위상 모듈 (310)에 의해 수신된다.
1406에서, 위상 카운터 값이 위상 카운터 리셋 값과 동일한지 여부가 결정될 수 있다. 예를 들어, 위상 카운터 비교기 (220)는 위상 카운터 리셋 레지스터 (230)에 저장된 위상 카운터 리셋 값과 현재 위상 카운터 값을 비교할 수 있다. 위상 카운터 값이 위상 카운터 리셋 값과 동일한 경우, 위상 카운터 (210)는 만료될 수 있으며, 흐름은 1402로 진행할 수 있고, 이 경우 위상 카운터 값은 변화될 수 있는 위상 카운터 시작 값으로 리셋될 수 있다. 위상 카운터 리셋 값은 또한 변화될 수 있다. 그렇지 않으면, 흐름은 1408로 진행할 수 있다.
1408에서, 위상 카운터 값은 업데이트될 수 있다. 예를 들어, 위상 카운터 (210)는 1만큼, 또는 위상 카운터 (210)에 의해 사용된 일부 다른 카운팅 증분만큼 위상 카운터 값을 증분 또는 감분시킬 수 있다. 흐름은 그 후에 1404로 진행할 수 있으며, 이 경우에 위상 카운터 값은 다시 출력될 수 있다.
도 15는 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다. 1502에서, 채널 위상 값은 설정될 수 있다. 예를 들어, 채널 (121)에는 이용 가능한 위상들로부터 위상 수가 할당될 수 있다. 채널 (121)에 대해 설정된 채널 위상 값은 채널에 할당된 위상 수와 연관될 수 있다. 예를 들어, 채널 위상 값은 채널에 할당된 위상 수보다 1이 작을 수 있다. 채널 위상 값은 예를 들어, 채널 위상 레지스터 (410)에서 채널 (121)의 위상 모듈 (310)에 저장될 수 있다.
1504에서, 위상 카운터 값은 수신될 수 있다. 예를 들어, 채널 (121)의 위상 모듈 (310)은 위상 카운터 모듈 (110)에 의해 출력된 위상 카운터 값을 수신할 수 있다. 위상 카운터 값은 예를 들어, 위상 비교기 (420)에 입력될 수 있다.
1506에서, 채널 위상 값이 위상 카운터 값과 동일한지 여부가 결정될 수 있다. 예를 들어, 위상 비교기 (420)는 채널 위상 레지스터 (230)에 저장된 채널 위상 값과 위상 카운터 모듈 (110)로부터의 위상 카운터 값을 비교할 수 있다. 위상 카운터 값이 채널 위상 값과 동일한 경우, 흐름은 1508로 진행할 수 있고, 이 경우에 활성화 신호는 하이로 전환될 수 있다. 그렇지 않으면, 흐름은 1510으로 진행할 수 있다.
1508에서, 활성화 신호는 하이로 전환될 수 있다. 예를 들어, 위상 모듈 (310)에 의해 출력된 활성화 신호는 로우로부터 하이로 전환될 수 있다. 활성화 신호는 예를 들어, 플립-플롭 (430)에 의해 전환될 수 있다. 흐름은 1502로 다시 진행할 수 있으며, 그리고 활성화 신호는 로우로 다시 전환될 때까지 하이로 남아 있을 수 있다.
1510에서, 활성화 신호는 로우로 전환되거나 로우로 유지될 수 있다. 예를 들어, 위상 모듈 (310)로부터 출력된 활성화 신호가 현재 로우인 경우, 활성화 신호는 로우로 계속해서 출력될 수 있다. 위상 모듈 (310)로부터 출력된 전환 신호가 현재 하이인 경우, 활성화 신호는 예를 들어, 플립-플롭 (430)에 의해 로우로 전환될 수 있다.
도 16은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다. 1602에서, 활성화 신호는 수신될 수 있다. 예를 들어, 활성화 신호는 채널 (121)의 위상 모듈 (310)로부터 채널 (121)의 펄스 폭 모듈 (320)에 수신될 수 있다.
1604에서, 활성화 신호가 하이인지 여부가 결정될 수 있다. 활성화 신호가 로우인 경우, 흐름은 1618로 진행할 수 있다. 활성화 신호가 하이인 경우, 흐름은 1606으로 진행할 수 있다.
1606에서, 채널 펄스 폭은 설정될 수 있다. 예를 들어, 채널 펄스 폭은, 펄스 폭 카운터 (520)가 카운트 업되는 경우에는, 펄스 폭 모듈 (320)의 채널 펄스 폭 레지스터 (510)에 수신된 채널 펄스 폭 값을 저장하고, 펄스 폭 카운터 값을 제로로 리셋시킴으로써, 또는 펄스 폭 카운터 (520)가 카운트 다운되는 경우에는, 펄스 폭 카운터 값을 수신된 채널 펄스 폭 값으로 리셋시키고, 채널 펄스 폭 레지스터 (510)에 제로를 저정함으로써, 채널 (121)에 대해 설정될 수 있다.
1608에서, 채널 펄스 폭이 제로보다 큰 경우가 결정될 수 있다. 채널 펄스 폭은 채널 펄스 폭 값과, 제로 또는 펄스 폭 카운터 (520)가 카운트 다운 또는 업되는 일부 다른 수 사이의 차이의 절대 값일 수 있다. 예를 들어, 펄스 폭 카운터 (520)가 카운트 업되는 경우, 채널 펄스 폭은 채널 펄스 폭 레지스터 (510)에 저장된 채널 펄스 폭 값 마이너스 펄스 폭 카운터 (520)가 리셋되는 값, 예를 들어 제로일 수 있다. 펄스 폭 카운터 (520)가 카운트 다운되는 경우, 채널 펄스 폭은 펄스 폭 카운터 값이 리셋되는 채널 펄스 폭 값 마이너스 펄스 폭 카운터 (520)가 카운트 다운되는 채널 펄스 폭 레지스터 (510)에 저장된 값일 수 있다. 채널 펄스 폭이 제로보다 크지 않은 경우, 흐름은 1602로 다시 진행할 수 있으며, 그리고 파형은 하이로 전환되지 않을 수 있다. 채널 펄스 폭이 제로보다 큰 경우, 흐름은 1610으로 진행할 수 있다.
1610에서, 파형은 하이로 전환될 수 있다. 예를 들어, 펄스 폭 모듈 (320)의 플립-플롭 (590), 또는 래치 (710)는 로우 출력 파형을 하이로 전환할 수 있다.
1612에서, 파형은 출력될 수 있다. 예를 들어, 하이 출력 파형은 플립-플롭 (590) 또는 래치 (710)의 Q 출력으로부터 출력될 수 있다. 출력 파형은 임의의 적합한 하드웨어 또는 소프트웨어로 출력될 수 있으며, 그리고 임의의 적합한 애플리케이션에 사용될 수 있다.
1614에서, 펄스 폭 카운터 값은 업데이트될 수 있다. 예를 들어, 펄스 폭 카운터 (520)는 1 또는 일부 다른 카운팅 증분만큼 값을 증분 또는 감분시킴으로써 펄스 폭 카운터 값을 업데이트할 수 있다.
1616에서, 펄스 폭 카운터가 만료되는지 여부가 결정될 수 있다. 예를 들어, 채널 펄스 폭 카운터 (520)는, 펄스 폭 카운터 값이 예를 들어, 채널 펄스 폭 레지스터 (510)에 저장된 채널 펄스 폭 값과 동일하도록 증분될 시에, 또는 펄스 폭 카운터 값이 제로 또는 채널 펄스 폭 레지스터 (510)에 저장된 채널 펄스 폭을 설정하기 위해 사용된 일부 다른 값으로 감분될 시에, 만료될 수 있다. 펄스 폭 카운터가 만료되는 경우, 흐름은 1618로 진행할 수 있다. 그렇지 않으면, 흐름은 1612로 진행할 수 있고, 이 경우에 하이 파형은 계속해서 출력될 수 있다.
1618에서, 파형은 로우로 전환되거나, 유지될 수 있다. 예를 들어, 출력 파형이 현재 로우인 경우, 출력 파형은 로우로 남아 있을 수 있다. 출력 파형이 현재 하이인 경우, 출력 파형은 예를 들어, 플립-플롭 (590) 또는 래치 (710)에 의해 로우로 전환될 수 있다.
1620에서, 파형은 출력될 수 있다. 예를 들어, 로우 출력 파형은 플립-플롭 (590) 또는 래치 (710)의 Q 출력으로부터 출력될 수 있다. 출력 파형은 임의의 적합한 하드웨어 또는 소프트웨어로 출력될 수 있으며, 그리고 임의의 적합한 애플리케이션에 사용될 수 있다.
도 17은 개시된 본 발명의 구현예에 따른 다중채널 파형 합성 엔진에 적합한 예시 절차를 도시한다. 1702에서, 이용 가능한 위상들 수가 설정될 수 있다. 예를 들어, 다중채널 파형 합성 엔진 (100)의 위상 카운터 모듈 (110)은 이용 가능한 위상들 수 마이너스 1과 동일한 차이를 갖는 위상 카운터 리셋 값 및 위상 카운터 시작 값으로 설정될 수 있다. 예를 들어, 위상 카운터 (210)의 위상 카운터 값은 위상 카운터 시작 값으로 설정될 수 있고, 상기 위상 카운터 시작 값은 위상 카운터 (210)가 카운트 다운되는 경우에는 이용 가능한 위상들 수 마이너스 1이며, 그리고 위상 카운터 (210)가 카운트 업되는 경우에는 제로일 수 있다. 위상 카운터 리셋 값은, 위상 카운터 (210)가 카운트 다운되는 경우에는 제로로, 또는 위상 카운터 (210)가 카운트 업되는 경우에는 이용 가능한 위상들 수로 설정될 수 있다.
1704에서, 위상 카운터 값과 매칭되는 위상 값을 갖는 채널들이 결정될 수 있다. 예를 들어, 다중채널 파형 합성 엔진 (100)은 채널 (121), 제 N 채널 (131), 및 일부 수의 중간 사이의 채널들을 포함할 수 있다. 각각의 채널은 채널의 위상 모듈 (310)의 채널 위상 레지스터 (410)에 저장된 채널 위상 값에 의해 각각의 채널에 설정될 수 있는 할당 위상 수를 가질 수 있다. 각각의 채널은 이들이 매칭되는지를 결정하기 위해, 그의 채널 위상 값과 위상 카운터 값을 비교할 수 있다.
1706에서, 매칭된 채널들의 위상 값 및 펄스 폭은 업데이트될 수 있다. 예를 들어, 위상 카운터 값과 매칭되는 채널 위상 값을 갖는 다중채널 파형 합성 엔진 (100)의 각각의 채널은 채널의 이전 채널 위상 값과 동일하거나 다를 수 있는 새로운 채널 위상 값을 수신할 수 있다. 새로운 채널 위상 값은 채널에 대한 채널 위상 레지스터 (410)에 저장될 수 있다. 각각의 매칭 채널은 또한 새로운 펄스 폭을 수신할 수 있다. 새로운 펄스 폭은 채널의 펄스 폭 카운터 (520)가 리셋될 수 있는 예를 들어, 새로운 채널 펄스 폭 값, 또는 새로운 값에 의해 설정될 수 있다.
1708에서, 하이 파형들은 매칭된 채널들, 및 이전에 매칭되었던 그리고 만료된 펄스 폭 카운터들을 가지지 않는 채널들로부터 출력될 수 있으며, 그리고 로우 파형은 모든 다른 채널들로부터 출력될 수 있다. 예를 들어, 다중채널 파형 합성 엔진 (100)은 현재 위상 카운터 값에 기초한 매칭된 채널들로부터, 그리고 이전 위상 카운터 값과 매칭되었고 매칭 이후에 만료되지 않은 펄스 폭 카운터 (520)를 가진 각각의 채널로부터 하이 파형들을 출력할 수 있다. 현재 위상 카운터 값에 기초한 매칭된 채널들이 아닐 수 있고 그들의 이전 매칭 이후에 만료된 그들의 펄스 폭 카운터 (520)를 가질 수 있는 모든 다른 채널들은 로우 파형을 출력할 수 있다.
1710에서, 위상 카운터가 만료된지 여부가 결정될 수 있다. 예를 들어, 위상 카운터 (210)는, 위상 카운터 값이 위상 카운터 리셋 레지스터 (230)에 저장된 위상 카운터 리셋 값과 동일할 시에 만료될 수 있다. 위상 카운터가 만료되는 경우, 흐름은 1702로 다시 진행할 수 있다. 그렇지 않으면, 흐름은 1712로 진행할 수 있고, 이 경우에 이용 가능한 위상들 수는 새로운 번호로 설정되거나, 동일하게 유지될 수 있다.
1712에서, 위상 카운터 값은 업데이트될 수 있다. 예를 들어, 위상 카운터 (210)는 위상 카운터 값을 증분 또는 감분시킬 수 있다. 각각의 채널에 대한 각각의 펄스 폭 카운터 (520)는 또한 그들 각자의 펄스 폭 카운터 값들을 업데이트할 수 있고, 예를 들어 펄스 폭 카운터 값들을 증분 또는 감분시킬 수 있다. 흐름은 그 후에 다시 1704로 진행할 수 있고, 이 경우에 업데이트된 위상 카운터 값에 대한 매칭된 채널들이 결정될 수 있다.
다중채널 파형 합성 엔진 (100)의 임의의 구성요소의 임의의 입력이 활성 하이 또는 활성 로우일 수 있으며, 임의의 그러한 구성요소의 출력 신호들은 구성요소에 대한 출력 조건들의 임의의 설정에 대해 하이 또는 로우일 수 있다. 예를 들어, 임의의 WR 입력, 이를테면 채널 위상 레지스터 (410) 상의 WR 입력은 활성 하이 또는 활성 로우일 수 있다. 임의의 출력, 이를테면 위상 비교기 (420)로부터의 출력은, 예를 들어, 위상 비교기 (420)에 입력된 값들이 동일할 시에 어느 한 조건에서 하이 또는 로우일 수 있다. 구성요소들 사이의 신호들은 어떤 입력들이 활성 하이 및 활성 로우인지, 그리고 어떤 출력 조건들이 다양한 구성요소들로부터의 하이 및 로우 출력 신호들로 인도하는지에 기초하여 적절하게 반전될 수 있다. 입력 및 출력 신호들은 로우로부터 하이로, 또는 하이로부터 로우로 전환됨으로써 활성화될 수 있으며, 그리고 그들이 활성화되는 것과 반대되는 방식으로 비활성화될 수 있다. 신호들은 이진수 또는 아날로그일 수 있으며, 이때 로우 및 하이는 임의의 적합한 방식으로 유추 (analogy) 신호로 나타난다. 클럭 에지들 상에서 활성화된 구성요소들은 클럭의 선두 또는 후미 에지들 상에서 활성화될 수 있거나, 또는 클럭 사이클의 하이 또는 로우 부분의 중간에서 활성화될 수 있다. 동일한 다중채널 파형 합성 엔진 (100)에서 서로 다른 구성요소들은 클럭의 선두 및 후미 에지들 상에서 활성화될 수 있다. 예를 들어, 동일한 다중채널 파형 합성 엔진 (100)은 선두 클럭 에지들 상에서 활성화되는 위상 카운터 (210), 및 후미 클럭 에지들 상에서 활성화되는 플립-플롭 (430)을 포함할 수 있다. 구성요소들은 지연된 방식으로 활성화시킬 수 있다. 예를 들어, 플립-플롭은 선두 클럭 에지에 의해 활성화되고, 플립-플롭의 출력은 선두 에지를 수신한 직후가 아니라, 선두 에지를 수신한 이후에, 클럭 사이클의 하이 부분 동안 얼마간, 그의 출력 신호를 하이로부터 로우로 또는 로우로부터 하이로 변화시킬 수 있다.
현재 개시된 본 발명의 실시예들은 다양한 구성요소 및 네트워크 아키텍쳐들로 구현 및 사용될 수 있다. 도 18은 현재 개시된 본 발명의 실시예들을 구현하는데 적합한 예시 컴퓨터 시스템 (20)이다. 컴퓨터 (20)는 컴퓨터 (20)의 주요 구성요소들, 이를테면 하나 이상의 프로세서들 (24), 메모리 (27), 이를테면 RAM, ROM, 플래시 RAM 등, 입출력 제어기 (28), 및 고정 저장소 (23), 이를테면 하드 드라이브, 플래시 저장소, SAN 디바이스 등을 상호 연결시키는 버스 (21)를 포함한다. 이해될 수 있는 바와 같이, 다른 구성요소들은 이를테면, 사용자 디스플레이, 이를테면, 디스플레이 아답터를 통한 디스플레이 스크린, 사용자 입력 인터페이스들, 이를테면 제어기들 및 연관 사용자 입력 디바이스들, 이를테면, 키보드, 마우스, 터치스크린 등, 및 다용도 컴퓨팅 시스템들에 또는 다용도 컴퓨팅 시스템들과 함께 사용되기 위해 기술분야에서 공지된 다른 구성요소들을 포함하거나 포함하지 않을 수 있다.
버스 (21)는 중앙 프로세서 (24)와 메모리 (27) 사이의 데이터 통신을 허용한다. RAM은 일반적으로 동작 시스템 및 애플리케이션 프로그램들이 로딩되는 주 메모리이다. ROM 또는 플래시 메모리는, 다른 코드 중에서, 기본 하드웨어 동작, 이를테면, 주변 구성요소들과의 상호작용을 제어하는 기본 입출력 시스템 (BIOS)을 포함할 수 있다. 컴퓨터 (20)에 있는 애플리케이션들은 일반적으로 컴퓨터 판독가능한 매체, 이를테면, 고정 저장소 (23) 및/또는 메모리 (27), 광 드라이브, 외부 저장 메커니즘 등을 통해 저장 및 액세스된다.
도시된 각각의 구성요소는 컴퓨터 (20)와 일체형일 수 있거나, 또는 다른 인터페이스들을 통해 분리 및 액세스될 수 있다. 다른 인터페이스들, 이를테면, 네트워크 인터페이스 (29)는 전화 링크, 유선 또는 무선 로컬 또는 광역 네트워크 연결, 독점 네트워크 연결들 등을 통해 원격 시스템들 및 디바이스들에게 연결을 제공할 수 있다. 예를 들어, 네트워크 인터페이스 (29)는 도 19에 도시된 바와 같이, 컴퓨터가 하나 이상의 로컬, 광역, 또는 다른 네트워크들을 통해 다른 컴퓨터들과 통신하는 것을 허용할 수 있다.
많은 다른 디바이스들 또는 구성요소들 (미도시)은 유사한 방식으로, 이를테면, 문서 스캐너들, 디지털 카메라들, 보조, 보완 또는 백업 시스템들 등에 연결될 수 있다. 반대로, 도 18에 도시된 모든 구성 요소들은 본 발명을 실시하기 위해 존재할 필요는 없다. 구성 요소들은 도시된 것과는 서로 다른 방식들로 상호 연결될 수 있다. 도 18에 도시된 바와 같은 컴퓨터의 동작은 기술 분야에서 쉽게 알려져 있어, 본 출원에서는 상세히 논의하지 않는다. 본 개시 내용을 구현하기 위한 코드는 메모리 (27), 고정 저장소 (23), 원격 저장 위치들, 또는 기술분야에 공지된 임의의 다른 저장 메커니즘 중 하나 이상과 같은 컴퓨터-판독 가능 저장 매체에 저장될 수 있다.
도 19는 개시된 본 발명의 실시예에 따른 예시 배치를 도시한다. 하나 이상의 클라이언트들 (10, 11), 이를테면 로컬 컴퓨터들, 스마트 폰들, 태블릿 컴퓨팅 디바이스들, 원격 서비스들 등은 하나 이상의 네트워크들 (7)을 통해 다른 디바이스들에 연결될 수 있다. 네트워크는 로컬 네트워크, 광역 네트워크, 인터넷 또는 임의의 다른 적합한 통신 네트워크 또는 네트워크들일 수 있으며, 그리고 유선 및/또는 무선 네트워크들을 포함한 임의의 적합한 플랫폼 상에서 구현될 수 있다. 클라이언트들 (10, 11)은 하나 이상의 컴퓨터 시스템들, 이를테면 프로세싱 유닛들 (14), 데이터베이스들 (15), 및 사용자 인터페이스 시스템들 (13)과 통신할 수 있다. 일부 경우들에서, 클라이언트들 (10, 11)은 하나 이상의 다른 시스템들, 이를테면, 데이터베이스 (15), 프로세싱 유닛 (14) 등에 액세스를 제공할 수 있는 사용자 인터페이스 시스템 (13)과 통신할 수 있다. 예를 들어, 사용자 인터페이스 (13)는 하나 이상의 다른 컴퓨터 시스템들로부터 데이터를 제공하는 사용자-액세스가능 웹 페이지일 수 있다. 사용자 인터페이스 (13)는 서로 다른 클라이언트들에게 서로 다른 인터페이스들을 제공할 수 있고, 이를테면, 이 경우에 인간-판독가능 웹 페이지는 웹 브라우저 클라이언트들 (10) 및 컴퓨터-판독가능 API에게 제공되거나, 또는 다른 인터페이스는 원격 서비스 클라이언트들 (11)에게 제공된다. 사용자 인터페이스 (13), 데이터베이스 (15), 및 프로세싱 유닛들 (14)은 통합 시스템의 일부일 수 있거나, 또는 개인 네트워크, 인터넷, 또는 임의의 다른 적합한 네트워크를 통해 통신하는 다수의 컴퓨터 시스템들을 포함할 수 있다. 프로세싱 유닛들 (14)은 예를 들어, 데이터베이스 (15) 및/또는 사용자 인터페이스 (13)를 포함하거나 이들과 통신할 수도 있는, 분산 시스템, 이를테면, 클라우드-기반 컴퓨팅 시스템, 검색 엔진, 콘텐츠 전달 시스템 등의 일부일 수 있다. 일부 배치들에서, 분석 시스템 (5)은 백-엔드 프로세싱을 제공할 수 있고, 이를테면, 이 경우에 저장 또는 획득된 데이터는 프로세싱 유닛 (14), 데이터베이스 (15), 및/또는 사용자 인터페이스 (13)로 전달되기 전에 분석 시스템 (5)에 의해 사전-프로세싱된다. 예를 들어, 기계 러닝 시스템 (5)은 하나 이상의 다른 시스템들 (13, 14, 15)에게 다양한 예측 모델들, 데이터 분석 등을 제공할 수 있다.
상기의 설명은 설명의 목적을 위해 특정 실시예들을 참조하여 기술되었다. 그러나, 상기의 예시적인 논의는 개시된 본 발명의 실시예들을 철저하게 하거나 제한하여 개시된 정확한 형태로 하려는 것은 아니다. 상기의 교시를 고려하여 많은 수정들 및 변형들이 가능하다. 실시예들은 개시된 본 발명의 실시예들의 원리들 및 그들의 실제 응용을 설명하기 위해 선택되고 기술되며, 이에 의해 통상의 기술자가, 고려된 특정 사용에 적합할 수 있는 바와 같이, 이들 실시예들뿐만 아니라 다양한 수정들을 갖는 다양한 실시예들을 이용하게 할 수 있다.
Claims (37)
- 이용 가능한 위상들 수에 대응하는 값까지 카운트하고, 상기 이용 가능한 위상들 수로부터의 현재 위상을 나타내는 위상 카운터 값을 출력하며, 그리고 상기 위상 카운터 값이 위상 카운터 리셋 값에 도달할 시에 상기 위상 카운터 값을 리셋시키도록 맞춰지고 구성된 위상 카운터 모듈;
파형을 출력하도록 맞춰지고 구성된 하나 이상의 채널들;을 포함하며,
상기 하나 이상의 채널들 각각은:
상기 위상 카운터 모듈로부터 출력된 위상 카운터 값을 수신하며, 그리고 상기 위상 카운터 값이 상기 이용 가능한 위상들 수로부터 상기 채널에 할당된 위상을 나타낼 시에 활성화 신호를 활성화시키도록 맞춰지고 구성된 위상 모듈; 및
상기 활성화 신호를 수신하며, 그리고 상기 활성화 신호가 활성화될 시에, 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간 동안 파형을 활성화시키고, 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간 이후에는 파형을 비활성화시키도록 맞춰지고 구성된 펄스 폭 모듈;을 포함하는, 시스템. - 청구항 1에 있어서,
상기 위상 카운터는, 상기 위상 카운터 값이 상기 이용 가능한 위상들 수의 마지막을 나타낼 시에 만료되는, 시스템. - 청구항 1에 있어서,
상기 위상 카운터 모듈은, 상기 이용 가능한 위상들 수의 첫 번째를 나타내기 위해 상기 위상 카운터 값을 설정하여 상기 위상 카운터 값을 리셋시키도록 더 맞춰지고 구성되는, 시스템. - 청구항 1에 있어서,
상기 이용 가능한 위상들 수로부터의 위상 x는 x-1의 위상 카운터 값으로 나타나는, 시스템. - 청구항 1에 있어서,
상기 활성화 신호를 활성화시키는 것은 상기 활성화 신호를 로우로부터 하이로 전환하는 것을 포함하는, 시스템. - 청구항 1에 있어서,
상기 하나 이상의 채널들 중 채널로부터 출력 파형을 활성화시키는 것은 상기 출력 파형을 로우로부터 하이로 전환하는 것을 포함하는, 시스템. - 청구항 1에 있어서,
상기 하나 이상의 채널들 각각에는 상기 하나 이상의 채널들 중 다른 모든 것으로부터 독립적으로 상기 이용 가능한 위상들 수로부터의 위상이 할당되는, 시스템. - 청구항 1에 있어서,
상기 하나 이상의 채널들 각각에는 상기 하나 이상의 채널들 중 다른 모든 것으로부터 독립적으로 펄스 폭이 할당되는, 시스템. - 청구항 1에 있어서,
상기 하나 이상의 채널들 중 적어도 하나의 위상 모듈은 상기 이용 가능한 위상들 수로부터 상기 채널에 할당된 위상을 나타내는 채널 위상 값을 수신하도록 더 맞춰지고 구성되는, 시스템. - 청구항 9에 있어서,
상기 하나 이상의 채널들 중 적어도 하나의 위상 모듈은 상기 위상 카운터 값이 상기 이용 가능한 위상들 수로부터 상기 채널에 할당된 위상을 나타낼 시에 새로운 채널 위상 값을 수신하도록 더 맞춰지고 구성되고, 상기 새로운 채널 위상 값은 이전의 채널 위상 값과 동일한 위상 또는 서로 다른 위상을 나타낼 수 있는, 시스템. - 청구항 1에 있어서,
상기 하나 이상의 채널들 중 적어도 하나의 펄스 폭 모듈은 상기 채널에 할당된 펄스 폭을 나타내는 채널 펄스 폭 값을 수신하도록 더 맞춰지고 구성되는, 시스템. - 청구항 11에 있어서,
상기 하나 이상의 채널들 중 적어도 하나의 펄스 폭 모듈은 상기 활성화 신호가 활성화될 시에 새로운 채널 펄스 폭 값을 수신하도록 더 맞춰지고 구성되는, 시스템. - 청구항 1에 있어서,
상기 위상 카운터 모듈 및 상기 펄스 폭 모듈 중 하나 이상으로 클럭 신호를 출력하도록 맞춰지고 구성된 클럭을 더 포함하는, 시스템. - 청구항 1에 있어서,
상기 위상 카운터 모듈은 카운트 업되도록 맞춰지고 구성되며, 그리고
상기 이용 가능한 위상들 수의 첫 번째는 최저 채널 위상 값으로 나타내고, 상기 이용 가능한 위상들 수에 대응하는 값은 상기 이용 가능한 위상들 수 마이너스 1 플러스 상기 최저 채널 위상 값인, 시스템. - 청구항 1에 있어서,
상기 위상 카운터 모듈은 카운트 다운되도록 맞춰지고 구성되며, 그리고
상기 이용 가능한 위상들 수의 첫 번째는 최고 채널 위상 값으로 나타내고, 상기 이용 가능한 위상들 수에 대응하는 값은 상기 최고 채널 위상 값 마이너스 상기 이용 가능한 위상들 수 플러스 1인, 시스템. - 청구항 1에 있어서,
상기 위상 카운터 모듈은:
상기 위상 카운터 값을 1 만큼 증분 및 감분하여 상기 이용 가능한 위상들 수에 대응하는 값까지 카운트하도록 맞춰지고 구성된 위상 카운터;
상기 위상 카운터 리셋 값을 저장하도록 맞춰지고 구성된 위상 카운터 리셋 레지스터; 및
상기 위상 카운터 값이 상기 위상 카운터 리셋 값과 동일할 시에 상기 위상 카운터로 하여금 상기 위상 카운터 값을 리셋시키게 하도록 맞춰지고 구성된 위상 카운터 비교기;를 포함하는, 시스템. - 청구항 16에 있어서,
상기 위상 카운터는, 상기 위상 카운터가 상기 위상 카운터 값을 리셋시킬 시에 위상 카운터 시작 값을 수신하고, 상기 위상 카운터 시작 값을 상기 위상 카운터 값으로서 저장하도록 맞춰지고 구성되는, 시스템. - 청구항 16에 있어서,
상기 위상 카운터 레지스터는, 상기 위상 카운터가 상기 위상 카운터 값을 리셋시킬 시에 위상 카운터 리셋 값을 수신하도록 맞춰지고 구성되는, 시스템. - 청구항 1에 있어서,
상기 하나 이상의 채널들 중 제 1 채널에는 상기 이용 가능한 위상들 수로부터 위상이 할당되며, 그리고 상기 하나 이상의 채널들 중 제 2 채널에는 상기 이용 가능한 위상들 수와는 서로 다른 위상이 할당되는, 시스템. - 청구항 1에 있어서,
상기 제 1 채널에는 제 1 펄스 폭이 할당되며, 그리고
상기 제 2 채널에는 상기 제 1 펄스 폭과는 서로 다른 제 2 펄스 폭이 할당되는, 시스템. - 청구항 1에 있어서,
상기 하나 이상의 채널들 중 적어도 하나의 펄스 폭 모듈은:
상기 채널에 할당된 펄스 폭에 대응하는 값까지 카운트하도록 맞춰지고 구성된 펄스 폭 카운터;를 더 포함하며,
상기 파형이 활성화되는 일정 기간은 상기 펄스 폭 카운터의 만료에 기초하여 종료되는, 시스템. - 이용 가능한 위상들 수를 나타내는 값을 수신하는 단계;
상기 이용 가능한 위상들 수를 나타내는 값에 기초하여, 위상 카운터의 위상 카운터 값 및 위상 카운터 리셋 값을 설정하는 단계;를 포함하며,
상기 이용 가능한 위상들 수 각각에 대해:
파형이 활성화된 이후에 채널에 할당된 펄스 폭에 의해 나타난 일정 기간의 종료에 도달하지 않는 사전 활성 파형을 갖는 임의의 채널을 결정하며, 그리고 임의의 그러한 채널로부터의 파형을 활성 상태로 유지하고;
상기 위상 카운터 값에 의해 나타난 할당 위상을 포함하는 임의의 채널을 결정하며, 그리고 임의의 그러한 채널로부터의 파형을 활성화시키고;
상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간의 종료에 도달한 사전 활성 파형을 갖는 임의의 채널을 결정하며, 그리고 임의의 그러한 채널로부터의 파형을 비활성화시키며; 그리고
상기 위상 카운터 값을 업데이트시키는, 방법. - 청구항 22에 있어서,
상기 이용 가능한 위상들 수의 마지막을 나타내는 값까지 상기 위상 카운터 값을 업데이트시킨 이후에, 이용 가능한 위상들 수를 나타내는 새로운 값을 수신하는 단계를 더 포함하는, 방법. - 청구항 22에 있어서,
활성 파형을 갖는 채널이 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간의 종료에 도달한다고 결정하는 것은 상기 채널의 펄스 폭 카운터의 펄스 폭 카운터 값에 기초하는, 방법. - 청구항 22에 있어서,
활성 파형을 갖는 채널은, 상기 채널의 펄스 폭 카운터가 만료되었다는 것을 펄스 폭 카운터 값이 나타낼 시에 상기 펄스 폭 카운터의 펄스 폭 카운터 값에 기초하여, 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간의 종료에 도달하는, 방법. - 청구항 22에 있어서,
상기 위상 카운터 값에 의해 나타난 할당 위상을 포함한 임의의 채널을 결정한 이후에, 상기 채널에 대한 새로운 할당 위상을 나타내는 값 및 상기 채널에 대한 새로운 펄스 폭을 나타내는 값 중 하나 이상을 임의의 그러한 채널에서 수신하는 단계를 더 포함하는, 방법. - 청구항 22에 있어서,
임의의 채널에는 상기 이용 가능한 위상들 수로부터 임의의 위상이 할당될 수 있는, 방법. - 청구항 22에 있어서,
임의의 채널에는 임의의 펄스 폭이 할당될 수 있는, 방법. - 청구항 22에 있어서,
상기 파형을 활성화시키는 것은 상기 파형을 로우로부터 하이로 전환하는 것을 더 포함하는, 방법. - 청구항 22에 있어서,
상기 위상 카운터 값을 업데이트시키는 것은 클럭 신호의 에지를 수신하는 것에 기초하여 일어나는, 방법. - 청구항 22에 있어서,
상기 채널에 할당된 펄스 폭은 클럭 사이클들 수를 나타내며, 그리고
상기 일정 기간은, 상기 채널의 파형이 활성화된 이후에, 상기 채널에 할당된 펄스 폭에 의해 나타난 클럭 사이클들 수가 경과할 시에 종료되는, 방법. - 다중채널 파형 합성 엔진의 채널에서 위상 카운터 값을 수신하는 단계;
상기 위상 카운터 값이 상기 채널에 할당되었던 위상을 나타내는 것을 결정하는 단계;
상기 채널로부터 출력된 파형을 활성화시키는 단계; 및
상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간이 경과된 이후에 상기 채널로부터 출력된 파형을 비활성화시키는 단계;를 포함하는, 방법. - 청구항 22에 있어서,
상기 위상 카운터 값이 상기 채널에 할당되었던 위상을 나타낸다고 결정한 이후에, 상기 채널에 할당된 새로운 위상을 나타내는 값, 및 상기 채널에 할당된 새로운 펄스 폭을 나타내는 값 중 하나 이상을 수신하는 단계를 더 포함하는, 방법. - 청구항 22에 있어서,
상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간이 상기 채널의 펄스 폭 카운터의 만료에 기초하여 경과된지를 결정하는 단계를 더 포함하는, 방법. - 위상 카운터 모듈로부터 출력된 위상 카운터 값을 수신하고, 상기 위상 카운터 값이 채널에 할당된 위상을 나타낼 시에 활성화 신호를 활성화시키도록 맞춰지고 구성된 위상 모듈; 및
상기 활성화 신호를 수신하며, 그리고 상기 활성화 신호가 활성화될 시에, 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간 동안 파형을 활성화시키며, 그리고 상기 채널에 할당된 펄스 폭에 의해 나타난 일정 기간이 종료된 이후에 상기 파형을 비활성화시키도록 맞춰지고 구성된 펄스 폭 모듈;을 포함하는, 시스템. - 청구항 35에 있어서,
상기 위상 모듈은, 상기 채널에 할당된 새로운 위상을 나타내는 값을 수신하도록 더 맞춰지고 구성되는, 시스템. - 청구항 35에 있어서,
상기 펄스 폭 모듈은, 상기 채널에 할당된 새로운 펄스 폭을 나타내는 값을 수신하도록 더 맞춰지고 구성되는, 시스템.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/717,869 US9736579B2 (en) | 2015-05-20 | 2015-05-20 | Multichannel waveform synthesis engine |
| US14/717,869 | 2015-05-20 | ||
| PCT/US2016/033124 WO2016187333A1 (en) | 2015-05-20 | 2016-05-18 | Multichannel waveform synthesis engine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20180010215A true KR20180010215A (ko) | 2018-01-30 |
Family
ID=57320787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177036280A KR20180010215A (ko) | 2015-05-20 | 2016-05-18 | 다중채널 파형 합성 엔진 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9736579B2 (ko) |
| EP (1) | EP3298691A4 (ko) |
| KR (1) | KR20180010215A (ko) |
| CN (1) | CN108141204B (ko) |
| TW (1) | TW201709198A (ko) |
| WO (1) | WO2016187333A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210018155A (ko) | 2019-08-07 | 2021-02-17 | 액츠테크놀러지스 주식회사 | 3d 프린팅 또는 적층 제조용 알루미늄 합금, 이를 이용한 3d 프린팅 또는 적층 제조 방법 및 3d 프린팅 또는 적층 제조된, 알루미늄 합금의 제품 또는 부품 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW202107114A (zh) * | 2019-04-03 | 2021-02-16 | 美商蝴蝶網路公司 | 用於超音波資料之仰角波束成型的方法和設備 |
Family Cites Families (68)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3946831A (en) | 1972-07-31 | 1976-03-30 | Hydroacoustics Inc. | Acoustic transmitter |
| US4134106A (en) * | 1976-12-16 | 1979-01-09 | The Bendix Corporation | Absolute resolver angle to digital converter circuit |
| US5198716A (en) | 1991-12-09 | 1993-03-30 | The United States Of America As Represented By The United States Department Of Energy | Micro-machined resonator |
| US5376221A (en) | 1992-11-06 | 1994-12-27 | Staudte; Juergen H. | Process for mass producing high frequency crystal resonators |
| EP0596522A1 (en) | 1992-11-06 | 1994-05-11 | AVANCE TECHNOLOGY, Inc. | High frequency crystal resonator |
| JP3450430B2 (ja) | 1994-05-31 | 2003-09-22 | 株式会社東芝 | 超音波トランスジューサ |
| US5828394A (en) | 1995-09-20 | 1998-10-27 | The Board Of Trustees Of The Leland Stanford Junior University | Fluid drop ejector and method |
| FR2751490B1 (fr) | 1996-07-17 | 1998-09-25 | Legrand Sa | Capteur tactile, notamment pour appareillage electrique |
| US6037704A (en) | 1997-10-08 | 2000-03-14 | The Aerospace Corporation | Ultrasonic power communication system |
| JP3359910B2 (ja) | 1998-01-22 | 2002-12-24 | フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン | マイクロシステム及びマイクロシステムを製造する方法 |
| US7334735B1 (en) | 1998-10-02 | 2008-02-26 | Beepcard Ltd. | Card for interaction with a computer |
| US6127942A (en) | 1998-10-27 | 2000-10-03 | The Aerospace Corporation | Ultrasonic power sensory system |
| JP4576693B2 (ja) | 2000-10-04 | 2010-11-10 | エプソントヨコム株式会社 | 圧電振動子 |
| US7198603B2 (en) | 2003-04-14 | 2007-04-03 | Remon Medical Technologies, Inc. | Apparatus and methods using acoustic telemetry for intrabody communications |
| US7283874B2 (en) | 2000-10-16 | 2007-10-16 | Remon Medical Technologies Ltd. | Acoustically powered implantable stimulating device |
| ATE521887T1 (de) | 2001-06-20 | 2011-09-15 | M S Tech Ltd | Anordnung von piezoelektrischen resonatoren zum nachweis von spuren einer substanz |
| JP2003110403A (ja) | 2001-07-26 | 2003-04-11 | Murata Mfg Co Ltd | 弾性表面波素子、それを用いた弾性表面波装置、弾性表面波素子の製造方法、および弾性表面波装置の製造方法 |
| GB2386028A (en) | 2002-03-02 | 2003-09-03 | Motorola Inc | Audio speaker for telephone handset |
| JP3558625B2 (ja) * | 2002-07-01 | 2004-08-25 | 沖電気工業株式会社 | 同期誤り検出回路 |
| JP2004089311A (ja) | 2002-08-30 | 2004-03-25 | Fuji Photo Film Co Ltd | 超音波送受信装置 |
| US6798716B1 (en) | 2003-06-19 | 2004-09-28 | Bc Systems, Inc. | System and method for wireless electrical power transmission |
| US20050070962A1 (en) | 2003-09-30 | 2005-03-31 | Ebr Systems, Inc. | Methods and systems for treating heart failure with vibrational energy |
| US7710002B2 (en) | 2006-06-21 | 2010-05-04 | Epson Toyocom Corporation | Piezoelectric resonator for oscillator and surface mount type piezoelectric oscillator |
| US7313242B2 (en) | 2004-03-16 | 2007-12-25 | Palo Alto Research Center Incorporated | Hypersonic transducer |
| US7362152B2 (en) | 2004-03-24 | 2008-04-22 | Texas Instruments Incorporated | Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits |
| US7765001B2 (en) | 2005-08-31 | 2010-07-27 | Ebr Systems, Inc. | Methods and systems for heart failure prevention and treatments using ultrasound and leadless implantable devices |
| US7489967B2 (en) | 2004-07-09 | 2009-02-10 | Cardiac Pacemakers, Inc. | Method and apparatus of acoustic communication for implantable medical device |
| JP2006048302A (ja) | 2004-08-03 | 2006-02-16 | Sony Corp | 圧電複合装置、その製造方法、その取扱方法、その制御方法、入出力装置及び電子機器 |
| US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
| US7489593B2 (en) | 2004-11-30 | 2009-02-10 | Vermon | Electrostatic membranes for sensors, ultrasonic transducers incorporating such membranes, and manufacturing methods therefor |
| WO2006069215A2 (en) | 2004-12-21 | 2006-06-29 | Ebr Systems, Inc. | Leadless cardiac system for pacing and arrhythmia treatment |
| EP1833553B1 (en) | 2004-12-21 | 2015-11-18 | EBR Systems, Inc. | Implantable transducer devices |
| US7400253B2 (en) | 2005-08-04 | 2008-07-15 | Mhcmos, Llc | Harvesting ambient radio frequency electromagnetic energy for powering wireless electronic devices, sensors and sensor networks and applications thereof |
| US8649875B2 (en) | 2005-09-10 | 2014-02-11 | Artann Laboratories Inc. | Systems for remote generation of electrical signal in tissue based on time-reversal acoustics |
| US7490519B2 (en) | 2005-09-30 | 2009-02-17 | General Electric Company | System and method for sensing differential pressure |
| US7813801B2 (en) | 2005-12-15 | 2010-10-12 | Cardiac Pacemakers, Inc. | Implantable medical device powered by rechargeable battery |
| JP2007306389A (ja) | 2006-05-12 | 2007-11-22 | Nikko Densan Kk | 逆メサ型圧電共振子 |
| KR100818099B1 (ko) * | 2006-09-29 | 2008-03-31 | 주식회사 하이닉스반도체 | 데이터 출력 제어 회로 및 데이터 출력 제어 방법 |
| WO2008105947A2 (en) | 2006-10-02 | 2008-09-04 | Rensselaer Polytechnic Institute | Ultrasonic through-wall communication (utwc) system |
| DE102006062267A1 (de) | 2006-12-22 | 2008-06-26 | Conti Temic Microelectronic Gmbh | Steuereinheit und Verfahren zur pulsweitenmodulierten Ansteuerung |
| US8977995B1 (en) * | 2007-01-10 | 2015-03-10 | Cadence Design Systems, Inc. | Timing budgeting of nested partitions for hierarchical integrated circuit designs |
| JP2008244964A (ja) | 2007-03-28 | 2008-10-09 | Seiko Epson Corp | 静電型超音波トランスデューサ、静電型トランスデューサ、超音波スピーカ、スピーカ装置、静電型超音波トランスデューサによる音声信号再生方法、指向性音響システム、および表示装置 |
| US7902943B2 (en) | 2007-04-23 | 2011-03-08 | California Institute Of Technology | Wireless acoustic-electric feed-through for power and signal transmission |
| US8159364B2 (en) | 2007-06-14 | 2012-04-17 | Omnilectric, Inc. | Wireless power transmission system |
| US8446248B2 (en) | 2007-06-14 | 2013-05-21 | Omnilectric, Inc. | Wireless power transmission system |
| US8082041B1 (en) | 2007-06-15 | 2011-12-20 | Piezo Energy Technologies, LLC | Bio-implantable ultrasound energy capture and storage assembly including transmitter and receiver cooling |
| JP5570705B2 (ja) | 2008-05-14 | 2014-08-13 | スタンレー電気株式会社 | プロジェクタ型車両用前照灯 |
| US9282926B2 (en) | 2008-12-18 | 2016-03-15 | Sirona Dental Systems Gmbh | Camera for recording surface structures, such as for dental purposes |
| US20100164433A1 (en) | 2008-12-30 | 2010-07-01 | Motorola, Inc. | Wireless Battery Charging Systems, Battery Systems and Charging Apparatus |
| US9472939B1 (en) | 2010-01-05 | 2016-10-18 | Amazon Technologies, Inc. | Remote display |
| US8653873B2 (en) | 2010-02-19 | 2014-02-18 | Hewlett-Packard Development Company, L.P. | Generation of adjustable phase reference waveform |
| US9246349B2 (en) | 2010-12-27 | 2016-01-26 | Golba Llc | Method and system for wireless battery charging utilizing ultrasonic transducer array based beamforming |
| CA2806486C (en) | 2011-02-07 | 2017-03-21 | The Governors Of The University Of Alberta | Piezoresistive load sensor |
| JP5435243B2 (ja) | 2011-02-14 | 2014-03-05 | セイコーエプソン株式会社 | 振動子及び電子機器 |
| CN102184729A (zh) | 2011-03-08 | 2011-09-14 | 上海鹏燕矿业安全设备制造有限公司 | 超声波能量传输系统 |
| US9214151B2 (en) | 2011-05-27 | 2015-12-15 | uBeam Inc. | Receiver controller for wireless power transfer |
| US8816567B2 (en) | 2011-07-19 | 2014-08-26 | Qualcomm Mems Technologies, Inc. | Piezoelectric laterally vibrating resonator structure geometries for spurious frequency suppression |
| US9680478B2 (en) * | 2011-09-23 | 2017-06-13 | Silicon Laboratories Inc. | Initializing a ring counter |
| US8432208B2 (en) * | 2011-09-28 | 2013-04-30 | Microchip Technology Incorporated | Maintaining pulse width modulation data-set coherency |
| US8558632B2 (en) | 2011-09-29 | 2013-10-15 | Microchip Technology Incorporated | Repetitive single cycle pulse width modulation generation |
| US8362819B1 (en) * | 2011-09-29 | 2013-01-29 | Microchip Technology Incorporated | Synchronizing multi-frequency pulse width modulation generators |
| CN104272687B (zh) * | 2012-03-07 | 2017-10-24 | 思睿逻辑国际半导体有限公司 | 信号转换系统及方法 |
| WO2013143630A1 (en) | 2012-03-27 | 2013-10-03 | Adlens Limited | Improvements in or relating to deformable membrane assemblies |
| US9409763B2 (en) | 2012-04-04 | 2016-08-09 | Infineon Technologies Ag | MEMS device and method of making a MEMS device |
| KR101868041B1 (ko) | 2012-04-16 | 2018-06-18 | 한국전자통신연구원 | 초음파 무선전력 송수신장치 및 그 무선충전 방법 |
| KR20140044574A (ko) * | 2012-10-05 | 2014-04-15 | 엘에스산전 주식회사 | 펄스신호에 대한 차단 주파수 검출 장치 |
| US9197226B2 (en) * | 2013-07-08 | 2015-11-24 | Analog Devices, Inc. | Digital phase detector |
| CN104158515B (zh) * | 2014-07-29 | 2016-08-10 | 电子科技大学 | 一种自动同步的多通道并行存储dds信号发生器 |
-
2015
- 2015-05-20 US US14/717,869 patent/US9736579B2/en active Active
-
2016
- 2016-05-16 TW TW105115064A patent/TW201709198A/zh unknown
- 2016-05-18 WO PCT/US2016/033124 patent/WO2016187333A1/en active Application Filing
- 2016-05-18 EP EP16797232.2A patent/EP3298691A4/en not_active Withdrawn
- 2016-05-18 KR KR1020177036280A patent/KR20180010215A/ko not_active Application Discontinuation
- 2016-05-18 CN CN201680042178.XA patent/CN108141204B/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210018155A (ko) | 2019-08-07 | 2021-02-17 | 액츠테크놀러지스 주식회사 | 3d 프린팅 또는 적층 제조용 알루미늄 합금, 이를 이용한 3d 프린팅 또는 적층 제조 방법 및 3d 프린팅 또는 적층 제조된, 알루미늄 합금의 제품 또는 부품 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108141204A (zh) | 2018-06-08 |
| WO2016187333A1 (en) | 2016-11-24 |
| EP3298691A1 (en) | 2018-03-28 |
| US9736579B2 (en) | 2017-08-15 |
| TW201709198A (zh) | 2017-03-01 |
| CN108141204B (zh) | 2022-04-26 |
| EP3298691A4 (en) | 2019-01-09 |
| US20160345093A1 (en) | 2016-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5561010B2 (ja) | 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法 | |
| KR20160065632A (ko) | 추계적 위상 보간 방법을 이용한 시간-디지털 변환기 | |
| JP2009528015A (ja) | 自己補正式デジタル・パルス幅変調器（ｄｐｗｍ） | |
| US8675810B2 (en) | Programmable low power multi-modulus divider with 50/50 duty cycle | |
| EP3197054A1 (en) | Dynamic clock switching method and apparatus as well as computer readable medium | |
| KR20180010215A (ko) | 다중채널 파형 합성 엔진 | |
| CN111404550A (zh) | 模数转换器及其时钟产生电路 | |
| US9287884B2 (en) | Enhanced numerical controlled oscillator | |
| US8185774B2 (en) | Timer for low-power and high-resolution with low bits derived from set of phase shifted clock signals | |
| CN114499147A (zh) | 一种延迟电路的校准电路、校准方法、装置以及介质 | |
| US20190280684A1 (en) | Pulse width modulator apparatus with enhanced resolution | |
| KR101991886B1 (ko) | 고분해능 펄스폭 변조기 | |
| US8686756B2 (en) | Time-to-digital converter and digital-controlled clock generator and all-digital clock generator | |
| US9966964B1 (en) | Multi-phase divider | |
| JP3810437B2 (ja) | モノリシック・アナログ−デジタル変換器 | |
| US7932761B1 (en) | Fine tuned pulse width modulation | |
| GB2397418A (en) | Clock divider circuit | |
| TW201409944A (zh) | 多相位時脈除頻器 | |
| RU2296361C1 (ru) | Устройство обслуживания разноприоритетных запросов абонентов вычислительной системы | |
| WO2024108860A1 (zh) | 基于模数转换器的校准电路、方法、设备及存储介质 | |
| US11929748B2 (en) | Wobulated signal generator | |
| US10516413B2 (en) | Digital-to-time converter and information processing apparatus | |
| CN113572476B (zh) | 模拟数字转换系统与时脉偏斜校准方法 | |
| US8575976B2 (en) | Frequency divider systems and methods thereof | |
| JP5493591B2 (ja) | クロック分周回路および方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |