KR20170140463A - 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법 - Google Patents

식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법 Download PDF

Info

Publication number
KR20170140463A
KR20170140463A KR1020160072386A KR20160072386A KR20170140463A KR 20170140463 A KR20170140463 A KR 20170140463A KR 1020160072386 A KR1020160072386 A KR 1020160072386A KR 20160072386 A KR20160072386 A KR 20160072386A KR 20170140463 A KR20170140463 A KR 20170140463A
Authority
KR
South Korea
Prior art keywords
etchant composition
compound
amorphous silicon
acid
weight
Prior art date
Application number
KR1020160072386A
Other languages
English (en)
Other versions
KR102663554B1 (ko
Inventor
김진석
김봉균
김규포
신현철
이상혁
Original Assignee
삼성디스플레이 주식회사
주식회사 동진쎄미켐
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사, 주식회사 동진쎄미켐 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160072386A priority Critical patent/KR102663554B1/ko
Priority to CN201710437114.6A priority patent/CN107488856A/zh
Publication of KR20170140463A publication Critical patent/KR20170140463A/ko
Application granted granted Critical
Publication of KR102663554B1 publication Critical patent/KR102663554B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00Etching metallic material by chemical means
    • C23F1/44Compositions for etching metallic material from a metallic material substrate of different composition
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00Etching, surface-brightening or pickling compositions
    • C09K13/04Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)

Abstract

본 발명의 일 실시예에 따른 식각액 조성물은 술폰산계 화합물 0.1 중량% 내지 5 중량%, 불소 화합물 0.1 중량% 내지 3 중량%, 구리 화합물 0.1 중량% 내지 5 중량%; 및 잔량의 물을 포함하며, pKa 값이 3 이하이다.

Description

식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법{ETCHANT COMPOSITION AND METHOD OF FABRICATING THIN FILM TRANSISTOR ARRAY PANEL USING THE SAME}
본 발명은 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법에 대한 것이다.
표시 장치에서, 기판에는 게이트선, 데이터선 및 반도체층 등이 위치하며, 게이트선 및 데이터선은 금속 배선으로 이루어진다.
금속 배선을 형성하는 과정은 스퍼터링에 의한 금속막 형성 공정, 포토 레지스트 도포, 노광 및 현상에 의한 선택적인 영역에서의 포토 레지스트 형성 공정, 및 식각 공정에 의한 단계로 구성된다.
상기 식각 공정은 포토 레지스트를 마스크로 사용하여 선택적인 영역에 금속막을 남기는 공정을 의미하며, 이러한 식각 공정에는 통상적으로 플라즈마 등을 이용한 건식 식각 또는 식각액을 사용하는 습식 식각이 있다. 또한, 금속 배선 형성 이후에 반도체층을 형성하기 위하여 추가적인 식각이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 금속막과 비정질 실리콘막을 동시에 식각할 수 있는 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법을 제공하는 것이다.
이러한 과제를 해결하기 위하여 본 발명의 실시예에 따른 식각액 조성물은 술폰산계 화합물 0.1 중량% 내지 5 중량%, 불소 화합물 0.1 중량% 내지 3 중량%, 구리 화합물 0.1 중량% 내지 5 중량% 및 잔량의 물을 포함하며, pKa 값이 3 이하이다.
상기 술폰산계 화합물은 벤젠술폰산, p-톨루엔술폰산, 벤질술폰산을 포함하는 고리형 벤젠술폰산, 메탄술폰산을 포함하는 탄화수소계 술폰산, 암모늄술폰산, 술파민산 및 아미노술폰산으로 이루어진 군에서 선택되는 하나 이상일 수 있다.
상기 불소 화합물은 MgF2, H2SiF6, NaF, NaHF2, NH4F, NH4HF2, NH4BF4, KF, KHF2, AlF3 및 H2TiF6로 이루어진 군에서 선택되는 하나 이상일 수 있다.
상기 구리 화합물은 CuSO4, CuCl2, CuNO3, CuOH, Cu(CH3COO) 및 CuBr2로 이루어진 군에서 선택되는 하나 이상일 수 있다.
상기 식각액 조성물은 무기산을 식각액 조성물 전체 중량에 대하여 1 중량% 미만 더 포함할 수 있다.
상기 무기산은 질산, 황산, 인산 및 염산으로 이루어진 군에서 선택되는 하나 이상일 수 있다.
상기 식각액 조성물의 n+ 비정질 실리콘과 비정질 실리콘의 식각 선택비가 3:1 내지 4:1 (Å/sec)일 수 있다.
상기 식각액 조성물은 n+ 비정질 실리콘과 SiNx의 식각 선택비가 18:1 내지 20:1 (Å/sec)일 수 있다.
상기 식각액 조성물은 금속막과 n+ 비정질 실리콘막을 동시에 식각할 수 있다.
상기 식각액 조성물은 금속막과 n+ 비정질 실리콘막 및 비정질 실리콘막을 동시에 식각할 수 있다.
상기 금속막은 구리 및 티타늄을 포함하는 다중막일 수 있다.
상기 식각액 조성물은 아졸계 화합물을 0.1 중량% 내지 3 중량% 더 포함할 수 있다.
상기 아졸계 화합물은, 아미노테트라졸, 벤조트리아졸, 이미다졸 및 피라졸로 이루어진 군에서 선택되는 하나 이상일 수 있다.
상기 식각액 조성물은 과황산계 화합물을 5 중량% 내지 20 중량% 더 포함할 수 있다.
상기 과황산계 화합물은 (NH4)2S2O8, Na2S2O8, 또는 K2S2O8일 수 있다.
상기 식각액 조성물은 질소계 고리형 화합물을 더 포함할 수 있다.
상기 질소계 고리형 화합물은 3질소계 고리형 화합물일 수 있다.
상기 3질소계 고리형 화합물은 1,2,4-Triazole, 3-Amino-1,2,4-Triazole, 3-mercapto-1,2,4-Triazole, 3-Amino-1,2,4-Triazole-5-Thiol 및 그의 혼합물로부터 선택되는 하나일 수 있다.
본 발명의 일 실시에예 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 절연막을 형성하는 단계. 상기 게이트 절연막 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 오믹콘택층을 형성하는 단계, 상기 오믹콘택층 위에 금속막을 형성하는 단계, 상기 금속막, 상기 오믹콘택층, 및 상기 반도체층을 식각액 조성물을 이용하여 동시에 식각하는 단계를 포함하며, 상기 식각액 조성물은 술폰산계 화합물 0.1 중량% 내지 5 중량%, 불소 화합물 0.1 중량% 내지 3 중량%, 구리 화합물 0.1 중량% 내지 5 중량%; 및 잔량의 물을 포함하며, pKa 값이 3 이하이다.
상기 식각액 조성물의 n+ 비정질 실리콘과 비정질 실리콘의 식각 선택비가 3:1 내지 4:1 (Å/sec)일 수 있고, 상기 식각액 조성물의 n+ 비정질 실리콘과 SiNx의 식각 선택비가 18:1 내지 20:1 (Å/sec)일 수 있다.
이상과 같이 본 실시예에 따른 식각액 조성물은 금속막과 비정질 실리콘막을 동시에 식각할 수 있다. 또한, 이러한 식각액 조성물을 이용하여 박막 트랜지스터 표시판을 제조하는 경우 제조 공정을 간소화 할 수 있고, 비용을 절감할 수 있다.
도 1은 실시예 1 내지 7에 따른 식각 프로파일을 나타내는 이미지이다.
도 2는 비교예 1 내지 6에 따른 식각 프로파일을 나타내는 이미지이다.
도 3은 본 발명의 일 실시예에 따른 식각액 조성물을 이용한 박막 트랜지스터 표시판의 제조 공정에서, 식각 단계를 나타내는 흐름도이다.
도 4 내지 도 7은 본 발명의 일 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 나타낸 공정 단면도이다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서는 본 발명의 일 실시예에 따른 식각액 조성물에 대해 상세하게 설명한다.
본 발명의 일 실시예에 따른 식각액 조성물은 금속막, n+ 비정질 실리콘막 및 비정질 실리콘막을 동시에 식각할 수 있다. 특히, 본 발명의 일 실시예에 따른 식각액 조성물은 구리를 포함하는 다중막으로 이루어진 금속막을 식각함과 동시에, n+ 비정질 실리콘막 및 비정질 실리콘막을 식각할 수 있다. 구리를 포함하는 다중막은 티타늄막 위에 구리막이 형성된 다중막일 수 있으나, 이에 제한되지 않고 몰리브덴과 구리막을 포함하는 다중막, 몰리브덴, 티타늄, 및 구리막을 포함하는 다중막 등 다양하게 변형 가능하다.
따라서, 상기 식각액 조성물을 이용한 박막 트랜지스터 표시판의 제조 공정에서, 소스 전극, 드레인 전극 및 소스 전극과 드레인 전극 사이의 채널을 형성하기 위한 식각 과정을 하나의 단계로 수행할 수 있다.
본 발명의 일 실시예에 따른 식각액 조성물은 술폰산계 화합물 0.1 중량% 내지 5 중량%, 불소 화합물 0.1 중량% 내지 3 중량%, 구리 화합물 0.1 중량% 내지 5 중량%, 및 잔량의 물을 포함하며, 산 해리상수(pKa) 값이 3 이하다.
상기 술폰산계 화합물은 벤젠술폰산, p-톨루엔술폰산, 벤질술폰산을 포함하는 고리형 벤젠술폰산, 메탄술폰산을 포함하는 탄화수소계 술폰산, 암모늄술폰산, 술파민산 및 아미노술폰산으로 이루어진 군에서 선택되는 하나 이상일 수 있다.
이러한 술폰산계 화합물은 산화제로서, 구리 화합물 및 구리 막질을 식각하는 기능을 한다. 또한, 술폰산계 화합물의 함량 조절을 통해 식각액 조성물의 pKa 값을 조절할 수 있다.
상기 불소 화합물은 MgF2, H2SiF6, NaF, NaHF2, NH4F, NH4HF2, NH4BF4, KF, KHF2, AlF3 및 H2TiF6로 이루어진 군에서 선택되는 하나 이상일 수 있다. 이러한 불소 화합물은 실리콘막의 산화제로 기능한다.
상기 구리 화합물은 CuSO4, CuCl2, CuNO3, CuOH, Cu(CH3COO) 및 CuBr2로 이루어진 군에서 선택되는 하나 이상일 수 있다. 이러한 구리 화합물은 상기 불소 화합물과 더불어, 비정질 실리콘막 및 n+ 비정질 실리콘막을 식각하는 기능을 한다.
본 발명의 일 실시예에 따른 식각액 조성물의 산 해리상수(pKa) 값은 3 이하다. 이때 본 명세서에서의 산 해리상수 값은 섭씨 25도를 기준으로 한 수치이다. 산 해리상수란, 산의 이온화 평형의 평형상수이며, 산의 세기를 나타내는 척도로서 값이 클수록 이온화 경향이 큰 것을 의미한다.
산 해리상수가 3을 초과하는 경우에는 비정질 실리콘막의 식각이 잘 이루어지지 않아 적절하지 않다. 즉, 통상적으로 사용되는 금속 배선의 식각액 조성물은 산 해리상수가 3을 초과하는 강산이다. 이러한 강산인 조성물을 이용하는 경우 비정질 실리콘막의 식각이 이루어지지 않는다.
이러한 산 해리상수의 값은, 본 발명의 일 실시예에 따른 식각액 조성물을 구성하는 성분의 조성 변화로 적절히 조절할 수 있다. 또한 산 해리상수를 3 이하로 조절하기 위해, 과황산계 또는 황산 계열의 물질로 이루어진 산화제를 더 포함할 수도 있다.
본 실시예에 따른 식각액 조성물은 무기산을 소량 포함할 수 있다. 이때 본 실시예에 따른 식각액 조성물에 포함되는 무기산의 함량은 전체 식각액 조성물에 대하여 1 중량% 미만일 수 있다. 무기산은 통상적으로 강산이고, 과량 함유 시 식각액 조성물의 산도를 매우 높인다. 즉, 무기산이 식각액 조성물에 과량 포함되는 경우에는 식각액 조성물의 산 해리상수가 3을 현저히 초과하게 되며, 이러한 식각액 조성물은 비정질 실리콘막을 식각할 수 없다.
그러나, 본 실시예에 따른 식각액 조성물은 무기산을 1중량% 미만으로 포함하고, 비정질 실리콘막을 식각할 수 있는 적절한 산도를 유지할 수 있다.
상기 무기산은 질산, 황산, 인산 및 염산으로 이루어진 군에서 선택되는 하나 이상일 수 있다.
본 실시예에 따른 식각액 조성물은 금속막과 n+ 비정질 실리콘막 및 비정질 실리콘막을 동시에 식각할 수 있다. 그러나 본 실시예예 따른 식각액 조성물은 실리콘 옥사이드 또는 실리콘 나이트라이드를 포함하는 게이트 절연막은 거의 식각하지 않는다.
즉, 본 실시예에 따른 식각액 조성물은 n+ 비정질 실리콘막과 비정질 실리콘막의 식각 선택비가 3:1 내지 4:1 (Å/sec) 사이일 수 있다. 또한, 본 실시예에 따른 식각액 조성물은 n+ 비정질 실리콘막과, 실리콘 산화물 또는 실리콘 질화물을 포함하는 게이트 절연막의 식각 선택비가 18:1 내지 20:1 (Å/sec) 사이일 수 있다.
본 실시예에 따른 식각액 조성물은, 일례로서 n+a-Si:a-Si:SiNx의 식각 선택비가 약 19:5:1 (Å/sec)일 수 있다. 즉, 본 실시예에 따른 식각액 조성물은 n+ 비정질 실리콘막을 가장 잘 식각하고, 다음 비정질 실리콘막을 잘 식각하며, SiNx는 거의 식각하지 않는다. 이는, 본 실시예에 따른 식각액 조성물이 무기산을 1 중량% 미만으로 포함하며, 산 해리상수가 3 이하이기 때문이다.
본 실시예에 따른 식각액 조성물은 아졸계 화합물을 더 포함할 수 있다. 이때, 아졸계 화합물은 아미노테트라졸, 벤조트리아졸, 이미다졸 및 피라졸로 이루어진 군에서 선택되는 하나 이상일 수 있다. 본 실시예에 따른 식각액 조성물에서 아졸계 화합물의 함량은 0.1 중량 % 내지 3 중량% 일 수 있다.
상기 아졸계 화합물은 비정질 실리콘막의 과식각을 방지하며, 비정질 실리콘막의 부식 방지제 역할을 한다. 이후 설명하겠지만 본 실시예에 따른 식각액 조성물을 이용하여 금속막 n+ 비정질 실리콘막 및 비정질 실리콘막을 동시에 식각하여 박막 트랜지스터를 형성할 수 있는데, 이때 비정질 실리콘막은 일부만 식각되어야 하며 과식각되지 않아야 한다. 아졸계 화합물은 비정질 실리콘막의 과식각을 예방해 준다.
또한, 본 실시예에 따른 식각액 조성물은 과황산계 화합물 5 중량% 내지 20중량%를 더 포함할 수 있다. 이러한 과황산계 화합물은 구리 및 티타늄의 식각을 촉진할 수 있다.
상기 과황산계 화합물은 (NH4)2S2O8, Na2S2O8, 또는 K2S2O8로부터 선택되는 하나일 수 있다.
또한, 본 실시예에 따른 식각액 조성물은 질소계 고리형 화합물을 더 포함할 수 있다. 상기 질소계 고리형 화합물은 고리 구조에 질소를 포함하는 화합물을 가리킨다. 이러한 질소계 고리형 화합물은 상기 식각액 조성물 내에 녹아있는 구리의 킬레이트제로 사용된다. 상기 식각액 조성물 내에서 1가로 산화된 구리 이온은 질소계 고리형 화합물과 결합하여 킬레이트화 된다.
상기 질소계 고리형 화합물은 3질소계 고리형 화합물일 수 있다. 상기 3 질소계 고리형 화합물은 1,2,4-Triazole, 3-Amino-1,2,4-Triazole, 3-mercapto-1,2,4-Triazole, 3-Amino-1,2,4-Triazole-5-Thiol 및 그의 혼합물로부터 선택되는 하나 이상일 수 있다.
그러면 이하에서 구체적인 실시예를 바탕으로 본 발명의 일 실시예에 따른 식각액 조성물의 효과를 설명한다. 그러나 하기 실시예는 예시적인 것으로, 본 발명은 하기 실시예의 내용에 한정되지 않는다.
하기 표 1은 본 발명의 실시예 및 비교예에 따른 식각액 조성물의 함량 및 산 해리상수(pKa)를 나타낸 것이다. 하기 표 1에 표시된 각 화합물의 함량은 중량%이다.
메탄술폰산 중불화암모늄 황산구리 질산 아미노테트라졸 트리아졸 과황산암모늄 산 해리상수
(Pka)
실시예 1 1 1.5 1 - - - - 1
실시예 2 1 0.6 2 - - - - 1.5
실시예 3 0.5 1.5 1 0.5 - - - 1.5
실시예 4 0.5 1 1 - - - 5 3
실시예 5 1.5 1 1 - 0.5 - - 2
실시예 6 1 1 1 - - 1 - 1
실시예 7 3 1 1 - 1 - - 3
비교예 1 1 1 - - - - - 1
비교예 2 2 0.3 - - 0.5 - - 2
비교예 3 3.5 0.6 1 0.5 - - - 4
비교예 4 3 1 2 3 - 0.5 - 5
비교예 5 4 1.5 1 0.05 - - 5 4
비교예 6 1 1.5 1 3 0.5 - - 3.5
상기 실시예 1 내지 7, 상기 비교예 1 내지 6의 조성을 갖는 식각액 조성물을 이용하여 비정질 실리콘막을 식각하고, 그 식각 성능을 하기 표 2에 나타내었다. 비정질 실리콘막의 식각 수준이 200 nm 이상인 경우 양호(O)로, 식각 수준이 100 nm 이상 200 nm 미만인 경우 보통(△)으로, 식각 수준이 100 nm 미만인 경우 나쁨(X)으로 나타내었다.
식각 수준
실시예 1
실시예 2
실시예 3
실시예 4
실시예 5
실시예 6
실시예 7
비교예 1
비교예 2
비교예 3
비교예 4
비교예 5
비교예 6
상기 표 2를 통해 확인할 수 있는 바와 같이, 술폰산 화합물, 불소 화합물 및 구리 화합물을 모두 포함하면서 그들의 비율이 적절한 수준일 때, 즉, 식각액의 산 해리상수가 3 이하일 때 비정질 실리콘막이 양호하게 식각됨을 확인할 수 있었다.
술폰산 화합물, 불소 화합물 및 구리 화합물 중 일부만을 포함하는 비교예 1, 2에 따른 식각액 조성물은 산 해리 상수 값이 3 이하임에도 불구하고 비정질 실리콘막을 잘 식각하지 못하였다.
그러나 술폰산 화합물, 불소 화합물 및 구리 화합물 모두를 적절한 비율로 포함하는 본 발명의 실시예에 따른 식각액 조성물은 비정질 실리콘막을 보통 수준 이상으로 식각함을 확인할 수 있었다.
또한, 실시예 1, 2, 3, 4, 5, 6, 7의 경우 보통 이상의 식각 수준을 나타내고, 실시예 1,2,3과 실시예 4,5를 비교하여 보면 산 해리상수가 3 미만일 때, 비정질 실리콘막이 보다 더 잘 식각되는 것을 확인할 수 있었다.
도 1은 실시예 1 내지 7에 따른 식각 프로파일을 나타내는 이미지이다. 실시예 1 내지 7은 비정질 실리콘막의 식각된 상태를 나타내는 이미지이며, 실시예 7은 비정질 실리콘막 위에, n+ 비정질 실리콘막, 금속막 및 포토 레지스트가 위치하는 이미지이다.
도 1을 참고로 하면, pKa 상수가 3 이하인 실시예 1 내지 2가, 실시예 3에 비하여 비정질 실리콘막의 식각이 잘 이루어졌음을 확인할 수 있다. 이는 도면에서 나타나는 홈의 깊이로 알 수 있다.
또한 실시예 7은 비정질 실리콘막 위에, n+ 비정질 실리콘막, 금속막이 적층되어 있고 하나의 포토 레지스트를 이용하여 식각한 이미지이며, 본 실시예에 따른 식각액 조성물이 금속막과 n+ 비정질 실리콘막, 비정질 실리콘막을 동시에 식각함을 확인할 수 있었다. 실시예 7의 이미지는 가장 상부에 포토 레지스트가 형성되어 있으며, 이러한 하나의 포토 레지스트를 이용하여 금속막 및 하부의 n+ 비정질 실리콘 막이 식각되어 있다. 다만, 실시예 4, 5 및 7은 pKa 값이 실시예 1 및 2에 비하여 크기 때문에 비정질 실리콘막 자체의 식각 능력은 다소 떨어짐을 알 수 있었다.
도 2는 상기 비교예 1 내지 6에 따른 식각 프로파일을 나타내는 이미지이다. 도 2를 참고로 하면, 비교예 1 내지 4에 따른 식각액 조성물은 비정질 실리콘막을 거의 식각하지 못하였음을 확인할 수 있었다. 또한 비교예 5 및 6은 일부 식각하였으나, 그 식각량이 미미하였다.
이상과 같이 본 발명의 일 실시예에 따른 식각액 조성물은 술폰산 화합물, 불소 화합물 및 구리 화합물 모두를 적절한 비율로 포함하고, 무기산을 1 중량% 미만으로 포함하며, 산 해리상수를 3 이하로 함으로써 금속막과 n+ 비정질 실리콘막, 비정질 실리콘막을 동시에 식각할 수 있다.
따라서 이러한 식각액 조성물을 박막 트랜지스터 표시판의 제조에 사용하는 경우, 금속막 및 비정질 실리콘막을 각각 식각하던 두 단계를 하나의 단계로 줄일 수 있다.
도 3은 박막 트랜지스터 표시판의 제조 공정시, 본 발명의 일 실시예에 따른 식각액 조성물을 이용한 식각 단계를 나타낸 것이다.
도 3을 참고로 하면, 본 발명의 일 실시예에 따른 식각액 조성물을 이용하는 제조 방법의 경우, 구리 및 티타늄을 포함하는 금속막의 식각(소스, 드레인 전극의 형성), n+ 비정질 실리콘막 및 비정질 실리콘막의 식각(채널의 형성)이 하나의 식각액 조성물을 이용하여 습식 식각(wet etch)으로 한번에 이루어진다.
그러나 기존의 박막 트랜지스터 표시판의 제조 방법은, 먼저 식각액 조성물을 이용하여 구리 및 티타늄을 포함하는 금속막을 식각한 후, n+ 비정질 실리콘막 및 비정질 실리콘막은 건식 식각(dry etch)를 이용하여 식각하여 채널을 형성하는 2단계가 소요된다. 이는 구리 및 티타늄을 포함하는 금속막의 식각시 사용되는 기존 식각액 조성물은, 가령 앞에서 설명한 비교예 1 내지 3의 식각액 조성물은 n+ 비정질 실리콘막 및 비정질 실리콘막을 거의 식각하지 못하기 때문에, 채널 형성을 위하여 n+ 비정질 실리콘막 및 비정질 실리콘막을 별도로 건식 식각으로 식각할 필요가 있다.
그러나 본 실시예에 따른 식각액 조성물은 금속막과 n+ 비정질 실리콘막 및 비정질 실리콘막을 동시에 식각하면서도 비정질 실리콘막 하부에 위치하는 게이트 절연막을 식각하지 않기 때문에 금속막, n+ 비정질 실리콘막 및 비정질 실리콘막을 하나의 식각액을 이용한 단일 공정으로 식각할 수 있다. 따라서, 기존 공정에 비하여 경제적이며, 공정 소요시간을 감소시킬 수 있다.
그러면 이하에서 본 발명의 일 실시예에 따른 식각액 조성물을 이용한 박막 트랜지스터 표시판의 제조 방법에 대하여 도면을 참고로 하여 설명한다.
도 4 내지 도 7은 본 발명 일 실시예에 따른 박막 트랜지스터 표시판의 제조 공정을 나타낸 공정 단면도이다.
도 4를 참고하면, 먼저 기판(110) 위에 게이트 전극(124) 및 게이트 전극(124)을 덮는 게이트 절연막(140)을 형성한다.
기판(110)은 절연 기판일 수 있으며, 플라스틱 또는 유리 등을 포함할 수 있다.
게이트 전극(124)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu), 구리망간(CuMn)과 같은 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등을 포함할 수 있다.
게이트 전극(124)은 도시하지 않았으나 게이트선의 일부 또는 게이트선에서 돌출되어 형성된 부분일 수 있고, 박막 트랜지스터에 게이트 전압을 인가하여 턴 온 상태를 만들 수 있다.
본 실시예에서는 게이트 전극(124)이 단일막으로 형성되는 것으로 설명하였으나, 이에 한정되지 않고 이중막 또는 삼중막 형태 등으로 형성될 수 있다.
게이트 절연막(140)은 실리콘 옥사이드, 실리콘 나이트라이드(SiNx), 실리콘 옥시나이트라이드(SiON), 또는 유기 절연 물질 등을 포함할 수 있다.
다음, 도 5를 참고하면, 게이트 전극(124)과 일부 중첩되도록 반도체층(154) 및 오믹콘택층(164)을 형성한다. 반도체층(154)은 비정질 실리콘막으로 형성하고, 오믹콘택층(164)은 n+ 비정질 실리콘막으로 형성할 수 있다.
도시하지는 않았지만, 이러한 반도체층(154) 및 오믹콘택층(164)의 형성은 기판 전체에 반도체층을 형성하기 위한 물질 및 오믹콘택층을 형성하기 위한 물질을 도포한 후, 포토 레지스트 등을 이용하여 패터닝하는 방법으로 형성할 수 있다. 이때, 반도체층(154) 및 오믹콘택층(164)의 식각은 동시에 이루어지기 때문에, 반도체층(154) 및 오믹콘택층(164)은 동일한 형상을 갖는다.
다음, 도 6을 참고로 하면 게이트 절연막(140) 및 오믹콘택층(164) 위에 금속 물질층(171)을 형성한다.
금속 물질층(171)은 티타늄 및 구리를 포함하는 다중막으로 이루어질 수 있다. 즉, 금속 물질층(171)은 티타늄을 포함하는 하부막, 구리를 포함하는 상부막의 이중막 구조를 가질 수 있으며, 또는 티타늄/ 구리/ 티타늄의 삼중막 구조를 가질 수도 있다. 티타늄 대신 몰리브덴을 포함할 수도 있고, 이들의 합금을 포함할 수도 있다.
다음, 도 7을 참고로 하면 본 실시예에 따른 식각액 조성물을 이용하여 금속 물질층(171), 반도체층(154) 및 오믹콘택층(164)을 식각한다. 이때 사용되는 식각액 조성물은 앞서 설명한 식각액 조성물에 대한 설명과 동일하다. 즉, 식각액 조성물은 술폰산계 화합물 0.1 중량% 내지 5 중량%, 불소 화합물 0.1 중량% 내지 3 중량%, 구리 화합물 0.1 중량% 내지 5 중량%, 및 잔량의 물을 포함하며, pKa 값이 3 이하이며, 무기산을 1 중량% 미만으로 포함한다. 구체적인 기재는 생략한다.
본 단계에서, 금속 물질층(171)이 식각되어 소스 전극(173) 및 드레인 전극(175)이 된다. 또한, 소스 전극(173)과 드레인 전극(175) 사이의 오믹콘택층(164)은 완전히 식각되고, 반도체층(154) 또한 일부 식각되어 채널을 형성하게 된다.
즉, 본 실시예에서 사용되는 식각액 조성물의 식각 선택비는 n+ 비정질 실리콘막: 비정질 실리콘막: SiNx = 19:5:1 (Å/sec)일 수 있으며, 이러한 식각 선택비의 차이로 인해 소스 전극(173)과 드레인 전극(175) 사이의 n+ 비정질 실리콘막으로 이루어진 오믹콘택층(164)을 완전히 식각하는 동안, 비정질 실리콘막으로 이루어진 반도체층(154)을 일부만 식각하여 채널을 형성하게 된다.
이상과 같이 본 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에서 소스 및 드레인 전극의 형성과 채널의 형성은 하나의 식각액을 이용하여 단일 공정으로 이루어진다. 이는 본 실시예에서 사용되는 식각액이 구리와 티타늄을 포함하는 금속막을 식각하면서, 동시에 n+ 비정질 실리콘막 및 비정질 실리콘막을 식각할 수 있기 때문이다. 또한, 동시에 본 실시예에서 사용되는 식각액은 절연막으로 사용되는 SiNx를 잘 식각하지 않으므로, 식각 과정에서 절연막 손상을 막을 수 있다.
상기와 같이 본 실시예에 따른 식각액 조성물 및 박막 트랜지스터 표시판의 제조 방법은 하나의 습식 식각(wet etch) 공정으로 소스, 드레인 및 채널을 한번에 형성하기 때문에, 제조 공정을 간략화하고 비용을 절감할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
110: 기판 124: 게이트전극
140: 절연막 154: 반도체층
164: 오믹콘택층 171: 금속 물질층
173: 소스 전극 175: 드레인 전극

Claims (20)

  1. 술폰산계 화합물 0.1 중량% 내지 5 중량%;
    불소 화합물 0.1 중량% 내지 3 중량%;
    구리 화합물 0.1 중량% 내지 5 중량%; 및
    잔량의 물을 포함하며,
    pKa 값이 3 이하인 식각액 조성물.
  2. 제1항에서,
    상기 술폰산계 화합물은 벤젠술폰산, p-톨루엔술폰산, 벤질술폰산을 포함하는 고리형 벤젠술폰산, 메탄술폰산을 포함하는 탄화수소계 술폰산, 암모늄술폰산, 술파민산 및 아미노술폰산으로 이루어진 군에서 선택되는 하나 이상인 식각액 조성물.
  3. 제1항에서,
    상기 불소 화합물은 MgF2, H2SiF6, NaF, NaHF2, NH4F, NH4HF2, NH4BF4, KF, KHF2, AlF3 및 H2TiF6로 이루어진 군에서 선택되는 하나 이상인 식각액 조성물.
  4. 제1항에서,
    상기 구리 화합물은 CuSO4, CuCl2, CuNO3, CuOH, Cu(CH3COO) 및 CuBr2로 이루어진 군에서 선택되는 하나 이상인 식각액 조성물.
  5. 제1항에서,
    상기 식각액 조성물은 무기산을 식각액 조성물 전체 중량에 대하여 1 중량% 미만 더 포함하는 식각액 조성물.
  6. 제5항에서,
    상기 무기산은 질산, 황산, 인산 및 염산으로 이루어진 군에서 선택되는 하나 이상인 식각액 조성물.
  7. 제1항에서,
    상기 식각액 조성물의 n+ 비정질 실리콘과 비정질 실리콘의 식각 선택비가 3:1 내지 4:1 (Å/sec)인 식각액 조성물.
  8. 제1항에서,
    상기 식각액 조성물은 n+ 비정질 실리콘과 SiNx의 식각 선택비가 18:1 내지 20:1 (Å/sec)인 식각액 조성물.
  9. 제1항에서,
    상기 식각액 조성물은 금속막과 n+ 비정질 실리콘막을 동시에 식각하는 식각액 조성물.
  10. 제1항에서,
    상기 식각액 조성물은 금속막과 n+ 비정질 실리콘막 및 비정질 실리콘막을 동시에 식각하는 식각액 조성물
  11. 제10항에서,
    상기 금속막은 구리 및 티타늄을 포함하는 다중막인 식각액 조성물.
  12. 제1항에서,
    상기 식각액 조성물은 아졸계 화합물을 0.1 중량% 내지 3 중량% 더 포함하는 식각액 조성물.
  13. 제10항에서,
    상기 아졸계 화합물은, 아미노테트라졸, 벤조트리아졸, 이미다졸 및 피라졸로 이루어진 군에서 선택되는 하나 이상인 식각액 조성물.
  14. 제1항에서,
    상기 식각액 조성물은 과황산계 화합물을 5 중량% 내지 20 중량% 더 포함하는 식각액 조성물.
  15. 제11항에서,
    상기 과황산계 화합물은 (NH4)2S2O8, Na2S2O8, 또는 K2S2O8로 이루어진 군에서 선택되는 하나 이상인 식각액 조성물.
  16. 제1항에서,
    상기 식각액 조성물은 질소계 고리형 화합물을 더 포함하는 식각액 조성물.
  17. 제16항에 있어서
    상기 질소계 고리형 화합물은 3질소계 고리형 화합물인 식각액 조성물
  18. 제17항에 있어서,
    상기 3질소계 고리형 화합물은 1,2,4-Triazole, 3-Amino-1,2,4-Triazole, 3-mercapto-1,2,4-Triazole, 3-Amino-1,2,4-Triazole-5-Thiol 및 그의 혼합물로 이루어진 군에서 선택되는 하나 이상인 식각액 조성물.
  19. 기판 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 반도체층을 형성하는 단계;
    상기 반도체층 위에 오믹콘택층을 형성하는 단계;
    상기 오믹콘택층 위에 금속막을 형성하는 단계;
    상기 금속막, 상기 오믹콘택층, 및 상기 반도체층을 식각액 조성물을 이용하여 동시에 식각하는 단계를 포함하며,
    상기 식각액 조성물은
    술폰산계 화합물 0.1 중량% 내지 5 중량%;
    불소 화합물 0.1 중량% 내지 3 중량%;
    구리 화합물 0.1 중량% 내지 5 중량%; 및 잔량의 물을 포함하며,
    pKa 값이 3 이하인 박막 트랜지스터 표시판의 제조 방법.
  20. 제19항에서,
    상기 식각액 조성물의 n+ 비정질 실리콘과 비정질 실리콘의 식각 선택비가 3:1 내지 4:1 (Å/sec)이고,
    상기 식각액 조성물의 n+ 비정질 실리콘과 SiNx의 식각 선택비가 18:1 내지 20:1 (Å/sec)인 박막 트랜지스터 표시판의 제조 방법.
KR1020160072386A 2016-06-10 2016-06-10 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법 KR102663554B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160072386A KR102663554B1 (ko) 2016-06-10 2016-06-10 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
CN201710437114.6A CN107488856A (zh) 2016-06-10 2017-06-12 蚀刻液组合物及使用它的薄膜晶体管显示面板的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160072386A KR102663554B1 (ko) 2016-06-10 2016-06-10 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20170140463A true KR20170140463A (ko) 2017-12-21
KR102663554B1 KR102663554B1 (ko) 2024-05-08

Family

ID=60642548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160072386A KR102663554B1 (ko) 2016-06-10 2016-06-10 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법

Country Status (2)

Country Link
KR (1) KR102663554B1 (ko)
CN (1) CN107488856A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488390A (zh) * 2021-06-21 2021-10-08 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法及薄膜晶体管

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115613032A (zh) * 2022-10-11 2023-01-17 苏州华星光电技术有限公司 蚀刻液

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203735A1 (en) * 2007-08-22 2010-08-12 Daikin Industries, Ltd. Solution for removing residue after semiconductor dry process and method of removing the residue using the same
KR20120015489A (ko) * 2010-08-12 2012-02-22 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20140118455A (ko) * 2013-03-29 2014-10-08 동우 화인켐 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR20150140338A (ko) * 2013-05-02 2015-12-15 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
KR20150143240A (ko) * 2014-06-12 2015-12-23 주식회사 부광산업 식각 조성물

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2923524B2 (ja) * 1995-08-01 1999-07-26 メック株式会社 銅および銅合金のマイクロエッチング剤並びにマイクロエッチング方法
CN103668207B (zh) * 2012-09-24 2018-04-06 东友精细化工有限公司 蚀刻剂和使用该蚀刻剂制造显示设备的方法
KR20150107354A (ko) * 2014-03-14 2015-09-23 동우 화인켐 주식회사 아인산을 포함하는 금속막용 식각액 조성물
TWI675093B (zh) * 2015-03-26 2019-10-21 南韓商東友精細化工有限公司 蝕刻劑組合物和製造用於液晶顯示器的陣列基板的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100203735A1 (en) * 2007-08-22 2010-08-12 Daikin Industries, Ltd. Solution for removing residue after semiconductor dry process and method of removing the residue using the same
KR20120015489A (ko) * 2010-08-12 2012-02-22 동우 화인켐 주식회사 구리와 티타늄을 포함하는 금속막용 식각액 조성물
KR20140118455A (ko) * 2013-03-29 2014-10-08 동우 화인켐 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
KR20150140338A (ko) * 2013-05-02 2015-12-15 후지필름 가부시키가이샤 에칭 방법, 이에 이용하는 에칭액 및 에칭액의 키트, 및 반도체 기판 제품의 제조 방법
KR20150143240A (ko) * 2014-06-12 2015-12-23 주식회사 부광산업 식각 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113488390A (zh) * 2021-06-21 2021-10-08 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法及薄膜晶体管
CN113488390B (zh) * 2021-06-21 2023-09-26 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管的制备方法及薄膜晶体管

Also Published As

Publication number Publication date
KR102663554B1 (ko) 2024-05-08
CN107488856A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
US8377325B2 (en) Etchant for metal wiring and method for manufacturing metal wiring using the same
KR100839428B1 (ko) 식각액, 및 이를 이용한 박막트랜지스터를 갖는 기판의제조 방법
JP2009076601A (ja) エッチング溶液
KR20170120504A (ko) 단층 박막 또는 적층 필름의 에칭 조성물 및 이를 이용한 에칭방법
KR102048022B1 (ko) 금속막 식각액 조성물 및 이를 이용한 식각 방법
KR101770754B1 (ko) 금속 배선 식각액 및 이를 이용한 액정 표시 장치의 제조 방법
KR102293674B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102293675B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102269327B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR20220119564A (ko) 구리계 금속막 및 금속 산화물막 식각액 조성물 및 이를 이용한 식각 방법
CN107630219B (zh) 金属膜蚀刻液组合物及显示装置用阵列基板的制造方法
TW201307972A (zh) 液晶顯示裝置用陣列基板的製造方法、形成配線的方法、用於多層膜的蝕刻劑組合物及液晶顯示裝置用陣列基板
KR102663554B1 (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법
KR101661072B1 (ko) 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
KR102603630B1 (ko) 표시장치용 어레이 기판의 제조방법
KR102412268B1 (ko) 표시장치용 어레이 기판의 제조방법
KR102323941B1 (ko) 구리계 금속막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR102282958B1 (ko) 식각액 조성물 및 액정표시장치용 어레이 기판의 제조방법
KR102459685B1 (ko) 구리계 금속막용 식각액 조성물, 이를 이용한 디스플레이용 어레이 기판의 제조방법, 및 디스플레이용 어레이 기판
KR20140028446A (ko) 금속 배선 식각액 조성물 및 이를 이용한 금속 배선 형성 방법
KR102435551B1 (ko) 식각액 조성물 및 이를 이용한 금속 패턴과 박막 트랜지스터 기판 제조 방법
KR20160005640A (ko) 복합금속막용 식각 조성물 및 이를 이용한 금속배선 형성방법
KR102362460B1 (ko) 식각액 조성물
KR102639571B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20180071451A (ko) 식각액 조성물 및 이를 이용한 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant