KR20170100628A - 반도체를 도핑하기 위한 방법 - Google Patents

반도체를 도핑하기 위한 방법 Download PDF

Info

Publication number
KR20170100628A
KR20170100628A KR1020177020893A KR20177020893A KR20170100628A KR 20170100628 A KR20170100628 A KR 20170100628A KR 1020177020893 A KR1020177020893 A KR 1020177020893A KR 20177020893 A KR20177020893 A KR 20177020893A KR 20170100628 A KR20170100628 A KR 20170100628A
Authority
KR
South Korea
Prior art keywords
doping
silicon
diffusion
substrate
wafer
Prior art date
Application number
KR1020177020893A
Other languages
English (en)
Inventor
올리버 돌
잉고 쾰러
세바슈티안 바르트
Original Assignee
메르크 파텐트 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 메르크 파텐트 게엠베하 filed Critical 메르크 파텐트 게엠베하
Publication of KR20170100628A publication Critical patent/KR20170100628A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H01L31/0288—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2225—Diffusion sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02167—Coatings for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Energy (AREA)
  • Sustainable Development (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 상이하게 도핑된 영역을 갖는 구조화된 고효율 태양 전지 및 광전지 엘리먼트를 제조하기 위한 방법에 관한 것이다. 본 발명은 또한 상기 방법에 의해 제조되고 증가된 효율을 갖는 태양 전지에 관한 것이다.

Description

반도체를 도핑하기 위한 방법{METHOD FOR DOPING SEMICONDUCTORS}
본 발명은 상이한 도핑의 영역을 갖는 구조화된 고효율 태양 전지 및 광전지 엘리먼트의 제조를 위한 프로세스 및 조성 (composition) 에 관한 것이다. 본 발명은 마찬가지로 이렇게 하여 제조된 증가된 효율을 갖는 태양 전지에 관한 것이다.
단순 태양 전지 또는 현재 시장에서 가장 큰 시장 점유율을 갖는 것을 나타내는 태양 전지의 제조는 아래에 개요화된 필수 제조 단계를 포함한다:
1) 절삭 손상 (Saw-damage) 에칭 및 텍스처
실리콘 웨이퍼 (단결정, 다결정 또는 준단결정 (quasi-monocrystalline), 베이스 도핑 p 또는 n 타입) 는 일반적으로 동일한 에칭 배쓰에서, 에칭 방법에 의하여 부착성 절삭 손상이 제거되고 "동시에" 텍스처링된다. 텍스처링은 이 경우에 웨이퍼 표면의 단순히 의도적이지만 특별히 정렬되지 않은 조면화 또는 에칭 단계의 결과로서 우선적으로 정렬된 표면 성질의 생성을 의미하는 것으로 받아들여진다. 텍스처링의 결과로서, 웨이퍼의 표면은 이제 확산 반사체로서의 역할을 하고 따라서 파장 및 입사각에 의존하는 지향된 반사를 감소시켜, 궁극적으로 표면에 입사하는 광의 흡수 비율의 증가 및 그에 따른 태양 전지의 변환 효율의 증가를 초래한다.
통상적으로 실리콘 웨이퍼의 처리를 위한 상기 언급된 에칭 용액은, 단결정 웨이퍼의 경우에, 용매로서 이소프로필 알코올이 첨가된 묽은 수산화 칼륨 용액으로 이루어진다. 이소프로필 알코올보다 높은 증기압 또는 높은 끓는점을 갖는 다른 알코올이 또한, 이것이 원하는 에칭 결과를 달성될 수 있게 한다면 대신에 첨가될 수도 있다. 얻어진 원하는 에칭 결과는 통상적으로, 랜덤으로 배열되거나, 또는 오히려 원래의 표면으로부터 에칭되는 정사각형 베이스를 갖는 피라미드를 특징으로 하는 모폴러지 (morphology) 이다. 피라미드의 밀도, 높이 및 그에 따른 베이스 영역은 에칭 용액의 상기 언급된 성분, 에칭 온도 및 에칭 탱크에서의 웨이퍼의 체류 시간의 적합한 선택에 의해 부분적으로 영향을 받을 수 있다. 단결정 웨이퍼의 텍스처링은 통상적으로 70 - 90 ℃ 미만의 온도 범위에서 수행되고, 여기서 웨이퍼 측면 당 최대 10 ㎛ 의 재료가 에칭에 의해 제거될 수 있다.
다결정 실리콘 웨이퍼의 경우에, 에칭 용액은 적정한 농도 (10 - 15%) 를 갖는 수산화 칼륨 용액으로 이루어질 수 있다. 그러나, 이 에칭 기법은 산업적 관행으로 여전히 거의 사용되지 않는다. 보다 빈번히, 질산, 불산 및 물로 이루어지는 에칭 용액이 사용된다. 이 에칭 용액은 다양한 첨가제, 이를 테면, 예를 들어, 황산, 인산, 아세트산, N-메틸피롤리돈, 및 또한 계면활성제에 의해 개질되어, 그 중에서도 에칭 용액의 습윤성 및 또한 그의 에칭 레이트가 특히 영향을 받게 될 수 있다. 이들 산성의 에치 혼합물은 표면 상에 네스트된 에칭 트렌치의 모폴러지를 만들어 낸다. 에칭은 통상적으로 4 ℃ 와 10 ℃ 미만 사이의 범위의 온도에서 수행되고, 여기서 에칭에 의해 제거되는 재료의 양은 일반적으로 4 ㎛ 내지 6 ㎛ 이다.
텍스처링 직후, 실리콘 웨이퍼는 후속 고온 처리의 준비로, 선행 처리 단계의 결과로서 형성된 화학적 산화물 층 및 그 안에 및 또한 그 위에 흡수 및 흡착된 오염물을 제거하기 위하여 물로 집중 세정되고 묽은 불산으로 처리된다.
2) 확산 및 도핑
선행 단계 (이 경우에는 p-타입 베이스 도핑) 에서 에칭 및 세정된 웨이퍼는 통상적으로 750 ℃ 와 1000 ℃ 미만 사이의 상승된 온도에서 산화 인으로 이루어지는 증기로 처리된다. 이 동작 동안, 웨이퍼는 관형로 (tubular furnace) 내의 석영관에서 건조 질소, 건조 산소 및 염화 포스포릴로 이루어지는 제어된 분위기에 노출된다. 이것을 위하여, 웨이퍼는 600 과 700 ℃ 사이의 온도에서 석영관 안으로 도입된다. 가스 혼합물은 석영관을 통해 수송된다. 강하게 데워진 관을 통한 가스 혼합물의 수송 동안, 염화 포스포릴은 분해되어 산화 인 (예를 들어, P2O5) 및 염소 가스로 이루어지는 증기를 제공한다. 산화 인 증기는 그 중에서도, 웨이퍼 표면 상에 침전한다 (코팅). 동시에, 실리콘 표면은 이들 온도에서 산화되어 박형 산화물 층을 형성한다. 이 층에 침전된 산화 인이 임베드되어, 이산화 실리콘 및 산화 인의 혼합 산화물을 웨이퍼 표면 상에 형성시킨다. 이 혼합 산화물은 포스포실리케이트 유리 (PSG) 로 알려져 있다. 이 PSG 는 존재하는 산화 인의 농도에 의존하여 산화 인에 대하여 상이한 연화점 및 상이한 확산 상수를 갖는다. 혼합 산화물은 실리콘 웨이퍼에 대한 확산 소스로서 기능하고, 여기서 PSG 와 실리콘 웨이퍼 사이의 계면의 방향으로의 확산 중에 산화 인이 확산하고, 그 산화 인은 (실리코써멀리하게 (silicothermally)) 웨이퍼 표면에서의 실리콘과의 반응에 의해 인으로 환원된다. 이렇게 하여 형성된 인은 그것이 형성된 유리 매트릭스에서보다 몇자리수 높은 실리콘에서의 용해성을 갖고 따라서 매우 높은 편석 계수 (segregation coefficient) 때문에 실리콘에 우선적으로 용해된다. 용해 후, 인은 실리콘에서 농도 구배에 따라 실리콘의 체적 안으로 확산된다.
이 확산 프로세스에서, 105 정도의 농도 구배는 1021 atoms/cm2 의 통상적인 표면 농도와 1016 atoms/cm2 의 영역에서의 베이스 도핑 사이에 형성된다. 통상적인 확산 깊이는 250 내지 50 nm 이고 예를 들어, 약 880 ℃ 에서 선택된 확산 온도, 및 강하게 데워진 분위기에서의 웨이퍼의 총 노출 지속기간 (가열, 코팅 페이즈, 주입 (drive-in) 페이즈 및 냉각) 에 의존한다. 코팅 페이즈 동안, 통상적으로 40 내지 60 nm 의 층 두께를 갖는 PSG 층이 형성된다. 실리콘의 체적 안으로의 확산이 또한 이미 발생하는 PSG 에 의한 웨이퍼의 코팅 다음에 주입 페이즈가 후속된다. 이것은 코팅 페이즈로부터 디커플링될 수 있지만, 실제로는 일반적으로 시간 측면에서 코팅에 바로 커플링되고 따라서 보통 동일한 온도에서 수행된다. 여기서 가스 혼합물의 조성은 염화 포스포릴의 추가의 공급이 억제되는 방식으로 적응된다.
주입 동안, 실리콘의 표면은 가스 혼합물에 존재하는 산소에 의해 추가로 산화되어, 산화 인을 마찬가지로 포함하는 산화 인-공핍된 이산화 실리콘 층이 실제 도핑 소스, 산화 인이 고농축된 PSG, 및 실리콘 웨이퍼 사이에 생성되게 한다. 산화물 성장이 웨이퍼 자체의 높은 표면 도핑에 의해 가속화 (1 내지 2 자릿수만큼 가속화) 되기 때문에 이 층의 성장은 소스 (PSG) 로부터의 도펀트의 질량 흐름 (mass flow) 에 관하여 매우 빠르다. 이것은 도핑 소스의 공핍 또는 분리가 소정의 방식으로 달성될 수 있게 하는데, 산화 인이 확산하는 상태에서의 그의 침투는 온도 및 그에 따른 확산 계수에 의존하는 재료 흐름에 의해 영향을 받는다. 이렇게 하여, 실리콘의 도핑은 소정의 한계로 제어될 수 있다. 코팅 페이스 및 주입 페이스로 이루어지는 통상의 확산 지속기간은 예를 들어, 25 분이다. 이 처리 후, 관형로는 자동으로 냉각되고, 웨이퍼는 600 ℃ 와 700 ℃ 사이의 온도에서 프로세스 관으로부터 제거될 수 있다.
n-타입 베이스 도핑의 형태의 웨이퍼의 붕소 도핑의 경우에, 상이한 방법이 이용되는데, 이것은 여기서 별도로 설명되지 않을 것이다. 이들 경우의 도핑은 예를 들어, 삼염화 붕소 또는 삼브롬화 붕소에 의해 수행된다. 도핑을 위해 채용되는 가스 분위기의 조성의 선택에 의존하여, 웨이퍼 상의 소위 붕소 스킨의 형성이 관찰될 수도 있다. 이 붕소 스킨은 다양한 영향 인자들, 결정적으로, 상기 언급된 도핑 분위기, 온도, 도핑 지속기간, 소스 농도 및 커플링된 (또는 선형-결합된) 파라미터들에 의존한다.
이러한 확산 프로세스에서는, 기판에 대응하는 전처리 (예를 들어, 확산-방지 및/또는 -억제 층 및 재료에 의한 그의 구조화) 가 이전에 실시되지 않았다면 사용된 웨이퍼가 (비균질 가스 흐름 및 그 결과로 생긴 비균질한 조성의 가스 포켓에 의해 형성되는 것들 외에) 선호된 확산 및 도핑의 어떤 영역도 포함할 수 없음은 말할 필요도 없다.
완성도를 위해, 실리콘에 기초한 결정성 태양 전지의 제조 시 상이한 정도로 확립되어진 추가의 확산 및 도핑 기술도 존재한다는 것이 또한 여기서 언급되어야 한다. 따라서, 다음이 언급될 수도 있다
Figure pct00001
이온 주입,
Figure pct00002
APCVD, PECVD, MOCVD 및 LPCVD 프로세스에 의한 혼합 산화물, 이를 테면, 예를 들어, PSG 및 BSG (보로실리케이트 유리) 의 혼합 산화물의 가스상 증착을 통해 촉진된 도핑,
Figure pct00003
혼합 산화물 및/또는 세라믹 재료 및 경질 재료 (예를 들어, 질화 붕소) 의 (공)스퍼터링,
Figure pct00004
고체 도펀트 소스 (예를 들어, 산화 붕소 및 질화 붕소) 로부터 시작되는 순수 열 가스상 증착,
Figure pct00005
붕소의 실리콘 표면으로의 스퍼터링 및 그의 실리콘 결정으로의 열 주입,
Figure pct00006
상이한 조성물, 이를 테면, 예를 들어, Al2O3, SiOxNy 의 유전체 패시베이션 층으로부터의 레이저 도핑, 여기서 후자는 혼합된 P2O5 및 B2O3 의 형태의 도펀트를 함유한다,
Figure pct00007
그리고 도핑 액션을 갖는 페이스트 또는 액체의 액체상 증착.
후자는, 대응하는 페이스트 및 잉크가 적합한 방법에 의하여 도핑될 웨이퍼 측면에 도포되는, 소위 인라인 도핑에서 빈번히 사용된다. 도포 후나 또는 심지어 도포 동안에도, 도핑을 위해 채용되는 조성물에 존재하는 용매는 온도 및/또는 진공 처리에 의해 제거된다. 이것은 웨이퍼 표면 상에 실제 도펀트를 남겨둔다. 채용될 수 있는 액체 도핑 소스는, 예를 들어, 인산 또는 붕산의 묽은 용액, 그리고 또한 졸겔계 시스템이나 또한 중합성 보라질 화합물의 용액이다. 대응하는 도핑 페이스트는, 사실상 배타적으로 추가적인 증점 폴리머를 사용하는 것을 특징으로 하며, 그리고 적합한 형태의 도펀트를 포함한다. 상기 언급된 도핑 매질로부터의 용매의 증발 다음에는 보통 고온에서의 처리가 후속되고, 그 동안에 원치않고 간섭하는 첨가제이지만 제제 (formulation) 에 필요한 것들이 "연소" 및/또는 열분해된다. 용매의 제거 및 버닝 아웃 (burning-out) 이 동시에 일어날 수도 있지만, 반드시 그럴 필요는 없다. 코팅된 기판은 후속하여 보통 800 ℃ 와 1000 ℃ 사이의 온도에서 관류로 (flow-through furnace) 를 통과하며, 여기서 통과 시간을 단축하기 위해서 관형로에서의 가스상 확산과 비교하여 온도가 약간 증가될 수도 있다. 관류로에서 우세한 가스 분위기는 도핑의 요건들에 따라 상이할 수도 있고 건조 질소, 건조 공기, 건조 산소와 건조 질소의 혼합물, 및/또는 통과될 로의 설계에 의존하여, 상기 언급된 가스 분위기 중 하나 또는 다른 것의 존들로 이루어질 수도 있다. 추가의 가스 혼합물은 생각할 수 있지만, 현재는 산업적으로 주요한 중요성을 갖지 않는다. 인라인 확산의 특징은, 도펀트의 코팅 및 주입이 원칙적으로 서로 디커플링되어 일어날 수 있다는 것이다.
3) 도펀트 소스의 제거 및 선택적인 에지 절연 (edge insulation)
도핑 후에 존재하는 웨이퍼는 표면의 양 측면 상에 다소의 유리로 양면 코팅된다. 이 경우의 다소는 도핑 프로세스 동안 적용될 수 있는 변형들을 지칭한다: 사용된 프로세스 보트의 하나의 로케이션에서 2 개의 웨이퍼의 백-투백 배열에 의해 촉진된 사실상 단면 확산과 비교한 양면 확산. 후자의 변형은 지배적으로 단면 도핑을 가능하게 하지만, 후면에서의 확산을 완전히 억제하지 않는다. 양자의 경우에서, 묽은 불산에서의 에칭에 의해 표면으로부터 도핑 후에 존재하는 유리를 제거하는 것이 현재 기술의 상태이다. 이것을 위하여, 웨이퍼는 한편으로 습식-프로세스 보트 내로 배치식으로 리로드되고 후자의 도움으로 통상 2% 내지 5% 의 묽은 불산의 용액으로 침지되고, 표면에서 유리가 완전히 제거되거나, 또는 머신에 의한 프로세스 자동화 및 필수 에칭 지속기간의 합산 파라미터를 나타내는 프로세스 사이클 지속기간이 만료하거나 둘 중 어느 하나까지 그 안에 방치된다. 유리의 완전한 제거는 예를 들어, 묽은 불산 수용액에 의해 실리콘 웨이퍼 표면의 완전한 디웨팅으로부터 확립될 수 있다. PSG 의 완전한 제거는 예를 들어 2% 불산 수용액을 사용하여 이들 프로세스 조건 하의 실온에서 210 초 이내에 달성된다. 대응하는 BSG 의 에칭은 더 느리고 더 긴 프로세스 시간 및 가능하게는 또한 더 높은 농도의 불산 사용을 요구한다. 에칭 후, 웨이퍼는 물로 린스된다.
다른 한편으로, 웨이퍼 표면 상의 유리의 에칭은 또한 수평으로 동작하는 프로세스에서 수행될 수 있으며, 이 프로세스에서 웨이퍼는 웨이퍼가 대응하는 프로세스 탱크 (인라인 머신) 를 수평으로 통과하는 에처 내로 일정한 흐름으로 도입된다. 이 경우, 웨이퍼는 프로세스 탱크 및 그 안에 존재하는 에칭 용액 중 어느 하나를 통해 롤러 상에 운반되거나, 또는 에치 매질이 롤러 애플리케이션에 의해 웨이퍼 표면 상으로 수송된다. PSG 의 에칭 동안 웨이퍼의 통상적인 체류 시간은 약 90 초이며, 증가된 에칭 레이트의 결과로서 보다 짧은 체류 시간을 보상하기 위해서 사용된 불산은 배치 프로세스의 경우에서보다 약간 더 고농도로 된다. 불산의 농도는 통상적으로 5% 이다. 탱크 온도는 선택적으로는 추가적으로 실온과 비교하여 약간 증가될 수도 있다 (25 ℃ 초과 50 ℃ 미만).
마지막에 개요화된 프로세스에서, 소위 에지 절연을 순차적으로 동시에 수행하여, 약간 변형된 프로세스 흐름:
에지 절연 -> 유리 에칭
이 생기게 하는 것이 확립되었다.
에지 절연은 양면 확산의 시스템 고유의 특성으로부터 발생하는 프로세스에서의 기술적인 필수절차이며, 또한 의도적인 단면 백-투-백 확산의 경우에도 그러하다. 대면적 기생 p-n 접합부는 태양 전지의 (이후의) 후면에 존재하며, 이것은 이후 프로세싱 동안 프로세스 엔지니어링 이유로 부분 제거되지만 완전히 제거되지는 않는다. 이것의 결과로서, 태양 전지의 전면 및 후면은 기생 및 잔류 p-n 접합부 (터널 콘택) 를 통해 단락되며, 이것은 이후의 태양 전지의 변환 효율을 감소시킨다. 이 접합부의 제거를 위해, 웨이퍼는 일측이 질산 및 불산으로 이루어지는 에칭 용액 상부를 지나간다. 에칭 용액은, 예를 들어, 보조 구성성분으로서 황산 및 인산을 포함할 수도 있다. 대안으로, 에칭 용액은 롤러를 통해 웨이퍼의 후면 상으로 수송 (운반) 된다. 약 1 ㎛ 의 실리콘 (처리될 표면 상에 존재하는 유리 층을 포함함) 이 통상적으로 이 프로세스에서 4 ℃ 와 8 ℃ 사이의 온도에서 에칭함으로써 제거된다. 이 프로세스에서, 웨이퍼의 반대측에 여전히 존재하는 유리 층은 마스크로서 기능하고, 이는 이 측면으로의 오버에칭에 대한 소정의 보호를 제공한다. 이 유리 층은 이미 설명된 유리 에칭의 도움으로 후속하여 제거된다.
추가로, 에지 절연은 또한 플라즈마 에칭 프로세스의 도움으로 수행될 수 있다. 이 플라즈마 에칭은 그 후 일반적으로 유리 에칭 이전에 수행된다. 이것을 위하여, 복수의 웨이퍼가 차례로 쌓아 적층되며, 외부측 에지가 플라즈마에 노출된다. 플라즈마에는 불화된 가스, 예를 들어, 테트라플루오로메탄이 공급된다. 이들 가스의 플라즈마 분해시 발생하는 반응성 종은 웨이퍼의 에지를 에칭한다. 일반적으로, 플라즈마 에칭 다음에는 그 후 유리 에칭이 후속된다.
4) 전면의 반사방지 층으로의 코팅
유리의 에칭 및 선택적인 에지 절연 후, 이후의 태양 전지의 전면은 보통 비정질 및 수소 부유 실리콘 질화물로 이루어지는 반사방지 코팅으로 코팅된다. 대안의 반사방지 코팅을 생각할 수 있다. 가능한 코팅은 이산화 티탄, 불화 마그네슘, 이산화 주석 및/또는 이산화 실리콘 및 질화 실리콘의 대응하는 적층된 층으로 이루어질 수도 있다. 그러나, 상이한 조성을 갖는 반사방지 코팅이 또한 기술적으로 가능하다. 웨이퍼 표면의 상기 언급된 질화 실리콘으로의 코팅은 본질적으로 2 가지 기능을 이행한다: 한편으로, 층이 다수의 통합된 양전하로 인해 전계를 발생시키는데, 이는 실리콘에서의 전하 캐리어를 표면으로부터 멀리 유지할 수 있고 실리콘 표면에서의 이들 전하 캐리어의 재결합 레이트를 상당히 감소시킬 수 있으며 (전계 효과 패시베이션), 다른 한편으로, 이 층이 예를 들어 굴절률 및 층 두께와 같은 그 광학 파라미터들에 의존하여 반사 감소 속성을 발생시키는데, 이는 보다 많은 광이 이후의 태양 전지 내부로 커플링되는 것을 가능하게 하는데 기여한다. 2 가지 효과들은 태양 전지의 변환 효율을 증가시킬 수 있다. 현재 사용되는 층의 통상적인 속성은: 굴절률이 약 2.05 인 배타적으로 상기 언급된 질화 실리콘의 사용시 층 두께가 약 80 nm 인 것이다. 반사방지 감소는 600 nm 의 광 파장 영역에서 가장 뚜렷하게 나타난다. 지향된 및 지향되지 않은 반사는 여기서 원래의 입사광 (실리콘 웨이퍼에 대해 수직인 표면에 대한 수직 입사) 의 약 1 % 내지 3 % 의 값을 보인다.
상기 언급된 질화 실리콘 층은 현재 일반적으로 직접 PECVD 프로세스에 의해 표면 상에 증착된다. 이것을 위하여, 실란 및 암모니아가 도입되는 플라즈마가 아르곤 가스 분위기에서 점화된다. 실란 및 암모니아는 이온성 및 자유 라디칼 반응을 통해 플라즈마에서 반응되어 질화 실리콘을 제공하며 동시에 웨이퍼 표면 상에 증착된다. 층의 속성은, 예를 들어, 반응물의 개개의 가스 흐름을 통해 조절 및 제어될 수 있다. 상기 언급된 질화 실리콘 층의 증착은 또한 캐리어 가스로서의 수소와 함께 및/또는 반응물 단독으로 수행될 수 있다. 통상적인 증착 온도는 300 ℃ 와 400 ℃ 사이의 범위에 있다. 대안의 증착 방법은, 예를 들어, LPCVD 및/또는 스퍼터링일 수 있다.
5) 전면 전극 그리드의 제조
반사방지 층의 증착 후, 전면 전극은 질화 실리콘으로 코팅된 웨이퍼 표면 상에 정의된다. 산업적 관행으로, 금속성 소결 페이스트를 사용하는 스크린 인쇄 방법의 도움으로 전극을 제조하는 것이 확립되어졌다. 그러나, 이것은 원하는 금속 콘택의 제조를 위한 많은 상이한 가능성들 중 하나일 뿐이다.
스크린 인쇄 금속화에서, 은 입자들이 고농축된 페이스트 (은 함량이 80% 이상임) 가 일반적으로 사용된다. 나머지 구성성분의 합은 페이스트의 제제에 필요한 레올로지 보조제들, 이를 테면, 예를 들어, 용매, 바인더 및 증점제로부터 발생한다. 더욱이, 은 페이스트는 특수 유리-프릿 혼합물, 보통 산화물 및 이산화 실리콘, 보로실리케이트 유리 및 또한 산화 납 및/또는 산화 비스무트에 기초한 혼합 산화물을 포함한다. 유리 프릿은 본질적으로 2 가지 기능을 이행한다: 한편으로, 웨이퍼 표면과 소결될 은 입자의 덩어리 사이의 접착 촉진제로서 기능하고, 다른 한편으로, 하지의 실리콘과의 직접 오믹 콘택을 용이하게 하기 위하여 질화 실리콘 상부 층의 침투를 담당한다. 질화 실리콘의 침투는 유리-프릿 매트릭스에 용해된 은의 실리콘 표면으로의 후속 확산과 함께 에칭 프로세스를 통해 발생하며, 이것으로 인해 오믹 콘택 형성이 달성된다. 실제로, 은 페이스트는 스크린 인쇄에 의해 웨이퍼 표면 상에 증착되고, 후속하여 약 200 ℃ 내지 300 ℃ 의 온도에서 수분 동안 건조된다. 완성도를 위해, 이중 인쇄 프로세스가 또한 산업적으로 사용되어야 하는데, 이는 제 2 전극 그리드가 제 1 인쇄 단계 동안 생성된 전극 그리드 상에 정확한 레지스트레이션으로 인쇄될 수 있게 한다는 것이 언급되어야 한다. 은 금속화의 두께가 따라서 증가되며, 이는 전극 그리드에서의 전도성 (conductivity) 에 긍정적인 영향을 미칠 수 있다. 이 건조 동안, 페이스트에 존재하는 용매는 페이스트로부터 축출된다. 인쇄된 웨이퍼는 후속하여 관류로를 통과한다. 이러한 타입의 로는 일반적으로, 서로 독립적으로 온도 제어되고 활성화될 수 있는, 복수의 가열 존을 갖는다. 관류로의 패시베이션 동안, 웨이퍼는 약 950 ℃ 까지의 온도로 가열된다. 그러나, 개개의 웨이퍼는 일반적으로 단지 수초 동안 이 피크 온도의 영향을 받는다. 관류 (flow-through) 페이즈의 나머지 동안, 웨이퍼는 600 ℃ 내지 800 ℃ 의 온도를 갖는다. 이들 온도에서, 은 페이스트에 존재하는 유기 동반 물질, 이를 테면, 예를 들어, 바인더가 버닝 아웃되고, 그리고 질화 실리콘 층의 에칭이 개시된다. 우세한 피크 온도의 단시간 간격 동안, 실리콘과의 콘택 형성이 일어난다. 웨이퍼는 후속하여 냉각하도록 허용된다.
이렇게 하여 간단히 개요화된 콘택 형성 프로세스는 보통 2 개의 나머지 콘택 형성 (섹션 6 및 섹션 7 참조) 과 동시에 수행되며, 그 때문에 이 경우 용어 동시 소성 (co-firing) 이 또한 사용된다.
전면 전극 그리드는 그 자체가 통상적으로 60 ㎛ 내지 140 ㎛ 의 폭을 갖는 얇은 핑거 (통상적인 개수는 에미터 시트 저항이 > 50 Ω/sqr 인 경우에 68 이상임) 와, 그리고 또한 (그들의 개수, 통상적으로 2 내지 3 개에 의존하여) 1.2 mm 에서 2.2 mm 까지의 범위의 폭을 갖는 버스바로 이루어진다. 인쇄된 은 엘리먼트의 통상적인 높이는 일반적으로 10 ㎛ 와 25 ㎛ 사이이다. 종횡비는 좀처럼 0.3 을 초과하지 않지만, 대안의 및/또는 적응된 금속화 프로세스의 선택을 통하여 상당히 증가될 수 있다. 언급될 수도 있는 대안의 금속화 프로세스는 금속 페이스트의 조제 (dispensing) 이다. 적응된 금속화 프로세스는 선택적으로 상이한 조성의 2 개의 금속 페이스트에 의한, 2 개의 연속적인 스크린 인쇄 프로세스에 기초한다 (이중 인쇄 또는 프린트-온-프린트). 특히 마지막 언급된 프로세스의 경우, 소위 플로팅 버스바가 사용될 수 있는데, 이는 전하 캐리어를 수집하는 핑거로부터의 전류의 소산을 보장하지만, 실리콘 결정 자체와 직접 오믹 콘택 상태에 있지는 않다.
6) 후면 버스바의 제조
후면 버스바는 일반적으로 스크린 인쇄 프로세스에 의하여 마찬가지로 도포 및 정의된다. 이것을 위하여, 전면 금속화를 위해 사용되는 것과 유사한 은 페이스트가 사용된다. 이 페이스트는 유사한 조성을 갖지만, 은과 알루미늄의 합금을 포함하며 여기서 알루미늄의 비율은 통상적으로 2% 를 이룬다. 추가로, 이 페이스트는 더 낮은 유리-프릿 함량을 포함한다. 버스바, 일반적으로 2 개의 유닛은 4 mm 의 통상적인 폭을 갖도록 스크린 인쇄에 의하여 웨이퍼의 후면 상에 인쇄되고 섹션 5 에서 이미 설명한 바와 같이 컴팩트화되고 소결된다.
7) 후면 전극의 제조
후면 전극은 버스바의 인쇄 후에 정의된다. 전극 재료는 알루미늄으로 이루어지며, 그 때문에 전극의 선명도 (definition) 를 위해 1mm 미만인 에지 분리를 갖도록 스크린 인쇄에 의하여 웨이퍼 후면의 나머지 자유 영역 상에 알루미늄 함유 페이스트가 인쇄된다. 페이스트는 80% 이상의 알루미늄으로 구성된다. 나머지 성분은 섹션 5 하에서 이미 언급된 것들이다 (이를 테면, 예를 들어, 용매, 바인더, 등). 알루미늄 페이스트는 알루미늄 입자가 데워지는 동안 용융되기 시작하고 웨이퍼로부터의 실리콘이 용융된 알루미늄에 용해됨으로써 동시 소성 동안 웨이퍼에 본딩된다. 용융된 혼합물은 도펀트 소스로서 기능하고 실리콘으로 알루미늄을 릴리즈하며 (용해 한도: 0.016 원자%), 여기서 실리콘은 이 주입의 결과로서 p+ 도핑된다. 웨이퍼의 냉각 동안, 577 ℃ 에서 고형화되고 Si 의 몰분율이 0.12 인 조성을 갖는, 알루미늄 및 실리콘의 공융 (eutectic) 혼합물은 그 중에서도 웨이퍼 표면 상에 증착된다.
알루미늄의 실리콘으로의 주입의 결과로서, 실리콘에서의 자유 전하 캐리어의 부분에 대해 일종의 미러 ("전기 미러") 로서 기능하는, 고도로 도핑된 p-타입 층이 웨이퍼의 후면 상에 형성된다. 이들 전하 캐리어는 이 전위 벽 (potential wall) 을 극복할 수 없어 매우 효율적으로 후면 웨이퍼 표면으로부터 멀리 떨어져 유지되며, 이것은 따라서 이 표면에서의 전하 캐리어들의 전체적으로 감소된 재결합 레이트에서 뚜렷이 드러난다. 이 전위 벽은 일반적으로 "후면 필드 (back surface field)" 로 지칭된다.
섹션 5, 섹션 6 및 섹션 7 에서 설명된 프로세스 단계의 시퀀스는 여기서 개요화된 시퀀스에 대응할 수도 있다. 그러나, 이것이 전적으로 필수적인 것은 아니다. 개요화된 프로세스 단계의 시퀀스는 원칙적으로 임의의 생각할 수 있는 조합으로 수행될 수 있다는 것이 당업자에게 자명하다.
8) 선택적인 에지 절연
웨이퍼의 에지 절연이 포인트 3 하에서 설명된 바와 같이 이미 수행되지 않았다면, 이것은 통상적으로 동시 소성 후 레이저 빔 방법의 도움으로 수행된다. 이것을 위하여, 레이저 빔은 태양 전지의 전면으로 지향되며, 전면 p-n 접합부는 이 빔에 의해 커플링된 에너지의 도움으로 갈라진다. 15 ㎛ 까지의 깊이를 갖는 컷 트렌치들이 레이저의 액션의 결과로서 여기서 생성된다. 실리콘은 어블레이션 (ablation) 메커니즘을 통해 처리된 사이트로부터 제거되거나 또는 레이저 트렌치로부터 배출 (eject) 된다. 이 레이저 트렌치는 통상적으로 30 ㎛ 내지 60 ㎛ 의 폭을 가지며, 태양 전지의 에지로부터 약 200 ㎛ 떨어져 있다.
제조 후에, 태양 전지는 그 개개의 성능에 따라 개개의 성능 카테고리로 특성화 및 분류된다.
당업자는 n-타입과 또한 p-타입의 베이스 재료 양자 모두를 갖는 태양 전지 아키텍처를 알고 있다. 이들 태양 전지 타입은 다음을 포함한다
Figure pct00008
PERC 태양 전지
Figure pct00009
PERT 태양 전지
Figure pct00010
PERL 태양 전지
Figure pct00011
MWT 태양 전지
Figure pct00012
이들로부터 유래된 MWT-PERC, MWT-PERT 및 MWT-PERL 태양 전지
Figure pct00013
균질 및 선택적 후면 필드를 갖는 양면 태양 전지
Figure pct00014
후면 콘택 전지
Figure pct00015
인터디지털 콘택을 가진 후면 콘택 전지.
대안의 도핑 기술의 선택은, 도입부에 이미 설명된 가스상 도핑에 대한 대안으로서, 일반적으로 또한 실리콘 기판에 로컬로 상이한 도핑을 갖는 영역의 생성의 문제를 해결할 수 없다. 여기서 언급될 수도 있는 대안의 기술은 PECVD 및 APCVD 프로세스에 의한 도핑된 유리의, 또는 비정질 혼합 산화물의 증착이다. 이들 유리 아래에 위치된 실리콘의 열 유도 도핑 (thermally induced doping) 은 이들 유리로부터 용이하게 달성될 수 있다. 그러나, 로컬로 상이한 도핑을 가진 영역을 생성하기 위해서는, 이들 유리는 이들로부터 대응하는 구조를 준비하기 위해서 마스크 프로세스에 의해 에칭되어야 한다. 대안으로, 구조화된 확산 배리어는, 도핑될 영역을 정의하기 위해서 유리의 증착 이전에 실리콘 웨이퍼 상에 증착될 수 있다. 그러나, 각 경우에 단 하나의 극성 (n 또는 p) 의 도핑이 달성될 수 있다는 것은 이 프로세스에서 불리하다. 도핑 소스들의 또는 임의의 확산 배리어의 구조화보다 다소 더 간단한 것이, 웨이퍼 표면 상에 미리 증착된 도펀트 소스로부터의 도펀트의 직접 레이저 빔 지원 주입이다. 이 프로세스는 고가의 구조화 단계를 피할 수 있게 한다. 그럼에도 불구하고, 동시에 동일 표면 상에서 2 개의 극성들의 가능하게 소망되는 동시 도핑 (공-확산) 의 단점을 보상할 수 없는데, 그 이유는 이 프로세스도 마찬가지로, 도펀트의 릴리즈를 위해 오로지 후속하여 활성화되는, 도펀트 소스의 사전 증착에 기초하기 때문이다. 이러한 소스로부터의 이 (포스트)도핑의 단점은 피할 수 없는 기판의 레이저 손상이다: 레이저 빔은 방사선의 흡수에 의해 열로 변환되어야 한다. 종래의 도펀트 소스는 실리콘 및 주입될 도펀트의 혼합 산화물, 즉, 붕소의 경우 산화 붕소로 이루어지기 때문에, 이들 혼합 산화물의 광학 속성이 결과적으로 산화 실리콘의 광학 속성과 상당히 유사하다. 따라서, 이들 유리 (혼합 산화물) 는 관련 파장 범위에서의 방사선에 대해 매우 낮은 흡수 계수를 갖는다. 이런 이유로, 광학적으로 투명한 유리 아래에 위치된 실리콘이 흡수 소스로서 사용된다. 실리콘은 여기서 몇몇 경우, 용융되어 결과적으로 그 위에 위치된 유리를 데울 때까지 데워진다. 이것은 도펀트의 확산을 용이하게 하고 - 그래서 정상 확산 온도에서 예기되는 것보다 몇 배 더 빠르며, 그 결과 실리콘에 대해 매우 짧은 확산 시간이 유발된다 (1 초 미만). 실리콘은, 실리콘의 나머지 비조사된 체적으로의 열의 강한 소산의 결과로서 레이저 방사선 (laser radiation) 의 흡수 후 비교적 빨리 재냉각되고, 그리고 비용융된 재료 상에서 애피택셜하게 고형화되도록 의도된다. 그러나, 전체 프로세스는 사실상 레이저 방사선 유도 결함의 형성을 동반하며, 이것은 불완전한 애피택틱 고형화 및 그에 따른 결정 결함의 형성에 기인할 수도 있다. 이것은, 예를 들어, 프로세스의 충격-유사 진행의 결과로서 공공들 (vacancies) 과 흠결들의 형성 및 전위 (dislocation) 에 기인할 수 있다. 레이저 빔 지원 확산의 추가의 단점은, 레이저 시스템이 도트-그리드 프로세스로 표면을 스캔하기 때문에 비교적 대면적이 빨리 도핑되어야 하는 경우의 상대적인 비효율성이다. 이 단점은 물론 도핑될 영역이 협소한 경우에는 중요성이 덜하다. 그러나, 레이저 도핑은 후처리가능한 유리의 순차적 증착을 요구한다.
본 발명의 목적은 태양 전지에 입사하는 광 및 그것에 의하여 태양 전지에서 생성된 전하 캐리어로부터의 전류 수율 (current yield) 을 향상시키는 보다 효율적인 태양 전지의 제조를 위한 프로세스 및 조성을 제공하는데 있다. 이런 연유로, 현재 기술적으로 우세한 도핑 프로세스와 비교하여 향상된 경쟁력의 달성을 가능하게 하는, 저가의 구조화가 바람직하다.
본 발명은 실리콘 기판의 직접 도핑을 위한 신규한 프로세스에 관한 것으로서,
a) 산화물 층의 형성을 위한 졸-겔로서 적합하고 그룹 붕소, 갈륨, 실리콘, 게르마늄, 아연, 주석, 인, 티타늄, 지르코늄, 이트륨, 니켈, 코발트, 철, 세륨, 니오븀, 비소 및 납으로부터 선택된 적어도 하나의 도핑 엘리먼트를 포함하는 도핑 페이스트는 기판 표면으로 전체 표면에 걸쳐 또는 선택적으로 인쇄되고, 건조되고,
b) 이 단계는 선택적으로 동일한 또는 상이한 조성의 도핑 페이스트로 반복되고, 그리고
c) 확산에 의한 도핑은 선택적으로 750 내지 1100 ℃ 의 범위의 온도에서 온도 처리에 의해 수행되고, 그리고
d) 기판의 도핑은 레이저 조사에 의해 수행되고, 그리고
e) 레이저 조사에 의해 기판에 유도된 손상의 복구는 선택적으로 상승된 온도에서 관형로 단계 또는 인라인 확산 단계에 의해 수행되고, 그리고
f) 도핑이 완료될 때, 도포된 페이스트로부터 형성된 유리 층은 다시 제거되고,
단계 b) 내지 e) 는, 원하는 도핑 결과에 의존하여, 상이한 시퀀스로 수행되고 선택적으로 반복될 수 있다. 레이저 조사 후의 확산 단계에서의 온도 처리는 바람직하게는 도핑 동안 750 내지 1100 ℃ 의 범위의 온도에서 수행되고, 레이저 조사에 의해 기판에 유도된 손상의 복구가 동시에 수행된다.
그러나, 특히, 본 발명은 또한 본 설명의 일부를 나타내는 청구항 제 2 항 내지 제 9 항에 의해 특징지어진 바와 같은 프로세스에 관한 것이다.
그러나, 특히, 본 발명은 또한, 여기서 설명된 프로세스 때문에, 상당히 향상된 속성들, 이를 테면 더 양호한 광 수율 및 그에 따른 향상된 효율, 즉 더 높은 전류 수율을 갖는 이들 프로세스 단계에 의해 제조된 태양 전지 및 광전지 엘리먼트에 관한 것이다.
원칙적으로, 전하-캐리어 생성의 증가는 태양 전지의 단락 전류를 향상시킨다. 많은 기술적 진보 때문에 종래의 태양 전지와 비교하여 성능을 향상시킬 가능성이 여전히 당업자에게 존재하는 것으로 보이지만, 그러나 그것은, 실리콘 기판이 간접 반도체로서도, 우세한 비율의 입사 태양 방사선 (solar radiation) 을 흡수할 수 있기 때문에 더 이상 놀라운 일은 아니다. 전류 수율의 상당한 증가는 단지 태양 방사선을 집중시키는 예를 들어 태양-전지 개념들을 이용하여 여전히 가능하다. 태양 전지의 성능을 특성화하는 추가의 파라미터는 전지가 전달할 수 있는 소위 개방 단자 전압 또는 단순히 최대 전압이다. 이 전압의 레벨은 여러 인자, 그 중에서도 최대 달성가능한 단락 전류 밀도, 그러나 또한 그 자체가 실리콘의 재료 품질의 함수이지만, 또한 반도체의 표면의 전자 패시베이션의 함수인, 소위 유효 전하-캐리어 수명에 의존한다. 특히, 2 개의 마지막 언급된 속성 및 파라미터는 매우 효율적인 태양 전지 아키텍처의 설계에 있어 필수적인 역할을 하고 원래 주요한 인자 중에서 신규한 타입의 태양 전지의 성능을 증가시킬 가능성을 담당하였다. 일부 신규한 타입의 태양 전지는 도입부에 이미 언급되었다. 소위 선택적 또는 2-스테이지 에미터 (도 1 참조) 의 개념으로 다시 돌아가면, 원리는 도 1 을 참조하여, 효율의 증가 뒤에 숨겨진 그의 메커니즘을 참조하여 다음과 같이 도식적으로 개요화될 수 있다:
도 1 은 종래의 태양 전지의 전면 (후면은 무시함) 의 도식적 및 단순화된 표현을 도시한다 (일정한 비율이 아님). 도면은 상이한 시트 저항의 형태로, 2 개의 도핑된 영역으로부터 발생하는 2-스테이지 에미터를 도시한다. 상이한 시트 저항은 2 개의 도핑 프로파일의 상이한 프로파일 깊이에 기인하고, 따라서 일반적으로는 도펀트의 상이한 도즈와 또한 연관된다. 이러한 구조적 엘리먼트로부터 제작될 태양 전지의 금속 콘택은 더 강하게 도핑된 영역과 항상 콘택 상태에 있다.
태양 전지의 전면에는, 적어도 일반적으로, 소위 에미터 도핑이 제공된다. 이것은 사용된 베이스 재료에 의존하여 n-타입 또는 p-타입 중 어느 하나일 수 있다 (베이스는 그 때 반대로 도핑된다). 베이스와 콘택 상태에 있는 에미터는 pn 접합부를 형성하고, 이는 그 접합부 위에 존재하는 전계를 통해 태양 전지에 형성되는 전하 캐리어를 수집 및 분리할 수 있다. 여기서 마이너리티 (minority) 전하 캐리어는 베이스로부터 에미터로 드라이빙되고, 여기서 그들은 그 때 메이저리티 (majority) 에 속한다. 이들 메이저리티는 에미터 존에 추가로 수송되고 에미터 존 상에 위치된 전기 콘택을 통해 전류로서 셀 밖으로 수송될 수 있다. 대응하는 상황은 마이너리티에 적용되고, 이 마이너리티는 에미터에서 생성되고 베이스를 통해 멀리 수송될 수 있다. 베이스에서의 마이너리티와는 대조적으로, 이들은 에미터에서 단지 수 나노초까지의 영역에서의 매우 짧은 유효 캐리어 수명을 갖는다. 이것은 마이너리티의 재결합 레이트가 단순화된 용어로 실리콘의 개별의 영역의 도핑 농도에 반비례한다는 사실로부터 발생한다; 즉, 그 자체가 실리콘에서 고도로 도핑된 존을 나타내는, 태양 전지의 에미터 영역에서의 개별의 마이너리티의 캐리어 수명은 매우 짧은, 즉, 비교적 낮은 정도로 도핑되는 베이스에서보다 훨씬 더 짧을 수 있다. 이런 이유로, 실리콘 웨이퍼의 에미터 영역은, 가능하다면, 비교적 얇게 만들어지고, 즉 후에 매우 짧은 수명을 갖고, 시스템에 고유한 이 영역에서 생성된 마이너리티가 pn 접합부를 달성하고 후자에서 수집 및 분리되고 그 후 메이저리티로서 베이스로 드라이빙되기에 충분한 기회, 또는 실제로 시간을 갖도록 하기 위해, 전체적으로 기판의 두께에 관하여 약간의 깊이를 갖는다. 메이저리티는 일반적으로 무한대로 간주되어야 하는 캐리어 수명을 갖는다. 이 프로세스를 더 효율적으로 하게 하는 것이 요망되면, 에미터 도핑 및 깊이는 그 후 불가피하게, 더 긴 캐리어 수명을 갖는 더 많은 마이너리티가 생성되어 전류를 수송하는 메이저리티로서 베이스로 드라이빙되도록 하기 위해 감소되어야 한다. 반대로, 에미터는 표면으로부터 마이너리티를 스크린한다. 반도체의 표면은 항상 매우 재결합 활동적 (recombination-active) 이다. 이 재결합 활동은 전자 패시베이션 층의 생성 및 증착에 의해 매우 크게 (예를 들어, 패시베이션되지 않은 표면과 비교하여 유효 표면 재결합 레이트로부터 측정된, 7 자릿수까지만큼) 감소될 수 있다.
충분히 가파른 도핑 프로파일을 갖는 에미터의 생성은 하나의 양태에서 표면의 패시베이션을 지원한다:
이들 영역에서의 마이너리티의 캐리어 수명은 그들의 평균 수명이 단지 극도로 낮은 준정적 농도를 허용할 정도로 짧아진다. 전하 캐리어의 재결합이 마이너리티와 메이저리티를 합하는 것에 기초하기 때문에, 표면에서 직접 메이저리티와 재결합할 수 있는 단순히 너무 적은 마이너리티가 이 경우에 존재한다.
에미터의 것보다 상당히 더 양호한 전자 패시베이션이 유전체 패시베이션 층에 의하여 달성된다. 그러나, 다른 한편으로, 에미터는 오믹 콘택이어야 하는 태양 전지에 대한 전기 콘택의 생성을 여전히 부분적으로 담당한다. 그들은 콘택 재료, 일반적으로 은을 실리콘 결정으로 드라이빙함으로써 획득되고, 여기서 소위 실리콘 - 은 콘택 저항은 콘택될 표면에서의 실리콘의 도핑의 레벨에 의존한다. 실리콘의 도핑이 높을수록, 콘택 저항은 낮아질 수 있다. 실리콘 상의 금속 콘택은 마찬가지로 매우 강하게 재결합 활동적이고, 이러한 이유로 금속 콘택 아래의 실리콘 존은 매우 강하고 매우 깊은 에미터 도핑을 가져야 한다. 이 도핑은 금속 콘택으로부터 마이너리티를 스크린하고 동시에 낮은 콘택 저항 및 그에 따른 매우 양호한 오믹 전도성이 달성된다.
그에 반해서, 입사하는 햇빛이 태양 전지 바로 위에 놓이는 모든 로케이션들에서, 에미터 도핑은 충분한 수명을 갖는 충분한 마이너리티가 입사 태양 방사선에 의해 생성되고 pn 접합부에서의 분리를 통해 메이저리티로서 베이스로 드라이빙될 수 있도록 하기 위해 매우 낮고 비교적 평평 (즉, 그렇게 가파르지 않음) 해야 한다.
놀랍게도, 실험은 지금, 보다 정확하게는 얕은 도핑을 갖는 하나의 영역 및 매우 깊고 매우 높은 도핑을 갖는 하나의 영역인 2 개의 상이한 에미터 도핑을 갖고, 금속 콘택 바로 아래에 놓이는 태양 전지가 상당히 더 높은 효율을 갖는다는 것을 보여주었다. 이 개념은 선택적 또는 2-스테이지 에미터로 지칭된다. 대응하는 개념은 소위 선택적 후면 필드에 기초한다. 결과적으로, 2 개의 상이하게 도핑된 영역은 태양 전지의 표면에 구조화된 도핑에서 달성되어야 한다.
실험은 본 목적이 특히 이들 구조화된 도핑을 달성하는 것에 의해 달성될 수 있다는 것을 보여주었다. 도입부에 설명된 도핑 프로세스는 일반적으로 얕은 증착 및 마찬가지로 증착된 도펀트의 얕은 주입에 기초한다. 상이한 도핑 강도를 달성하기 위한 선택적 트리거링은 일반적으로 제공되지 않고 또한 추가의 구조화 및 마스크 프로세스의 부재 시에 용이하게 달성될 수 없다.
이에 따라, 본 프로세스는 상기 설명된 2-스테이지 또는 선택적 에미터 구조와 비교하여 단순화된 제조 프로세스로 이루어진다. 보다 일반적으로, 프로세스는 실리콘 기판의 표면으로부터 시작하여 상이한 강도 및 깊이 (n 및 p) 로 도핑된 존의 생성의 단순화를 설명하고, 여기서 용어 "강도" 는 달성가능한 표면 농도의 레벨을 설명할 수 있지만, 반도시 그럴 필요는 없다. 이것은 2 스테이지에서 도핑된 존의 경우에 양자의 경우에서 동일할 수도 있다. 도핑의 상이한 강도는 그 후 도펀트의 상이한 침투 깊이 및 개별의 도펀트의 연관된 상이한 적산 도즈를 통해 발생한다. 여기서 설명된 프로세스는 따라서 2-스테이지 도핑을 갖는 적어도 하나의 구조적 모티프를 갖는 태양 전지 구조의 저가이고 단순화된 제조를 동시에 제공한다. 대응하는 태양 전지 구조는 앞에서 이미 언급한 바와 같다.
Figure pct00016
PERC 태양 전지
Figure pct00017
PERT 태양 전지
Figure pct00018
PERL 태양 전지
Figure pct00019
MWT 태양 전지
Figure pct00020
이들로부터 유래된 MWT-PERC, MWT-PERT 및 MWT-PERL 태양 전지
Figure pct00021
균질 및 선택적 후면 필드를 갖는 양면 태양 전지
Figure pct00022
후면 콘택 전지
Figure pct00023
인터디지털 콘택을 가진 후면 콘택 전지.
단순화된 제조 프로세스는 단순히 그리고 저가로 인쇄될 수 있는 도핑 매질의 사용에 의해 가능해진다. 도핑 매질은 특허출원 WO 2012/119686 A1 및 WO 2014/101989 A1 에 개시된 것들에 적어도 대응하지만, 상이한 조성 및 제제를 가질 수도 있다.
도핑 매질은 25 1/s 의 전단 속도 및 23 ℃ 의 온도로 측정된 500 mPa*s 보다 바람직하게 큰 점성을 갖고, 따라서 그들의 점성 및 그들의 다른 제제 속성 때문에, 스크린 인쇄의 개개의 요건들에 대단히 잘 적응된다. 그들은 유사-가소성이고 더욱이 또한 요변성 거동을 가질 수도 있다. 인쇄가능한 도핑 매질은 종래의 스크린 인쇄 머신의 도움으로 도핑될 전체 표면에 도포된다. 통상적이지만, 비제한적인 인쇄 세팅은 본 설명 중에 언급된다. 인쇄 도핑 매질은 순차적으로 수행될 하나 이상의 가열 단계 (단계 함수에 의하여 가열) 및/또는 가열 램프를 사용하여, 50 ℃ 와 750 ℃ 사이, 바람직하게는 50 ℃ 와 500 ℃ 사이, 특히 바람직하게는 50 ℃ 와 400 ℃ 사이의 온도 범위에서 후속하여 건조되고 유리화 (vitrification) 를 위해 컴팩트화되어, 500 nm 까지의 두께를 갖는 내취급성 및 내마모성 층의 형성을 초래한다. 이렇게 하여 처리된 기판의 2-스테이지 도핑을 달성하기 위한 추가의 프로세싱은 아래에 간단히 개요화될 2 개의 가능한 프로세스 시퀀스를 후속하여 포함할 수도 있다.
프로세스 시퀀스는 배타적으로 도펀트로서의 붕소에 의한 실리콘 기판의 가능한 도핑에 대해 설명될 것이다. 유사한 설명은, 그들을 수행하는 필요성에서 약간 벗어날지라도, 도펀트로서의 인에 또한 적용될 수 있다.
1. 표면에 인쇄되고, 컴팩트화되고 및 유리화된 층의 열 처리는 750 ℃ 와 1100 ℃ 사이, 바람직하게는 850 ℃ 와 1100 ℃ 사이, 특히 바람직하게는 850 ℃ 와 1000 ℃ 사이의 범위의 온도에서 수행된다. 그 결과, 붕소와 같은 실리콘 상의 도핑 액션을 갖는 원자는 기판 표면 상의 그들의 산화물의 (도펀트가 도펀트 소스의 매트릭스에서 프리 및/또는 바운드 산화물의 형태로 존재하는 한) 실리코써멀리한 감소에 의해 기판으로 릴리즈되고, 그것에 의하여, 실리콘 기판의 전도성은 구체적으로 도핑 시작의 결과로서 영향을 받는 것이 유리하다. 여기서, 인쇄 기판의 열 처리 때문에, 도펀트는 처리 지속기간에 의존하여, 1 ㎛ 까지의 깊이로 수송되고, 10 Ω/sqr 미만의 전기 시트 저항이 달성되는 것이 특히 유리하다. 도펀트의 표면 농도는 여기서 1*1019 이상 내지 1*1021 atom/cm3 초과의 값을 채택할 수 있고 인쇄가능한 산화물 매질에서 사용되는 도펀트의 타입에 의존한다. 붕소에 의한 도핑의 경우에, 실리콘에서의 붕소의 용해 한도가 초과되자마자 (이것은 통상 3-4*1020 atoms/cm3 이다) 형성되는 붕화 실리콘으로 이루어지는 페이즈로 일반적으로 간주되는 얇은 소위 붕소 스킨이 실리콘 표면 상에 형성된다. 이 붕소 스킨의 형성은 사용되는 확산 조건에 의존하지만, 고전적 가스상 확산 및 도핑의 바운드 내에 방지될 수 없다. 그러나, 인쇄가능한 도핑 매질의 제제의 선택은 붕소 스킨의 형성 및 형성된 두께에 상당한 영향이 가해질 수 있는 것으로 확인되었다. 실리콘 기판 상에 존재하는 붕소 스킨은 도핑 프로파일을 깊게 하는 도펀트 붕소의 로컬 선택적 추가의 주입을 위한 도펀트 소스로서 적합한 레이저 조사에 의해 사용될 수 있다. 그러나, 이것을 위하여, 이렇게 처리된 웨이퍼가 확산 및 도핑 로로부터 제거되고 레이저 조사에 의해 처리되어야 한다. 남아서 후속하여 레이저 조사에 노출되지 않은 적어도 실리콘 웨이퍼 표면 영역은 온전한 붕소 스킨을 여전히 갖는다. 붕소 스킨은 많은 연구에서 실리콘 표면의 전자 표면 패시베이션 능력에 역효과를 낳는 것으로 입증하였기 때문에, 불리한 확산 및 도핑 프로세스를 방지하기 위해서는 그것을 제거하는 것이 필수적인 것으로 보인다.
이 페이즈의 성공적인 제거는 다양한 산화 프로세스, 이를 테면, 예를 들어, (통상 600 ℃ 와 850 ℃ 사이의 온도에서의) 저온 산화, 가스 분위기가 산소의 농축에 의해 특정 및 제어된 방식으로 조절되는 확산 및 도핑 온도 아래의 약식 산화 단계에 의해, 또는 확산 및 도핑 프로세스 동안 작은 양의 산소의 일정한 주입에 의해 달성될 수 있다.
산화 조건의 선택은 얻어진 도핑 프로파일에 영향을 준다: 저온 산화의 경우에, 배타적으로 붕소 스킨은 충분히 저온에서 산화되고, 원칙적으로 산화 동안 형성된 이산화 실리콘에서 더 잘 용해되는 도펀트 붕소의 단지 약간의 표면 공핍이 발생하는 한편, 배타적으로 붕소 스킨 뿐만 아니라, 높은 도핑 때문에, 상당히 증가된 산화 레이트 (200 까지의 인자만큼의 레이트의 증가) 를 갖는 실제로 원하는 도핑된 실리콘의 부분들이 또한 산화되고 나머지 2 개의 산화 단계에서 소비된다. 도펀트의 상당한 공핍이 표면에서 발생할 수 있으며, 이는 실리콘으로 이미 확산한 도펀트 원자의 열적 후처리, 분포 또는 주입 단계를 요구한다. 그러나, 이 경우에 도펀트 소스는 아마 단지 거의 없는 추가의 도펀트만을 실리콘에 공급한다. 실리콘 표면의 그리고 그 위에 존재하는 붕소 스킨의 산화가 또한 수행되고 스팀 및/또는 염소-함유 증기 및 가스의 추가적인 도입에 의해 상당히 가속화될 수 있다. 붕소 스킨의 제거를 위한 대안의 방법은 농축된 질산에 의한 습식-화학적 산화 및 표면 상에서 얻어진 이산화 실리콘 층의 후속 에칭으로 이루어진다. 이 처리는 붕소 스킨의 완전한 제거를 위해 복수의 캐스케이드로 수행되어야 하고, 여기서 이 캐스케이드는 도펀트의 상당한 표면 공핍을 동반하지 않는다.
로컬 선택적 또는 2-스테이지 도핑에 의한 영역의 제조를 위해 여기에 개요화된 시퀀스는 다음의 적어도 10 개의 단계들에 의해 구별된다:
도펀트 소스의 인쇄 →
컴팩트화 →
도핑로로의 도입 →
기판의 열 확산 및 도핑 →
샘플의 제거 →
붕소 스킨으로부터의 선택적 도핑을 위한 레이저 조사 →
로로의 샘플의 도입 →
붕소 스킨의 산화 제거 →
추가의 주입 처리 →
로로부터의 제거.
2. 전체 표면에 걸쳐 도포된 도펀트의 건조 및 컴팩트화 다음에 레이저 방사선에 의한 기판의 로컬 조사가 후속된다. 이것을 위하여, 표면 상에 존재하는 층은 반드시 완전히 컴팩트화되어 유리화될 필요는 없다. 레이저 방사선 처리를 특성화하는 파라미터, 이를 테면 펄스 길이, 방사선 포커스의 조명된 영역, 펄스된 레이저 방사선의 사용에 대한 반복 레이트의 적합한 선택을 통하여, 도펀트 소스의 인쇄된 (printed-on) 및 건조된 (dried-on) 층은 인쇄된 층 아래에 위치하는 것이 바람직한 주변 실리콘으로 그 안에 존재하는 도핑 액션을 갖는 도펀트를 릴리즈할 수 있다. 인쇄 기판의 표면에 커플링된 레이저 에너지의 선택을 통하여, 기판의 시트 저항은 구체적으로 영향을 받고 제어될 수 있다. 여기서 더 높은 레이저 에너지는 더 낮은 시트 저항이 생기게 하고, 이는 단순화된 용어로, 도핑 프로파일의 더 큰 깊이 및 도입된 도펀트의 더 높은 도즈에 대응한다. 필요하다면, 도펀트 소스의 인쇄된 층이 불산 및 또한 불산과 인산 양자 모두를 함유하는 수용액의 도움으로 또는 유기 용매에 기초한 대응하는 용액에 의해, 그리고 또한 2 개의 상기 언급된 에칭 용액의 혼합물의 사용을 통하여 잔여물 없이 웨이퍼의 표면으로부터 후속하여 제거될 수 있다. 도펀트 소스의 제거는 에칭 혼합물의 사용 동안 초음파의 액션에 의해 가속화 및 촉진될 수 있다. 대안으로, 인쇄된 도펀트 소스는 실리콘 웨이퍼의 표면 상에 남겨질 수 있다. 이렇게 하여 코팅된 웨이퍼는 종래의 도핑로에서의 열 유도 확산에 의해 전체 코팅된 실리콘 웨이퍼 표면 상에 도핑될 수 있다. 이 도핑은 보통 사용되는 도핑로에서 수행될 수 있다. 이들은 관형로 (수평 및/또는 수직) 또는 수평 작업 관류로 중 어느 하나일 수 있고, 여기서 사용되는 가스 분위기는 특별히 설정될 수 있다. 인쇄된 도펀트 소스로부터 웨이퍼의 하지의 실리콘으로의 도펀트의 열 유도 확산의 결과로서, 전체 웨이퍼의 도핑은 시트 저항의 변화와 결합하여 달성된다. 도핑의 정도는 사용되는 개별의 프로세스 파라미터, 이를 테면, 예를 들어, 프로세스 온도, 정체기 시간, 가스 유속, 사용되는 가열 소스의 타입 및 개별의 프로세스 온도를 세팅하기 위한 온도 램프에 의존한다. 이 타입의 프로세스에서, 레이저 빔 도핑에 의하여 처리된 영역에 의존하여 그리고 본 발명에 따른 도핑 페이스트 제제를 사용하여, 약 75 ohm/sqr 의 시트 저항이 950 ℃ 에서 30 분의 확산 시간에 그리고 분당 N2 의 5 표준 리터의 가스 유속으로 보통 달성된다. 상기 언급된 처리의 경우에, 웨이퍼는 선택적으로 500 ℃ 까지의 온도에서 사전-건조될 수 있다. 확산 다음에는, 이미 1) 하에서 상기 더 상세히 설명한 바와 같이, 소위 붕소 스킨의 산화 제거 뿐만 아니라, 선택적으로는 확립될 수 있는 도핑 프로파일의 적응 및 조작을 위한 실리콘에 용해된 붕소의 재분포가 바로 후속된다. 상기 언급된 시트 저항은 단지 개요화된 절차에 기초하여, 재현적으로 얻어질 수 있다. 성능 및 대응하는 추가의 프로세스 파라미터에 대한 추가의 상세는 다음의 실시예에서 더 상세히 설명된다.
레이저 빔 처리에 의하여 이전에 이미 정의된 영역 및 이들 영역에 용해된 도펀트는 도펀트의 열 유도 확산의 결과로서 추가의 확산에 대해 마찬가지로 자극을 받는다. 이 추가적인 확산 때문에, 도펀트는 이들 포인트에서 실리콘으로 더 깊게 침투하고 이에 따라 더 깊은 도핑 프로파일을 형상화할 수 있다. 동시에, 도펀트는 웨이퍼 표면 상에 위치된 도펀트 소스로부터 실리콘에 후속하여 공급될 수 있다. 도핑로에서 배타적으로 열 유도 확산이 실시된 그 영역들보다 상당히 더 깊은 도핑 프로파일 및 또한 도펀트 붕소의 상당히 더 높은 도즈를 갖는 도핑된 존은 따라서 레이저 방사선 처리를 이전에 실시한 영역에 형성된다. 다시 말해서, 선택적 도핑으로 또한 알려진, 2-스테이지 도핑이 발생한다. 후자는 예를 들어, 선택적 에미터를 갖는 태양 전지의 제조 시에, 양면 태양 전지 (선택적 에미터/균일한 (1-스테이지) BSF 를 가짐, 균일한 에미터/선택적 BSF 를 가짐 그리고 선택적 에미터/선택적 BSF 를 가짐) 의 제조 시에, PERT 전지의 제조 시에, 또는 또한 IBC 태양 전지의 제조 시에 사용될 수 있다.
비교할만한 원리가 또한 에칭에 의하여 인쇄된 도펀트 소스의 존재가 이전에 제거된, 레이저 방사선에 의해 사전처리된 실리콘 웨이퍼의 열 유도 포스트-확산에도 적용된다. 이 경우에, 도펀트 붕소는 실리콘으로 더 깊게 드라이빙된다. 이 프로세스 전에 발생하는 인쇄된 도펀트 소스의 제거 때문에, 그러나, 도펀트는 실리콘에 더 이상 후속하여 공급될 수 없다. 실리콘에 용해된 도즈는 일정한 상태일 것인 한편, 도핑된 존에서의 도펀트의 평균 농도는 도펀트의 직접 표면 농도의 연관된 감소 및 증가하는 프로파일 깊이 때문에 감소된다. 이 절차는 IBC 태양 전지의 제조를 위해 사용될 수 있다. 하나의 극성의 스트립이 반대 극성을 갖는 스트립과 함께 레이저 빔 도핑에 의하여 건조된 도핑 페이스트로부터 생성되고, 이는 결국 인쇄된 및 건조된 인-함유 도핑 페이스트로부터 레이저 빔 도핑의 도움으로 얻어질 수 있다. 로컬 선택적 또는 2-스테이지 도핑에 의한 영역의 제조에 대해 이렇게 개요화된 시퀀스는 다음의 적어도 8 개의 단계에 의해 구별된다:
도펀트 소스의 인쇄 →
건조 →
도펀트 소스로부터의 레이저 조사 →
도핑로로의 도입 →
기판의 열 확산 및 (추가의) 도핑 →
붕소 스킨의 산화 제거 →
추가의 주입 처리 →
로로부터의 샘플의 제거 (도 3 참조).
상기 설명된 2 개의 프로세스 캐스케이드는 2-스테이지, 또는 소위 선택적, 도핑의 제조에 대한 가능성을 나타낸다. 상기 언급된 실시형태 및 수행될 연관된 프로세스 단계의 수에 기초하여, 설명된 제 2 실시형태는 더 작은 수의 프로세스 단계 때문에 더 매력적이고 선호될 대안을 나탄내다.
양자의 실시형태에서, 인쇄된 도펀트 소스의 도핑 액션은 개별의 프로세스 파라미터, 특히 레이저 빔 처리 또는 레이저 빔 도핑의 것들의 선택에 의해 영향을 받을 수 있다. 그러나, 도핑 액션은 또한 인쇄가능한 도펀트 소스의 조성 (도 2 참조) 에 의해 결정적으로 영향을 받고 제어될 수 있다. 원한다면, 2-스테이지 도핑은 배타적으로가 아니라 단지 인쇄가능한 도펀트 소스에 이어 추가의 도펀트 소스의 사용을 통해서만 일어날 수 있지만, 그 대신에 그들은 또한 2 개의 인쇄가능한 도펀트 소스의 사용을 통하여 생성될 수 있다. 도핑될 실리콘으로 도입될 도펀트의 도즈는 특히, 사용되는 도펀트 소스에 존재하는 도펀트 농도를 통해 상기 언급된 실시형태에 의해 특별히 영향을 받고 제어될 수 있다.
도 2 는 실리콘 웨이퍼 상에 인쇄가능한 도핑 페이스트의 레이저 방사선 처리 (도 3 참조) 에 의해 유도된 본 발명에 따른 도핑 프로세스의 도식적 및 단순화된 표현을 도시하고 (일정한 비율이 아님), 여기서 상이한 조성의 인쇄가능한 도핑 페이스트 (이를 테면, 예를 들어, 상이한 농도의 도펀트를 함유하는 도핑 페이스트) 가 채용될 수 있다.
설명한 바와 같이, 2-스테이지 도핑과 또한 구조화된 도핑 및 반대 극성이 제공된 도핑 양자 모두는 아래에 여전히 특성화될 신규한 인쇄가능한 도핑 페이스트를 사용하여 본 발명에 따른 프로세스에 의해 실리콘 웨이퍼 상에 단순하고 저가의 방식으로 매우 용이하게 제조될 수 있어, 전체로서 단지 단일의 고전적 고온 단계 (열 유도 확산) 만을 필요하게 한다 (도 4 참조).
반대 극성은 웨이퍼의 일 측면에 또는 반대 측면에 양자 모두 위치되는 것이 유리하거나, 또는 최종적으로 2 개의 상기 언급된 구조적 모티프의 혼합을 나타낼 수도 있다. 더욱이, 양자의 극성이 2-스테이지 도핑 영역을 갖는 것이 가능하지만, 그들이 반드시 양자의 극성을 가질 필요는 없다. 마찬가지로, 극성 1 이 2-스테이지 도핑을 갖는 한편, 극성 2 가 2-스테이지 도핑을 포함하지 않는 구조를 제조하는 것이 가능하다. 이것은 여기서 설명된 프로세스가 매우 가변적인 방식으로 수행될 수 있다는 것을 의미한다. 인쇄 프로세스 동안 개별의 구조 해체의 한계 및 레이저 빔 처리에 고유한 한계 외에는, 어떤 추가의 한계도 반대 도핑이 제공된 영역의 구조에 대해 설정되지 않는다. 도 3, 도 4 및 도 5 의 표현은 본 발명에 따른 프로세스의 다양한 실시형태를 나타낸다:
도 3 은 실리콘 웨이퍼 상의 인쇄가능한 도핑 페이스트의 레이저 방사선 처리에 의해 유도된 본 발명에 따른 도핑 프로세스의 도식적 및 단순화된 표현을 도시한다 (일정한 비율이 아님).
도 4 는 각각의 경우에 2 스테이지 (옅음 = 약한 도핑, 짙음 = 더 강한 도핑) 로 수행되는, 상이한 극성의 인접한 도핑의 생성을 고려하는 실리콘 웨이퍼 상의 인쇄가능한 도핑 페이스트의 레이저 방사선 처리에 의해 유도된 본 발명에 따른 도핑 프로세스의 도식적 및 단순화된 표현을 도시한다 (일정한 비율이 아님).
도 5 는 각각의 경우에 2 스테이지 (밝음 = 약한 도핑, 어두움 = 더 강한 도핑) 로 수행되는, 상이한 극성의 인접한 도핑의 생성을 고려하는 실리콘 웨이퍼 상의 인쇄가능한 도핑 페이스트의 레이저 방사선 처리에 의해 유도된 본 발명에 따른 도핑 프로세스의 도식적 및 단순화된 표현을 도시한다 (일정한 비율이 아님). 인쇄된 및 건조된 도펀트 소스는 하나의 가능한 프로세스 변형에서 가능한 상부 층으로 실링될 수 있다. 상부 층은 그 중에서도 레이저 빔 처리 후 그리고 또한 그 전 양자 모두에서 인쇄된 및 건조된 도펀트 소스에 도포될 수 있다. 본 도 5 에서, 상부 층은 레이저 빔 처리 후의 열 확산에 의해 인쇄된 및 건조된 도펀트 소스로 보충되었다.
본 발명은 따라서 보다 유효한 전하 생성에 의한 태양 전지의 제조, 그러나 또한 저가로 제조될 수 있는 대안의, 인쇄가능한 도펀트 소스의 제조, 그의 실리콘 기판 상의 증착, 및 그의 선택적 1-스테이지 및 또한 선택적 2-스테이지 도핑을 위해 단순히 수행될 수 있는 대안의 저가의 프로세스를 망라한다.
실리콘 기판의 선택적 도핑은 인쇄된 및 건조된 도펀트 소스의 초기 레이저 빔 처리와 후속 열 확산의 조합에 의하여 여기서 달성될 수 있지만 반드시 그럴 필요는 없다. 실리콘 웨이퍼의 레이저 빔 처리는 기판 자체에 대한 손상과 연관될 수도 있고 따라서 일부 경우들에서 실리콘으로 깊이 확장하는 이 손상이 후속 처리에 의해 적어도 부분적으로 복구될 수 없는 한 이 프로세스의 고유 단점을 나타낸다. 본 프로세스에서, 레이저 빔 처리 다음에 방사선 유도 손상의 복구에 기여하는 열 확산이 후속될 수도 있다. 더욱이, 2 스테이지에서 도핑된 구조의 이 타입의 제조에서의 금속 콘택 (도 1 참조) 은 레이저 방사선에 노출된 영역 바로 위에 증착된다. 실리콘 - 금속 계면은 일반적으로 매우 높은 재결합 레이트 (2*107 cm/s 정도임) 를 특징으로 하고, 이는 2 스테이지에서 도핑된 영역의 강하게 도핑된 존에서의 가능한 손상이 금속 콘택에 대한 전하-캐리어 수명의 상위 제한의 결과로서 컴포넌트의 성능에 있어 중요하지 않다는 것을 의미한다.
놀랍게도, 따라서 인쇄가능한 도핑 페이스트의 사용은, 특허출원 WO 2012/119686 A1 및 WO 2014/101989 A1 에서 설명한 바와 같이, 인쇄된 및 건조된 매질의 레이저 빔 처리에 의해 실리콘 기판을 바로 도핑할 가능성을 제공한다는 것이 확인되었다.
이 도핑은 보통 고전적 열 확산에 의해 달성되는 바와 같이, 로컬로 그리고 도펀트의 추가의 활성화 없이 달성될 수 있다. 후속 단계, 종래의 열 확산에서, 실리콘으로 도입된 도펀트는, 더 깊게 드라이빙될 수 있거나, 또는 이미 용해된 도펀트가 더 깊게 드라이빙될 수 있고 추가의 도펀트는 도펀트 소스로부터 실리콘으로 후속하여 전달될 수 있어, 후자의 경우에 실리콘에 용해된 도펀트의 도즈의 증가를 야기한다.
웨이퍼에 인쇄되고 건조된 도펀트 소스는 균질 도펀트 농도를 가질 수 있다. 이 도펀트 소스는, 이 목적을 위해, 웨이퍼의 전체 표면에 도포되거나 또는 선택적으로 인쇄될 수 있다. 대안으로, 상이한 조성 및 상이한 극성의 도펀트 소스는 임의의 원하는 시퀀스로 웨이퍼에 인쇄될 수 있다. 이것을 위하여, 소스는 예를 들어, 2 개의 연속적인 인쇄 및 건조 단계로 프로세싱될 수 있다. 본 발명의 선호된 실시형태는 다음의 실시예로 재현된다.
상기 언급한 바와 같이, 본 설명은 당업자로 하여금 본 발명을 완전히 이용할 수 있게 한다. 추가의 코멘트 없이도, 따라서 당업자는 최광의 범위에서 상기 설명을 활용하는 것이 가능할 것임이 가정될 것이다.
불분명한 점이 있다면, 인용된 공보 및 특허 문헌이 참고되어야 함은 말할 필요도 없다. 이에 따라, 이들 문헌은 본 설명의 개시 내용의 일부로 간주된다. 이것은 특히 특허출원 WO 2012/119686 A1 또는 WO 2014/101989 A1 의 개시 내용에, 이들 출원에서 설명된 조성이 본 발명에서의 사용에 특히 적합하기 때문에, 적용된다.
더 양호한 이해를 위해 그리고 본 발명을 예시하기 위하여, 본 발명의 보호의 범위 내에 있는 실시예가 이하에 주어진다. 이들 실시예는 또한 가능한 변형을 예시하도록 기능한다. 그러나, 설명된 발명적 원리의 일반적 타당성 때문에, 실시예는 본 출원의 보호의 범위를 이들 만으로 감축시키는데 적합하지 않다.
더욱이, 주어진 예 그리고 또한 설명의 나머지 부분 양자 모두에서, 조성물에 존재하는 성분 양은 조성물 전체를 기준으로 항상 총 100 중량%, 몰% 또는 체적% 가 되고, 더 높은 값이 표시된 퍼센트 범위에서 생기는 경우라고 하더라도, 이를 초과할 수 없다는 것은 당업자에게 말할 필요도 없다. 다르게 나타내지 않는 한, % 데이터는 따라서 중량%, 몰% 또는 체적% 로 간주된다.
실시예 및 설명 및 청구항에서 주어진 온도는 항상 ℃ 이다.
실시예
실시예 1:
2 ohm*cm 의 저항률을 갖는, 인 베이스 도핑을 가진 텍스처링된 6" CZ 웨이퍼는, 닥터-블레이드 속도 110 mm/s, 닥터-블레이드 압력 1 bar 및 인쇄 스크린 분리 1 mm 을 사용하여 에멀젼 두께 10 ㎛ 및 와이어 직경 25 ㎛ 를 갖는 스틸 스크린 (마운팅 각도 22.5°) 을 사용하여, 특허출원 WO 2012/119686 A1 및 WO 2014/101989 A1 에서 설명한 바와 같이, 붕소 도핑 페이스트로 인쇄되고, 여기서 다른 인쇄 파라미터에 의존하여, 100 nm 과 400 nm 사이의 층 두께는 600 ℃ 에서 완전한 건조 후에 확립되어 진다. 인쇄 후, 인쇄된 페이스트는 종래의 실험실 핫플레이트 상에서 300 ℃ 로 3 분 동안 건조된다. 웨이퍼는 그 후 532 nm 의 파장을 갖는 Nd:YAG 나노초 레이저의 도움으로 그리고 건조된 도펀트 소스에 대해 작용하는 다양한 레이저 플루언스 (fluence) 를 이용하여 미리정의된 필드에서 처리된다. 웨이퍼 상의 다양한 필드의 도핑은 4-포인트 측정 및 전기화학 커패시턴스-전압 측정 (ECV) 의 도움으로 후속하여 결정된다. 웨이퍼에는 불활성 가스 분위기, N2 를 사용하여, 930 ℃ 에서 30 분 동안 종래의 관형로에서 열 확산이 후속하여 실시된다. 붕소 확산 동안 형성된 붕소 스킨은 확산 후에, 그러나 여전히 로 프로세스 동안, 일정한 프로세스 온도에서 건조 산화에 의해 그리고 프로세스 챔버 내로의 20 체적% 의 O2 의 도입의 결과로서 제어된 틸팅에 의해 산화된다. 이 프로세스 단계 후에, 샘플 웨이퍼에서 묽은 불산의 도움으로 웨이퍼 상에 위치된 유리 및 산화물 층이 제거되고 도핑 액션은 4-포인트 측정 및 전기화학 커패시턴스-전압 측정 (ECV) 에 의해 다시 특성화된다. 도핑된 샘플의 시트 저항이 (도 6 의 표현에서의 그들의 출현의 시퀀스로 - 베이스-도핑된 웨이퍼의 시트 저항은 160 ohm/sqr 이고, 배타적으로 페이스트로 인쇄되었지만, 레이저 방사선에 노출되지 않은 샘플 필드의 시트 저항은 80 ohm/sqr 이다) 있다:
Figure pct00024
테이블 1:
상이한 프로세스 절차: 레이저 확산 후 및 레이저 확산 및 후속 열 확산 후에 따른 측정된 시트 저항의 개요.
도 6 은 다양한 확산 조건: 레이저 확산 후 및 레이저 확산 및 후속 열 확산 후에 따른 ECV 도핑 프로파일을 도시한다. 인쇄된 및 건조된 도핑 페이스트의 레이저 조사의 결과로서, 실리콘 웨이퍼의 도핑은 조사된 필드 33 (LD, 33) 에서의 도핑 프로파일을 참조한 측정된 값을 참조하여 명백히 도시될 수 있는 바와 같이, 유도되었다.
레이저 광의 상이한 에너지 밀도에 의존하여 조사된 필드의 시트 저항의 결정을 참조하여, 열 확산에 의하여 후속 활성활를 요구하지 않는 도핑이 1.1 J/cm2 의 레이저 플루언스에서 인쇄된 및 건조된 도핑 페이스트로부터 이미 달성된다는 것이 보여질 수 있다. 레이저 조사에 후속한 열 확산은 시트 저항의 감소와 연관되는 레이저 조사에 의해 달성된 도핑 프로파일의 약간의 강하만을 야기한다. 2 J/cm2 보다 더 큰, 입사 레이저 광의 높은 에너지 밀도에 의한 처리는 매우 깊고 매우 강하게 도핑된 영역을 만들어 낸다.

Claims (11)

  1. 실리콘 기판의 직접 도핑을 위한 프로세스로서,
    a) 산화물 층의 형성을 위한 졸-겔로서 적합하고 그룹 붕소, 갈륨, 실리콘, 게르마늄, 아연, 주석, 인, 티타늄, 지르코늄, 이트륨, 니켈, 코발트, 철, 세륨, 니오븀, 비소 및 납으로부터 선택된 적어도 하나의 도핑 엘리먼트를 포함하는 도핑 페이스트는 기판 표면으로 전체 표면에 걸쳐 또는 선택적으로 인쇄되고, 건조되고,
    b) 이 단계는 선택적으로 동일한 또는 상이한 조성의 도핑 페이스트로 반복되고,
    c) 확산에 의한 도핑은 선택적으로 750 내지 1100 ℃ 의 범위의 온도에서 온도 처리에 의해 수행되고,
    d) 상기 기판의 도핑은 레이저 조사에 의해 수행되고, 그리고
    e) 상기 레이저 조사에 의해 상기 기판에 유도된 손상의 복구는 선택적으로 상승된 온도에서 관형로 단계 또는 인라인 확산 단계에 의해 수행되고, 그리고
    f) 상기 도핑이 완료될 때, 도포된 페이스트로부터 형성된 유리 층은 다시 제거되고,
    단계 b) 내지 단계 e) 는, 원하는 도핑 결과에 의존하여, 상이한 시퀀스로 수행되고 선택적으로 반복될 수 있는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  2. 제 1 항에 있어서,
    온도 처리는 상기 기판의 도핑을 위한 레이저 조사 후 상기 확산에 의한 도핑을 위해 750 내지 1100 ℃ 의 범위의 온도에서 수행되고, 상기 레이저 조사에 의해 상기 기판에 유도된 상기 손상의 복구가 동시에 수행되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 산화물 층의 형성에 적합하고 그룹 붕소, 인, 안티모니, 비소 및 갈륨으로부터 선택된 적어도 하나의 도핑 엘리먼트를 포함하는 도핑 페이스트가 인쇄되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  4. 제 1 항, 제 2 항 및 제 3 항 중 하나 이상에 있어서,
    상기 도핑 페이스트는 그룹 스크린 인쇄, 플렉소그래픽 인쇄, 그라비어 인쇄, 오프셋 인쇄, 마이크로콘택 인쇄, 전기유체역학 디스펜싱 (electrohydrodynamic dispensing), 롤러 코팅, 분무 코팅, 초음파 분무 코팅, 파이프 제팅 (pipe jetting), 레이저 전사 인쇄, 패드 인쇄, 플랫-베드 (flat-bed) 스크린 인쇄 및 회전 스크린 인쇄로부터 선택된 인쇄 프로세스에 의해 인쇄되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  5. 제 1 항, 제 2 항 및 제 3 항 중 하나 이상에 있어서,
    상기 도핑 페이스트는 스크린 인쇄에 의해 인쇄되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  6. 제 1 항 내지 제 5 항 중 하나 이상에 있어서,
    도핑은 "붕소 스킨" 의 산화 프로세스를 제외하고 붕소 확산 후 인쇄된 및 건조된 유리로부터 직접 수행되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  7. 제 1 항 내지 제 6 항 중 하나 이상에 있어서,
    상이한 도핑의 영역을 갖는 구조화된, 고효율 태양 전지는 상기 기판의 단 하나의 열 확산 또는 고온 처리로 적어도 하나의 2-스테이지 도핑에 의해 제조되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  8. 제 1 항 내지 제 7 항 중 하나 이상에 있어서,
    그룹 붕소, 갈륨, 실리콘, 게르마늄, 아연, 주석, 인, 티타늄, 지르코늄, 이트륨, 니켈, 코발트, 철, 세륨, 니오븀, 비소 및 납으로부터 선택된 적어도 하나의 도핑 엘리먼트를 포함하는 유리 층은 스퍼터링, PECVD (plasma-enhanced chemical vapour deposition), APCVD (atmospheric pressure chemical vapour deposition), 또는 ALD (atomic layer deposition) 에 의한 가스상 증착에 의해 단계 a) 에서 상기 기판 표면 상에 전체 표면에 걸쳐 또는 선택적으로 생성되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  9. 제 1 항 내지 제 8 항 중 하나 이상에 있어서,
    상기 유리 층은 상기 도핑이 완료될 때 불산에 의하여 제거되는 것을 특징으로 하는 실리콘 기판의 직접 도핑을 위한 프로세스.
  10. 제 1 항 내지 제 9 항 중 하나 이상에 기재된 실리콘 기판의 직접 도핑을 위한 프로세스에 의해 제조된 태양 전지.
  11. 제 1 항 내지 제 9 항 중 하나 이상에 기재된 실리콘 기판의 직접 도핑을 위한 프로세스에 의해 제조된 광전지 엘리먼트.
KR1020177020893A 2014-12-30 2015-12-01 반도체를 도핑하기 위한 방법 KR20170100628A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14004453 2014-12-30
EP14004453.8 2014-12-30
PCT/EP2015/002412 WO2016107662A1 (de) 2014-12-30 2015-12-01 Verfahren zum dotieren von halbleitern

Publications (1)

Publication Number Publication Date
KR20170100628A true KR20170100628A (ko) 2017-09-04

Family

ID=52302040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177020893A KR20170100628A (ko) 2014-12-30 2015-12-01 반도체를 도핑하기 위한 방법

Country Status (7)

Country Link
US (1) US20170372903A1 (ko)
EP (1) EP3241243A1 (ko)
JP (1) JP2018506180A (ko)
KR (1) KR20170100628A (ko)
CN (1) CN107112381A (ko)
TW (1) TW201635348A (ko)
WO (1) WO2016107662A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411341A (zh) * 2018-09-29 2019-03-01 平煤隆基新能源科技有限公司 一种改善se电池扩散方阻均匀性的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107393850A (zh) * 2017-08-16 2017-11-24 君泰创新（北京）科技有限公司 太阳能电池浆料的干燥方法及系统
CN111739956B (zh) * 2020-06-30 2022-04-26 常州时创能源股份有限公司 激光se电池的制备方法
CN113035976B (zh) * 2021-03-17 2023-01-17 常州时创能源股份有限公司 硼掺杂选择性发射极及制法、硼掺杂选择性发射极电池
CN113471314A (zh) * 2021-05-07 2021-10-01 盐城工学院 一种利用镓掺杂硅纳米浆料制备选择性发射极的方法
CN114464701A (zh) * 2022-01-17 2022-05-10 常州时创能源股份有限公司 晶硅太阳能电池的扩散方法及其应用
CN115249751B (zh) 2022-07-27 2023-08-29 浙江晶科能源有限公司 改善选择性发射极与金属印刷对位的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866984B (zh) * 2010-05-18 2015-01-07 常州亿晶光电科技有限公司 对晶体硅电池片表面选择性掺杂制发射级的方法
DE102010024308A1 (de) * 2010-06-18 2011-12-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erzeugung einer selektiven Dotierstruktur in einem Halbleitersubstrat zur Herstellung einer photovoltaischen Solarzelle
DE102012101359A1 (de) * 2011-02-18 2012-08-23 Centrotherm Photovoltaics Ag Verfahren zur Herstellung einer Solarzelle mit einem selektiven Emitter sowie Solarzelle
KR101902887B1 (ko) * 2011-12-23 2018-10-01 엘지전자 주식회사 태양 전지의 제조 방법
CN102842646A (zh) * 2012-05-30 2012-12-26 浙江晶科能源有限公司 一种基于n型衬底的ibc电池的制备方法
US10134942B2 (en) * 2012-12-28 2018-11-20 Merck Patent Gmbh Doping media for the local doping of silicon wafers
JP2016506631A (ja) * 2012-12-28 2016-03-03 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングＭｅｒｃｋ Ｐａｔｅｎｔ Ｇｅｓｅｌｌｓｃｈａｆｔ ｍｉｔ ｂｅｓｃｈｒａｅｎｋｔｅｒ Ｈａｆｔｕｎｇ シリコンウェハの局所ドーピングのための液体ドーピング媒体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411341A (zh) * 2018-09-29 2019-03-01 平煤隆基新能源科技有限公司 一种改善se电池扩散方阻均匀性的方法
CN109411341B (zh) * 2018-09-29 2021-07-27 平煤隆基新能源科技有限公司 一种改善se电池扩散方阻均匀性的方法

Also Published As

Publication number Publication date
EP3241243A1 (de) 2017-11-08
JP2018506180A (ja) 2018-03-01
WO2016107662A1 (de) 2016-07-07
TW201635348A (zh) 2016-10-01
US20170372903A1 (en) 2017-12-28
CN107112381A (zh) 2017-08-29

Similar Documents

Publication Publication Date Title
US20170365734A1 (en) Laser doping of semiconductors
KR20170100628A (ko) 반도체를 도핑하기 위한 방법
US8723340B2 (en) Process for the production of solar cells comprising a selective emitter
CN102939662B (zh) 太阳能电池元件及其制造方法、以及太阳能电池模块
US20050268963A1 (en) Process for manufacturing photovoltaic cells
US10134942B2 (en) Doping media for the local doping of silicon wafers
KR20080085169A (ko) 백 콘택 광기전 전지
AU2005220701A1 (en) Buried-contact solar cells with self-doping contacts
WO2010135153A2 (en) Back contact solar cells with effective and efficient designs and corresponding patterning processes
CN104704639B (zh) 太阳能电池单元的制造方法
US20150075595A1 (en) Method for producing a photovoltaic cell with interdigitated contacts in the back face
TWI629372B (zh) 利用抑制磷擴散之可印刷摻雜介質製造太陽能電池之方法
SG182762A1 (en) Method for local high-doping and contacting of a semiconductor structure which comprises a solar cell or a precursor of a solar cell
Colville Laser-assisted selective emitters and the role of laser doping.
JP6426486B2 (ja) 太陽電池素子の製造方法
US20150357508A1 (en) Oxide media for gettering impurities from silicon wafers
US20150053256A1 (en) Solar cells and methods of making thereof
KR100590258B1 (ko) 스프레이방식을 이용한 태양전지의 제조방법
JP5754411B2 (ja) 太陽電池の製造方法
EP3579285A1 (en) Method to obtain a photovoltaic device
Urrejola et al. POCl 3 diffusion with in-situ SiO 2 barrier for selective emitter multicrystalline solar grade silicon solar cells
US20180062022A1 (en) Sol-gel-based printable doping media which inhibit parasitic diffusion for the local doping of silicon wafers
JP2012138553A (ja) 太陽電池素子およびその製造方法
KR20120120073A (ko) 개선된 다결정 텍스쳐링 조성물 및 방법
TW201718783A (zh) 用於高效結晶矽太陽能電池製造中作為擴散及合金化阻障物之可印刷油墨