KR20170093690A - 반도체 장치의 제조 장치 - Google Patents

반도체 장치의 제조 장치 Download PDF

Info

Publication number
KR20170093690A
KR20170093690A KR1020160173409A KR20160173409A KR20170093690A KR 20170093690 A KR20170093690 A KR 20170093690A KR 1020160173409 A KR1020160173409 A KR 1020160173409A KR 20160173409 A KR20160173409 A KR 20160173409A KR 20170093690 A KR20170093690 A KR 20170093690A
Authority
KR
South Korea
Prior art keywords
recognition
semiconductor device
semiconductor element
base
mounting head
Prior art date
Application number
KR1020160173409A
Other languages
English (en)
Other versions
KR101858368B1 (ko
Inventor
다이스케 사쿠라이
마사루 하마히라
Original Assignee
파나소닉 아이피 매니지먼트 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파나소닉 아이피 매니지먼트 가부시키가이샤 filed Critical 파나소닉 아이피 매니지먼트 가부시키가이샤
Publication of KR20170093690A publication Critical patent/KR20170093690A/ko
Application granted granted Critical
Publication of KR101858368B1 publication Critical patent/KR101858368B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

외형이 큰 반도체 소자이더라도, 매우 높은 정밀도로, 단시간에 기판에 실장할 수 있는 반도체 장치의 실장 장치를 제공한다.
실장 헤드(1)로 흡착 고정한 반도체 소자(2)를, 실장 헤드 측면에 배치된 인식 카메라(11)에 의해 관찰하고, 위치 맞춤한다. 실장 헤드(1)의 내부에는, 인식 카메라(11)에 대향하는 위치에 광학 부품(10)을 배치하고, 광로를 적어도 2경로로 분기하고, 또한 적어도 2개소의 반도체 소자(2)의 인식 마크(3)에 수직으로 광이 반사하는 위치에 광학 부품(10)을 배치한다. 모든 광학 부품(10)을 동일 평면(9a)의 베이스(9)에 고정한다.

Description

반도체 장치의 제조 장치{MANUFACTURING APPARATUS OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자를 기판에 실장하여 반도체 장치를 제조하는 반도체 장치의 제조 장치에 관한 것이다.
최근, 스마트폰 또는 태블릿 단말로 대표되는 전자 기기의 소형화 및 고성능화의 진전에 따라, 이들 단말에 사용되는 반도체 소자의 고밀도화, 전극 단자의 다(多)핀화, 및, 협(狹)피치화의 흐름이 가속되고 있다. 그 때문에, 기판에 반도체 소자를 실장하는 실장 장치에서는, 기판의 한정된 좁은 영역에 고정밀도로 실장하는 것이 요구되고 있다.
통상, 다이본딩이라고 불리는 반도체 실장 방법에서는, 반도체 소자의 전극면에 형성된 인식 마크와, 기판의 전극면에 형성된 인식 마크를 카메라 등의 인식 수단에 의해 읽어내고, 얻어진 상대 위치 정보에 근거하여 위치 맞춤한 후, 실장하는 것에 의해, 소정의 정밀도로 실장하여 왔다. 그러나, 통상의 실장 장치에서는, 반도체 소자의 흡착 노즐이 불투명한 부재로 이루어지기 때문에, 흡착 노즐로 반도체 소자를 흡착하기 전에 CCD 카메라 등으로 반도체 소자의 인식 마크를 인식하고 있었다. 그 때문에, 반도체 소자를 흡착 노즐로 흡착할 때의 위치 어긋남이 보정되지 않고, 인식의 위치로부터 어긋난 채 실장되게 되어, 고정밀화를 도모할 수 없다고 한 문제가 있었다.
이러한 요구에 대응하는 것으로서, 흡착 노즐 내에 광로 방향 변환 부재가 마련되고, 흡착 노즐의 옆쪽에 마련된 인식 수단에 의해, 흡착 노즐로 흡착한 반도체 소자의 인식 마크를 읽어냄으로써, 흡착에 의한 위치 어긋남을 취득하고, 취득한 위치 어긋남을 보정하여, 실장의 정밀도를 향상시키는 실장 장치가 제안되어 있다(예를 들면, 특허문헌 1 참조).
도 9(a)는 특허문헌 1에서 제안되어 있는 반도체 장치의 실장 장치(101)를 개념적으로 나타내는 구성도이다. 실장 장치(101)는 반도체 소자(102)를 기판(103)에 실장하는 장치이다. 반도체 소자(102)에는 복수의 위치 맞춤용의 인식 마크(104)가 형성되어 있고, 기판(103)에는 복수의 위치 맞춤용의 인식 마크(105)가 반도체 소자(102)를 실장하는 영역보다 외측에 형성되어 있다. 반도체 소자(102)를 흡착 유지하는 흡착 노즐(106)의 내부에는, 광로 방향 변환 수단으로서 프리즘(109)이 마련되고, 프리즘(109)의 경사면(109a)에서 아래쪽으로부터의 반도체 소자(102)의 인식 마크(104) 및 기판(103)의 인식 마크(105)의 반사 상(像)을, 전반사에 의해, 옆쪽으로 방향 변환하도록 되어 있다. 광로에서의 프리즘 경사면(109a)의 하부 및 측부는 투명 유리로 구성되어 있다. 이 때문에, 인식 마크(104)와 인식 마크(105)의 위치 정보를, 흡착 노즐(106)의 옆쪽에 마련된 CCD 카메라(111)로 읽어낼 수 있다.
도 9b는 도 9(a)의 실장 장치(101)에서의 인식 마크(104, 105)의 위치 맞춤의 일례를 나타내는, 반도체 소자(102)와 기판(103)의 평면도이다. 도 9b에 나타내는 바와 같이, 반도체 소자(102)의 인식 마크(104)와 그 외측에 위치하는 기판(103)의 인식 마크(105)가, CCD 카메라(111)의 시야폭 W 이하의 범위 내에 배열하도록 하고, 위치 맞춤이 행해진다. 이들 인식 마크(104, 105)를 1시야로 읽어내는 것에 의해, CCD 카메라(111)를 X 또는 Y 방향으로 위치 제어하는 것만으로, 초점을 맞추어, 인식 마크(104, 105)를 인식할 수 있게 된다.
상기와 같은 실장 장치(101)에 의하면, CCD 카메라(111)가 흡착 노즐(106)의 구동축과는 분리하여 배치되어 있기 때문에, 흡착 노즐(106)의 중앙부, 즉 흡착 노즐(106)이 유지하고 있는 반도체 소자(102)의 중앙부에서 가압할 수 있게 되어, 중앙부에서 모멘트를 발생하는 일이 없어지고, 접합시의 위치 어긋남을 방지하여, 실장 정밀도를 대폭 향상할 수 있다고 되어 있다. 특히 미소한 반도체 소자(예를 들면, 1변이 0.2~0.5㎜의 정사각형의 반도체 소자)에서, 위치 맞춤 및 접합을 용이하게 할 수 있게 되어 있다.
특허문헌 1: 국제 공개 공보 제2003/041478호
반도체 장치의 고밀도화에 대한 진전은 현저하고, 대용량의 메모리 또는 애플리케이션 프로세서 등의 외형이 큰 고기능 반도체 소자를, 종래보다 고정밀도로 실장하는 것이 요구된다.
그러나, 특허문헌 1에 제안되는 반도체 장치의 제조 장치에서는, 외형이 큰 반도체 소자를 1시야에서 인식하기 때문에, CCD 카메라의 배율을 저배율로 설정할 필요가 있다. 그러나, 화상의 해상도가 저하하기 때문에, 인식 정밀도가 저하하여, 실장 정밀도의 편차가 커진다고 하는 문제가 있었다. 예를 들면, 반도체 소자의 외형 치수가 12㎜×12㎜의 대형을 이용함과 아울러 배율 0.3배의 CCD 카메라를 이용한 경우, 1화소당의 분해능이 12~15㎛가 되고, 실장 정밀도는 ±15~±20㎛로 된다.
한편, 대형의 반도체 소자(102)를 1시야는 아니고 2시야로 인식하고자 한 경우, 인식 마크를 개개로 인식하기 위해서, CCD 카메라(111)를 구동해야 한다. 그러나, 1방향으로 구동할 것만으로는 초점이 맞지 않게 되기 때문에, CCD 카메라(111)로부터 반도체 소자(102) 상의 인식 마크(104)까지의 광로 길이를 일정하게 유지하도록, CCD 카메라(111)를 구동시킬 필요가 있다. 그 때문에, 인식까지의 시간이 길어져, 생산성에 문제가 있었다.
본 발명의 반도체 장치의 제조 장치는, 상기 과제를 감안하여, 외형이 큰 반도체 소자이더라도, 매우 높은 정밀도로 단시간에 기판에 반도체 소자를 실장할 수 있는 반도체 장치의 실장 장치를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서, 본 발명의 일 형태에 따른 반도체 장치의 제조 장치는, 복수의 위치 맞춤용의 인식 마크가 형성된 피실장 부재를, 실장 헤드를 이용하여, 접합층을 거쳐서 기판에 실장하는 반도체 장치의 제조 장치로서, 상기 인식 마크가 형성된 면에 접촉하여 상기 피실장 부재를 흡착 유지하는 흡착 유지 부재와, 상기 흡착 유지 부재로 흡착 유지한 상기 피실장 부재를 가열하는 제 1 가열 장치와, 상기 실장 헤드의 외측에, 상기 피실장 부재의 상기 인식 마크를 동시에 인식하여 화상 인식의 정보를 취득하는 화상 인식 장치와, 상기 실장 헤드의 내측에, 흡착 유지한 상기 피실장 부재의 상기 복수의 인식 마크의 화상 정보를 상기 화상 인식 장치로 동시에 인도하는 복수의 광학 부품과, 상기 화상 인식 장치에서 취득한 상기 화상 인식의 정보에 근거하여 상기 피실장 부재의 위치를 산출하는 위치 산출부를 구비하며, 상기 복수의 광학 부품은 모두 1개의 베이스 상의 동일 평면에 고정되어 있다.
본 발명의 상기 형태에 의하면, 외형이 큰 반도체 소자이더라도, 매우 높은 정밀도로, 단시간에 기판에 실장하는 것이 가능하게 된다.
도 1은 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 장치의 구성을 나타내는 개략 단면도
도 2는 본 발명의 제 1 실시 형태에 있어서의 실장 헤드 내부의 광학 부품의 구성을 나타내는 개략 평면도
도 3은 본 발명의 제 1 실시 형태에 있어서의 반도체 소자의 평면도
도 4는 본 발명의 제 1 실시 형태에 있어서의 반도체 소자의 인식 카메라에 의한 관찰 상을 나타내는 개념도
도 5는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 장치의 구성을 나타내는 개략 단면도
도 6a는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 방법을 차례로 나타내는 개략 단면도
도 6b는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 방법을 차례로 나타내는 개략 단면도
도 6c는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 방법을 차례로 나타내는 개략 단면도
도 6d는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 방법을 차례로 나타내는 개략 단면도
도 7은 본 발명의 제 2 실시 형태에 있어서의 반도체 장치의 제조 장치를 나타내는 개략 단면도
도 8은 본 발명의 제 3 실시 형태에 있어서의 반도체 장치의 제조 장치를 나타내는 개략 단면도
도 9(a)는 특허문헌 1에서 제안되어 있는 반도체 장치의 실장 장치를 개념적으로 나타내는 개략 구성도
도 9b는 도 9(a)의 실장 장치에 있어서의 인식 마크의 위치 맞춤의 일례를 나타내는, 반도체 소자와 기판의 평면도
이하, 본 발명의 실시 형태에 대해 도면을 참조하면서 설명한다.
(제 1 실시 형태)
도 1은 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 장치의 구성을 나타내는 개략 단면도이다. 도 1에 나타내는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 장치는 반도체 소자(2)를 흡착 가능한 흡착 구멍(5a)을 가지는 투명한 흡착 노즐(5)을 구비한 실장 헤드(1)와, 실장 헤드(1)에 대향하도록 마련된 기판(13)을 고정하는 스테이지(12)와, 스테이지(12)의 평면에 대해 수직 방향으로 실장 헤드(1)를 구동하는 헤드 승강 구동 기구(40)를 구비하고 있다. 반도체 소자(2)는 피실장 부재의 일례로서 기능한다. 흡착 노즐(5)은 흡착 유지 부재의 일례로서 기능한다. 제어 장치(51)는 헤드 승강 구동 기구(40)와, 후술하는 히터(6)와 진공 펌프(41)와 헤드 이동 기구(52)와 화상 처리 장치(42)와 위치 산출부(50)를 각각 구동 제어한다.
반도체 소자(2)는, 예를 들면 실리콘, 질화갈륨, 또는 실리콘카바이드 등의 불투명한 재료로 이루어지는 얇은 판 모양 부재이다. 반도체 소자(2)의 한쪽의 면(도 1에서는 상면)(2a)에는 인식 마크(3)가, 다른 한쪽의 면(도 1에서는 하면)(2b)에는, 예를 들면 에폭시 수지, 아크릴 수지, 또는 실리콘 수지 등의 열경화형 접착제, 열가소성 접착제, 도전성 접착제, 또는 크림 솔더로 구성되는 접착층(4)이 형성되어 있다. 접착층(4)은 접합층의 일례이다.
또한 기판(13)은, 예를 들면 실리콘, 유리, 스테인레스, 또는 수지 기판 등으로 이루어지고, 평면 형상은 원형 또는 사각형 모양 등이다.
실장 헤드(1)는 하부에 배치되고 투명한 재질로 구성되는 흡착 노즐(5)과, 흡착 노즐(5)의 위측에 인접하도록 마련되고 또한 제 1 가열 장치의 일례로서 기능하는 직사각형 판 모양의 히터(6)와, 히터(6)의 위쪽에 배치되고 또한 히터(6)와 흡착 노즐(5)에 대해 평행하게 배치된 직사각형 판 모양의 투명판(8)으로 둘러싸인 진공실(7)을 구비하고 있다. 진공실(7)은 실장 헤드(1)의 하부의 내부에 형성되어 있다. 실장 헤드(1)의 내측의 상부에는 복수개의 광학 부품(10)이 1개의 평면(9a)에 고정된 직사각형 판 모양의 베이스(9)를 구비한다. 또, 진공실(7)은 진공 펌프(41)와 접속되어 있고, 반도체 소자(2)를 진공 흡착하는 기능을 구비하고 있다. 흡착 노즐(5)은, 예를 들면 사파이어, 석영, 유리, 또는 내열 플라스틱 등으로 구성되어 있다. 히터(6)는, 예를 들면 광투과성이 우수한 산화인듐주석의 박막부(6a)를 표면(하면)에 형성하면 좋다. 이렇게 구성하면, 박막부(6a)에 통전 가열한 상태에서도, 가시광을 투과할 수 있다. 광학 부품(10)으로서는, 예를 들면 미러 또는 프리즘 등을 이용하면 좋다.
또, 실장 헤드(1)의 측면에는, 광학 부품(10)과 동일한 높이에, 광을 투과하는 창부(14)가 마련되어 있다. 또, 실장 헤드(1)의 외부(외측)이고 또한 광학 부품(10)과 동일한 높이에, 창부(14)를 거쳐서 광학 부품(10)에 의해 광로 변환된 화상을 인식할 수 있는 방향으로 인식 카메라(11)가 마련되어 있다. 인식 카메라(11)에는, 화상 처리 장치(42)가 접속되어 있고, 인식 카메라(11)와 화상 처리 장치(42)가 화상 인식 장치의 일례로서 기능한다. 인식 카메라(11)로부터의 화상 정보로부터, 인식 마크(3)의 위치를 화상 처리 장치(42)에서 배경 차분법 등의 공지의 화상 처리를 행하여 읽어낼 수 있다. 흡착된 반도체 소자(2)의 인식 마크(3)의 화상은 흡착 노즐(5)과 히터(6)와 투명판(8)을 투과한 후, 광학 부품(10)에 의해 반도체 소자(2)의 면으로부터 인식 카메라(11)의 촬상면으로 방향 변환하고, 인식 카메라(11)에 취입되어, 인식 마크(3)의 위치 정보를 화상 처리 장치(42)에서 읽어낸다. 여기서, 반도체 소자(2) 상의 2개소의 인식 마크(3)의 위치 정보로부터, 흡착 노즐(5)의 중심(重心)의 좌표에 대한 반도체 소자(2)의 상대 좌표를 위치 어긋남량으로서, 화상 처리 장치(42)에 접속된 위치 산출부(50)에서 산출한다. 반도체 소자(2)의 2개소의 인식 마크(3)를 인식할 수 있도록, 반도체 소자(2)로부터 인식 카메라(11)에 이를 때까지의 광로는 복수개의 광학 부품(10)을 이용하여 적어도 2개로 분기된다.
다음에, 실장 헤드(1)의 내부의 광학 부품(10)과 베이스(9)의 구성에 대해 설명한다. 만약 광학 부품(10)마다 상이한 베이스(9)에 장착되어 있으면, 광학 부품(10)을 1개씩 소망하는 광로 길이가 되도록 조정하는 것이 필요하게 되어, 생산 현장에서 품종 전환에 많은 시간이 필요하다. 또, 히터(6)를 가열하면, 투명판(8)을 거쳐서 히터(6)의 복사열에 의해, 광학 부품(10)이 가열된다. 그렇게 하면, 광학 부품(10)이 부착되어 있는 베이스(9)에 열이 전달되고, 복수의 베이스(9)가 각각의 열팽창에 의해 서로의 거리가 불규칙하게 변화하고, 또 광학 부품(10)의 위치 조정이 곤란하게 된다. 그래서, 광로 길이를 온도로 제어할 수 있도록, 복수개의 광학 부품(10)(10a~10f)은 모두 동일한 1개의 베이스(9)의 하나의 평면(9a)에 고정해 둘 필요가 있다. 열팽창에 의한 평면 방향의 2개의 광로 L1, L2의 각각의 광로 길이의 변화량은 베이스(9)의 열팽창량과 동등하게 되기 때문에, 광로 길이의 제어가 용이해진다.
도 2는 본 발명의 제 1 실시 형태에 있어서의 실장 헤드 내부의 광학 부품(10)의 일례로서의 제 1 광학 부품(10a)~제 6 광학 부품(10f)의 구성을 나타내는 개략 평면도이다. 도 2에는, 베이스(9)와 평행한 1평면(9a)에서, 인식 카메라(11)로부터, 베이스(9)에 대해 수직 방향으로 광로 변환하는 제 1 광학 부품(10a)과 베이스(9)의 평면(9a)에 대해 각각 평행한 방향으로 광로 변환하는 제 2 광학 부품(10b)과 제 3 광학 부품(10c)에 이를 때까지의 제 1 광로 L1을 구성하도록 배치하고 있다. 또, 베이스(9)에 대해 수직 방향으로 광로 변환하는 제 4 광학 부품(10d)과 베이스(9)의 평면(9a)에 대해 각각 평행한 방향으로 광로 변환하는 제 5 광학 부품(10e)과 제 6 광학 부품(10f)에 이를 때까지의 제 2 광로 L2를 구성하도록 배치하고 있다. 이렇게 배치하면, 복수의 인식 마크(3a, 3b)의 화상 정보를, 이들 광학 부품(10a~10f)에 의해 인식 카메라(11)로 동시에 인도할 수 있다. 바꾸어 말하면, 제 1 및 제 2 광로 L1, L2는 인식 카메라(11)로부터 제 3 광학 부품(10c)과 제 2 광학 부품(10b)을 거쳐서 제 1 광학 부품(10a)에 도달하는 제 1 광로 L1과, 인식 카메라(11)로부터 제 6 광학 부품(10f)과 제 5 광학 부품(10e)을 거쳐서 제 4 광학 부품(10d)에 도달하는 제 2 광로 L2의 2개로 분기된다. 제 1 광학 부품(10a)과 제 4 광학 부품(10d)에 의해 각각 광로 변환된 반도체 소자(2)의 2개의 인식 마크(3)(도 2에서는 도시하지 않음) 근방의 화상은 인식 카메라(11)에 동시에 취입된다. 여기서, 개개의 인식 마크(3)에 대해, 초점 조정이 불필요하게 되도록, 인식 카메라(11)로부터 제 3 광학 부품(10c)과 제 2 광학 부품(10b)을 거쳐서 제 1 광학 부품(10a)까지의 제 1 광로 L1의 거리와, 인식 카메라(11)로부터 제 6 광학 부품(10f)과 제 5 광학 부품(10e)을 거쳐서 제 4 광학 부품(10d)까지의 제 2 광로 L2의 거리가 동일해지도록 하면 좋다. 여기서, 베이스(9)와 흡착 노즐(5)은 평행한 위치 관계에 있기 때문에, 서로의 거리는 동일하게 되고, 평면 방향의 광로 L1, L2만이 동일하게 되면 된다.
도 3은 본 발명의 제 1 실시 형태에 있어서의 반도체 소자(2)의 평면도이다. 도 3에 나타내는 바와 같이, 반도체 소자(2)에는, 제 1 인식 마크(3a)와 제 2 인식 마크(3b)라고 하는 복수의 인식 마크(3)가 반도체 소자(2)의 대각선상 또한 반도체 소자(2)의 중점(中點)을 사이에 두는 2개의 위치, 예를 들면 중점을 중심으로 점대칭의 위치에 형성되어 있다. 단, 인식 마크(3)의 위치는 이것에 한정되는 것은 아니다. 반도체 소자(2)의 임의의 위치에, 적어도 2개소 형성되고 있으면 상관없다.
도 4는 본 발명의 제 1 실시 형태에 있어서의 반도체 소자(2)의 인식 카메라(11)에 의한 관찰 상을 나타내는 개념도이다. 도 3에 나타내는 반도체 소자(2)를 실장 헤드(1)로 흡착한 채 인식 카메라(11)에서 관찰한 경우, 실장 헤드(1)의 내부의 복수의 광학 부품(10)을 거쳐 반사한 반도체 소자(2)의 인식 마크(3)의 화상은 1개의 화면 내에 제 1 인식 마크(3a)와 제 2 인식 마크(3b)의 근방의 확대 상이 관찰되고, 그 외의 광로를 통하지 않았던 부분은 그림자로서 흑색의 상이 얻어진다. 이 화상으로부터 얻어진 제 1 인식 마크(3a)와 제 2 인식 마크(3b)의 위치 좌표를 각각 화상 처리 장치(42)에서 구하는 것에 의해, 반도체 소자(2)의 평면 방향의 위치 좌표를 위치 산출부(50)에서 산출할 수 있다. 그리고, 이 위치 좌표를 기초로, 제어 장치(51)에 의해, 헤드 승강 구동 기구(40) 및 헤드 이동 기구(52)를 각각 구동 제어하고, 반도체 소자(2)로 기판(13)의 위치 맞춤을 행하면서 실장하여, 반도체 장치를 제조할 수 있다.
이 방법에 의하면, 저배율의 카메라를 이용하지 않아도, 일례로서 대각에 있는 2개의 제 1 및 제 2 인식 마크(3a, 3b)가 인식 카메라(11)의 하나의 시야에서 동시에 관찰할 수 있기 때문에, 인식 마크(3a, 3b)의 해상도를 높일 수 있어, 실장 정밀도를 대폭 향상할 수 있다. 인식 마크(3a, 3b)의 근방의 시야 사이즈는 외형 사이즈 전체가 아니고, 흡착 노즐(5)로 흡착할 때의 최대 위치 어긋남의 편차의 범위 내로 억제하면 좋다. 예를 들면, 반도체 소자(2)의 외형 치수가 10㎜×10㎜인 대형의 반도체 소자(2)를 실장하는 경우, 시야 사이즈를 10㎜×10㎜가 아니라, 흡착시의 위치 편차를 고려하여, 50~500㎛로 하는 것이면 상관없다. 제 1 실시 형태에 의하면, 예를 들면 1화소 근처 0.1~2㎛까지 인식 마크(3a, 3b)의 해상도를 높일 수 있다.
도 5는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 장치의 구성을 나타내는 개략 단면도이다. 반도체 소자(2)(도시하지 않음)를 탑재하는 이송 스테이지(15)와, 기판(13)(도시하지 않음)을 탑재하는 스테이지(12)가 일정 거리 떨어진 위치에 마련되어 있다. 실장 헤드(1)는 이송 스테이지(15)와 스테이지(12) 사이의 왕복 이동을 가능하게 하는 수평 방향의 헤드 이동 기구(52)와 수직 방향의 헤드 승강 구동 기구(40)를 구비하고, 제어 장치(51)에서 각각 구동 제어하고 있다. 인식 카메라(11)는 스테이지(12)의 근방의 위쪽에 고정되어 있다. 또, 인식 카메라(11)는 실장 헤드(1)에 고정되어도 상관없다. 이와 같이 실장 헤드(1)에 고정하면, 실장 헤드(1)의 이동 동작 중에 인식 카메라(11)에서 인식 동작을 행할 수 있기 때문에, 생산 시간을 단축할 수 있다.
도 6a~도 6d는 본 발명의 제 1 실시 형태에 있어서의 반도체 장치의 제조 방법을 차례로 나타내는 개략 단면도이다. 이들 일련의 동작은 제어 장치(51)에 의해 동작 제어되고 있다.
우선, 도 6a에 나타내는 바와 같이, 제어 장치(51)의 제어하에서, 이송 스테이지(15) 상에 탑재된 반도체 소자(2)에 실장 헤드(1)를 헤드 승강 구동 기구(40)에 의해 접근시킨 후, 흡착용 인식 카메라(53)에서 반도체 소자(2)에 형성된 인식 마크(3)를 인식한다. 그리고, 제어 장치(51)로부터의 실장 헤드(1)의 위치 정보를 읽어낸 후, 인식 마크(3)의 인식 정보(인식 마크(3)의 상대 좌표의 위치 정보)와 실장 헤드(1)의 위치 정보(실장 헤드(1)의 절대 좌표의 위치 정보)에 근거하여, 헤드 이동 기구(52)와 헤드 승강 구동 기구(40)의 구동 제어에 의해, 실장 헤드(1)를 X, Y, 및 θ 방향으로 위치 맞춤하여 하강시켜 실장 헤드(1)를 반도체 소자(2)에 접촉시킨다. 또, 이송 스테이지(15)에, 각각의 반도체 소자(2)가 수납 가능한 오목 형상으로 되어 있는 등의 위치 맞춤 기구가 있는 경우는 흡착용 인식 카메라(53)를 이용하지 않아도 상관없다. 여기서, 실장 시간을 단축하기 위해서, 실장 헤드(1)는 히터(6)에 의해 미리 가열되어 있어도 상관없다.
다음에, 도 6b에 나타내는 바와 같이, 제어 장치(51)의 제어하에서, 반도체 소자(2)는 진공 흡착 동작에 의해 실장 헤드(1)의 흡착 노즐(5)에 흡착 고정된다. 또, 진공 흡착 동작을 행할 때에 반도체 소자(2)와 흡착 노즐(5)의 사이에 공극이 있는 경우, 부압(負壓)에 의해 끌어당겨져 공중에 뜬 반도체 소자(2)는 주위의 기류의 흐름 또는 반도체 소자(2)의 공중에서의 경사 각도에 의해 요동하여, 흡착 구멍(5a)의 중심 좌표와 반도체 소자(2)의 중심 좌표의 사이에 위치 어긋남이 생긴다. 그 후, 실장 헤드(1)를 헤드 승강 구동 기구(40)에 의해 위쪽으로 끌어올린다.
다음에, 도 6a~도 6b의 동작 동안, 제어 장치(51)의 제어하에서, 스테이지(12) 상에 탑재된 기판(13)의 복수의 인식 마크를 기판용 인식 카메라(도시하지 않음)에 의해 인식하고, 인식 결과에 근거하여 기판(13)의 위치 좌표를 기판용의 위치 좌표 산출부에서 산출하고, 제어 장치(51)에 기판 위치 정보로서 입력한다. 한편, 도 6b의 동작 후, 도 6c에 나타내는 바와 같이, 제어 장치(51)의 제어하에서, 실장 헤드(1)는 헤드 이동 기구(52)에 의해, 스테이지(12) 상의 정지 위치까지 수평 방향으로 이동된다. 그리고, 제어 장치(51)의 제어하에서, 스테이지(12) 상의 정지 위치에서, 지주(54)로 지지된 인식 카메라(11)와 화상 처리 장치(42)에 의해, 실장 헤드(1)에 흡착된 반도체 소자(2) 상의 2개의 인식 마크(3a, 3b)를 동시에 화상 인식하고, 화상 인식 결과를 기초로, 기판(13)에 대한 반도체 소자(2)의 상대 좌표를 위치 산출부(50)에 의해 산출한다.
또, 인식 카메라(11)를, 도 6c에 나타내는 지주(54)의 위쪽의 위치가 아니고, 지주(54)의 하부의 스테이지(12)의 근방의 위치에 마련하고, 실장 헤드(1)를 수평 방향으로 이동한 후, 실장 헤드(1)를, 스테이지(12)의 근방의 인식 카메라(11)의 위치까지 하강시켜 일시적으로 정지하여 화상 인식한 후, 더 하강하여 실장하도록 해도 좋다. 이러한 구성에 의하면, 인식 카메라(11)를 스테이지(12)에 가까운 위치에서 화상 인식할 수 있기 때문에, 화상 인식시에, 실장 헤드(1)의 이동 중의 진동에 의한 어긋남의 영향을 줄일 수 있다.
다음에, 도 6d에 나타내는 바와 같이, 제어 장치(51)의 제어하에서, 위치 산출부(50)에서의 산출 결과에 근거하여, 실장 헤드(1) 및 스테이지(12)의 어느 한쪽 또는 양쪽을 헤드 이동 기구(52)에 의해 X, Y, θ 방향으로 이동시키고, 기판(13)에 반도체 소자(2)를 가압하면서 헤드 승강 구동 기구(40)에 의해 하강시켜 실장한다. 여기서, 실장 헤드(1)의 흡착 노즐(5)을 타고 반도체 소자(2)의 이면의 접착층(4)에 히터(6)의 열이 전달되고, 열에 의해 연화한 접착층(4)은 기판(13)에 눌려져 접착된다.
이 방법에 의하면, 1개의 인식 카메라(11)를 지주(54)로 스테이지(12)의 옆쪽에 고정한 채로, 2개의 인식 마크(3a, 3b)를 1개의 인식 카메라(11)와 화상 처리 장치(42)에서 동시에 화상 인식하기 때문에, 복수개의 카메라의 정밀도의 차이 및 카메라 또는 실장 헤드(1)의 이동에 의해 생기는 인식 정밀도 편차를 고려하지 않아 좋고, 또한 실장 직전의 위치 정보에 근거하여 실장할 수 있기 때문에, 매우 높은 정밀도로 실장하여, 반도체 장치를 제조하는 것이 가능하게 된다.
접착층(4)의 접착력을 충분히 확보하기 위해서는, 흡착 노즐(5)에 흡착된 반도체 소자(2)는 고온으로 가열할 필요가 있다. 접착층(4)이 열가소성 재료로 이루어지는 경우는, 열가소성 재료의 연화점 이상으로 올리면 좋고, 열강화성 재료로 이루어지는 경우는 경화 개시 온도 이상으로 올리면 좋고, 금속으로 이루어지는 경우는 금속의 융점 이상으로 올리면 좋다. 한편, 실장 헤드 내부, 특히 광학 부품(10)의 근방은, 고온에 노출되면, 아지랭이와 같은 기류의 흔들림이 발생하고, 화상이 흐트러져 화상 인식할 수 없었다거나, 광학 부품(10)이 베이스(9)로부터 박리한다고 하는 문제가 발생한다. 이 때문에, 광학 부품(10)이 고정된 베이스(9)의 온도를, 반도체 소자(2)보다 저온으로 유지할 필요가 있다. 예를 들면, 반도체 소자(2)는 150~200℃, 광학 부품(10)은 80℃ 이하에 유지하는 것이 바람직하다.
그러나, 반도체 소자(2)의 2개의 인식 마크(3a, 3b)간의 거리가 멀리 떨어져 있고, 또한 베이스(9)와 반도체 소자(2)의 선팽창 계수가 동등한 경우, 고온의 반도체 소자(2)의 2개의 인식 마크(3a, 3b)간의 거리의 열팽창량이 저온의 베이스(9) 상의 인식 마크(3a, 3b)에 대응하는 복수의 광학 부품(10)(10a~10f)간의 거리의 열팽창량보다 커진다. 이 때문에, 반도체 소자(2)의 2개의 인식 마크(3a, 3b)의 어느 한쪽 혹은 양쪽이 인식 카메라(11)의 시야로부터 벗어나는 문제가 생기는 경우가 있다. 이러한 문제를 방지하기 위해서, 온도차가 있는 반도체 소자(2)와 베이스(9)의 열팽창량을 동등하게 할 필요가 있다. 반도체 소자(2)와 베이스(9)의 선팽창 계수를 각각 α1, α2로 하고, 반도체 소자(2)와 베이스(9)의 온도를 T1, T2로 하고, 실온을 RT로 하면,
Figure pat00001
이 되도록, 반도체 소자(2)와 베이스(9)의 선팽창 계수를 설정하면 좋다. α2×(T2－RT)/{α1×(T1－RT)}이 0.5 미만으로 되면, 반도체 소자(2)의 열팽창량이 베이스(9)의 열팽창량을 크게 상회하기 때문에, 시야로부터 벗어난다. 또한, α2×(T2－RT)/{α1×(T1－RT)}＞2.0의 경우, 베이스(9)의 열팽창량이 반도체 소자(2)의 열팽창량을 크게 상회하기 때문에, 시야로부터 벗어난다.
예를 들면, 반도체 소자(2)와 베이스(9)가 각각 150℃와 40~50℃이고, 실온이 30℃이고, 반도체 소자(2)의 선팽창 계수가 3ppm인 경우, 식 (1)에 근거하여, 베이스(9)는 선팽창 계수가 18~36ppm으로 되는 재료를 선정하면 좋고, 예를 들면 스테인레스, 철, 구리, 알루미늄, 또는, 내열 플라스틱 수지 등을 이용하면 좋다. 반도체 소자(2)가 고온으로 가열된 경우, 인식 마크(3a, 3b)간의 거리의 늘어남을, 저온의 복수의 광학 부품(10)간의 거리의 늘어남에 추종시킬 수 있다. 그 때문에, 양쪽의 인식 마크(3a, 3b)를 시야로부터 벗어나는 일없이 관찰할 수 있다. 이상과 같은 실장 헤드(1)의 구성을 취하면, 온도를 올려도 쉽게 시야로부터 벗어나지 못하여, 2개의 인식 마크(3a, 3b)를 인식할 수 있게 된다.
상기 제 1 실시 형태의 방법에 의해, 일례로서 외형 치수가 10㎜×10㎜인 반도체 소자를 직경 300㎜의 실리콘 웨이퍼로 이루어지는 기판에 실장하였다. 베이스(9)에는 선팽창 계수가 17ppm인 SUS304를 이용하고, 반도체 소자(2)의 온도를 150℃로 설정하였다. 또, 광학 부품(10) 및 베이스(9)의 온도는 40~50℃이었다. 반도체 소자(2)의 정점 근방에 마련된 2개의 인식 마크는 시야로부터 벗어나는 일없이 실장할 수 있어, 실장 시간은 0.8초이고, 실장 정밀도는 ±3㎛이었다.
이상과 같이, 제 1 실시 형태에 의하면, 제 1 인식 마크(3a)와 제 2 인식 마크(3b)의 화상 정보를 인식 카메라(11)의 하나의 화면 내에 복수의 광학 부품(10)(10a~10f)으로 동시에 인도하여, 제 1 인식 마크(3a)와 제 2 인식 마크(3b)의 위치 좌표를 화상 처리 장치(42)에서 각각 구하는 것에 의해, 반도체 소자(2)의 평면 방향의 위치 좌표를 위치 산출부(50)에서 산출할 수 있다. 그 결과, 저배율의 카메라를 이용하지 않아도, 2개의 제 1 및 제 2 인식 마크(3a, 3b)가 인식 카메라(11)의 하나의 시야에서 동시에 관찰할 수 있어 인식 마크(3a, 3b)의 해상도를 높일 수 있고, 외형이 예를 들면 10㎜×10㎜와 같이 큰 반도체 소자이더라도, 매우 높은 정밀도로, 단시간에 기판(13)에 실장할 수 있다. 또한, 복수의 광학 부품(10)(10a~10f)이 모두 1개의 베이스(9) 상의 동일 평면(9a)에 고정되고 있기 때문에, 열팽창에 의한 평면 방향의 2개의 광로 L1, L2의 각각의 광로 길이의 변화량은 베이스(9)의 열팽창량과 동등하게 되어, 온도에 의한 광로 길이의 제어가 용이해진다.
(제 2 실시 형태)
제 1 실시 형태에서, 실장 헤드(1)에는 광투과성이 우수한 막이 형성된 히터(6)를 가지는 것에 대해 설명했지만, 이것에 한정되는 것은 아니다. 보다 고온으로 가열할 수 있도록 광투과막보다 열용량을 크게 하기 위해서, 히터(6)는 국소적으로 광투과부가 마련된 히터여도 좋다.
도 7은 본 발명의 제 2 실시 형태에 있어서의 반도체 장치의 제조 장치를 나타내는 개략 단면도이다. 도 1과는 실장 헤드(1)에 광투과부(31a)가 국소적으로 마련된 히터(31)를 가지고 있다는 점에서 상이하다. 흡착 노즐(5)에 흡착된 반도체 소자(2)의 인식 마크(3)의 근방의 화상이 광학 부품(10)을 거쳐서 인식 카메라(11)에서 촬상할 수 있도록, 히터(31)에는, 예를 들면 유리와 같은 광투과재(31b)의 내부에 배치되고, 인식 마크(3)의 근방의 영역 이상을 투과하는 광투과부(31a)를 마련한다. 히터(31)는, 일례로서 면 모양 히터로 구성되고, 광로를 통과하기 위한 복수개의 관통 구멍이, 국소적인 광투과부(31a)로서 면 모양 히터의 임의의 위치에 마련되어 있다. 또, 국소적인 광투과부(31a)의 형성 방법은 이것에 한정되는 것은 아니다. 상기 광투과부(31a)를 회피하도록, 도전 페이스트 또는 도전막으로 이루어지는 통전 가열용의 배선 형성을 실시하거나, 라인 모양 히터를 삽입해도 좋다. 이 방법에 의하면, 예를 들면 반도체 소자(2)의 온도를 400℃까지 올릴 수 있게 되어, 접합층의 다른 예로서 금 주석 등의 고융점 재료를 이용한 접합이 가능하게 된다.
(제 3 실시 형태)
또한, 열팽창량을 보다 정밀하게 제어할 수 있도록, 베이스(9)에 접하도록 제 2 히터(32)를 베이스(9)의 상면에 마련해도 상관없다. 제 2 히터(32)는 제 2 가열 장치의 일례로서 기능한다. 도 8은 본 발명의 제 3 실시 형태에 있어서의 반도체 장치의 제조 장치를 나타내는 개략 단면도이다. 베이스(9)에 접하도록, 온도 제어 기능이 부여된 제 2 히터(32)가 마련되어 있다. 제어 장치(51)에서 제어하는 것에 의해, 제 2 히터(32)에 의해 베이스(9)의 온도를 소정의 온도로 설정할 수 있기 때문에, 베이스(9)의 열팽창량을 제어할 수 있게 되어, 예를 들면 10㎜×10㎜와 같이 외형이 큰 반도체 소자이더라도, 시야로부터 벗어나는 일없이 인식 카메라(11)에서 인식할 수 있어, 고정밀도로 실장할 수 있게 된다.
본 발명의 제 3 실시 형태의 방법에 의해, 일례로서 외형 치수가 15㎜×15㎜인 반도체 소자(2)를 외형 치수가 250㎜×300㎜인 유리로 이루어지는 기판에 실장하였다. 반도체 소자(2)의 선팽창 계수는 3ppm이다. 또한, 베이스(9)에는 선팽창 계수가 17ppm인 SUS304를 이용하였다. 반도체 소자(2)의 온도를 200℃로 설정하고, 식 (1)에 근거하여, 베이스(9)의 온도는 56℃로 설정하였다. 반도체 소자(2)의 정점 근방에 마련된 2개의 인식 마크(3)는 시야로부터 벗어나는 일없이 동시에 인식할 수 있으며, 실장 시간은 1.0초이고, 실장 정밀도는 ±2㎛였다.
이상과 같이, 본 발명의 제 3 실시 형태에 의하면, 외형이 더 큰 반도체 소자이더라도 매우 높은 정밀도로, 단시간에 기판에 실장할 수 있다. 또한, 본 발명의 제 3 실시 형태에 의하면, 스테이지(12)를 가열하는 일없이 실장할 수 있기 때문에, 복수개의 반도체 소자를 큰 기판에 실장하는 경우도, 모든 반도체 소자의 가열 시간을 일정하게 유지할 수 있어, 품질 편차가 적은 생산이 가능하게 된다고 하는 효과도 있다.
또, 상기 여러가지 실시 형태 또는 변형예 중 임의의 실시 형태 또는 변형예를 적절히 조합하는 것에 의해, 각각이 가지는 효과를 얻을 수 있도록 할 수 있다. 또한, 실시 형태끼리의 조합 또는 실시예끼리의 조합 또는 실시 형태와 실시예의 조합이 가능함과 아울러, 상이한 실시 형태 또는 실시예 중의 특징끼리의 조합도 가능하다.
(산업상의 이용 가능성)
본 발명에 따른 반도체 장치의 제조 장치는, 기판에 대해 반도체 소자를 고정밀도로, 단시간에 실장하는 효과를 가지며, 고속 대용량 메모리, 애플리케이션 프로세서, CPU 등의 대형의 반도체 소자의 실장시에 사용하는 반도체 장치의 제조 장치에 대해 특히 유용하다.
1: 실장 헤드
2: 반도체 소자
3, 3a, 3b: 인식 마크
4: 접착층
5: 흡착 노즐
5a: 흡착 구멍
6, 31, 32: 히터
7: 진공실
8: 투명판
9: 베이스
10, 10a, 10b, 10c, 10d, 10e, 10f: 광학 부품
11: 인식 카메라
12: 스테이지
13: 기판
14: 창부
15: 이송 스테이지
31a: 광투과부
31b: 광투과재
40: 헤드 승강 구동 기구
41: 진공 펌프
42: 화상 처리 장치
50: 위치 산출부
51: 제어 장치
52: 헤드 이동 기구
53: 흡착용 인식 카메라
54: 지주

Claims (4)

  1. 복수의 위치 맞춤용의 인식 마크가 형성된 피실장 부재를, 실장 헤드를 이용하여, 접합층을 거쳐서 기판에 실장하는 반도체 장치의 제조 장치에 있어서,
    상기 인식 마크가 형성된 면에 접촉하여 상기 피실장 부재를 흡착 유지하는 흡착 유지 부재와,
    상기 흡착 유지 부재로 흡착 유지한 상기 피실장 부재를 가열하는 제 1 가열 장치와,
    상기 실장 헤드의 외측에, 상기 피실장 부재의 상기 인식 마크를 동시에 인식하여 화상 인식의 정보를 취득하는 화상 인식 장치와,
    상기 실장 헤드의 내측에, 흡착 유지한 상기 피실장 부재의 상기 복수의 인식 마크의 화상 정보를 상기 화상 인식 장치에 동시에 인도하는 복수의 광학 부품과,
    상기 화상 인식 장치에서 취득한 상기 화상 인식의 정보에 근거하여 상기 피실장 부재의 위치를 산출하는 위치 산출부
    를 구비하되,
    상기 복수의 광학 부품은 모두 1개의 베이스 상의 동일 평면에 고정되어 있는
    반도체 장치의 제조 장치.
  2. 제 1 항에 있어서,
    상기 피실장 부재의 선팽창 계수를 α1로 하고, 상기 베이스의 선팽창 계수를 α2로 하고, 상기 피실장 부재의 온도를 T1로 하고, 상기 베이스의 온도를 T2로 하고, 실온을 RT로 하면,
    0.5≤α2×(T2－RT)/{α1×(T1－RT)}≤2.0
    인 반도체 장치의 제조 장치.
  3. 제 1 항에 있어서,
    상기 베이스를 가열하는 제 2 가열 장치를 더 구비하는 반도체 장치의 제조 장치.
  4. 제 2 항에 있어서,
    상기 베이스를 가열하는 제 2 가열 장치를 더 구비하는 반도체 장치의 제조 장치.
KR1020160173409A 2016-02-05 2016-12-19 반도체 장치의 제조 장치 KR101858368B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016020883A JP6390978B2 (ja) 2016-02-05 2016-02-05 半導体装置の製造装置
JPJP-P-2016-020883 2016-02-05

Publications (2)

Publication Number Publication Date
KR20170093690A true KR20170093690A (ko) 2017-08-16
KR101858368B1 KR101858368B1 (ko) 2018-05-15

Family

ID=59542737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160173409A KR101858368B1 (ko) 2016-02-05 2016-12-19 반도체 장치의 제조 장치

Country Status (4)

Country Link
JP (1) JP6390978B2 (ko)
KR (1) KR101858368B1 (ko)
CN (1) CN107045988B (ko)
TW (1) TWI627683B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210049590A (ko) * 2019-10-25 2021-05-06 정라파엘 칩 본딩 장치
KR20210082514A (ko) * 2018-11-01 2021-07-05 야마하 모터 로보틱스 홀딩스 가부시키가이샤 전자 부품 실장 장치
KR20210090895A (ko) * 2020-01-13 2021-07-21 정라파엘 이송 유닛 및 이를 포함하는 칩 본딩 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107734957A (zh) * 2017-10-11 2018-02-23 广州煌牌自动设备有限公司 一种集成定位识别相机的贴片头部装置
CN107734958A (zh) * 2017-10-11 2018-02-23 广州煌牌自动设备有限公司 一种全透明的贴片机吸嘴
CN108155125B (zh) * 2017-12-25 2020-07-21 北京中电科电子装备有限公司 一种半导体芯片贴片装置
JP7181027B2 (ja) * 2018-08-29 2022-11-30 ヤマハ発動機株式会社 認識装置、表面実装機および認識対象の位置認識方法
JP7112341B2 (ja) * 2019-01-23 2022-08-03 東レエンジニアリング株式会社 実装装置および実装方法
CN111669961A (zh) * 2019-03-06 2020-09-15 苏州旭创科技有限公司 用于自动贴片机的吸嘴及自动贴片机
JP7291577B2 (ja) * 2019-08-28 2023-06-15 芝浦メカトロニクス株式会社 移送装置および実装装置
CN113053765A (zh) * 2021-03-08 2021-06-29 常州雷射激光设备有限公司 一种用于半导体二极管芯片的检测设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003041478A1 (fr) * 2001-11-05 2003-05-15 Toray Engineering Co., Ltd. Procede et dispositif de montage
KR101065899B1 (ko) * 2002-04-04 2011-09-19 토레이 엔지니어링 컴퍼니, 리미티드 얼라이먼트 방법 및 그 방법을 이용한 실장 방법
JP4315752B2 (ja) * 2003-08-21 2009-08-19 Ｊｕｋｉ株式会社 電子部品実装装置
IT1392992B1 (it) * 2009-02-23 2012-04-02 Applied Materials Inc Procedimento e apparecchiatura per la stampa serigrafica di uno schema a strato multiplo
JP5288411B2 (ja) * 2009-09-24 2013-09-11 ボンドテック株式会社 アライメント装置
JP5854375B2 (ja) * 2010-12-24 2016-02-09 ボンドテック株式会社 接合装置および接合方法
TWI517449B (zh) * 2013-10-08 2016-01-11 隆達電子股份有限公司 透鏡以及光源模組組裝系統

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210082514A (ko) * 2018-11-01 2021-07-05 야마하 모터 로보틱스 홀딩스 가부시키가이샤 전자 부품 실장 장치
KR20210049590A (ko) * 2019-10-25 2021-05-06 정라파엘 칩 본딩 장치
KR20210090895A (ko) * 2020-01-13 2021-07-21 정라파엘 이송 유닛 및 이를 포함하는 칩 본딩 장치

Also Published As

Publication number Publication date
JP6390978B2 (ja) 2018-09-19
CN107045988A (zh) 2017-08-15
TW201740472A (zh) 2017-11-16
JP2017139411A (ja) 2017-08-10
KR101858368B1 (ko) 2018-05-15
CN107045988B (zh) 2019-04-19
TWI627683B (zh) 2018-06-21

Similar Documents

Publication Publication Date Title
KR101858368B1 (ko) 반도체 장치의 제조 장치
KR101944176B1 (ko) 부품 실장 장치
US11062964B2 (en) Method for manufacturing semiconductor device, and mounting apparatus
JP6991614B2 (ja) 部品実装システムおよび部品実装方法
CN107371360B (zh) 部件安装装置
KR102034481B1 (ko) 전자 부품의 실장 방법 및 실장 장치
JP2012248728A (ja) ダイボンダ及びボンディング方法
JP2014045011A (ja) 基板支持システム
JP5508575B2 (ja) チップ搭載方法およびチップ搭載装置
JP5391007B2 (ja) 電子部品の実装装置及び実装方法
JP6388338B2 (ja) 電子部品装着装置および電子部品装着方法
CN112867386B (zh) 自动贴片装置及其吸嘴和自动贴片方法
KR102066386B1 (ko) 부품 실장 장치
JP2009158876A (ja) 実装方法および実装装置
KR102122038B1 (ko) 본딩 툴과 이를 포함하는 다이 본딩 장치 및 이를 이용하는 다이 본딩 방법
JP2020119966A (ja) 実装装置
JP2023118447A (ja) 部品実装装置
JP2022071993A (ja) 電子部品接合装置
CN115881600A (zh) 铺贴装置
JP2023118442A (ja) 部品実装装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant