KR20170090978A

KR20170090978A - 테스트 기능을 갖는 디스플레이 장치 및 그 구동 회로 및 구동 방법

Info

Publication number: KR20170090978A
Application number: KR1020160108996A
Authority: KR
Inventors: 취엔-충 첸; 슁-센 후앙
Original assignee: 리치테크 테크놀로지 코포레이션
Priority date: 2016-01-29
Filing date: 2016-08-26
Publication date: 2017-08-08
Also published as: KR101930593B1; US9947283B2; TWI595466B; CN107025887A; US20170221440A1; US10170070B2; TW201727607A; US20180197498A1; CN107025887B

Abstract

본 발명은, 패널 부하 라인을 포함하고 스캐닝 디스플레이 동작을 수행하는 디스플레이 패널 회로; 및 패널 구동 회로를 포함하는 디스플레이 장치를 제공한다. 상기 패널 구동 회로는 타이밍 제어 회로에 의해 생성된 디스플레이 제어 신호에 따라 적어도 테스트 페이즈와 스캐닝 디스플레이 페이즈를 결정하고, 상기 테스트 페이즈는 상기 패널 구동 회로가 상기 스캐닝 디스플레이 동작을 수행하지 않는 부분적인 시간 기간이다. 상기 패널 구동 회로는 상기 패널 부하 라인에 테스트 구동 신호를 생성하고, 미리 결정된 테스트 명령에 따라 상기 테스트 페이즈 동안 상기 디스플레이 패널 회로의 전자적 특성을 검출하고 그 실패 항목을 결정한다. 상기 패널 구동 회로는 상기 스캐닝 디스플레이 페이즈 동안 상기 디스플레이 제어 신호에 따라 상기 스캐닝 디스플레이 동작을 위한 디스플레이 구동 신호를 상기 패널 부하 라인에 생성한다.

Description

테스트 기능을 갖는 디스플레이 장치 및 그 구동 회로 및 구동 방법{DISPLAY APPARATUS WITH TESTING FUNCTIONS AND DRIVING CIRCUIT AND DRIVING METHOD THEREOF}

본 발명은 2016년 1월 29일에 출원된 US 62/289005의 우선권을 주장한다.

본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 테스트 기능을 갖는 디스플레이 장치에 관한 것이다. 본 발명은 또한 디스플레이 장치의 구동 회로 및 구동 방법에 관한 것이다.

도 1은, US 2013/0328854에 개시된 종래 기술의 디스플레이 장치(디스플레이 장치(300))로서, 프로세서(370)가 입력 전압과 출력 전압을 모니터링하여 디스플레이 전압(VOD)이 단락되었는지 여부를 결정하고; 만약 단락된 경우, 전력 스위칭 디바이스가 턴오프(turn off)되어 디스플레이 전압(VOD)을 차단(cut off)하는, 디스플레이 장치를 도시한다.

도 1에 있는 종래 기술은 입력 전압과 출력 전압을 모니터링하는 것에 의해서만 디스플레이 전압(VOD)이 단락되었는지 여부를 결정하기 때문에, 이 종래 기술은 큰 단락 전류를 검출해야만 보호를 트리거할 수 있어서; 이 종래 기술은 단락 전류보다 훨씬 더 적은 양의 누설 전류와 같은 실패 항목(failure item)을 효과적으로 검출할 수 없다는 단점을 가지고 있다. 이 종래 기술의 다른 단점은 디스플레이 전압(VOD)이 단락되었는지 여부를 검출하는 타이밍이 매우 융통성이 없고, 이 종래 기술은 여러 테스트 패턴을 능동적으로 제공하고 실행할 수 없다는 것이다.

도 2는, US 8643993에 개시된 디스플레이 장치를 위한 종래 기술의 단락 검출 회로(단락 검출 회로(10))로서, 이 단락 검출 회로(10)는 구동 스위치(101)의 전류가 과도하게 높은지를 검출하고 단락 검출 신호를 생성하는, 단락 검출 회로를 도시한다.

도 2에 있는 종래 기술은 단락 검출 회로(10)가 디스플레이 제어 신호(도면에 있는 제어 신호)의 사이클 기간(cycle period)의 짧은 윈도우 내에서 구동 스위치(P1)의 전류가 과도하게 높은지 여부를 수동으로만 검출할 수 있고; 이 종래 기술은 검출 타이밍을 융통성 있게 결정할 수 없어서, 여러 테스트 패턴을 능동적으로 제공하거나 실행할 수 없다는 단점을 가지고 있다.

도 3은, US 8643993에 개시된 과전류 보호를 갖는 종래 기술의 디스플레이 장치로서, 과전류 보호 회로(700)는 클록 신호의 선두 에지(leading edge)에서 디스플레이 패널을 구동하는 클록 신호의 과전류를 검출하고, 필요시 액션(action)을 취하는, 디스플레이 장치를 도시한다.

도 3에 있는 종래 기술은 과전류 보호 회로(700)가 짧은 윈도우 내에서만 클록 신호의 과전류를 검출할 수 있어서; 이 종래 기술은 검출 타이밍을 융통성 있게 결정할 수 없어서, 여러 테스트 패턴을 능동적으로 제공하거나 실행할 수 없다는 단점을 가지고 있다.

도 1, 도 2 및 도 3에 있는 종래 기술에 비해, 본 발명은 비-디스플레이 구동 기간 동안 융통성 있는 타이밍에 여러 테스트 패턴을 제공하여 디스플레이 장치를 테스트할 수 있다는 잇점을 구비한다. 그리하여 본 발명은 모든 전술된 종래 기술에 비해 더 많은 유형의 실패 항목을 검출할 수 있고 실패를 검출하는데 더 높은 감도를 제공한다.

일 관점으로부터, 본 발명은, 디스플레이 장치로서, 패널 부하 라인을 포함하는 디스플레이 패널 회로로서, 상기 디스플레이 패널 회로는 스캐닝 디스플레이 동작을 동작가능하게 실행하도록 구성된, 상기 디스플레이 패널 회로; 및 타이밍 제어 회로에 의해 생성된 디스플레이 제어 신호에 따라 그리고 구동 전력 회로에 의해 생성된 구동 전압 및/또는 구동 전류에 따라 패널 부하 구동 신호를 동작가능하게 생성하도록 구성된 패널 구동 회로를 포함하고, 상기 패널 부하 구동 신호는 상기 패널 부하 라인에 결합되고 상기 디스플레이 패널 회로를 구동하고, 상기 패널 부하 구동 신호는 테스트 구동 신호와 디스플레이 구동 신호를 포함하고; 상기 패널 구동 회로는, 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈(test phase)를 결정하거나, 또는 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈와 스캐닝 디스플레이 페이즈를 결정하고, 상기 테스트 페이즈에 있는지 여부를 나타내는 페이즈 결정 신호를 생성하는 페이즈 결정 회로로서, 상기 테스트 페이즈는 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 실행하지 않는 기간 부분인, 상기 페이즈 결정 회로; 구동 스위치 회로를 포함하는 구동 스테이지 회로; 및 구동 논리 회로를 포함하고, 상기 구동 논리 회로는, 상기 디스플레이 제어 신호와 상기 페이즈 결정 신호에 따라, 다음 구동 동작, 즉: (A) 상기 스캐닝 디스플레이 페이즈가 존재할 때, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 수행하도록 상기 패널 부하 라인을 구동하는 상기 디스플레이 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 스위치 제어 신호를, 상기 스캐닝 디스플레이 페이즈 동안, 상기 디스플레이 제어 신호에 따라, 생성하는 동작; 및 (B) 상기 테스트 페이즈 내 부분적인 시간 기간 동안, 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 상기 스위치 제어 신호를 테스트 명령에 따라 생성하는 동작을 동작가능하게 수행하도록 구성되고, 상기 테스트 명령은 미리 결정된 테스트 명령이거나 또는 프로그래밍가능한 테스트 명령인 것을 특징으로 하는 디스플레이 장치를 제공한다.

일 실시예에서, 상기 패널 구동 회로는, 상기 테스트 명령에 따라 상기 테스트 페이즈 내 상기 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 동작가능하게 검출하고, 상기 디스플레이 패널 회로에 실패 항목이 존재하는지 여부를 결정하고, 상기 실패 항목이 존재하는 결정에 대응하여 실패 상태 플래그를 생성하도록 구성된 검출 및 결정 회로를 더 포함하고; 상기 검출 및 결정 회로는, 상기 전기적 특성을 동작가능하게 검출하여 검출 비교 결과를 생성하도록 구성된 검출 비교 회로; 및 상기 검출 비교 결과에 따라 상기 실패 항목이 존재하는지 여부를 동작가능하게 결정하고 상기 실패 상태 플래그를 생성하도록 구성된 검출 논리 회로를 더 포함하고; 상기 구동 스테이지 회로는 상기 실패 상태 플래그가 상기 실패 항목이 존재하는 것을 나타낼 때 상기 디스플레이 구동 신호를 생성하는 것을 중지시켜, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 중지하게 한다.

일 실시예에서, 상기 전기적 특성은 상기 패널 부하 라인의 부하 라인 전압, 부하 라인 전압 변화율, 부하 라인 전류, 및/또는 부하 라인 전류 변화율 중 하나 이상을 포함하고; 상기 실패 항목은 상기 디스플레이 패널 회로의 단락, 누설 전류, 및/또는 과전류 중 하나 이상을 포함한다.

일 실시예에서, 상기 검출 및 결정 회로는 상기 스캐닝 디스플레이 페이즈 내 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 더 검출하고, 상기 디스플레이 패널 회로에 실패 항목이 존재하는지를 결정하고, 상기 실패 상태 플래그를 생성한다.

일 실시예에서, 상기 구동 전압은 구동 높은 전압과 구동 낮은 전압을 포함하고, 상기 구동 스위치 회로는 양의 구동 스위치와 음의 구동 스위치를 포함하고, 상기 양의 구동 스위치와 상기 음의 구동 스위치는 상기 스위치 제어 신호에 따라 상기 구동 높은 전압과 상기 구동 낮은 전압을 각각 동작가능하게 스위칭하여 상기 패널 부하 구동 신호를 생성하도록 구성되고; 상기 검출 비교 회로는 양의 검출 회로와 음의 검출 회로를 포함하고, 상기 양의 검출 회로는 상기 패널 부하 라인의 전기적 특성과 상기 구동 높은 전압에 따라 상기 검출 비교 결과를 동작가능하게 생성하도록 구성되고, 상기 음의 검출 회로는 상기 패널 부하 라인의 전기적 특성과 상기 구동 낮은 전압에 따라 상기 검출 비교 결과를 동작가능하게 생성하도록 구성된다.

일 실시예에서, 상기 디스플레이 장치는 보호를 요구하는 다른 구동 스테이지 회로를 더 포함하고, 상기 디스플레이 패널 회로는 보호를 요구하는 다른 패널 부하 라인을 더 포함하고, 상기 보호를 요구하는 구동 스테이지 회로와 상기 보호를 요구하는 패널 부하 라인은 상기 테스트 구동 신호를 수신하는 것을 회피할 것을 요구하고; 상기 보호를 요구하는 구동 스테이지 회로는 상기 디스플레이 제어 신호에 따라 보호를 요구하는 다른 패널 부하 구동 신호를 동작가능하게 생성하도록 구성되고, 상기 보호를 요구하는 패널 부하 구동 신호는 상기 스캐닝 디스플레이 동작을 수행하도록 상기 디스플레이 패널 회로를 구동하기 위해 상기 보호를 요구하는 패널 부하 라인에 결합되고; 상기 구동 논리 회로는 상기 페이즈 결정 신호에 따라 테스트 페이즈 마스킹 신호(test phase mask signal)를 더 생성하고, 상기 보호를 요구하는 구동 스테이지 회로는 상기 구동 논리 회로에 의해 생성된 상기 테스트 페이즈 마스킹 신호에 따라 상기 테스트 페이즈 동안 상기 디스플레이 제어 신호를 마스킹하여, 상기 보호를 요구하는 구동 스테이지 회로가 상기 보호를 요구하는 패널 부하 구동 신호를 생성하는 것을 중지시켜, 이에 의해 상기 디스플레이 패널 회로가 상기 디스플레이 구동 동작을 중지하게 한다.

일 실시예에서, 상기 구동 논리 회로는 상기 테스트 페이즈 내 적어도 제1 부분적인 시간 기간 동안 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하고; 상기 검출 및 결정 회로는 상기 테스트 페이즈 내 적어도 제2 부분적인 시간 기간 동안 상기 전기적 특성을 검출하고, 상기 실패 항목이 존재하는지 여부를 결정하고, 상기 실패 상태 플래그를 생성한다.

일 실시예에서, 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간은 다음 관계, 즉: (A) 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간이 동시에 시작하고 종료하는 관계; 및 (B) 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간을 포함하고, 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간보다 더 늦게 종료하는 관계 중 하나의 관계를 구비한다.

일 실시예에서, 상기 테스트 페이즈는 다음 시간 기간, 즉: (1) 초기화 페이즈의 부분적인 시간 기간으로서, 상기 초기화 페이즈는, 상기 디스플레이 장치의 전력 소스가 미리 결정된 동작 전압 임계값을 초과하여 상승할 때로부터 시작하고, 상기 스캐닝 디스플레이 페이즈의 첫 번째 실행의 시작 시간에 종료하는 시간 기간인, 상기 초기화 페이즈의 부분적인 시간 기간; (2) 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간으로서, 상기 디스플레이 프레임 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 디스플레이 프레임들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간; 및 (3) 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간으로서, 상기 스캐닝 라인 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 스캐닝 라인들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간 중 적어도 하나의 시간 기간을 포함한다.

일 실시예에서, 상기 디스플레이 제어 신호는 디스플레이 프레임 동기화 신호 및/또는 스캐닝 라인 동기화 신호를 포함하고; 상기 페이즈 결정 회로는 상기 테스트 페이즈를 결정하고, 상기 디스플레이 프레임 동기화 신호 및/또는 상기 스캐닝 라인 동기화 신호에 따라 상기 테스트 페이즈 결정 신호를 생성한다.

일 실시예에서, 상기 페이즈 결정 회로는 테스트 모드 신호에 따라 상기 테스트 페이즈를 결정하고 및/또는 상기 테스트 명령을 생성한다.

다른 관점으로부터, 본 발명은, 타이밍 제어 회로에 의해 생성된 디스플레이 제어 신호에 따라 그리고 구동 전력 회로에 의해 생성된 구동 전압 및/또는 구동 전류에 따라 패널 부하 구동 신호를 생성하는 것에 의해 디스플레이 장치를 동작가능하게 구동하도록 구성된 패널 구동 회로로서, 상기 디스플레이 장치는 스캐닝 디스플레이 동작을 동작가능하게 실행하도록 구성된 디스플레이 패널 회로를 포함하고, 상기 디스플레이 패널 회로는 패널 부하 라인을 포함하고, 상기 패널 부하 구동 신호는 상기 디스플레이 장치의 상기 디스플레이 패널 회로의 상기 패널 부하 라인에 결합되고, 상기 패널 구동 회로는, 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈를 결정하거나, 또는 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈와 스캐닝 디스플레이 페이즈를 결정하고, 상기 테스트 페이즈에 있는지 여부를 나타내는 페이즈 결정 신호를 생성하는 페이즈 결정 회로로서, 상기 테스트 페이즈는 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 실행하지 않는 기간 부분인, 상기 페이즈 결정 회로; 구동 스위치 회로를 포함하는 구동 스테이지 회로; 및 구동 논리 회로를 포함하고, 상기 구동 논리 회로는, 상기 디스플레이 제어 신호와 상기 페이즈 결정 신호에 따라 다음 구동 동작, 즉: (A) 상기 스캐닝 디스플레이 페이즈가 존재할 때, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 수행하도록 상기 패널 부하 라인을 구동하는 상기 디스플레이 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 스위치 제어 신호를, 상기 스캐닝 디스플레이 페이즈 동안, 상기 디스플레이 제어 신호에 따라, 생성하는 동작; 및 (B) 상기 테스트 페이즈 내 부분적인 시간 기간 동안, 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 상기 스위치 제어 신호를 테스트 명령에 따라 생성하는 동작을 동작가능하게 수행하도록 구성되고, 상기 테스트 명령은 미리 결정된 테스트 명령이거나 또는 프로그래밍가능한 테스트 명령인 것을 특징으로 하는 패널 구동 회로를 제공한다.

또 다른 관점으로부터, 본 발명은, 디스플레이 장치를 구동하는 구동 방법으로서, 상기 디스플레이 장치는 스캐닝 디스플레이 동작을 동작가능하게 실행하도록 구성된 디스플레이 패널 회로를 포함하고, 상기 디스플레이 패널 회로는 패널 부하 라인을 포함하고, 상기 패널 부하 구동 신호는 상기 디스플레이 장치의 상기 디스플레이 패널 회로의 상기 패널 부하 라인에 결합되고, 상기 구동 방법은, 타이밍 제어 회로에 의해 생성된 디스플레이 제어 신호에 따라 그리고 구동 전력 회로에 의해 생성된 구동 전압 및/또는 구동 전류에 따라 패널 부하 구동 신호를 생성하는 단계; 및 상기 디스플레이 패널 회로를 구동하는 상기 패널 부하 구동 신호를 상기 패널 부하 라인에 결합시키는 단계로서, 상기 패널 부하 구동 신호는 테스트 구동 신호와 디스플레이 구동 신호를 포함하는, 상기 패널 부하 구동 신호를 상기 패널 부하 라인에 결합시키는 단계를 포함하고; 상기 패널 부하 구동 신호를 생성하는 단계는, 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈를 결정하거나, 또는 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈와 스캐닝 디스플레이 페이즈를 결정하는 단계; 및 상기 디스플레이 제어 신호에 따라 다음 구동 동작들, 즉: (A) 상기 스캐닝 디스플레이 페이즈가 존재할 때, 상기 스캐닝 디스플레이 페이즈 동안, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 수행하도록 상기 패널 부하 라인을 구동하는 상기 디스플레이 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는 동작; 및 (B) 상기 테스트 페이즈 내 부분적인 시간 기간 동안, 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는 동작을 수행하는 단계를 포함하고, 상기 테스트 명령은 미리 결정된 테스트 명령이거나 또는 프로그래밍가능한 테스트 명령인, 구동 방법을 제공한다.

일 실시예에서, 상기 구동 방법은, 상기 테스트 명령에 따라 상기 테스트 페이즈 내 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 검출하여 검출 비교 결과를 생성하는 단계; 상기 검출 비교 결과에 따라 상기 실패 항목이 존재하는지 여부를 결정하는 단계; 상기 실패 항목이 존재하는 결정에 대응하여 실패 상태 플래그를 생성하는 단계; 및 상기 실패 상태 플래그가 상기 실패 항목이 존재하는 것을 나타낼 때, 상기 디스플레이 구동 신호를 생성하는 것을 중지시켜, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 중지하게 하는 단계를 더 포함한다.

일 실시예에서, 상기 구동 방법은, 상기 테스트 명령에 따라 상기 스캐닝 디스플레이 페이즈 내 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 검출하여 검출 비교 결과를 생성하는 단계; 상기 검출 비교 결과에 따라 상기 실패 항목이 존재하는지 여부를 결정하는 단계; 및 상기 실패 항목이 존재하는 결정에 대응하여 실패 상태 플래그를 생성하는 단계를 더 포함한다.

일 실시예에서, 상기 디스플레이 장치는 보호를 요구하는 다른 구동 스테이지 회로를 더 포함하고, 상기 디스플레이 패널 회로는 보호를 요구하는 다른 패널 부하 라인을 더 포함하고, 상기 보호를 요구하는 구동 스테이지 회로와 상기 보호를 요구하는 패널 부하 라인은 상기 테스트 구동 신호를 수신하는 것을 회피할 것을 요구하고; 상기 보호를 요구하는 구동 스테이지 회로는 상기 디스플레이 제어 신호에 따라 보호를 요구하는 다른 패널 부하 구동 신호를 동작가능하게 생성하도록 구성되고, 상기 보호를 요구하는 패널 부하 구동 신호는 상기 스캐닝 디스플레이 동작을 수행하도록 상기 디스플레이 패널 회로를 구동하기 위해 상기 보호를 요구하는 패널 부하 라인에 결합되고; 상기 구동 방법은, 상기 테스트 페이즈 동안 상기 디스플레이 제어 신호를 마스킹하여, 상기 보호를 요구하는 패널 부하 구동 신호를 생성하는 것을 중지시켜, 상기 디스플레이 패널 회로가 상기 디스플레이 구동 동작을 중지하게 하는 단계를 더 포함한다.

본 발명의 목적, 기술적 상세, 특징, 및 효과는 하기 실시예의 이하의 상세한 설명에 대해 더 잘 이해될 수 있을 것이다.

도 1은 단락 보호를 갖는 종래 기술의 디스플레이 장치의 블록도.
도 2는 디스플레이 장치를 위한 종래 기술의 단락 검출 회로의 개략도.
도 3은 과전류 보호를 갖는 종래 기술의 디스플레이 장치의 개략도.
도 4a는 본 발명에 따른 테스트 기능을 갖는 디스플레이 장치의 일 실시예의 블록도.
도 4b는 본 발명에 따른 테스트 기능을 갖는 디스플레이 장치의 디스플레이 패널 회로의 일 실시예의 개략도.
도 5는 본 발명에 따른 테스트 기능을 갖는 디스플레이 장치의 보다 특정 실시예의 개략도.
도 6a는 종래 기술의 시뮬레이션 파형을 도시하는 도면.
도 6b는 본 발명에 따른 테스트 기능을 갖는 디스플레이 장치의 시뮬레이션 파형을 도시하는 도면.
도 7a는 종래 기술의 시뮬레이션 파형을 도시하는 도면.
도 7b는 본 발명에 따른 테스트 기능을 갖는 디스플레이 장치의 시뮬레이션 파형을 도시하는 도면.
도 8 내지 도 11은 본 발명에 따른 테스트 기능을 갖는 디스플레이 장치의 시뮬레이션 파형을 도시하는 도면.
도 12는 본 발명에 따른 테스트 기능을 갖는 디스플레이 장치의 일 실시예의 블록도.

본 발명의 상세한 설명에 걸쳐 참조되는 도면은 회로와 신호 파형 사이의 상호 관계를 단지 예시적으로 도시하기 위한 것일 뿐, 실제 축척에 따라 도시된 것은 아니다.

도 4a는 본 발명에 따른 디스플레이 장치(디스플레이 장치(1))의 일 실시예를 도시한다. 디스플레이 장치(1)는 디스플레이 패널 회로(30)(예를 들어 TFT LCD 디스플레이 패널이지만 이것으로 제한되지 않음)와 패널 구동 회로(20)를 포함하고, 여기서 패널 디스플레이 드라이버 회로(20)는 구동 스테이지 회로(21)를 포함하고, 디스플레이 패널 회로(30)는 패널 부하 라인(MPNL)을 포함한다. 패널 디스플레이 드라이버 회로(20)는 타이밍 제어 회로(50)에 의해 생성된 디스플레이 제어 신호(DCTRL)에 따라 구동 스테이지 회로(21)를 제어하여, 구동 전력 회로(40)에 의해 생성된 구동 전압(VDRV) 및/또는 구동 전류(IDRV)를 스위칭하고 패널 부하 구동 신호(MPLDS)를 생성하며, 이 패널 부하 구동 신호(MPLDS)는 디스플레이 패널 회로(30)를 구동하기 위해 패널 부하 라인(MPNL)으로 송신된다. 디스플레이 패널 회로(30)는 스캐닝 디스플레이 동작을 실행하도록 구성되고; 스캐닝 디스플레이 동작에서, 디스플레이 패널 회로(30)는 예를 들어 스캐닝 디스플레이 라인 또는 스캐닝 디스플레이 프레임에 의해 이미지를 디스플레이할 수 있다.

일 실시예에서, 디스플레이 부하 라인(MPNL)은 예를 들어 LCD 디스플레이 패널의 게이트 라인(GL) 또는 소스 라인(SL)일 수 있으나 이들로 제한되지 않는다. 일 실시예에서 디스플레이 패널 회로(도 4b에 도시된 디스플레이 패널 회로(30)')는 어레이 상의 게이트-드라이버(gate-driver on array)(GOA)(31)를 포함하고, 이 디스플레이 패널 부하 라인(MPNL)은 어레이 상의 게이트-드라이버(GOA)(31)의 게이트 구동 입력 신호일 수 있고, 이 게이트 구동 입력 신호는 예를 들어 GOA(31)의 시프트 레지스터(미도시)의 입력 신호일 수 있으나 이것으로 제한되지 않는다.

디스플레이 패널 회로의 패널 부하 라인(MPNL) 또는 다른 성분(component)은 예를 들어 제조 공정에 의해 야기될 수 있는 단락 또는 누설과 같은 결함을 구비할 수 있다. 특정 결함 디스플레이 패널은 제조 공정 동안 테스터에 의해 검출되고 스크리닝될 수 있다. 그러나, 예를 들어 전술된 종래 기술의 제한으로 인해 제조 공정 동안 검출되거나 스크리닝될 수 없는 특정 비율의 결함 디스플레이 패널이 여전히 존재한다. 이 결함은 예를 들어 사용 시간 기간 동안 패널 부하 라인(MPNL) 또는 다른 성분에 인가되는 고전압 등으로 인해 더 악화되어, 단락과 같은 실패를 초래할 수 있고; 일부 심각한 상태에서, 이러한 실패는 연기 또는 화염을 야기하여 사용자를 위험하게 할 수도 있다. 이 문제를 해결하기 위해, 본 발명은 사용자의 안전을 보장하기 위해 디스플레이 패널을 사용하는 동안 연속적으로 수행될 수 있는 실패를 검출하는 방법을 제공하고, 본 방법은 더 높은 검출 감도로 더 많은 유형의 실패 항목을 검출할 수 있다.

도 4a를 참조하면, 본 발명의 디스플레이 장치(1)에서, 패널 부하 구동 신호는 테스트 구동 신호(TDS)와 디스플레이 구동 신호(DDS)를 포함하고, 여기서 테스트 구동 신호(TDS)와 디스플레이 구동 신호(DDS)는 병렬로 (동시에 공존하는) 또는 직렬로 (시간-분할된 배열로) 패널 부하 구동 신호(MPLDS)에 존재할 수 있다. 패널 디스플레이 드라이버 회로(20)는 페이즈(phase) 결정 회로(22), 구동 논리 회로(23), 및 검출 및 결정 회로(24)를 더 포함한다.

페이즈 결정 회로(22)는 적어도 테스트 페이즈(test phase)를 결정하고, 또한 스캐닝 디스플레이 페이즈를 결정할 수 있다. 즉, 보다 구체적으로, 디스플레이 패널 회로(30)는, 디스플레이 장치(1)가 사용되는 동안 또는 디스플레이 장치(1)가 사용되지 않는 동안, 테스트를 수행할 수 있다. 디스플레이 장치(1)가 사용되지 않는 동안 테스트를 수행할 때, 테스트 페이즈에 진입할지 여부를 결정하는데 페이즈 결정 회로(22)만이 요구된다. 디스플레이 장치(1)가 사용되는 동안 테스트를 수행할 때, 페이즈 결정 회로(22)는 테스트 페이즈에 진입할지 또는 스캐닝 디스플레이 페이즈에 진입할지 여부를 결정할 수 있다. 사용되지 않는 동안 테스트를 수행할 때, 전술된 디스플레이 구동 신호(DDS)는 널(null)이거나 또는 생략될 수 있다(존재하지 않을 수 있다). 페이즈 결정 회로(22)는 적어도 제1 상태와 제2 상태를 포함하는 페이즈 결정 신호(PS)를 생성할 수 있고, 여기서 제1 상태는 전술된 테스트 페이즈를 나타내고, 제2 상태는 스캐닝 디스플레이 페이즈를 나타내거나 또는 테스트 페이즈에 있지 않다. 일 실시예에서, 페이즈 결정 신호는 디지털 신호일 수 있고, 여기서 높은 레벨과 낮은 레벨은 전술된 2개의 상태를 각각 나타낸다.

디스플레이 제어 신호(DCTRL)와 페이즈 결정 신호(PS)에 따라, 구동 논리 회로(23)는 다음 드라이버 동작: (A) 스캐닝 디스플레이 페이즈가 존재할 때, 스캐닝 디스플레이 페이즈에서, 디스플레이가 스캐닝 디스플레이 동작을 수행하도록 상기 패널 부하 라인(MPNL)을 구동하는 디스플레이 구동 신호(DDS)를 생성하기 위해 구동 전압 및/또는 구동 전류를 스위칭하는, 구동 스테이지 회로(21)의 구동 스위치 회로(미도시)를 제어하는 스위치 제어 신호(VSW)를 디스플레이 제어 신호(DCTRL)에 따라 생성하는 동작; (B) 테스트 페이즈에서, 디스플레이 패널 회로(30)의 실패 항목(예를 들어 전기적 특성)을 테스트하기 위해 패널 부하 라인(MPNL)을 구동하는 테스트 구동 신호(TDS)를 생성하기 위해 구동 전압 및/또는 구동 전류를 스위칭하는, 구동 스테이지 회로(21)의 구동 스위치 회로(미도시)를 제어하는 스위치 제어 신호(VSW)를 테스트 명령에 따라 생성하는 동작을 수행한다. 테스트 페이즈는 디스플레이 패널 회로(30)가 스캐닝 디스플레이 동작을 실행하지 않는 기간 부분이다. 테스트 페이즈는 차후에 상세히 설명될 수 있는 여러 방식으로 구현될 수 있다. 테스트 페이즈에서, 검출 및 결정 회로(24)는 테스트 명령에 따라 패널 부하 라인의 전기적 특성을 검출하여 실패 항목이 존재하는지 여부를 결정하고, 실패 항목이 존재하는 결정에 대응하여 래치된 실패 상태 플래그(FSF)를 생성한다.

전술된 테스트 명령은 미리 결정된 테스트 명령이거나 또는 조절가능한 프로그래밍가능한 테스트 명령일 수 있다. 일 실시예에서, 테스트 명령은 디스플레이 장치 내에 내장된 (예를 들어, 페이즈 결정 회로(22) 또는 구동 논리 회로(23) 내에 저장된) 테스트 명령일 수 있다. 일 실시예에서, 테스트 명령은 도 4a에 도시된 바와 같은 테스트 모드 신호(TMS)에 따라 생성될 수 있다. 나아가, 테스트 명령은 상이한 테스트 페이즈에 대응하는 복수의 명령을 포함하는 테스트 명령 그룹일 수 있다. 테스트 명령은 예를 들어 다음 내용, 즉: 테스트 구동 신호(TDS)의 시작 시간과 기간, 검출 시작 시간과 기간, 테스트 구동 모드와 검출 모드, 실패 항목의 유형, 실패 항목을 결정하는 기준, 및 여러 실패 항목에 대응하여 취해질 액션을 포함할 수 있으나 이들로 제한되지 않는다.

전술된 전기적 특성은 예를 들어 패널 부하 라인(MPNL)의 부하 라인 전압, 및/또는 패널 부하 라인(MPNL)의 부하 라인 전압 변화율, 및/또는 패널 부하 라인(MPNL)의 부하 라인 전류, 및/또는 패널 부하 라인(MPNL)의 부하 라인 전류 변화율을 포함한다.

전술된 검출 및 결정 회로는 검출된 전기적 특성에 따라 디스플레이 패널 회로(30)의 실패 항목이 존재하는지를 결정하고, 여기서 실패 항목은 예를 들어 패널 부하 라인(MPNL)과 관련된 실패, 예를 들어, 단락, 누설, 과전압, 과전류, 및 임피던스의 비정상 변화 등일 수 있으나 이들로 제한되지 않는다.

일 실시예에서, 래치된 실패 상태 플래그(FSF)에 따라, 본 발명에 따른 디스플레이 장치는, 대응하는 보호 액션을 수행할 수 있는데, 예를 들어, 디스플레이 패널 회로(30)를 제어하여 스캐닝 디스플레이 동작을 중지시키는 액션을 수행하거나, 또는 구동 논리 회로(23)에 의해 구동 스테이지 회로(21)를 제어하여 패널 부하 라인(MPNL)에 패널 부하 구동 신호(MPLDS)를 생성하는 것을 중지시키는 액션을 수행하거나, 또는 구동 전력 회로(40)를 제어하여 구동 전압(VDRV) 및/또는 구동 전류(IDRV)를 생성하는 것을 중지시키는 액션을 수행하거나, 또는 실패를 전방 스테이지 회로, 예를 들어 타이밍 제어 회로(50) 등에 리포트하는 액션을 수행하여, 전방 스테이지 회로가 실패 항목 또는 리던던시 리페어(redundancy repair)에 대응하는 보호 액션을 취하도록 할 수도 있지만 이들 액션으로만 제한되지 않는 보호 액션을 수행할 수 있다.

도 4a를 참조하면, 일 실시예에서, 검출 및 결정 회로(24)는 검출 비교 회로(241)와 검출 논리 회로(242)를 포함하고, 여기서 검출 비교 회로(241)는 전기적 특성을 검출하여 테스트 페이즈 내 하나 이상의 부분적인 시간 기간 동안 검출 비교 결과(DCTO)를 생성한다. 일 실시예에서, 검출 비교 회로(241)는 테스트 페이즈 동안 부하 라인의 다수의 전기적 특성을 결정하여 전기적 특성의 조합을 획득하고, 이 전기적 특성의 조합을 실패 전기적 특성 임계값과 비교하여 검출 비교 결과(DCTO)를 생성하고, 여기서 이 전기적 특성의 조합은 예를 들어 부하 라인 전압, 부하 라인 전류, 및/또는 그 변화율의 함수를 포함하지만 이들로 제한되지 않는다. 예를 들어, 이 전기적 특성의 조합은 부하 라인 전압과 부하 라인 전류로부터 계산될 수 있는 부하 라인 임피던스일 수 있다. 나아가, 일 실시예에서, 검출 비교 결과(DCTO)는 전기적 특성과 그 대응하는 임계값 사이에 전술된 비교에 관한 정보를 포함할 뿐만 아니라, 검출 비교 결과(DCTO)가 임계값을 초과하는 때로부터 시간 기간과 같은 시간에 관한 정보를 포함하거나, 또는 검출 비교 결과(DCTO)가 임계값을 초과하는 횟수의 카운트와 같은 횟수에 관한 정보를 포함한다.

검출 논리 회로(242)는 전술된 검출 비교 결과(DCTO)에 따라 패널 부하 라인(MPNL)의 실패 항목을 결정하고, 실패 항목에 따라 전술된 래치된 실패 상태 플래그(FSF)를 생성한다.

래치된 실패 상태 플래그(FSF)는, 예를 들어 모든 검출 비교 결과의 논리 동작과 같은 기능에 따라 설정될 수 있으나 이것으로 제한되지 않는다. 일 실시예에서, 래치된 실패 상태 플래그(FSF)는 실패를 보여주는 검출 비교 결과(DCTO)의 누적된 카운트가 카운트 임계값을 초과할 때 실패를 나타내도록 설정될 수 있다.

본 발명의 디스플레이 장치의 일 실시예에서, 검출 및 결정 회로(24)는 생략될 수 있는 것으로 이해된다. 이 경우에, 패널 구동 회로(20)는 테스트 페이즈 동안 테스트 구동 신호(TDS)를 생성하여 디스플레이 패널에 그래픽 패턴을 생성할 수 있고, 생성된 그래픽 패턴에 따라 실패 항목이 결정될 수 있다.

또한 본 발명의 디스플레이 장치는 테스트 구동 신호(TDS)가 테스트 페이즈에서 패널 부하 라인(MPNL)을 구동하고 있는 시간 기간 동안 또는 시간 기간 후에 실패 항목을 검출하고 결정할 수 있을 뿐만 아니라, 일 실시예에서, 검출 및 결정 회로(24)는 스캐닝 디스플레이 페이즈 동안 패널 부하 라인에 대한 전기적 특성을 검출하고 실패 항목을 결정할 수 있다는 것이 주목된다.

도 5는 본 발명에 따른 디스플레이 장치(디스플레이 장치(2))의 보다 특정 실시예를 도시한다. 이 실시예에서, 패널 부하 라인(MPNL)은 MPNL_1 ~ MPNL_x를 포함하고, (여기서 x는 자연수이다, 이후 동일); 구동 전압(VDRV)은 TDHV_1/TDLV_1 ~ TDHV_x/TDLV_x를 포함하고(여기서 TDHV_1 ~ TDHV_x는 더 높은 전압 레벨인 반면, TDLV_1 ~ TDLV_x는 더 낮은 전압 레벨 또는 음의 전압 레벨이다); 패널 부하 구동 신호(MPLDS)는 MPLDS_1 ~ MPLDS_x를 포함하고; 스위치 제어 신호(VSW)는 SP1g/SN1g ~ SPxg/SNxg를 포함한다. 구동 스테이지 회로(21)의 구동 스위치 회로는 양의 구동 스위치(SP1 ~ SPx)와 음의 구동 스위치(SN1 ~ SNx)를 포함하고, 여기서 각각 쌍으로 연결된 양의 구동 스위치(SPx)와 음의 구동 스위치(SNx)는 테스트 페이즈에서 구동 전압(TDHV_1 ~ TDHV_x 및 TDLV_1 ~ TDLV_x)을 스위칭하여 하나 이상의 부분적인 시간 기간 동안 패널 부하 라인(MPNL_1 ~ MPNL_x)에 패널 부하 구동 신호(MPLDS_1 ~ MPLDS_x)를 각각 생성하도록 구성된다. TDHV_1 ~ TDHV_x는 동일하거나 또는 상이한 전압 레벨을 구비할 수 있고, TDLV_1 ~ TDLV_x는 동일하거나 또는 상이한 전압 레벨을 구비할 수 있다. 일 실시예에서, TDHV_1 ~ TDHV_x는 동일한 전압 소스에 연결되고 동일한 더 높은 전압 레벨을 구비하고, TDLV_1 ~ TDLV_x는 다른 전압 소스에 연결되고 동일한 더 낮은 전압 레벨을 구비한다.

도 5를 참조하면, 구동 스테이지 회로(21)는 다음과 같이 동작한다, 즉: (A) 스캐닝 디스플레이 페이즈의 하나 이상의 부분적인 시간 기간 동안, 구동 스테이지 회로(21)는, 스위치 제어 신호(VSW)(이 실시예에서, VSW는 대응하는 양의 구동 스위치(SP1 ~ SPx)와 음의 구동 스위치(SN1 ~ SNx)를 각각 제어하는 스위치 제어 신호(SP1g ~ SPxg)와 스위치 제어 신호(SN1g ~ SNxg)를 포함한다，이후 동일)를 통해 양의 구동 스위치(SP1 ~ SPx)와 음의 구동 스위치(SN1 ~ SNx)를 제어하여, 구동 전압(TDHV_1 ~ TDHV_x 및 TDLV_1 ~ TDLV_x)을 스위칭해서, 패널 부하 라인(MPNL_1 ~ MPNL_x)을 구동하는 디스플레이 구동 신호(DDS_1 ~ DDS_x)(전술된 DDS에 대응하는 디스플레이 구동 신호, 미도시)를 생성하여, 디스플레이 패널 회로(30)가 스캐닝 디스플레이 동작을 수행하도록 한다. (B) 테스트 페이즈의 부분적인 시간 기간 동안, 구동 스테이지 회로(21)는, 스위치 제어 신호(SP1g ~ SPxg 및 SN1g ~ SNxg)를 통해 양의 구동 스위치(SP1~SPx)와 음의 구동 스위치(SN1 ~ SNx)를 제어하여, 구동 전압 그룹(TDHV_1 ~ TDHV_x 및 TDLV_1 ~ TDLV_x)을 스위칭해서, 패널 부하 라인(MPNL_1 ~ MPNL_x)을 구동하는 테스트 구동 신호(TDS_1 ~ TDS_x)(전술된 TDS에 대응하는 테스트 구동 신호, 미도시)를 생성하여, 디스플레이 패널 회로(30)의 전기적 특성을 테스트한다.

도 5를 참조하면, 보다 특정 실시예에서, 검출 비교 회로(241)는 양의 구동 스위치(SP1 ~ SPx)에 각각 대응하는 양의 검출 회로(DCKTP_1 ~ DCKTP_x)와, 음의 구동 스위치(SN1 ~ SNx)에 각각 대응하는 음의 검출 회로(DCKTN_1 ~ DCKTN_x)를 포함한다. 테스트 페이즈의 부분적인 시간 기간 동안, 양의 검출 회로(DCKTP_1 ~ DCKTP_x)와 음의 검출 회로(DCKTN_1 ~ DCKTN_x)는 대응하는 패널 부하 라인의 전기적 특성을 검출하고 검출 비교 결과(DCTO)를 생성한다. 일 실시예에서, 양의 검출 회로(DCKTP_1 ~ DCKTP_x)와 음의 검출 회로(DCKTN_1 ~ DCKTN_x)는 구동 전압(TDHV_1 ~ TDHV_x 및 TDLV_1 ~ TDLV_x)에 따라 검출 비교 결과(DCTO)를 각각 생성한다.

일 실시예에서, 테스트 페이즈는 디스플레이 장치(예를 들어 도 4a 및 도 5에서 디스플레이 장치(1 및 2)이지만 이것으로 제한되지 않음)의 초기화 페이즈의 일부 기간 또는 전체 기간일 수 있다. 도 6a에 도시된 바와 같이, 초기화 페이즈는, 디스플레이 장치의 전력 소스(예를 들어 VIN)가 미리 결정된 동작 전압 임계값(UVLO)을 초과하여 상승할 때로부터 시작하고, 스캐닝 디스플레이 페이즈의 첫 번째 실행(first time execution)의 시작 시간에서 종료하는 시간 기간을 의미한다. 일반적으로, 동작할 준비가 되기 위한 구동 회로와 전방-스테이지(front-stage) 회로/후방-스테이지(post-stage) 회로에 (예를 들어, 초기 파라미터, 전력-업 등을 초기하는데) 초기화 페이즈가 요구된다.

도 6b는 본 발명에 따른 디스플레이 장치의 시뮬레이션 파형을 도시한다. 이 도면에 도시된 바와 같이, 이 실시예의 테스트 페이즈는 디스플레이 장치 (예를 들어 도 4a 및 도 5에서 디스플레이 장치(1 및 2))의 초기화 페이즈의 부분적인 시간 기간이다. 또한 이 도면에 도시된 바와 같이, 테스트 페이즈 동안, 본 발명에 따른 디스플레이 장치는 대응하는 패널 부하 라인(MPNL_1 ~ MPNL_x)에 테스트 구동 신호(TDS_1 ~ TDS_x)를 각각 생성하고, 전기적 특성과 실패 항목을 검출하고 결정한다.

일 실시예에서, 본 발명의 디스플레이 장치의 테스트 페이즈는 스캐닝 디스플레이 동작들 사이의 블랭킹 기간(blanking period)의 일부 또는 전부일 수 있다. 전술된 "블랭킹 기간"은 예를 들어 디스플레이 프레임 블랭킹 기간(디스플레이 프레임들 사이의 블랭킹 기간) 및/또는 스캐닝 라인 블랭킹 기간(스캐닝 라인들 사이의 블랭킹 기간)일 수 있으나 이들로 제한되지 않는다. 일례로서 도 7a에 도시된 바와 같이, 디스플레이 프레임 블랭킹 기간(n-1)은, 디스플레이 장치가 디스플레이 프레임(n-1)을 스캐닝 디스플레이하는 것을 종료할 때로부터 시작하고, 디스플레이 장치가 디스플레이 프레임(n)을 스캐닝 디스플레이하기 시작할 때 종료되는 시간 기간을 의미하고, 여기서 n은 자연수이고; 또한 디스플레이 프레임 블랭킹 기간(n) 등에 대해서도 이와 같다. 유사하게, 스캐닝 라인 블랭킹 기간(m-1)은, 디스플레이 장치가 스캐닝 라인(m-1)을 스캐닝 디스플레이하는 것을 종료할 때 시작하고, 디스플레이 장치가 스캐닝 라인(m)을 스캐닝 디스플레이하기 시작할 때 종료하는 시간 기간을 의미하고, 여기서 m은 자연수이고; 또한 스캐닝 라인 블랭킹 기간(m) 등에 대해서도 이와 같다. 일반적으로, 디스플레이 장치는 블랭킹 기간 동안 스캐닝 디스플레이 동작을 수행하지 않는다.

도 7b는 본 발명에 따른 디스플레이 장치(예를 들어 도 4a 및 도 5에서 디스플레이 장치(1 및 2))의 일 실시예의 시뮬레이션 파형을 도시한다. 도 7b에 도시된 바와 같이, 이 실시예에서, 디스플레이 프레임(n-1)은 테스트 페이즈를 포함하고, 디스플레이 장치는 대응하는 패널 부하 라인(MPNL_1 ~ MPNL_x)에 테스트 구동 신호(TDS_1 ~ TDS_x)를 각각 생성하고, 테스트 페이즈 동안 전기적 특성과 실패 항목을 검출하고 결정한다. 일 실시예에서, 본 발명에 따른 디스플레이 장치는 복수의 블랭킹 기간 동안 복수의 테스트 페이즈를 포함할 수 있다.

일 실시예에서, 디스플레이 제어 신호(DCTRL)는 디스플레이 프레임 동기화 신호 또는 스캐닝 라인 동기화 신호를 포함하고, 여기서 디스플레이 프레임 블랭킹 기간의 시작 시간과 종료 시간은 디스플레이 프레임 동기화 신호에 따라 결정될 수 있고, 스캐닝 라인 블랭킹 기간의 시작 시간과 종료 시간은 스캐닝 라인 동기화 신호에 따라 결정될 수 있다.

일 실시예에서, 본 발명에 따른 디스플레이 장치의 테스트 페이즈는 "구동 및 검출 모드"를 포함한다. 도 8을 참조하면, 본 발명에 따른 디스플레이 장치가 구동 및 검출 모드에 있을 때, 구동 스테이지 회로(예를 들어 도 4a 및 도 5에 있는 구동 스테이지 회로(21)이지만 이것으로 제한되지 않음)는 테스트 페이즈 (예를 들어 도 8에 있는 TDRV)의 부분적인 시간 기간 동안 패널 부하 라인(MPNL)을 구동하는 테스트 구동 신호(TDS)를 생성하고, 검출 및 결정 회로(예를 들어 도 4a 및 도 5에 있는 검출 및 결정 회로(24)이지만 이것으로 제한되지 않음)는 이 기간(TDRV) 동안 전기적 특성을 검출하고 패널 부하 라인(MPNL)의 실패 항목을 결정한다. 검출 및 결정 회로가 검출하고 있는 패널 부하 라인은 테스트 구동 신호에 의해 구동되는 패널 부하 라인에 대응할 수도 있고 또는 대응하지 않을 수도 있다. 예를 들어, 도 5에 도시된 디스플레이 장치에서, 일 실시예에서, 패널 부하 라인(MPNL_1)은 기간(TDRV) 동안 테스트 구동 신호(TDS_1)에 의해 구동되고, 검출 및 결정 회로는 또한 기간(TDRV) 동안 패널 부하 라인(MPNL_1)의 전기적 특성과 실패 항목을 동시에 검출한다. 일 실시예에서, 패널 부하 라인(MPNL_1)은 기간(TDRV) 동안 테스트 구동 신호(TDS_1)에 의해 구동되는 반면, 검출 및 결정 회로는 기간(TDRV) 동안 다른 패널 부하 라인(예를 들어 패널 부하 라인(MPNL_2)이지만 이것으로 제한되지 않음)의 전기적 특성과 실패 항목을 검출한다. 이외에, 도 8에 도시된 측방향 대시 라인으로 도시된 바와 같이, 일 실시예에서, 테스트 구동 신호(TDS)의 레벨은 디스플레이 구동 신호(DDS)의 레벨과는 상이할 수 있다.

일 실시예에서, 본 발명에 따른 디스플레이 장치의 테스트 페이즈는 "구동 및 연장된 검출 모드"를 포함할 수 있다. 도 9를 참조하면, 본 발명에 따른 디스플레이 장치가 구동 및 연장된 검출 모드에 있을 때, 구동 스테이지 회로(예를 들어 도 4a 및 도 5에 있는 구동 스테이지 회로(21)이지만 이것으로 제한되지 않음)는 테스트 페이즈의 부분적인 시간 기간(예를 들어 도 9에 있는 기간(TDRV)이지만 이것으로 제한되지 않음) 동안 패널 부하 라인(MPNL)을 구동하는 테스트 구동 신호(TDS)를 생성하는 반면, 검출 및 결정 회로(예를 들어 도 4a 및 도 5에 있는 검출 및 결정 회로(24)이지만 이것으로 제한되지 않음)는 전술된 전기적 특성을 검출하고, 테스트 페이즈의 다른 부분적인 시간 기간(예를 들어 도 9에 도시된 기간(TED)) 동안 실패 항목을 결정하는데, 여기서 기간(TED)은 바람직하게는 기간(TDRV) 및 연장된 시간 기간을 포함한다. 검출 및 결정 회로가 검출하고 있는 패널 부하 라인은 테스트 구동 신호에 의해 구동된 패널 부하 라인에 대응할 수도 있고 또는 대응하지 않을 수도 있다. 예를 들어, 도 5에 도시된 디스플레이 장치에서, 일 실시예에서, 패널 부하 라인(MPNL_1)은 기간(TDRV) 동안 테스트 구동 신호(TDS_1)에 의해 구동되고, 검출 및 결정 회로는 또한 기간(TED) 동안 패널 부하 라인(MPNL_1)의 전기적 특성과 실패 항목을 검출한다. 일 실시예에서, 패널 부하 라인(MPNL_1)은 기간(TDRV) 동안 테스트 구동 신호(TDS_1)에 의해 구동되는 반면, 검출 및 결정 회로는 기간(TED) 동안 다른 패널 부하 라인(예를 들어 패널 부하 라인(MPNL_2)이지만 이것으로 제한되지 않음)의 전기적 특성과 실패 항목을 검출한다.

테스트 페이즈 동안, 본 발명의 디스플레이 장치는 테스트하기 위한 단일 또는 복수의 패널 부하 라인에 테스트 구동 신호(TDS)를 인가하고, 동일한 단일 또는 복수의 패널 부하 라인에 대해 검출 및 결정을 수행할 수 있다. 예를 들어, 도 10을 참조하면, 본 발명에 따른 디스플레이 장치의 테스트 페이즈는 "단일 라인 테스트"를 포함할 수 있다. 구동 스테이지 회로는 테스트 페이즈 동안 패널 부하 라인(MPNL_x)에 테스트 구동 신호(TDS_x)를 인가하고, 검출 회로(DCKTP_x/DCKTN_x)는 패널 부하 라인(MPNL_x)을 검출하고, 여기서 구동과 검출을 위한 시간 기간은 "구동 및 검출 모드" 또는 "구동 및 연장된 검출 모드"에서와 같이 구성될 수 있다.

일 실시예에서, 본 발명에 따른 디스플레이 장치의 테스트 페이즈는 "조합 테스트 모드"를 포함할 수 있다. 구동 스테이지 회로는 테스트 페이즈 동안 대응하는 하나의 또는 복수의 패널 부하 라인(MPNL)에 하나의 또는 복수의 테스트 구동 신호(TDS)를 인가하고, 검출 및 결정 회로의 하나의 또는 복수의 검출 회로(예를 들어 양의 검출 회로/음의 검출 회로이지만 이것으로 제한되지 않음)는 하나의 또는 복수의 패널 부하 라인(MPNL)에 대해 검출을 수행한다. 검출 및 결정 회로가 검출하고 있는 하나의 또는 복수의 패널 부하 라인은 테스트 구동 신호에 의해 구동되는 하나의 또는 복수의 패널 부하 라인에 대응할 수도 있고 또는 대응하지 않을 수도 있다. 구동과 검출을 하기 위한 시간 기간은 "구동 및 검출 모드" 또는 "구동 및 연장된 검출 모드"에서와 같이 구성될 수 있다. 예를 들어, 도 11을 참조하면, 테스트 페이즈 동안, 패널 부하 라인(MPNL_1, MPNL_2, MPNL_3, 및 MPNL_x)은 패널 부하 구동 신호(MPLDS_1, MPLDS_2, MPLDS_3, 및 MPLDS_x)에 의해 구동되고, "구동 및 검출 모드" 또는 "구동 및 연장된 검출 모드"에서와 같이 구성된다. 기간(TT1) 동안, 패널 부하 구동 신호(MPLDS_1, MPLDS_2, MPLDS_3, 및 MPLDS_x)의 구동 레벨은 각각 TDHV_1, TDLV_2, TDHV_3, 및 TDLV_x이고, 동시에 검출 및 결정 회로는 검출 및 결정을 수행한다. 그리고 기간(TT2) 동안, 패널 부하 구동 신호(MPLDS_1 및 MPLDS_2)의 구동 레벨은 각각 TDHV_1 및 TDLV_2인 한편, 패널 부하 라인(MPNL_3 및 MPNL_x)은 테스트 구동 신호에 의해 구동되는 것이 아니라, 대응하는 검출 회로(DCKTP_3/DCKTN_3 및 DCKTP_x/DCKTN_x)는 여전히 기간(TT2) 동안 검출을 수행한다. 따라서, 이에 의해, 예를 들어, 테스트 구동 신호에 의해 구동되지 않는 하나의 또는 복수의 패널 부하 라인이 하나 이상의 다른 패널 부하 라인에 인가되는 테스트 구동 신호에 의해 영향을 받는 정도를 검출할 수 있다. 기간(TT3) 동안, 다른 테스트가 수행될 수 있다.

이 실시예는 본 발명의 잇점을 도시한다. 본 발명의 디스플레이 장치에서, 패널 부하 라인은, 초기화 페이즈 내 부분적인 시간 기간이거나 및/또는 디스플레이 장치가 스캐닝 디스플레이 동작을 수행하지 않는 스캐닝 블랭킹 기간 내 부분적인 시간 기간인 테스트 페이즈에서 테스트를 수행하도록 구동되어서, 그리하여, 테스트 패턴을 설계하는데 훨씬 더 큰 융통성이 존재하고; 테스트 패턴은 다양한 유형과 조합을 구비할 수 있고, 그리하여 검출될 수 있는 전기적 특성과 실패 항목이 매우 넓다. 예를 들어, 테스트 패턴은 교차-라인 테스트를 수행하여 검출 감도를 증가시키도록 설계될 수 있고; 보다 특정 예로서, 도 11을 참조하면, 기간(TT1) 동안, 패널 부하 라인(MPNL_1 및 MPNL_2)에 있는 테스트 구동 신호의 레벨은 각각 TDHV_1 및 TDLV_2일 수 있는데, 여기서 TDHV_1은 더 높은 전압 레벨인 반면, TDLV_2는 더 낮은 전압 레벨 또는 음의 전압 레벨이다. 따라서, 패널 부하 라인(MPNL_1 및 MPNL_2)들 사이에 저항 결함이 있을 때, TDHV_1과 TDLV_2 사이에 더 큰 전압 차이는 패널 부하 라인(MPNL_1 및 MPNL_2)들 사이에 더 큰 (및 그리하여 더 잘 검출가능한) 누설 전류를 생성할 수 있고, 이에 의해 패널 부하 라인(MPNL_1 및 MPNL_2)들 사이에 저항 결함이 훨씬 용이하게 검출될 수 있다. 또는 다른 예로서, 도 11을 참조하면, 기간(TT2) 동안, 패널 부하 라인(MPNL_3)은 단지 (임의의 패턴이 인가됨이 없이 판독-출력을 위해) 검출을 위한 것이고, 이는 다른 패널 부하 라인(예를 들어 MPNL_1 및 MPNL_2이지만 이것으로 제한되지 않음)을 검출하고 결정하기 위한 기초이거나 또는 시간 지연을 두고 동일한 패널 부하 라인(MPNL_3)을 검출하고 결정하기 위한 기초일 수 있다. 후자의 예로서, 패널 부하 라인(MPNL_3)은 기간(TT1) 동안 TDHV_3의 레벨을 갖는 테스트 구동 신호에 의해 구동되고, 패널 부하 라인(MPNL_3)에 대한 테스트 구동 신호의 효과는 시간 기간(TT2) 동안 검출되고 결정된다. (이 실시예에서 적용될 수 있을 뿐만 아니라 전술된 "구동 및 연장된 검출 모드"와 같은 다른 모드에서 적용될 수 있는) 지연된 검출은 부하 라인 전압 변화율 또는 부하 라인 전류 변화율과 같은 검출된 전기적 특성의 변화율을 결정하는 방식을 제공하고, 그리하여 본 발명은 여러 많은 유형의 실패 항목을 검출할 수 있다.

도 12를 참조하면, 일 실시예에서, 본 발명에 따른 디스플레이 장치(디스플레이 장치 3)는 종래의 구동 스테이지 회로(60)를 더 포함하고, 디스플레이 패널 회로(30")는 종래의 패널 부하 라인(CPNL)을 더 포함한다. "종래의"라는 용어는 종래의 패널 부하 라인(CPNL)과 종래의 구동 스테이지 회로가 디스플레이 구동 기능을 포함하지만 본 발명에 따른 전술된 테스트 구동과 검출 및 결정 기능을 포함하지 않는다는 것을 의미한다. 이런 상황 하에서, 종래의 패널 부하 라인(CPNL)과 종래의 구동 스테이지 회로가 본 발명의 여러 테스트 패턴을 수신하는 경우, 이 종래의 것은 예측할 수 없는 에러를 야기할 수 있다. 그리하여, 종래의 패널 부하 라인(CPNL)과 종래의 구동 스테이지 회로는 이 테스트 패턴을 수신하지 않도록 보호하는 것이 더 바람직하고, 그리하여 종래의 패널 부하 라인(CPNL)과 종래의 구동 스테이지 회로는 또한 "보호를 요구하는 패널 부하 라인"과 "보호를 요구하는 구동 스테이지 회로"라고 언급될 수도 있다. 종래의 구동 스테이지 회로(60)는 디스플레이 구동 동작을 수행하는 디스플레이 패널 회로(30")를 구동하는 종래의 패널 부하 구동 신호(CPLDS)를 제어 신호(DCTRL)에 따라 종래의 패널 부하 라인(CPNL)에 생성하고, 여기서 종래의 패널 부하 구동 신호(CPLDS)는 여러 테스트 구동 신호를 포함하지 않도록 보호될 것을 요구한다. 본 발명에 따라, 테스트 페이즈 동안, 디스플레이 제어 신호(DCTRL)의 일부는 테스트 페이즈 마스킹 신호(TPMSK)에 따라 마스킹되어서, 종래의 구동 스테이지 회로(60)는 지정된 기간에 디스플레이 패널 회로(30")를 구동하지 않아서, 랜덤 이미지와 같은 에러 동작이 회피되거나 또는 제어 신호(DCTRL)와 충돌이 회피될 수 있다.

본 발명은 특정 바람직한 실시예에 대하여 상당히 상세히 설명되었다. 본 상세한 설명은 예시를 위한 것일 뿐, 본 발명의 범위를 제한하려고 의도된 것이 아닌 것으로 이해된다. 전술된 실시예들은 각각 단독으로 사용될 수 있고; 본 발명의 사상 하에서, 전술된 실시예의 2개 이상이 조합으로 사용될 수 있는 것으로 이해된다. 예를 들어, 2개 이상의 실시예가 함께 사용되거나, 또는 하나의 실시예의 일부를 사용하여 다른 실시예의 대응하는 부분을 교체할 수 있다. 일례로서, 테스트 페이즈는 초기화 페이즈 동안 및 디스플레이 프레임 블랭킹 기간 동안 배열될 수 있고, 이에 의해 디스플레이 장치는 상이한 테스트 페이즈 동안 상이한 테스트 동작을 수행할 수 있다. 다음 예로서, "구동 및 검출 모드"와 "구동 및 연장된 검출 모드"가 함께 사용될 수 있다. 이 경우에, 패널 구동 회로는 전술된 대응하는 실시예의 조합으로, 전술된 모드의 조합을 실현하도록 대응하여 구성되어야 한다. 나아가, 이 기술 분야에 통상의 지식을 가진 자라면 본 발명의 사상 내에서 여러 변형과 변경을 용이하게 고안할 수 있을 것이다. 예를 들어, 테스트 페이즈는 전술된 실시예에서 초기화 페이즈 또는 디스플레이 프레임 블랭킹 기간 내 시간 기간에 배열된 반면, 사용자에 의한 설정에 따라 디스플레이되는 블랙 (블랭크) 프레임과 같은 다른 유형의 디스플레이 블랭킹 기간을 포함하는 다른 응용에서 테스트 페이즈는 이러한 블랙 프레임에 배열될 수 있다. 다음 예로서, 본 발명의 상황에서 설명되는 특정 신호에 "따라" 액션을 수행하는 것은 신호 그 자체에 따라 액션을 엄격히 수행하는 것으로 제한되지 않고, 변환된 형태 또는 신호의 스케일업된 형태 또는 스케일다운된 형태에 따라 액션을 수행할 수 있는데, 즉, 액션이 수행되기 전에 전압-전류 변환, 전류-전압 변환, 및/또는 비율 변환 등에 의해 신호가 처리될 수 있다. 본 발명의 사상은 다음 청구범위와 그 균등범위 내에 있는 것으로 해석되는 모든 이러한 변형과 변경 및 다른 변형과 변경을 포함하여야 한다.

Claims

디스플레이 장치로서,
패널 부하 라인을 포함하는 디스플레이 패널 회로로서, 상기 디스플레이 패널 회로는 스캐닝 디스플레이 동작을 동작가능하게 실행하도록 구성된, 상기 디스플레이 패널 회로; 및
타이밍 제어 회로에 의해 생성된 디스플레이 제어 신호에 따라 그리고 구동 전력 회로에 의해 생성된 구동 전압 및/또는 구동 전류에 따라 패널 부하 구동 신호를 동작가능하게 생성하도록 구성된 패널 구동 회로를 포함하고,
상기 패널 부하 구동 신호는 상기 패널 부하 라인에 결합되고 상기 디스플레이 패널 회로를 구동하고, 상기 패널 부하 구동 신호는 테스트 구동 신호와 디스플레이 구동 신호를 포함하고;
상기 패널 구동 회로는,
상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈를 결정하거나, 또는 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈와 스캐닝 디스플레이 페이즈를 결정하고, 상기 테스트 페이즈에 있는지 여부를 나타내는 페이즈 결정 신호를 생성하는 페이즈 결정 회로로서, 상기 테스트 페이즈는 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 실행하지 않는 기간 부분인, 상기 페이즈 결정 회로;
구동 스위치 회로를 포함하는 구동 스테이지 회로; 및
구동 논리 회로를 포함하고,
상기 구동 논리 회로는,
상기 디스플레이 제어 신호와 상기 페이즈 결정 신호에 따라, 다음 구동 동작, 즉:
(A) 상기 스캐닝 디스플레이 페이즈가 존재할 때, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 수행하도록 상기 패널 부하 라인을 구동하는 상기 디스플레이 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 스위치 제어 신호를, 상기 스캐닝 디스플레이 페이즈 동안, 상기 디스플레이 제어 신호에 따라, 생성하는 동작; 및
(B) 상기 테스트 페이즈 내 부분적인 시간 기간 동안, 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 상기 스위치 제어 신호를 테스트 명령에 따라 생성하는 동작
을 동작가능하게 수행하도록 구성되고, 상기 테스트 명령은 미리 결정된 테스트 명령이거나 또는 프로그래밍가능한 테스트 명령인 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 패널 구동 회로는,
상기 테스트 명령에 따라 상기 테스트 페이즈 내 상기 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 동작가능하게 검출하고, 상기 실패 항목이 존재하는지 여부를 결정하고, 상기 실패 항목이 존재하는 결정에 대응하여 실패 상태 플래그를 생성하도록 구성된 검출 및 결정 회로를 더 포함하고;
상기 검출 및 결정 회로는,
상기 전기적 특성을 동작가능하게 검출하여 검출 비교 결과를 생성하도록 구성된 검출 비교 회로; 및
상기 검출 비교 결과에 따라 상기 실패 항목이 존재하는지 여부를 동작가능하게 결정하고 상기 실패 상태 플래그를 생성하도록 구성된 검출 논리 회로를 더 포함하고;
상기 구동 스테이지 회로는 상기 실패 상태 플래그가 상기 실패 항목이 존재하는 것을 나타낼 때 상기 디스플레이 구동 신호를 생성하는 것을 중지시켜, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 중지하게 하는 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서,
상기 전기적 특성은 상기 패널 부하 라인의 부하 라인 전압, 부하 라인 전압 변화율, 부하 라인 전류, 및/또는 부하 라인 전류 변화율 중 하나 이상을 포함하고;
상기 실패 항목은 상기 디스플레이 패널 회로의 단락, 누설 전류, 및/또는 과전류 중 하나 이상을 포함하는 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서, 상기 검출 및 결정 회로는 상기 스캐닝 디스플레이 페이즈 내 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 더 검출하고, 상기 디스플레이 패널 회로에 실패 항목이 존재하는지를 결정하고, 상기 실패 상태 플래그를 생성하는 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서,
상기 구동 전압은 구동 높은 전압과 구동 낮은 전압을 포함하고, 상기 구동 스위치 회로는 양의 구동 스위치와 음의 구동 스위치를 포함하고, 상기 양의 구동 스위치와 상기 음의 구동 스위치는 상기 스위치 제어 신호에 따라 상기 구동 높은 전압과 상기 구동 낮은 전압을 각각 동작가능하게 스위칭하여 상기 패널 부하 구동 신호를 생성하도록 구성되고;
상기 검출 비교 회로는 양의 검출 회로와 음의 검출 회로를 포함하고, 상기 양의 검출 회로는 상기 패널 부하 라인의 전기적 특성과 상기 구동 높은 전압에 따라 상기 검출 비교 결과를 동작가능하게 생성하도록 구성되고, 상기 음의 검출 회로는 상기 패널 부하 라인의 전기적 특성과 상기 구동 낮은 전압에 따라 상기 검출 비교 결과를 동작가능하게 생성하도록 구성된 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서, 보호를 요구하는 다른 구동 스테이지 회로를 더 포함하고, 상기 디스플레이 패널 회로는 보호를 요구하는 다른 패널 부하 라인을 더 포함하고, 상기 보호를 요구하는 구동 스테이지 회로와 상기 보호를 요구하는 패널 부하 라인은 상기 테스트 구동 신호를 수신하는 것을 회피할 것을 요구하고; 상기 보호를 요구하는 구동 스테이지 회로는 상기 디스플레이 제어 신호에 따라 보호를 요구하는 다른 패널 부하 구동 신호를 동작가능하게 생성하도록 구성되고, 상기 보호를 요구하는 패널 부하 구동 신호는 상기 스캐닝 디스플레이 동작을 수행하도록 상기 디스플레이 패널 회로를 구동하기 위해 상기 보호를 요구하는 패널 부하 라인에 결합되고;
상기 구동 논리 회로는 상기 페이즈 결정 신호에 따라 테스트 페이즈 마스킹 신호를 더 생성하고, 상기 보호를 요구하는 구동 스테이지 회로는 상기 구동 논리 회로에 의해 생성된 상기 테스트 페이즈 마스킹 신호에 따라 상기 테스트 페이즈 동안 상기 디스플레이 제어 신호를 마스킹하여, 상기 보호를 요구하는 구동 스테이지 회로가 상기 보호를 요구하는 패널 부하 구동 신호를 생성하는 것을 중지시켜, 이에 의해 상기 디스플레이 패널 회로가 상기 디스플레이 구동 동작을 중지하게 하는 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서,
상기 구동 논리 회로는 상기 테스트 페이즈 내 적어도 제1 부분적인 시간 기간 동안 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하고;
상기 검출 및 결정 회로는 상기 테스트 페이즈 내 적어도 제2 부분적인 시간 기간 동안 상기 전기적 특성을 검출하고, 상기 실패 항목이 존재하는지 여부를 결정하고, 상기 실패 상태 플래그를 생성하는 것을 특징으로 하는 디스플레이 장치.
제7항에 있어서, 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간은 다음 관계, 즉: (A) 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간이 동시에 시작하고 종료하는 관계; 및 (B) 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간을 포함하고, 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간보다 더 늦게 종료하는 관계 중 하나의 관계를 구비하는 것을 특징으로 하는 디스플레이 장치.
제1항에 있어서, 상기 테스트 페이즈는 다음 시간 기간, 즉:
(1) 초기화 페이즈의 부분적인 시간 기간으로서, 상기 초기화 페이즈는, 상기 디스플레이 장치의 전력 소스가 미리 결정된 동작 전압 임계값을 초과하여 상승할 때로부터 시작하고, 상기 스캐닝 디스플레이 페이즈의 첫 번째 실행의 시작 시간에 종료하는 시간 기간인, 상기 초기화 페이즈의 부분적인 시간 기간;
(2) 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간으로서, 상기 디스플레이 프레임 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 디스플레이 프레임들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간; 및
(3) 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간으로서, 상기 스캐닝 라인 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 스캐닝 라인들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간
중 적어도 하나의 시간 기간을 포함하는 것을 특징으로 하는 디스플레이 장치.
제9항에 있어서,
상기 디스플레이 제어 신호는 디스플레이 프레임 동기화 신호 및/또는 스캐닝 라인 동기화 신호를 포함하고;
상기 페이즈 결정 회로는 상기 테스트 페이즈를 결정하고, 상기 디스플레이 프레임 동기화 신호 및/또는 상기 스캐닝 라인 동기화 신호에 따라 상기 테스트 페이즈 결정 신호를 생성하는 것을 특징으로 하는 디스플레이 장치.
제2항에 있어서, 상기 페이즈 결정 회로는 테스트 모드 신호에 따라 상기 테스트 페이즈를 결정하고 및/또는 상기 테스트 명령을 생성하는 것을 특징으로 하는 디스플레이 장치.
타이밍 제어 회로에 의해 생성된 디스플레이 제어 신호에 따라 그리고 구동 전력 회로에 의해 생성된 구동 전압 및/또는 구동 전류에 따라 패널 부하 구동 신호를 생성하는 것에 의해 디스플레이 장치를 동작가능하게 구동하도록 구성된 패널 구동 회로로서, 상기 디스플레이 장치는 스캐닝 디스플레이 동작을 동작가능하게 실행하도록 구성된 디스플레이 패널 회로를 포함하고, 상기 디스플레이 패널 회로는 패널 부하 라인을 포함하고, 상기 패널 부하 구동 신호는 상기 디스플레이 장치의 상기 디스플레이 패널 회로의 상기 패널 부하 라인에 결합되고,
상기 패널 구동 회로는,
상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈를 결정하거나, 또는 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈와 스캐닝 디스플레이 페이즈를 결정하고, 상기 테스트 페이즈에 있는지 여부를 나타내는 페이즈 결정 신호를 생성하는 페이즈 결정 회로로서, 상기 테스트 페이즈는 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 실행하지 않는 기간 부분인, 상기 페이즈 결정 회로;
구동 스위치 회로를 포함하는 구동 스테이지 회로; 및
구동 논리 회로를 포함하고,
상기 구동 논리 회로는,
상기 디스플레이 제어 신호와 상기 페이즈 결정 신호에 따라 다음 구동 동작, 즉:
(A) 상기 스캐닝 디스플레이 페이즈가 존재할 때, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 수행하도록 상기 패널 부하 라인을 구동하는 상기 디스플레이 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 스위치 제어 신호를, 상기 스캐닝 디스플레이 페이즈 동안, 상기 디스플레이 제어 신호에 따라, 생성하는 동작; 및
(B) 상기 테스트 페이즈 내 부분적인 시간 기간 동안, 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는, 상기 구동 스테이지 회로의 상기 구동 스위치 회로를 제어하는 상기 스위치 제어 신호를 테스트 명령에 따라 생성하는 동작
을 동작가능하게 수행하도록 구성되고, 상기 테스트 명령은 미리 결정된 테스트 명령이거나 또는 프로그래밍가능한 테스트 명령인 것을 특징으로 하는 패널 구동 회로.
제12항에 있어서,
상기 테스트 명령에 따라 상기 테스트 페이즈 내 상기 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 동작가능하게 검출하고, 상기 실패 항목이 존재하는지 여부를 결정하고, 상기 실패 항목이 존재하는 결정에 대응하여 실패 상태 플래그를 생성하도록 구성된 검출 및 결정 회로를 더 포함하고;
상기 검출 및 결정 회로는,
상기 전기적 특성을 동작가능하게 검출하여 검출 비교 결과를 생성하도록 구성된 검출 비교 회로; 및
상기 검출 비교 결과에 따라 상기 실패 항목이 존재하는지 여부를 동작가능하게 결정하고 상기 실패 상태 플래그를 생성하도록 구성된 검출 논리 회로
를 포함하고;
상기 구동 스테이지 회로는, 상기 실패 상태 플래그가 상기 실패 항목이 존재하는 것을 나타낼 때 상기 디스플레이 구동 신호를 생성하는 것을 중지시켜, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 중지하게 하는 것을 특징으로 하는 패널 구동 회로.
제13항에 있어서,
상기 전기적 특성은 상기 패널 부하 라인의 부하 라인 전압, 부하 라인 전압 변화율, 부하 라인 전류, 및/또는 부하 라인 전류 변화율 중 하나 이상을 포함하고;
상기 실패 항목은 상기 디스플레이 패널 회로의 단락, 누설 전류, 및/또는 과전류 중 하나 이상을 포함하는 것을 특징으로 하는 패널 구동 회로.
제13항에 있어서, 상기 검출 및 결정 회로는 상기 스캐닝 디스플레이 페이즈 내 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 더 검출하고, 상기 디스플레이 패널 회로에 실패 항목이 존재하는지 여부를 결정하고, 상기 실패 상태 플래그를 생성하는 것을 특징으로 하는 패널 구동 회로.
제13항에 있어서,
상기 구동 전압은 구동 높은 전압과 구동 낮은 전압을 포함하고, 상기 구동 스위치 회로는 양의 구동 스위치와 음의 구동 스위치를 포함하고, 상기 양의 구동 스위치와 상기 음의 구동 스위치는 상기 스위치 제어 신호에 따라 상기 구동 높은 전압과 상기 구동 낮은 전압을 각각 동작가능하게 스위칭하여 상기 패널 부하 구동 신호를 생성하도록 구성되고;
상기 검출 비교 회로는 양의 검출 회로와 음의 검출 회로를 포함하고, 상기 양의 검출 회로는 상기 패널 부하 라인의 전기적 특성과 상기 구동 높은 전압에 따라 상기 검출 비교 결과를 동작가능하게 생성하도록 구성되고, 상기 음의 검출 회로는 상기 패널 부하 라인의 전기적 특성과 상기 구동 낮은 전압에 따라 상기 검출 비교 결과를 동작가능하게 생성하도록 구성된 것을 특징으로 하는 패널 구동 회로.
제13항에 있어서, 상기 디스플레이 장치는 보호를 요구하는 다른 구동 스테이지 회로를 더 포함하고, 상기 디스플레이 패널 회로는 보호를 요구하는 다른 패널 부하 라인을 더 포함하고, 상기 보호를 요구하는 구동 스테이지 회로와 상기 보호를 요구하는 패널 부하 라인은 상기 테스트 구동 신호를 수신하는 것을 회피할 것을 요구하고; 상기 보호를 요구하는 구동 스테이지 회로는 상기 디스플레이 제어 신호에 따라 보호를 요구하는 다른 패널 부하 구동 신호를 동작가능하게 생성하도록 구성되고, 상기 보호를 요구하는 패널 부하 구동 신호는 상기 스캐닝 디스플레이 동작을 수행하도록 상기 디스플레이 패널 회로를 구동하기 위해 상기 보호를 요구하는 패널 부하 라인에 결합되고;
상기 구동 논리 회로는 상기 페이즈 결정 신호에 따라 테스트 페이즈 마스킹 신호를 더 생성하고, 상기 보호를 요구하는 구동 스테이지 회로는 상기 구동 논리 회로에 의해 생성된 상기 테스트 페이즈 마스킹 신호에 따라 상기 테스트 페이즈 동안 상기 디스플레이 제어 신호를 마스킹하여, 상기 보호를 요구하는 구동 스테이지 회로가 상기 보호를 요구하는 패널 부하 구동 신호를 생성하는 것을 중지시켜, 이에 의해 상기 디스플레이 패널 회로가 상기 디스플레이 구동 동작을 중지하게 하는 것을 특징으로 하는 패널 구동 회로.
제13항에 있어서,
상기 구동 논리 회로는 상기 테스트 페이즈 내 적어도 제1 부분적인 시간 기간 동안 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하고;
상기 검출 및 결정 회로는 상기 테스트 페이즈 내 적어도 제2 부분적인 시간 기간 동안 상기 전기적 특성을 검출하고, 상기 실패 항목이 존재하는지를 결정하고, 상기 실패 상태 플래그를 생성하는 것을 특징으로 하는 패널 구동 회로.
제18항에 있어서, 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간은 다음 관계, 즉: (A) 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간이 동시에 시작하고 종료하는 관계; 및 (B) 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간을 포함하고, 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간보다 더 늦게 종료하는 관계 중 하나의 관계를 구비하는 것을 특징으로 하는 패널 구동 회로.
제12항에 있어서, 상기 테스트 페이즈는 다음 시간 기간, 즉:
(1) 초기화 페이즈의 부분적인 시간 기간으로서, 상기 초기화 페이즈는, 상기 디스플레이 장치의 전력 소스가 미리 결정된 동작 전압 임계값을 초과하여 상승할 때로부터 시작하고, 상기 스캐닝 디스플레이 페이즈의 첫 번째 실행의 시작 시간에 종료하는 시간 기간인, 상기 초기화 페이즈의 부분적인 시간 기간;
(2) 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간으로서, 상기 디스플레이 프레임 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 디스플레이 프레임들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간; 및
(3) 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간으로서, 상기 스캐닝 라인 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 스캐닝 라인들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간
중 적어도 하나를 포함하는 것을 특징으로 하는 패널 구동 회로.
제20항에 있어서,
상기 디스플레이 제어 신호는 디스플레이 프레임 동기화 신호 및/또는 스캐닝 라인 동기화 신호를 포함하고;
상기 페이즈 결정 회로는 상기 디스플레이 프레임 동기화 신호 및/또는 상기 스캐닝 라인 동기화 신호에 따라 상기 테스트 페이즈를 결정하고 상기 테스트 페이즈 결정 신호를 생성하는 것을 특징으로 하는 패널 구동 회로.
제13항에 있어서, 상기 페이즈 결정 회로는 테스트 모드 신호에 따라 상기 테스트 페이즈를 결정하고 및/또는 상기 테스트 명령을 생성하는 것을 특징으로 하는 패널 구동 회로.
디스플레이 장치를 구동하는 구동 방법으로서, 상기 디스플레이 장치는 스캐닝 디스플레이 동작을 동작가능하게 실행하도록 구성된 디스플레이 패널 회로를 포함하고, 상기 디스플레이 패널 회로는 패널 부하 라인을 포함하고, 상기 패널 부하 구동 신호는 상기 디스플레이 장치의 상기 디스플레이 패널 회로의 상기 패널 부하 라인에 결합되고, 상기 구동 방법은,
타이밍 제어 회로에 의해 생성된 디스플레이 제어 신호에 따라 그리고 구동 전력 회로에 의해 생성된 구동 전압 및/또는 구동 전류에 따라 패널 부하 구동 신호를 생성하는 단계; 및
상기 디스플레이 패널 회로를 구동하는 상기 패널 부하 구동 신호를 상기 패널 부하 라인에 결합시키는 단계로서, 상기 패널 부하 구동 신호는 테스트 구동 신호와 디스플레이 구동 신호를 포함하는, 상기 패널 부하 구동 신호를 상기 패널 부하 라인에 결합시키는 단계를 포함하고;
상기 패널 부하 구동 신호를 생성하는 단계는,
상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈를 결정하거나, 또는 상기 디스플레이 제어 신호에 따라 적어도 테스트 페이즈와 스캐닝 디스플레이 페이즈를 결정하는 단계; 및
상기 디스플레이 제어 신호에 따라 다음 구동 동작들, 즉: (A) 상기 스캐닝 디스플레이 페이즈가 존재할 때, 상기 스캐닝 디스플레이 페이즈 동안, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 수행하도록 상기 패널 부하 라인을 구동하는 상기 디스플레이 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는 동작; 및 (B) 상기 테스트 페이즈 내 부분적인 시간 기간 동안, 상기 디스플레이 패널 회로의 실패 항목을 테스트하기 위해 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하기 위해 상기 구동 전압 및/또는 상기 구동 전류를 스위칭하는 동작을 수행하는 단계
를 포함하고, 상기 테스트 명령은 미리 결정된 테스트 명령이거나 또는 프로그래밍가능한 테스트 명령인, 구동 방법.
제23항에 있어서,
상기 테스트 명령에 따라 상기 테스트 페이즈 내 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 검출하여 검출 비교 결과를 생성하는 단계;
상기 검출 비교 결과에 따라 상기 실패 항목이 존재하는지 여부를 결정하는 단계;
상기 실패 항목이 존재하는 결정에 대응하여 실패 상태 플래그를 생성하는 단계; 및
상기 실패 상태 플래그가 상기 실패 항목이 존재하는 것을 나타낼 때, 상기 디스플레이 구동 신호를 생성하는 것을 중지시켜, 상기 디스플레이 패널 회로가 상기 스캐닝 디스플레이 동작을 중지하게 하는 단계를 더 포함하는 것을 특징으로 하는 구동 방법.
제24항에 있어서,
상기 전기적 특성은 상기 패널 부하 라인의 부하 라인 전압, 부하 라인 전압 변화율, 부하 라인 전류, 및/또는 부하 라인 전류 변화율 중 하나 이상을 포함하고;
상기 실패 항목은 상기 디스플레이 패널 회로의 단락, 누설 전류, 및/또는 과전류를 포함하는 것을 특징으로 하는 구동 방법.
제23항에 있어서,
상기 테스트 명령에 따라 상기 스캐닝 디스플레이 페이즈 내 부분적인 시간 기간 동안 상기 패널 부하 라인의 전기적 특성을 검출하여 검출 비교 결과를 생성하는 단계;
상기 검출 비교 결과에 따라 상기 실패 항목이 존재하는지 여부를 결정하는 단계; 및
상기 실패 항목이 존재하는 결정에 대응하여 실패 상태 플래그를 생성하는 단계를 더 포함하는 것을 특징으로 하는 구동 방법.
제24항에 있어서, 상기 디스플레이 장치는 보호를 요구하는 다른 구동 스테이지 회로를 더 포함하고, 상기 디스플레이 패널 회로는 보호를 요구하는 다른 패널 부하 라인을 더 포함하고, 상기 보호를 요구하는 구동 스테이지 회로와 상기 보호를 요구하는 패널 부하 라인은 상기 테스트 구동 신호를 수신하는 것을 회피할 것을 요구하고; 상기 보호를 요구하는 구동 스테이지 회로는 상기 디스플레이 제어 신호에 따라 보호를 요구하는 다른 패널 부하 구동 신호를 동작가능하게 생성하도록 구성되고, 상기 보호를 요구하는 패널 부하 구동 신호는 상기 스캐닝 디스플레이 동작을 수행하도록 상기 디스플레이 패널 회로를 구동하기 위해 상기 보호를 요구하는 패널 부하 라인에 결합되고; 상기 구동 방법은,
상기 테스트 페이즈 동안 상기 디스플레이 제어 신호를 마스킹하여, 상기 보호를 요구하는 패널 부하 구동 신호를 생성하는 것을 중지시켜, 상기 디스플레이 패널 회로가 상기 디스플레이 구동 동작을 중지하게 하는 단계를 더 포함하는 것을 특징으로 하는 구동 방법.
제24항에 있어서, 상기 디스플레이 패널 회로를 테스트하는 단계는,
상기 테스트 페이즈 내 적어도 제1 부분적인 시간 기간 동안 상기 패널 부하 라인을 구동하는 상기 테스트 구동 신호를 생성하는 단계; 및
상기 테스트 페이즈 내 적어도 제2 부분적인 시간 기간 동안 상기 전기적 특성을 검출하고, 상기 실패 항목이 존재하는지 여부를 결정하고, 상기 실패 상태 플래그를 생성하는 단계를 더 포함하는 것을 특징으로 하는 구동 방법.
제28항에 있어서, 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간은 다음 관계, 즉: (A) 상기 제1 부분적인 시간 기간과 상기 제2 부분적인 시간 기간이 동시에 시작하고 종료하는 관계; 및 (B) 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간을 포함하고, 상기 제2 부분적인 시간 기간이 상기 제1 부분적인 시간 기간보다 더 늦게 종료하는 관계 중 하나의 관계를 구비하는 것을 특징으로 하는 구동 방법.
제23항에 있어서, 상기 테스트 페이즈는, 다음 시간 기간, 즉:
(1) 초기화 페이즈의 부분적인 시간 기간으로서, 상기 초기화 페이즈는, 상기 디스플레이 장치의 전력 소스가 미리 결정된 동작 전압 임계값을 초과하여 상승할 때로부터 시작하고, 상기 스캐닝 디스플레이 페이즈의 첫 번째 실행의 시작 시간에 종료하는 시간 기간인, 상기 초기화 페이즈의 부분적인 시간 기간;
(2) 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간으로서, 상기 디스플레이 프레임 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 디스플레이 프레임들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 디스플레이 프레임 블랭킹 기간의 부분적인 시간 기간; 및
(3) 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간으로서, 상기 스캐닝 라인 블랭킹 기간은, 상기 디스플레이 장치가 상기 스캐닝 디스플레이 동작을 통해 상기 디스플레이 장치에 의해 디스플레이된 스캐닝 라인들 사이에 상기 스캐닝 디스플레이 동작을 수행하지 않는 시간 기간인, 상기 스캐닝 라인 블랭킹 기간의 부분적인 시간 기간
중 적어도 하나의 시간 기간을 포함하는 것을 특징으로 하는 구동 방법.
제30항에 있어서,
상기 디스플레이 제어 신호는 디스플레이 프레임 동기화 신호 및/또는 스캐닝 라인 동기화 신호를 포함하고;
상기 테스트 페이즈를 결정하는 단계는 상기 디스플레이 프레임 동기화 신호 및/또는 상기 스캐닝 라인 동기화 신호에 따라 상기 테스트 페이즈를 결정하는 단계를 포함하는 것을 특징으로 하는 구동 방법.
제24항에 있어서, 테스트 모드 신호에 따라 상기 테스트 페이즈를 결정하는 단계 및/또는 상기 테스트 명령을 생성하는 단계를 더 포함하는 것을 특징으로 하는 구동 방법.