KR20170090971A - 유전체 도파관을 포함하는 통합된 팬아웃 패키지 - Google Patents

유전체 도파관을 포함하는 통합된 팬아웃 패키지 Download PDF

Info

Publication number
KR20170090971A
KR20170090971A KR1020160049496A KR20160049496A KR20170090971A KR 20170090971 A KR20170090971 A KR 20170090971A KR 1020160049496 A KR1020160049496 A KR 1020160049496A KR 20160049496 A KR20160049496 A KR 20160049496A KR 20170090971 A KR20170090971 A KR 20170090971A
Authority
KR
South Korea
Prior art keywords
dielectric waveguide
receiver
dielectric
layer
die
Prior art date
Application number
KR1020160049496A
Other languages
English (en)
Other versions
KR101851057B1 (ko
Inventor
췐푸 조우
웬시앙 리아오
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/010,816 external-priority patent/US9715131B2/en
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20170090971A publication Critical patent/KR20170090971A/ko
Application granted granted Critical
Publication of KR101851057B1 publication Critical patent/KR101851057B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

반도체 구조물 및 방법이 본원에 개시된다. 반도체 구조물은 제 1 층과 제 2 층 사이에 수직적으로 배치된 유전체 도파관, 제 1 출력 노드에서 구동 신호를 발생시키도록 구성된 구동기 다이, 유전체 도파관의 제 1 측을 따라 위치하고 제 1 출력 노드로부터 구동 신호를 수신하도록 구성된 제 1 전송 전극, 유전체 도파관의 제 1 측을 따라 위치하는 제 1 수신기 전극, 및 제 1 수신기 전극으로부터 수신 신호를 수신하도록 구성된 수신기 다이를 포함한다.

Description

유전체 도파관을 포함하는 통합된 팬아웃 패키지{INTEGRATED FAN-OUT PACKAGE INCLUDING DIELECTRIC WAVEGUIDE}
관련 출원의 참조
본 출원은 2014년 9월 11일자에 출원된 미국 출원 번호 제14/483,247호의 일부 계속 출원이며, 이것의 내용은 그 전체가 참조로써 포함된다.
통합된 광 도파관은 종종 다수의 광자 기능을 통합하는 통합된 광학 회로에서 컴포넌트로서 이용된다. 통합된 광 도파관은 최소 감쇠로 집적 회로(IC) 상의 제1점으로부터 IC 상의 제2점으로 광을 국한시키고 유도하기 위해 사용된다. 일반적으로, 통합된 광 도파관은 가시 스펙트럼의 광 파장에 부과된 신호에 대해 기능성을 제공한다.
반도체 구조물 및 방법이 본원에 개시된다. 반도체 구조물은 제 1 층과 제 2 층 사이에 수직적으로 배치된 유전체 도파관, 제 1 출력 노드에서 구동 신호를 발생시키도록 구성된 구동기 다이, 유전체 도파관의 제 1 측을 따라 위치하고 제 1 출력 노드로부터 구동 신호를 수신하도록 구성된 제 1 전송 전극, 유전체 도파관의 제 1 측을 따라 위치하는 제 1 수신기 전극, 및 제 1 수신기 전극으로부터 수신 신호를 수신하도록 구성된 수신기 다이를 포함한다.
본 개시의 양태는 첨부 도면들과 함께 아래의 상세한 설명을 읽음으로써 가장 잘 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처(feature)들은 실척도로 도시되지 않았음을 유념한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1a는 본 개시의 일부 실시예들에 따라, 반도체 구조물의 개략도이다.
도 1b는 본 개시의 일부 실시예들에 따라, 도 1a에 예시된 바와 같은 반도체 구조물의 입체(3D)도이다.
도 2는 본 개시의 일부 다른 실시예들에 따라, 반도체 구조물의 측면도이다.
도 3은 본 개시의 일부 실시예들에 따라, 도 2에 예시된 바와 같은 반도체 구조물의 평면도이다.
도 4는 본 개시의 일부 실시예들에 따라, 도 1a에 예시된 바와 같은 반도체 구조물을 포함하는 통합된 팬아웃(Integrated Fan-Out, InFO) 패키지를 형성하는 방법(400)을 나타내는 흐름도이다.
도 5 내지 도 24는 본 개시의 일부 실시예들에 따라, 제조 공정의 상이한 단계들에서, 도 1a에 예시된 바와 같은 반도체 구조물을 포함하는 통합된 팬아웃(InFO) 패키지의 횡단면도이다.
다음의 개시는 제공된 대상의 상이한 피처들을 구현하는 다수의 상이한 실시예들, 또는 예들을 제공한다. 컴포넌트 및 배치의 특정한 예들은 본 개시를 간략화하기 위해 이하에 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제 2 피처 위에 또는 제 2 피처 상에 제 1 피처의 형성은, 제 1 피처 및 제 2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제 1 피처 및 제 2 피처가 직접 접촉하지 않도록 제 1 피처와 제 2 피처 사이에 추가의 피처들이 형성되는 실시예들을 또한 포함할 수 있다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략함과 명료함을 위한 것으로, 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하지 않는다.
본 명세서에서 사용된 용어는 일반적으로 당해 기술 분야에서 그리고 각각의 용어가 사용되는 특정 문맥에서 통상적인 의미를 갖는다. 본원에 논의된 임의의 용어의 실례를 비롯한 본 명세서에서의 실례의 사용은 단지 예시이며, 어떠한 방식으로든 개시 또는 임의의 예시된 용어의 범위 및 의미를 한정하지 않는다. 마찬가지로, 본 개시는 본 명세서에 주어진 다양한 실시예들로 한정되지 않는다.
용어 "제 1", "제 2" 등이 다양한 요소들을 설명하기 위해 본원에 사용될 수 있지만, 이러한 요소들은 이러한 용어들에 의해 한정되어서는 안 된다. 이러한 용어들은 하나의 요소를 다른 요소와 구별하기 위해서 사용된다. 예를 들어, 실시예의 범위에서 벗어나지 않고, 제 1 요소는 제 2 요소로 명명될 수 있고, 이와 유사하게, 제 2 요소는 제 1 요소로 명명될 수 있다. 본원에서 이용되는 바와 같이, 용어 "및/또는"은 관련된 열거 항목들 중 하나 이상의 임의의 모든 가능한 조합을 포함한다.
더욱이, "아래", "밑", "하위", "위", "상위" 등과 같은 공간적 관계 용어들이 도면들에 나타난 바와 같이 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하는데 설명의 용이함을 위해 본원에서 이용될 수 있다. 공간적 관계 용어들은 도면에 도시된 방향은 물론 사용 중이거나 동작 중인 디바이스의 상이한 방향을 포함하기 위한 것이다. 장치는 다른 식으로 배향될 수 있고(90도 회전 또는 다른 방향으로 있음), 그에 맞춰 본원에서 이용되는 공간적 관계 설명이 또한 이해된다.
이 문서에서, 용어 "결합"은 또한 "전기적 결합"으로 명명될 수 있으며, 용어 "접속"은 "전기적 접속"으로 명명될 수 있다. "결합" 및 "접속"은 또한 두 개 또는 그 이상의 요소들이 서로 협력하거나 상호 작용한다는 것을 나타내기 위해 사용될 수 있다.
도 1a는 본 개시의 일부 실시예들에 따라, 반도체 구조물(100)의 개략도이다. 도 1b는 본 개시의 일부 실시예들에 따라, 도 1a에 예시된 바와 같은 반도체 구조물(100)의 입체(3D)도이다. 도 1a 및 도 1b에 예시적으로 도시된 바와 같이, 반도체 구조물(100)은 신호를 전달하도록 구성된 유전체 도파관(101), 구동기 회로(102) 및 수신기 회로(112)를 포함한다. 일부 실시예들에서, 유전체 도파관(101)을 통해 전달되는 신호는 싱글 엔드 신호이다. 일부 다른 실시예들에서, 유전체 도파관(101)을 통해 전달되는 신호는 차동 신호이다.
일부 실시예들에서, 구동기 회로(102)는 입력 신호(SIN)를 수신하고, 출력 노드(1021)에서 전송 신호(S1)를 출력하도록 구성된다. 전송 신호(S1)는 전송 라인(103)를 거쳐 전송 커플링 요소(105)에 제공된다. 일부 실시예들에서, 전송 커플링 요소(105)는 유전체 도파관(101)의 대향 측면 상에 배치된, 예를 들어, 마이크로 스트립을 비롯한 한 쌍의 금속 구조물을 포함한다. 예시를 위해, 전송 커플링 요소(105)는 유전체 도파관(101)의 대향 측면 상에 위치하는 전송 전극(104 및 106)을 포함한다. 일부 실시예들에서, 전송 전극(104 및 106)은 유전체 도파관(101)에 대하여 대칭이다. 일부 실시예들에서, 전송 전극(104 및 106)의 모양 및/또는 패턴은 미러 이미지이다.
도 1a의 예시를 위해, 전송 전극(104)은 유전체 도파관(101)의 제 1 측, 예를 들면, 상위 측을 따라 위치한다. 일부 실시예들에서, 전송 전극(104)은 금속 상호 접속층 내의 유전체 도파관(101)의 상단 표면을 따라 배치되고, 구동기 회로(102)로부터 전송 신호(S1)를 수신하도록 구성된다.
전송 전극(104)은 전송 라인(103)을 거쳐 구동기 회로(102)에 접속되고, 여기에서 전송 라인(103)은 구동기 회로(102)에서부터 전송 전극(104)으로 전송 신호(S1)의 광대역 전송을 제공한다. 일부 실시예들에서, 전송 전극(104)은 전송 라인(103) 내에 포함된다.
전송 전극(106)은 유전체 도파관(101)의 제 2 측, 예를 들면, 하위 측을 따라 위치한다. 일부 실시예들에서, 전송 전극(106)은 다른 금속 상호 접속층 내의 유전체 도파관(101)의 하단 표면을 따라 배치되고, 접지 단자(107a)에 접속된다.
유전체 도파관(101)은 전송 신호(S1)를 수신기 커플링 요소(109)에 전송하도록 구성된다. 유전체 도파관(101)은 레벨간 유전체(inter-level dielectric, ILD) 물질 내에 배치되고, 유전체 도파관(101)은 주위의 ILD 물질의 유전 상수(또는 유전율)보다 큰 유전 상수(또는 유전율)을 갖는 유전체 물질을 포함한다.
일부 실시예들에서, 수신기 커플링 요소(109)는 유전체 도파관(101)의 대향 측면 상에 배치된, 마이크로 스트립을 비롯한 한 쌍의 금속 구조물을 포함한다. 예시를 위해, 수신기 커플링 요소(109)는 유전체 도파관(101)의 대향 측면 상에 위치하는 수신기 전극(108 및 110)을 포함한다. 일부 실시예들에서, 수신기 전극(108 및 110)은 유전체 도파관(101)에 대하여 대칭이다. 일부 실시예들에서, 수신기 전극(108 및 110)의 모양 및/또는 패턴은 미러 이미지이다.
수신기 전극(108)은 유전체 도파관(101)의 제 1 측, 예를 들면, 상위 측을 따라 위치한다. 일부 실시예들에서, 수신기 전극(108)은 전송 전극(104)이 배치된 금속 상호 접속층 내의 유전체 도파관(101)의 상단 표면을 따라 배치되고, 수신 신호(S1')를 수신하도록 구성되며, 수신 신호(S1')는 유전체 도파관(101)으로부터의 전송 신호(S1)와 같다. 수신기 전극(108)은 전송 라인(111)을 거쳐 수신기 회로(112)에 접속된다. 전송 라인(111)은 수신기 전극(108)에서부터 수신기 회로(112)로 수신 신호(S1')의 광대역 전송을 제공한다.
수신기 전극(110)은 유전체 도파관(101)의 제 2 측, 예를 들면, 하위 측을 따라 위치한다. 일부 실시예들에서, 수신기 전극(110)은 전송 전극(106)이 배치된 금속 상호 접속층 내의 유전체 도파관(101)의 하단 표면을 따라 배치되고, 접지 단자(107b)에 접속된다.
상위 전극(104 및 108)과 하위 전극(106 및 110)이 유전체 도파관(101)의 길이를 따라 비연속적이 되도록, 제 1 쌍의 금속 구조물이 공간(S)만큼 제 2 쌍의 금속 구조물로부터 측방향으로 분리된다. 일부 실시예들에서, 공간(S)은 대략 미크론 내지 수십 밀리미터이다.
일부 실시예들에서, 수신기 회로(112)는 수신 신호(S1')를 수신하고, 출력 노드(1121)에서 출력 신호(SOUT)를 출력하도록 구성된다. 수신 신호(S1')는 전송 라인(111)를 거쳐 수신기 커플링 요소(109)로부터 전송된다.
유전체 도파관(101)의 큰 유전 상수는 유전체 도파관(101)에 도입된 전자기 방사선이 내부 전반사에 의해 유전체 도파관(101) 내에 한정되도록 하여, 전자기 방사선은 구동기 회로(10)에서부터 수신기 회로(112)로 유도된다. 일부 실시예들에서, 유전체 도파관(101)은 실리콘 질화물(SiN) 또는 실리콘 탄화물(SiC)을 포함한다. 일부 실시예들에서, 유전체 도파관(101)은, 예를 들어, 폴리이미드(polyimide, PI), 폴리벤즈옥사졸(polybenzoxazole, PBO) 등을 비롯한 상온(예컨대, 25℃) 액체상 하이-K 폴리머를 포함한다. 일부 다른 실시예들에서, 유전체 도파관(101)은 상온 또는 저온(예컨대, 250℃ 이하) 액체상 SiO2 또는 스핀 온 글래스(Spin on Glass, SOG)를 포함하고, 이들의 유전체 상수는 대략 4보다 크거나 같다. 일부 다른 실시예들에서, 유전체 도파관(101)은 액체상 SiNx 또는 다른 하이-K 유전체를 포함한다. 일부 다른 실시예들에서, 유전체 도파관(101)은, 예를 들어, 대기압 CVD(atmospheric pressure CVD, APCVD), 서브-대기압 CVD(sub-atmospheric CVD, SACVD), 플라즈마 강화 CVD(plasma enhanced CVD, PECVD), 유기 금속 CVD(metal organic CVD, MOCVD) 등을 비롯한 저온(예컨대, 180℃) 화학 기상 증착된 SiO2(chemical vapor deposited SiO2, CVD-SiO2), SiNx 또는 SiOxNy 퇴적물을 포함한다. 일부 다른 실시예들에서, 유전체 도파관(101)은, 예를 들어, ZrO2-Al2O3-ZrO2(ZAZ)를 비롯한 저온(예컨대, 210℃) 하이-K 유전체 퇴적물, 또는 예를 들어, ZrO2, Al2O3, HfOx, HfSiOx, ZrTiOx, TiO2, TaOx 등을 비롯한 다른 하이-K 유전체 퇴적물을 포함한다. 일부 다른 실시예들에서, 유전체 도파관(101)은 하이브리드 원자층 증착된 SrO(atomic layer deposited SrO, ALD-SrO) 및 화학적 기상 증착된 RuO2(chemical vapor deposited RuO2, CVD-RuO2)를 포함한다. 예를 들어, 일부 다른 실시예들에서, 유전체 도파관(101)은 SrTiO3(STO) 유전체층을 포함한다.
앞서 언급한 물질들은 예시적인 목적을 위해 주어졌다. 유전체 도파관(101)의 다양한 물질들이 본 개시의 고려된 범위 내에 있다.
일부 실시예들에서, ILD 물질은 실리콘 이산화물(SiO2)을 포함한다. 다른 실시예들에서, ILD 물질은, 예를 들어, 불소 도핑된 실리콘 이산화물, 탄소 도핑된 실리콘 이산화물, 다공성 실리콘 이산화물, 또는 유사한 물질을 비롯한 로우-K 유전체 물질을 포함한다.
도 2는 본 개시의 일부 실시예들에 따라, 반도체 구조물(100)의 측면도이다. 일부 실시예들에서, 유전체 도파관(101)은 방향(216)을 따라 점차 감소하는 폭(w)을 갖는 하나 이상의 테이퍼형 종단을 포함한다. 대안적으로 언급하면, 폭은 전이 영역의 방향(218)을 따른 길이에 걸쳐 제 1 폭에서부터 더 좁은 제 2 폭으로 감소한다. 예를 들어, 유전체 도파관(101)은 전이 영역(212)에 걸쳐 감소하는 폭을 갖는 제 1 테이퍼형 종단, 및 전이 영역(214)에 걸쳐 감소하는 폭을 갖는 제 2 테이퍼형 종단을 포함한다.
유전체 도파관(101)의 테이퍼형 종단은, 전극(104) 및/또는 전극(108)과 유전체 도파관(101) 사이의 방사선의 반사를 감소시킴으로써 전자기 방사선이 전극(104) 및/또는 전극(108)과 유전체 도파관(101) 사이에 결합되는 것만큼 효율성을 증가시키도록 구성된다. 예시를 위해, 테이퍼형 전이 영역은 전자기 방사선이 유전체 도파관(101)의 측벽과 상호 작용하는 각도를 변화시킨다. 따라서, 전극(104) 및/또는 전극(108)과 유전체 도파관(101) 사이의 전자기 방사선의 결합은 증가되는데, 왜냐하면 내부 전반사가 전자기 방사선이 표면 상에 입사하는 각도의 함수이기 때문이다.
도 3은 본 개시의 일부 실시예들에 따라, 도 2에 예시된 바와 같은 반도체 구조물의 평면도이다. 도 3에 예시적으로 도시된 반도체 구조물(100)은 전자기 방사선을 평행하게 전달하도록 구성된 통합된 유전체 도파관(101a-101c)을 포함한다.
일부 실시예들에서, 반도체 구조물(100)은 구동기 회로(102)와 수신기 회로(112) 사이에 배치된 유전체 도파관(101a-101c)을 포함한다. 일부 실시예들에서, 유전체 도파관(101a-101c)은 물리적으로 서로 평행하게 배치된다. 일부 실시예들에서, 유전체 도파관(101a-101c)은 서로 인접해 있다. 일부 다른 실시예들에서, 유전체 도파관(101a-101c)은 공간적으로 서로 분리된다.
구동기 회로(102)는 전기 신호를 발생시키도록 각각 구성된 별도의 구동기 요소(102a-102c)를 포함한다. 전기 신호는 전송 전극(104a-104c)에 평행하게 제공되고, 전송 전극(104a-104c)은 전기 신호를 평행하게 전달하는 유전체 도파관(101a-101c) 안에서 상기 전기 신호를 전자파 방사선으로서 결합시킨다. 전기 신호가 평행하게 전송되기 때문에, 작은 진폭의 신호는 유전체 도파관(101a-101c) 각각에 의해 전달되고, 이로써 전송 전극(104a-104c)과 유전체 도파관(101a-101c) 사이의 손실을 감소시킬 수 있다. 대안적으로 언급하면, 구동기 요소(102a-102c)에 의해 출력되고 수신기 요소(112a-112c)에 의해 수신되는 작은 진폭 신호는 전송 커플링 요소(105) 및 수신기 커플링 요소(109)가 적은 손실을 겪도록 한다.
도 3에 예시적으로 도시된 바와 같이, 일부 실시예들에서, 전극(104a-104c) 및/또는 전극(108a-108c)은, 전송 커플링 요소(105) 및/또는 수신기 커플링 요소(109)와 유전체 도파관(101) 사이의 커플링 효율을 더욱 증가시키기 위해, 역시 또는 대안적으로, 테이퍼형 폭을 갖는다. 이러한 실시예들에서, 전극(104a-104c) 및 전극(108a-108c)은 전이 영역(312 및 314)에 걸쳐 감소하는 폭을 갖는다. 일부 실시예들에서, 전극(104a-104c) 및 전극(108a-108c)의 테이퍼형 폭은 길이가 상이하다. 대안적으로 언급하면, 전극(104a-104c) 및/또는 전극(108a-108c)은 유전체 도파관(101)의 테이퍼형 폭과는 상이한 크기의 전이 영역을 갖는다.
도 4는 본 개시의 일부 실시예들에 따라, 도 1a에 예시된 바와 같은 반도체 구조물(100)을 포함하는 통합된 팬아웃(Integrated Fan-Out, InFO) 패키지를 형성하는 방법(400)을 나타내는 흐름도이다. 본 개시의 더욱 양호한 이해를 위해, 방법(400)은 도 1 내지 도 3에 도시된 반도체 구조물(100)에 관련하여 논의되지만, 이것으로 한정되는 것은 아니다.
예시를 위해, 도 1 내지 도 3에서의 반도체 구조물(100)의 제조 공정은 도 5 내지 도 24와 함께 방법(400)으로 설명된다. 도 5 내지 도 24는 본 개시의 일부 실시예들에 따라, 제조 공정의 상이한 단계들에서, 도 1a에 예시된 바와 같은 반도체 구조물을 포함하는 통합된 팬아웃(InFO) 패키지(500)의 횡단면도이다. 도 5 내지 도 24가 방법(400)과 함께 설명되었지만, 도 5 내지 도 24에 개시된 구조물은 방법(400)으로 한정되지 않는다는 것을 이해할 것이다. 일부 다른 실시예들에서, 통합된 팬아웃(InFO) 패키지(500)는 도 2 및 도 3에 예시된 바와 같은 반도체 구조물을 포함한다.
개시된 방법은 일련의 행동 또는 이벤트로서 본원에 예시 및 설명되었지만, 이러한 행동 또는 이벤트의 예시된 순서는 제한적인 의미로 해석되는 것이 아님을 이해할 것이다. 예를 들어, 일부 행동들은 상이한 순서로 발생 및/또는 본원에 예시 및/또는 기술된 것 이외의 다른 행동 또는 이벤트와 함께 동시에 발생할 수 있다. 게다가, 예시된 행동들은 본원의 상세한 설명의 하나 이상의 양태들 또는 실시예들을 구현하는데 모두 요구되는 것이 아니다. 더욱이, 본원에 도시된 행동들 중 하나 이상은 하나 이상의 별도의 행동 및/또는 단계로 수행될 수 있다.
도 4의 방법(400)을 참조하면, 도 5에 예시된 바와 같이, 동작(S410)에서, 캐리어(601), 접착층(602), 및 폴리머 베이스층(603)이 제공된다.
일부 실시예들에서, 캐리어(601)는 유리, 세라믹, 또는 다른 적합한 물질을 포함하여 디바이스 패키지의 다양한 피처들의 제조 동안에 구조적 지지를 제공한다. 일부 실시예들에서, 예를 들어, 글루층, 광열 변환(light-to-heat conversion, LTHC) 코팅, 자외선(ultraviolet, UV) 필름 등을 비롯한 접착층(602)은 캐리어(601) 위에 배치된다. 폴리머 베이스층(603)은 접착층(602)을 통해 캐리어(601) 상에 코팅된다. 일부 실시예들에서, 폴리머 베이스층(603)은 폴리벤즈옥사졸(PolyBenzOxazole, PBO), 아지노모토 빌드업 필름(Ajinomoto Buildup Film, ABF), 폴리이미드, 벤조사이클로부텐인(BenzoCycloButene, BCB), 솔더 레지스트(Solder Resist, SR) 필름, 다이 어태치 필름(Die-Attach Film, DAF) 등으로 형성되지만, 본 개시는 이것들로 한정되지 않는다.
도 4의 방법(400)을 참조하면, 도 6에 예시된 바와 같이, 동작(S420)에서, 후면 재배선층(backside redistribution layer, RDL)(604)이 후속적으로 형성된다. 일부 실시예들에서, RDL(604)은 하나 이상의 폴리머층에 형성된, 예들 들어, 전도성 라인 및/또는 비아를 비롯한 전도성 피처(6041)를 포함한다. 일부 실시예들에서, 폴리머층은, 예를 들어, 스핀온 코팅 기술, 스퍼터링 등을 비롯한 임의의 적합한 방법을 이용하여, PI, PBO, BCB, 에폭시, 실리콘, 아크릴산염, 나노 충전 페노 수지, 실록산, 불소 폴리머, 폴리노보넨 등을 비롯한 임의의 적합한 물질로 형성된다.
일부 실시예들에서, 전도성 피처(6041)는 폴리머층에 형성된다. 이러한 전도성 피처(6041)의 형성은, 예를 들어, 포토리소그래피 및 에칭 공정의 조합을 이용하여 폴리머층을 패턴화하는 것, 그리고 예를 들어, 시드층을 퇴적하고 마스크층을 이용하여 패턴화된 폴리머층 내에 전도성 피처(6041)를 형성하는 것을 포함하여 전도성 피처(6041)의 모양을 정의한다. 전도성 피처(6041)는 후속적으로 부착되는 다이를 위해 기능 회로 및 입출력 피처를 형성하도록 설계된다.
다음으로, 도 7에 예시된 바와 같이, 동작(S430)에서, 패턴화된 포토레지스트(605)가 후면 RDL(604) 및 캐리어(601) 위에 형성된다. 일부 실시예들에서, 예를 들어, 포토레지스트(605)는 후면 RDL(604) 위에 블랭킷 층으로서 퇴적된다. 다음으로, 포토레지스트(605)의 일부분이 포토 마스크(도시되지 않음)를 이용하여 노출된다. 그런 다음, 포토레지스트(605)의 노출 또는 비노출 부분은 네거티브 또는 포지티브 레지시트를 이용하는지의 여부에 따라 제거된다. 결과적인 패턴화된 포토레지스트(605)는 캐리어(601)의 주변 영역에 배치된 개구부(606)를 포함한다. 일부 실시예들에서, 개구부(606)는 또한 후면 RDL(604)에 있는 전도성 피처(6041)를 노출시킨다.
다음으로, 도 8에 예시된 바와 같이, 동작(S440)에서, 시드등(607)이 패턴화된 포토레지스트(605) 위에 퇴적된다.
다음으로, 도 9에 예시된 바와 같이, 동작(S450)에서, 개구부(606)는 전도성 비아를 형성하기 위해, 예를 들어, 구리, 은, 금 등을 비롯한 전도성 물질(608)로 충전된다. 일부 실시예들에서, 개구부(606)는, 예를 들어, 전기 화학 도금, 무전해 도금 등을 비롯한 도금 공정 동안에 전도성 물질(608)로 도금된다. 일부 실시예들에서, 전도성 물질(608)은 개구부(606)를 과충전하고, 도 10에 예시된 바와 같이, 그라인딩 및 화학적 기계적 연마(chemical mechanical polishing, CMP) 공정이 포토레지스트(605) 위의 전도성 물질(608)의 과잉 부분을 제거하기 위해서 수행된다.
다음으로, 도 11에 예시된 바와 같이, 동작(S460)에서, 포토레지스트(605)는 제거된다. 일부 실시예들에서, 플라즈마 애싱 또는 습식 스트립 공정이 포토레지스트(605)를 제거하기 위해 이용된다. 일부 실시예들에서, 패키지(500)를 세정하고 남아 있는 포토레지스트 물질을 제거하기 위해, 플라즈마 애싱 공정 다음에 황산(H2SO4) 용액에의 습식 디핑이 이어진다.
따라서, 전도성 비아(609)는 후면 RDL(604) 위에 형성된다. 대안적으로, 일부 실시예들에서, 전도성 비아(609)는, 예를 들어, 구리, 금 또는 은 와이어를 비롯한 전도성 스터드 또는 전도성 와이어로 교체된다. 일부 실시예들에서, 전도성 비아(609)는 개구부(610)에 의해 서로 이격되고, 인접한 전도성 비아(609) 사이의 적어도 하나의 개구부(610)는 그 안에 하나 이상의 반도체 다이를 배치하기에 충분히 크다.
다음으로, 도 12에 예시된 바와 같이, 동작(S470)에서, 구동기 다이(611A) 및 수신기 다이(611B)가 패키지(500)에 장착 및 부착된다. 예시를 위해, 디바이스 패키지(500)는 도시된 바와 같이 캐리어(601), 및 전도성 피처(6041)를 갖는 후면 재배선층(604)을 포함한다. 일부 실시예들에서, 예를 들어, 후면 RDL(604)의 전도성 피처(6041)에 전기적으로 접속된 전도성 비아(609)를 비롯한 다른 상호 접속 구조물이 또한 포함된다. 일부 실시예들에서, 접착층이 후면 RDL(604)에 구동기 다이(611A) 및 수신기 다이(611B)를 부착하기 위해 이용된다.
다음으로, 도 13에 도시된 바와 같이, 동작(S480)에서, 구동기 다이(611A) 및 수신기 다이(611B)가 개구부(610)에서 후면 RDL(604)에 장착된 이후에, 몰딩 컴파운드(612)가 패키지(500)에 형성된다.
몰딩 컴파운드(612)는 구동기 다이(611A)와 전도성 비아(609) 사이의 간극, 인접한 전도성 비아(609) 사이의 간극, 및 수신기 다이(611B)와 전도성 비아(609) 사이의 간극을 충전하기 위해 분배된다. 일부 실시예들에서, 몰딩 컴파운드(612)는, 예를 들어, 에폭시 수지, 몰딩 언더필 등을 비롯한 임의의 적합한 물질을 포함한다. 일부 실시예들에서, 압축 몰딩, 트랜스퍼 몰딩, 및 액체 밀봉 몰딩이 몰딩 컴파운드(612)를 형성하기에 적합한 방법이지만, 본 개시는 이것으로 한정되지 않는다. 예를 들어, 몰딩 컴파운드(612)는 구동기 다이(611A)와, 수신기 다이(611B)와 전도성 비아(609) 사이에 액체 형태로 분배된다. 그 뒤에, 경화 공정이 몰딩 컴파운드(612)를 굳히기 위해 수행된다. 일부 실시예들에서, 몰딩 컴파운드(612)의 충전은, 몰딩 컴파운드(612)가 구동기 다이(611A), 수신기 다이(611B), 및 전도성 비아(609)의 상단 표면을 커버하기 위해서, 구동기 다이(611A), 수신기 다이(611B), 및 전도성 비아(609)를 넘쳐흐른다.
다음으로, 도 14에 예시된 바와 같이, 동작(S490)에서, 그라인딩 및 화학적 기계적 연마(CMP) 공정이 몰딩 컴파운드(612)의 과잉 부분을 제거하기 위해서 수행되고, 몰딩 컴파운드(612)는 그 전체 두께를 줄여서 전도성 비아(609)를 노출시키기 위해 연마된다.
결과 구조물이 몰딩 컴파운드(612)를 통해 연장되는 전도성 비아(609)를 포함하기 때문에, 전도성 비아(609)는 또한 몰딩 관통 비아, 비아간 관통 비아(through inter via, TIV) 등으로서 언급된다. 전도성 비아(609)는 패키지(500)의 후면 RDL(604)에 전기 접속을 제공한다. 일부 실시예들에서, 전도성 비아(609)를 노출시키기 위해 이용되는 시닝 공정은 또한 전도성 기둥(6111A) 및 전도성 기둥(6111B)을 노출시키기 위해 이용된다.
다음으로, 도 15에 예시된 바와 같이, 동작(S500)에서, 개구부를 갖는 패턴화된 폴리머층(613)이 몰딩 컴파운드(612) 위에 형성된다.
일부 실시예들에서, 폴리머층(613)은 PI, PBO, BCB, 에폭시, 실리콘, 아크릴산염, 나노 충전 페노 수지, 실록산, 불소 폴리머, 폴리노보넨 등을 포함한다. 일부 실시예들에서, 폴리머층(613)은 폴리머층(613)을 에칭하여 개구부를 형성하도록 구성된, 예를 들어, CF4, CHF3, C4F8, HF 등을 비롯한 에천트에 선택적으로 노출된다. 예시적으로 도시된 바와 같이, 개구부는 전도성 기둥(6111A 및 6111B) 및 전도성 비아(609)를 노출한다. 일부 실시예들에서, 개구부는 하나 이상의 비아 홀, 및 위에 놓인 금속 와이어 트렌치를 포함한다. 비아 홀은 폴리머층(613)의 하단 표면에서부터 금속 트렌치의 하단 표면으로 수직적으로 연장되고, 금속 트렌치는 폴리머층(613)의 상단 표면으로 연장된다.
일부 실시예들에서, 예시적으로 도시된 바와 같이, 개구부는 전도성 물질로 충전된다. 예를 들어, 시드층(도시되지 않음)이 개구부 내에 형성되고, 전도성 물질은 전기 화학 도금 공정, 무전해 도금 공정 등을 이용하여 개구부 내에 도금된다. 예시적으로 도시된 바와 같이, 폴리머층(613)의 결과적인 비아 홀은 전도성 기둥(6111A), 전도성 기둥(6111B) 또는 전도성 비아(609)에 전기적으로 접속되고, 하위 전송 전극(106) 및 하위 수신기 전극(110)은 폴리머층(613) 내에 형성된다. 일부 실시예들에서, 폴리머층(613)은 개구부를 형성하기 위해 패턴화되고, 금속 물질이 하위 전송 전극(106) 및 하위 수신기 전극(110)을 형성하기 위해 개구부 내에 형성된다. 일부 실시예들에서, 전송 전극(106)은 폴리머층(613)에 의해 수신기 전극(110)으로부터 측방향으로 분리된다. 하위 전송 전극(106) 및 하위 수신기 전극(110)은 전도성 비아(609) 및 후면 RDL(604)를 통해 각각 접지에 전기적으로 접속된다. 일부 실시예들에서, 예를 들어, 구리를 비롯한 전도성 물질은 앞서 기재된 바와 같이 퇴적 공정, 후속의 도금 공정, 및 CMP 공정을 거쳐 퇴적되므로, 상세한 설명은 간략함을 위해 생략된다.
다음으로, 도 16에 예시된 바와 같이, 동작(S510)에서, 도파관 유전체 물질(614)이 폴리머층(613) 위에 형성된다. 일부 실시예들에서, 도파관 유전체 물질(614)은, 예를 들어, 폴리머층(613) 및 폴리머층(616)(도 21에 도시됨)을 비롯한 주위의 폴리머층보다 높은 유전 상수를 포함한다. 일부 실시예들에서, 도파관 유전체 물질(614)은 폴리머층(613) 위에 놓여 있는 두께에, 예를 들어, PVD, CVD, 또는 PECVD를 비롯한 기상 증착 기술을 거쳐 형성된다. 일부 실시예들에서, 그라인딩 및 화학적 기계적 연마(CMP) 공정이 도파관 유전체 물질(614)의 과잉 부분을 제거하기 위해 이용된다.
일부 실시예들에서, 도파관 유전체 물질(614)은, 예를 들어, PBO, PI 등을 비롯한 상온(예컨대, 25℃) 액체상 하이-K 폴리머를 포함한다. 일부 다른 실시예들에서, 도파관 유전체 물질(614)은 상온 또는 저온(예컨대, 250℃ 이하) 액체상 SiO2 또는 스핀 온 글래스(SOG)를 포함하고, 이들의 유전체 상수는 대략 4보다 크거나 같다. 일부 다른 실시예들에서, 도파관 유전체 물질(614)은 액체상 SiNx 또는 다른 하이-K 유전체를 포함한다. 일부 다른 실시예들에서, 도파관 유전체 물질(614)은, 예를 들어, 대기압 CVD(APCVD), 서브-대기압 CVD(SACVD), 플라즈마 강화 CVD(PECVD), 유기 금속 CVD(MOCVD) 등을 비롯한 저온(예컨대, 180℃) 화학 기상 증착된 SiO2(CVD-SiO2), SiNx 또는 SiOxNy 퇴적물을 포함한다. 일부 다른 실시예들에서, 도파관 유전체 물질(614)은, 예를 들어, ZrO2-Al2O3-ZrO2(ZAZ)를 비롯한 저온(예컨대, 210℃) 하이-K 유전체 퇴적물, 또는 예를 들어, ZrO2, Al2O3, HfOx, HfSiOx, ZrTiOx, TiO2, TaOx 등을 비롯한 다른 하이-K 유전체 퇴적물을 포함한다. 일부 다른 실시예들에서, 도파관 유전체 물질(614)은 하이브리드 원자층 증착된 SrO(ALD-SrO) 및 화학적 기상 증착된 RuO2(CVD-RuO2)를 포함한다. 예를 들어, 일부 다른 실시예들에서, 도파관 유전체 물질(614)은 SrTiO3(STO) 유전체층을 포함한다.
앞서 언급한 물질들은 예시적인 목적을 위해 주어졌다. 도파관 유전체 물질(614)의 다양한 물질들이 본 개시의 고려된 범위 내에 있다.
다음으로, 퇴적 이후에, 도파관 유전체 물질(614)은 포토리소그래피 및/또는 에칭 공정을 이용하여 유전체 도파관(101)을 형성하기 위해 패턴화된다. 예시를 위해, 동작(S520)에서, 패턴화된 포토레지스트(605b)가 도파관 유전체 물질(614) 위에 형성된다.
다음으로, 포토레지스트(605b)의 일부분이 포토 마스크(도시되지 않음)를 이용하여 노출된다. 그런 다음, 포토레지스트(605b)의 노출 또는 비노출 부분은 네거티브 또는 포지티브 레지시트를 이용하는지의 여부에 따라 제거된다. 도 17에 예시된 바와 같이, 결과적인 패턴화된 포토레지스트(605b)는 전송 전극(106)과 수신기 전극(110) 사이에 배치된 부분을 포함한다.
다음으로, 도 18에 예시된 바와 같이, 동작(S530)에서, 에칭 공정이 도파관 유전체 물질(614)의 노출된 부분을 제거하기 위해 수행된다. 일부 실시예들에서, 에칭 공정은 반응성 이온 에칭(reactive ion etching, RIE)을 포함하지만, 본 개시는 이것으로 한정되지 않는다.
다음으로, 도 19에 예시된 바와 같이, 동작(S540)에서, 포토레지스트(605b)는 제거된다. 일부 실시예들에서, 플라즈마 애싱 또는 습식 스트립 공정이 포토레지스트(605b)를 제거하기 위해 이용된다. 일부 실시예들에서, 패키지(500)를 세정하고 남아 있는 포토레지스트 물질을 제거하기 위해, 플라즈마 애싱 공정 다음에 황산(H2SO4) 용액에의 습식 디핑이 이어진다.
다음으로, 도 20에 예시된 바와 같이, 동작(S550)에서, 개구부를 갖는 패턴화된 폴리머층(615)이 폴리머층(613) 위에 형성된다. 일부 실시예들에서, 폴리머층(615)은 PI, PBO, BCB, 에폭시, 실리콘, 아크릴산염, 나노 충전 페노 수지, 실록산, 불소 폴리머, 폴리노보넨 등을 포함한다. 일부 실시예들에서, 폴리머층(615)은 폴리머층(615)을 에칭하여 개구부를 형성하도록 구성된, 예를 들어, CF4, CHF3, C4F8, HF 등을 비롯한 에천트에 선택적으로 노출된다. 일부 실시예들에서, 개구부는 하나 이상의 비아 홀, 및 위에 놓인 금속 와이어 트렌치를 포함한다. 비아 홀은 폴리머층(615)의 하단 표면에서부터 금속 트렌치의 하단 표면으로 수직적으로 연장되고, 금속 트렌치는 폴리머층(615)의 상단 표면으로 연장된다.
일부 실시예들에서, 개구부는 전도성 물질로 충전된다. 예시를 위해, 시드층(도시되지 않음)이 개구부 내에 형성되고, 전도성 물질은 예를 들어 전기 화학 도금 공정, 무전해 도금 공정 등을 이용하여 개구부 내에 도금된다. 예시적으로 도시된 바와 같이, 폴리머층(615)의 결과적인 비아 홀은 전도성 기둥(6111A), 전도성 기둥(6111B), 또는 전도성 비아(609)에 전기적으로 접속된다. 일부 실시예들에서, 예를 들어, 구리를 비롯한 전도성 물질은 앞서 기재된 바와 같이 퇴적 공정, 후속의 도금 공정, 및 CMP 공정을 거쳐 퇴적되므로, 상세한 설명은 간략함을 위해 생략된다.
일부 실시예들에서, 도 21에 예시된 바와 같이, 전도성 피처를 갖는 하나 이상의 추가의 폴리머층들(616)이 폴리머층(615) 위에 형성된다. 동작(S560)에서, 전도성 피처를 갖는 RDL이 폴리머층(616)에 형성된다. 일부 실시예들에서, RDL은 다양한 폴리머층 사이에 배치된 전도성 피처를 포함한다. 예시적으로 도시된 바와 같이, 상위 전송 전극(104) 및 상위 수신기 전극(108)은 폴리머층(616) 내에 형성된다. 일부 실시예들에서, 폴리머층(616)은 개구부를 형성하기 위해 패턴화되고, 금속 물질이 상위 전송 전극(104) 및 상위 수신기 전극(108)을 형성하기 위해 개구부 내에 형성된다. 일부 실시예들에서, 전송 전극(104)은 폴리머층(616)에 의해 수신기 전극(108)으로부터 측방향으로 분리된다.
예시적으로 도시된 바와 같이, 일부 실시예들에서, 구동기 다이(611A) 및 수신기 다이(611B)는 RDL의 전도성 피처를 통해 각각 상위 전송 전극(104) 및 상위 수신기 전극(108)에 전기적으로 접속된다. 구동기 다이(611A)는 전도성 기둥(6111A) 및 전도성 비아를 통해 상위 전송 전극(104)에 전기적으로 접속된다. 수신기 다이(611B)는 전도성 기둥(6111B) 및 전도성 비아를 통해 상위 수신기 전극(108)에 전기적으로 접속된다. 일부 실시예들에서, 폴리머층에 형성된 RDL은 조성 및 형성 공정에 있어서 후면 RDL(604)과 실질적으로 유사하므로, 상세한 설명은 간략함을 위해 생략된다.
다음으로, 도 22에 예시된 바와 같이, 범핑 하지 금속(Under Bump Metallurgy, UBM)(618)이 폴리머층(616)의 RDL을 통해 하위 전송 전극(106) 및 하위 수신기 전극(110)에 전기적으로 접속하도록 형성되고, 폴리머층(617)이 폴리머층(616) 위에 형성된다. 그런 다음, 도 23에 예시된 바와 같이, 예를 들어, 범핌 하지 금속(UBM)(618) 상의 솔더 볼을 비롯한 입출력(I/O) 패드가 되도록 구성된 외부 커넥터(619A 및 619B)가 형성된다. 일부 실시예들에서, 커넥터(619A 및 619B)는 RDL 위에 형성된 UBM(618) 상에 배치된 볼 그리드 어레이(ball grid array, BGA) 볼, 및 제어된 붕괴형 칩 커넥터 범프 등이다. 일부 실시예들에서, 커넥터(619A 및 619B)는 패키지(500)를, 예를 들어 다른 디바이스 다이, 인터포저, 패키지 기판, 인쇄 회로 기판, 마더 보드 등을 비롯한 다른 패키지 컴포넌트에 전기적으로 접속시키기 위해 이용된다. 일부 실시예들에서, 커넥터(619A)는 전송 접지에 결합되고, 커넥터(619B)는 수신기 접지에 결합된다. 따라서, 하위 전송 전극(106)은 전도성 비아, RDL(604 및 616), 및 커넥터(619A)를 통해 전송 접지에 결합된다. 하위 수신기 전극(110)은 전도성 비아, RDL(604 및 616), 및 커넥터(619A)를 통해 수신기 접지에 결합된다.
다음으로, 캐리어(601) 및 접착층(602)이 패키지(500)로부터 제거된다. 결과 구조물이 도 24에 도시된다. 일부 실시예들에서, 폴리머 베이스층(603)은 절연 및 보호층으로서 결과 패키지(500)에 남겨 진다.
상기 예시는 예시적인 동작들을 포함하지만, 동작들은 반드시 도시된 순서로 수행되는 것은 아니다. 동작들은 본 개시의 다양한 실시예들의 사상 및 범위에 따라, 적절히 추가되고, 교체되고, 순서 변경되고 및/또는 제거될 수 있다.
일부 실시예들에서, 반도체 구조물이 개시되고, 상기 반도체 구조물은 제 1 층과 제 2 층 사이에 수직적으로 배치된 유전체 도파관, 제 1 출력 노드에서 구동 신호를 발생시키도록 구성된 구동기 다이, 유전체 도파관의 제 1 측을 따라 위치하고 제 1 출력 노드로부터 구동 신호를 수신하도록 구성된 제 1 전송 전극, 유전체 도파관의 제 1 측을 따라 위치하는 제 1 수신기 전극, 및 제 1 수신기 전극으로부터 수신 신호를 수신하도록 구성된 수신기 다이를 포함한다.
반도체 구조물이 또한 개시되고, 상기 반도체 구조물은 제 1 유전체 물질과 제 2 유전체 물질 사이에 배치된 실질적으로 직사각형의 횡단면을 갖는 유전체 도파관, 유전체 도파관의 제 1 측을 따라 배치된 제 1 금속층, 및 유전체 도파관의 제 2 측을 따라 배치된 제 2 금속층을 포함한다. 제 2 유전체 물질은 몰딩층 상에 배치되고, 구동기 다이 및 수신기 다이가 몰딩층에 의해 둘러싸인다.
방법이 또한 개시되고, 상기 방법은 패키지 내에 구동기 다이 및 수신기 다이를 부착하는 단계; 구동기 다이 및 수신기 다이를 둘러싸도록 몰딩 컴파운드를 도포하는 단계; 구동기 다이 및 수신기 다이 및 몰딩 컴파운드 위에 제 1 층을 형성하는 단계; 제 1 층 상에 유전체 도파관을 형성하는 단계; 및 유전체 도파관 상에 제 2 층을 형성하는 단계를 포함한다.
당업자가 본 개시의 양태들을 더욱 잘 이해할 수 있도록 앞서 말한 것은 여러 실시예들의 특징들을 설명하였다. 당업자는 본 명세서에 도입된 실시예들의 동일한 이점들을 달성 및/또는 동일한 목적을 수행하는 구조 및 다른 공정을 설계 또는 수정하기 위한 기본으로서 본 개시를 용이하게 이용할 수 있음을 이해해야 한다. 당업자는 또한, 등가 구조물이 본 개시의 사상과 범위로부터 벗어나지 않도록 실현해야 하며, 본 개시의 사상과 범위로부터 벗어나지 않고 여기에서 다양한 변경, 대체 및 변화를 행할 수 있다.

Claims (10)

  1. 반도체 구조물에 있어서,
    제 1 층과 제 2 층 사이에 수직적으로 배치된 유전체 도파관;
    제 1 출력 노드에서, 구동 신호를 발생시키도록 구성된 구동기 다이;
    상기 유전체 도파관의 제 1 측을 따라 위치하고, 상기 제 1 출력 노드로부터 상기 구동 신호를 수신하도록 구성된 제 1 전송 전극;
    상기 유전체 도파관의 상기 제 1 측을 따라 위치하는 제 1 수신기 전극; 및
    상기 제 1 수신기 전극으로부터 수신 신호를 수신하도록 구성된 수신기 다이
    를 포함하는 반도체 구조물.
  2. 제 1 항에 있어서,
    보호층 상의 상기 구동기 다이 및 상기 수신기 다이를 둘러싸는 몰딩층을 더 포함하고,
    상기 제 1 층은 상기 몰딩층 상에 배치되는 것인, 반도체 구조물.
  3. 제 2 항에 있어서,
    상기 유전체 도파관의 제 2 측을 따라 위치하고, 전송 접지에 전기적으로 결합된 제 2 전송 전극을 더 포함하는 반도체 구조물.
  4. 제 3 항에 있어서,
    상기 제 1 전송 전극은 상기 유전체 도파관 위에 배치된 제 1 금속 구조물을 포함하고, 상기 제 2 전송 전극은 상기 유전체 도파관 아래에 배치된 제 2 금속 구조물을 포함하며,
    상기 제 1 전송 전극 및 상기 제 2 전송 전극은 미러 이미지인 것인, 반도체 구조물.
  5. 제 2 항에 있어서,
    상기 유전체 도파간의 제 2 측을 따라 위치하고, 수신기 접지에 전기적으로 결합된 제 2 수신기 전극을 더 포함하는 반도체 구조물.
  6. 제 5 항에 있어서,
    상기 제 1 수신기 전극은 상기 유전체 도파관 위에 배치된 제 1 금속 구조물을 포함하고, 상기 제 2 수신기 전극은 상기 유전체 도파관 아래에 배치된 제 2 금속 구조물을 포함하며,
    상기 제 1 수신기 전극 및 상기 제 2 수신기 전극은 미러 이미지인 것인, 반도체 구조물.
  7. 제 1 항에 있어서,
    상기 유전체 도파관은 상기 제 1 층 및 상기 제 2 층의 유전 상수보다 높은 유전 상수를 갖는 유전체 물질을 포함하는 것인, 반도체 구조물.
  8. 제 1 항에 있어서,
    상기 유전체 도파관은 i) 폴리이미드(polyimide) 또는 폴리벤즈옥사졸(polybenzoxazole), ii) 실리콘 질화물 또는 실리콘 이산화물, iii) ZrO2, Al2O3, HfOx, HfSiOx, ZrTiOx, TiO2, 및 TaOx 중 적어도 하나, 또는 iv) SrTiO3 유전체 또는 ZrO2-Al2O3-ZrO2 복합 유전체 구조물을 포함하는 것인, 반도체 구조물.
  9. 반도체 구조물에 있어서,
    제 1 유전체 물질과 제 2 유전체 물질 사이에 배치된 직사각형의 횡단면을 갖는 유전체 도파관;
    상기 유전체 도파관의 제 1 측을 따라 배치된 제 1 금속층; 및
    상기 유전체 도파관의 제 2 측을 따라 배치된 제 2 금속층
    을 포함하고, 상기 제 2 유전체 물질은 몰딩층 상에 배치되고, 구동기 다이 및 수신기 다이가 상기 몰딩층에 의해 둘러싸이는 것인, 반도체 구조물.
  10. 방법에 있어서,
    패키지 내에 구동기 다이 및 수신기 다이를 부착하는 단계;
    상기 구동기 다이 및 상기 수신기 다이를 둘러싸도록 몰딩 컴파운드를 도포하는 단계;
    상기 구동기 다이, 상기 수신기 다이, 및 상기 몰딩 컴파운드 위에 제 1 층을 형성하는 단계;
    상기 제 1 층 상에 유전체 도파관을 형성하는 단계; 및
    상기 유전체 도파관 상에 제 2 층을 형성하는 단계
    를 포함하는 방법.
KR1020160049496A 2016-01-29 2016-04-22 유전체 도파관을 포함하는 반도체 구조물 및 그 형성방법 KR101851057B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/010,816 US9715131B2 (en) 2014-09-11 2016-01-29 Integrated fan-out package including dielectric waveguide
US15/010,816 2016-01-29

Publications (2)

Publication Number Publication Date
KR20170090971A true KR20170090971A (ko) 2017-08-08
KR101851057B1 KR101851057B1 (ko) 2018-04-20

Family

ID=59327939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160049496A KR101851057B1 (ko) 2016-01-29 2016-04-22 유전체 도파관을 포함하는 반도체 구조물 및 그 형성방법

Country Status (3)

Country Link
KR (1) KR101851057B1 (ko)
DE (1) DE102016102109A1 (ko)
TW (1) TWI694273B (ko)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4533207A (en) * 1983-06-21 1985-08-06 At&T Bell Laboratories Wavelength tunable TE to TM mode converter
US6310700B1 (en) * 2000-09-15 2001-10-30 Massachusetts Institute Of Technology Velocity matching electrode structure for electro-optic modulators
US7034775B2 (en) * 2001-03-26 2006-04-25 Seiko Epson Corporation Display device and method for manufacturing the same
JPWO2011055511A1 (ja) * 2009-11-04 2013-03-21 日本電気株式会社 半導体装置及びその製造方法
KR20130031598A (ko) * 2011-09-21 2013-03-29 한국전자통신연구원 광 도파로
US8680647B2 (en) * 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US10180547B2 (en) 2012-02-23 2019-01-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical bench on substrate
US20130265734A1 (en) * 2012-04-04 2013-10-10 Texas Instruments Incorporated Interchip communication using embedded dielectric and metal waveguides
JP2014212465A (ja) * 2013-04-19 2014-11-13 ソニー株式会社 信号伝送ケーブルおよびフレキシブルプリント基板
US9419156B2 (en) 2013-08-30 2016-08-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package and method for integration of heterogeneous integrated circuits
US9647329B2 (en) * 2014-04-09 2017-05-09 Texas Instruments Incorporated Encapsulated molded package with embedded antenna for high data rate communication using a dielectric waveguide

Also Published As

Publication number Publication date
TWI694273B (zh) 2020-05-21
DE102016102109A1 (de) 2017-08-03
TW201738599A (zh) 2017-11-01
KR101851057B1 (ko) 2018-04-20

Similar Documents

Publication Publication Date Title
US10511075B2 (en) Integrated fan-out package including dielectric waveguide
US10269691B2 (en) Method of forming semiconductor structure
US11682638B2 (en) Semiconductor structure having multiple dielectric waveguide channels and method for forming semiconductor structure
TWI511248B (zh) 多孔基材中之通路
KR101626693B1 (ko) 반도체 장치 및 그 제조 방법
CN110892301A (zh) 晶圆规模键合的有源光子中介层
KR20200001557A (ko) 광 반도체 디바이스 및 방법
US9355934B2 (en) Method and apparatus providing integrated circuit having redistribution layer with recessed connectors
CN109166822A (zh) 半导体器件制作方法及半导体器件
SE537874C2 (sv) CTE-anpassad interposer och metod att tillverka en sådan
KR101806657B1 (ko) 수직 금속 절연체 금속 커패시터
CN104425453A (zh) 3dic互连装置和方法
CN112086445A (zh) 混合封装组件
KR20230098518A (ko) 반도체 패키지 및 제조 방법
US20230258886A1 (en) Semiconductor package structure with multiple waveguides
CN112578509A (zh) 半导体器件与系统及其制造方法
US12105323B2 (en) Semiconductor package
Kwon et al. Novel thinning/backside passivation for substrate coupling depression of 3D IC
KR101851057B1 (ko) 유전체 도파관을 포함하는 반도체 구조물 및 그 형성방법
CN106067487A (zh) 包括介电质波导的集成扇出封装件
CN108573988B (zh) 电子部件和装备
KR20170129554A (ko) 초박형 이미지 센서-경통 일체형 카메라 모듈
TW202403984A (zh) 半導體封裝
CN117457625A (zh) 封装件、半导体封装件及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant