CN108573988B - 电子部件和装备 - Google Patents
电子部件和装备 Download PDFInfo
- Publication number
- CN108573988B CN108573988B CN201810192411.3A CN201810192411A CN108573988B CN 108573988 B CN108573988 B CN 108573988B CN 201810192411 A CN201810192411 A CN 201810192411A CN 108573988 B CN108573988 B CN 108573988B
- Authority
- CN
- China
- Prior art keywords
- recess
- electronic component
- face
- device unit
- support member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 93
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims description 78
- 229920005989 resin Polymers 0.000 claims description 41
- 239000011347 resin Substances 0.000 claims description 41
- 239000010410 layer Substances 0.000 description 39
- 238000004519 manufacturing process Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 23
- 230000008569 process Effects 0.000 description 13
- 238000003384 imaging method Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000001039 wet etching Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920003986 novolac Polymers 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明涉及电子部件和装备。一种电子部件，包括：支撑构件，其中设置有具有底面和侧面的凹部；以及设备单元，其包括基板并被固定到支撑构件，使得基板的主面面向凹部。凹部的开口宽度在凹部相对于主面的底部的一侧比设备单元的宽度窄并且在凹部相对于主面的底部的相反侧比设备单元的宽度宽。基板的端面在与基板的主面垂直的方向上与凹部的侧面重叠。光电转换元件布置在基板的主面上。
Description
技术领域
本发明涉及电子部件及制造电子部件的方法。
背景技术
已经提出了被构造为使得其中元件(诸如晶体管或二极管)和互连被设置在半导体基板上的设备单元固定到支撑构件的电子部件。日本专利申请公开第2012-182309号公开了一种光学设备，其中光学元件容纳在中央具有凹陷的容纳部件的凹陷内。
但是，在日本专利申请公开第2012-182309号中公开的电子部件中，存在不能实现充分的尺寸减小的问题。
发明内容
本发明的目标是提供一种有利于减小电子部件的尺寸的技术。
根据本发明的一方面，提供了一种电子部件，该电子部件包括：支撑构件，在支撑构件中设置有具有底面和侧面的凹部；以及设备单元，设备单元包括基板并被固定到支撑构件，使得基板的主面面向所述凹部，其中，所述凹部的开口宽度在所述凹部相对于主面的底部的一侧比设备单元的宽度窄并且在所述凹部相对于主面的底部的相反侧比设备单元的宽度宽，其中，基板的端面在与基板的主面垂直的方向上与所述凹部的侧面重叠，并且其中，光电转换元件布置在基板的主面上。
另外，根据本发明的另一方面，提供了一种电子部件，该电子部件包括：支撑构件，在支撑构件中设置有具有底面和侧面的凹部；设备单元，设备单元包括基板并被固定到支撑构件，使得基板的主面与所述凹部的底面平行；以及树脂构件，树脂构件设置在设备单元的端面与所述凹部的侧面之间，其中，所述凹部的开口宽度在所述凹部相对于主面的底部的一侧比设备单元的宽度窄并且在所述凹部相对于主面的底部的相反侧比设备单元的宽度宽，其中，在设备单元与所述凹部的底面之间设置有空隙，以及其中，树脂构件没在所述底面与设备单元的主面之间延伸。
从参考附图对示例性实施例的以下描述，本发明的进一步的特征将变得清晰。
附图说明
图1A是示出根据本发明第一实施例的电子部件的总体构造的平面图。
图1B是示出根据本发明第一实施例的电子部件的总体构造的截面图。
图2A、图2B和图2C是示出根据本发明第一实施例的电子部件的具体结构的截面图。
图3A、图3B和图3C是示出根据本发明第一实施例的电子部件中的设备单元的构造示例的示意性截面图。
图4A、图4B和图4C以及图5A、图5B、图5C、图5D、图5E和图5F是示出根据本发明第一实施例的制造电子部件的方法的处理截面图。
图6是示出根据本发明第二实施例的电子部件的结构的示意性截面图。
图7A、图7B、图7C、图7D和图7E是示出根据本发明第二实施例的制造电子部件的方法的处理截面图。
图8A是示出根据本发明第三实施例的电子部件的结构的截面图。
图8B和图8C是示出根据本发明第三实施例的电子部件的结构的截面图。
图9A、图9B、图9C和图9D以及图10A、图10B、图10C、图10D、图10E和图10F是示出根据本发明第三实施例的制造电子部件的方法的处理截面图。
具体实施方式
现在将根据附图详细描述本发明的优选实施例。
[第一实施例]
将参考图1A至图5F描述根据本发明第一实施例的电子部件及制造所述电子部件的方法。
图1A是示出根据本实施例的电子部件的总体构造的平面图。图1B是示出根据本实施例的电子部件的总体构造的截面图。图2A至图2C是示出根据本实施例的电子部件的具体结构的截面图。图3A至图3C是示出根据本实施例的电子部件中的设备单元的构造示例的示意性截面图。图4A至图5F是示出根据本实施例的制造电子部件的方法的处理截面图。
首先，将通过使用图1A和图1B来描述本实施例的电子部件的总体构造。图1A是示出本实施例的电子部件的结构的顶视图。图1B是沿着图1A的线A-A'截取的示意性截面图。
根据本实施例的电子部件300包括设备单元10和支撑构件20。设备单元10基本上是具有彼此相对的第一主面10A和第二主面10B的平板结构，并且也可被称为半导体单元。半导体元件11被设置在设备单元10的第一主面10A上。半导体元件11可以被设置在设备单元10的第二主面10B上。支撑构件20基本上是平板结构，并且在其中一个主面(图1B中的上侧)上设置上部平坦面21和相对于上部平坦面21凹陷的凹部22。凹部22具有斜面SL。在示例中，凹部22包括底面BTM和相对于底面BTM倾斜的斜面，底面BTM包括其底部，并且凹部22的开口宽度随着接近底面BTM而减小。
如图1B中所示，设备单元10固定到支撑构件20，使得第一主面10A面向支撑构件20的凹部22。设备单元10的第一主面10A的周边与作为支撑构件20的凹部22的侧面的斜面SL接触。更具体而言，设备单元10的第一主面10A与端面之间的边界区域(角部(脊)CR)与支撑构件20的凹部22的斜面SL接触。换句话说，设备单元10的端面在垂直于设备单元10的第一主面10A的方向上与支撑构件20的凹部22的斜面SL重叠。凹部22的底面BTM与设备单元10的第一主面10A平行，并且凹部22的斜面SL相对于设备单元10的第一主面10A倾斜。注意，设备单元10的端面是指与第一主面10A和第二主面10B相交的设备单元10的侧面。
例如，凹部22的斜面SL不一定需要是其相对于底面BTM的倾斜角度恒定的平面，而可以是在底面BTM上连续的弯曲形状。另外，凹部22的侧面不一定需要是由单一平面或弯曲表面形成的斜面SL，而可以是由多个表面(例如，阶梯形形状等)形成的形状。但是，当在凹部22的相应侧面中斜面SL具有不同形状时，设备单元10可能相对于凹部22倾斜地布置，因此期望斜面SL在凹部22的整个侧面中具有相同的形状。
在设备单元10的端面与凹部22的斜面SL之间设置树脂构件30。如图1B中所示，树脂构件30可以在支撑构件20的上部平坦面21上延伸地设置。在设备单元10的第一主面10A与凹部22的底面BTM之间设置空隙。此空隙被设备单元10覆盖，并且树脂构件30不泄漏到设备单元10的第一主面10A与凹部22的底面BTM之间的空间中。即，树脂构件30不延伸到设备单元10的第一主面10A与凹部22的底面BTM之间的空间。
接着，将通过使用图2A至图2C来更具体地描述设备单元10与支撑构件20的凹部22之间的关系。注意，虽然例如图2A至图2C是沿着图1A的线A-A'截取的截面图，但是与如下所述的关系相同的关系适用于在与线A-A'正交的方向上的截面图。
图2A是当宽度为X的设备单元10布置在凹部22中时的示意性截面图，凹部22在上部平坦面21中具有开口宽度Y1并且在支撑构件20的底面BTM中具有开口宽度Y2。在这种情况下，设备单元10的宽度X、开口宽度Y1和开口宽度Y2具有Y2<X<Y1的关系。即，凹部22的开口宽度在底面BTM处比设备单元10的宽度窄，并且在离开底面BTM的部分中比设备单元10的宽度宽。换句话说，在从设备单元10的第一主面10A起的凹部22的底部的一侧，凹部22的开口宽度比设备单元10的宽度窄。另外，在从凹部22的底部起的设备单元10的第一主面10A的相反侧，凹部22的开口宽度比设备单元10的宽度宽。当斜面SL的形状在凹部22的两个侧面上都相同时，设备单元10和凹部22被布置为使得其中心匹配，并且因此设备单元10的端面与凹部22的上端之间的距离Z将是Z＝(Y1-X)/2。
图2B是图2A中由虚线包围的部分的放大图。当凹部22距上部平坦面21的深度表示为H并且斜面SL的倾斜角表示为θ1时，设备单元10的第一主面10A与底面BTM之间的间隙G面表述为等式(1)。
G＝H–Z×tanθ1＝H–(Y1-X)×tanθ1/2...(1)
即，设备单元10的第一主面10A与底面BTM之间的间隙G由设备单元10的宽度X、凹部22的开口宽度Y1和倾斜角θ1唯一地确定。因此，例如，即使在设置有多个凹部22的支撑构件20的每个凹部22中布置有单个设备单元10，也能够在每个设备单元10与每个凹部22之间具有相同的间隙G。
例如，当倾斜角θ1为60度、凹部22的深度H为100μm、设备单元10的宽度X为10mm、以及凹部22的开口宽度Y1为10.08mm时，根据等式(1)，间隙G将为30.7μm。在这种情况下，当凹部22的开口宽度Y1由于在机加工凹部22时的尺寸精度而变化±1μm时，间隙G将变化大约±0.87μm。另外，当倾斜角θ1变化+1度(即，θ1＝61度)时，间隙G将是27.84μm，并且间隙G的变化量将是2.88μm。
当设备单元10是固态成像设备时，通常在固态成像设备和支撑构件之间设置大约几十μm的间隙G，使得附着到支撑构件20的污染物不被捕获在成像元件上。因此，如上所述的这种间隙变化量程度不影响固态成像设备的特性。
例如，如图2C中所示，设备单元10的第一主面10A与端面之间的边界区域(角部CR)可以具有倒角(chamfer)结构，所述倒角结构具有相对于设备单元10的第一主面10A和端面倾斜的斜面SL2。在如图2B中所示的设备单元10的角部CR未被倒角的结构的情况下，应力集中在角部CR的顶点处，并且设备单元10中可能发生诸如碎裂(chipping)之类的损伤。通过在边界区域中设置斜面SL2，与支撑构件20接触的面积增加，由此可以减轻集中在边界区域中的应力，这可以抑制设备单元10中损伤的发生。在这种情况下，优选的是支撑构件20的斜面SL的倾斜角θ1等于设备单元10的斜面SL2的倾斜角θ2。
设备单元10没有特别限制，并且可以采用例如如图3A至图3C中所示的各种结构。注意，在以下描述中，假设每个基板的第一主面与设备单元10的第一主面10A侧的面对应。另外，假设每个基板的第二主面与设备单元10的第二主面10B侧的面对应。
图3A中所示的设备单元10包括布置在半导体基板100的第一主面100A侧的半导体元件11和布置在半导体基板100的第二主面100B侧的外部连接端子50。半导体元件11和外部连接端子50经由被设置成穿透半导体基板100的贯通电极40电连接。
图3B中所示的设备单元10包括半导体基板100和在其上安装半导体基板100的安装基板101。半导体元件11布置在半导体基板100的第一主面100A侧，并且外部连接端子50布置在安装基板101的第二主面101B侧。半导体元件11和外部连接端子50经由布线W和被设置成穿透安装基板101的贯通电极40电连接。
图3C中所示的设备单元10包括安装基板101和布置在安装基板101上的半导体基板100。半导体元件11布置在半导体基板100的第一主面100A侧，并且外部连接端子50布置在安装基板101的第二主面101B侧。半导体元件11和外部连接端子50经由被设置成穿透半导体基板100和安装基板101的贯通电极40电连接。
在具有如图3B和图3C中所示的安装基板101的构造中，期望被放在支撑构件20的凹部22的斜面SL上的设备单元10的边界区域为安装基板101的第一主面101A与端部之间的边界区域。
虽然在此例示了设备单元10由单个基板形成的情况和设备单元10由两个堆叠的基板形成的情况，但是类似的形式可以应用于设备单元10由三个或更多个堆叠的基板形成的情况。
接着，将通过使用图4A至图5F来描述根据本实施例的制造电子部件的方法。注意，一些已知的半导体制造工艺可以用于制造电子部件。另外，虽然在这里将省略其描述，但是如果必要，那么可以在后述的各步骤之间执行其它步骤(例如，热处理工序、清洗工序等)。
首先，制备具有彼此相对的第一主面100A和第二主面100B的半导体基板100(图4A)。可以根据要形成的半导体元件11来适当地选择半导体基板100。例如，硅基板、GaAs基板等可以用于半导体基板100。在这个示例中，使用厚度为725μm的硅基板作为半导体基板100。
接着，在半导体基板100的第一主面100A侧(图4A和图4B中的上侧)形成半导体元件11(图4B)。注意，虽然在这里省略了其描述，但是除了晶体管或二极管以外，每个半导体元件11还包括必要的部件(诸如元件隔离膜、互连层、层间绝缘膜等)，用于实现设备单元10的预定功能。在半导体基板100上形成多个半导体元件11，并且在完成之后执行每个半导体元件11的电特性等的检查。
接着，将在其上设置有多个半导体元件11的半导体基板100单个化(singulate)成半导体元件11的相应形成区域，并形成多个设备单元10(图4C)。诸如刀片切割、激光切割、等离子体切割等方法可以用于半导体基板100的单个化。如上所述，由于间隙G的精度取决于尺寸加工精度，因此优选的是使用在尺寸加工精度方面优异的方法(例如，等离子体切割)用于半导体基板100的单个化。
另外，除了半导体基板100之外，还制备具有彼此相对的第一主面200A和第二主面200B的支撑构件200。支撑构件200没有特别限制，并且例如可以应用玻璃基板、硅基板等。在这个示例中，使用厚度为500μm的石英玻璃基板作为支撑构件200。
接着，在支撑构件200(图5A)的第一主面200A(图5A中的上侧)上形成在要形成凹部22的区域中具有开口212的掩模210。例如，可以使用基于酚醛清漆(novolak)的正型光致抗蚀剂作为掩模210。在这种情况下，通过光刻对光致抗蚀剂膜进行构图，可以形成具有开口212的掩模210。掩模210可以是在其上复制光致抗蚀剂膜的图案的硬掩模。
接着，通过使用掩模210作为掩模来蚀刻支撑构件200，并且在支撑构件200的第一主面200A侧形成每个都包括斜面SL和底面BTM的凹部22(图5B)。用于形成凹部22的蚀刻没有特别限制，只要可以形成斜面SL就可以，并且可以是湿蚀刻或干蚀刻。可替代地，可以一起使用湿蚀刻和干蚀刻二者。就缩短处理时间而言，以高蚀刻速率为特征的湿蚀刻是优选的。注意，例如，使用氢氟酸的湿蚀刻适用于石英玻璃基板的湿蚀刻。由于在一般的湿蚀刻中以各向同性的方式进行蚀刻，因此在掩模210的端部发生侧蚀刻，这造成每个凹部22具有如图5B中所示带有斜面SL和底面BTM的形状。在这个示例中，执行湿刻蚀，直到凹部22达到100μm的深度。
接着，移除用于形成凹部22的掩模210(图5C)。当掩模210由光致抗蚀剂形成时，掩模210可以通过使用有机解离溶液(诸如四甲基氢氧化铵(tetramethylammoniumhydroxide，TMAH)等)的湿工艺、等离子体灰化工艺等来移除。
以这种方式，在支撑构件200中形成多个凹部22。注意，在支撑构件200的第一主面200A中没有形成凹部22的部分与上述上部平坦面21对应。
接着，将在图4C的步骤中形成的设备单元10分别放到在支撑构件200中设置的多个凹部22中(图5D)。每个设备单元10被放置成使得其第一主面10A面向支撑构件200的凹部22。当在设备单元10的形成步骤中已经执行了对电特性等的检查时，优选的是仅将已通过检查的设备单元10放到支撑构件200，以提高电子部件的成品率。在这个时候，由于每个设备单元10处于被支撑构件200的每个凹部22的四个斜面SL支撑的状态，因此这在放置之后的运输中抑制设备单元10的位移或抑制设备单元10脱出凹部22。
接着，在通过诸如分配方法或印刷方法之类的方法将树脂构件30涂敷到支撑构件200的第一主面200A侧的设备单元10之间的相应区域之后，树脂构件30借助于加热、UV照射等被固化(图5E)。由此，设备单元10粘附并固定到支撑构件200。在这个时候，由于设备单元10与凹部22的斜面SL接触，因此这可以抑制树脂构件30流入由设备单元10的第一主面10A和支撑构件20的凹部22包围的空间。
在将设备单元10放在支撑构件200的凹部22中之后，进一步优选的是将其移动到比大气压更高压力的环境中，然后在这个环境下涂敷树脂构件30。通过这样做，设备单元10的第二主面10B侧的压力高于设备单元10和支撑构件200之间的空间内的压力，并且这个压力差使得设备单元10被压靠在支撑构件200上。这导致设备单元10和凹部22的斜面SL以更可靠的方式彼此接触的状态。在这种状态下涂敷树脂构件30并进行固化，这可以进一步抑制树脂构件30流入由设备单元10的第一主面10A和支撑构件200的凹部22包围的空间。
当设备单元10和凹部22的斜面SL没有完全彼此接触并且它们之间存在微小间隙时，树脂构件30可能通过毛细现象从间隙渗入。但是，通过应用上述本实施例的构造，能够抑制树脂构件30泄漏到设备单元10的第一主面10A和凹部22的底面BTM中。
注意，虽然在这个示例中树脂构件30仅在设备单元10之间形成，但是树脂构件30也可以在整个表面上形成，以便掩埋设备单元10的第二主面10B。
接着，借助于刀片切割等将支撑构件200和树脂构件30切割和单个化，以完成根据本实施例的电子部件300(图5F)。每个单个化的支撑构件200是图1A、图1B等中的支撑构件20。
使用本实施例的制造方法可以抑制树脂构件30泄漏到设备单元10的第一主面10A和支撑构件20的凹部22的底面BTM中。由此，例如，当设备单元10是固态成像设备并且光电转换元件布置在第一主面10A侧时，可以布置光电转换元件的更宽的有效像素面积。
以这种方式，根据本实施例，可以抑制树脂构件30泄漏到设备单元10的第一主面10A或支撑构件20的凹部22的底面BTM中，并且可以增加半导体元件11的有效元件面积。从维持相同有效元件面积的角度来看，能够抑制树脂构件30的泄漏意味着电子部件的尺寸减小是有可能的。
[第二实施例]
将参考图6至图7E描述根据本发明第二实施例的电子部件及制造所述电子部件的方法。图6是示出本实施例的电子部件的结构的示意性截面图。图7A至图7E是示出根据本实施例的制造电子部件的方法的处理截面图。与根据第一实施例的电子部件相似的部件用相同的标号标记，并省略或简化其描述。
如图6中所示，根据本实施例的电子部件300是其中具有图3A中所示的结构的设备单元10作为设备单元10被应用的电子部件。即，在设备单元10的半导体基板100中，设置从第一主面10A贯穿到第二主面10B的贯通电极40。另外，在第一主面10A侧设置的半导体元件11和在第二主面10B侧设置的外部连接端子50经由贯通电极40电连接。其它特征与根据第一实施例的电子部件的特征相同。
注意，在根据本实施例的电子部件中，设备单元10的第二主面10B突出到支撑构件20的上部平坦面21上方，能够通过例如倒装芯片连接等将外部连接端子50直接连接到电路基板等。
接着，将使用图7A至图7E描述根据本实施例的制造电子部件的方法。首先，以与图4A至图4C中所示的、根据第一实施例的制造电子部件的方法相同的方式形成设备单元10。另外，以与图5A至图5C中所示的、根据第一实施例的制造电子部件的方法相同的方式在支撑构件200中形成多个凹部22。
接着，以与根据第一实施例的制造电子部件的方法相同的方式，将所形成的设备单元10分别放在支撑构件200中设置的多个凹部22中(图7A)。
接着，树脂构件30至少在设备单元10之间的区域中形成，并且支撑构件20和设备单元10以与根据本发明第一实施例的制造电子部件的方法相同的方式彼此粘附(图7B)。
接着，如果需要，那么从第二主面10B侧研磨设备单元10(背面研磨)，以使设备单元10变薄。在这个时候，由于树脂构件30也与设备单元10一起被研磨，因此设备单元10的第二主面10B和树脂构件30的表面大致齐平(图7C)。在这个示例中，例如，执行研磨，直到设备单元10的厚度变为150μm。注意，使设备单元10变薄允许诸如更容易形成贯通电极40等优点。
接着，在每个设备单元10中和上形成贯通电极40和外部连接端子50，贯通电极40到达被从第二主面10B到第一主面10A设置的互连并电连接到每个半导体元件11，外部连接端子50电连接到贯通电极40(图7D)。可以通过在半导体基板100中形成到达布置在第一主面10A侧的电极部分(未示出)的通孔(TSV)、然后用导电构件填充这个通孔来形成贯通电极40。当半导体基板100是硅基板时，可以使用所谓的Bosch方法来形成通孔。铜(Cu)、金(Au)等可以用作填充在通孔中的导电构件。可以应用诸如电镀的方法在通孔中填充这些导电构件。例如，外部连接端子50可以通过经由焊剂(flux)(未示出)将焊球安装在贯通电极40上、然后在大约250摄氏度的温度下回流焊球而形成。
接着，借助于刀片切割等将支撑构件200和树脂构件30切割和单个化，以完成根据本实施例的电子部件300(图7E)。
如上面所讨论的，即使当在设备单元10中设置贯通电极40时，也可以使用本发明的制造方法，其可以抑制树脂构件30延伸到设备单元10的第一主面10A和支撑构件200的凹部22的底面BTM。由此，例如，当设备单元10是固态成像设备并且光电转换元件布置在第一主面10A侧时，可以布置光电转换元件的更宽的有效像素面积。
以这种方式，根据本实施例，当在设备单元10中设置贯通电极40时，也可以抑制树脂构件30泄漏到设备单元10的第一主面10A或支撑构件20的凹部22的底面BTM。这可以增加半导体元件11的有效元件面积。
[第三实施例]
将通过使用图8A至图10F来描述根据本发明第三实施例的电子部件及制造所述电子部件的方法。图8A是示出根据本实施例的电子部件的结构的平面图。图8B和图8C是示出根据本实施例的电子部件的结构的示意性截面图。图9A至图10F是示出根据本实施例的制造电子部件的方法的处理截面图。与根据第一实施例和第二实施例的电子部件相似的部件标以相同的标号标记，并且将被省略或简化其描述。
首先，将通过使用图8A至图8C来描述根据本实施例的电子部件的结构。图8A是示出根据本实施例的电子部件的结构的顶视图。图8B是沿图8A的线A-A'截取的示意性截面图。图8C是图8B中由虚线包围的部分的放大视图。
根据本实施例的电子部件300与第一实施例和第二实施例的共同之处在于电子部件300具有设备单元10和支撑构件20。另一方面，根据本实施例的电子部件300与根据第一实施例和第二实施例的电子部件的不同之处在于以下几点。第一点是，如图8A和图8B中所示，从凹部22的斜面SL延伸到凹部外侧的面(上部平坦面21)并且电连接到外部连接端子50的互连层70(第一互连层)设置在支撑构件20上。第二点是，如图8B中所示，设备单元10的第一主面10A侧的角部CR被倒角并且斜面SL2被设置，并且电连接到半导体元件11的互连层60(第二互连层)布置在斜面SL2上。互连层60和互连层70在斜面SL面向斜面SL2的部分中彼此电连接。
如图8A中所示，互连层70从支撑构件20的凹部22的斜面SL到支撑构件20的上部平坦面21被布置。如图8B中所示，外部连接端子50经由在上部平坦面21上方的树脂构件30中设置的开口电连接到互连层70。
作为半导体元件11的示例，图8C示出了在半导体基板100的第一主面100A侧设置的晶体管TR、多级互连层WR、布置在晶体管TR与一个互连层WR之间以及在一个互连层WR与另一个互连层WR之间的绝缘层INS。从设备单元10的斜面SL2延伸地设置的互连层60经由在绝缘层INS中设置的通孔电连接到互连层WR。
当设备单元10布置在支撑构件20的凹部22中时，互连层60和互连层70彼此接触并电连接。此外，外部连接端子50和互连层60通过布置在支撑构件20上的互连层70彼此电连接，并且外部连接端子50和半导体元件11由此彼此电连接。
利用上述结构，有可能将外部电源(未示出)经由外部连接端子50、互连层70和互连层60电连接到半导体元件11，而无需设置第二实施例中所示出的贯通电极40。另外，以与第一实施例和第二实施例的情况相同的方式，能够抑制树脂构件30延伸到设备单元10的第一主面10A和支撑构件200的凹部22的底面BTM。由此，例如，当设备单元10是固态成像设备并且光电转换元件布置在第一主面10A侧时，可以布置光电转换元件的更宽的有效像素面积。
接着，将通过使用图9A至图10F来描述根据本实施例的制造电子部件的方法。
首先，以与图4A和图4B中所示的根据第一实施例的制造电子部件的方法相同的方式，在半导体基板100的第一主面100A侧形成半导体元件11(图9A)。注意，当形成半导体元件11的绝缘膜、互连层等被布置在当在后续步骤中将半导体基板100单个化时要被划分和切割的区域(切割区域)中时，借助于蚀刻等将它们移除，以在第一主面100A侧暴露半导体基板100。
接着，在半导体基板100的第一主面100A侧的切割区域中形成每个由斜面SL2和底面BTM2形成的沟槽80(图9B)。具体而言，在半导体基板100的第一主面100A上形成光致抗蚀剂膜(未示出)之后，通过光刻对光致抗蚀剂膜进行构图，以暴露半导体元件11之间的切割区域。接着，使用构图的光致抗蚀剂膜作为掩模来蚀刻半导体基板100，以形成沟槽80。在这个示例中，例如，通过使用SF6作为处理气体的等离子体蚀刻来形成斜面SL2的倾角θ2为64度并且深度为30μm的沟槽80。
接着，形成每个从半导体元件11延伸到沟槽80的斜面SL2的互连层60(图9C)。在这个处理中，通过预先移除沟槽80的区域内的切割区域中的互连层60，能够抑制切割刀片的堵塞(loading)或切割时扩散到互连层60的损伤。注意，虽然省略了其图示，但是在半导体基板100与互连层60之间形成有氧化硅等的绝缘膜。可将任何导电材料(诸如金属材料(诸如铝或铜)或氧化物导体(诸如ITO、IZO等))用于互连层60的材料。在这个示例中，互连层60由铝基导电材料形成。
接着，例如通过等离子体切割将其上设置有多个半导体元件11的半导体基板100单个化成半导体元件11的形成区域，以形成多个设备单元10(图9D)。等离子体切割是优选的，因为半导体基板100可以被单个化，而损伤不扩散到互连层60。具体而言，当在半导体基板100的第一主面100A上形成光致抗蚀剂膜(未示出)之后，光致抗蚀剂膜通过光刻被构图，以便仅露出沟槽80的底面BTM2。接着，使用构图的光致抗蚀剂膜作为掩模来蚀刻半导体基板100，以单个化半导体基板100。例如，当半导体基板100是硅基板时，使用所谓的博世(Bosch)方法在垂直方向上处理半导体基板100，以单个化半导体基板100。
另外，与制造设备单元10分开，其中设置有多个凹部22的支撑构件200(图10A)以与图5A至图5C中所示根据第一实施例的制造电子部件的方法相同的方式设置。
接着，在支撑构件200的第一主面200A侧形成从上部平坦面21延伸到凹部22的斜面SL的互连层70(图10B)。导电材料(诸如金属材料(诸如铝或铜)或氧化物导体(诸如ITO、IZO等))可以用于互连层70的材料。例如，在将铝膜沉积在支撑构件200的第一主面200A的整个表面上之后，通过使用光刻和干蚀刻对这个铝膜进行构图来形成互连层70。
接着，以与根据第一实施例的制造电子部件的方法相同的方式，将形成的设备单元10分别放在支撑构件200中所设置的多个凹部22中(图10C)。这导致在设备单元10上设置的互连层60与在支撑构件200上设置的互连层70彼此接触的状态。
接着，树脂构件30至少在设备单元10之间的区域中形成，并且以与根据第一实施例的制造电子部件的方法相同的方式将支撑构件20和设备单元10彼此粘附。接着，在树脂构件30中形成露出上部平坦面21上的互连层70的开口32(图10D)。树脂构件30可以通过与第一实施例中相同的方法涂敷。可以将感光树脂材料用作树脂构件30。在这个示例中，使用感光聚酰亚胺作为树脂构件30，并且通过光刻对树脂构件30进行构图，以形成开口32。
注意，在形成树脂构件30之后并且在形成开口32之前，可以以与第二实施例的情况相同的方式从第二主面10B侧对设备单元10施加背面研磨，以使设备单元10变薄。
接着，在树脂构件30的开口32中形成电连接到互连层70的外部连接端子50(图10E)。例如，外部连接端子50可以通过经由焊剂(未示出)将焊球安装在开口32中、然后在大约250摄氏度的温度下回流焊球而形成。
注意，虽然在本实施例中在上部平坦面21的互连层70上设置有外部连接端子50，但是也可以设置将开口32连接到设备单元10的第二主面10B的另一互连，并且可以在设备单元10的第二主面10B上设置外部连接端子50。
接着，借助于刀片切割等将支撑构件200和树脂构件30切割和单个化，以完成根据本实施例的电子部件300(图10F)。每个单个化的支撑构件200是图8A至图8C等中的支撑构件20。
如上面所讨论的，在本实施例的电子部件中，能够在不形成贯通电极的情况下将外部电源和半导体元件11彼此电连接。另外，在本实施例的电子部件中，由于在设备单元10的角部CR上设置了斜面SL2，因此能够抑制损伤(诸如靠着支撑构件20的凹部22的斜面SL的接触部分处的碎裂)。由于不太可能在设备单元10与支撑构件20之间的接触表面上出现间隙，因此能够进一步抑制树脂构件30的渗透。由此，例如，当设备单元10是固态成像设备并且光电转换元件布置在第一主面10A侧时，可以布置光电转换元件的更宽的有效像素面积。
如上所述，根据本实施例，可以在设备单元10中没设置贯通电极的情况下获得设备单元10与支撑构件20之间的更容易的电连接。另外，可以抑制设备单元10中缺陷(诸如碎裂)的发生。另外，类似于第一实施例和第二实施例，可以增加半导体元件11的有效元件面积。
[经修改的实施例]
本发明不限于上述实施例，并且各种修改是可能的。
例如，其中任何实施例的配置的一部分被添加到另一实施例的例子或者其中任何实施例的配置的一部分被另一个实施例的配置的一部分取代的例子是本发明的实施例。例如，在上述根据第三实施例的电子部件中，也可以进一步设置与第二实施例的贯通电极相似的贯通电极40。
另外，在上述实施例中，虽然固态成像设备被示为半导体元件11的示例，但是针对设备单元10设置的半导体元件11不限于固态成像设备。
另外，其上安装有上述实施例中描述的电子部件的电路部件可以应用于各种电子装备。电子装备没有特别限制，并且例如可以是数码静态相机、视频摄像机、智能电话、个人计算机、家用电器(IoT)等。
另外，上述实施例中描述的电子部件可以应用于具有移动装置的运输装备。例如，运输装备可以具有基于从以上实施例中描述的电子部件输出的信号来控制移动装置的控制装置。移动装置没有特别限制，并且例如可以是动力源或驱动机制(诸如发动机、马达、车轮、螺旋桨等)。运输装备没有特别限制，并且例如可以是飞机、车辆、船舶等。
另外，本说明书中的相应术语仅用于说明本发明的目的，并且可以包括它们的等同物，并且本发明不限于术语的严格含义。
上述实施例中的每一个仅仅示出了实现本发明时体现的示例，并且本发明的技术范围不应当通过这些实施例以限制的意义解释。即，本发明能够以各种形式实现而不背离本发明的技术概念或其主要特征。
如上面详细描述的，本发明允许电子部件的尺寸减小。
虽然已经参考示例性实施例描述了本发明，但是应当理解的是，本发明不限于所公开的示例性实施例。所附权利要求的范围应当被赋予最宽泛的解释，以涵盖所有这样的修改以及等同的结构和功能。
Claims (19)
1.一种电子部件，其特征在于，包括：
支撑构件，在支撑构件中设置有具有底面和侧面的凹部；以及
设备单元，设备单元包括基板并被固定到支撑构件，使得基板的主面面向所述凹部，
其中，所述凹部的开口宽度在所述凹部相对于主面的底部的一侧比设备单元的宽度窄并且在所述凹部相对于主面的底部的相反侧比设备单元的宽度宽，
其中，基板的端面在与基板的主面垂直的方向上与所述凹部的侧面重叠，以及
其中，光电转换元件布置在基板的主面上。
2.如权利要求1所述的电子部件，其中所述侧面具有相对于基板的主面倾斜的斜面，所述底面与主面平行，并且所述斜面相对于所述底面倾斜。
3.如权利要求2所述的电子部件，其中设备单元的主面和端面之间的边界区域与所述凹部的斜面接触。
4.如权利要求3所述的电子部件，其中所述边界区域相对于主面和端面倾斜。
5.如权利要求1所述的电子部件，
其中，支撑构件包括在所述凹部的侧面上设置的第一互连层，
其中，设备单元包括布置在设备单元的主面和端面之间的边界区域中的第二互连层，以及
其中，第一互连层和第二互连层在所述侧面上彼此电连接。
6.如权利要求5所述的电子部件，其中，第一互连层延伸到支撑构件的所述凹部外侧的面。
7.如权利要求1所述的电子部件，其中，设备单元在与所述凹部相反的侧包括外部连接端子。
8.如权利要求1所述的电子部件，其中，设备单元包括半导体基板和安装基板，半导体基板安装在安装基板上，并且安装基板具有主面和端面。
9.如权利要求1所述的电子部件，其中，所述凹部被设备单元封闭。
10.如权利要求1所述的电子部件，其中，设备单元在与主面相反的侧突出到支撑构件之外。
11.一种电子部件，其特征在于，包括：
支撑构件，在支撑构件中设置有具有底面和侧面的凹部；
设备单元，设备单元包括基板并被固定到支撑构件，使得基板的主面与所述凹部的底面平行；以及
树脂构件，树脂构件设置在设备单元的端面与所述凹部的侧面之间，
其中，所述凹部的开口宽度在所述凹部相对于主面的底部的一侧比设备单元的宽度窄并且在所述凹部相对于主面的底部的相反侧比设备单元的宽度宽，
其中，在设备单元与所述凹部的底面之间设置有空隙，以及
其中，树脂构件没在所述底面与设备单元的主面之间延伸。
12.如权利要求11所述的电子部件，其中，设备单元的主面和端面之间的边界区域与所述凹部的侧面接触。
13.如权利要求12所述的电子部件，其中，所述边界区域相对于主面和端面倾斜。
14.如权利要求11所述的电子部件，
其中，支撑构件包括在所述凹部的侧面上设置的第一互连层，
其中，设备单元包括布置在设备单元的主面和端面之间的边界区域中的第二互连层，以及
其中，第一互连层和第二互连层在所述侧面上彼此电连接。
15.如权利要求14所述的电子部件，其中，第一互连层延伸到支撑构件的所述凹部外侧的面。
16.如权利要求11所述的电子部件，其中，设备单元在与所述凹部相反的侧包括外部连接端子。
17.如权利要求11所述的电子部件，其中，设备单元包括半导体基板和安装基板，半导体基板安装在安装基板上，并且安装基板具有主面和端面。
18.如权利要求11所述的电子部件，其中，设备单元在与主面相反的侧相对于支撑构件突出。
19.一种装备，其特征在于，包括：
如权利要求1至18中任一项所述的电子部件；
电路部件，电子部件安装在电路部件上；以及
从电子部件输出的信号所输入到的设备。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017-044645 | 2017-03-09 | ||
| JP2017044645A JP6968553B2 (ja) | 2017-03-09 | 2017-03-09 | 電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108573988A CN108573988A (zh) | 2018-09-25 |
| CN108573988B true CN108573988B (zh) | 2023-05-09 |
Family
ID=63445588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810192411.3A Active CN108573988B (zh) | 2017-03-09 | 2018-03-09 | 电子部件和装备 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10367102B2 (zh) |
| JP (1) | JP6968553B2 (zh) |
| CN (1) | CN108573988B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1938867A (zh) * | 2004-03-29 | 2007-03-28 | 浜松光子学株式会社 | 半导体光检测元件及其制造方法 |
| CN101351399A (zh) * | 2005-11-16 | 2009-01-21 | 京瓷株式会社 | 电子部件密封用基板、可取多个形态的电子部件密封用基板、及使用了电子部件密封用基板的电子装置及其制法 |
| JP2009141092A (ja) * | 2007-12-06 | 2009-06-25 | Taiyo Yuden Co Ltd | 半導体装置を実装した回路装置及びこれに用いる半導体装置の製造方法 |
| CN102144292A (zh) * | 2009-01-19 | 2011-08-03 | 松下电器产业株式会社 | 半导体装置以及其制造方法 |
| JP2016031969A (ja) * | 2014-07-28 | 2016-03-07 | ローム株式会社 | 半導体装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5093708A (en) * | 1990-08-20 | 1992-03-03 | Grumman Aerospace Corporation | Multilayer integrated circuit module |
| US5986334A (en) | 1996-10-04 | 1999-11-16 | Anam Industrial Co., Ltd. | Semiconductor package having light, thin, simple and compact structure |
| KR101078621B1 (ko) | 2003-07-03 | 2011-11-01 | 테쎄라 테크놀로지스 아일랜드 리미티드 | 집적회로 디바이스를 패키징하기 위한 방법 및 장치 |
| JP2005116943A (ja) * | 2003-10-10 | 2005-04-28 | Seiko Epson Corp | プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器 |
| JP2006128625A (ja) | 2004-09-30 | 2006-05-18 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7919410B2 (en) * | 2007-03-14 | 2011-04-05 | Aptina Imaging Corporation | Packaging methods for imager devices |
| JP2010238995A (ja) * | 2009-03-31 | 2010-10-21 | Sanyo Electric Co Ltd | 半導体モジュールおよびこれを搭載したカメラモジュール |
| JP5694670B2 (ja) | 2010-02-05 | 2015-04-01 | キヤノン株式会社 | 固体撮像装置およびその製造方法 |
| JP5877291B2 (ja) | 2010-05-14 | 2016-03-08 | パナソニックＩｐマネジメント株式会社 | 半導体装置およびその製造方法 |
| US8558392B2 (en) * | 2010-05-14 | 2013-10-15 | Stats Chippac, Ltd. | Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant |
| JP2012182309A (ja) * | 2011-03-01 | 2012-09-20 | Seiko Instruments Inc | 光学デバイス |
| JP5709165B2 (ja) | 2011-03-10 | 2015-04-30 | セイコーインスツル株式会社 | 光学デバイス |
| JP6164879B2 (ja) | 2013-03-08 | 2017-07-19 | セイコーインスツル株式会社 | パッケージ、圧電振動子、発振器、電子機器及び電波時計 |
| JP2015002414A (ja) | 2013-06-14 | 2015-01-05 | セイコーインスツル株式会社 | 電子デバイス |
| JP6554338B2 (ja) | 2014-07-28 | 2019-07-31 | ローム株式会社 | 半導体装置 |
| JP6425933B2 (ja) | 2014-07-28 | 2018-11-21 | ローム株式会社 | 半導体装置 |
| JP2016100554A (ja) | 2014-11-26 | 2016-05-30 | ローム株式会社 | 半導体装置 |
-
2017
- 2017-03-09 JP JP2017044645A patent/JP6968553B2/ja active Active
-
2018
- 2018-03-02 US US15/910,882 patent/US10367102B2/en active Active
- 2018-03-09 CN CN201810192411.3A patent/CN108573988B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1938867A (zh) * | 2004-03-29 | 2007-03-28 | 浜松光子学株式会社 | 半导体光检测元件及其制造方法 |
| CN101351399A (zh) * | 2005-11-16 | 2009-01-21 | 京瓷株式会社 | 电子部件密封用基板、可取多个形态的电子部件密封用基板、及使用了电子部件密封用基板的电子装置及其制法 |
| JP2009141092A (ja) * | 2007-12-06 | 2009-06-25 | Taiyo Yuden Co Ltd | 半導体装置を実装した回路装置及びこれに用いる半導体装置の製造方法 |
| CN102144292A (zh) * | 2009-01-19 | 2011-08-03 | 松下电器产业株式会社 | 半导体装置以及其制造方法 |
| JP2016031969A (ja) * | 2014-07-28 | 2016-03-07 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180261701A1 (en) | 2018-09-13 |
| JP2018148155A (ja) | 2018-09-20 |
| CN108573988A (zh) | 2018-09-25 |
| US10367102B2 (en) | 2019-07-30 |
| JP6968553B2 (ja) | 2021-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10996410B2 (en) | Methods of forming semiconductor packages | |
| JP4139803B2 (ja) | 半導体装置の製造方法 | |
| EP1662564B1 (en) | Semiconductor package and manufacturing method thereof | |
| US8309398B2 (en) | Electronic device wafer level scale packages and fabrication methods thereof | |
| US7192796B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| EP2647046B1 (en) | Stacked microelectronic assembly having interposer connecting active chips | |
| KR100786740B1 (ko) | 반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기 | |
| US9520322B2 (en) | Semiconductor device and method for manufacturing same | |
| US9337097B2 (en) | Chip package and method for forming the same | |
| EP3279926B1 (en) | Semiconductor device | |
| CN107221540B (zh) | 晶片封装体及其制造方法 | |
| KR20090076832A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20090050995A1 (en) | Electronic device wafer level scale packges and fabrication methods thereof | |
| US11404404B2 (en) | Semiconductor structure having photonic die and electronic die | |
| US20080237767A1 (en) | Sensor-type semiconductor device and manufacturing method thereof | |
| CN112166504A (zh) | 摄像装置 | |
| JP2003007909A (ja) | 半導体装置の製造方法とそれによる半導体装置およびこれを用いた電子機器 | |
| CN108573988B (zh) | 电子部件和装备 | |
| KR101851057B1 (ko) | 유전체 도파관을 포함하는 반도체 구조물 및 그 형성방법 | |
| CN115527931A (zh) | 半导体设备和制造半导体设备的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |