KR20170087119A - 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치 - Google Patents

클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치 Download PDF

Info

Publication number
KR20170087119A
KR20170087119A KR1020160006611A KR20160006611A KR20170087119A KR 20170087119 A KR20170087119 A KR 20170087119A KR 1020160006611 A KR1020160006611 A KR 1020160006611A KR 20160006611 A KR20160006611 A KR 20160006611A KR 20170087119 A KR20170087119 A KR 20170087119A
Authority
KR
South Korea
Prior art keywords
gate
signal
switching
clock signal
gate clock
Prior art date
Application number
KR1020160006611A
Other languages
English (en)
Other versions
KR102446668B1 (ko
Inventor
박윤식
김균호
김유철
이종재
이지예
정영석
정혜현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020160006611A priority Critical patent/KR102446668B1/ko
Priority to US15/365,292 priority patent/US10325564B2/en
Publication of KR20170087119A publication Critical patent/KR20170087119A/ko
Application granted granted Critical
Publication of KR102446668B1 publication Critical patent/KR102446668B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Multimedia (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Amplifiers (AREA)

Abstract

표시 장치의 클럭 발생 회로는, 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 적어도 하나의 게이트 클럭 신호를 생성하는 클럭 발생기, 상기 적어도 하나의 게이트 클럭 신호의 전류 레벨을 감지하고, 감지된 전류 레벨에 대응하는 셧다운 인에이블 신호 및 적어도 하나의 스위칭 신호를 출력하는 과전류 보호부 및 상기 게이트 펄스 신호 및 상기 적어도 하나의 게이트 클럭 신호 사이에 연결된 적어도 하나의 스위칭 소자를 포함하는 스위칭부를 포함하되, 상기 클럭 발생기는 상기 셧다운 인에이블 신호에 응답해서 상기 적어도 하나의 게이트 클럭 신호를 생성하며, 상기 적어도 하나의 스위칭 소자는 상기 적어도 하나의 스위칭 신호에 응답해서 상기 게이트 펄스 신호를 상기 적어도 하나의 게이트 클럭 신호로 전달한다.

Description

클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치{CLOCK GENERATION CIRCUIT HAVING OVER-CURRENT PROTECTING FUNCTION, METHOD OF OPERATING THE SAME AND DISPLAY DEVICE}
본 발명은 과전류 보호 기능을 갖는 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치에 관한 것이다.
일반적으로 표시 장치는 영상을 표시하기 위한 표시 패널, 표시 패널을 구동하는 구동 회로를 포함한다. 표시 패널은 복수의 게이트 라인, 복수의 데이터 라인 및 복수의 픽셀들을 포함한다. 픽셀 각각은 박막 트랜지스터, 액정 커패시터 및 스토리지 커패시터를 포함한다. 구동 회로는 데이터 라인들에 데이터 구동 신호를 출력하는 데이터 구동회로, 게이트 라인들을 구동하기 위한 게이트 구동 신호를 출력하는 게이트 구동회로, 게이트 구동회로로 게이트 클럭 신호들을 제공하는 클럭 발생 회로 및 데이터 구동회로와 게이트 구동회로를 제어하기 위한 타이밍 컨트롤러를 포함한다.
이러한 표시 장치는 표시하고자 하는 게이트 라인에 연결된 박막 트랜지스터의 게이트 전극에 게이트 온 전압을 인가한 후, 표시 영상에 대응하는 데이터 전압을 박막 트랜지스터의 소스 전극에 인가하여 영상을 표시할 수 있다.
표시 패널 또는 게이트 구동회로가 손상된 경우 클럭 발생 회로로부터 제공되는 클럭 신호에 의해서 표시 패널 또는 게이트 구동회로로 과전류가 유입될 수 있다.
따라서 본 발명의 목적은 과전류 보호 기능을 갖는 클럭 발생 회로를 제공하는데 있다.
본 발명의 다른 목적은 과전류 보호 기능을 갖는 클럭 발생 회로의 동작 방법을 제공하는데 있다.
본 발명의 다른 목적은 과전류 보호 기능을 갖는 클럭 발생 회로를 포함하는 표시 장치를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 클럭 발생 회로는, 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 적어도 하나의 게이트 클럭 신호를 생성하는 클럭 발생기, 상기 적어도 하나의 게이트 클럭 신호의 전류 레벨을 감지하고, 감지된 전류 레벨에 대응하는 셧다운 인에이블 신호 및 적어도 하나의 스위칭 신호를 출력하는 과전류 보호부, 및 상기 게이트 펄스 신호 및 상기 적어도 하나의 게이트 클럭 신호 사이에 연결된 적어도 하나의 스위칭 소자를 포함하는 스위칭부를 포함한다. 상기 클럭 발생기는 상기 셧다운 인에이블 신호에 응답해서 상기 적어도 하나의 게이트 클럭 신호를 생성하며, 상기 적어도 하나의 스위칭 소자는 상기 적어도 하나의 스위칭 신호에 응답해서 상기 게이트 펄스 신호를 상기 적어도 하나의 게이트 클럭 신호로 전달한다.
이 실시예에 있어서, 상기 과전류 보호부는 상기 감지된 전류 레벨이 기준 레벨보다 높을 때 상기 셧다운 인에이블 신호를 활성화한다.
이 실시예에 있어서, 상기 클럭 발생기는 상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 게이트 클럭 신호를 생성을 중지한다.
이 실시예에 있어서, 상기 과전류 보호부는, 상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 스위칭 신호를 활성화한다.
이 실시예에 있어서, 상기 클럭 발생기는, 상기 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 한 쌍의 게이트 클럭 신호들을 생성한다.
이 실시예에 있어서, 상기 과전류 보호부는, 상기 감지된 전류 레벨에 대응하는 스위칭 신호들을 출력하며, 상기 스위칭 신호들은 상기 한 쌍의 게이트 클럭 신호들에 각각 대응한다.
이 실시예에 있어서, 상기 감지된 전류 레벨이 기준 레벨을 초과할 때, 상기 스위칭 신호들은 순차적으로 활성화된다.
이 실시예에 있어서, 상기 적어도 하나의 스위칭 소자는, 상기 게이트 펄스 신호와 연결된 제1 전극, 상기 적어도 하나의 게이트 클럭 신호와 연결된 제2 전극 및 상기 적어도 하나의 스위칭 신호와 연결된 게이트 전극을 포함하는 트랜지스터를 포함한다.
본 발명의 다른 특징에 따른 클럭 발생 회로의 동작 방법은: 게이트 펄스 신호를 수신하고, 게이트 클럭 신호를 발생하는 단계, 상기 게이트 클럭 신호의 전류 레벨을 감지하는 단계, 상기 게이트 클럭 신호의 전류 레벨이 기준 레벨보다 높을 때 상기 게이트 클럭 신호의 발생을 중지하는 단계와, 상기 게이트 클럭 신호의 전류 레벨이 상기 기준 레벨보다 높을 때 스위칭 신호를 활성화하는 단계 및 상기 스위칭 신호에 응답해서 상기 게이트 펄스 신호를 상기 게이트 클럭 신호로 출력하는 단계를 포함한다.
이 실시예에 있어서, 상기 클럭 발생 회로의 동작방법은, 상기 게이트 클럭 신호의 전류 레벨이 기준 레벨보다 높을 때 셧다운 인에이블 신호를 활성화하는 단계를 더 포함한다.
이 실시예에 있어서, 상기 게이트 클럭 신호의 발생을 중지하는 단계는, 상기 셧다운 인에이블 신호가 활성화될 때 상기 게이트 클럭 신호의 발생을 중지하는 단계를 포함한다.
본 발명의 다른 특징에 따른 표시 장치는, 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널, 상기 복수의 게이트 라인들을 구동하는 게이트 구동회로, 상기 복수의 데이터 라인들을 구동하는 데이터 구동회로, 및 외부로부터 제공되는 제어 신호 및 영상 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로의 동작에 필요한 적어도 하나의 게이트 클럭 신호를 발생하는 구동 컨트롤러를 포함한다. 상기 구동 컨트롤러는, 상기 제어 신호에 응답해서 게이트 펄스 신호를 발생하는 타이밍 컨트롤러 및 상기 게이트 펄스 신호에 응답해서 상기 적어도 하나의 게이트 클럭 신호를 발생하는 클럭 발생 회로를 포함한다. 상기 클럭 발생 회로는, 상기 적어도 하나의 게이트 클럭 신호의 전류 레벨을 감지하고, 감지된 전류 레벨이 기준 레벨보다 높을 때 상기 적어도 하나의 게이트 클럭 신호의 발생을 중지하고, 상기 게이트 펄스 신호를 적어도 하나의 게이트 클럭 신호로 출력한다.
이 실시예에 있어서, 상기 클럭 발생 회로는, 상기 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 상기 적어도 하나의 게이트 클럭 신호를 생성하는 클럭 발생기, 상기 적어도 하나의 게이트 클럭 신호의 전류 레벨을 감지하고, 감지된 전류 레벨이 상기 기준 레벨보다 높을 때 셧다운 인에이블 신호 및 적어도 하나의 스위칭 신호를 활성화하는 과전류 보호부, 및 상기 게이트 펄스 신호 및 상기 적어도 하나의 게이트 클럭 신호 사이에 연결된 적어도 하나의 스위칭 소자를 포함하는 스위칭부를 포함한다.상기 클럭 발생기는 상기 셧다운 인에이블 신호에 응답해서 상기 적어도 하나의 게이트 클럭 신호를 생성하며, 상기 적어도 하나의 스위칭 소자는 상기 적어도 하나의 스위칭 신호에 응답해서 상기 게이트 펄스 신호를 상기 적어도 하나의 게이트 클럭 신호로 전달한다.
이 실시예에 있어서, 상기 클럭 발생기는 상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 게이트 클럭 신호를 생성을 중지한다.
이 실시예에 있어서, 상기 과전류 보호부는, 상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 스위칭 신호를 활성화한다.
이 실시예에 있어서, 상기 클럭 발생기는, 상기 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 한 쌍의 게이트 클럭 신호들을 생성한다.
이 실시예에 있어서, 상기 과전류 보호부는, 상기 감지된 전류 레벨에 대응하는 스위칭 신호들을 출력하며, 상기 스위칭 신호들은 상기 한 쌍의 게이트 클럭 신호들에 각각 대응한다.
이 실시예에 있어서, 상기 감지된 전류 레벨이 상기 기준 레벨을 초과할 때, 상기 스위칭 신호들은 순차적으로 활성화된다.
이 실시예에 있어서, 상기 적어도 하나의 스위칭 소자는, 상기 게이트 펄스 신호와 연결된 제1 전극, 상기 적어도 하나의 게이트 클럭 신호와 연결된 제2 전극 및 상기 적어도 하나의 스위칭 신호와 연결된 게이트 전극을 포함하는 트랜지스터를 포함한다.
이와 같은 구성을 갖는 클럭 발생 회로는 게이트 구동회로로 제공되는 게이트 클럭 신호들의 전류 레벨이 기준 레벨보다 높을 때 게이트 클럭 신호들의 발생을 중지할 수 있다. 과전류가 검출되었을 때 낮은 전압 레벨을 갖는 게이트 펄스 신호를 게이트 클럭 신호로서 게이트 구동회로로 제공함으로써 게이트 구동회로에 대한 테스트를 수행할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다
도 2는 도 1에 도시된 구동 컨트롤러의 구성을 예시적으로 보여주는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다.
도 5는 본 발명의 일 실시예에 따른 화소의 단면도이다.
도 6은 도 2에 도시된 클럭 발생 회로의 구성을 예시적으로 보여주는 블록도이다.
도 7은 도 6에 도시된 스위칭부의 구성을 예시적으로 보여주는 회로도이다.
도 8은 도 6에 도시된 클럭 발생 회로의 동작을 보여주는 플로우차트이다.
도 9는 도 6에 도시된 클럭 발생 회로로부터 출력되는 게이트 클럭 신호들의 파형을 예시적으로 보여주는 도면이다.
이하 본 발명의 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시장치는 표시 패널(DP), 게이트 구동회로(100), 데이터 구동회로(200) 및 구동 컨트롤러(300)를 포함한다.
표시 패널(DP)은 특별히 한정되는 것은 아니며, 예를 들어, 액정 표시 패널(liquid crystal display panel), 유기발광 표시 패널(organic light emitting display panel), 전기영동 표시 패널(electrophoretic display panel), 및 일렉트로웨팅 표시 패널(electrowetting display panel)등의 다양한 표시 패널을 포함할 수 있다. 본 실시예에서 표시 패널(DP)은 액정 표시 패널로 설명된다. 한편, 액정 표시 패널을 포함하는 액정 표시장치는 미 도시된 편광자, 백 라이트 유닛 등을 더 포함할 수 있다.
표시 패널(DP)은 제1 기판(DS1), 제1 기판(DS1)과 이격된 제2 기판(DS2) 및 제1 기판(DS1)과 제2 기판(DS2) 사이에 배치된 액정층(LCL)을 포함한다. 평면 상에서, 표시 패널(DP)은 복수 개의 화소들(PX11~PXnm)이 배치된 표시영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함한다.
표시 패널(DP)은 제1 기판(DS1) 상에 배치된 복수 개의 게이트 라인들(GL1~GLn) 및 게이트 라인들(GL1~GLn)과 교차하는 복수 개의 데이터 라인들(DL1~DLm)을 포함한다. 복수 개의 게이트 라인들(GL1~GLn)은 게이트 구동회로(100)에 연결된다. 복수 개의 데이터 라인들(DL1~DLm)은 데이터 구동회로(200)에 연결된다. 도 1에는 복수 개의 게이트 라인들(GL1~GLn) 중 일부와 복수 개의 데이터 라인들(DL1~DLm) 중 일부만이 도시되었다.
도 1에는 복수 개의 화소들(PX11~PXnm) 중 일부만이 도시되었다. 복수 개의 화소들(PX11~PXnm)은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인 및 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 각각 연결된다.
복수 개의 화소들(PX11~PXnm)은 표시하는 컬러에 따라 복수 개의 그룹들로 구분될 수 있다. 복수 개의 화소들(PX11~PXnm)은 주요색(primary color) 중 하나를 표시할 수 있다. 주요색은 레드, 그린, 블루 및 화이트를 포함할 수 있다. 한편, 이에 제한되는 것은 아니고, 주요색은 옐로우, 시안, 마젠타 등 다양한 색상을 더 포함할 수 있다.
도 2는 도 1에 도시된 구동 컨트롤러의 구성을 예시적으로 보여주는 블록도이다. 도 3은 본 발명의 일 실시예에 따른 표시장치의 신호들의 타이밍도이다.
도 1, 도 2 및 도 3을 참조하면, 구동 컨트롤러(300)는 메인 회로기판(MCB)에 실장될 수 있다. 구동 컨트롤러(300)는 외부의 그래픽 제어부(미 도시)로부터 영상 데이터(RGB) 및 제어 신호(CTRL)를 수신한다. 제어 신호(CTRL)는 프레임 구간들(Ft-1, Ft, Ft+1)을 구별하는 신호인 수직 동기 신호(Vsync), 수평 구간들(HP)을 구별하는 신호, 즉 행 구별 신호인 수평 동기 신호(Hsync), 데이터가 들어오는 구역을 표시하기 위해 데이터가 출력되는 구간 동안만 하이 레벨인 데이터 인에이블 신호 및 클록 신호들을 포함할 수 있다.
구동 컨트롤러(300)는 타이밍 컨트롤러(310) 그리고 클럭 발생 회로(320)를 포함한다. 타이밍 컨트롤러(310)는 영상 데이터(RGB) 및 제어 신호(CTRL)를 수신하고, 데이터 구동회로(200)로 제공될 데이터 제어 신호(CONT) 및 데이터 신호(DATA), 게이트 구동회로(100)로 제공될 개시 신호(STV) 그리고 클럭 발생 회로(320)로 제공될 게이트 펄스 신호(CPV)를 출력한다.
클럭 발생 회로(320)는 타이밍 컨트롤러(310)로부터의 게이트 펄스 신호들(CPV1~CPV4)를 수신하고, 게이트 클럭 신호들(CKV1~CKV4, CKVB1~CKVB4), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)을 발생한다. 이하 설명에서 클럭 발생 회로(320)는 4개의 게이트 펄스 신호들(CPV1~CPV4)를 수신하고, 8 개의 게이트 클럭 신호들(CKV1~CKV4, CKVB1~CKVB4)을 출력하는 것을 일 예로 설명하나, 게이트 펄스 신호들 및 게이트 클럭 신호들의 수는 다양하게 변경될 수 있다. 클럭 발생 회로(320)는 외부로부터 입력 전압(VIN)을 수신할 수 있다.
클럭 발생 회로(320)는 전원 관리 집적 회로(power management integrated circuit, PMIC)로 구현될 수 있다. 클럭 발생 회로(320)에 의해서 발생되는 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)은 서로 다른 전압 레벨일 수 있다. 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)은 도 1에 도시된 게이트 구동회로(100)로 제공될 수 있다.
게이트 구동회로(100)는 프레임 구간들(Ft-1, Ft, Ft+1) 동안에 구동 컨트롤러(300)로부터 신호 라인(GSL)을 통해 수신한 개시 신호(STV), 게이트 클럭 신호들(CKV1~CKV4, CKVB1~CKVB4), 제1 접지 전압(VSS1) 및 제2 접지 전압(VSS2)에 기초하여 게이트 신호들(G1~Gn)을 생성하고, 게이트 신호들(G1~Gn)을 복수 개의 게이트 라인들(GL1~GLn)에 출력한다. 게이트 신호들(G1~Gn)은 수평 구간들(HP)에 대응하게 순차적으로 출력될 수 있다. 게이트 구동회로(100)는 박막공정을 통해 화소들(PX11~PXnm)과 동시에 형성될 수 있다. 예컨대, 게이트 구동회로(100)는 표시 패널(DP)의 비표시 영역(NDA)에 OSG(Oxide Semiconductor TFT Gate driver circuit)로 실장 될 수 있다.
도 1은 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결 하나의 게이트 구동회로(100)를 예시적으로 도시하였다. 본 발명의 일 실시예에서, 표시장치는 2개의 게이트 구동회로들을 포함할 수 있다. 2개의 게이트 구동회로들 중 하나는 복수 개의 게이트 라인들(GL1~GLn)의 좌측 말단들에 연결되고, 다른 하나는 복수 개의 게이트 라인들(GL1~GLn)의 우측 말단들에 연결될 수 있다. 또한, 2개의 게이트 구동회로들 중 하나는 홀수 번째 게이트 라인들에 연결되고, 다른 하나는 짝수 번째 게이트 라인들에 연결될 수 있다.
데이터 구동회로(200)는 구동 컨트롤러(300)로부터 수신한 데이터 제어 신호(CONT)에 기초하여 구동 컨트롤러(300)로부터 제공된 데이터 신호(DATA)에 따른 계조 전압들을 생성한다. 데이터 구동회로(200)는 계조 전압들을 데이터 전압들(DS)로써 복수 개의 데이터 라인들(DL1~DLm)에 출력한다.
데이터 전압들(DS)은 공통 전압에 대하여 양의 값을 갖는 정극성 데이터 전압들 및/또는 음의 값을 갖는 부극성 데이터 전압들을 포함할 수 있다. 각각의 수평 구간들(HP) 동안에 데이터 라인들(DL1~DLm)에 인가되는 데이터 전압들 중 일부는 정극성을 갖고, 다른 일부는 부극성을 가질 수 있다. 데이터 전압들(DS)의 극성은 액정의 열화를 방지하기 위하여 프레임 구간들(Ft-1, Ft, Ft+1)에 따라 반전될 수 있다. 데이터 구동회로(200)는 반전 신호에 응답하여 프레임 구간 단위로 반전된 데이터 전압들을 생성할 수 있다.
데이터 구동회로(200)는 복수의 구동 칩들(210) 및 구동 칩들(210)을 각각 실장하는 복수의 연성 회로 기판들(220)을 포함할 수 있다. 연성 회로 기판(220)은 메인 회로 기판(MCB)과 제1 기판(DS1)을 전기적으로 연결한다. 복수 개의 구동 칩들(210) 각각은 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인들에 데이터 신호들을 제공한다.
도 1은 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입의 데이터 구동회로(200)를 예시적으로 도시하였다. 본 발명의 다른 실시예에서, 데이터 구동회로(200)는 칩 온 글래스(COG: Chip on Glass) 방식으로 제1 기판(DS1)의 비표시 영역(NDA) 상에 배치될 수 있다.
도 4는 본 발명의 일 실시예에 따른 화소의 등가 회로도이다. 도 5는 본 발명의 일 실시예에 따른 화소의 단면도이다. 도 1에 도시된 복수 개의 화소들(PX11~PXnm) 각각은 도 4에 도시된 등가회로를 가질 수 있다.
도 4에 도시된 것과 같이, 화소(PXij)는 화소 박막 트랜지스터(TR, 이하 화소 트랜지스터), 액정 커패시터(Clc), 및 스토리지 커패시터(Cst)를 포함한다. 이하, 본 명세서에서 트랜지스터는 박막 트랜지스터를 의미한다. 본 발명의 일 실시예에서 스토리지 커패시터(Cst)는 생략될 수 있다.
화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 전기적으로 연결된다. 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi)으로부터 수신한 게이트 신호에 응답하여 j번째 데이터 라인(DLj)으로부터 수신한 데이터 신호에 대응하는 화소 전압을 출력한다.
액정 커패시터(Clc)는 화소 트랜지스터(TR)로부터 출력된 화소 전압을 충전한다. 액정 커패시터(Clc)에 충전된 전하량에 따라 액정층(LCL, 도 4 참조)에 포함 액정 방향자의 배열이 변화된다. 액정 방향자의 배열에 따라 액정층으로 입사된 광은 투과되거나 차단된다.
스토리지 커패시터(Cst)는 액정 커패시터(Clc)에 병렬로 연결된다. 스토리지 커패시터(Cst)는 액정 방향자의 배열을 일정한 구간 동안 유지시킨다.
도 5에 도시된 것과 같이, 화소 트랜지스터(TR)는 i번째 게이트 라인(GLi, 도 3 참조)에 연결된 게이트 전극(GE), 게이트 전극(GE)에 중첩하는 활성화부(AL), j번째 데이터 라인(DLj, 도 3 참조)에 연결된 제1 전극(SE), 및 제1 전극(SE)과 이격되어 배치된 제2 전극(DE)을 포함한다.
액정 커패시터(Clc)는 화소 전극(PE)과 공통 전극(CE)을 포함한다. 스토리지 커패시터(Cst)는 화소 전극(PE)과 화소 전극(PE)에 중첩하는 스토리지 라인(STL)의 일부분을 포함한다.
제1 기판(DS1)의 일면 상에 i번째 게이트 라인(GLi) 및 스토리지 라인(STL)이 배치된다. 게이트 전극(GE)은 i번째 게이트 라인(GLi)으로부터 분기된다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 알루미늄(Al), 은(Ag), 구리(Cu), 몰리브덴(Mo), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 이들의 합금 등을 포함할 수 있다. i번째 게이트 라인(GLi) 및 스토리지 라인(STL)은 다층 구조, 예컨대 티타늄층과 구리층을 포함할 수 있다.
제1 기판(DS1)의 일면 상에 게이트 전극(GE) 및 스토리지 라인(STL)을 커버하는 제1 절연층(10)이 배치된다. 제1 절연층(10)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제1 절연층(10)은 유기막이거나, 무기막일 수 있다. 제1 절연층(10)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
제1 절연층(10) 상에 게이트 전극(GE)과 중첩하는 활성화부(AL)가 배치된다. 활성화부(AL)는 반도체층과 오믹 컨택층을 포함할 수 있다. 제1 절연층(10) 상에 반도체층이 배치되고, 반도체층 상에 오믹 컨택층이 배치된다.
활성화부(AL) 상에 제2 전극(DE)과 제1 전극(SE)이 배치된다. 제2 전극(DE)과 제1 전극(SE)은 서로 이격되어 배치된다. 제2 전극(DE)과 제1 전극(SE) 각각은 게이트 전극(GE)에 부분적으로 중첩한다.
제1 절연층(10) 상에 활성화부(AL), 제2 전극(DE), 및 제1 전극(SE)을 커버하는 제2 절연층(20)이 배치된다. 제2 절연층(20)은 무기물 및 유기물 중 적어도 어느 하나를 포함할 수 있다. 제2 절연층(20)은 유기막이거나, 무기막일 수 있다. 제2 절연층(20)은 다층 구조, 예컨대 실리콘 나이트라이드층과 실리콘 옥사이드층을 포함할 수 있다.
도 5에는 스태거 구조를 갖는 화소 트랜지스터(TR)를 예시적으로 도시하였으나, 화소 트랜지스터(TR)의 구조는 이에 제한되지 않는다. 화소 트랜지스터(TR)는 플래너 구조를 가질 수도 있다.
제2 절연층(20) 상에 제3 절연층(30)이 배치된다. 제3 절연층(30)은 평탄면을 제공한다. 제3 절연층(30)은 유기물을 포함할 수 있다.
제3 절연층(30) 상에 화소 전극(PE)이 배치된다. 화소 전극(PE)은 제2 절연층(20) 및 제3 절연층(30)을 관통하는 컨택홀(CH)을 통해 제2 전극(DE)에 연결된다. 제3 절연층(30) 상에 화소 전극(PE)을 커버하는 배향막(미 도시)이 배치될 수 있다.
제2 기판(DS2)의 일면 상에 컬러 필터층(CF)이 배치된다. 컬러 필터층(CF) 상에 공통 전극(CE)이 배치된다. 공통 전극(CE)에는 공통 전압이 인가된다. 공통 전압과 화소 전압과 다른 값을 갖는다. 공통 전극(CE) 상에 공통 전극(CE)을 커버하는 배향막(미 도시)이 배치될 수 있다. 컬러 필터층(CF)과 공통전극(CE) 사이에 또 다른 절연층이 배치될 수 있다.
액정층(LCL)을 사이에 두고 배치된 화소전극(PE)과 공통전극(CE)은 액정 커패시터(Clc)를 형성한다. 또한, 제1 절연층(10), 제2 절연층(20), 및 제3 절연층(30)을 사이에 두고 배치된 화소 전극(PE)과 스토리지 라인(STL)의 일부분은 스토리지 커패시터(Cst)를 형성한다. 스토리지 라인(STL)은 화소 전압과 다른 값의 스토리지 전압을 수신한다. 스토리지 전압은 공통 전압과 동일한 값을 가질 수 있다.
한편, 도 5에 도시된 화소(PXij)의 단면은 하나의 예시에 불과하다. 도 3에 도시된 것과 달리, 컬러 필터층(CF) 및 공통 전극(CE) 중 적어도 어느 하나는 제1 기판(DS1) 상에 배치될 수 있다. 다시 말해, 본 실시예에 따른 액정 표시 패널은 VA(Vertical Alignment)모드, PVA(Patterned Vertical Alignment) 모드, IPS(in-plane switching) 모드 또는 FFS(fringe-field switching) 모드, PLS(Plane to Line Switching) 모드 등의 화소를 포함할 수 있다.
도 6은 도 2에 도시된 클럭 발생 회로의 구성을 예시적으로 보여주는 블록도이다.
도 6을 참조하면, 클럭 발생 회로(320)는 전압 발생기(410), 클럭 발생기(420), 스위칭부(430) 및 과전류 보호부(440)를 포함한다. 전압 발생기(410)는 입력 전압(VIN)을 수신하고, 제1 접지 전압(VSS1), 제2 접지 전압(VSS2), 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)을 발생한다. 전압 발생기(410)는 데이터 구동회로(200)의 동작에 필요한 아날로그 전원 전압 등을 더 발생할 수 있다.
클럭 발생기(420)는 전압 발생기(410)로부터의 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF)을 수신한다. 클럭 발생기(420)는 도 2에 도시된 타이밍 컨트롤러(310)로부터의 게이트 펄스 신호들(CPV1~CPV4)을 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)로 변환한다. 예컨대, 클럭 발생기(420)는 게이트 펄스 신호(CPV1)에 기초하여 한 쌍의 상보적인 게이트 클럭 신호들(CKV1, CKVB1)을 출력한다. 클럭 발생기(420)는 게이트 펄스 신호(CPV2)에 기초하여 한 쌍의 상보적인 게이트 클럭 신호들(CKV2, CKVB2)을 출력한다. 클럭 발생기(420)는 게이트 펄스 신호(CPV3)에 기초하여 한 쌍의 상보적인 게이트 클럭 신호들(CKV2, CKVB2)을 출력한다. 클럭 발생기(420)는 게이트 펄스 신호(CPV4)에 기초하여 한 쌍의 상보적인 게이트 클럭 신호들(CKV4, CKVB4)을 출력한다. 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4) 각각은 게이트 온 전압(VON)과 게이트 오프 전압(VOFF) 사이를 스윙하는 신호들이다. 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)은 한 주기 동안 서로 다른 위상을 갖도록 설정될 수 있다.
스위칭부(430)는 과전류 보호부(440)로부터의 스위칭 신호들(SW1~SW8)에 응답해서 게이트 펄스 신호들(CPV1~CPV4)을 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)로서 출력한다.
과전류 보호부(440)는 게이트 클럭 신호들(CKV1, CKVB1,CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)이 제공되는 게이트 클럭 신호 라인들(CLVL1~CLVL8)의 전류 레벨을 감지하고, 감지된 전류 레벨에 따라서 스위칭 신호들(SW1~SW8)을 출력한다. 예컨대, 게이트 클럭 신호 라인들(CLVL1~CLVL8)의 전류 레벨이 기준 레벨보다 낮으면 로우 레벨의 스위칭 신호들(SW1~SW8)을 출력한다. 만일 게이트 클럭 신호 라인들(CLVL1~CLVL8)의 중 적어도 하나의 전류 레벨이 기준 레벨보다 높으면 스위칭 신호들(SW1~SW8)을 순차적으로 하이 레벨로 출력할 수 있다.
과전류 보호부(440)는 셧다운(shut down) 인에이블 신호(SH_EN)를 클럭 발생기(420)로 출력한다. 게이트 클럭 신호 라인들(CLVL1~CLVL8)의 전류 레벨이 기준 레벨보다 낮으면 로우 레벨의 셧다운 인에이블 신호(SH_EN)를 출력한다. 만일게이트 클럭 신호 라인들(CLVL1~CLVL8) 중 적어도 하나의 전류 레벨이 기준 레벨보다 높으면 하이 레벨의 셧다운 인에이블 신호(SH_EN)를 출력한다.
클럭 발생기(420)는 셧다운 인에이블 신호(SH_EN)가 로우 레벨인 동안 게이트 펄스 신호들(CPV1~CPV4)을 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)로 변환한다. 클럭 발생기(420)는 셧다운 인에이블 신호(SH_EN)가 하이 레벨이면 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)의 출력을 중지한다.
도 7은 도 6에 도시된 스위칭부의 구성을 예시적으로 보여주는 회로도이다.
도 7을 참조하면, 스위칭부(430)는 스위칭 트랜지스터들(STR1~STR8)을 포함한다. 스위칭 트랜지스터들(STR1~STR8)은 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)에 각각 대응한다. 또한 스위칭 트랜지스터들(STR1~STR8)은 도 6에 도시된 과전류 보호부(440)로부터의 스위칭 신호들(SW1~SW8)에 각각 대응한다
스위칭 트랜지스터들(STR1, STR2)은 대응하는 스위칭 신호들(SW1, SW2)에 응답해서 게이트 펄스 신호(CPV1)를 게이트 클럭 신호들(CKV1, CKVB2)로서 출력한다. 스위칭 트랜지스터들(STR3, STR4)은 대응하는 스위칭 신호들(SW3, SW5)에 응답해서 게이트 펄스 신호(CPV2)를 게이트 클럭 신호들(CKV3, CKVB5)로서 출력한다. 스위칭 트랜지스터들(STR5, STR6)은 대응하는 스위칭 신호들(SW5, SW6)에 응답해서 게이트 펄스 신호(CPV3)를 게이트 클럭 신호들(CKV5, CKVB6)로서 출력한다. 스위칭 트랜지스터들(STR7, STR8)은 대응하는 스위칭 신호들(SW7, SW8)에 응답해서 게이트 펄스 신호(CPV4)를 게이트 클럭 신호들(CKV7, CKVB8)로서 출력한다.
도 8은 도 6에 도시된 클럭 발생 회로의 동작을 보여주는 플로우차트이다.
도 6 및 도 8을 참조하면, 클럭 발생기(420)는 게이트 펄스 신호들(CPV1~CPV4)을 수신하고, 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)을 출력한다(단계 S500).
과전류 보호부(440)는 게이트 클럭 신호 라인들(CLVL1~CLVL8)의 전류 레벨을 감지한다(단계 S510). 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4) 각각의 전류 레벨이 기준 레벨보다 낮으면, 과전류 보호부(440)는 로우 레벨의 셧다운 인에이블 신호(SH_EN)를 출력한다.
게이트 클럭 신호 라인들(CLVL1~CLVL8) 중 적어도 하나의 전류 레벨이 기준 레벨보다 높으면, 과전류 보호부(440)는 하이 레벨의 셧다운 인에이블 신호(SH_EN)를 출력한다. 하이 레벨의 셧다운 인에이블 신호(SH_EN)에 응답해서 클럭 발생기(420)는 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)의 출력을 중지한다(단계 S520).
게이트 클럭 신호 라인들(CLVL1~CLVL8) 중 적어도 하나의 전류 레벨이 기준 레벨보다 높으면, 과전류 보호부(440)는 스위칭 신호들(SW1~SW8)을 순차적으로 하이 레벨로 활성화한다(단계 S530).
스위칭 신호들(SW1~SW8)이 순차적으로 하이 레벨로 활성화되면, 도 7에 도시된 스위칭 트랜지스터들(STR1~STR8)이 순차적으로 턴 온된다. 그러므로 게이트 펄스 신호들(CPV1~CPV4)이 대응하는 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)로서 출력될 수 있다(단계 S540).
도 1에 도시된 게이트 구동회로(100) 또는 표시 패널(DP)이 손상되는 경우 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)이 제공되는 게이트 클럭 신호 라인들(CLVL1~CLVL8) 통해 과전류가 흐르게 된다. 게이트 클럭 신호 라인들(CLVL1~CLVL8) 통해 과전류가 흐르는 것이 감지되면 클럭 발생기(420)는 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)의 출력을 중지함으로써 게이트 구동회로(100) 또는 표시 패널(DP)의 오동작 또는 파손되는 것을 방지할 수 있다. 또한 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF) 사이를 스윙하는 신호 대신 저전압 레벨의 게이트 펄스 신호들(CPV1~CPV4)을 게이트 클럭 신호 라인들(CLVL1~CLVL8)로 순차적으로 제공함으로써 게이트 구동회로(100)의 기능을 테스트할 수 있다.
도 9는 도 6에 도시된 클럭 발생 회로로부터 출력되는 게이트 클럭 신호들의 파형을 예시적으로 보여주는 도면이다.
도 6 및 도 9를 참조하면, 게이트 클럭 신호 라인들(CLVL1~CLVL8) 통해 과전류가 흐르는 것이 감지되면 과전류 보호부(440)는 하이 레벨의 셧다운 인에이블 신호(SH_EN)를 출력한다.
셧다운 인에이블 신호(SH_EN)가 하이 레벨인 동안, 클럭 발생기(420)는 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)의 출력을 중지한다. 셧다운 인에이블 신호(SH_EN)가 하이 레벨인 동안, 클럭 발생기(420)는 접지 전압(GND) 레벨의 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)을 출력할 수 있다. 이때 스위칭 신호(SW1)가 로우 레벨이면 도 7에 도시된 스위칭 트랜지스터(STR1)가 턴 오프되어서 게이트 클럭 신호(CKV1)는 접지 전압(GND)으로 유지된다. 스위칭 신호(SW2)가 하이 레벨이면 도 7에 도시된 스위칭 트랜지스터(STR2)는 턴 온되어서 하이 전압(CPVH)과 접지 전압(GND) 사이를 스윙하는 게이트 펄스 신호(CPV1)가 게이트 클럭 신호(CKVB1)로서 출력된다.
게이트 온 전압(VON)(예를 들면, 31V)과 게이트 오프 전압(VOFF)(예를 들면, -7V) 사이를 스윙하는 고전압 대신 하이 전압(CPVH)과 접지 전압(GND) 사이를 스윙하는 게이트 펄스 신호(CPV1)를 게이트 클럭 신호(CKVB1)로 제공함으로써 게이트 구동회로(100)의 추가 손상을 최소화하면서 게이트 구동회로(100)의 테스트가 가능하다. 또한 스위칭 신호들(SW1~SW8)을 순차적으로 하이 레벨로 활성하여 게이트 클럭 신호들(CKV1, CKVB1, CKV2, CKVB2, CKV3, CKVB3, CKV4, CKVB4)을 순차적으로 출력하고, 프로브(prove) 등을 이용하여 게이트 클럭 신호 라인들(CLVL1~CLVL8) 중 어느 신호 라인으로 과전류가 흐르는 지를 테스트할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DP: 표시패널 DS1: 제1 기판
DS2: 제2 기판 100: 게이트 구동회로
200: 데이터 구동회로 300: 구동 컨트롤러
310: 타이밍 컨트롤러 320: 클럭 발생 회로
410: 전압 발생기 420: 클럭 발생기
430: 스위칭부 440: 과전류 보호부

Claims (19)

  1. 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 적어도 하나의 게이트 클럭 신호를 생성하는 클럭 발생기;
    상기 적어도 하나의 게이트 클럭 신호의 전류 레벨을 감지하고, 감지된 전류 레벨에 대응하는 셧다운 인에이블 신호 및 적어도 하나의 스위칭 신호를 출력하는 과전류 보호부; 및
    상기 게이트 펄스 신호 및 상기 적어도 하나의 게이트 클럭 신호 사이에 연결된 적어도 하나의 스위칭 소자를 포함하는 스위칭부를 포함하되,
    상기 클럭 발생기는 상기 셧다운 인에이블 신호에 응답해서 상기 적어도 하나의 게이트 클럭 신호를 생성하며,
    상기 적어도 하나의 스위칭 소자는 상기 적어도 하나의 스위칭 신호에 응답해서 상기 게이트 펄스 신호를 상기 적어도 하나의 게이트 클럭 신호로 전달하는 것을 특징으로 하는 클럭 발생 회로.
  2. 제 1 항에 있어서,
    상기 과전류 보호부는 상기 감지된 전류 레벨이 기준 레벨보다 높을 때 상기 셧다운 인에이블 신호를 활성화하는 것을 특징으로 하는 클럭 발생 회로.
  3. 제 2 항에 있어서,
    상기 클럭 발생기는 상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 게이트 클럭 신호의 생성을 중지하는 것을 특징으로 하는 클럭 발생 회로.
  4. 제 2 항에 있어서,
    상기 과전류 보호부는,
    상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 스위칭 신호를 활성화하는 것을 특징으로 하는 클럭 발생 회로.
  5. 제 1 항에 있어서,
    상기 클럭 발생기는,
    상기 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 한 쌍의 게이트 클럭 신호들을 생성하는 것을 특징으로 하는 클럭 발생 회로.
  6. 제 5 항에 있어서,
    상기 과전류 보호부는,
    상기 감지된 전류 레벨에 대응하는 스위칭 신호들을 출력하며, 상기 스위칭 신호들은 상기 한 쌍의 게이트 클럭 신호들에 각각 대응하는 것을 특징으로 하는 클럭 발생 회로.
  7. 제 6 항에 있어서,
    상기 감지된 전류 레벨이 기준 레벨을 초과할 때, 상기 과전류 보호부는 상기 스위칭 신호들을 순차적으로 활성화하는 것을 특징으로 하는 클럭 발생 회로.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 스위칭 소자는,
    상기 게이트 펄스 신호와 연결된 제1 전극, 상기 적어도 하나의 게이트 클럭 신호와 연결된 제2 전극 및 상기 적어도 하나의 스위칭 신호와 연결된 게이트 전극을 포함하는 트랜지스터를 포함하는 것을 특징으로 하는 클럭 발생 회로.
  9. 게이트 펄스 신호를 수신하고, 게이트 클럭 신호를 발생하는 단계;
    상기 게이트 클럭 신호의 전류 레벨을 감지하는 단계;
    상기 게이트 클럭 신호의 전류 레벨이 기준 레벨보다 높을 때 상기 게이트 클럭 신호의 발생을 중지하는 단계와;
    상기 게이트 클럭 신호의 전류 레벨이 상기 기준 레벨보다 높을 때 스위칭 신호를 활성화하는 단계; 및
    상기 스위칭 신호에 응답해서 상기 게이트 펄스 신호를 상기 게이트 클럭 신호로 출력하는 단계를 포함하는 것을 특징으로 하는 클럭 발생 회로의 동작 방법.
  10. 제 9 항에 있어서,
    상기 게이트 클럭 신호의 전류 레벨이 기준 레벨보다 높을 때 셧다운 인에이블 신호를 활성화하는 단계를 더 포함하는 것을 특징으로 하는 클럭 발생 회로의 동작 방법.
  11. 제 10 항에 있어서,
    상기 게이트 클럭 신호의 발생을 중지하는 단계는,
    상기 셧다운 인에이블 신호가 활성화될 때 상기 게이트 클럭 신호의 발생을 중지하는 단계를 포함하는 것을 특징으로 하는 클럭 발생 회로의 동작 방법.
  12. 복수의 게이트 라인들 및 복수의 데이터 라인들에 각각 연결된 복수의 화소들을 포함하는 표시 패널;
    상기 복수의 게이트 라인들을 구동하는 게이트 구동회로;
    상기 복수의 데이터 라인들을 구동하는 데이터 구동회로; 및
    외부로부터 제공되는 제어 신호 및 영상 신호에 응답해서 상기 데이터 구동회로를 제어하고, 상기 게이트 구동회로의 동작에 필요한 적어도 하나의 게이트 클럭 신호를 발생하는 구동 컨트롤러를 포함하되,
    상기 구동 컨트롤러는,
    상기 제어 신호에 응답해서 게이트 펄스 신호를 발생하는 타이밍 컨트롤러; 및
    상기 게이트 펄스 신호에 응답해서 상기 적어도 하나의 게이트 클럭 신호를 발생하는 클럭 발생 회로를 포함하되,
    상기 클럭 발생 회로는,
    상기 적어도 하나의 게이트 클럭 신호의 전류 레벨을 감지하고, 감지된 전류 레벨이 기준 레벨보다 높을 때 상기 적어도 하나의 게이트 클럭 신호의 발생을 중지하고, 상기 게이트 펄스 신호를 적어도 하나의 게이트 클럭 신호로 출력하는 것을 특징으로 하는 표시 장치.
  13. 제 12 항에 있어서,
    상기 클럭 발생 회로는,
    상기 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 상기 적어도 하나의 게이트 클럭 신호를 생성하는 클럭 발생기;
    상기 적어도 하나의 게이트 클럭 신호의 전류 레벨을 감지하고, 감지된 전류 레벨이 상기 기준 레벨보다 높을 때 셧다운 인에이블 신호 및 적어도 하나의 스위칭 신호를 활성화하는 과전류 보호부; 및
    상기 게이트 펄스 신호 및 상기 적어도 하나의 게이트 클럭 신호 사이에 연결된 적어도 하나의 스위칭 소자를 포함하는 스위칭부를 포함하되,
    상기 클럭 발생기는 상기 셧다운 인에이블 신호에 응답해서 상기 적어도 하나의 게이트 클럭 신호를 생성하며,
    상기 적어도 하나의 스위칭 소자는 상기 적어도 하나의 스위칭 신호에 응답해서 상기 게이트 펄스 신호를 상기 적어도 하나의 게이트 클럭 신호로 전달하는 것을 특징으로 하는 표시 장치.
  14. 제 13 항에 있어서,
    상기 클럭 발생기는 상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 게이트 클럭 신호를 생성을 중지하는 것을 특징으로 하는 표시 장치.
  15. 제 13 항에 있어서,
    상기 과전류 보호부는,
    상기 셧다운 인에이블 신호가 활성화될 때 상기 적어도 하나의 스위칭 신호를 활성화하는 것을 특징으로 하는 표시 장치.
  16. 제 12 항에 있어서,
    상기 클럭 발생기는,
    상기 게이트 펄스 신호를 수신하고, 상기 게이트 펄스 신호에 대응하는 한 쌍의 게이트 클럭 신호들을 생성하는 것을 특징으로 하는 표시 장치.
  17. 제 16 항에 있어서,
    상기 과전류 보호부는,
    상기 감지된 전류 레벨에 대응하는 스위칭 신호들을 출력하며, 상기 스위칭 신호들은 상기 한 쌍의 게이트 클럭 신호들에 각각 대응하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서,
    상기 감지된 전류 레벨이 상기 기준 레벨을 초과할 때, 상기 스위칭 신호들은 순차적으로 활성화되는 것을 특징으로 하는 표시 장치.
  19. 제 13 항에 있어서,
    상기 적어도 하나의 스위칭 소자는,
    상기 게이트 펄스 신호와 연결된 제1 전극, 상기 적어도 하나의 게이트 클럭 신호와 연결된 제2 전극 및 상기 적어도 하나의 스위칭 신호와 연결된 게이트 전극을 포함하는 트랜지스터를 포함하는 것을 특징으로 하는 표시 장치.
KR1020160006611A 2016-01-19 2016-01-19 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치 KR102446668B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160006611A KR102446668B1 (ko) 2016-01-19 2016-01-19 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치
US15/365,292 US10325564B2 (en) 2016-01-19 2016-11-30 Clock generation circuit having over-current protecting function, method of operating the same and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160006611A KR102446668B1 (ko) 2016-01-19 2016-01-19 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치

Publications (2)

Publication Number Publication Date
KR20170087119A true KR20170087119A (ko) 2017-07-28
KR102446668B1 KR102446668B1 (ko) 2022-09-26

Family

ID=59314733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160006611A KR102446668B1 (ko) 2016-01-19 2016-01-19 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치

Country Status (2)

Country Link
US (1) US10325564B2 (ko)
KR (1) KR102446668B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060644A (zh) * 2019-04-10 2019-07-26 深圳市华星光电技术有限公司 液晶显示装置及其过流保护方法
KR20210077027A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 과전류 프로텍션 동작을 수행하는 표시 장치
US11908423B2 (en) 2021-12-06 2024-02-20 Samsung Display Co., Ltd. Display device and method of driving the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427307B (zh) * 2017-08-21 2020-06-30 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
KR20190098891A (ko) * 2018-02-14 2019-08-23 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
CN108806580A (zh) * 2018-06-19 2018-11-13 京东方科技集团股份有限公司 门驱动器控制电路及其方法、显示装置
KR102524598B1 (ko) * 2018-07-11 2023-04-24 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 표시 장치
CN111627376B (zh) * 2020-06-17 2021-11-30 合肥鑫晟光电科技有限公司 过流保护电路、显示装置及其驱动电路、过流保护方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100098925A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 액정 표시 장치
KR20150081867A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치
KR101579842B1 (ko) * 2008-10-30 2015-12-24 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363095B1 (ko) 2000-12-06 2002-12-05 삼성전자 주식회사 정전기 방전 보호를 위한 액정 표시 장치 드라이버 회로
KR101385206B1 (ko) 2008-01-07 2014-04-14 삼성디스플레이 주식회사 게이트 드라이버, 그 구동 방법 및 이를 구비하는 표시장치
CN105448261B (zh) * 2015-12-31 2018-05-18 深圳市华星光电技术有限公司 液晶显示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101579842B1 (ko) * 2008-10-30 2015-12-24 삼성디스플레이 주식회사 게이트 라인 구동 방법, 이를 수행하기 위한 게이트 구동회로 및 이를 구비한 표시 장치
KR20100098925A (ko) * 2009-03-02 2010-09-10 삼성전자주식회사 액정 표시 장치
KR20150081867A (ko) * 2014-01-07 2015-07-15 삼성디스플레이 주식회사 게이트 회로의 보호 방법 및 이를 수행하는 표시 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060644A (zh) * 2019-04-10 2019-07-26 深圳市华星光电技术有限公司 液晶显示装置及其过流保护方法
CN110060644B (zh) * 2019-04-10 2021-01-01 深圳市华星光电技术有限公司 液晶显示装置及其过流保护方法
KR20210077027A (ko) * 2019-12-16 2021-06-25 삼성디스플레이 주식회사 과전류 프로텍션 동작을 수행하는 표시 장치
US11908423B2 (en) 2021-12-06 2024-02-20 Samsung Display Co., Ltd. Display device and method of driving the same

Also Published As

Publication number Publication date
US20170206847A1 (en) 2017-07-20
US10325564B2 (en) 2019-06-18
KR102446668B1 (ko) 2022-09-26

Similar Documents

Publication Publication Date Title
US11176870B2 (en) Display apparatus having gate driving circuit
KR102446668B1 (ko) 클럭 발생 회로, 클럭 발생 회로의 동작 방법 및 표시 장치
JP6723012B2 (ja) ゲート駆動回路
US8379011B2 (en) Driving device, display apparatus having the same and method of driving the display apparatus
KR102457156B1 (ko) 게이트 구동회로를 포함하는 표시 장치 및 그것의 구동 방법
KR20170010283A (ko) 게이트 구동 회로 및 이를 갖는 표시 장치
US9934751B2 (en) Display device
JP2006235627A (ja) 液晶表示装置とその駆動方法
US10607519B2 (en) Gate driving circuit and display device including the same
KR102314447B1 (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
JP2016130850A (ja) ゲート駆動回路
KR20170115183A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
KR20160092584A (ko) 게이트 구동회로
KR20170077941A (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR102525226B1 (ko) 게이트 구동회로 및 이를 포함하는 표시장치
KR20210042193A (ko) 표시패널
KR20170109745A (ko) 게이트 구동회로 및 그것을 포함하는 표시 장치
US10685618B2 (en) Gate driving circuit and display device having the same
KR20170113935A (ko) 표시 장치
KR101949384B1 (ko) 액정표시장치 및 그 구동방법
KR20130059506A (ko) 액정 표시장치
KR101384014B1 (ko) 액정 표시 장치
KR101194647B1 (ko) 액정표시장치의 공통전극 구동회로
KR20070079349A (ko) 표시 장치 및 이의 테스트 장치
KR20080054715A (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant