KR20170082502A

KR20170082502A - 변압 장치

Info

Publication number: KR20170082502A
Application number: KR1020177008018A
Authority: KR
Inventors: 히데아키 나카하타; 사토시 하츠카와; 겐이치 히로츠; 다카시 오히라; 교헤이 야마다; 다이야 에가시라
Original assignee: 스미토모덴키고교가부시키가이샤; 고꾸리쯔 다이가꾸 호우징 도요하시 기쥬쯔 가가꾸 다이가꾸
Priority date: 2014-11-05
Filing date: 2015-10-09
Publication date: 2017-07-14
Also published as: JP2016092982A; EP3217528A4; JP6297963B2; EP3217528B1; CN107078649B; TWI682618B; US10116197B2; CN107078649A; WO2016072212A1; EP3217528A1; TW201626707A; US20170294829A1

Abstract

전단 회로로서, 홀수번째의 스위치와 짝수번째의 스위치는 교대로 온 동작하고, 전체로서는 전원에 대하여 병렬로 접속되는 스위치 직렬체와, 각 스위치의 상호 접속점 및 스위치 직렬체의 양단점을 합계 m개의 노드로 하며, 또한, 양단점 중 어느 한쪽을 접지 노드로 하여, 홀수 노드를 묶어 제1 출력 포트에 유도하는 제1 전로, 및 짝수 노드를 묶어 제2 출력 포트에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 접지 노드를 제외한 (m-1)개의 노드에 대응하여 존재하는 커패시터와, 커패시터를 개재하지 않고, 접지 노드를 제1 출력 포트에 직접 연결하는 접지 전로를 구비한다. 또한, 후단 회로로서, 서로 역극성의 통전 동작을 하는 한쌍의 반도체 소자를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부가 제1 출력 포트 및 부하의 접지 단부에 접속되고, 직렬체의 타단부가 제2 출력 포트에 접속되는 소자 직렬체와, 소자 직렬체의 비접지 단부를 부하의 접지 단부에 유도하는 제3 전로, 및 한쌍의 반도체 소자의 상호 접속점을 부하의 비접지 단부에 유도하는 제4 전로에 각각 설치된 인덕터를 구비한다.

Description

변압 장치{TRANSFORMER}

본 발명은 변압 장치에 관한 것이다.

상용 교류의 송배전 계통에는 변압기가 이용된다. 수요가의 직근(直近)에서는, 예컨대 6600 V(50 Hz 또는 60 Hz)를 200 V로 변압하는 주상(柱上) 트랜스가 이용된다(비특허문헌 1 참조). 이러한 주상 트랜스는, 도선이 되는 굵은 코일이 철심에 둘러 감아져 있고, 상응하는 중량이 있다. 또한, 더욱이 절연유나 케이스를 포함시키면, 예컨대 직경 40 cm, 높이 80 cm의 타입에서는 200 kg 정도의 중량이 있다.

한편, 차세대 전력 시스템인 스마트 그리드의 실현을 위해, SST(Solid-State Transformer)의 연구가 이루어지고 있다. SST에는 고주파 트랜스가 이용된다(예컨대, 비특허문헌 2 참조).

또한, 최근, 예컨대 태양광 발전의 출력 전압(직류)을 강압하여, 저압의 계측용 전원 등에 사용하려고 하는 수요가 있다. 태양광 발전의 출력 전압은 1000 V나 되는 고전압이 되는 경우가 있고, 이것을 100∼200 V 정도로 강압하려면, 교류 회로와 마찬가지로, 강압 트랜스와 같은 장치가 도중에 필요해진다.

Chubu Electric Power Co., Inc. 홈페이지, 「주상 변압기」, [online], [2014년 9월 12일 검색], 인터넷 <URL: http://www.chuden.co.jp/kids/kids_denki/home/hom_kaku/index.html> Falcones, S.: et al., Power and Energy Society General Meeting, 2010 IEEE, pp.1-8, Minneapolis, July 2010

종래의 주상 트랜스는 무겁고, 따라서, 취급이 용이하지 않다. 또한, 그 외형 치수를 수용할 만한 큰 장착 공간이 주상에 필요하다.

한편, 고주파 트랜스는, 기생 용량의 영향을 회피할 수 없고, 설계상의 곤란성이 있다.

이러한 종래의 문제점을 감안하여, 본 발명은, 소형 경량으로, 종래의 트랜스와 같은 자기 결합이나 전자 유도, 상호 인덕턴스용의 코일이나 철심 등을 필요로 하지 않는 획기적인 차세대 변압 장치를 제공하는 것을 목적으로 한다. 또, 전원은 교류, 직류의 어느 경우나 있다.

본 발명의 변압 장치는, 전원과 부하 사이에 설치되고, 전단 회로 및 후단 회로에 의해 구성되어 있다.

상기 전단 회로는, (a) 2의 배수인 복수의 스위치를 서로 직렬로 접속하여 이루어지고, 직렬체 중 어느 일단측에서 볼 때 홀수번째의 스위치와 짝수번째의 스위치는 교대로 온 동작하고, 전체로서는 상기 전원에 대하여 병렬로 접속되는 스위치 직렬체와, (b) 각 스위치의 상호 접속점 및 상기 스위치 직렬체의 양단점을 합계 m개의 노드로 하며, 또한, 상기 양단점 중 어느 한쪽을 접지 노드로 하여, 상기 스위치 직렬체 중 어느 일단측으로부터 1∼m의 순서로 보았을 때, 홀수 노드를 묶어 제1 출력 포트에 유도하는 제1 전로(電路), 및 짝수 노드를 묶어 제2 출력 포트에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 상기 접지 노드를 제외한 (m-1)개의 노드에 대응하여 존재하는 커패시터와, (c) 커패시터를 개재하지 않고, 상기 접지 노드를 상기 제1 출력 포트에 직접 연결하는 접지 전로를 구비하고 있다.

또한, 상기 후단 회로는, (d) 서로 역극성의 통전 동작을 하는 한쌍의 반도체 소자를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부가 상기 제1 출력 포트 및 상기 부하의 접지 단부에 접속되고, 직렬체의 타단부가 상기 제2 출력 포트에 접속되는 소자 직렬체와, (e) 상기 소자 직렬체의 비접지 단부를 상기 부하의 접지 단부에 유도하는 제3 전로, 및 상기 한쌍의 반도체 소자의 상호 접속점을 상기 부하의 비접지 단부에 유도하는 제4 전로에 각각 설치된 인덕터를 구비하고 있다.

또한, 변압 장치는, 상기 스위치의 온/오프 동작을 제어하는 제어부를 구비하고 있다.

본 발명의 변압 장치에 의하면, 소형 경량으로, 종래의 트랜스와 같은 자기 결합이나 전자 유도, 상호 인덕턴스용의 코일이나 철심 등을 필요로 하지 않는 획기적인 차세대 변압 장치를 제공할 수 있다. 또한, 이 변압 장치는 입출력 공통 접지가 가능하다.

도 1은, 본 실시형태에 따른 변압 장치의 원형(原形)으로서의 변압 장치의 회로도이다.
도 2의 (a)는, 도 1에 있어서의 4개의 스위치 중, 상측에 있는 2개의 스위치가 온이고, 하측에 있는 2개의 스위치가 오프일 때의, 실체 접속의 상태를 나타내는 회로도이고, 또한, (b)는, (a)와 동일한 회로도를, 계단형으로 바꾼 회로도이다.
도 3의 (a)는, 도 1에 있어서의 4개의 스위치 중, 하측에 있는 2개의 스위치가 온이고, 상측에 있는 2개의 스위치가 오프일 때의, 실체 접속의 상태를 나타내는 회로도이고, 또한, (b)는, (a)와 동일한 회로도를, 계단형으로 바꾼 회로도이다.
도 4는, 위의 그래프가 변압 장치에 대한 입력 전압, 아래의 그래프가 입력 전류를 각각 나타내는 파형도이다.
도 5는, 변압의 중간 단계에서의 전압(v_m), 전류(i_m)를 각각 나타내는 파형도이다.
도 6은, 위의 그래프가 변압 장치로부터의 출력 전압, 아래의 그래프가 출력 전류를 각각 나타내는 파형도이다.
도 7은, 보다 실용적으로 발전시킨 변압 장치의 일례를 나타내는 회로도이다.
도 8은, 「2C2L」의 변압 장치에 있어서의, 전단 회로의 주요부에 관한, 토폴로지의 베리에이션을 나타내는 회로도이다.
도 9는, 후단 회로의 주요부에 관한, 토폴로지의 베리에이션을 나타내는 회로도이다.
도 10은, 「4C2L」의 변압 장치에 있어서의 전단 회로의 주요부의 도면이다.
도 11은, 도 10에 있어서의 제1 전로(실선)로부터 커패시터 총수를 감하지 않는 경우의, 제1 전로의 회로 베리에이션을 나타내는 도면이다.
도 12는, 도 10에 있어서의 제1 전로(실선)로부터 커패시터 총수를 감하지 않는 경우의, 제1 전로의 다른 회로 베리에이션을 나타내는 도면이다.
도 13은, 도 10에 있어서의 제1 전로(실선)로부터 커패시터 총수를 1개 감하는 경우의, 제1 전로의 회로 베리에이션을 나타내는 도면이다.
도 14는, 도 10에 있어서의 제2 전로(파선)의 회로 베리에이션을 나타내는 도면이다.
도 15는, 「6C2L」의 변압 장치에 있어서의 전단 회로의 주요부의 도면이다.
도 16은, 도 15에 있어서의 제1 전로(실선) 또는 제2 전로(파선)로부터 커패시터를 1개 감하는 경우의, 회로 베리에이션을 나타내는 도면이다.
도 17은, 전단 회로에 관한 입출력 공통 접지형으로의 변형 요령을 나타내는 회로도이다.
도 18은, 부하에 접속되는 후단 회로에 관한, 입출력 공통 접지형으로의 변형 요령을 나타내는 회로도이다.
도 19는, 입출력 공통 접지형의 변압 장치의 회로도이다.
도 20은, 홀수번째 또는 짝수번째의 스위치가 온으로부터 오프로 되고, 다시 온으로 될 때의 스위치 전압(드레인-소스간 전압)의 변화를 나타내는 그래프이다.
도 21은, 오프로부터 온으로의 데드 타임의 길이를 대·중·소의 3종류로 설정하고, ZVT와의 관계를 나타내는 그래프이다.
도 22는, 데드 타임(τ)을 사이에 두고 오프로부터 온으로 변화할 때의 여러가지 양의 변화를, 횡축의 시간을 확대하여 나타낸 그래프이다.
도 23은, 도 19에 있어서의 스위치가 각각 갖는 부유 커패시턴스를 기재한 후에, 스위치보다 후단측의 회로에 관한 전반 시간에 있어서의 전류의 흐름을 나타낸 도면이다.
도 24는, 도 19에 있어서의 스위치가 각각 갖는 부유 커패시턴스를 기재한 후에, 스위치보다 후단측의 회로에 관한 후반 시간에 있어서의 전류의 흐름을 나타낸 도면이다.
도 25의 (a)는, 변압 장치의 출력 전압을 나타내는 그래프이고, (b)는, 인덕터의 양단 전압을 나타내는 그래프이다.
도 26은, 스위치 전압(V_SW)(실선) 및 전류(I_Q)(파선)의 각 파형을 나타내는 그래프이다.
도 27은, 도 26에 있어서의 오른쪽 위의 사각으로 둘러싼 부분을 확대한 도면이다.
도 28은, 직선 근사한 전류(I_Q)의 정점 부근을 나타내는 도면이다.
도 29는, 도 28의 파형을 시간축 방향(우방향)으로 연장한 도면이다.
도 30은, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 31은, 조건 1의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다.
도 32는, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 33은, 조건 2의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다.
도 34는, τ가 200 ns인 경우의 스위치 전압의 실측 파형이다.
도 35는, τ가 500 ns인 경우의 스위치 전압의 실측 파형이다.
도 36은, τ가 1000 ns인 경우의 스위치 전압의 실측 파형이다.
도 37은, τ가 2000 ns인 경우의 스위치 전압의 실측 파형이다.
도 38은, τ가 2700 ns인 경우의 스위치 전압의 실측 파형이다.
도 39는, τ가 3000 ns인 경우의 스위치 전압의 실측 파형이다.
도 40은, 입출력 공통 접지형으로 「2C2L」의 변압 장치의 회로도이다.
도 41은, 도 40의 변압 장치에 있어서, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 42는, 도 40의 변압 장치에 있어서, 조건 1의 경우의 데드 타임(τ)[ns]과 출력 전력[W]의 관계를 나타내는 그래프이다.
도 43은, 도 40의 변압 장치에 있어서, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 44는, 도 40의 변압 장치에 있어서, 조건 2의 경우의 데드 타임(τ)[ns]과 출력 전력[W]의 관계를 나타내는 그래프이다.
도 45는, 입출력 공통 접지형으로 「4C2L」의 변압 장치의 회로도이다.
도 46은, 도 45의 변압 장치에 있어서, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 47은, 도 45의 변압 장치에 있어서, 조건 1의 경우의 데드 타임(τ)[ns]과 출력 전력[W]의 관계를 나타내는 그래프이다.
도 48은, 도 45의 변압 장치에 있어서, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 49는, 도 45의 변압 장치에 있어서, 조건 2의 경우의 데드 타임(τ)[ns]과 출력 전력[W]의 관계를 나타내는 그래프이다.
도 50은, 입출력 공통 접지형으로 「6C2L」의 변압 장치의 회로도이다.
도 51은, 도 50의 변압 장치에 있어서, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 52는, 도 50의 변압 장치에 있어서, 조건 1의 경우의 데드 타임(τ)[ns]과 출력 전력[W]의 관계를 나타내는 그래프이다.
도 53은, 도 50의 변압 장치에 있어서, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다.
도 54는, 도 50의 변압 장치에 있어서, 조건 2의 경우의 데드 타임(τ)[ns]과 출력 전력[W]의 관계를 나타내는 그래프이다.

[실시형태의 요지]

본 발명의 실시형태의 요지로서는, 적어도 이하의 것이 포함된다.

(1) 이것은, 전원과 부하 사이에 설치되는 변압 장치로서, 전단 회로 및 후단 회로에 의해 구성되어 있다.

상기 전단 회로는, (a) 2의 배수인 복수의 스위치를 서로 직렬로 접속하여 이루어지고, 직렬체 중 어느 일단측에서 볼 때 홀수번째의 스위치와 짝수번째의 스위치는 교대로 온 동작하고, 전체로서는 상기 전원에 대하여 병렬로 접속되는 스위치 직렬체와, (b) 각 스위치의 상호 접속점 및 상기 스위치 직렬체의 양단점을 합계 m개의 노드로 하며, 또한, 상기 양단점 중 어느 한쪽을 접지 노드로 하여, 상기 스위치 직렬체 중 어느 일단측으로부터 1∼m의 순서로 보았을 때, 홀수 노드를 묶어 제1 출력 포트에 유도하는 제1 전로, 및 짝수 노드를 묶어 제2 출력 포트에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 상기 접지 노드를 제외한 (m-1)개의 노드에 대응하여 존재하는 커패시터와, (c) 커패시터를 개재하지 않고, 상기 접지 노드를 상기 제1 출력 포트에 직접 연결하는 접지 전로를 구비하고 있다.

그리고, 변압 장치는, 상기 스위치의 온/오프 동작을 제어하는 제어부를 구비하고 있다.

상기 (1)과 같이 구성된 변압 장치에서는, 전단 회로 및 후단 회로를 포함하는 회로 구성과 스위칭에 의해 변압을 행할 수 있다. 이러한 변압 장치를 전력용의 변압기로서 이용함으로써, 코일이나 철심 등을 포함하는 종래의 트랜스는 불필요해진다. 따라서, 변압기의 비약적인 소형 경량화, 및 그것에 수반하는 저비용화를 실현할 수 있다. 또한, 고주파 트랜스에서 과제가 되는 기생 용량, 누설 자계 발생의 문제도 해소되어, 저손실의 변압기를 실현할 수 있다. 또, 전원은 교류, 직류 모두 적용 가능하다.

그리고, 이 변압 장치는, 전원으로부터 부하까지 입출력 공통 접지가 가능하다. 이 경우, 접지선의 공용이라는 이점이 있다.

(2) 또한, (1)의 변압 장치에 있어서, 상기 홀수번째의 스위치 및 상기 짝수번째의 스위치에 대한 제어가 모두 오프가 된 데드 타임 개시 시각부터, 어느 한쪽의 스위치에 대한 제어가 온이 되는 데드 타임 종료 시각까지의 시간을 데드 타임(τ)으로 하면, 상기 제어부는, 상기 데드 타임 개시 시각 후, 상기 반도체 소자의 한쪽이 도통하고 있는 동안에 상기 제3 전로의 인덕터로부터 상기 스위치의 부유 커패시턴스로 이동하는 전하에 기초하여 구해지는 전반 시간(τ₁)과, 상기 반도체 소자의 다른쪽이 도통하고 있는 동안에 상기 제3 전로의 인덕터로부터 상기 스위치의 부유 커패시턴스로 이동하는 전하에 기초하여 구해지는 후반 시간(τ₂)을 구하고, 전반 시간(τ₁) 및 후반 시간(τ₂)에 기초하여, 상기 데드 타임(τ)을 정하도록 해도 좋다.

이 경우, 데드 타임에 있어서의 전하의 이동에 착안하여 구한 시간(τ₁, τ₂)에 기초하여, 적절한 데드 타임(τ)을 정하고, 제로 전압 천이(ZVT: Zero Volt Transition)를 실현할 수 있다.

(3) 또한, (2)의 변압 장치에 있어서, 상기 제어부는, 상기 부유 커패시턴스로 이동한 전하가 상기 제3 전로의 인덕터로 되돌아오기 이전에 상기 데드 타임(τ)을 끝내는 것이 바람직하다.

부유 커패시턴스로 이동한 전하가 되돌아오면 스위치 전압이 재상승하지만, 그 이전에 데드 타임(τ)을 끝냄으로써, 스위치 전압의 재상승을 방지할 수 있다.

(4) 또한, (3)의 변압 장치에 있어서, 상기 스위치의 스위칭 주기를 T, 상기 제3 전로의 인덕터의 인덕턴스를 L₁, 상기 부하의 저항치를 R₃으로 한 경우, 상기 데드 타임(τ)은,

τ₁+τ₂ ≤ τ ≤ τ₀+τ₁

의 관계에 있어서,

이고, 단, n은 부유 커패시턴스(C_DS)의 개수, C_nDS는 n번째의 부유 커패시턴스, 상기 루트 기호 안의 값은 부호가 플러스로서 τ₁ ＜ τ₂이다.

이 경우, 데드 타임(τ)의 적합 범위를 명확히 정하고, 확실하게 제로 전압 천이를 실현할 수 있다. 또한, τ의 범위를 결정하는 요소가 되는 인덕턴스는 인덕터(L1)뿐이기 때문에, 정밀한 인덕턴스를 가져야 하는 저손실의 인덕터가 L1만이면 된다는 이점이 있다.

[실시형태의 상세]

이하, 실시형태의 상세에 관해서 도면을 참조하여 설명한다.

《원형 회로예 1》

도 1은, 본 실시형태에 관련된 변압 장치의 원형으로서의 변압 장치(1)의 회로도이다. 도면에 있어서, 변압 장치(1)는, 교류 전원(2)과, 부하(R)(R은, 저항치이기도 함) 사이에 설치되어 있다. 변압 장치(1)는, 한쌍의 커패시터(C1, C2)와, 한쌍의 인덕터(L1, L2)와, 4개의 스위치(S_r1, S_r2, S_b1, S_b2)와, 이들 스위치(S_r1, S_r2, S_b1, S_b2)의 온/오프를 제어하는 제어부(3)를 구비하고 있다. 제어부(3)의 스위칭 주파수는, 예컨대 1 MHz 정도이다.

또, 한쌍의 커패시터(C1, C2)의 커패시턴스값은 동일한 값이어도 좋고, 서로 상이한 값이어도 좋다. 한쌍의 인덕터(L1, L2)의 인덕턴스값에 관해서도 마찬가지이다.

스위치(S_r1, S_r2, S_b1, S_b2) 및 제어부(3)에 의해, 변압 장치(1)의 회로 접속의 상태를 전환하는 스위치 장치(4)가 구성되어 있다. 스위치(S_r1, S_r2)는 서로 동기하여 동작하고, 또한, 스위치(S_b1, S_b2)는 서로 동기하여 동작한다. 그리고, 스위치(S_r1, S_r2)의 쌍과, 스위치(S_b1, S_b2)의 쌍은, 배타적으로 교대로 온이 되도록 동작한다. 스위치(S_r1, S_r2, S_b1, S_b2)는, 예컨대, SiC 소자 또는 GaN 소자로 이루어지는 반도체 스위칭 소자이다. SiC 소자 또는 GaN 소자는, 예컨대 Si 소자에 비해, 보다 고속의 스위칭이 가능하다. 또한, 소자를 다단으로 접속하지 않아도, 충분한 내압(예컨대 6 kV/1개도 가능)이 얻어진다.

도 1에 있어서, 한쌍의 커패시터(C1, C2)는, 접속점(M1)에 있어서 서로 직렬로 접속되어 있다. 그리고, 그 직렬체의 양단에, 교류 전원(2)이 접속되어 있다. 한쌍의 커패시터(C1, C2)의 직렬체에는 입력 전압(v_in)이 인가되고, 입력 전류(i_in)가 흐른다.

또한, 한쌍의 인덕터(L1, L2)는, 접속점(M2)에 있어서 서로 직렬로 접속되어 있다. 그리고, 그 직렬체의 양단에, 커패시터(C1, C2)를 통한 입력 전압(v_m)이 인가되고, 입력 전류(i_m)가 흐른다. 부하(R)에는, 스위치(Sr₂, Sb₂) 중 어느 것이 온일 때 전류가 흐른다. 여기서, 부하(R)에 인가되는 전압을 v_out, 변압 장치(1)로부터 부하(R)에 흐르는 출력 전류를 i_out으로 한다.

도 2의 (a)는, 도 1에 있어서의 4개의 스위치(S_r1, S_r2, S_b1, S_b2) 중, 상측에 있는 2개의 스위치(S_r1, S_r2)가 온이고, 하측에 있는 2개의 스위치(S_b1, S_b2)가 오프일 때의, 실체 접속의 상태를 나타내는 회로도이다. 또, 도 1에 있어서의 스위치 장치(4)의 도시는 생략하고 있다. 또한, 도 2의 (b)는, (a)와 동일한 회로도를, 계단형으로 바꾼 회로도이다.

한편, 도 3의 (a)는, 도 1에 있어서의 4개의 스위치(S_r1, S_r2, S_b1, S_b2) 중, 하측에 있는 2개의 스위치(S_b1, S_b2)가 온이고, 상측에 있는 2개의 스위치(S_r1, S_r2)가 오프일 때의, 실체 접속의 상태를 나타내는 회로도이다. 또한, 도 3의 (b)는, (a)와 동일한 회로도를, 계단형으로 바꾼 회로도이다.

도 2, 도 3의 상태를 교대로 반복함으로써, 커패시터(C1, C2)의 직렬체의 접속점(M1)을 통해 취득되는 전압은, 또한, 인덕터(L1, L2)의 직렬체의 접속점(M2)을 통해 취득되는 전압이 된다. 즉, 한쌍의 커패시터(C1, C2)를 포함하는 전단 회로와, 한쌍의 인덕터(L1, L2)를 포함하는 후단 회로를 구비한 회로 구성이며, 또한, 각 단에 있어서, 스위칭에 의해, 입력에 대한 출력의 극성이 반전한다. 또, 커패시터(C1, C2)에 관해서는 스위칭에 의해 교대로 전류의 방향이 반전하고, 인덕터(L1, L2)에 관해서는 스위칭에 의해 교대로 전압의 방향이 반전한다.

여기서, 입력 전압은 1/4이 되어 출력되는 것을 추정할 수 있다. 이하, 이것을 이론적으로 증명한다.

도 2에 있어서, 교류 전원(2)으로부터의 입력 전압을 v_in, 부하(R)에 인가되는 전압을 v_out, 커패시터(C1)에 인가되는 전압을 v₁, 커패시터(C2)에 인가되는 전압을 v₂, 인덕터(L1)에 흐르는 전류를 i₁, 인덕터(L2)에 흐르는 전류를 i₂로 하면, 이하의 식이 성립한다.

또, 계산의 간략화를 위해, 커패시터(C1, C2)의 커패시턴스는 모두 동일한 값 C, 인덕터(L1, L2)의 인덕턴스는 모두 동일한 값 L로 한다.

상기 식은, v₁, i₁, i₂의 식으로 변형하면, 이하와 같이 된다.

여기서, Ri₁ = v₃, Ri₂ = v₄로 치환하면, 이하의 방정식 1이 얻어진다.

(방정식 1)

또한, 도 3에 있어서, 도 2와 마찬가지로, 교류 전원(2)으로부터의 입력 전압을 v_in, 부하(R)에 인가되는 전압을 v_out, 커패시터(C1)에 인가되는 전압을 v₁, 커패시터(C2)에 인가되는 전압을 v₂, 인덕터(L1)에 흐르는 전류를 i₁, 인덕터(L2)에 흐르는 전류를 i₂로 하면, 이하의 식이 성립한다.

여기서, Ri₁ = v₃, Ri₂ = v₄로 치환하면, 이하의 방정식 2가 얻어진다.

(방정식 2)

여기서, 상기 2개의 상태로부터 엄밀해(嚴密解)의 도출은 곤란하다. 그래서, 실용상 문제 없다고 생각되는 범위에서 이하의 조건을 설정한다.

(1) 입력 전압의 주파수(f_o)에 있어서의 L의 임피던스(리액턴스)는, 저항치에 대하여 충분히 작다. 즉, 2πf_oL ＜＜ R이다. 부등호로 나타내는 차는, 예컨대, 1자릿수 이상, 보다 바람직하게는 2자릿수 이상의 차인 것이 바람직하다. 이에 따라, 왜곡이 적은, 보다 안정된 변압 동작이 얻어진다.

(2) C의 임피던스(리액턴스)는, 스위칭 주파수(fs)에 있어서는, 저항치(R)에 대하여 충분히 작지만, 입력 전압의 주파수(f_o)에 있어서는, 저항치에 대하여 충분히 크다. 즉, 1/(2πfsC) ＜＜ R ＜＜ 1/(2πf_oC)이다. 부등호로 나타내는 차는, 예컨대, 1자릿수 이상, 보다 바람직하게는 2자릿수 이상의 차인 것이 바람직하다. 이에 따라, 왜곡이 적은, 보다 안정된 변압 동작이 얻어진다.

(3) 또한, 스위칭의 1주기 중에서, 입력 전압은 거의 변화되지 않는다.

따라서, v_in(t+Δt) = v_in(t) (0 ≤ Δt ≤ 1/fs)

(4) 계는 정상이고, 주기 (1/fs)로 동등한 상태로 되돌아온다.

따라서, v_x(t+(1/fs)) ≒ v_x(t) (x = 1, 2, 3, 4)

스위치(S_r1, S_r2)가, 0 ≤ t ≤ (1/2fs)의 시간에서 온, 스위치(S_b1, S_b2)가, (1/2fs) ≤ t ≤ (1/fs)의 시간에서 온이 된다고 하면, 방정식 1에 관해서는 t = 0의 주위에서 1차 근사하여 이하의 방정식 3이 얻어진다. 또한, 방정식 2에 관해서는, t = (1/2fs)의 주위에서 1차 근사하여 이하의 방정식 4가 얻어진다.

(방정식 3)

또, 상기한 방정식 3에서, 셋째 단의 식에서의 우변의 제3항, -(1/2){v_in(1/2fs)-v_in(0)}은 충분히 0에 가까운 값이다.

(방정식 4)

또, 상기한 방정식 4에서, 셋째 단의 식에서의 우변의 제3항, -(1/2){v_in(1/fs)-v_in(1/2fs)}는 충분히 0에 가까운 값이다.

여기서, 방정식 3, 4에서의 v₁, v₃, v₄를 각각 연결시키면, 즉, v₁(0) = v₁(1/fs), v₃(0) = v₃(1/fs), v₄(0) = v₄(1/fs)를 이용하고, 또한, ΔT = 1/(2fs)로 두면, 이하의 식이 얻어진다.

또한, 상기(직전)의 식의 첫째 단과 둘째 단의 합을 취하면,

v_in = -2{v₃(0)+v₄(0)+v₃(ΔT)+v₄(ΔT)}+v₁(0)-v₁(ΔT)

여기서, 방정식 3의 셋째 단의 식으로부터, v₁(0)-v₁(ΔT) = (1/(4fsCR))v₄(0)

또한, -v_out = R(i₁+i₂) = v₃+v₄이고, 항상 성립하는 식이기 때문에, 이하의 결론식이 얻어진다.

또, 여기서는 간략화를 위해 각 C, 각 L은 동일 값으로서 취급했지만, 이들이 상이한 경우에 있어서도, 동일한 식 전개에 의해 동일한 결과를 도출할 수 있다.

결론식에 있어서의 최하단의 식의 우변의 제2항은 제1항에 비해 충분히 작기 때문에 무시할 수 있다. 따라서, 부하 변동(R 값의 변동)에 관계없이 v_in ≒ 4v_out이 되고, 출력 전압은, 입력 전압의 약 1/4이 된다. 또, 부하(R) 이외에서의 손실은 없기 때문에, 출력 전류는 입력 전류의 약 4배, 입력 임피던스는 저항치(R)의 16배가 된다.

또, 회로 파라미터 조건으로서, 인덕턴스에 관해서는, 2πf_oL ＜＜ R이다. 또한, 커패시턴스에 관해서는, 1/(2πfsC) ＜＜ R ＜＜ 1/(2πf_oC)이다. 이 회로 파라미터 조건이 만족됨으로써, 부하 변동에 대하여 변압비가 일정한 것을 확실하게 실현하여, 왜곡이 적은, 보다 안정된 변압 동작이 얻어진다. 또, 부등호로 나타내는 차는, 예컨대, 1자릿수 이상, 보다 바람직하게는 2자릿수 이상의 차가 있는 것이 바람직하다.

도 4는, 위의 그래프가 변압 장치(1)에 대한 입력 전압, 아래의 그래프가 입력 전류를 각각 나타내는 파형도이다.

도 5는, 변압의 중간 단계에서의 전압(v_m), 전류(i_m)를 각각 나타내는 파형도이다. 이것은 실제로는, 스위칭에 의한 펄스열에 의해 구성되고, 전체로서 도시한 바와 같은 파형이 된다.

또한, 도 6은, 위의 그래프가 변압 장치(1)로부터의 출력 전압, 아래의 그래프가 출력 전류를 각각 나타내는 파형도이다. 도 4, 도 6의 대비로 분명한 바와 같이, 전압은 1/4로 변압되고, 그에 따라, 전류는 4배가 된다.

또, 도 1의 변압 장치(1)는, 스위치(S_r1, S_b1) 및 커패시터(C1, C2)를 포함하는 전단 회로(1f)와, 스위치(S_r2, S_b2) 및 인덕터(L1, L2)를 포함하는 후단 회로(1r)에 의해 구성되어 있다. 이 전단 회로(1f) 및 후단 회로(1r)는, 각각, 회로 구성의 토폴로지로서는, 다음과 같이 표현할 수 있다.

즉, 전단 회로(1f)는 하기의 「스위치 직렬체」와 「커패시터」를 구비하고 있다.

「스위치 직렬체」는, 2개의 스위치(S_r1, S_b1)를 서로 직렬로 접속하여 이루어지고, 직렬체 중 어느 일단측(예컨대 상단측)으로부터 보아 홀수번째의 스위치(S_r1)와 짝수번째의 스위치(S_b1)는 교대로 온 동작하고, 전체로서는 전원(2)에 대하여 병렬로 접속된다.

「커패시터(C1, C2)」는, 각 스위치의 상호 접속점(N2) 및 스위치 직렬체의 양단점(N1, N3)을 합계 3개의 노드로 하여, 스위치 직렬체 중 어느 일단측으로부터 1∼3의 순서로 보았을 때, 홀수 노드(N1, N3)를 묶어 제1 출력 포트(Px)에 유도하는 제1 전로, 및 짝수 노드(N2)를 제2 출력 포트(Py)에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 2개의 노드에 대응하여 존재한다.

또한, 후단 회로(1r)는, 하기의 「소자 직렬체(element series)」와 「인덕터」를 구비하고 있다.

「소자 직렬체」는, 서로 역극성의 통전 동작을 하는 한쌍의 스위치(S_r2, S_b2)를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부가 제1 출력 포트(Px)에 접속되고, 타단부가 제2 출력 포트(Py)에 접속된다.

「인덕터(L1, L2)」는, 소자 직렬체의 양단점인 2개의 노드(N11, N13)를 묶어 부하(R)의 일단부에 유도하는 제3 전로, 및 한쌍의 스위치의 상호 접속점인 1개의 노드(N12)를 부하(R)의 타단부에 유도하는 제4 전로 중 적어도 한쪽의 전로 상에 설치되고, 합계 3개의 노드 중 2개의 노드(N11, N13)에 대응하여 존재한다.

《원형 회로예 2》

다음으로, 전술한 원형 회로에 기초하여, 이것을 더욱 실용적으로 발전시킨 변압 장치의 일례에 관해서 설명한다.

도 7은, 이러한 변압 장치(1)의 회로도이다. 이 변압 장치(1)는, 전원(2)과 부하(R) 사이에 설치되고, 전단 회로(1f), 후단 회로(1r), 및 제어부(3)에 의해 구성된다. 전원(2)은, 예컨대 직류 전원이고, 전압은 1 kV이다. 부하(R)는, 등가 회로 요소로서 저항(R₃)과, 커패시턴스(C₆)를 갖는다.

전단 회로(1f)는, 블리더 저항(bleeder resistor)(R1, R2)과, 스위치(SW1∼SW4) 및 이들에 내재한 다이오드(D1∼D4)와, 커패시터(C1∼C5)를 갖고, 이들은 도시한 바와 같이 접속되어 있다.

후단 회로(1r)는, 다이오드(D11, D12)와, 인덕터(L1, L2)를 갖고, 이들은 도시한 바와 같이 접속되어 있다.

또한, 스위치(SW1∼SW4)에 관해서, 온/오프 동작을 제어하는 제어부(3)가 설치되어 있다.

또, 여기서는 5개의 커패시터(C1∼C5)가 있지만, 후술하는 바와 같이, 이들 중 1개의 커패시터는 생략이 가능하다. 따라서, 도 7의 회로는, 스위치수와 동수의 「4」를 이용하여, 전단 4C, 후단 2L의 「4C2L」의 회로라고 칭한다. 이에 대하여, 도 1의 회로는 「2C2L」이다.

또, 다이오드(D1∼D4)는, 스위치(SW1∼SW4)에 내재한 보디 다이오드 외에, 스위치(SW1∼SW4)의 타입에 따라서, 별도로 설치하는 외부 장착의 다이오드여도 좋다. 이들 다이오드(D1∼D4)는, 환류 다이오드로서 기능하고, 스위칭 손실을 작게 할 수도 있다. 또한, 그 결과, 인덕터(L1, L2)의 인덕턴스를 저감할 수 있어 소형화에 기여하는 경우가 있다.

여기서, 도 1과 동일하게 회로 구성의 토폴로지를 표현하면, 전단 회로(1f)로서, 「스위치 직렬체」와 「커패시터(C1∼C5)」를 구비하고 있다.

「스위치 직렬체」는, 스위치(SW1∼SW4)를 서로 직렬로 접속하여 이루어지고, 직렬체 중 어느 일단측(예컨대 상단측)에서 볼 때 홀수번째의 스위치(SW1, SW3)와 짝수번째의 스위치(SW2, SW4)는 교대로 온 동작하고, 전체로서는 전원(2)에 대하여 병렬로 접속된다.

「커패시터(C1∼C5)」는, 각 스위치의 상호 접속점(N2, N3, N4) 및 스위치 직렬체의 양단점(N1, N5)을 합계 5개의 노드로 하여, 스위치 직렬체 중 어느 일단측으로부터 1∼5의 순서로 보았을 때, 홀수 노드(N1, N3, N5)를 묶어 제1 출력 포트(Px)에 유도하는 제1 전로, 및 짝수 노드(N2, N4)를 묶어 제2 출력 포트(Py)에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 5개의 노드에 대응하여 존재한다.

또한, 후단 회로(1r)로서는, 「소자 직렬체」와 「인덕터(L1, L2)」를 구비하고 있다.

「소자 직렬체」는, 서로 역극성의 통전 동작을 하는 한쌍의 반도체 소자(D11, D12)를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부가 제1 출력 포트(Px)에 접속되고, 타단부가 제2 출력 포트(Py)에 접속된다.

「인덕터(L1, L2)」는, 소자 직렬체의 양단점인 2개의 노드(N11, N13)를 묶어 부하(R)의 일단부에 유도하는 제3 전로, 및 한쌍의 반도체 소자의 상호 접속점인 1개의 노드(N12)를 부하(R)의 타단부에 유도하는 제4 전로 중 적어도 한쪽의 전로 상에 설치되고, 합계 3개의 노드 중 2개의 노드(N11, N13)에 대응하여 존재한다.

도 7의 변압 장치는, 도 1의 변압 장치(1)와 동일한 조건에서 스위치(SW1, SW3)와, 스위치(SW2, SW4)가 교대로 온이 되도록 스위칭함으로써, 변압비 1/8의 강압 회로로서 동작하는 것이 확인되었다. 즉, 입력 전압 1 kV를, 직류의 125 V로 강압할 수 있다.

《토폴로지의 베리에이션》

다음으로, 변압 장치(1)(도 1, 도 7 외)에 있어서의 회로 구성의 토폴로지의 베리에이션에 관해서 설명한다.

(2C 전단 회로의 토폴로지)

도 8은, 「2C2L」의 변압 장치(1)에 있어서의, 전단 회로(1f)의 주요부에 관한, 토폴로지의 베리에이션을 나타내는 회로도이다. (a)∼(e)의 각 도면의 회로는, 한쌍의 스위치 및 한쌍의 커패시터(부호 생략)에 의해 구성되어 있다.

도 8의 (a)는 스위치 직렬체의 노드(N3)와, 한쌍의 스위치의 상호 접속점의 노드(N2)에 대응하여 커패시터가 존재한다. (b)는 도 1의 토폴로지이다. (c)는 스위치 직렬체의 노드(N1)와, 한쌍의 스위치의 상호 접속점의 노드(N2)에 대응하여 커패시터가 존재한다. (d)는 스위치 직렬체의 노드(N3)에 대응하여 2개의 커패시터가 존재하고, 노드(N1)에 대응하여 출력 방향으로 1개의 커패시터가 존재하는 예이다. (e)는 스위치 직렬체의 노드(N1)에 대응하여 2개의 커패시터가 존재하고, 노드(N3)에 대응하여 출력 방향으로 1개의 커패시터가 존재하는 예이다.

또, 어느 회로나 커패시터는 2개이지만, 모든 노드(N1∼N3)에 각각 대응하여 커패시터가 존재해도 좋다.

(2L 후단 회로의 토폴로지)

도 9는, 후단 회로(1r)의 주요부에 관한, 토폴로지의 베리에이션을 나타내는 회로도이다. (a)∼(e)의 각 도면의 회로는, 부하에 접속되는 후단 회로(1r)가, 한쌍의 스위치 및 한쌍의 인덕터(부호 생략)에 의해 구성되어 있다. 또, 스위치 대신에, 도 7에 나타내는 바와 같이 다이오드를 이용할 수 있다.

도 9의 (a)는 스위치 직렬체의 노드(N13)와, 한쌍의 스위치의 상호 접속점의 노드(N12)에 대응하여 인덕터가 존재한다. (b)는 도 1의 토폴로지이다. (c)는 스위치 직렬체의 노드(N11)와, 한쌍의 스위치의 상호 접속점의 노드(N12)에 대응하여 인덕터가 존재한다. (d)는 스위치 직렬체의 노드(N13)에 대응하여 2개의 인덕터가 존재하고, 노드(N11)에 대응하여 출력 방향으로 1개의 인덕터가 존재하는 예이다. (e)는 스위치 직렬체의 노드(N11)에 대응하여 2개의 인덕터가 존재하고, 노드(N13)에 대응하여 출력 방향으로 1개의 인덕터가 존재하는 예이다.

또, 어느 회로나 인덕터는 2개이지만, 모든 노드(N11∼N13)에 각각 대응하여 인덕터가 존재해도 좋다.

(4C 전단 회로의 토폴로지)

도 10은, 「4C2L」의 변압 장치(1)에 있어서의 전단 회로(1f)의 주요부의 도면이다.

여기서, 스위치 직렬체의 일단부에서 볼 때 홀수 노드(N1, N3, N5)를 묶어 제1 출력 포트(Px)에 유도하는 제1 전로는 실선으로 나타내고, 짝수 노드(N2, N4)를 묶어 제2 출력 포트(Py)에 유도하는 제2 전로는 파선으로 나타내고 있다. 또, 파선으로 나타내고 있는 것은 표시의 편의상이고, 제1 전로와 병존하는 전로이다.

이 토폴로지는, 도 7의 전단 회로(1f)와 동일하다.

여기서, 5개 커패시터 중, 1개만을 생략하고, 「4C」로 할 수 있다. 노드의 수를 m(= 5)로 하면, 대응하는 커패시터의 수는 적어도 4개 필요하다.

또한, 5개의 노드(N1∼N5) 중, 제1 전로(실선) 또는 제2 전로(파선)로 서로 묶여지고, 연결되는 노드 사이에는 직류적인 절연을 실현하기 위해, 적어도 1개의 커패시터를 개재하는 것이 필요하다.

도 11 및 도 12는, 도 10에 있어서의 제1 전로(실선)로부터 커패시터 총수를 감하지 않는 경우의, 제1 전로의 회로 베리에이션을 나타내는 도면이다.

도 11의 (a)의 회로에서는, 1개로 묶기 전의 3 전로에 각각 커패시터가 설치되어 있다(도 10과 동일). (b), (c), (d)의 회로에서는, 1개로 묶기 전의 3 전로 중 2 전로에 각각 커패시터가 설치되고, 묶은 후의 1개의 전로에도 커패시터가 설치된다.

도 12의 (a), (b), (c), (d)의 회로에서는, 전로를 묶는 방법이 2단계로 되고, 묶기 전 또는 후에 커패시터가 설치되어 있다.

도 13은, 도 10에 있어서의 제1 전로(실선)로부터 커패시터 총수를 1개 감하는 경우의, 제1 전로의 회로 베리에이션을 나타내는 도면이다.

도 13의 (a)∼(e)의 회로에서는, N1, N3, N5 중 어느 1개의 노드는, 제1 출력 포트(Px)에 직접 연결되어 있다. 그 이외의 노드는, 커패시터를 1개 또는 2개 개재하여, 제1 출력 포트(Px)에 접속되어 있다.

도 14는, 도 10에 있어서의 제2 전로(파선)의 회로 베리에이션을 나타내는 도면이다.

(a), (b)는, 제1 전로로부터 커패시터를 감하지 않고, 제2 전로로부터 커패시터를 1개 감하는 경우의 회로도이다. (a)의 경우, 노드(N2)는 제2 출력 포트(Py)에 직접 연결되어 있다. 노드(N4)는, 커패시터를 개재하여 제2 출력 포트(Py)에 접속되어 있다. (b)의 경우, 노드(N4)는 제2 출력 포트(Py)에 직접 연결되어 있다. 노드(N2)는, 커패시터를 개재하여 제2 출력 포트(Py)에 접속되어 있다.

(c), (d), (e)는, 제1 전로로부터 커패시터를 1개 감하고, 제2 전로로부터는 커패시터를 감하지 않는 경우의 회로도이다. (c)(도 10과 동일), (d), (e)의 어느 경우나, 노드(N2, N4)는 모두, 1개 또는 2개의 커패시터를 개재하여 제2 출력 포트(Py)에 접속되어 있다.

(6C 전단 회로의 토폴로지)

또한, 강압비 증대 방향으로의 변형으로서 「6C2L」도 가능하다.

도 15는, 「6C2L」의 변압 장치(1)에 있어서의 전단 회로(1f)의 주요부의 도면이다.

여기서, 스위치 직렬체의 일단부에서 볼 때 홀수 노드(N1, N3, N5, N7)를 묶어 제1 출력 포트(Px)에 유도하는 제1 전로는 실선으로 나타내고, 짝수 노드(N2, N4, N6)를 묶어 제2 출력 포트(Py)에 유도하는 제2 전로는 파선으로 나타내고 있다. 또, 파선으로 나타내고 있는 것은 표시의 편의상이고, 제1 전로와 병존하는 전로이다.

도 15에 나타내는 「6C2L」에 있어서는, 7개 커패시터 중, 1개만을 생략하고, 「6C」로 할 수 있다. 노드의 수를 m(= 7)로 하면, 대응하는 커패시터의 수는 적어도 6개 필요하다.

또한, 7개의 노드(N1∼N7) 중, 제1 전로(실선) 또는 제2 전로(파선)로 서로 묶여지고, 연결되는 노드 사이에는 직류적인 절연을 실현하기 위해, 적어도 1개의 커패시터를 개재하는 것이 필요하다.

도 16은, 도 15에 있어서의 제1 전로(실선) 또는 제2 전로(파선)로부터 커패시터를 1개 감하는 경우의, 회로 베리에이션을 나타내는 도면이다. (a)의 회로에서는, 노드(N3)는 커패시터를 개재하지 않고 제1 출력 포트(Px)에 직접 연결된다. (b)의 회로에서는, 노드(N7)는 커패시터를 개재하지 않고 제1 출력 포트(Px)에 직접 연결된다. (c)의 회로에서는, 노드(N4)는 커패시터를 개재하지 않고 제2 출력 포트(Py)에 직접 연결된다.

《토폴로지의 총괄》

또, 더욱 「8C」 이상으로도 동일하게 확장할 수 있다.

이상 예시한 각종 회로로부터, 전단 회로(1f)의 토폴로지는 이하와 같이 표현할 수 있다.

전단 회로(1f)(도 1, 도 8, 도 10∼16)는, (a) 2의 배수인 복수의 스위치를 서로 직렬로 접속하여 이루어지고, 직렬체 중 어느 일단측에서 볼 때 홀수번째의 스위치와 짝수번째의 스위치는 교대로 온 동작하고, 전체로서는 전원에 대하여 병렬로 접속되는 스위치 직렬체와, (b) 각 스위치의 상호 접속점 및 스위치 직렬체의 양단점을 합계 m개의 노드로 하여, 스위치 직렬체 중 어느 일단측으로부터 1∼m의 순서로 보았을 때, 홀수 노드를 묶어 제1 출력 포트에 유도하는 제1 전로, 및 짝수 노드를 묶어 제2 출력 포트에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 적어도 (m-1)개의 노드에 대응하여 존재하는 커패시터를 구비하고 있다.

한편, 후단 회로(1r)(도 1, 도 7, 도 9)는, (c) 서로 역극성의 통전 동작을 하는 한쌍의 반도체 소자를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부가 제1 출력 포트에 접속되고, 타단부가 제2 출력 포트에 접속되는 소자 직렬체와, (d) 소자 직렬체의 양단점인 2개의 노드를 묶어 부하의 일단부에 유도하는 제3 전로, 및 한쌍의 반도체 소자의 상호 접속점인 1개의 노드를 부하의 타단부에 유도하는 제4 전로 중 적어도 한쪽의 전로 상에 설치되고, 합계 3개의 노드 중 적어도 2개의 노드에 대응하여 존재하는 인덕터를 구비하고 있다.

또, 후단 회로(1r)의 반도체 소자가 다이오드인 경우에는, 통전 방향을 서로 역방향으로 하여 직렬 접속함으로써 소자 직렬체를 구성할 수 있다. 반도체 소자가 스위치인 경우에는, 한쌍의 스위치를 직렬 접속하여 소자 직렬체를 구성하고, 한쌍의 스위치를 교대로 온 동작시킨다.

상기와 같은 변압 장치(1)에서는, 전단 회로(1f) 및 후단 회로(1r)를 포함하는 회로 구성과 스위칭에 의해 변압을 행할 수 있다. 이러한 변압 장치(1)를 전력용의 변압기로서 이용함으로써, 코일이나 철심 등을 포함하는 종래의 트랜스는 불필요해진다. 따라서, 변압기의 비약적인 소형 경량화, 및 그것에 수반하는 저비용화를 실현할 수 있다. 또한, 고주파 트랜스에서 과제가 되는 기생 용량, 누설 자계 발생의 문제도 해소되어, 저손실의 변압기를 실현할 수 있다. 또, 전원은 교류, 직류 모두 적용 가능하다.

《입출력 공통 접지형의 변압 장치》

다음으로, 본 발명의, 말하자면 본제(本題)로서의 입출력 공통 접지형의 변압 장치에 관해서 설명한다. 도 1, 도 7의 변압 장치(1)는, 전원(2)으로부터 부하(R)까지, 입출력 공통 접지가 불가능하다. 입출력 공통 접지를 할 수 있다면 접지가 용이해진다. 그래서, 입출력 공통 접지형의 변압 장치로의 변형을 생각한다.

도 17은, 전단 회로(1f)에 관한 입출력 공통 접지형으로의 변형 요령을 나타내는 회로도이다. (a)는, 도 7, 도 10에도 기재한 전단 회로(1f)이다. (b)는, (a)의 전단 회로(1f)와 동등한 입출력 동작을 하는 전단 회로(1f)이다. 이것은, 도 13의 (e)의 토폴로지, 및 도 14의 (d)의 토폴로지가 사용되고 있다. 도 17의 (b)의 전단 회로(1f)에 의하면, 노드(N5)를, 커패시터를 개재하지 않고, 그대로 제1 출력 포트(Px)에 직접 연결할 수 있다. 따라서, (b)의 전단 회로(1f)는, 입출력 공통 접지에 알맞다.

도 18은, 부하(R)에 접속되는 후단 회로(1r)에 관한, 입출력 공통 접지형으로의 변형 요령을 나타내는 회로도이다. (a)는 후단 회로(1r)의 원형이라고도 할 수 있는 3개의 인덕터(L1∼L3)를 이용한 회로이다. 이로부터, 인덕터(L2)를 생략하고 (b)의 회로로 할 수 있다. 그러나, (b)의 회로는, 회로의 가장 아래에 있는 전로를 접지하려는 경우에 알맞지 않다. 그래서, (a)로부터 인덕터(L3)를 생략하며, 또한, 다이오드(D11, D12)의 극성을 반전하여 (c)의 회로로 한다. (c)의 회로는, 회로의 가장 아래에 있는 전로에 회로 소자가 없기 때문에, 입출력 공통 접지형에 알맞다. 또, (c)의 회로는 인덕터(L1)의 위치를 바꾸어 표현하면 (d)의 회로가 된다. (c)의 회로와 (d)의 회로는 회로 접속에 있어서는 동일한 것이다.

도 19는, 입출력 공통 접지형의 변압 장치(1)의 회로도이다. 이 변압 장치(1)는, 도 17, 도 18에서 나타낸 변형 요령을 도 7의 회로에 적용한 것이다.

도 19에 있어서, 변압 장치(1)는 전원(2)과 부하(R) 사이에 설치되고, 전단 회로(1f) 및 후단 회로(1r)에 의해 구성된다.

전단 회로(1f)는, 하기의 「스위치 직렬체」와 「커패시터」와 「접지 전로」를 구비하고 있다.

「스위치 직렬체」는, 4개의 스위치(SW1∼SW4)를 서로 직렬로 접속하여 이루어지고, 직렬체의 예컨대 상단측에서 볼 때 홀수번째의 스위치(SW1, SW3)와 짝수번째의 스위치(SW2, SW4)는 교대로 온 동작하고, 전체로서는 전원(2)에 대하여 병렬로 접속된다.

각 스위치의 상호 접속점(N2, N3, N4) 및 스위치 직렬체의 양단점(N1, N5)을 합계 5개의 노드로 하며, 또한, 양단점의 한쪽을 접지 노드(N5)로 하여, 스위치 직렬체의 상단측으로부터 본 홀수 노드(N1, N3, N5)를 묶어 제1 출력 포트(Px)에 유도하는 제1 전로, 및 짝수 노드(N2, N4)를 묶어 제2 출력 포트(Py)에 유도하는 제2 전로가 존재한다.

그리고, 제1 전로에는 커패시터(C1, C3), 제2 전로에는 커패시터(C2, C4)가 설치된다. 다만, 커패시터는, 접지 노드(N5)를 제외한 나머지 4개의 노드에 대응하여 출력 방향으로 존재한다. 이 대응 관계는 이하와 같다.

N1 : C1, C3

N2 : C2, C4

N3 : C3

N4 : C4

또, 접지 전로(G)는, 커패시터를 개재하지 않고, 접지 노드(N5)를 제1 출력 포트(Px)에 직접 연결한다.

각종 토폴로지를 상정하여 일반적인 표현을 하면, 「스위치 직렬체」는, 2의 배수인 복수의 스위치를 서로 직렬로 접속하여 이루어지고, 직렬체 중 어느 일단측에서 볼 때 홀수번째의 스위치와 짝수번째의 스위치는 교대로 온 동작하고, 전체로서는 상기 전원에 대하여 병렬로 접속된다.

또한, 「커패시터」는, 각 스위치의 상호 접속점 및 상기 스위치 직렬체의 양단점을 합계 m개의 노드로 하며, 또한, 상기 양단점 중 어느 한쪽을 접지 노드로 하여, 상기 스위치 직렬체 중 어느 일단측으로부터 1∼m의 순서로 보았을 때, 홀수 노드를 묶어 제1 출력 포트에 유도하는 제1 전로, 및 짝수 노드를 묶어 제2 출력 포트에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 상기 접지 노드를 제외한 (m-1)개의 노드에 대응하여 존재한다.

한편, 후단 회로(1r)는, 「다이오드 직렬체」와 「인덕터」를 구비하고 있다.

「다이오드 직렬체」는, 서로 역극성의 통전 동작을 하는 한쌍의 다이오드(D11, D12)를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부(노드(N13))가 제1 출력 포트(Px) 및 부하(R)의 접지 단부에 접속되고, 직렬체의 타단부(노드(N11))가 제2 출력 포트(Py)에 접속된다.

인덕터(L1)는, 다이오드 직렬체의 비접지 단부(노드(N11))를 부하(R)의 접지 단부에 유도하는 제3 전로에 설치되어 있다. 또한, 인덕터(L2)는, 한쌍의 다이오드(D11, D12)의 상호 접속점(노드(N12))을 부하(R)의 비접지 단부에 유도하는 제4 전로에 설치되어 있다.

또, 다이오드(D11, D12)는, 동일한 동작을 하도록 제어되는 스위치로 할 수도 있다. 따라서, 보다 일반적인 표현으로 하면, 후단 회로(1r)는, 「소자 직렬체」와 「인덕터」를 구비하고 있다.

「소자 직렬체」는, 서로 역극성의 통전 동작을 하는 한쌍의 반도체 소자를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부가 상기 제1 출력 포트 및 상기 부하의 접지 단부에 접속되고, 직렬체의 타단부가 상기 제2 출력 포트에 접속된다.

「인덕터」는, 상기 소자 직렬체의 비접지 단부를 상기 부하의 접지 단부에 유도하는 제3 전로, 및 상기 한쌍의 반도체 소자의 상호 접속점을 상기 부하의 비접지 단부에 유도하는 제4 전로에 각각 설치된다.

상기한 바와 같이 구성된 입출력 공통 접지형의 변압 장치(1)에서는, 도 7과 마찬가지로, 전단 회로(1f) 및 후단 회로(1r)를 포함하는 회로 구성과 스위칭에 의해 변압을 행할 수 있다. 이러한 변압 장치(1)를 전력용의 변압기로서 이용함으로써, 코일이나 철심 등을 포함하는 종래의 트랜스는 불필요해진다. 따라서, 변압기의 비약적인 소형 경량화, 및 그것에 수반하는 저비용화를 실현할 수 있다. 또한, 고주파 트랜스에서 과제가 되는 기생 용량, 누설 자계 발생의 문제도 해소되어, 저손실의 변압기를 실현할 수 있다. 또, 전원은 교류, 직류 모두 적용 가능하다.

그리고, 이 변압 장치(1)는, 전원(2)으로부터 부하(R)까지 입출력 공통 접지가 가능하다. 이 경우, 접지선을 공용할 수 있는 이점이 있다. 또한, 부품 개수가 적다는 이점도 있다.

《데드 타임의 설계》

다음으로 도 19에 나타내는 변압 장치(1)에 있어서의 데드 타임의 설계에 관해서 설명한다. 데드 타임이란, 도 19에 있어서 홀수번째의 스위치(SW1, SW3)와, 짝수번째의 스위치(SW2, SW4)가 교대로 온이 되는 사이의, 모든 스위치에 대한 제어가 오프가 된 순간부터, 어느 한쪽의 스위치의 제어가 온이 되기까지의 과도적인 시간이다.

도 20은, 홀수번째 또는 짝수번째의 스위치가 온으로부터 오프로 되고, 다시 온으로 될 때의 스위치 전압(드레인-소스간 전압)의 변화를 나타내는 그래프이다. 온일 때, 스위치 전압은 0 V, 오프일 때는 예컨대 500 V이다. 온으로부터 오프 또는 오프로부터 온으로 바뀌는 사이의 데드 타임(τ)에 과도적인 전압 변화가 있다. 오프로부터 온으로 변화될 때는, 스위치 전압이 0 V까지 저하된 후, 온으로 되는 제로 전압 천이(ZVT: Zero Voltage Transition)가, 스위칭 손실을 최소한으로 억제하기 때문에 바람직하다.

도 21은, 오프로부터 온으로의 데드 타임의 길이를 대·중·소의 3종류로 설정하고, ZVT와의 관계를 나타내는 그래프이다. 도면에 있어서, 데드 타임(τ)이 적정치(중)보다 작으면, 1점 쇄선으로 나타내는 전압 변화가 되어, 0 V에 도달하기 전에 다음의 온이 개시되어 버린다. 즉, 이것은 ZVT가 아니다. 또한, 데드 타임(τ)이 적정치(중)보다 크면, 실선으로 나타내는 전압 변화가 되어, 일단 0 V에 도달하기는 하지만, 그 후 다시 전압이 상승하고, 결국 그대로 다음의 온이 개시되어 버린다. 즉, 이것도 ZVT가 아니다. 따라서, 파선으로 나타내는 τ에는, 지나치게 크지 않고, 지나치게 작지 않은, 적절한 범위가 있다고 할 수 있다.

도 22는, 데드 타임(τ)을 사이에 두고 오프로부터 온으로 변화될 때의 여러가지 양의 변화를, 횡축의 시간을 확대하여 나타낸 그래프이다. 도시하고 있는 것은, 어느 하나의 스위치 전압(V_SW)(실선), 인덕터(L1)에 흐르는 전류(I_L1)(파선), 다이오드(D11)에 흐르는 전류(I_D11), 다이오드(D12)에 흐르는 전류(I_D12)의 4가지 양의 변화이다.

도 22에 있어서, 데드 타임(τ)에는, 500 V부터 250 V까지의 전반 시간(τ₁)과, 그것에 계속되는, 250 V부터 0 V까지의 후반 시간(τ₂)이 포함되어 있다는 지견이 얻어졌다. 즉,

τ ≥ τ₁+τ₂ ···(1)

이다. 전반 시간(τ₁)과 후반 시간(τ₂)은 구배가 서로 조금 상이하고, τ₁ ＜ τ₂이다. 따라서, 데드 타임(τ)을, 전반 시간(τ₁)과 후반 시간(τ₂)으로 나누어 고찰할 수 있다. 변압 장치(1)의 출력 전압 125 V를 V_out으로 하면,

τ₁: 전압이 4 V_out∼2 V_out까지,

τ₂: 전압이 2 V_out∼0까지이다.

전반 시간(τ₁)에는, 다이오드(D12)가 도통하고, 전류(I_D12)가 흐른다. 후반 시간(τ₂)에는, 다이오드(D11)가 도통하고, 전류(I_D11)가 흐른다.

도 23은, 도 19에 있어서의 스위치(SW1∼SW4)가 각각 갖는 부유 커패시턴스(C11∼C14)를 기재한 후에, 스위치(SW1∼SW4)보다 후단측의 회로에 관한 전반 시간(τ₁)에 있어서의 전류의 흐름을 나타낸 도면이다. 부유 커패시턴스(C11∼C14)는, 공통의 커패시턴스(C_DS)를 갖는 것으로 한다.

전반 시간(τ₁)에 있어서는, 다이오드(D12)가 도통하고, 다이오드(D11)는 불도통으로 되어 있다. 이 상태에 있어서, 후단 회로(1r)로부터 전단 회로(1f)의 부유 커패시턴스(C11∼C14)에 유입되는 전류(I_Q)는, 인덕터(L1)에 흐르는 전류와 동일하고,

I_Q = I_L1

이다.

마찬가지로, 도 24는, 도 19에 있어서의 스위치(SW1∼SW4)가 각각 갖는 부유 커패시턴스(C11∼C14)를 기재한 후에, 스위치(SW1∼SW4)보다 후단측의 회로에 관한 후반 시간(τ₂)에 있어서의 전류의 흐름을 나타낸 도면이다.

후반 시간(τ₂)에 있어서는, 다이오드(D11)가 도통하고, 다이오드(D12)는 불도통으로 되어 있다. 이 상태에 있어서, 후단 회로(1r)로부터 전단 회로(1f)의 부유 커패시턴스(C11∼C14)에 유입되는 전류(I_Q)는, 인덕터(L1)에 흐르는 전류로부터 부하의 저항(R3)에 흐르는 전류(IR)를 감한 것이고,

I_Q = I_L1-I_R

이다.

여기서, 이하의 해석의 근사 조건을 이용한다.

(근사 조건 1)

우선, 강압비는 1/8로 일정하게 한다. 즉, 변압 장치(1)의 입력 전압을 V_in, 출력 전압을 V_out으로 하면,

V_out ≒ V_in/8 = 125[V]

이다.

(근사 조건 2)

인덕터(L1, L2)의 양단의 전압 파형은 듀티비 50％의 직사각형파이다.

(근사 조건 3)

그리고, 인덕터(L1)의 양단 전압(V_L)의 절대치는, 출력 전압의 2배이다. 즉, 전압(V_L)의 최대치를 V_Lmax, 최소치를 V_Lmin으로 하면,

V_Lmax ≒ 2V_out

V_Lmin ≒ -2V_out

이다.

도 25의 (a), 변압 장치(1)의 출력 전압을 나타내는 그래프이다. 출력 전압(V_out)은 입력 전압(V_in)(= 1 kV)의 1/8로, 125 V가 된다. (b)는 인덕터(L1)의 양단 전압(V_L1)을 나타내는 그래프이다. 전압(V_L1)은 ±250 V를 나타내고 있고,

|V_L1| ≒ 2V_out

이라고 할 수 있다. 따라서, 이하의 계산에서는,

V_L1 ≒ ±2V_out

으로 한다.

도 26은, 스위치 전압(V_SW)(실선) 및 전류(I_Q)(파선)의 각 파형을 나타내는 그래프이다.

여기서, 인덕터(L1)의 양단 전압(V_L1)은,

V_L1 = L₁(dI_L(t)/dt) = L₁·a

이다. a는 전류(I_Q)의 근사 직선의 기울기이다.

따라서,

a = 2V_out/L₁ ···(2)

이다.

또한, 부하에 흐르는 전류(I_R)는,

I_R = V_out/R₃ ···(3)

이다.

도 26에 있어서의 오른쪽 위의 사각으로 둘러싼 부분을 확대하면, 도 27과 같이 된다. 데드 타임(τ)에 있어서 스위치 전압(실선)의 구배가 변화되는 전반 시간(τ₁)과 후반 시간(τ₂)의 경계에 있어서, 전류(I_Q)의 변화 특성이 변한다. 그래서, 전류(I_Q)의 변화를, 전반 시간(τ₁)과, 후반 시간(τ₂)으로 나누어 생각한다.

도 28은, 직선 근사한 전류(I_Q)의 정점 부근을 나타내는 도면이다.

도면에 있어서, 전반 시간(τ₁) 동안에 부유 커패시턴스(C_DS)(C11∼C14의 총칭)에 유입되는 전하(Q₁)는, 도면의 좌측의 해칭 면적이 된다. 도중의 계산을 생략하고 결과를 나타내면,

Q₁ = (V_out·τ₁/2){(T/L₁)+(1/R₃)}-(V_out·τ₁ ²/L₁) ···(4)

이다.

또한, 후반 시간(τ₂) 동안에 부유 커패시턴스(C_DS)에 유입되는 전하(Q₂)는, 도면의 우측의 해칭 면적이 된다. 즉,

Q₂ = (V_out·τ₂/2){(T/L₁)-(1/R₃)}-(V_out·τ₂ ²/L₁) ···(5)

이다.

또한, 전하(Q₁)에 의해, 4개의 부유 커패시턴스(C_DS)(C11∼C14)에 대하여 V_in(= 1 kV)/4, 즉 250 V(= 2V_out) 분의 전하가 이동하기 때문에,

Q₁ = 4C_DS·2V_out = 8C_DS·V_out ···(6)

이다. 식 (4), (6)으로부터 얻어지는 2차 방정식을 τ₁에 관해서 풀면,

τ₁ = (T/4)+(L₁/4R₃)-(1/4)[{T+(L₁/R₃)}²-128L₁C_DS]^1/2 ···(7)

이 된다.

마찬가지로, 전하(Q₂)에 의해, 4개의 부유 커패시턴스(C_DS)(C11∼C14)에 대하여 V_in(= 1 kV)/4, 즉 250 V(= 2V_out) 분의 전하가 이동하기 때문에,

Q₂ = 4C_DS·2V_out = 8C_DS·V_out ···(8)

이다. 식 (5), (8)로부터 얻어지는 2차 방정식을 τ₂에 관해서 풀면,

τ₂ = (T/4)-(L₁/4R₃)-(1/4)[{T-(L₁/R₃)}²-128L₁C_DS]^1/2 ···(9)

이 된다.

또한, 데드 타임(τ)의 최소치(τ_min)는,

τ_min = τ₁+τ₂ ···(10)

이다.

다음으로, 데드 타임(τ)의 최대치에 관해서 생각한다.

도 29는, 도 28의 파형을 시간축 방향(우방향)으로 연장한 도면이다. 후반 시간(τ₂)의 후반 영역에 들어가면, 전류의 구배는 (-a)가 된다. 따라서, 피크로부터 I_Q = 0이 되기까지의 시간(τ₀)이 존재한다. 시간(τ₀)을 경과하면, 마이너스의 전류가 흐르게 된다. 이것은, 부유 커패시턴스(C_DS)로부터 인덕터(L1)로 전하가 되돌아오는 것을 의미한다. 만약 그렇게 되면, 스위치 전압이 재상승하기 때문에, 시간(τ₀)을 넘지 않도록 해야 한다. τ₀을 넘지 않기 위한 데드 타임의 최대치를 τ_max로 하면,

τ_max = τ₁+τ₀ ···(11)

이다. 또, 스위칭의 온 시간을 확보하기 위해, τ_max는, τ_max ＜ (T/2)이어야 하는 것은 말할 필요도 없다.

도 29에 있어서, 전류(I_Q) = 0의 식을 세우면,

{(aT/4)-(V_out/2R₃)}-aτ₀ = 0 ···(12)

이다. 이로부터 또한,

τ₀ = (T/4)-(L₁/4R₃) ···(13)

이 된다.

상기의 결과, 데드 타임(τ)의 범위는 이하와 같이 설정해야 한다.

τ₁+τ₂ ≤ τ ≤ τ₀+τ₁ ···(14)

여기서, τ₀, τ₁, τ₂는 이하와 같다.

···(15)

또, 상기 루트 기호 안의 값은 부호가 플러스로서 τ₁ ＜ τ₂이다.

또한, τ₀, τ₁, τ₂는, 전단 회로의 다단화를 고려하여 일반화하면, 이하와 같이 된다. 또, 식 (14)는 다단화를 고려해도 불변이다.

부유 커패시턴스(C_DS)의 개수(즉 스위치 직렬체를 구성하는 스위치의 개수와 동일)를 n, 1부터 순서대로 세어 n번째의 부유 커패시턴스를 C_nDS로 하면, τ₀, τ₁, τ₂는 이하와 같이 일반화된다.

···(16)

(정리)

이상, 상세히 서술한 바와 같이, 도 19에 있어서, 변압 장치(1)의 제어부(3)는, 데드 타임 개시 시각 후, 다이오드(D11, D12)의 한쪽(D12)이 도통하고 있는 동안에 인덕터(L1)로부터 스위치의 부유 커패시턴스(C_DS)로 이동하는 전하에 기초하여 구해지는 전반 시간(τ₁)과, 다이오드(D11, D12)의 다른쪽(D11)이 도통하고 있는 동안에 인덕터(L1)로부터 스위치의 부유 커패시턴스(C_DS)로 이동하는 전하에 기초하여 구해지는 후반 시간(τ₂)을 구하고, 전반 시간(τ₁) 및 후반 시간(τ₂)에 기초하여, 데드 타임(τ)을 정할 수 있다.

이에 따라, 데드 타임에 있어서의 전하의 이동에 착안하여 구한 시간(τ₁, τ₂)에 기초하여, 적절한 데드 타임(τ)을 정하고, 제로 전압 천이(ZVT)를 실현할 수 있다.

또한, 제어부(3)는, 부유 커패시턴스(C_DS)로 이동한 전하가 인덕터(L1)로 되돌아오기 이전에 데드 타임(τ)을 끝냄으로써, 스위치 전압의 재상승을 방지할 수 있다.

또한, 상기 식 (7), (9), (13), (14)에 의해, 데드 타임(τ)의 적합 범위를 명확히 정하고, 확실하게 제로 전압 천이를 실현할 수 있다.

또한, τ의 범위를 결정하는 요소가 되는 인덕턴스는 인덕터(L1)뿐이기 때문에, 정밀한 인덕턴스를 가져야 하는 저손실의 인덕터가 L1만이면 된다는 이점이 있다.

《데드 타임(τ)의 효과의 검증》

다음으로, 상기한 범위에서 데드 타임(τ)을 설계한 경우의 입출력 공통 접지형의 변압 장치에 관해서, 그 성능을 검증한 결과를 이하에 나타낸다.

<조건 1>

회로 구성: 「입출력 공통 접지형(도 19)」

인덕터(L1)의 인덕턴스(L₁) = 15[mH]

부하의 저항(R₃) = 15625[Ω]

부유 커패시턴스(C_DS) = 5[pF]

상기한 조건 1의 경우, 식 (14)에 기초하여 데드 타임(τ)의 최소치 및 최대치를 계산하면,

최소치(τ_min) = 249[ns]

최대치(τ_max) = 2372[ns]

가 된다.

도 30은, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 31은, 조건 1의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

<조건 2>

회로 구성: 「입출력 공통 접지형」

인덕터(L1)의 인덕턴스(L₁) = 15[mH]

부하의 저항(R₃) = 15625[Ω]

부유 커패시턴스(C_DS) = 10[pF]

상기한 조건 2의 경우, 식 (14)에 기초하여 데드 타임(τ)의 최소치 및 최대치를 계산하면,

최소치(τ_min) = 512[ns]

최대치(τ_max) = 2489[ns]

가 된다.

도 32는, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 33은, 조건 2의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

이상과 같이, 데드 타임(τ)을, 식 (14)에 나타내는 관계로 정함으로써, 변압 장치는, 우수한 효율과 안정된 고출력을 얻을 수 있다.

다음으로, 도 19의 회로에 있어서, 이하의 조건에서, τ의 수치를 적절하게 변경하면서 ZVT에 관한 전압 파형 관측을 행했다.

C1, C2, C3, C4, C₆: 10 nF

R1, R2: 330 kΩ

L1: 2.2 mH

L2: 100 mH

R₃: 15000 Ω

스위칭 주파수(fs): 100 kHz

D1∼D4: 보디 다이오드

Vin: 20 V

상기한 조건에서의 τ_min 및 τ_max의 계산치는, 식 (14)에 의하면,

τ_min = 449 ns

τ_max = 2685 ns

이다.

도 34는, τ가 200 ns인 경우의, 스위치(SW4)에 관한 스위치 전압의 실측 파형이다. 이 경우, 도면 중의 동그라미표 부근에서 제어가 온이 된다. 그러나 이 때, 전압은 아직 0 V까지 내려가지 않았다. 따라서, τ = 200 ns에서는 ZVT가 되지 않는다.

마찬가지로, 도 35는 τ가 500 ns인 경우의 스위치 전압의 실측 파형이다. 이 경우, 제어가 온이 될 때, 전압은 이미 0 V로 떨어져 있다. 따라서, τ = 500 ns에서 ZVT가 되기 시작한다. 이것은, 계산치 449 ns와 대략 일치한다.

도 36은, τ가 1000 ns인 경우의 스위치 전압의 실측 파형이다. 이 경우, ZVT로 되어 있다.

또한, 도 37은, τ가 2000 ns인 경우의 스위치 전압의 실측 파형이다. 이 경우, ZVT로 되어 있다.

즉, τ가, 449∼2685 ns에서 ZVT가 된다는 이론대로의 결과이다.

도 38은, τ가 2700 ns인 경우의 스위치 전압의 실측 파형이다. 이 경우, 제어가 온이 될 때, 전압이 재상승하기 시작한다.

도 39는, τ가 3000 ns인 경우의 스위치 전압의 실측 파형이다. 이 경우, 제어가 온이 될 때, 전압의 재상승이 발생한다.

즉, τ_max가 2685 ns라는 계산치와 잘 일치한다.

《데드 타임(τ)의 효과의 검증·보충》

또한, 참고를 위해, 여러가지 토폴로지의, 입출력 공통 접지형의 변압 장치에 관해서, 데드 타임(τ)의 범위와, 그 경우의 성능을 검증한 결과를 이하에 나타낸다.

도 40은, 입출력 공통 접지형으로 「2C2L」의 변압 장치(1)의 회로도이다. 다만, 다이오드나 블리더 저항 등의 도시는 생략하고 간략화한 회로도이다. 또한, 후단 회로(1r)의 반도체 소자(D11, D12)는, 서로 역극성의 다이오드 또는 교대로 온 동작하는 스위치이다(이하 동일).

도 40의 변압 장치(1)에 관해서, 그 성능을 검증한 결과를 이하에 나타낸다.

<조건 1>

인덕터(L1)의 인덕턴스(L₁) = 15[mH]

부하의 저항(R₃) = 7000[Ω]

부유 커패시턴스(C_DS) = 10[pF]

이 경우, 식 (14)에 기초하여 데드 타임(τ)의 최소치 및 최대치를 계산하면,

최소치(τ_min) = 259[ns]

최대치(τ_max) = 2065[ns]

가 된다.

도 41은, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 42는, 조건 1의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

<조건 2>

인덕터(L1)의 인덕턴스(L₁) = 30[mH]

부하의 저항(R₃) = 15625[Ω]

부유 커패시턴스(C_DS) = 10[pF]

최소치(τ_min) = 531[ns]

최대치(τ_max) = 2229[ns]

가 된다.

도 43은, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 44는, 조건 2의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

도 45는, 입출력 공통 접지형으로 「4C2L」의 변압 장치(1)의 회로도이다. 도 19와 동등한 회로이지만, 커패시터(C3)의 위치가 도 19와 약간 상이하다.

이 변압 장치(1)에 관해서, 그 성능을 검증한 결과를 이하에 나타낸다.

<조건 1>

인덕터(L1)의 인덕턴스(L₁) = 15[mH]

부하의 저항(R₃) = 15625[Ω]

부유 커패시턴스(C_DS) = 5, 8, 13, 14[pF]

최소치(τ_min) = 512[ns]

최대치(τ_max) = 2489[ns]

가 된다.

도 46은, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 47은, 조건 1의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

<조건 2>

인덕터(L1)의 인덕턴스(L₁) = 15[mH]

부하의 저항(R₃) = 15625[Ω]

부유 커패시턴스(C_DS) = 4, 7, 12, 9[pF]

최소치(τ_min) = 405[ns]

최대치(τ_max) = 2441[ns]

가 된다.

도 48은, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 49는, 조건 2의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

도 50은, 입출력 공통 접지형으로 「6C2L」의 변압 장치(1)의 회로도이다.

<조건 1>

인덕터(L1)의 인덕턴스(L₁) = 15[mH]

부하의 저항(R₃) = 15625[Ω]

부유 커패시턴스(C_DS) = 10[pF]

최소치(τ_min) = 792[ns]

최대치(τ_max) = 2611[ns]

가 된다.

도 51은, 조건 1의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 52는, 조건 1의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

<조건 2>

인덕터(L1)의 인덕턴스(L₁) = 15[mH]

부하의 저항(R₃) = 15625[Ω]

부유 커패시턴스(C_DS) = 5[pF]

최소치(τ_min) = 378[ns]

최대치(τ_max) = 2429[ns]

가 된다.

도 53은, 조건 2의 경우의 데드 타임(τ)[ns]과 효율[％]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 효율이 좋은 범위와 일치하는 것을 알 수 있다.

도 54는, 조건 2의 경우의 데드 타임(τ)[ns]과 변압 장치로서의 출력 전력[W]의 관계를 나타내는 그래프이다. 상기 계산상의 τ_min 및 τ_max를 그래프 상에서 나타내면, 그래프의 특성 상에서 안정된 고출력이 되는 범위와 일치하는 것을 알 수 있다.

이상과 같이, 식 (14)에 의해 결정되는 데드 타임(τ)의 범위가 적절한 것은, 상기 보충 내용에 의해서도 뒷받침되고 있다.

《추기》

또, 이번에 개시된 실시형태는 모든 점에서 예시로서 제한적인 것은 아니라고 생각되어야 한다. 본 발명의 범위는 청구범위에 의해 정해지고, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.

1: 변압 장치 1f: 전단 회로
1r: 후단 회로 2: 교류 전원, 전원
3: 제어부 4: 스위치 장치
C1∼C6: 커패시터 C₆: 커패시턴스
D1∼D4, D11, D12: 다이오드 G: 접지 전로
L1, L2: 인덕터 M1, M2: 접속점
N1∼N7, N11∼N13: 노드 Px: 제1 출력 포트
Py: 제2 출력 포트 R: 부하
R1, R2: 블리더 저항 R₃: 저항
Sr1, Sr2, Sb1, Sb2: 스위치 SW1∼SW6: 스위치

Claims

전원과 부하 사이에 설치되는 변압 장치에 있어서, 전단 회로 및 후단 회로에 의해 구성되고,
상기 전단 회로로서,
2의 배수인 복수의 스위치를 서로 직렬로 접속하여 이루어지고, 직렬체 중 어느 일단측에서 볼 때 홀수번째의 스위치와 짝수번째의 스위치는 교대로 온 동작하고, 전체로서는 상기 전원에 대하여 병렬로 접속되는 스위치 직렬체와,
각 스위치의 상호 접속점 및 상기 스위치 직렬체의 양단점을 합계 m개의 노드로 하며, 또한, 상기 양단점 중 어느 한쪽을 접지 노드로 하여, 상기 스위치 직렬체 중 어느 일단측으로부터 1∼m의 순서로 보았을 때, 홀수 노드를 묶어 제1 출력 포트에 유도하는 제1 전로(電路), 및 짝수 노드를 묶어 제2 출력 포트에 유도하는 제2 전로 중 적어도 한쪽의 전로 상에 설치되고, 상기 접지 노드를 제외한 (m-1)개의 노드에 대응하여 존재하는 커패시터와,
커패시터를 개재하지 않고, 상기 접지 노드를 상기 제1 출력 포트에 직접 연결하는 접지 전로를 구비하고,
상기 후단 회로로서,
서로 역극성의 통전 동작을 하는 한쌍의 반도체 소자를 서로 직렬로 접속하여 이루어지고, 직렬체의 일단부가 상기 제1 출력 포트 및 상기 부하의 접지 단부에 접속되고, 직렬체의 타단부가 상기 제2 출력 포트에 접속되는 소자 직렬체와,
상기 소자 직렬체의 비접지 단부를 상기 부하의 접지 단부에 유도하는 제3 전로, 및 상기 한쌍의 반도체 소자의 상호 접속점을 상기 부하의 비접지 단부에 유도하는 제4 전로에 각각 설치된 인덕터를 구비하고,
상기 스위치의 온/오프 동작을 제어하는 제어부를 구비하는 변압 장치.
제1항에 있어서,
상기 홀수번째의 스위치 및 상기 짝수번째의 스위치에 대한 제어가 모두 오프가 된 데드 타임 개시 시각부터, 어느 한쪽의 스위치에 대한 제어가 온이 되는 데드 타임 종료 시각까지의 시간을 데드 타임(τ)으로 하면,
상기 제어부는, 상기 데드 타임 개시 시각 후, 상기 반도체 소자의 한쪽이 도통하고 있는 동안에 상기 제3 전로의 인덕터로부터 상기 스위치의 부유 커패시턴스로 이동하는 전하에 기초하여 구해지는 전반 시간(τ₁)과, 상기 반도체 소자의 다른쪽이 도통하고 있는 동안에 상기 제3 전로의 인덕터로부터 상기 스위치의 부유 커패시턴스로 이동하는 전하에 기초하여 구해지는 후반 시간(τ₂)을 구하고, 전반 시간(τ₁) 및 후반 시간(τ₂)에 기초하여, 상기 데드 타임(τ)을 정하는 것인 변압 장치.
제2항에 있어서,
상기 제어부는, 상기 부유 커패시턴스로 이동한 전하가 상기 제3 전로의 인덕터로 되돌아오기 이전에 상기 데드 타임(τ)을 끝내는 것인 변압 장치.
제3항에 있어서,
상기 스위치의 스위칭 주기를 T, 상기 제3 전로의 인덕터의 인덕턴스를 L₁, 상기 부하의 저항치를 R₃으로 한 경우, 상기 데드 타임(τ)은,
τ₁+τ₂ ≤ τ ≤ τ₀+τ₁
의 관계에 있어,

이고, 단, n은 부유 커패시턴스(C_DS)의 개수, C_nDS는 n번째의 부유 커패시턴스, 상기 루트 기호 안의 값은 부호가 플러스로서 τ₁ ＜ τ₂인 것인 변압 장치.