KR101046026B1 - 트랜스포머 - Google Patents

트랜스포머 Download PDF

Info

Publication number
KR101046026B1
KR101046026B1 KR1020080107272A KR20080107272A KR101046026B1 KR 101046026 B1 KR101046026 B1 KR 101046026B1 KR 1020080107272 A KR1020080107272 A KR 1020080107272A KR 20080107272 A KR20080107272 A KR 20080107272A KR 101046026 B1 KR101046026 B1 KR 101046026B1
Authority
KR
South Korea
Prior art keywords
conductive line
output
resonator
input
inductor
Prior art date
Application number
KR1020080107272A
Other languages
English (en)
Other versions
KR20100048219A (ko
Inventor
김기중
배효근
남중진
원준구
송영진
김윤석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080107272A priority Critical patent/KR101046026B1/ko
Priority to US12/504,196 priority patent/US8203399B2/en
Priority to CN2009101612894A priority patent/CN101728071B/zh
Publication of KR20100048219A publication Critical patent/KR20100048219A/ko
Application granted granted Critical
Publication of KR101046026B1 publication Critical patent/KR101046026B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1783—Combined LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1791—Combined LC in shunt or branch path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)

Abstract

본 발명의 일측면은, 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 입력 도전선로와, 상기 적어도 하나의 입력 도전선로에 근접하게 형성되어 상기 적어도 하나의 입력 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 출력 도전선로와, 상기 출력 도전선로의 일단 및 타단 사이에 형성되는 제1 공진부, 및 일단이 상기 출력 도전선로의 타단에 연결되며, 타단은 출력단으로 제공되는 제2 공진부를 포함하는 트랜스포머를 제공할 수 있다.
하모닉스(harmonics), 공진(resonance)

Description

트랜스포머{TRANSFORMER}
본 발명은, 트랜스포머(Transformer)에 관한 것으로서, 보다 상세하게는 CMOS 전력 증폭기에 사용되는 집적 수동 소자(IPD : Integrated Passive Device) 구조의 트랜스포머에 관한 것이다.
일반적으로, 휴대폰 등의 이동통신 단말기에서의 송신단에는 송신신호의 전력을 증폭하기 위한 전력증폭기가 사용되는데, 이 전력증폭기는 적절한 전력으로 송신신호를 증폭하여야 한다. 전력증폭기의 출력 전력을 조절하는 방법으로는, 전력증폭기의 출력단에 트랜스포머를 통해 출력 신호의 일부를 검출하여 이 신호를 쇼트키 다이오드를 이용하여 DC 전류로 변환한 후, 비교기를 통해 기준전압과 비교하는 클로즈 루프(closed loop)방식과, 전력증폭기에 인가되는 전압이나 전류를 센싱(sensing)하여 전력을 조절하는 오픈 루프(open loop) 방식이 있다.
상기 클로즈 루프(closed loop) 방식은 전통적으로 사용되던 방식으로 정교한 전력제어가 가능하다는 장점이 있는 반면, 회로 구현의 복잡성과, 커플러에 의한 손실로 인해 증폭기의 효율을 나쁘게 하는 단점이 있다. 그리고, 상기 오픈 루 프(Open loop) 방식은 회로의 구현이 간단하여, 현재 많이 사용되는 방법이지만, 전력의 조절이 정교하지 못하다는 단점이 있다.
최근에는 클로즈 루프(closed loop) 방식에서 사용되는 부품들이 IC화로 되면서 회로의 구현이 간단해지고 있으며, 또한 제어칩(control chip)의 성능이 좋아져, 사용되는 방향성 결합기의 커플링(coupling)값이 크게 낮아져서, 방향성 결합기에 의한 손실이 크게 줄어들었다. 특히, 램핑 프로파일(ramping profile)이 중요시되는 GSM 통신 방식에서는 정교한 전력 제어가 가능한 클로즈 루프(closed loop) 방식이 적용되고 있다.
이러한 전력 증폭기의 출력을 제어하는 트랜스포머를 효과적으로 구현하기 위한 연구가 계속되고 있으나, 트랜스포머의 구현시 출력신호에서 하모닉스 성분이 발생되는 문제점이 있다. 특히, CMOS 전력 증폭기를 이용한 IPD로 트랜스포머를 구현하는 경우에는 높은 출력 파워로 인해 하모닉스 성분의 특성이 까다로운 문제점이 있다.
본 발명은, 상기한 문제점을 해결하기 위해서, 부가적인 공진회로를 추가하여 하모닉스 성분을 제거할 수 있는 트랜스포머를 제공하는 것을 목적으로 한다.
본 발명의 일측면은, 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 입력 도전선로와, 상기 적어도 하나의 입력 도전선로에 근접하게 형성되어 상기 적어도 하나의 입력 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 출력 도전선로와, 상기 출력 도전선로의 일단 및 타단 사이에 형성되는 제1 공진부, 및 일단이 상기 출력 도전선로의 타단에 연결되며, 타단은 출력단으로 제공되는 제2 공진부를 포함하는 트랜스포머를 제공할 수 있다.
상기 제1 공진부는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시킬 수 있으며, 이 때, 상기 제1 공진부는, 직렬 연결되는 인덕터 및 캐패시터를 포함할 수 있다.
상기 제2 공진부는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시킬 수 있으며, 이 때, 상기 제2 공진부는, 병렬 연결되는 인덕터 및 캐패시터를 포함할 수 있다.
상기 트랜스포머는, 상기 출력 도전선로의 일단과 접지단 사이에 직렬 연결되는 제3 공진부를 더 포함할 수 있다.
상기 제3 공진부는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시킬 수 있으며, 이 때, 상기 제3 공진부는, 직렬 연결된 인덕터 및 캐패시터를 포함할 수 있다.
본 발명의 다른 일측면은, 적층 기판과, 상기 기판상에 형성되며, 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 입력 도전선로와, 상기 적어도 하나의입력 도전선로에 근접하게 형성되어 상기 적어도 하나의 입력 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 출력 도전선로와, 상기 출력 도전선로의 일단 및 타단 사이에 형성되는 제1 공진부, 및 일단이 상기 출력 도전선로의 타단에 연결되며, 타단은 출력단으로 제공되는 제2 공진부를 포함하며, 상기 적어도 하나의 입력 도전선로의 일부는 상기 기판의 상면에 형성되고 나머지 일부는 상기 기판의 상면과 다른 층에 형성되어 비아홀을 통해 연결되고, 상기 출력 도전선로는, 상기 적어도 하나의 입력 도전선로와 직접 연결되지 않도록 그 일부는 상기 기판의 상면에 형성되고, 나머지 일부는 상기 기판의 상면과 다른 층에 형성되어 비아홀을 통해 연결된 것을 특징으로 하는 트랜스포머를 제공할 수 있다.
상기 트랜스포머는, 상기 적어도 하나의 입력 도전선로의 일영역에 형성되는 전원공급용 패드를 더 포함할 수 있으며, 이 때, 상기 전원공급용 패드는, 상기 적어도 하나의 입력 도전선로에서 전기적인 RF 스윙 전위가 0 V 인 위치에 형성될 수 있다.
상기 제1 공진부는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소킬 수 있으며, 상기 제1 공진부는, 직렬 연결되는 인덕터 성분 및 캐패시터 성분을 포함할 수 있다.
상기 제2 공진부는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시킬 수 있으며, 상기 제2 공진부는, 병렬 연결되는 인덕터 성분 및 캐패시터 성분을 포함할 수 있다.
상기 트랜스포머는, 상기 출력 도전선로의 일단과 접지단 사이에 직렬 연결되는 제3 공진부를 더 포함할 수 있다.
상기 제3 공진부는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시킬 수 있으며, 상기 제3 공진부는, 직렬 연결된 인덕터 성분 및 캐패시터 성분을 포함할 수 있다.
본 발명에 따르면, 부가적인 공진회로를 추가함으로서 하모닉스 성분을 제거하여 출력 파워 및 효율을 높일 수 있는 트랜스포머를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 1은, 본 발명의 일실시 형태에 따른 트랜스포머의 회로도이다.
도 1을 참조하면, 본 실시형태에 따른 트랜스포머(100)는, 입력 도전선로(110), 출력 도전선로(120), 제1 공진부(130) 및 제2 공진부(140)를 포함할 수 있다.
상기 입력 도전선로(110)는 양단이 각각 + 신호 및 - 신호의 입력단으로 제공되는 복수개의 입력 도전선로를 포함할 수 있다. 본 실시형태에서는 3 개의 입력 도전선로를 포함할 수 있다. 상기 3 개의 입력 도전선로 각각의 양단은 전력 증폭기(PA)에 연결될 수 있다. 본 실시형태의 트랜스포머에서는, 상기 입력 도전선로가 이동통신 단말기에 사용되는 CMOS 타입으로 구현된 전력 증폭기에 연결될 수 있다.
상기 출력 도전선로(120)는, 상기 적어도 하나의 입력 도전선로에 근접하게 형성되어 상기 적어도 하나의 입력 도전선로와 전자기적 결합을 이루며, 일단(121)이 그라운드(GND)에 연결될 수 있다. 본 실시형태에서 상기 출력 도전선로(120)는 상기 3 개의 입력 도전선로 각각에 대해 전자기적 결합을 형성하도록 배치될 수 있다.
상기 제1 공진부(130)는, 상기 출력 도전선로(120)의 타단(122)과 그라운드 사이에 형성될 수 있다. 상기 제1 공진부(130)는 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키도록 인덕터 및 캐패시터를 직렬로 연결하여 상기 제1 공진부(130)를 형성할 수 있다. 상기 기능을 만족시키는한 상기 제1 공진부(130)의 회로 구성은 다양하게 구현될 수 있다.
상기 제2 공진부(140)는, 일단이 상기 출력 도전선로(120)의 타단(122)에 연결되며, 타단은 출력단으로 제공될 수 있다. 상기 제2 공진부(140)는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키도록 인덕터 및 캐패시터가 직렬로 연결된 제1 회로 및 상기 제1 회로와 병렬로 연결된 인덕터로 상기 제2 공진부(140)를 형성할 수 있다. 상기 기능을 만족시키는한 상기 제2 공진부(140)의 회 로 구성은 다양하게 구현될 수 있다.
또한, 상기 제2 공진부(140)는 상기 출력 도전선로(120)에서 출력되는 신호의 출력정합을 위해 사용될 수 있다. 상기 제2 공진부(140)의 인덕턴스 및 캐패시터를 조절함으로서 출력정합을 얻을 수 있다.
본 실시형태에서, 상기 제2 공진부(140)를 추가함으로서, 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 보다 효과적으로 감소시킬 수 있다. 따라서 출력 전압 및 효율을 높일 수 있다.
본 실시형태에 따른 트랜스포머는, 상기 출력 도전선로(120)의 일단(121)과 접지단 사이에 직렬 연결되는 제3 공진부(150)를 더 포함할 수 있다.
상기 제3 공진부는, 기설정된 주파수 대역에서, 상기 출력 도전선로(120)에서 출력되는 신호의 2차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시키도록 인덕터 및 캐패시터가 직렬로 연결된 제1 회로 및 상기 제1 회로와 병렬로 연결된 인덕터를 포함하는 노치(notch)회로로 상기 제3 공진부(150)를 형성할 수 있다. 상기 기능을 만족시키는한 상기 제3 공진부(150)의 회로 구성은 다양하게 구현될 수 있다.
본 실시형태에서, 상기 제3 공진부(150)를 추가함으로서, 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시킬 수 있다. 따라서 출력 전압 및 효율을 높일 수 있다.
도 2는, 본 발명의 다른 실시형태에 따른 트랜스포머의 평면도이다.
도 2를 참조하면, 본 실시형태에 따른 트랜스포머(200)는, 적층기판(260), 입력 도전선로(211, 212, 213), 출력 도전선로(220), 제1 공진부(230) 및 제2 공진부(240)를 포함할 수 있다.
상기 적층기판(260)은 복수개의 층을 갖는 유전체 기판일 수 있다. 본 실시형태에서는 상기 입력 도전선로(211, 212, 213)와 출력 도전선로(220)가 서로 직접 접촉되지 않도록 상기 적층기판의 상면 및 상면과 다른 층에 형성되고 비아홀을 통해 연결될 수 있다. 상기 적층기판으로는 고주파용 기판이 사용될 수 있다.
상기 입력 도전선로(211, 212, 213)는, 상기 기판상에 형성되며, 양단이 각각 + 신호 및 - 신호의 입력단으로 제공될 수 있다. 상기 복수 개의 입력 도전선로의 일부는 상기 기판(260)의 상면에 형성되고 나머지 일부는 상기 기판의 상면과 다른 층에 형성되어 비아홀을 통해 연결될 수 있다. 본 실시형태에서는 3 개의 입력 도전선로를 포함할 수 있다. 상기 3 개의 입력 도전선로 각각의 양단은 전력 증폭기(PA)에 연결될 수 있다. 본 실시형태의 트랜스포머에서는, 상기 입력 도전선로가 이동통신 단말기에 사용되는 CMOS 타입으로 구현된 전력 증폭기에 연결될 수 있다.
상기 출력 도전선로(220)는, 상기 입력 도전선로(211, 212, 213) 각각에 근접하게 형성되어 상기 복수 개의 입력 도전선로와 전자기적 결합을 이루며, 일 단(221)이 그라운드(GND)에 연결될 수 있다.
본 실시형태에서는, 상기 3 개의 입력 도전선로(211, 212, 213)가 상기 기판 상의 동일한 일영역을 중심으로 루프를 형성하고, 상기 출력 도전선로(220)도 상기 기판상의 동일한 일영역을 중심으로 루프를 형성하도록 형성될 수 있다. 또한, 상기 출력 도전선로(220)는 상기 3 개의 입력 도전선로 각각에 대해 전자기적 결합을 일으키도록 상기 3 개의 입력 도전선로 각각의 사이에 배치될 수 있다.
상기 출력 도전선로(220)는, 상기 적어도 하나의 입력 도전선로와 직접 연결되지 않도록 그 일부는 상기 기판의 상면에 형성되고, 나머지 일부는 상기 기판의 상면과 다른 층에 형성되어 비아홀을 통해 연결될 수 있다.
상기 제1 공진부(230)는, 상기 출력 도전선로(220)의 타단(222)과 그라운드 사이에 형성될 수 있다. 본 실시형태에서 상기 제1 공진부(230)는 상기 기판(260)에서 상기 입력 도전선로(211, 212, 213) 및 출력 도전선로(220)가 형성하는 루프의 중심영역에 형성될 수 있다. 상기 제1 공진부(230)는 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키도록 인덕터 성분 및 캐패시터 성분이 직렬로 연결된 형태로 상기 제1 공진부(230)를 형성할 수 있다. 상기 기능을 만족시키는한 상기 제1 공진부(230)의 회로 구성은 다양하게 구현될 수 있다.
상기 제1 공진부(230)를 구성하는 인덕터 성분은 상기 기판 상에 도전 패턴 을 형성하거나 도전성 와이어로 구현될 수 있다. 상기 제1 공진부(230)를 구성하는 캐패시터 성분은 상기 기판의 서로 다른 층에 중첩되는 도전패턴을 형성함으로써 구현될 수 있다.
상기 제2 공진부(240)는, 일단이 상기 출력 도전선로(220)의 타단(222)에 연결되며, 타단은 출력단으로 제공될 수 있다. 상기 제2 공진부(240)는, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키도록 복수개의 인덕터 성분 및 캐패시터 성분이 직렬 및/또는 병렬로 연결된 형태로 상기 제2 공진부(240)를 형성할 수 있다. 상기 기능을 만족시키는한 상기 제2 공진부(240)의 회로 구성은 다양하게 구현될 수 있다.
상기 제2 공진부(240)를 구성하는 인덕터 성분은 상기 기판 상에 도전 패턴을 형성하거나 도전성 와이어로 구현될 수 있다. 상기 제2 공진부(240)를 구성하는 캐패시터 성분은 상기 기판의 서로 다른 층에 중첩되는 도전패턴을 형성함으로써 구현될 수 있다.
또한, 상기 제2 공진부(240)는 상기 출력 도전선로(220)에서 출력되는 신호의 출력정합을 위해 사용될 수 있다. 상기 제2 공진부(240)의 인덕턴스 및 캐패시터를 조절함으로서 출력정합을 얻을 수 있다.
본 실시형태에서, 상기 제2 공진부(240)를 추가함으로서, 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 보다 효과적으로 감소시킬 수 있다. 따라서 출력 전압 및 효율을 높일 수 있다.
본 실시형태에 따른 트랜스포머(200)는, 상기 출력 도전선로(220)의 일단(221)과 접지단 사이에 직렬 연결되는 제3 공진부(250)를 더 포함할 수 있다.
상기 제3 공진부(250)는, 기설정된 주파수 대역에서, 상기 출력 도전선로(220)에서 출력되는 신호의 2차 하모닉 성분을 감소시키는 역할을 할 수 있다. 본 실시형태에서는, GSM 850 대역에서 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시키도록 복수개의 인덕터 성분 및 캐패시터 성분이 직렬 및/또는 병렬로 연결된 노치(notch)회로로 상기 제3 공진부(250)를 형성할 수 있다. 상기 기능을 만족시키는한 상기 제3 공진부(250)의 회로 구성은 다양하게 구현될 수 있다.
상기 제3 공진부(250)를 구성하는 인덕터 성분은 상기 기판 상에 도전 패턴을 형성하거나 도전성 와이어로 구현될 수 있다. 상기 제3 공진부(250)를 구성하는 캐패시터 성분은 상기 기판의 서로 다른 층에 중첩되는 도전패턴을 형성함으로써 구현될 수 있다.
본 실시형태에서, 상기 제3 공진부(250)를 추가함으로서, 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시킬 수 있다. 따라서 출력 전압 및 효율을 높일 수 있다.
본 실시형태에서는, 상기 3 개의 입력 도전선로(211, 212, 213)의 일영역에 각각 전원공급용 패드(271, 272, 273)가 형성될 수 있다. 상기 전원 공급용 패드(271, 272, 273) 각각은 상기 입력 도전선로(211, 212, 213)에 각각 전원을 공급하기 위한 단자로 제공될 수 있다. 상기 전원 공급용 패드가 형성되는 위치는 상기 각각의 입력 도전선로에서 전기적인 RF 스윙 전위가 0 V 인 위치가 될 수 있다. CMOS 전력 증폭기에서는 DC 적인 그라운드가 없기 때문에 AC 적인 그라운드를 사용하는데, 상기 RF 스윙 전위가 0 V 가 의미하는 바는 상기 AC 적인 그라운드를 의미하는 것이다.
상기 전원공급용 패드(271, 272, 273)는, 상기 전원 공급용 패드(271, 272, 273)와 상기 출력 도전선로(220) 사이의 간격 및 상기 전원 공급용 패드가 형성되는 입력 도전선로(211, 212, 213)와 상기 출력 도전선로(220) 사이의 간격이 일정하도록 형성될 수 있다.
본 실시형태와 같이 전원 공급용 패드를 입력 도전선로상에 직접 형성함으로써 상기 전원 공급용 패드를 형성하기 위한 별도의 도선을 형성하지 않아도 되므로,다른 도선에 의해 발생될 수 있는 원하지 않는 전자기적 결합을 방지할 수 있다.
도 3은, 본 발명의 일실시예에 따른 트랜스포머의 출력 도전선로에서 출력되는 하모닉스 성분을 나타내는 그래프이다.
도 3을 참조하면, a 곡선은 출력 도전선로에서 출력되는 신호의 2차 하모닉 스 성분을 나타내고, b 곡성능 출력 도전선로에서 출력되는 신호의 3차 하모닉스 성분을 나타낸다. 본 실시예에 따른 트랜스포머에서는 GSM 850 대역, 즉, 약 800 MHz 내지 약 900 MHz 대역에서 2차 하모닉스 성분 및 3차 하모닉스 성분이 - 10 dBm 이하로 나타나므로 하모닉스 성분에 의한 출력감소를 방지할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은, 본 발명의 일실시 형태에 따른 트랜스포머의 회로도이다.
도 2는, 본 발명의 다른 실시형태에 따른 트랜스포머의 평면도이다.
도 3은, 본 발명의 일실시예에 따른 트랜스포머의 출력 도전선로에서 출력되는 하모닉스 성분을 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호설명>
110 : 입력 도전선로 120 : 출력 도전선로
130 : 제1 공진부 140 : 제2 공진부
150 : 제3 공진부

Claims (18)

  1. 양단이 각각 입력된 신호의 전력을 증폭시키는 전력 증폭기로부터의 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 입력 도전선로;
    상기 적어도 하나의 입력 도전선로의 적어도 일부에 적어도 일부가 근접하게 형성되어 상기 적어도 하나의 입력 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 출력 도전선로;
    상기 출력 도전선로의 타단과 그라운드 사이에 형성되어 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 제1 공진부;
    일단이 상기 출력 도전선로의 타단에 연결되며, 타단은 출력단으로 제공되어 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 제2 공진부; 및
    상기 출력 도전선로의 일단과 그라운드 사이에 직렬 연결되어, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시키는 제3 공진부
    를 포함하는 트랜스포머.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 공진부는,
    직렬 연결되는 인덕터 및 캐패시터를 포함하는 것을 특징으로 하는 트랜스포머.
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 공진부는,
    직렬 연결되는 제1 인덕터 및 캐패시터; 및
    상기 제1 인덕터 및 캐패시터와 병렬 연결되는 제2 인덕터
    를 포함하는 것을 특징으로 하는 트랜스포머.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 제3 공진부는,
    직렬 연결된 제1 인덕터 및 캐패시터; 및
    상기 제1 인덕터 및 캐패시터와 병렬 연결되는 인덕터
    를 포함하는 것을 특징으로 하는 트랜스포머.
  9. 적층 기판;
    상기 기판상에 형성되어, 양단이 각각 입력된 신호의 전력을 증폭시키는 전력 증폭기로부터의 + 신호 및 - 신호의 입력단으로 제공되는 적어도 하나의 입력 도전선로;
    상기 적어도 하나의 입력 도전선로의 적어도 일부에 적어도 일부가 근접하게 형성되어 상기 적어도 하나의 입력 도전선로와 전자기적 결합을 이루며, 일단이 그라운드(GND)에 연결되는 하나의 출력 도전선로;
    상기 출력 도전선로의 타단과 그라운드 사이에 형성되어 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 제1 공진부;
    일단이 상기 출력 도전선로의 타단에 연결되며, 타단은 출력단으로 제공되어 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 제2 공진부; 및
    상기 출력 도전선로의 일단과 그라운드 사이에 직렬 연결되어, 기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시키는 제3 공진부를 포함하며,
    상기 적어도 하나의 입력 도전선로의 일부는 상기 기판의 상면에 형성되고 나머지 일부는 상기 기판의 상면과 다른 층에 형성되어 비아홀을 통해 연결되고,
    상기 출력 도전선로는, 상기 적어도 하나의 입력 도전선로와 직접 연결되지 않도록 그 일부는 상기 기판의 상면에 형성되고, 나머지 일부는 상기 기판의 상면과 다른 층에 형성되어 비아홀을 통해 연결된 것을 특징으로 하는 트랜스포머.
  10. 제9항에 있어서,
    상기 적어도 하나의 입력 도전선로의 일영역에 형성되는 전원공급용 패드
    를 더 포함하는 것을 특징으로 하는 트랜스포머.
  11. 제10항에 있어서,
    상기 전원공급용 패드는,
    상기 적어도 하나의 입력 도전선로에서 전기적인 RF 스윙 전위가 0 V 인 위치에 형성되는 것을 특징으로 하는 트랜스포머.
  12. 제9항에 있어서,
    상기 제1 공진부는,
    기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 것을 특징으로 하는 트랜스포머.
  13. 제12항에 있어서,
    상기 제1 공진부는,
    직렬 연결되는 인덕터 성분 및 캐패시터 성분을 포함하는 것을 특징으로 하는 트랜스포머.
  14. 제9항에 있어서,
    상기 제2 공진부는,
    기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 3차 하모닉 성분을 감소시키는 것을 특징으로 하는 트랜스포머.
  15. 제14항에 있어서,
    상기 제2 공진부는,
    직렬 연결되는 제1 인덕터 성분 및 캐패시터 성분; 및
    상기 제1 인덕터 성분 및 캐패시터 성분과 병렬 연결되는 제2 인덕터 성분
    을 포함하는 것을 특징으로 하는 트랜스포머.
  16. 제9항에 있어서,
    상기 출력 도전선로의 일단과 그라운드 사이에 직렬 연결되는 제3 공진부
    를 더 포함하는 것을 특징으로 하는 트랜스포머.
  17. 제16항에 있어서,
    상기 제3 공진부는,
    기설정된 주파수 대역에서, 상기 출력 도전선로에서 출력되는 신호의 2차 하모닉 성분을 감소시키는 것을 특징으로 하는 트랜스포머.
  18. 제17항에 있어서,
    상기 제3 공진부는,
    직렬 연결되는 제1 인덕터 성분 및 캐패시터 성분; 및
    상기 제1 인덕터 성분 및 캐패시터 성분과 병렬 연결되는 제2 인덕터 성분
    을 포함하는 것을 특징으로 하는 트랜스포머.
KR1020080107272A 2008-10-30 2008-10-30 트랜스포머 KR101046026B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080107272A KR101046026B1 (ko) 2008-10-30 2008-10-30 트랜스포머
US12/504,196 US8203399B2 (en) 2008-10-30 2009-07-16 Transformer capable of removing harmonic components
CN2009101612894A CN101728071B (zh) 2008-10-30 2009-07-30 变压器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080107272A KR101046026B1 (ko) 2008-10-30 2008-10-30 트랜스포머

Publications (2)

Publication Number Publication Date
KR20100048219A KR20100048219A (ko) 2010-05-11
KR101046026B1 true KR101046026B1 (ko) 2011-07-01

Family

ID=42130671

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080107272A KR101046026B1 (ko) 2008-10-30 2008-10-30 트랜스포머

Country Status (3)

Country Link
US (1) US8203399B2 (ko)
KR (1) KR101046026B1 (ko)
CN (1) CN101728071B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011012622A1 (de) * 2011-02-28 2012-08-30 Stolberg Hf-Technik AG Hochfrequenzleistungsvervielfacherlösung
EP2549646A1 (en) * 2011-07-21 2013-01-23 Telefonaktiebolaget L M Ericsson (publ) Transformer filter arrangement
JP6297963B2 (ja) * 2014-11-05 2018-03-20 住友電気工業株式会社 変圧装置
US9979375B2 (en) * 2015-12-22 2018-05-22 Intel IP Corporation Multi-harmonic matching networks
US9819323B2 (en) * 2016-01-12 2017-11-14 Qualcomm Incorporated Integrated circuit fields canceller system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3351849A (en) 1964-04-28 1967-11-07 Lorain Prod Corp Ferroresonant voltage regulating and harmonic suppressing circuit
US5912553A (en) 1997-01-17 1999-06-15 Schott Corporation Alternating current ferroresonant transformer with low harmonic distortion
US6146526A (en) 1995-03-14 2000-11-14 Instituto Analitico Tuscanese S.R.L. Variable resonance descaling decalcifier device connected to a forced sequential rephasing transformer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619080A (en) * 1995-11-02 1997-04-08 Power & Ground Systems Corporation Line filter for reducing AC harmonics
US5814901A (en) 1997-07-14 1998-09-29 General Electric Company Harmonic blocking at source transformer
US6842086B1 (en) * 1999-08-20 2005-01-11 Eagle Comtronics, Inc. Two-pole notch filter
KR20020057469A (ko) * 2001-01-05 2002-07-11 윤종용 코어 없는 초박형 프린트회로기판 변압기 및 그프린트회로기판 변압기를 이용한 무접점 배터리 충전기
US7305223B2 (en) 2004-12-23 2007-12-04 Freescale Semiconductor, Inc. Radio frequency circuit with integrated on-chip radio frequency signal coupler
TWI314329B (en) * 2006-08-16 2009-09-01 Realtek Semiconductor Corp On-chip transformer balun
CN101207368A (zh) * 2006-12-19 2008-06-25 台达电子工业股份有限公司 滤波电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3351849A (en) 1964-04-28 1967-11-07 Lorain Prod Corp Ferroresonant voltage regulating and harmonic suppressing circuit
US6146526A (en) 1995-03-14 2000-11-14 Instituto Analitico Tuscanese S.R.L. Variable resonance descaling decalcifier device connected to a forced sequential rephasing transformer
US5912553A (en) 1997-01-17 1999-06-15 Schott Corporation Alternating current ferroresonant transformer with low harmonic distortion

Also Published As

Publication number Publication date
US8203399B2 (en) 2012-06-19
CN101728071B (zh) 2012-05-30
CN101728071A (zh) 2010-06-09
US20100109806A1 (en) 2010-05-06
KR20100048219A (ko) 2010-05-11

Similar Documents

Publication Publication Date Title
US8610494B1 (en) Low power active filter
CN108233881B (zh) 放大器电路和经封装的放大器电路
JP2009232076A (ja) 高周波電力増幅器
JP2005516515A (ja) 半導体増幅器素子用の出力回路
US8912865B2 (en) Power combiner, power amplifying module having the same, and signal transceiving module
KR101046026B1 (ko) 트랜스포머
US9503030B2 (en) Radio frequency power amplifier
KR100968969B1 (ko) 트랜스포머
CN110034736B (zh) 封装式射频功率放大器
EP2802075B1 (en) Dual-band semiconductor RF amplifier device
US20160181992A1 (en) Magnetically coupled load modulation
Leng et al. An extended topology of parallel-circuit class-E power amplifier using transmission-line compensation
US11121676B1 (en) Methods and circuits for harmonic suppression
KR101910896B1 (ko) 피킹 증폭기의 출력 정합회로에 공진회로를 사용하는 광대역 도허티 전력증폭기
US8174323B2 (en) High frequency amplifier
JP2004241924A (ja) 交流結合回路
US20220337204A1 (en) High frequency amplifier
JP5255587B2 (ja) リミッタ回路
KR101188034B1 (ko) 트랜스포머
KR100936005B1 (ko) 집적 수동 소자
KR101079428B1 (ko) 집적 수동 소자 및 ｉｐｄ 트랜스포머
US7199667B2 (en) Integrated power amplifier arrangement
KR100723243B1 (ko) 커플러 및 저역통과필터를 포함하는 집적형 수동소자
KR102097532B1 (ko) 소형 전력증폭기
JP2007043451A (ja) 高周波電力増幅用電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee