JP5598513B2 - 電力系統連系インバータ装置 - Google Patents

電力系統連系インバータ装置 Download PDF

Info

Publication number
JP5598513B2
JP5598513B2 JP2012188727A JP2012188727A JP5598513B2 JP 5598513 B2 JP5598513 B2 JP 5598513B2 JP 2012188727 A JP2012188727 A JP 2012188727A JP 2012188727 A JP2012188727 A JP 2012188727A JP 5598513 B2 JP5598513 B2 JP 5598513B2
Authority
JP
Japan
Prior art keywords
stage switch
switch element
voltage
circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012188727A
Other languages
English (en)
Other versions
JP2014050135A (ja
Inventor
淳一 伊東
裕市 野下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012188727A priority Critical patent/JP5598513B2/ja
Priority to US13/773,715 priority patent/US9013906B2/en
Publication of JP2014050135A publication Critical patent/JP2014050135A/ja
Application granted granted Critical
Publication of JP5598513B2 publication Critical patent/JP5598513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/4837Flying capacitor converters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/487Neutral point clamped inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0067Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007Plural converter units in cascade
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0095Hybrid converter topologies, e.g. NPC mixed with flying capacitor, thyristor converter mixed with MMC or charge pump mixed with buck

Description

本発明は、DC/ACインバータ装置に関し、特にマルチレベル回路を備えた電力系統連系インバータ装置に関するものである。
近年、例えば太陽光発電システムが普及し、その高効率化の観点から、電力系統(以下、単に「系統」)連系インバータは非絶縁型が主流となっている。絶縁型インバータにおいて正弦波電圧を発生するために(正弦波電流を系統へ注入するために)、3つ以上の複数の電圧を出力するマルチレベル回路を備えたインバータ装置が例えば特許文献1に示されている。
特許文献1の図1には、直流電源の正負極端子間に4つのコンデンサの直列回路および8つのスイッチ素子の直列回路が設けられ、これらのコンデンサの接続点とスイッチ素子の接続点との間にスイッチ素子およびダイオードが接続された、5レベルインバータの構成が開示されている。
特開2006−223009号公報
系統に連携するインバータ装置を構成する場合に、例えば三相交流の系統に接続されるインバータ装置は前記単相のインバータ装置を3組設けることになる。また、例えば家庭用の単相三線式系統に接続されるインバータ装置を構成するためには、前記単相のインバータ装置を2組設けることになる。
しかし、マルチレベル回路はレベル数をnとすれば2(n−1)個のスイッチ素子が必要であるので、特に家庭用では半導体素子やその他の受動部品のコスト増加が課題となる。
本発明の目的は、少ない数のスイッチ素子で構成でき、小型・低コストな電力系統連系インバータ装置を提供することにある。
本発明の電力系統連系インバータ装置は、
直流電源の第1入力端と中性点との間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)と、第1の前段スイッチ素子(S1)と第2の前段スイッチ素子(S2)との接続点に第1端が接続され、第3の前段スイッチ素子(S3)と第4の前段スイッチ素子(S4)との接続点に第2端が接続された第1充放電コンデンサ(Cf1)と、で構成された第1の3レベル回路と、
中性点と前記直流電源の第2入力端との間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)と、第5の前段スイッチ素子(S5)と第6の前段スイッチ素子(S6)との接続点に第1端が接続され、第7の前段スイッチ素子(S7)と第8の前段スイッチ素子(S8)との接続点に第2端が接続された第2充放電コンデンサ(Cf2)と、で構成された第2の3レベル回路と、
第1乃至第4の端子に対してブリッジ接続された第1乃至第4の後段スイッチ素子(S1U,S2U,S1W,S2W)を備え、前記第2の前段スイッチ素子(S2)と前記第3の前段スイッチ素子(S3)との接続点に第1端が接続され、前記第6の前段スイッチ素子(S6)と前記第7の前段スイッチ素子(S7)との接続点に第2端が接続されたブリッジクランプ回路と、
前記ブリッジクランプ回路の第1の後段スイッチ素子(S1U)と第2の後段スイッチ素子(S2U)との接続点と第1出力端との間に接続された第1インダクタ(L1)と、
前記ブリッジクランプ回路の第3の後段スイッチ素子(S1W)と第4の後段スイッチ素子(S2W)との接続点と第2出力端との間に接続された第2インダクタ(L2)と、
を備え、
U相、W相の単相三線電力系統の出力電流(iu,iw)および出力電圧(Vu,Vw)を検出する手段と、
正弦波の電流目標値(iu*,iw*)に対する前記出力電流(iu,iw)の誤差である電流誤差(iu*- iu ,iw*- iw )を増幅する手段と、
前記電流誤差を減少させる方向の電圧補正値(ΔVu,ΔVw)を求める手段と、
前記電圧補正値を前記出力電圧(Vu,Vw)の検出値に重畳して電圧目標値(Vu*,Vw*)を求める手段と、
前記電圧目標値のPWM変調信号を求めるPWM変調手段と、
前記PWM変調信号により、前記第1乃至第4の前段スイッチ素子(S1〜S4)および前記第5乃至第8の前段スイッチ素子(S5〜S8)を駆動するスイッチ素子駆動手段(81,28)と、
前記電圧目標値の符号により、前記ブリッジクランプ回路の状態を切り替える手段と、
を有することを特徴とする。
この構成により、従来のインバータ装置に備えられているマルチレベル回路に比べて少ない数のスイッチ素子でマルチレベル回路が構成され、小型・低コストな、電力系統連系インバータ装置が構成できる。
前記第1の3レベル回路用(正の半サイクル用)の前記PWM変調手段に対する電圧目標値の出力と、前記第2の3レベル回路用(負の半サイクル用)の前記PWM変調手段に対する電圧目標値の出力とを、前記電圧目標値の符号により切り替えるマルチプレクサを備えることが好ましい。
この構成により、単相三線式系統に電力を供給する電力系統連系インバータ装置を簡素な回路で構成でき、低コスト化が図れる。
本発明によれば、少ない数のスイッチ素子を用いて回路を簡素に構成でき、小型・低コストな電力系統連系インバータ装置を構成することができる。
図1は第1の実施形態に係るインバータ装置101の一部ブロック化回路図である。 図2はインバータ装置101の回路図である。 図3は第1の3レベル回路121の回路図である。 図4は第1の3レベル回路121の4つのスイッチ素子S1〜S4の状態と出力電圧(電位)Voとの関係を示す図である。 図5は4つの状態における第1の3レベル回路121の等価回路図である。 図6は第1の3レベル回路121の出力電圧を基にしてとり得る電圧の範囲を表す図である。 図7は第2の3レベル回路122の回路図である。 図8は第2の3レベル回路122の4つのスイッチ素子S5〜S8の状態と出力電圧(電位)Voとの関係を示す図である。 図9は4つの状態における第2の3レベル回路122の等価回路図である。 図10は第2の3レベル回路122の出力電圧を基にしてとり得る電圧の範囲を表す図である。 図11は第1の3レベル回路121および第2の3レベル回路122から出力される電圧を基にしてとり得る電圧の範囲を示す図である。 図12は、8つの前段スイッチ素子S1〜S8の状態、4つの後段スイッチ素子S1U,S2U,S1W,S2Wの状態、および出力電圧Vu,Vwの瞬時値の関係を示す図である。 図13は図12に示した状態CP1〜CP4における電流経路を示す図である。 図14は図12に示した状態CP5〜CP8における電流経路を示す図である。 図15は5レベルの電圧、出力電圧Vuの目標値Vu* 、および出力電圧Vwの目標値Vw* の関係を示す図である。 図16は図15の時間区分、電圧区分およびスイッチングパターンの関係を示す図である。 図17は出力電圧Vuに関してPWM制御されたときのPWM変調電圧Vu_pwm および目標値Vu* の波形図である。 図18は、図2に示した8つの前段スイッチ素子S1〜S8および4つの後段スイッチ素子S1U,S2U,S1W,S2Wのゲート信号を発生する駆動制御回路201のブロック図である。 図19は、図18に示した、駆動制御回路201の電圧目標値Vu* ,Vw* の発生回路部の詳細な構成を示す図である。 図20は、電圧目標値Vu* ,Vw* を基にして8つの前段スイッチ素子S1〜S8および4つの後段スイッチ素子S1U,S2U,S1W,S2Wのゲート信号を発生する回路部分の詳細な回路図である。 図21は電圧目標値Vu* ,Vw* の波形、その半サイクル信号Fp,Fnの波形である。 図22は、コンパレータに入力される三角波Vcr11,Vcr12,Vcr21,Vcr22の波形および半サイクル信号Fp,Fnの波形である。 図23は、PWM変調回路81,82の出力信号Q11,Q12,Q21,Q22およびスイッチ素子駆動回路91,92の出力信号によるスイッチ素子S1〜S8の状態を示す図である。 図24(A)は、第2の実施形態のインバータ装置における第1の3レベル回路121のスイッチ素子S1〜S4の状態と出力電圧との関係、図24(B)は第2の3レベル回路122のスイッチ素子S5〜S8の状態と出力電圧との関係を示す図である。 図25は、図15に示した時間区分、第1・第2の3レベル回路のスイッチングパターン、ブリッジクランプ回路の状態、および端子U,Wの平均電圧の関係を示す図である。 図26は、図24(A)に示した4つの状態CP1〜CP4における電流経路を示す図である。 図27は、図24(B)に示した4つの状態CP5〜CP8における電流経路を示す図である。 図28は第3の実施形態に係るインバータ装置103の回路図である。
本発明の実施の形態について、各図を参照して順に説明する。
《第1の実施形態》
図1は第1の実施形態に係るインバータ装置101の一部ブロック化回路図である。インバータ装置101は、直流電源電圧を入力する第1入力端IN1、第2入力端IN2、交流電圧を出力する第1出力端OUT1および第2出力端OUT2を備えている。第1入力端IN1および第2入力端IN2に例えば太陽光発電パネルにより発電された直流電圧が印加される。図1においてSu,SwはU相とW相を有する単相三線式系統を表している。第1出力端OUT1と中性点NPとの間に実効電圧100Vの交流電圧が掛かり、中性点NPと第2出力端OUT2との間に実効電圧100Vの交流電圧が掛かり、第1出力端OUT1と第2出力端との間に実効電圧200Vの交流電圧が掛かる。
第1入力端IN1とグランドとの間に第1の3レベル回路121が接続されていて、第2入力端IN2とグランドとの間に第2の3レベル回路122が接続されている。
第1の3レベル回路121と第2の3レベル回路122との間にはブリッジクランプ回路130が接続されている。
ブリッジクランプ回路130の第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点と第1出力端OUT1との間には第1インダクタL1が接続されている。ブリッジクランプ回路130の第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点と第2出力端OUT2との間には第2インダクタL2が接続されている。
2つの3レベル回路121,122によって前段スイッチング回路120が構成されている。したがってブリッジクランプ回路130は「後段スイッチング回路」ということもできる。
第1の3レベル回路121および第2の3レベル回路122はいずれも、入力されるH(ハイ)側の電位からL(ロー)側の電位の範囲内の電位を出力する。第1入力端IN1にはVdc/2が印加され、第2入力端IN2には−Vdc/2が印加される。したがって、第1の3レベル回路121は、そのH(ハイ)側の電位がVdc/2、L(ロー)側の電位が0であるので、第1の3レベル回路121の出力端の電位はVdc/2〜0の範囲をとる。また、第2の3レベル回路122は、そのH(ハイ)側の電位が0、L(ロー)側の電位が−Vdc/2であるので、第2の3レベル回路122の出力端の電位は0〜−Vdc/2の範囲をとる。したがって、第1の3レベル回路121および第2の3レベル回路122によって、5つの電圧レベルを用いて電圧変換を行う5レベル回路として作用する。
ブリッジクランプ回路130は、第1の3レベル回路121の出力をインダクタL1を介して第1出力端OUT1へ接続(クランプ)し、且つ第2の3レベル回路122の出力をインダクタL2を介して第2出力端OUT2へ接続(クランプ)する状態(第1状態)と、第1の3レベル回路121の出力をインダクタL2を介して第2出力端OUT2へ接続(クランプ)し、且つ第2の3レベル回路122の出力をインダクタL1を介して第1出力端OUT1へ接続(クランプ)する状態(第2状態)とを切り替える。第1状態は系統の電源周波数の前半サイクル、第2状態は系統の電源周波数の後半サイクルに対応する。
図2はインバータ装置101の回路図である。第1の3レベル回路121は、第1入力端IN1とグランドとの間に直列接続された第1乃至第4の前段スイッチ素子(S1〜S4)と、第1の前段スイッチ素子S1と第2の前段スイッチ素子S2との接続点に第1端が接続され、第3の前段スイッチ素子S3と第4の前段スイッチ素子S4との接続点に第2端が接続された第1充放電コンデンサ(Cf1)と、で構成されている。また、第2の3レベル回路122は、第2入力端IN2とグランドとの間に直列接続された第5乃至第8の前段スイッチ素子(S5〜S8)と、第5の前段スイッチ素子S5と第6の前段スイッチ素子S6との接続点に第1端が接続され、第7の前段スイッチ素子S7と第8の前段スイッチ素子S8との接続点に第2端が接続された第2充放電コンデンサ(Cf2)と、で構成されている。
ブリッジクランプ回路130は、第1乃至第4の端子S,T,U,Wに対してブリッジ接続された第1乃至第4の後段スイッチ素子S1U,S2U,S1W,S2Wを備えている。第2の前段スイッチ素子S2と第3の前段スイッチ素子S3との接続点に第1の端子Sが接続され、第6の前段スイッチ素子S6と第7の前段スイッチ素子S7との接続点に第2の端子Tが接続されている。また、第1の後段スイッチ素子S1Uと第2の後段スイッチ素子S2Uとの接続点に第3の端子Uが接続され、第3の後段スイッチ素子S1Wと第4の後段スイッチ素子S2Wとの接続点に第4の端子Wが接続されている。
8つの前段スイッチ素子S1〜S8および4つの後段スイッチ素子S1U,S2U,S1W,S2WはいずれもMOS−FETであり、図2においてはボディダイオードも図示している。3レベル回路121,122を直列に接続しているので、8つのスイッチ素子S1〜S8のそれぞれに低耐圧のスイッチ素子を用いることができる。そのため、この8つの前段スイッチ素子S1〜S8をIGBT(Insulated Gate Bipolar Transistor)ではなく、MOS−FETで構成することができ、低コスト化できる。
図3は第1の3レベル回路121の回路図、図4はその4つのスイッチ素子S1〜S4の状態と出力電圧(電位)Voとの関係を示す図である。ここでは4つのスイッチ素子S1〜S4は4つの状態H,Mc,Md,Lを採る。
図5は前記4つの状態における第1の3レベル回路121の等価回路図である。状態Hではスイッチ素子S1,S2がON、S3,S4がOFFであるので、出力電圧VoはVdc/2である。状態Lではスイッチ素子S3,S4がON、S1,S2がOFFであるので、出力電圧Voは0である。状態Mcではスイッチ素子S1,S3がON、S2,S4がOFFであるので、出力電圧VoはVdc/2−Vcである。ここでVcは第1充放電コンデンサCf1の充電電圧である。Vc=Vdc/4であるとすると、出力電圧Vo=Vdc/4である。状態Mdではスイッチ素子S2,S4がON、S1,S3がOFFであるので、出力電圧VoはVcである。ここでVc=Vdc/4であるとすると、出力電圧Vo=Vdc/4である。第1充放電コンデンサCf1の充電電荷量と放電電荷量とは等しいものと見なせるので、状態Mcでの出力電圧Voと状態Mdでの出力電圧Voとは等しい。すなわち第1充放電コンデンサCf1の充電電圧VcはVdc/2の1/2であるVdc/4を中心として充放電される。第1充放電コンデンサCf1に対する充放電時定数がスイッチング周波数に対して十分に大きければ、上記充電電圧Vcの変動幅は小さく、Vc≒Vdc/4と見なせる。第1充放電コンデンサCf1の充放電による出力電圧Voの変動については後に説明する。
図6は第1の3レベル回路121の出力電圧を基にしてとり得る電圧の範囲を表す図である。上述のとおり、4つのスイッチ素子S1〜S4のスイッチングにより、4つの状態H,Mc,Md,Lを選択することで、Vdc/2〜0の範囲で電圧を出力できる。
図7は第2の3レベル回路122の回路図、図8はその4つのスイッチ素子S5〜S8の状態と出力電圧(電位)Voとの関係を示す図である。ここでは4つのスイッチ素子S5〜S8は4つの状態H,Mc,Md,Lを採る。
図9は前記4つの状態における第2の3レベル回路122の等価回路図である。状態Hではスイッチ素子S7,S8がON、S5,S6がOFFであるので、出力電圧Voは−Vdc/2である。状態Lではスイッチ素子S5,S6がON、S7,S8がOFFであるので、出力電圧Voは0である。状態Mcではスイッチ素子S6,S8がON、S5,S7がOFFであるので、出力電圧Voは−Vdc/2+Vcである。ここでVcは第2充放電コンデンサCf2の充電電圧である。Vc=Vdc/4であるとすると、出力電圧Vo=−Vdc/4である。状態Mdではスイッチ素子S5,S7がON、S6,S8がOFFであるので、出力電圧Voは−Vcである。ここでVc=Vdc/4であるとすると、出力電圧Vo=−Vdc/4である。第2充放電コンデンサCf2の充電電荷量と放電電荷量とは等しいものと見なせるので、状態Mcでの出力電圧Voと状態Mdでの出力電圧Voとは等しい。すなわち第2充放電コンデンサCf2の充電電圧VcはVdc/2の1/2であるVdc/4を中心として充放電される。第2充放電コンデンサCf2に対する充放電時定数がスイッチング周波数に対して十分に大きければ、上記充電電圧Vcの変動幅は小さく、Vc≒Vdc/4と見なせる。
図10は第2の3レベル回路122の出力電圧を基にしてとり得る電圧の範囲を表す図である。上述のとおり、4つのスイッチ素子S5〜S8のスイッチングにより、4つの状態H,Mc,Md,Lを選択することで、0〜−Vdc/2の範囲で電圧を出力できる。
図11は前記第1の3レベル回路121および第2の3レベル回路122から出力される電圧を基にしてとり得る電圧の範囲を示す図である。このようにして、第1の3レベル回路121および第2の3レベル回路122によって5レベル回路が構成される。
図12は、前記8つの前段スイッチ素子S1〜S8の状態、前記4つの後段スイッチ素子S1U,S2U,S1W,S2Wの状態、および出力電圧Vu,Vw(図2参照)の瞬時値の関係を示す図である。図13・図14は図12に示した8つの状態CP1〜CP8における電流経路を示す図である。状態CP1,CP8は図5・図9の状態H、状態CP2,CP7は図5・図9の状態Mc、状態CP3,CP6は図5・図9の状態Md、状態CP4,CP5は図5・図9の状態L、にそれぞれ対応する。
前記出力電圧Vu,Vwの瞬時値はVdc/2,Vdc/4,0,−Vdc/4、−Vdc/2の5レベルのいずれかであるが、系統へ注入される電流が正弦波の半波状となるように前記8つの前段スイッチ素子S1〜S8は例えばキャリア周波数20kHzでPWM制御される。また、4つの後段スイッチ素子S1U,S2U,S1W,S2Wは系統の電源周波数(50Hzまたは60Hz)の前半サイクルと後半サイクルとで出力極性を反転するので、結局、系統へ正弦波状の電流が注入されることになる。
図15は前記5レベルの電圧、出力電圧Vuの目標値Vu* 、および出力電圧Vwの目標値Vw* の関係を示す図、図16は図15の時間区分、電圧区分およびスイッチングパターンの関係を示す図である。図15においてグレーの塗り潰し範囲は電圧のとり得る範囲を表している。
これらの図から明らかなように、出力電圧Vuの目標値Vu* が0〜Vdc/4の範囲であるとき、PWM制御により、図13に示した4つの状態のうち、状態CP4→CP2→CP4→CP3→CP4→CP2→・・・という状態遷移を結果的に繰り返す。また、出力電圧Vuの目標値Vu* がVdc/4〜Vdc/2の範囲であるとき、PWM制御により、図13に示した4つの状態のうち、状態CP1→CP2→CP1→CP3→CP1→CP2→・・・という状態遷移を結果的に繰り返す。また、出力電圧Vuの目標値Vu* が0〜−Vdc/4の範囲であるとき、PWM制御により、図14に示した4つの状態のうち、状態CP5→CP6→CP5→CP7→CP5→CP6→・・・という状態遷移を結果的に繰り返す。また、出力電圧Vuの目標値Vu* が−Vdc/4〜−Vdc/2の範囲であるとき、PWM制御により、図14に示した4つの状態のうち、状態CP8→CP6→CP8→CP7→CP8→CP6→・・・という状態遷移を結果的に繰り返す。
出力電圧Vwの目標値Vw* についてもPWM制御により、図15・図16に示したとおりのスイッチングパターンの状態遷移を繰り返す。
図17は出力電圧Vuに関してPWM制御されたときのPWM変調電圧Vu_pwm および目標値Vu* の波形図である。ここで、三角波Vcr11,Vcr12は出力電圧が0〜Vdc/2であるときのPWM変調用の参照電圧波形である。また、三角波Vcr21,Vcr22は出力電圧が0〜−Vdc/2であるときのPWM変調用の参照電圧波形である。信号Fpは目標値Vu* の半サイクル信号、信号Fnは目標値Vw* の半サイクル信号である。
このように、目標電圧Vu* が0〜Vdc/4の範囲内であるとき、0とVdc/4の2値でPWM変調され、目標電圧Vu* がVdc/4〜Vdc/2の範囲内であるとき、Vdc/4とVdc/2の2値でPWM変調される。同様に、目標電圧Vu* が0〜−Vdc/4の範囲内であるとき、0と−Vdc/4の2値でPWM変調され、目標電圧Vu* が−Vdc/4〜−Vdc/2の範囲内であるとき、−Vdc/4と−Vdc/2の2値でPWM変調される。
このように、複数の電圧レベルを用いてPWM変調により正弦波電圧が生成されるため、インダクタL1,L2に流れるリップル電流が小さくなり、インダクタL1,L2による損失が低減されるので、小型のインダクタL1,L2を用いることができる。
図18は、図2に示した8つの前段スイッチ素子S1〜S8および4つの後段スイッチ素子S1U,S2U,S1W,S2Wのゲート信号を発生する駆動制御回路201のブロック図である。図18において、各信号の意味は次のとおりである。
iu*:U相の出力電流の目標値
iw*:W相の出力電流の目標値
iu:U相の出力電流の検出値
iw:W相の出力電流の検出値
Vu*:U相の電圧目標値
Vw*:W相の電圧目標値
Vu:U相の電圧検出値
Vw:W相の電圧検出値
ΔVu:U相の電圧補正値
ΔVw:W相の電圧補正値
Fp:第1変調回路の入力信号(正の全波整流波形)
Fn:第2変調回路の入力信号(負の全波整流波形)
この駆動制御回路201と図2に示したインバータ装置101とで電力系統連系インバータ装置が構成される。
図18において、PI制御回路41は、U相の電流誤差(iu* - iu ) を基にして、この電流誤差(iu* - iu ) を減少させる方向の電圧補正値ΔVuをPI演算により求める。PI制御回路42は、W相の電流誤差(iw* - iw ) を基にして、この電流誤差(iw* - iw ) を減少させる方向の電圧補正値ΔVwをPI演算により求める。
マルチプレクサ71は、U相の電圧検出値Vuに電圧補正値ΔVuが加算されることにより補正された電圧目標値Vu* 、またはW相の電圧検出値Vwに電圧補正値ΔVwが加算されることにより補正された電圧目標値Vw* 、の一方を第1変調回路1へ与える。同様に、マルチプレクサ72は電圧目標値Vu* またはVw* の一方を第2変調回路2へ与える。
符号回路60はU相の電圧目標値Vu* の符号を検知し、マルチプレクサ71,72は電圧目標値Vu* の符号(正負)に応じて電圧目標値Vu* またはVw* を選択する。
また、符号回路60は後段スイッチ素子S1U,S2Wに対してゲート信号を与える。NOT回路G1は符号回路60の出力信号を反転して後段スイッチ素子S2U,S1Wに対してゲート信号を与える。
図19は、図18に示した、駆動制御回路201の電圧目標値Vu* ,Vw* の発生回路部の詳細な構成を示す図である。正弦波発生回路31はU相の出力電流の目標値iu* の信号(正弦波)を発生する。正弦波発生回路32はW相の出力電流の目標値iw* の信号(正弦波)を発生する。これらの正弦波は系統の電圧位相と同相の(同期している)信号である。PI制御回路41は、上述のとおり、U相の電流誤差(iu* - iu ) を基にして、この電流誤差(iu* - iu ) を減少させる方向の電圧補正値ΔVuをPI演算により求める。PI制御回路42は、W相の電流誤差(iw* - iw ) を基にして、この電流誤差(iw* - iw ) を減少させる方向の電圧補正値ΔVwをPI演算により求める。係数回路51は(Vu + ΔVu)に所定の係数を掛けて電圧目標値Vu* を生成する。係数回路52は(Vw + ΔVw)に所定の係数を掛けて電圧目標値Vw* を生成する。これらの係数はフィードバックゲインに応じて定められる。
図20は、電圧目標値Vu* ,Vw* を基にして8つの前段スイッチ素子S1〜S8および4つの後段スイッチ素子S1U,S2U,S1W,S2Wのゲート信号を発生する回路部分の詳細な回路図である。符号回路60はコンパレータであり、電圧目標値Vu* が正のときハイレベルの信号を出力する。この信号が後段スイッチ素子S1U,S2Wに対するゲート信号となる。また、NOT回路G1で反転された信号が後段スイッチ素子S2U,S1Wに対するゲート信号となる。
マルチプレクサ70は図18に示したマルチプレクサ71,72に相当する。マルチプレクサ70は電圧目標値Vu* ,Vw* を符号回路60の出力値に応じて、選択的に第1変調回路1および第2変調回路2に与える。第1変調回路1には正の半サイクル信号(正の全波整流波形のような信号)Fpが与えられ、第2変調回路2には負の半サイクル信号(負の全波整流波形のような信号)Fnが与えられる。
図21は前記電圧目標値Vu* ,Vw* の波形、およびその半サイクル信号Fp,Fnの波形である。
図20に示す第1変調回路1はPWM変調回路81とスイッチ素子駆動回路91とで構成されていて、第2変調回路2はPWM変調回路82とスイッチ素子駆動回路92とで構成されている。PWM変調回路81は、マルチプレクサ70から出力される正の半サイクル信号Fpを三角波で変調した信号をスイッチ素子駆動回路91へ与える。PWM変調回路82は、マルチプレクサ70から出力される負の半サイクル信号Fnを三角波で変調した信号をスイッチ素子駆動回路92へ与える。
PWM変調回路81は2つの三角波Vcr11,Vcr12の発生回路と2つのコンパレータとで構成されている。PWM変調回路82は2つの三角波Vcr21,Vcr22の発生回路と2つのコンパレータとで構成されている。
図22は、前記コンパレータに入力される三角波Vcr11,Vcr12,Vcr21,Vcr22の波形および半サイクル信号Fp,Fnの波形である。
図23は、PWM変調回路81,82の出力信号Q11,Q12,Q21,Q22およびスイッチ素子駆動回路91,92の出力信号によるスイッチ素子S1〜S8の状態を示す図である。
以上に示した回路により、図17に示した例のとおり、インバータ装置101から単相三線式電力系統のU相とW相にそれぞれ正弦波電流が注入される。そして、出力電流の検出値(iu ,iw )が目標値(iu*,iw* )に等しくなるように、電圧目標値(Vu* ,Vw* )が補正されることでフィードバック制御され、目標値の電流が系統へ注入される。
《第2の実施形態》
第1の実施形態では、特に図13・図14に示したように、第1の3レベル回路121のスイッチ素子S1〜S4と第2の3レベル回路122のスイッチ素子S5〜S8を対称的に連動して駆動する例を示した。しかし、本発明はそのように駆動されるものに限らない。第2の実施形態では、第1の3レベル回路121のスイッチ素子S1〜S4と第2の3レベル回路122のスイッチ素子S5〜S8を独立して駆動する例を示す。
第2の実施形態のインバータ装置の回路構成は図1・図2に示したものと同じである。したがって、以下の説明では図1・図2に示した符号を参照する。
図24(A)は、第2の実施形態のインバータ装置における第1の3レベル回路121のスイッチ素子S1〜S4の状態と出力電圧との関係、図24(B)は第2の3レベル回路122のスイッチ素子S5〜S8の状態と出力電圧との関係を示す図である。図25は、図15に示した時間区分、第1・第2の3レベル回路のスイッチングパターン、ブリッジクランプ回路の状態、および端子U,Wの平均電圧の関係を示す図である。さらに、図26は、図24(A)に示した4つの状態CP1〜CP4における電流経路を示す図、図27は、図24(B)に示した4つの状態CP5〜CP8における電流経路を示す図である。
これらの図から明らかなように、第1の3レベル回路121のスイッチ素子S1〜S4と第2の3レベル回路122のスイッチ素子S5〜S8を独立して駆動してもよい。例えば図26に示した状態CP1と図27に示した状態CP8とは連動してなくてもよい。
《第3の実施形態》
第1・第2の実施形態では、第1入力端IN1に正電圧、第2入力端IN2に負電圧をそれぞれ印加する例を示したが、本発明は正負両極性の電圧を入力するものに限らない。第3の実施形態では単一極性の直流電圧を入力する例を示す。
図28は第3の実施形態に係るインバータ装置103の回路図である。このインバータ装置103は、直流電源電圧を入力する第1入力端IN1、第2入力端IN2、交流電圧を出力する第1出力端OUT1および第2出力端OUT2を備えている。第1入力端IN1と第2入力端IN2との間に、例えば太陽光発電パネルにより発電された直流電圧が印加される。
第1入力端IN1と第2入力端IN2との間にはコンデンサ分圧回路110が接続されている。このコンデンサ分圧回路110は、2つのコンデンサC1,C2が直列接続され、コンデンサC1,C2の接続点が中性点NPに接続された回路である。
第1の3レベル回路121は第1入力端IN1と中性点NPとの間に接続されていて、第2の3レベル回路122は中性点NPと第2入力端IN2との間に接続されている。その他の回路は図2に示した回路と同じである。
コンデンサ分圧回路110の2つのコンデンサC1,C2の容量値は等しく、印加電圧の1/2の電圧を発生する。第1入力端IN1と第2入力端IN2との間に印加される直流電圧をVdcで表すと、第2入力端IN2の電位は0V、中性点NPの電位はVdc/2、第1入力端IN1の電位はVdcである。中性点NPの電位を0Vと見なすと、第1入力端IN1の電位はVdc/2、第2入力端IN2の電位は−Vdc/2であるので、回路動作は第1の実施形態で示したインバータ装置と同じである。
このようにコンデンサ分圧回路110を設けることによって、単一極性の直流電圧を入力して、単相三線式系統に電力を供給することができる。
なお、図18に示した例では、電流誤差を減少させる方向の電圧補正値ΔVu,ΔVwをPI演算により求めるようにしたが、このようなフィードバック制御のための補正値を求める演算はPI演算に限らない。PID演算でも可能であるし、その他の演算でも可能である。
C1,C2…コンデンサ
Cf1…第1充放電コンデンサ
Cf2…第2充放電コンデンサ
G1…NOT回路
IN1…直流電源の第1入力端
IN2…直流電源の第2入力端
L1…第1インダクタ
L2…第2インダクタ
NP…中性点
OUT1…第1出力端
OUT2…第2出力端
S1…第1の前段スイッチ素子
S2…第2の前段スイッチ素子
S3…第3の前段スイッチ素子
S4…第4の前段スイッチ素子
S5…第5の前段スイッチ素子
S6…第6の前段スイッチ素子
S7…第7の前段スイッチ素子
S8…第8の前段スイッチ素子
S1U…第1の後段スイッチ素子
S2U…第2の後段スイッチ素子
S1W…第3の後段スイッチ素子
S2W…第4の後段スイッチ素子
S…第1の端子
T…第2の端子
U…第3の端子
W…第4の端子
1…第1変調回路
2…第2変調回路
31,32…正弦波発生回路
41,42…PI制御回路
51,52…係数回路
60…符号回路
71,72…マルチプレクサ
81,82…PWM変調回路
91,92…スイッチ素子駆動回路
101,103…インバータ装置
110…コンデンサ分圧回路
120…前段スイッチング回路
121…第1の3レベル回路
122…第2の3レベル回路
130…ブリッジクランプ回路
201…駆動制御回路

Claims (2)

  1. 直流電源の第1入力端と中性点との間に直列接続された第1乃至第4の前段スイッチ素子と、第1の前段スイッチ素子と第2の前段スイッチ素子との接続点に第1端が接続され、第3の前段スイッチ素子と第4の前段スイッチ素子との接続点に第2端が接続された第1充放電コンデンサと、で構成された第1の3レベル回路と、
    中性点と前記直流電源の第2入力端との間に直列接続された第5乃至第8の前段スイッチ素子と、第5の前段スイッチ素子と第6の前段スイッチ素子との接続点に第1端が接続され、第7の前段スイッチ素子と第8の前段スイッチ素子との接続点に第2端が接続された第2充放電コンデンサと、で構成された第2の3レベル回路と、
    第1乃至第4の端子に対してブリッジ接続された第1乃至第4の後段スイッチ素子を備え、前記第2の前段スイッチ素子と前記第3の前段スイッチ素子との接続点に第1端が接続され、前記第6の前段スイッチ素子と前記第7の前段スイッチ素子との接続点に第2端が接続されたブリッジクランプ回路と、
    前記ブリッジクランプ回路の第1の後段スイッチ素子と第2の後段スイッチ素子との接続点と第1出力端との間に接続された第1インダクタと、
    前記ブリッジクランプ回路の第3の後段スイッチ素子と第4の後段スイッチ素子との接続点と第2出力端との間に接続された第2インダクタと、
    を備え、
    U相、W相の単相三線電力系統の出力電流および出力電圧を検出する手段と、
    正弦波の電流目標値に対する前記出力電流の誤差である電流誤差を増幅する手段と、
    前記電流誤差を減少させる方向の電圧補正値を求める手段と、
    前記電圧補正値を前記出力電圧の検出値に重畳して電圧目標値を求める手段と、
    前記電圧目標値のPWM変調信号を求めるPWM変調手段と、
    前記PWM変調信号により、前記第1乃至第4の前段スイッチ素子および前記第5乃至第8の前段スイッチ素子を駆動するスイッチ素子駆動手段と、
    前記電圧目標値の符号により、前記ブリッジクランプ回路の状態を切り替える手段と、
    を有することを特徴とする電力系統連系インバータ装置。
  2. 前記第1の3レベル回路用の前記PWM変調手段に対する電圧目標値の出力と、前記第2の3レベル回路用の前記PWM変調手段に対する電圧目標値の出力とを、前記電圧目標値の符号により切り替えるマルチプレクサを備えた、請求項1に記載の電力系統連系インバータ装置。
JP2012188727A 2012-08-29 2012-08-29 電力系統連系インバータ装置 Active JP5598513B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012188727A JP5598513B2 (ja) 2012-08-29 2012-08-29 電力系統連系インバータ装置
US13/773,715 US9013906B2 (en) 2012-08-29 2013-02-22 Power system-interconnected inverter device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012188727A JP5598513B2 (ja) 2012-08-29 2012-08-29 電力系統連系インバータ装置

Publications (2)

Publication Number Publication Date
JP2014050135A JP2014050135A (ja) 2014-03-17
JP5598513B2 true JP5598513B2 (ja) 2014-10-01

Family

ID=50187375

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012188727A Active JP5598513B2 (ja) 2012-08-29 2012-08-29 電力系統連系インバータ装置

Country Status (2)

Country Link
US (1) US9013906B2 (ja)
JP (1) JP5598513B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666866B (zh) * 2014-11-05 2019-07-21 日商住友電氣工業股份有限公司 Transformer

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9941813B2 (en) 2013-03-14 2018-04-10 Solaredge Technologies Ltd. High frequency multi-level inverter
JP6206118B2 (ja) * 2013-08-02 2017-10-04 株式会社明電舎 マルチレベル電力変換装置
JP5695782B1 (ja) 2013-09-12 2015-04-08 住友電気工業株式会社 変圧装置
US9859814B2 (en) * 2013-10-03 2018-01-02 Enphase Energy, Inc. Method and apparatus for independent control of multiple power converter sources
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
JP6191965B2 (ja) 2014-05-12 2017-09-06 パナソニックIpマネジメント株式会社 電力変換装置、およびそれを用いたパワーコンディショナ
EP3002866B1 (de) * 2014-09-30 2021-09-08 Siemens Aktiengesellschaft Spannungszwischenkreis-Stromrichter in Fünfpunkttopologie
JP6297963B2 (ja) 2014-11-05 2018-03-20 住友電気工業株式会社 変圧装置
US20160241161A1 (en) * 2015-02-12 2016-08-18 Semikron Elektronik Gmbh & Co., Kg Converting circuit
WO2016146171A1 (de) * 2015-03-17 2016-09-22 Siemens Aktiengesellschaft Hocheffizienter stromrichter für einphasige systeme
WO2017038294A1 (ja) * 2015-08-28 2017-03-09 株式会社村田製作所 Dc-dcコンバータ
US11228257B2 (en) * 2018-05-04 2022-01-18 Aalborg Universitet Power circuits for modular multi-level converters (MMC) and modular multi-level converters
CN109246859B (zh) * 2018-06-22 2021-01-22 杭州先途电子有限公司 一种加热控制方法及装置
US10972016B2 (en) * 2018-10-24 2021-04-06 Solaredge Technologies Ltd. Multilevel converter circuit and method
US20200350833A1 (en) * 2019-05-03 2020-11-05 The Regents Of The University Of California Pyramid-type multilevel converter topology
JP6639762B1 (ja) * 2019-07-04 2020-02-05 三菱電機株式会社 3レベル電力変換装置
WO2021002017A1 (ja) * 2019-07-04 2021-01-07 三菱電機株式会社 3レベル電力変換装置
CN112737387A (zh) * 2019-10-14 2021-04-30 台达电子工业股份有限公司 电力系统
EP4236054A1 (en) * 2022-02-23 2023-08-30 Goodrich Control Systems Controller for power converter

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667204B2 (ja) * 1987-10-08 1994-08-24 三菱電機株式会社 電力変換装置
JP3245523B2 (ja) * 1995-10-16 2002-01-15 シャープ株式会社 インバータ制御方法およびインバータ制御装置
JP3354369B2 (ja) 1995-11-29 2002-12-09 三洋電機株式会社 系統連系電源装置
JP4508631B2 (ja) * 2003-12-25 2010-07-21 三洋電機株式会社 系統連系用インバータ装置
US20050139259A1 (en) * 2003-12-30 2005-06-30 Robert Steigerwald Transformerless power conversion in an inverter for a photovoltaic system
JP4742229B2 (ja) * 2005-02-08 2011-08-10 富士電機株式会社 5レベルインバータとその駆動方法
JP2010246267A (ja) 2009-04-06 2010-10-28 Fuji Electric Systems Co Ltd 5レベルインバータ
US8582331B2 (en) * 2009-07-20 2013-11-12 Vincotech Holdings S.à.r.l. Inverter topologies usable with reactive power
JP5593660B2 (ja) * 2009-09-25 2014-09-24 富士電機株式会社 5レベルインバータ
EP2541750A4 (en) * 2010-02-26 2017-11-29 Panasonic Intellectual Property Management Co., Ltd. Power conversion apparatus, grid connection apparatus, and grid connection system
WO2011156199A2 (en) * 2010-06-07 2011-12-15 Abb Inc. Inverter for solar cell array
US9467063B2 (en) * 2010-11-29 2016-10-11 Sunpower Corporation Technologies for interleaved control of an inverter array
US20120218795A1 (en) * 2011-02-28 2012-08-30 Siemens Corporation Pulse width modulated control for hybrid inverters
US8867248B2 (en) * 2011-12-20 2014-10-21 Kohler Co. High-efficiency, three-level, single-phase inverter
JP5626293B2 (ja) * 2012-08-29 2014-11-19 株式会社村田製作所 インバータ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI666866B (zh) * 2014-11-05 2019-07-21 日商住友電氣工業股份有限公司 Transformer

Also Published As

Publication number Publication date
US20140063885A1 (en) 2014-03-06
US9013906B2 (en) 2015-04-21
JP2014050135A (ja) 2014-03-17

Similar Documents

Publication Publication Date Title
JP5598513B2 (ja) 電力系統連系インバータ装置
JP5626293B2 (ja) インバータ装置
JP5949932B2 (ja) インバータ装置
US9048754B2 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
AU2014393710B2 (en) Multi level inverter
WO2010146637A1 (ja) 電力変換装置
US20120206948A1 (en) Device and method for converting direct current into alternate current
JP6666058B2 (ja) 系統連系インバータ装置及びその運転方法
JP6178433B2 (ja) 電力変換装置
Lee et al. An improved phase-shifted PWM method for a three-phase cascaded H-bridge multi-level inverter
JP5374336B2 (ja) 電力変換装置
JP3856689B2 (ja) 中性点クランプ式電力変換器の制御装置
JP5843052B2 (ja) インバータ装置
Ko et al. A simple space vector PWM scheme with neutral point balancing for three-level neutral point clamped inverter
JP2016123160A (ja) 電力変換装置およびその制御方法
JP6286801B2 (ja) 電力変換装置
Lyu et al. A new DPWM method to suppress the low frequency oscillation of the neutral-point voltage for NPC three-level inverters
KR101224589B1 (ko) 멀티레벨 인버터
El-Serafy et al. Comparative study between PSPWM and SVPWM techniques based on mli for induction motor drive
JP4448294B2 (ja) 電力変換装置
Feloups et al. Comparative Analysis between Two Different Control PWM Techniques Based on a Reduced-Component Multilevel Inverter
Annamalai et al. Simulation and Analysis of Various H-Bridge Inverter Topologies Employed in Cascaded Multi-level Inverter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140702

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5598513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150