KR20170081047A - 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치 - Google Patents

클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치 Download PDF

Info

Publication number
KR20170081047A
KR20170081047A KR1020150191767A KR20150191767A KR20170081047A KR 20170081047 A KR20170081047 A KR 20170081047A KR 1020150191767 A KR1020150191767 A KR 1020150191767A KR 20150191767 A KR20150191767 A KR 20150191767A KR 20170081047 A KR20170081047 A KR 20170081047A
Authority
KR
South Korea
Prior art keywords
condition
characteristic
signal
timing controller
source drive
Prior art date
Application number
KR1020150191767A
Other languages
English (en)
Other versions
KR102450859B1 (ko
Inventor
정재훈
홍무경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150191767A priority Critical patent/KR102450859B1/ko
Publication of KR20170081047A publication Critical patent/KR20170081047A/ko
Application granted granted Critical
Publication of KR102450859B1 publication Critical patent/KR102450859B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명을 적용하면, 클럭 트레이닝 모드가 개시되면 타이밍 컨트롤러가 메모리에 저장되어 있는 룩업 테이블을 읽어들인다. 타이밍 컨트롤러는 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행한다. 이후 타이밍 컨트롤러는 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정하는 단계가 수행한다. 타이밍 컨트롤러는 결정된 최적의 특성 조건에 상응하여 특성 신호 조절을 수행하고 소스 드라이브 IC 와 데이터 전송을 위한 신호 전송을 수행한다. 이에 따라 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송 선로 상태를 간단하게 점검할 수 있는 클럭 리커버리를 이용한 선로 점검 방법 및 그 표시 장치를 구현할 수 있다.

Description

클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치{METHOD FOR CHECKING LINE OF DISPLAY DEVICE USING CLOCK RECOVERY AND DISPLAY DEVICE THEREOF}
본 발명은 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치에 관한 것으로, 상세하게는 타이밍 컨트롤러가 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행하고, 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정하여 전송선로 상태를 간단하게 점검할 수 있는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 표시 장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다.
표시 장치는 표시패널의 데이터 라인들에 데이터전압을 공급하기 위한 다수의 소스 드라이브 집적회로(Integrated Circuit 이하, "IC"라 함), 표시패널의 게이트 라인들에 게이트 펄스(또는 스캔펄스)를 순차적으로 공급하기 위한 다수의 게이트 드라이브 IC, 및 드라이브 IC들을 제어하기 위한 타이밍 컨트롤러 등을 구비한다.
타이밍 컨트롤러는 mini LVDS(Low Voltage Differential Signaling)와 같은 인터페이스를 통해 디지털 비디오 데이터와, 디지털 비디오 데이터의 샘플링을 위한 클럭, 소스 드라이브 IC들의 동작을 제어하기 위한 제어신호등을 소스 드라이브 IC들에 공급한다. 소스 드라이브 IC들은 타이밍 컨트롤러로부터 입력되는 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하여 데이터 라인들에 공급한다.
따라서, 타이밍 컨트롤러(TCON)(150)와 소스 드라이브 IC들(SIC#1~SIC#6)(120)사이에서는 전송 선로의 이상 유무를 항시 체크하는 것이 필요하다.
종래의 경우에는 소스 드라이브 IC마다 프로빙(probing)을 통해 출력되는 신호의 파형을 측정하여, RX spec에 적합하게 Tx 특성을 일일이 조절하고 있다. 즉, 전송 선로에서 신호 무결성을 판단하는 방법이 신호 파형을 측정하고 계기에서 눈으로 확인하는 방법밖에 없었다.
그러나, 전송에 영향을 줄 수 있는 요인들(예를 들어 Bare PCB, Tx IC, Rx IC 특성 및 설, 공정 변경)이 변동될 경우 엔지니어가 모든 선로에 대한 특성을 확하여 선로 튜닝을 하는 것은 번거로운 일이 된다. 특히 대형 인치의 경우 소스 드라이브 IC의 개수가 많아서 튜닝 작업이 용이하지 않고 비효율적이다. 또한 선로의 마진을 정량적으로 확인하기 어려운 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 본 발명이 해결하고자 하는 과제는 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송 선로 상태를 간단하게 점검할 수 있는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일측면에 의한 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법에서는 클럭 트레이닝 모드가 개시되면 타이밍 컨트롤러가 메모리에 저장되어 있는 룩업 테이블을 읽어들인다. 타이밍 컨트롤러는 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행한다. 이후 타이밍 컨트롤러는 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정하는 단계가 수행한다. 타이밍 컨트롤러는 결정된 최적의 특성 조건에 상응하여 특성 신호 조절을 수행하고 소스 드라이브 IC 와 데이터 전송을 위한 신호 전송을 수행한다.
여기에서 룩업 테이블은 타이밍 컨트롤러와 소스 드라이브 IC간의 전송 선로 상태를 체크하기 위한 정보들을 포함할 수 있다. 예를 들면, 룩업 테이블은 클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보를 포함할 수 있다. 또한 룩업 테이블은 타이밍 컨트롤러가 특정 조건들은 변경하면서 클럭 모니터링을 수행하여 얻어진 클럭 리커버리 정보, 마진(Margin) 정보, 플래그 정보를 포함할 수 있다.
본 발명의 다른 측면에 의한 표시 장치에는 다수의 데이터 라인과 다수의 게이트 라인이 교차되고 그 교차영역 마다 구동 트랜지스터와 화소들이 배치된 표시패널이 포함된다. 그리고 다수의 데이터 라인으로 데이터 신호를 제공하는 소스 드라이브 IC와, 다수의 게이트 라인으로 스캔신호를 제공하는 게이트 드라이브 IC와, 타이밍 컨트롤러가 포함된다. 타이밍 컨트롤러는 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행한다. 타이밍 컨트롤러는 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정한다. 타이밍 컨트롤러는 결정된 최적의 특성 조건에 상응하여 특성 신호 조절을 수행하고 소스 드라이브 IC 와 데이터 전송을 위한 신호 전송을 수행한다.
본 발명의 다른 측면에 의한 표시 장치에는 프로세서, 프로세서와 로컬 인터페이스에 의해 결합되며, 프로세서에 의해 실행 가능한 선로 점검 애플리케이션을 저장하는 메모리를 갖는 적어도 하나의 컨트롤러가 포함된다. 컨트롤러는 프로세서에 의해 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행한다. 컨트롤러는 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정한다. 컨트롤러는 결정된 최적의 특성 조건에 상응하여 특성 신호 조절을 수행하고 소스 드라이브 IC 와 데이터 전송을 위한 신호 전송을 수행한다.
본 발명에 의하면, 타이밍 컨트롤러가 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행하고, 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정함에 따라 표시 장치에서 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로 상태를 간단하게 점검할 수 있다.
본 발명에 의하면, 룩업 테이블에 타이밍 컨트롤러와 소스 드라이브 IC간의 전송 선로 상태를 체크하기 위한 정보들이 포함되어 있다. 클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보도 포함되어 있다. 이에 따라 OD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건을 다양하게 변경하면서 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로에 대한 상태를 점검할 수 있다.
또한, 룩업 테이블에는 타이밍 컨트롤러가 특정 조건들은 변경하면서 클럭 모니터링을 수행하여 얻어진 클럭 리커버리 정보, 마진(Margin) 정보, 플래그 정보를 포함함에 따라 마진 정보를 이용하여 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로에 상응하는 최적의 특성 조건을 결정할 수 있다.
본 발명에 의하면, 최적의 특성 조건을 결정할 때 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하고, 락 피드백 신호 배선을 통해 락 신호가 입력되는지 여부를 판단하고 그 결과를 상기 룩업 테이블에 기록한다. 이에 따라, 룩업 테이블에 미리 설정된 특성 조건의 테스트 결과중에서 최적의 특성 조건을 결정할 수 있다.
본 발명에 의하면 특성 신호 조절을 수행할 때 선택된 특성 조건에 설정된 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건에 상응하여 특성 신호 조절을 수행함으로써 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건에 최적화된 특성 신호 조절이 가능하다.
본 발명에 의하면, 룩업 테이블에 Clock recovery 여부, Margin 정보, Flag 정보를 업데이트함으로써 항상 업데이트된 전송 선로의 최적 통신 상태를 유지할 수 있다.
본 발명에 의하면, Clock recovery 여부, Margin 정보, Flag 정보를 기반으로 하여 최적의 특성 조건을 결정함에 따라 전송 선로의 마진을 정량적으로 확인할 수 있다.
본 발명에 의하면 복수의 특성 조건에 대하여 Clock recovery 여부, Flag 정보에 성공으로 결정된 경우 Margin 정보에 기반하여 그중에서 하나의 특성 조건을 최상의 전송 선로 특성을 가지는 특성 조건으로 결정함으로써 해당 전송 선로에 최적화된 통신이 가능하게 할 수 있다.
본 발명에 의하면, 타이밍 컨트롤러가 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행하고, 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정함에 따라 표시 장치에서 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로 상태를 간단하게 점검할 수 있는 표시 장치를 제공할 수 있다.
본 발명에 의하면, 룩업 테이블에 타이밍 컨트롤러와 소스 드라이브 IC간의 전송 선로 상태를 체크하기 위한 정보들이 포함되어 있다. 클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보도 포함되어 있다. 이에 따라 OD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건을 다양하게 변경하면서 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로에 대한 상태를 점검할 수 있는 표시 장치를 제공할 수 있다.
본 발명에 의하면, 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 특성 신호 조절을 하고, 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로 상태를 간단하게 점검할 수 있는 유기 발광 다이오드를 구비한 화소들이 배치된 표시 장치를 구현할 수 있다.
본 발명에 의하면, 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 특성 신호 조절을 하고, 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로 상태를 간단하게 점검할 수 있는 액정 패널을 구비한 표시 장치를 구현할 수 있다.
본 발명에 의하면, 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 특성 신호 조절을 하고, 컨트롤러와 소스 드라이브 IC 사이의 전송선로 상태를 간단하게 점검할 수 있는 컨트롤러를 구비한 표시 장치를 구현할 수 있다.
본 발명에 의하면, 컨트롤러를 구비한 표시 장치의 클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보도 포함되어 있다. 이에 따라 OD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건을 다양하게 변경하면서 타이밍 컨트롤러와 소스 드라이브 IC 사이의 전송선로에 대한 상태를 점검할 수 있는 컨트롤러를 구비한 표시 장치를 구현할 수 있다.
도 1은 본 발명의 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1에 도시된 타이밍 컨트롤러와 소스 드라이브 IC들 사이의 신호 전송을 위한 EPI 프로토콜을 보여 주는 파형도이다.
도 3은 본 발명의 일실시예에 따른 클럭 리커버리를 이용한 선로 점검에서 사용되는 VOD, Pre-emphasis를 설명하기 위한 도면이다.
도 4는 본 발명의 일실시예에 따른 표시 장치에서 룩업 테이블의 한 예이다.
도 5는 발명의 일실시예에 따른 표시 장치에서 클럭 리커버리를 이용한 선로 점검 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 다른 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 표시 장치(100)는 표시패널(110), 하나 이상의 소스 드라이브 IC들(SIC#1~SIC#6)(120), 게이트 드라이브 IC들(GIC)(130), 메모리(140), 및 타이밍 컨트롤러(150)를 구비한다.
표시 패널(110)은 액정표시패널로 구성되거나 유기발광소자를 포함하는 유기발광표시패널로 구성된다.
메모리(140)는 내부에 저장된 데이터를 타이밍 컨트롤러(120)에 공급한다. 메모리(140)에는 표시패널(110)의 해상도, 주파수 및 타이밍 정보 등을 포함하는 장치정보(Extended Display Identification Data; EDID)나 보상 데이터 등이 저장된다.
메모리(140)는 정상적인 클럭 리커버리를 위한 자동 제어 방법을 수행하기 위한 룩업 테이블을 저장할 수 있다. 룩업 테이블은 타이밍 컨트롤러(150)와 소스 드라이브 IC(120)간의 전송 선로 상태를 체크하기 위한 정보들을 포함할 수 있다.
예를 들어, 룩업 테이블은 클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보를 포함할 수 있다. 또한 룩업 테이블은 타이밍 컨트롤러(150)가 특정 조건들은 변경하면서 클럭 모니터링을 수행하여 얻어진 클럭 리커버리 정보, 마진(Margin) 정보, 플래그 정보를 포함할 수 있다.
타이밍 컨트롤러(TCON)(150)는 메모리(140)로부터 표시패널(110)의 해상도, 주파수 및 타이밍 정보 등을 포함하는 장치정보(Extended Display Identification Data; EDID)나 보상 데이터 등을 수집한다.
도면에서 실선은 클럭 트레이닝 패턴 신호, 컨트롤 데이터, 비디오 데이터 등의 신호가 전송되는 데이터 배선쌍이다. 한편, 점선은 소스 드라이브 IC들(SIC#1~SIC#6) 간에 연결된 락 피드백 신호 배선이다.
타이밍 컨트롤러(TCON)(150)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 도시하지 않은 외부 호스트 시스템으로부터 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 외부 타이밍 신호를 입력받는다.
타이밍 컨트롤러(TCON)(150)는 점 대 점(point to point) 인터페이스를 통해 소스 드라이브IC들(SIC#1~SIC#6)(120) 각각에 직렬로 접속된다.
타이밍 컨트롤러(TCON)(150)와 소스 드라이브 IC들(120)을 점 대 점(point to point) 방식으로 연결하여 타이밍 컨트롤러(TCON)(150)와 소스 드라이브 IC들(SIC#1~SIC#6)(120)사이의 배선 수를 최소화하고 신호전송을 안정화하기 위한 신호 전송 프로토콜(이하 "EPI 인터페이스 프로토콜"라 함)을 이용한다.
EPI 인터페이스 프로토콜은 아래의 인터페이스 규정을 만족한다.
타이밍 컨트롤러(150)의 송신단과 소스 드라이브 IC들(120)의 수신단 사이에 배선 공유없이 데이터 배선쌍을 경유하여 타이밍 컨트롤러(150)의 송신단과 소스 드라이브 IC들(120)의 수신단을 점 대 점 방식으로 연결한다.
타이밍 컨트롤러(TCON)(150)와 소스 드라이브 IC들(SIC#1~SIC#6)(120)사이에 별도의 클럭 배선쌍을 연결하지 않는다. 타이밍 컨트롤러(150)는 데이터 배선쌍을 통해 클럭신호와 함께 비디오 데이터 및 컨트롤 데이터를 소스 드라이브 IC들(120)로 전송한다.
소스 드라이브 IC들(SIC#1~SIC#6)(120)각각에 CDR(Clok and Data Recovery)을 위한 클럭 복원회로가 내장되어 있다. 타이밍 컨트롤러(150)는 클럭 복원회로의 출력 위상과 주파수가 고정(lock)될 수 있도록 클럭 트레이닝 패턴(clock training pattern 또는 preamble) 신호를 소스 드라이브 IC들(120)에 전송한다. 소스 드라이브 IC들(120)에 내장된 클럭 복원회로는 신호 배선쌍을 통해 입력되는 클럭 트레이닝 패턴 신호와 클럭신호가 입력되면 내부 클럭을 발생한다.
소스 드라이브 IC들(120)은 내부 클럭의 위상과 주파수가 고정되면 출력 안정 상태를 지시하는 하이 레벨(High logic level)의 락 신호(Lock signal, LOCK)를 타이밍 컨트롤러(150)에 피드백(Feedback) 입력한다.
락 신호(LOCK)는 타이밍 컨트롤러(TCON)(150)와 마지막 소스 드라이브 IC(120)에 연결된 락 피드백 신호 배선을 통해 타이밍 컨트롤러(150)에 피드백 입력된다.
EPI 인터페이스 프로토콜에서, 전술한 바와 같이 타이밍 컨트롤러(150)는 컨트롤 데이터와 입력 영상의 비디오 데이터를 전송하기 전에 클럭 트레이닝 패턴 신호를 소스 드라이브 IC들(120)로 전송한다.
소스 드라이브 IC(120)의 내부 클럭 발생회로는 클럭 트레이닝 패턴 신호를 기준으로 내부 클럭을 출력하면서 클럭 트레이닝(Clock training) 동작을 수행한다. 소스 드라이브 IC(120)는 내부 클럭의 위상과 주파수가 안정되게 고정되면, 타이밍 컨트롤러(TCON)(150)와의 데이터 링크를 확립한다.
타이밍 컨트롤러(150)는 마지막 소스 드라이브 IC(120)로부터 수신된 락 신호에 응답하여 컨트롤 데이터와 비디오 데이터를 소스 드라이브 IC들(120)로 전송하기 시작한다.
소스 드라이브 IC들(SIC#1~SIC#6)(120)중 어느 하나라도 내장된 내부 클럭 발생회로의 출력 위상과 주파수가 언락(Unlock)되면, 락 신호를 로우 로직 레벨(Low logic level)로 반전시키고 마지막 소스 드라이브 IC(120)는 반전된 락 신호를 타이밍 컨트롤러(150)에 전송한다.
이 경우에, 타이밍 컨트롤러(150)는 어느 소스 드라이브 IC(120)의 내부 클럭 발생회로가 언락되었는지 알 수 없으므로 모든 소스 드라이브 IC(120)들에 클럭 트레이닝 패턴 신호를 전송하여 소스 드라이브 IC들(120)의 클럭 트레이닝을 재개한다.
소스 드라이브 IC들(SIC#1~SIC#6)(120)중 어느 하나라도 내부 클럭에서 위상이 언락(Unlock)되어 락 신호의 논리가 반전되면 타이밍 컨트롤러(150)는 프리엠블 신호를 소스 드라이브 IC들(120)에 재전송한다.
따라서, 소스 드라이브 IC들(SIC#1~SIC#6)(120)중 어느 하나라도 위상과 주파수가 언락되면, 타이밍 컨트롤러(150)는 소스 드라이브 IC들(120)의 클럭 트레이닝 동작을 재개한다.
그리고, 하이 로직 레벨의 락 신호(LOCK)가 피드백 입력되면 타이밍 큰트롤러(150)는 다시 컨트롤 데이터와 비디오 데이터를 소스 드라이브 IC들(120)로 전송하기 시작한다.
EPI 인터페이스 프로토콜에서, 소스 드라이브 IC들(120)로 컨트롤 데이터와 비디오 데이터가 정상적으로 전송되는 중 어느 시점에서 소스 드라이브 IC들(SIC#1~SIC#6)(120)중 어느 하나라도 내부 클럭 발생회로의 출력 위상과 주파수가 불안정한 언락 상태로 전환되면, 타이밍 컨트롤러(150)에 입력되는 락 신호는 로우 로직 레벨로 반전된다.
한편, 타이밍 컨트롤러(150)에 락 신호를 피드백 입력하기 위한 락 피드백 신호 배선에는 외부 원인에 의해 글리치(glitch) 파형이 혼입될 수 있다.
락 피드백 신호 배선과 다른 외부 신호 배선과의 커플링(Coupling)이나 정전기 등에 의해 순간적으로 로우 로직 레벨로 떨어지는 글리치 파형이 락 피드백 신호 배선을 통해 타이밍 컨트롤러(150)에 입력될 수 있다.
이러한 글리치 파형은 모든 소스 드라이브 IC들(120)의 내부 클럭 발생회로의 출력 위상과 주파수가 안정되게 고정되어 모든 소스 드라이브 IC들(120)이 정상적으로 CDR 동작을 하더라도 락 피드백 배선을 통해 타이밍 컨트롤러에 입력될 수 있다.
이와 같이 락 피드백 신호를 통해 타이밍 컨트롤러(150)에 글리치 신호가 입력되면, 타이밍 컨트롤러(150)는 클럭 트레이닝을 위한 클럭 트레이닝 패턴 신호를 소스 드라이브 IC들에 전송한다.
소스 드라이브 IC들(120)은 클럭 트레이닝 패턴 신호가 입력되면 입력 영상의 비디오 데이터 전압을 출력하지 않고 클럭 트레이닝 과정을 재개한다.
타이밍 컨트롤러(TCON)(150)는 전술한 EPI 인터페이스 프로토콜을 만족하도록 동작하여 소스 드라이브 IC들(SIC#1~SIC#6)(120)에 입력 영상의 디지털 비디오 데이터를 전송하고, 소스 드라이브 IC들(SIC#1~SIC#6)(120)과 게이트 드라이브 IC(GIC)의 동작 타이밍을 제어한다.
타이밍 컨트롤러(TCON)(150)는 EPI 인터페이스 프로토콜에서 정해진 신호 전송 규격에 따라 소스 드라이브 IC들(SIC#1~SIC#6)(120)에 클럭 트레이닝 패턴 신호(EPI 클럭), 컨트롤 데이터, 입력 영상의 디지털 비디오 데이터 등을 차신호쌍으로 변환하여 데이터 배선쌍을 통해 소스 드라이브 IC들(SIC#1~SIC#6)(120)로 직렬 전송한다.
타이밍 컨트롤러(TCON)(150)로부터 소스 드라이브IC들(SIC#1~SIC#6)(120)로 전송되는 신호들에는 외부 클럭신호가 포함된다.
타이밍 컨트롤러(TCON)(150)는 락 피드백 신호 배선을 통해 입력되는 신호에서 로우 로직 레벨 신호를 카운트하여 그 카운트 결과에 따라 글리치 파형 여부를 판단한다.
타이밍 컨트롤러(TCON)(150)는 락 피드백 신호 배선을 통해 입력되는 로우 로직 레벨 신호가 글리치 파형으로 판단되면, 그 글리치 파형을 무시하여 클럭 트레이닝 패턴 신호를 전송하지 않는다.
정상 동작 상태에서, 로우 로직 레벨의 락 신호(LOCK)는 소스 드라이브 IC들(SIC#1~SIC#6)(120)의 CDR(Clok and Data Recovery) 동작이 불안정할 때부터 클럭 트레이닝 동작이 완료되어 CDR 동작이 안정화될 때 까지 로우 로직 레벨을 유지하므로 수십 μsec 이상이다.
이에 비하여, 외부 원인에 의해 발생되는 로우 로직 레벨의 글리치 신호는 정상 동작 상태에서 발생되는 로우 로직 레벨의 락 신호(LOCK)에 비하여 매우 짧다.
타이밍 컨트롤러(TCON)(150)는 락 피드백 신호 배선을 통해 입력되는 로우 로직 레벨 신호를 카운트하여 그 시간이 정상 동작 상태에서 발생되는 로우 로직 레벨의 락 신호(LOCK)에 비하여 짧으면 그 때의 로우 로직 레벨 신호를 글리치 파형으로 판단하여 무시할 수 있다.
따라서, 락 피드백 배선을 통해 타이밍 컨트롤러(150)에 로우 로직 레벨의 글리치 파형이 입력되더라도 그 글리치 파형으로 인하여 타이밍 컨트롤러(TCON)(150)로부터 클럭 트레이닝 패턴 신호가 전송되어 소스 드라이브 IC들(SIC#1~SIC#6)이 클럭 트레이닝 동작을 재개하는 오동작을 방지할 수 있다.
소스 드라이브 IC들(SIC#1~SIC#6)은 이전 단 소스 드라이브 IC로부터 하이 로직 레벨의 락 신호(LOCK)와 클럭 트레이닝 패턴 신호가 입력되면 클럭 트레이닝을 통해 내부 클럭 발생회로의 출력을 발생하고 그 출력의 위상과 주파수가 고정(Lock)되어 CDR(Clok and Data Recovery) 기능이 안정화되면, 다음 단 소스 드라이브 IC로 하이 로직 레벨의 락 신호를 전송한다.
모든 소스 드라이브 IC들의 CDR 기능이 안정되면 마지막 소스 드라이브 IC(SIC#6)는 하이 로직 레벨의 락 신호(LOCK)를 락 피드백 신호 배선을 통해 타이밍 컨트롤러(TCON)(150)로 전송한다.
제1 소스 드라이브 IC(SIC#1)에는 락 신호 입력단자에 이전 단 소스 드라이브 IC의 락 신호 출력 단자가 연결되어 있지 않다. 이 때문에, 제1 소스 드라이브 IC들(SIC#1)의 락 신호 입력 단자에는 하이 로직 레벨의 직류 전원 전압(VCC)이 입력된다.
타이밍 컨트롤러(TCON)(150)는 마지막 소스 드라이브 IC들(SIC#6)로부터 하이 로직 레벨의 락 신호(LOCK)를 수신한 후에, 데이터 클럭신호가 내장된 컨트롤 데이터와 비디오 데이터를 소스 드라이브 IC들(SIC#1~SIC#6) 각각에 직렬로 전송한다.
컨트롤 데이터는 소스 드라이브 IC들(SIC#1~SIC#6)로 부터 출력되는 데이터전압의 출력 타이밍, 데이터전압의 극성 등을 제어하기 위한 소스 컨트롤 데이터를 포함한다. 컨트롤 데이터는 게이트 드라이브 IC(GIC)의 동작 타이밍을 제어기 위한 게이트 컨트롤 데이터를 포함할 수 있다.
소스 드라이브 IC들(SIC#1~SIC#6) 각각은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(LCP)의 데이터라인들에 접속될 수 있다. 소스 드라이브 IC들(SIC#1~SIC#6)은 데이터 배선쌍을 통해 외부 클럭신호가 각각 내장된 클럭 트레이닝 패턴 신호, 컨트롤 데이터, 비디오 데이터 등을 입력 받는다.
소스 드라이브 IC들(SIC#1~SIC#6)은 데이터 클럭신호를 기반으로 비디오 데이터의 RGB 비트수×2 개의 내부 클럭신호들을 발생한다. 소스 드라이브 IC들(SIC#1~SIC#6)은 내부 클럭신호 타이이밍에 맞추어 입력 영상의 비디오 데이터 비트들을 샘플링한 후에 샘플링된 RGB 비트들을 병렬 데이터로 변환한다.
소스 드라이브 IC들(SIC#1~SIC#6)은 데이터 배선쌍을 통해 입력되는 컨트롤 데이터를 코드 맵핑 방식으로 디코딩하여 소스 컨트롤 데이터와 게이트 컨트롤 데이터를 복원한다.
소스 드라이브 IC들(SIC#1~SIC#6)은 복원된 소스 컨트롤 데이터에 응답하여 입력 영상의 비디오 데이터를 정극성/부극성 아날로그 비디오 데이터전압으로 변환하여 액정표시패널(LCP)의 데이터라인들(DL)에 공급한다. 소스 드라이브 IC들(SIC#1~SIC#6)은 게이트 컨트롤 데이터를 게이트 드라이브 IC(GIC) 중 하나 이상에 전송할 수 있다.
게이트 드라이브 IC(GIC)는 TAP 공정을 통해 표시패널의 TFT 어레이 기판의 게이트라인들에 연결되거나 GIP(Gate In Panel) 공정으로 표시패널의 TFT 어레이 기판 상에 직접 형성될 수 있다.
게이트 드라이브 IC(GIC)는 타이밍 컨트롤러(TCON)(150)로부터 직접 수신되거나, 소스 드라이브 IC들(SIC#1~SIC#6)을 통해 수신되는 게이트 컨트롤 데이터에 응답하여 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트펄스를 게이트라인들(GL)에 순차적으로 공급한다.
타이밍 컨트롤러(TCON)(150)는 LVDS 인터페이스 또는 TMDS 인터페이스를 통해 호스트 시스템으로부터 입력 영상의 디지털 비디오 데이터(RGB)를 수신한다.
타이밍 컨트롤러(TCON)(150)는 호스트 시스템으로부터 입력되는 외부 타이밍 신호에 기초하여 소스 컨트롤 데이터와 게이트 컨트롤 데이터를 포함한 컨트롤 데이터를 생성한다.
타이밍 컨트롤러(TCON)(150)는 EPI 인터페이스 프로토콜을 만족시키기 위하여 디지털 비디오 데이터(RGB)를 병렬 방식에서 직렬 방식으로 재정렬한 후 소스 드라이브 IC들(SIC#1~SIC#6)로 전송한다.
소스 드라이브 IC(120)는 수신 버퍼, 클럭 복원회로, 샘플링 회로를 포함할 수 있다. 소스 드라이브 IC(SIC)의 수신 버퍼는 데이터 배선쌍을 통해 타이밍 컨트롤러(TCON)(150)로부터 전송된 차 신호쌍을 수신한다. 소스 드라이브 IC(SIC)의 클럭 복원회로는 타이밍 컨트롤러(TCON)(150)로부터 수신되는 EPI 클럭으로부터 내부 클럭을 복원하고, 샘플링 회로는 내부 클럭에 따라 컨트롤 데이터와 디지털 비디오 데이터 비트 각각을 샘플링한다.
도 2는 도 1에 도시된 타이밍 컨트롤러(TCON)(150)와 소스 드라이브 IC들(SIC#1~SIC#6)(120)사이의 신호 전송을 위한 EPI 프로토콜을 보여 주는 파형도이다.
도 2를 참조하면, 타이밍 컨트롤러(TCON)(150)는 제1 단계(Phase-Ⅰ) 기간 동안 일정한 주파수의 클럭 트레이닝 패턴 신호 신호(또는 Preamble signal)를 소스 드라이브 IC들(SIC#1~SIC#6)로 전송하고 락 피드백 신호 배선을 통해 하이 로직 레벨의 락 신호(LOCK)가 입력되면 제2 단계(Phase-Ⅱ) 신호 전송으로 이행한다.
타이밍 컨트롤러(TCON)(150)는 제2 단계(Phase-Ⅱ) 기간 동안 컨트롤 데이터를 소스 드라이브 IC들(SIC#1~SIC#6)에 전송하고, 락 신호(LOCK)가 하이 로직 레벨을 유지하면, 제3 단계(Phase-Ⅲ) 신호 전송으로 이행하여 직렬화된 입력 영상의 비디오 데이터(RGB)를 소스 드라이브 IC들(SIC#1~SIC#6)로 전송한다.
타이밍 컨트롤러(TCON)(150)는 제2 단계(Phase-Ⅱ) 또는 제3 단계(Phase-Ⅲ)의 신호 전송 중에 락 피드백 신호 배선을 통해 로우 로직 레벨 신호가 미리 정해진 소정 시간보다 긴 시간으로 입력되면 그 신호를 로우 로직 레벨의 락 신호(LOCK)로 판단한다.
타이밍 컨트롤러(TCON)(150)는 락 피드백 신호 배선을 통해 입력되는 로우 로직 레벨 신호가 정상 동작 상태의 로우 로직 레벨의 락 신호(LOCK)로 판단되면 소스 드라이브 IC들(SIC#1~SIC#6)의 클럭 트레이닝을 재개하기 위하여 제1 단계(Phase-Ⅰ)로 이행하여 클럭 트레이닝 패턴 신호를 소스 드라이브 IC들(SIC#1~SIC#6)에 전송한다.
반면에, 타이밍 컨트롤러(TCON)(150)는 제2 단계(Phase-Ⅱ) 또는 제3 단계(Phase-Ⅲ)의 신호 전송 중에 락 피드백 신호 배선을 통해 로우 로직 레벨 파형 신호가 소정 시간 이하로 짧게 입력되면, 그 신호를 글리치 파형 신호로 판단하여 그 글리치 파형을 무시하여 제1 단계(Phase-Ⅰ)로 이행하지 않고 현재의 신호 전송 동작 상태를 유지한다.
도 2에서 "Tlock"은 클럭 트레이닝 패턴 신호가 소스 드라이브 IC들(SIC#1~SIC#6)에 입력되기 시작한 후부터 소스 드라이브 IC들(SIC#1~SIC#6)의 클럭 복원회로의 출력이 락킹되어 락 신호가 하이 로직 레벨(H)로 반전될 때까지의 시간이다. 이 시간(Tlock)은 최소 1 수평기간 이상의 시간이다. 1 수평기간은 표시패널(110)의 1 수평라인에 배열된 셀들에 데이터가 기입되는데 필요한 시간이다.
도 3은 본 발명의 일실시예에 따른 클럭 리커버리를 이용한 선로 점검에서 사용되는 VOD, Pre-emphasis를 설명하기 위한 도면이다.
도 3을 참조하면, VOD(Out swing level)는 피크 투 피크(Peak to Peak) 전압을 의미한다. 타이밍 컨트롤러(TCON)(150)는 VOD 조건을 조절하면서 클럭 트레이닝 과정을 수행할 수 있다.
프리엠퍼시스(Pre-emphasis)는 주파수 변조 방식의 통신에서는 변조 신호의 주파수가 높은 곳에서 SN 비가 나빠지므로 이것을 개선하기 위하여 송신측에서 미리 높은 주파수에 대하여 변조가 강하게 걸리도록 하는 것이다.
도 4는 본 발명의 일실시예에 따른 표시 장치에서 룩업 테이블의 한 예이다.
도 4를 참조하면, 각 전송 특성 조건별로 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Clock recovery 여부, Margin 정보, Flag 정보를 포함할 수 있다.
타이밍 컨트롤러(TCON)(150)는 클럭 트레이닝 구간(Phase-Ⅰ)에서 각 전송 특성 조건들을 변경하면서 Lock 신호 모니터링을 수행하고, 룩업 테이블에 Clock recovery 여부, Margin 정보, Flag 정보를 업데이트한다.
도 5는 발명의 일실시예에 따른 표시 장치에서 클럭 리커버리를 이용한 선로 점검 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 타이밍 컨트롤러(TCON)(150)는 클럭 트레이닝이 필요하다고 판단되면 클럭 트레이닝 모드(Phase-Ⅰ)를 개시한다(S1).
여기에서 클럭 트레이닝이 필요한지 여부는 소스 드라이브 IC들(SIC#1~SIC#6)(120)중 어느 하나라도 내장된 내부 클럭 발생회로의 출력 위상과 주파수가 언락(Unlock)되는 경우이다.
즉, 소스 드라이브 IC(120)가 락 신호를 로우 로직 레벨(Low logic level)로 반전시키고 마지막 소스 드라이브 IC(120)는 반전된 락 신호를 타이밍 컨트롤러(150)에 전송해오는 경우이다.
이 경우에, 타이밍 컨트롤러(150)는 어느 소스 드라이브 IC(120)의 내부 클럭 발생회로가 언락되었는지 알 수 없으므로 모든 소스 드라이브 IC(120)들에 클럭 트레이닝 패턴 신호를 전송하여 소스 드라이브 IC들(120)의 클럭 트레이닝 모드(Phase-Ⅰ)을 개시한다.
클럭 트레이닝 모드(Phase-Ⅰ)가 개시되면 타이밍 컨트롤러(TCON)(150)는 메모리(140)에 저장되어 있는 룩업 테이블을 읽어들인다(S2).
타이밍 컨트롤러(TCON)(150)는 제1 단계(Phase-Ⅰ) 기간 동안 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택한다(S3)
타이밍 컨트롤러(TCON)(150)는 선택된 특성 조건에 설정된 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건에 상응하여 특성 신호 조절을 수행한다(S4).
타이밍 컨트롤러(TCON)(150)는 특성 신호 조절이 수행된 상태에서 일정한 주파수의 클럭 트레이닝 패턴 신호(또는 Preamble signal)를 소스 드라이브 IC들(SIC#1~SIC#6)(120)로 전송한다(S5).
타이밍 컨트롤러(TCON)(150)는 락 피드백 신호 배선을 통해 하이 로직 레벨의 락 신호(LOCK)가 입력되는지 여부를 판단하고 그 결과를 룩업 테이블에 기록한다(S6).
즉, Clock recovery 여부, Margin 정보, Flag 정보를 업데이트한다. 임의의 특성 조건에서 락 신호(LOCK) 신호가 입력되었으면 Clock recovery는 성공이다. 그러나, 락 신호(LOCK) 신호가 입력되었으면 Clock recovery는 실패이다. Clock recovery가 성공인 경우에는 Flag는 성공이 설정된다. Clock recovery가 실패인 경우에는 Flag는 에러가 설정된다. lock recovery와 Flag가 성공으로 설정된 경우에도 전송 선로의 상태에 따라 마진을 설정할 수 있다. 예를 들어 전송 선로의 상태는 락 신호(LOCK)의 특성을 감안하여 결정될 수 있다. Flag는 기본적으로 성공과 실패로 구분할 수 있지만, 본 발명은 이제 제한되지 않으며 성공, 경고, 실패의 단계로 구분할 수도 있다. 경고는 전송 선로의 상태에 있어서는 미리 설정된 기준치를 만족함에 따라 성공이지만 미리 설정된 기준을 만족하는 정도가 다소 약함에 따라 지속적인 모니터링이 필요한 상태임을 의미할 수 있다.
타이밍 컨트롤러(TCON)(150)는 룩업 테이블에 미리 설정된 특성 조건에 대하여 테스트를 완료하면 그 중에서 최적의 특성 조건을 결정한다(S7). 이때 최적의 특성 조건은 Clock recovery 여부, Margin 정보, Flag 정보를 기반으로하여 결정된다. 따라서, 복수의 특성 조건에 대하여 Clock recovery 여부, Flag 정보에 성공으로 결정된 경우 Margin 정보에 기반하여 그중에서 하나의 특성 조건을 최상의 전송 선로 특성을 가지는 특성 조건으로 결정할 수 있다.
타이밍 컨트롤러(TCON)(150)는 결정된 최적의 특성 조건에 상응하는 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건에 상응하여 특성 신호 조절을 수행하고 제2 단계(Phase-Ⅱ) 또는 제3 단계(Phase-Ⅲ)의 신호 전송을 수행한다(S8).
도 6은 본 발명의 다른 일실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 6을 참조하면, 표시 장치(200)는 예를 들어, 둘 다 로컬 인터페이스(216)에 결합되는 프로세서(214)와 메모리(215)를 갖는 적어도 하나의 컨트롤러(210)를 포함한다. 로컬 인터페이스(216)는, 예를 들어, 알 수 있는 바와 같이, 수반된 어드레스/제어 버스 또는 다른 버스 구조를 갖는 데이터 버스를 포함할 수 있다.
메모리(215)에는, 프로세서(214)에 의해 실행될 수 있는 데이터 및 여러 구성 요소가 둘 다 저장되어 있다. 특히, 메모리(215)에 저장되고 프로세서(214)에 의해 실행 가능한 것은 선로 점검 애플리케이션(215a), 및 다른 잠재적 애플리케이션일 수 있다. 본원에 논의된 임의의 구성 요소가 소프트웨어의 형태로 구현되는 경우, 예를 들어, C, C++, C#, 오브젝트 C, 자바, 자바스크립트, 펄, PHP, 비주얼 베이직, 파이썬, 루비, 델파이, 플래시, 또는 다른 프로그래밍 언어 등, 다수의 프로그래밍 언어 중 임의의 하나가 이용될 수 있다.
메모리(215)에는 정상적인 클럭 리커버리를 위한 자동 제어 방법을 수행하기 위한 룩업 테이블이 저장될 수 있다. 룩업 테이블은 컨트롤러(210)와 소스 드라이브 IC간의 전송 선로 상태를 체크하기 위한 정보들을 포함할 수 있다.
예를 들어, 룩업 테이블은 클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보를 포함할 수 있다. 또한 룩업 테이블은 컨트롤러(210)가 특정 조건들은 변경하면서 클럭 모니터링을 수행하여 얻어진 클럭 리커버리 정보, 마진(Margin) 정보, 플래그 정보를 포함할 수 있다.
다수의 소프트웨어 구성 요소는 메모리(215)에 저장될 수 있고 프로세서(214)에 의해 실행가능하다. 이러한 측면에서, 용어 "실행가능"은 궁극적으로 프로세서(214)에 의해 실행될 수 있는 형태로 되어 있는 프로그램 파일을 의미한다. 실행 가능 프로그램의 예들은, 예를 들어, 메모리(215)의 랜덤 액세스 부분에 로딩되고 프로세서(214)에 의해 실행될 수 있는 포맷의 머신 코드로 번역될 수 있는 컴파일된 프로그램, 메모리(215)의 랜덤 액세스 부분에 로딩되고 프로세서(214)에 의해 실행될 수 있는 오브젝트 코드와 같은 적절한 형식으로 표현될 수 있는 소스 코드, 또는 프로세서(214) 등에 의해 실행되도록 메모리(215)의 랜덤 액세스 부분에 명령어를 생성하기 위해 다른 실행 가능한 프로그램에 의해 해석될 수 있는 소스 코드일 수 있다. 실행 가능한 프로그램은, 예를 들어 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 하드 드라이브, 솔리드 스테이트 드라이브, USB 플래시 드라이브, 메모리 카드, 컴팩트 디스크(CD) 또는 디지털 다용도 디스크(DVD) 등의 광 디스크, 플로피 디스크, 자기 테이프, 또는 다른 메모리 구성 요소를 포함하는 메모리(215)의 임의의 부분 또는 구성 요소에 저장될 수 있다.
메모리(215)는 휘발성 및 비 휘발성 메모리 둘 다와 데이터 스토리지 구성 요소를 포함하는 것으로 정의된다.
휘발성 구성 요소는 전력 손실시에 데이터 값을 유지하지 않는 것이다. 비 휘발성 구성 요소는 전력 손실시에 데이터를 유지하는 것이다. 따라서, 메모리(215)는 예를 들어, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 하드 디스크 드라이브, 솔리드 스테이트 드라이브, USB 플래시 드라이브, 메모리 카드 리더를 통해 액세스되는 메모리 카드, 관련된 플로피 디스크 드라이브를 통해 액세스되는 플로피 디스크, 광 디스크 드라이브를 통해 액세스되는 광 디스크, 적절한 테이프 드라이브를 통해 액세스되는 자기 테이프, 및/또는 다른 메모리 구성 요소, 또는 이들 메모리 구성 요소 중 임의의 2개 이상의 조합을 포함할 수 있다. 또한, RAM은 예를 들어, 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM), 또는 자기 랜덤 액세스 메모리(MRAM) 및 그러한 다른 장치를 포함할 수 있다. ROM은, 예를 들어 프로그램 가능 판독 전용 메모리(PROM), 소거 가능한 프로그램 가능 판독 전용 메모리(EPROM), 전기적으로 소거 가능한 프로그램 가능 판독 전용 메모리(EEPROM), 또는 다른 유사한 메모리 장치를 포함할 수 있다.
또한, 프로세서(214)는 다수의 프로세서(214)를 나타낼 수 있고, 메모리(215)는 각각 병렬 처리 회로에서 동작하는 다수의 메모리(215)를 나타낼 수 있다. 이러한 경우, 로컬 인터페이스(216)는, 다수의 프로세서(214) 중 임의의 2개 사이의 통신, 임의의 프로세서(214)와 임의의 메모리(215) 사이의 통신, 또는 메모리(215)들 중 임의의 2개 사이의 통신 등을 용이하게 하는 적절한 네트워크일 수 있다. 로컬 인터페이스(216)는 예를 들면, 부하 분산(load balancing)을 수행하는 것을 포함하는, 이러한 통신을 조정하도록 설계된 추가의 시스템을 포함할 수 있다. 프로세서(214)는 전기적 또는 일부 다른 가능한 구성일 수 있다.
상술한 바와 같이, 본원에 기재된 컨트롤러(210), 및 다른 다양한 시스템이, 소프트웨어 또는 범용 하드웨어에 의해 실행되는 코드로 구현될 수 있지만, 대안으로서 동일한 것이 전용의 하드웨어 또는 소프트웨어/범용하드웨어와 전용 하드웨어의 조합으로 구현될 수도 있다. 전용 하드웨어로 구현되는 경우, 각각은 여러 기술들중 임의의 하나 또는 이들의 조합을 이용하는 회로 또는 상태 머신으로서 구현될 수 있다. 이러한 기술들은 이에 제한되는 것은 아니나, 하나 이상의 데이터 신호들의 인가시에 여러 로직 기능을 구현하기 위한 로직 게이트를 갖는 이산 로직 회로, 적절한 로직 게이트를 갖는 주문형 집적 회로, 또는 다른 구성 요소 등을 포함할 수 있다. 이러한 기술들은, 일반적으로 본 분야의 숙련자들에게 잘 알려져 있고, 결과적으로 본원에서는 상세히 설명되지 않는다.
프로세서(214)는 도 6에 도시된 바와 같이 클럭 트레이닝이 필요하다고 판단되면 클럭 트레이닝 모드(Phase-Ⅰ)를 개시할 수 있다.
클럭 트레이닝 모드(Phase-Ⅰ)가 개시되면 프로세서(214)는 메모리(215)에 저장되어 있는 룩업 테이블을 읽어들인다.
프로세서(214)는 제1 단계(Phase-Ⅰ) 기간 동안 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택할 수 있다.
프로세서(214)는 선택된 특성 조건에 설정된 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건에 상응하여 특성 신호 조절을 수행할 수 있다.
프로세서(214)는 특성 신호 조절이 수행된 상태에서 일정한 주파수의 클럭 트레이닝 패턴 신호(또는 Preamble signal)를 소스 드라이브 IC들로 전송한다.
프로세서(214)는 락 피드백 신호 배선을 통해 하이 로직 레벨의 락 신호(LOCK)가 입력되는지 여부를 판단하고 그 결과를 룩업 테이블에 기록한다.
즉, Clock recovery 여부, Margin 정보, Flag 정보를 업데이트한다. 임의의 특성 조건에서 락 신호(LOCK) 신호가 입력되었으면 Clock recovery는 성공이다. 그러나, 락 신호(LOCK) 신호가 입력되었으면 Clock recovery는 실패이다. Clock recovery가 성공인 경우에는 Flag는 성공이 설정된다. Clock recovery가 실패인 경우에는 Flag는 에러가 설정된다. lock recovery와 Flag가 성공으로 설정된 경우에도 전송 선로의 상태에 따라 마진을 설정할 수 있다. 예를 들어 전송 선로의 상태는 락 신호(LOCK)의 특성을 감안하여 결정될 수 있다. Flag는 기본적으로 성공과 실패로 구분할 수 있지만, 본 발명은 이제 제한되지 않으며 성공, 경고, 실패의 단계로 구분할 수도 있다. 경고는 전송 선로의 상태에 있어서는 미리 설정된 기준치를 만족함에 따라 성공이지만 미리 설정된 기준을 만족하는 정도가 다소 약함에 따라 지속적인 모니터링이 필요한 상태임을 의미할 수 있다.
프로세서(214)는 룩업 테이블에 미리 설정된 특성 조건에 대하여 테스트를 완료하면 그 중에서 최적의 특성 조건을 결정할 수 있다. 이때 최적의 특성 조건은 Clock recovery 여부, Margin 정보, Flag 정보를 기반으로 하여 결정된다. 따라서, 복수의 특성 조건에 대하여 Clock recovery 여부, Flag 정보에 성공으로 결정된 경우 Margin 정보에 기반하여 그중에서 하나의 특성 조건을 최상의 전송 선로 특성을 가지는 특성 조건으로 결정할 수 있다.
프로세서(214)는 결정된 최적의 특성 조건에 상응하는 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건에 상응하여 특성 신호 조절을 수행하고 제2 단계(Phase-Ⅱ) 또는 제3 단계(Phase-Ⅲ)의 신호 전송을 수행할 수 있다.
전술한 프로세서(214)의 일부의 기능 및 구현의 동작이 소프트웨어로 구현되는 경우, 각 기능 및 구현 동작은 특정된 로직적 기능(들)을 구현하는 프로그램 명령들을 포함하는 모듈, 세그먼트 또는 코드의 일부를 나타낼 수 있다. 프로그램 명령은, 프로그래밍 언어로 기입된 인간 판독 가능 명령문을 포함하는 소스 코드, 또는 컴퓨터 시스템 또는 다른 시스템에서의 프로세서(214)와 같은 적절한 실행 시스템에 의해 인식 가능한 수치 명령들을 포함하는 머신 코드의 형태로 구현될 수 있다. 머신 코드는 소스 코드 등으로부터 변환될 수 있다. 하드웨어로 구현되는 경우, 각 블록은 회로 또는 특정된 로직적 기능(들)을 구현하기 위해 다수의 상호 접속된 회로를 나타낼 수 있다.
또한, 소프트웨어 또는 코드를 포함하는 구간별 선로 점검 애플리케이션(215a)을 포함하는, 본원에 기술된 임의의 로직 또는 애플리케이션은, 예를 들면, 컴퓨터 시스템 또는 다른 시스템의 프로세서(214)와 같은 명령 실행 시스템에 사용하기 위한 또는 이와 관련되어 있는 임의의 비-일시적인 컴퓨터 판독 가능 매체에서 구현될 수 있다. 이러한 의미에서, 로직은 예를 들어, 컴퓨터 판독 가능 매체로부터 페치되고 명령 실행 시스템에 의해 실행될 수 있는 명령 및 선언을 포함하는 스테이트먼트를 포함할 수 있다. 본 개시의 맥락에서, "컴퓨터 판독가능 매체"는 명령어 실행 시스템에 사용하기 위한 또는 이와 관련되어 있는 본 명세서에 기재된 로직 또는 프로그램을 포함, 저장 또는 유지할 수 있는 임의의 매체일 수 있다. 컴퓨터 판독 가능 매체는, 예를 들어, 자기, 광학, 또는 반도체 매체 등의, 많은 물리적 매체 중 어느 하나를 포함할 수 있다.
적합한 컴퓨터 판독가능 매체의 보다 구체적인 예는, 이에 한정되지는 않지만, 자기 테이프, 자기 플로피 디스켓, 자기 하드 드라이브, 메모리 카드, 솔리드 스테이트 드라이브, USB 플래시 드라이브, 또는 광학 디스크를 포함한다. 또한, 컴퓨터 판독 가능 매체는 예를 들어, 정적 랜덤 액세스 메모리(SRAM)와 동적 랜덤 액세스 메모리(DRAM), 또는 자기 랜덤 액세스 메모리(MRAM)를 포함하는 랜덤 액세스 메모리(RAM)일 수 있다. 또한, 컴퓨터 판독 가능 매체는, 판독 전용 메모리(ROM), 프로그램 가능 판독 전용 메모리(PROM), 소거 가능한 프로그램 가능 판독 전용 메모리(EPROM), 전기적 소거 가능한 프로그램 가능 판독 전용 메모리(EEPROM), 또는 다른 유형의 메모리 장치일 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.

Claims (13)

  1. 클럭 트레이닝 모드가 개시되면 타이밍 컨트롤러가 메모리에 저장되어 있는 룩업 테이블을 읽어들이는 단계;
    상기 타이밍 컨트롤러가 상기 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행하고, 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정하는 단계; 및
    타이밍 컨트롤러가 결정된 최적의 특성 조건에 상응하여 특성 신호 조절을 수행하고 소스 드라이브 IC 와 데이터 전송을 위한 신호 전송을 수행하는 단계를 포함하는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법.
  2. 제1 항에 있어서,
    상기 룩업 테이블은 상기 타이밍 컨트롤러와 상기 소스 드라이브 IC간의 전송 선로 상태를 체크하기 위한 정보들을 포함하며,
    클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보를 포함하고
    상기 타이밍 컨트롤러가 특정 조건들은 변경하면서 클럭 모니터링을 수행하여 얻어진 클럭 리커버리 정보, 마진(Margin) 정보, 플래그 정보를 포함하는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법.
  3. 제1 항에 있어서, 상기 최적의 특성 조건을 결정하는 단계는,
    상기 타이밍 컨트롤러가 클럭 트레이닝 모드 기간동안에 상기 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하는 단계;
    상기 타이밍 컨트롤러가 선택된 특성 조건에 상응하여 특성 신호 조절을 수행하는 단계;
    상기 타이밍 컨트롤러에 의해 특성 신호 조절이 수행된 상태에서 클럭 트레이닝 패턴 신호를 소스 드라이브 IC들로 전송하는 단계;
    상기 타이밍 컨트롤러가 락 피드백 신호 배선을 통해 락 신호가 입력되는지 여부를 판단하고 그 결과를 상기 룩업 테이블에 기록하는 단계; 및
    타이밍 컨트롤러가 상기 룩업 테이블에 미리 설정된 특성 조건의 테스트 결과중에서 최적의 특성 조건을 결정하는 단계를 포함하는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법.
  4. 제3 항에 있어서, 상기 특성 신호 조절을 수행하는 단계는,
    상기 타이밍 컨트롤러가 선택된 특성 조건에 설정된 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건에 상응하여 특성 신호 조절을 수행하는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법.
  5. 제3 항에 있어서, 상기 룩업 테이블에 기록하는 단계는
    Clock recovery 여부, Margin 정보, Flag 정보를 업데이트하는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법.
  6. 제 3항에 있어서, 상기 최적의 특성 조건을 결정하는 단계는,
    Clock recovery 여부, Margin 정보, Flag 정보를 기반으로 하여 결정하는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법.
  7. 제6 항에 있어서, 상기 최적의 특성 조건을 결정하는 단계는
    복수의 특성 조건에 대하여 Clock recovery 여부, Flag 정보에 성공으로 결정된 경우 Margin 정보에 기반하여 그중에서 하나의 특성 조건을 최상의 전송 선로 특성을 가지는 특성 조건으로 결정하는 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법.
  8. 다수의 데이터 라인과 다수의 게이트 라인이 교차되고 그 교차영역 마다 구동 트랜지스터와 화소들이 배치된 표시패널;
    상기 다수의 데이터 라인으로 데이터 신호를 제공하는 소스 드라이브 IC;
    상기 다수의 게이트 라인으로 스캔신호를 제공하는 게이트 드라이브 IC; 및
    룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행하고, 클럭 트레이닝 패턴 신호를 상기 소스 드라이브 IC로 전송하여 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정하고, 결정된 최적의 특성 조건에 상응하여 특성 신호 조절을 수행하고 소스 드라이브 IC 와 데이터 전송을 위한 신호 전송을 수행하는 타이밍 컨트롤러를 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 룩업 테이블은 상기 타이밍 컨트롤러와 상기 소스 드라이브 IC간의 전송 선로 상태를 체크하기 위한 정보들을 포함하며,
    클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보를 포함하고
    상기 타이밍 컨트롤러가 특정 조건들은 변경하면서 클럭 모니터링을 수행하여 얻어진 클럭 리커버리 정보, 마진(Margin) 정보, 플래그 정보를 포함하는 표시 장치.
  10. 제8 항에 있어서, 상기 표시 패널은,
    다수의 데이터 라인과 다수의 게이트 라인이 교차되고 그 교차영역 마다 구동 트랜지스터와 유기발광 다이오드를 구비한 화소들이 배치된 표시패널인 표시 장치.
  11. 제8 항에 있어서, 상기 표시 패널은 액정 패널인 표시 장치.
  12. 프로세서; 및
    상기 프로세서와 로컬 인터페이스에 의해 결합되며, 상기 프로세서에 의해 실행 가능한 선로 점검 애플리케이션을 저장하는 메모리를 갖는 적어도 하나의 컨트롤러를 포함하며,
    상기 컨트롤러는 상기 프로세서에 의해 룩업 테이블에 미리 설정된 특성 조건중에서 순번에 따라 적용할 특성 조건을 선택하여 특성 신호 조절을 수행하고, 클럭 트레이닝 패턴 신호를 소스 드라이브 IC로 전송하여 상기 소스 드라이브 IC로부터 락 신호가 입력되는지 여부를 판단하고 최적의 특성 조건을 결정하고, 결정된 최적의 특성 조건에 상응하여 특성 신호 조절을 수행하고 상기 소스 드라이브 IC 와 데이터 전송을 위한 신호 전송을 수행하는 표시 장치.
  13. 제12 항에 있어서,
    상기 룩업 테이블은 상기 타이밍 컨트롤러와 상기 소스 드라이브 IC간의 전송 선로 상태를 체크하기 위한 정보들을 포함하며,
    클럭 트레이닝 과정에서 전송 선로 상태 테스트에 적용될 VOD(Out swing level) 조건, Pre-emphasis 조건, Rx equalizer 조건, Rx 신호 필터 조건에 대한 리스트업 정보를 포함하고
    상기 타이밍 컨트롤러가 특정 조건들은 변경하면서 클럭 모니터링을 수행하여 얻어진 클럭 리커버리 정보, 마진(Margin) 정보, 플래그 정보를 포함하는 표시 장치.
KR1020150191767A 2015-12-31 2015-12-31 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치 KR102450859B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150191767A KR102450859B1 (ko) 2015-12-31 2015-12-31 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150191767A KR102450859B1 (ko) 2015-12-31 2015-12-31 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치

Publications (2)

Publication Number Publication Date
KR20170081047A true KR20170081047A (ko) 2017-07-11
KR102450859B1 KR102450859B1 (ko) 2022-10-05

Family

ID=59355048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150191767A KR102450859B1 (ko) 2015-12-31 2015-12-31 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치

Country Status (1)

Country Link
KR (1) KR102450859B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923067B2 (en) 2017-12-12 2021-02-16 Samsung Display Co., Ltd. Display device and a method of driving the same
KR102218720B1 (ko) * 2019-10-15 2021-02-19 엘지전자 주식회사 영상 표시 장치 및 그 동작방법
US11616359B2 (en) 2020-08-14 2023-03-28 Silicon Works Co., Ltd ESD protection circuit
US11671237B2 (en) 2020-04-20 2023-06-06 Silicon Works Co., Ltd. Data driving device and method for driving the same
US11756473B2 (en) 2020-12-21 2023-09-12 Lx Semicon Co., Ltd. Digital gamma circuit and source driver including the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120126312A (ko) * 2011-05-11 2012-11-21 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20140056615A (ko) * 2012-10-30 2014-05-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR20150080231A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120126312A (ko) * 2011-05-11 2012-11-21 엘지디스플레이 주식회사 표시장치와 그 구동 방법
KR20140056615A (ko) * 2012-10-30 2014-05-12 엘지디스플레이 주식회사 표시장치 및 이의 구동방법
KR20150080231A (ko) * 2013-12-31 2015-07-09 엘지디스플레이 주식회사 평판 표시 장치 및 그의 구동 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923067B2 (en) 2017-12-12 2021-02-16 Samsung Display Co., Ltd. Display device and a method of driving the same
KR102218720B1 (ko) * 2019-10-15 2021-02-19 엘지전자 주식회사 영상 표시 장치 및 그 동작방법
US11671237B2 (en) 2020-04-20 2023-06-06 Silicon Works Co., Ltd. Data driving device and method for driving the same
US11616359B2 (en) 2020-08-14 2023-03-28 Silicon Works Co., Ltd ESD protection circuit
US11756473B2 (en) 2020-12-21 2023-09-12 Lx Semicon Co., Ltd. Digital gamma circuit and source driver including the same

Also Published As

Publication number Publication date
KR102450859B1 (ko) 2022-10-05

Similar Documents

Publication Publication Date Title
KR102450859B1 (ko) 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치
US10354571B2 (en) Driver IC including an abnormality detection part for detecting abnormalities, a waveform-changing part for changing waveforms, and an output part for outputting signals, and liquid crystal display device comprising the same
US20210335205A1 (en) Display panel driving system and display device
WO2016140158A1 (ja) 表示装置
US10249232B2 (en) Display panel driver setting method, display panel driver, and display apparatus including the same
US20180108321A1 (en) Display device and method for driving the same
US8013824B2 (en) Sequence control unit, driving method thereof, and liquid crystal display device having the same
US20130201171A1 (en) Display device and driving method thereof
US20110248966A1 (en) Liquid crystal display
CN107799045B (zh) 显示面板驱动装置、显示器及其操作方法
KR101784522B1 (ko) 멀티 마스터의 데이터 통신 장치와 이를 이용한 표시장치
US11171633B2 (en) Circuit for generating protection signal and protection apparatus
US11996029B2 (en) Display device and power management device for supplying power to display device
KR101957970B1 (ko) 표시장치와 그 제어 방법
KR102407410B1 (ko) 유기 발광 표시 장치
KR20170050620A (ko) 데이터 인터페이스 장치 및 그 구동 방법
KR102531409B1 (ko) 표시 장치
KR102438484B1 (ko) 쓰기 방지 회로, 이를 구비한 표시 장치, 및 이들의 구동 방법
US20160148336A1 (en) Data communication device and data communication system
KR20120065570A (ko) 액정표시장치
KR102127866B1 (ko) 전압 발생 집적 회로 및 그것을 포함하는 표시 장치
KR20160083180A (ko) 구동부 및 이를 포함하는 표시장치
KR20190127570A (ko) 디스플레이 장치 및 그의 드라이버
KR102316559B1 (ko) 표시 모듈 및 표시 장치
KR102228556B1 (ko) 구동부 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant