KR20170074760A - 웨이퍼 슬립방지 피처 및 회전방지 피처를 갖는 웨이퍼 지지 페데스탈 - Google Patents

웨이퍼 슬립방지 피처 및 회전방지 피처를 갖는 웨이퍼 지지 페데스탈 Download PDF

Info

Publication number
KR20170074760A
KR20170074760A KR1020160167335A KR20160167335A KR20170074760A KR 20170074760 A KR20170074760 A KR 20170074760A KR 1020160167335 A KR1020160167335 A KR 1020160167335A KR 20160167335 A KR20160167335 A KR 20160167335A KR 20170074760 A KR20170074760 A KR 20170074760A
Authority
KR
South Korea
Prior art keywords
grooves
wafer
pedestal
linear array
mesa
Prior art date
Application number
KR1020160167335A
Other languages
English (en)
Inventor
피터 크로토브
에릭 에이치. 렌즈
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20170074760A publication Critical patent/KR20170074760A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

복수의 메사들 (mesa) 및 홈들의 패턴을 포함하는 웨이퍼 지지 표면을 포함하는 페데스탈을 포함하는 반도체 프로세싱을 위한 장치가 제공된다. 메사 각각은 2 개 이상의 홈들 사이에 브라켓으로 묶일 수도 있고 (bracketed), 메사 각각은 홈들 중 하나 및 실질적으로 평면 표면인 메사 상단 표면과 적어도 부분적으로 교차하는 복수의 메사 측벽들을 포함할 수도 있고, 메사 상단 표면들은 서로 실질적으로 동일 평면 (coplanar) 일 수도 있고, 그리고 메사 상단 표면들은 반도체 동작들 동안 웨이퍼를 지지하도록 구성될 수도 있다.

Description

웨이퍼 슬립방지 피처 및 회전방지 피처를 갖는 웨이퍼 지지 페데스탈{WAFER SUPPORT PEDESTAL WITH WAFER ANTI-SLIP AND ANTI-ROTATION FEATURES}
반도체 프로세싱 공정 동안, 반도체 웨이퍼는 반도체 프로세싱 챔버 내의 다양한 반도체 프로세싱 환경에 노출될 수도 있다. 이러한 환경은 다른 변화하는 파라미터 이외에 챔버 압력의 변화하는 레벨, 상이한 종류의 반응 가스, 상이한 온도, 및 플라즈마의 존재 또는 부재를 포함할 수도 있다.
일 실시예에서, 반도체 프로세싱을 위한 장치가 제공될 수도 있다. 장치는 복수의 메사 및 홈 패턴을 포함하는 웨이퍼 지지면을 포함하는 페데스탈을 포함할 수도 있다. 메사 각각은 2 이상의 홈들 사이에 브래킷될 수도 있으며, 메사 각각은 적어도 부분적으로 홈들 중 하나와 교차하고 실질적으로 평탄한 표면인 메사 상단 표면과 교차하는 복수의 메사 측벽들을 포함할 수도 있으며, 메사 상단 표면은 서로 실질적으로 동일 평면 상에 있을 수도 있고, 메사 상단 표면은 반도체 동작 동안 웨이퍼를 지지하도록 구성될 수도 있다.
일부 실시예에서, 페데스탈은 홈 또는 메사에 가스를 공급하는 피처를 포함하지 않을 수도 있다.
일부 실시예에서, 홈의 패턴은 제 1 축에 평행하고 제 1 축을 따라 배열된 홈들의 제 1 선형 어레이 및 제 1 축에 직교하는 제 2 축에 평행하고 제 2 축을 따라 배열된 홈들의 제 2 선형 어레이를 포함할 수도 있다.
이러한 일부 실시예에서, 홈의 패턴은 제 1 깊이 및 제 1 폭을 갖는 복수의 깊은 홈과 제 2 깊이 및 제 2 폭을 갖는 복수의 얕은 홈을 포함할 수도 있다. 이러한 실시예에서, 홈의 제 1 선형 어레이는 2 개 이상의 깊은 홈 및 2 개 이상의 얕은 홈 중 하나 이상을 포함할 수도 있으며, 홈의 제 2 선형 어레이는 2 개 이상의 깊은 홈과 2 개 이상의 얕은 홈 중 하나 이상을 포함할 수도 있다: 제 2 깊이는 제 1 깊이보다 작을 수 있고, 제 2 폭은 제 1 폭보다 작을 수도 있다.
일부 추가의 이러한 실시예에서, 2 개 이상의 깊은 홈이 제 1 선형 어레이에 포함될 수도 있고, 2 개 이상의 깊은 홈이 제 2 선형 어레이에 포함될 수도 있고, 2 개 이상의 얕은 홈이 제 1 선형 어레이에 포함될 수도 있고, 2 개 이상의 얕은 홈이 제 2 선형 어레이에 포함될 수도 있다.
일부 추가의 이러한 실시예에서, 제 1 선형 어레이의 하나 이상의 얕은 홈이 제 1 선형 어레이의 인접한 깊은 홈의 쌍 각각 사이에 포함될 수도 있고, 제 2 선형 어레이의 하나 이상의 얕은 홈이 제 2 선형 어레이의 인접한 깊은 홈의 쌍 각각 사이에 포함될 수도 있다.
일부 추가의 이러한 실시예에서, 선형 어레이 각각의 깊은 홈은 그 선형 어레이의 인접한 깊은 홈으로부터 동일하게 이격될 수도 있으며, 제 1 선형 어레이의 3 개의 얕은 홈은 제 1 선형 어레이의 깊은 홈의 쌍 각각 사이에 실질적으로 동등하게 이격되어, 배치될 수도 있고, 제 2 선형 어레이의 3 개의 얕은 홈은 제 2 선형 어레이의 깊은 홈의 쌍 각각의 사이에 실질적으로 동등하게 이격되어, 배치될 수도 있다.
다른 실시예에서, 홈 각각은 다른 홈의 깊이 및 폭과 실질적으로 동일한 깊이 및 폭을 가질 수도 있고, 축 각각을 따라 배열된 홈 각각은, 동일한 축을 따라 배열된 다른 홈으로부터 동일하게 이격될 수도 있다.
일부 실시예에서, 홈들의 제 1 선형 어레이 내의 홈들은 서로 실질적으로 동일한 간격으로 이격될 수도 있고, 홈들의 제 2 선형 어레이 내의 홈들은 서로 실질적으로 동일한 간격으로 이격될 수도 있다.
일부 실시예에서, 메사 각각은 그 메사의 메사 상단 표면의 둘레를 적어도 부분적으로 형성하는 복수의 상부 에지를 포함할 수 있고, 상부 에지 각각은 메사 상단 표면과 메사 측벽의 교차부일 수도 있고, 하나 이상의 상부 에지는 라운딩되거나 모따기될 수도 있다.
일부 실시예에서, 실질적으로 모든 메사의 상부 에지 각각은 라운딩되거나 모따기될 수도 있다.
일부 실시예에서, 하나 이상의 홈은 페데스탈의 외주로 연장될 수도 있다.
일부 실시예에서, 적어도 일부 홈은 경로의 선형 어레이, 비선형 경로의 어레이, 곡선 경로의 어레이 또는 프랙탈 분기 경로의 어레이를 포함할 수도 있는 경로를 따른다.
일부 실시예들에서, 웨이퍼 지지면은 산화층으로 코팅될 수도 있다.
일부 실시예에서, 장치는 가드 링의 중심 축에 수직한 방향으로 두께를 가질 수도 있는 벽과, 가드 링의 중심 축에 평행한 수직 컴포넌트를 갖는 높이를 갖는 가드 링을 더 포함할 수도 있다. 가드 링은 또한 벽의 에지로부터 중심 축을 향하는 방향으로 내측으로 연장할 수도 있는 플랜지를 가질 수도 있다. 가드 링의 적어도 일부분은 페데스탈의 외경 둘레로 연장될 수도 있고, 플랜지는 웨이퍼의 직경보다 작은 내경을 가질 수도 있고, 가드 링은 중심 축에 평행하게 보았을 때 페데스탈 상에 배치된 웨이퍼로 하여금 플랜지의 일부분과 중첩하게 하도록 구성될 수도 있다.
일부 추가적인 실시예에서, 장치는 베이스 플레이트를 더 포함할 수도 있다. 페데스탈은 베이스 플레이트의 상부 및 근방에 있을 수도 있고, 가드 링의 벽은 중심 축에 평행한 방향으로 페데스탈을 지나 아래쪽으로 연장될 수도 있으며, 가드 링은 가드 링의 하단 표면을 지나 연장되고 하단 표면으로 하여금 제 1 비-제로 갭에 의해 중심 축에 평행한 방향으로 베이스 플레이트로부터 오프셋되게 하도록 베이스 플레이트와 접촉하는 하나 이상의 발 영역들 (foot areas) 을 포함할 수도 있으며, 중심 축에 수직인 방향으로 상기 베이스 플레이트 쪽으로 대면하는 가드 링의 내부 표면의 적어도 일부는 내부 표면의 일부로 하여금 제 2 비-제로 갭에 의해 중심 축에 수직인 방향으로 상기 베이스 플레이트로부터 오프셋되게 하도록 리세스될 수도 있다.
일부의 그러한 실시예에서, 가드 링은 가드 링이 베이스 플레이트의 중심에 오도록 가드 링과 베이스 플레이트가 접하게 하는 발 영역 각각에 대응하는 영역 각각의 내경을 가질 수도 있다.
도 1은 페데스탈의 등각도를 도시한다.
도 2는 도 1의 페데스탈의 부분 (A) 의 상세도를 도시한다.
도 3은 샘플 메사의 예리한 상부 에지의 프로파일을 도시한다.
도 4는 또 다른 샘플 메사의 예시적인 라운딩된 상부 에지의 프로파일을 도시한다.
도 5는 도 3의 샘플 메사의 예리한 상부 에지에 대한 산화층 성장의 일례의 프로파일도이다.
도 6은 도 4의 라운딩된 상부 에지에 대한 산화층 성장의 일례의 프로파일도이다.
도 7은 가드 링의 등각도를 도시한다.
도 8은 도 7의 가드 링의 비스듬한 단면도이다.
도 9는 도 1의 페데스탈의 제거된 단면도를 도시한다.
도 10은 도 9의 페데스탈의 좌측의 확대 단면을 도시한다.
도 11은 도 1 및 도 7 내지 도 10에 도시된 가드 링의 비스듬한 도면을 도시한다.
도 12는 기준 배치에 대한 페데스탈상의 40 개 이상의 웨이퍼 배치를 위한 페데스탈과 웨이퍼 사이의 상대 변위를 나타내는 그래프이다.
도 13은 도 1에 도시된 것과 같은 홈이 있는 페데스탈을 사용하여 다수의 웨이퍼 배치에 대한 웨이퍼와 페데스탈 사이의 상대 변위를 나타내는 그래프이다.
도 14는 도 2의 메사 상단 표면으로부터 홈으로의 예시적인 가스 흐름 경로를 도시한다.
도 15는 도 1의 페데스탈의 일부의 상이한 상세도를 도시한다.
이하의 설명에서, 제시된 개념들의 완전한 이해를 제공하기 위해 다수의 특정 세부 사항들이 설명된다. 제시된 개념은 이러한 특정 세부 사항의 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 잘 알려진 프로세스 동작들은 기술된 개념들을 불필요하게 불명료하게 하지 않기 위해 상세히 설명되지 않았다. 몇몇 개념들이 특정 구현예들과 관련하여 기술될 것이지만, 이러한 구현예들은 제한하려는 의도가 아니라는 것이 이해될 것이다.
많은 개념들 및 구현예들이 본 명세서에 기술되고 예시된다. 본 명세서에서 논의된 구현예의 특정 특징, 속성 및 장점이 기술되고 예시되었지만, 본 발명의 상이한 및/또는 유사한 구현예, 특징, 속성 및 장점뿐만 아니라 많은 다른 것들은 기술 및 예시로부터 자명하다는 것이 이해될 것이다. 이와 같이, 이하의 구현예는 본 개시의 가능한 일부 예일 뿐이다. 이들은 포괄적인 것으로서 또는 개시된 정확한 형태, 기법, 재료 및/또는 구성으로 개시를 한정하도록 의도된 것은 아니다. 본 개시에 비추어 많은 수정 및 변형이 가능하다. 본 개시의 범위를 벗어나지 않고 다른 구현예들이 활용될 수도 있고 동작 중 변화가 이루어질 수도 있음을 이해해야 한다. 이와 같이, 개시의 범위는 구현예의 기술이 예시 및 기술의 목적으로 제시되었기 때문에, 이하의 기술에만 제한되지 않는다.
중요하게, 본 개시는 임의의 단일 양태 또는 구현예로 제한되지 않으며 그러한 양태 및/또는 구현예의 임의의 단일 조합 및/또는 치환으로 제한되지 않는다. 또한, 본 개시의 양태들 각각 및/또는 그것들의 구현예는 단독으로 또는 하나 이상의 다른 양상들 및/또는 그것들의 구현예들과 조합하여 채용될 수도 있다. 간결함을 위해, 이들 치환 및 조합의 다수는 본 명세서에서 개별적으로 논의 및/또는 예시되지 않을 것이다.
반도체 프로세싱 동안, 예를 들어 1 ㎜ 정도의 두께를 갖는 예를 들어, 200 ㎜, 300 ㎜ 또는 450 ㎜ 직경의 웨이퍼와 같은 반도체 웨이퍼는 반도체 프로세싱 챔버 내의 페데스탈 또는 웨이퍼 척 상에 지지될 수도 있다. 이러한 페데스탈은 일반적으로 원형이고 지지하도록 설계된 반도체 웨이퍼보다 직경이 크게 사이징된다. 페데스탈은 페데스탈의 상부 표면, 예를 들어, 웨이퍼 지지면으로부터 페데스탈 상에 놓인 웨이퍼를 들어 올리기 위해 (또는, 페데스탈의 상부 표면으로 웨이퍼를 하강시키기 위해) 페데스탈의 웨이퍼 지지 평면에 수직인 축을 따라 병진될 수도 있는 복수의 리프트 핀, 보통 3 개를 포함할 수도 있다. 웨이퍼 지지면은 웨이퍼와 실질적으로 동일한 크기 예를 들어, 웨이퍼 지름의 ± 5 ％ 이내일 수도 있고, 또는 웨이퍼보다 작다. 리프트 핀은 웨이퍼 핸들링 로봇이 웨이퍼를 페데스탈로 그리고 페데스탈로부터 이송할 수 있도록 (웨이퍼가 올라갈 때) 엔드 이펙터를 웨이퍼 아래에 삽입하기 위해 웨이퍼 핸들링 로봇으로 하여금 블레이드 형 엔드 이펙터, 예를 들어 주걱 형 엔드 이펙터를 갖게 한다.
반도체 프로세싱 챔버 내에 대기가 있는 동안 웨이퍼가 리프트 핀에 의해 페데스탈 상에 하강될 때, 가스가 웨이퍼와 페데스탈 사이에 트랩될 수도 있다. 이 트랩된 가스의 대부분은 결국 웨이퍼와 페데스탈 사이에서 빠져 나올 수도 있지만,이 과정은 즉각적이지 않고, 즉, 트랩된 가스의 압력이 주변 챔버 압력과 같아지도록, 충분한 가스가 빠져 나올 때까지 사실상 고압 가스의 얇은 쿠션이 페데스탈, 예를 들어 웨이퍼 지지면과 웨이퍼 사이에 존재할 것이라는 것을 의미한다. 웨이퍼는 이 고압 가스 쿠션 상에 플로팅하는 동안 고압 가스에 의해 페데스탈로부터 약간 들어 올려지고 페데스탈에 대해 회전 및/또는 병진으로 슬라이딩할 수도 있다.
예를 들어, 챔버 압력이 40 내지 90 Torr 범위에 있을 때 웨이퍼는 페데스탈의 리프트 핀 상에 배치될 수도 있고; 웨이퍼가 페데스탈의 웨이퍼 지지면 상으로 하강될 때, 본 발명자는 보다 고압의 가스가 웨이퍼 에지와 페데스탈의 웨이퍼 지지면 사이의 갭을 따라 흘러 나와서 웨이퍼 밑으로부터 빠져 나감에 따라, 웨이퍼 아래에 트랩된 가스는 웨이퍼의 중량으로 인해 챔버 압력과 천천히 균등하게 되는 증가된 압력을 경험할 수 있다고 결정하였다. 이러한 균등화 프로세스 동안, 앞서 논의된 가스 쿠션은 웨이퍼가 페데스탈에 대해 슬라이딩하게 할 수도 있다. 트랩된 가스의 압력이 주변 챔버 압력과 같아지면, 포획된 가스는 더 이상 웨이퍼를 플로팅하지 않으며, 웨이퍼는 페데스탈 상에 놓일 것이다.
본 발명자는 페데스탈 상에 웨이퍼를 배치하는 동안 페데스탈과 웨이퍼 사이의 (웨이퍼의 평면에서의) 잠재적인 상대 이동에 부가하여, 웨이퍼가 페데스탈 상으로 하강되고 웨이퍼 아래에 트랩된 가스가 반도체 프로세싱 챔버의 주변 압력 환경과 균등화된 후에 발생하는 웨이퍼와 페데스탈 사이에 추가적인 상대적인 운동이 있을 수도 있다는 것을 결정했다. 이러한 부가적인 상대 운동은, 예를 들어, 반도체 프로세싱 챔버 내의 압력이 더 감소될 때 발생할 수도 있다.
또한, 비록 대부분의 트랩된 가스가 상기 균등화 공정 이후에 빠져 나가더라도, 웨이퍼와 웨이퍼 지지면 사이에 여전히 적은 양의 가스가 트랩될 것이다. 예를 들어, 웨이퍼 지지면의 표면 거칠기 때문에, 작은 가스 포켓을 트랩할 수도 있는 웨이퍼 지지면과 웨이퍼 사이에 작은 갭이 존재할 것이다. 웨이퍼 프로세싱단계를 준비하는 과정에서, 반도체 프로세싱 챔버 압력이 웨이퍼가 웨이퍼 지지면 상에 배치될 때의 압력에 비해 훨씬 보다 낮은 레벨, 예를 들어 10 내지 20 mTorr까지 감소되게 하도록 반도체 프로세싱 챔버 내의 가스는 배기될 수도 있다. 이 압력 감소가 수행될 때, 웨이퍼 아래에 여전히 트랩된 가스가 챔버 내의 주변 압력 환경과 균등화될 수 없을 수도 있으며, 따라서 또 다른 보다 고압의 가스 포켓을 형성하여 완충 효과 (cushioning effect) 가 다시 나타날 수도 있게 하여, 웨이퍼가 다시 플로팅하고 페데스탈에 대해 잠재적으로 병진 및 회전하게 한다. 트랩된 가스가 결국은 빠져 나와 웨이퍼 아래의 압력을 감소된 챔버 압력과 균등화하는 동안, 웨이퍼는 균등화 공정이 진행되는 동안 이동할 수도 있다.
따라서, 웨이퍼와 웨이퍼 지지면 사이의 상대 운동이 있을 수도 있는 그러한 반도체 프로세싱 시나리오에서 적어도 2 개의 경우가 존재한다. 이러한 운동은 매우 작을 수도 있는데, 예를 들어, 약 1 내지 2 ㎜ 이하 및/또는 0.5 ° 미만의 상대적인 회전이지만, 반도체 피처의 피처 크기가 점차 작아짐에 따라, 운동에서의 이러한 작은 변화는 반도체 제조업체에게 점점 더 관심사가 되고 있다.
본 발명자들은 반도체 웨이퍼를 지지하는 페데스탈의 웨이퍼 지지면이 홈의 패턴을 포함하도록 그러한 페데스탈을 변경함으로써 웨이퍼와 웨이퍼 지지면 사이에 트랩된 가스로 하여금 이러한 홈이 없는 페데스탈보다 훨씬 보다 신속하게 벤팅할 수도 있게 한다는 것을 깨달았다.
도 1은 웨이퍼 지지면에 홈들의 패턴을 갖는 예시적인 페데스탈의 등각도를 도시한다. 도 1의 구현과 같은 일부 구현예에서, 홈을 포함하는 페데스탈 (100) (도시되지 않은 300 ㎜ 직경의 웨이퍼를 지지하는 크기가 될 수도 있음) 은 그리드 형 네트워크로 배치된 홈들, 예를 들어, 제 1 축 (104) 을 따라 배열된 선형 어레이의 홈 (102) (도 1에 이 선형 어레이의 홈 (102) 의 3 개의 홈이 식별되지만, 보다 많이 도시되어 있음) 과, 제 1 축에 수직인 제 2 축 (108) 을 따라 배열된 제 2 선형 어레이의 홈 (도 1에서는 또한 이 제 2 선형 어레이 (106) 의 3 개의 홈이 식별되지만, 보다 많이 도시되어 있다) 을 가질 수도 있다. 이러한 구현예들에서, 어레이 각각의 홈들의 간격은 그 홈들이 정사각형 그리드를 형성하도록 동일할 수도 있지만, 다른 구현예들에서는 그러한 동일한 간격이 사용되지 않을 수도 있다. 도 1은 또한 아래에서 논의되는 페데스탈 (100) 주위의 가드 링 (110) 및 지지 컬럼 (112) 을 도시한다.
추가의 그러한 구현예에서, 상이한 크기 및 깊이의 홈이 있을 수도 있다. 예를 들어, 2 개의 상이한 깊이와 폭의 홈이 있을 수도 있다. 이러한 구현예에서, 일 유형의 홈은 상대적으로 얕고 좁을 수도 있다. 다른 유형의 홈은 예를 들어 상당히 보다 깊고 보다 넓을 수도 있다. 이러한 홈은 웨이퍼 밑으로부터의 가스의 신속한 배출을 조장하도록 특별한 방식으로 배열될 수도 있다. 일부 구현예에서, 깊은 홈은 "제 1 홈"으로 간주될 수도 있고 얕은 홈은 "제 2 홈"으로 간주될 수도 있다.
예를 들어, 홈은 보다 깊은 홈의 쌍 각각 사이에 등 간격으로 3 개의 얕은 홈이 있도록 배치될 수도 있다. 다른 구현예에서, 인접한 보다 깊은 홈의 쌍 각각 사이에 상이한 개수의 얕은 홈, 예를 들어 인접한 보다 깊은 홈의 쌍 각각 사이에 2 또는 4 개의 얕은 홈이 있을 수도 있다. 메사 각각이 메사 상단 표면 및 메사 상단 표면으로 하여금 그 메사를 브래킷하는 홈의 바닥으로부터 오프셋되게 하는 메사 측벽을 포함할 수도 있도록 (홈의 깊이/폭에 관계없이) 홈 각각 사이에 브래킷된 웨이퍼 지지면의 부분은 "메사"를 형성할 수도 있다. 홈의 바닥은 또한 메사 상단 표면으로부터 오프셋된 것으로 고려될 수도 있고; 홈은 사실상 리버스 (reverse) 메사이다. 메사 상단 표면은 웨이퍼가 웨이퍼 지지면 상에 배치될 때 모두 웨이퍼에 일반적으로 접촉하도록 서로 동일 평면 상에 있을 수도 있다 (도 1의 메사의 상단은 크로스 해칭 패턴으로 표시됨). 일부 실시예에서, 메사 상단 표면은 실질적으로 동일 평면 상일 수도 있으며, 이것은 메사 상단 표면이 다른 메사 상단 표면과 평면의 ± 5 도일 수 있음을 의미한다. 또한, 일부 실시예들에서, 메사는 실질적으로 평면일 수도 있으며, 예를 들어 평면의 ± 10 도 이내일 수도 있다.
메사의 일부는 실질적으로 정사각형 형상을 가질 수도 있고, 예를 들어, 메사 측면 벽이 ± 5 도의 평행을 이루고, 그에 의해 또한 실질적으로 정사각형인 메사 상단 표면을 생성한다. 일부 실시예에서, 메사 상단 표면을 포함할 수도 있는 일부 메사의 형상은 삼각형, 사다리꼴 또는 임의의 또 다른 형상일 수도 있다. 예를 들어, 도 1의 페데스탈 외측 에지에 있는 메사 중 일부는 선형 및 비선형 에지로 구성된 경계가 있는 메사 상단 표면을 갖고, 예를 들어 일부 경우에는 (약간 곡선형 측면을 갖는 삼각형이지만) 대체로 삼각형 영역을 형성한다.
웨이퍼는 메사 상단 표면 상에 놓일 수도 있고, 웨이퍼와 웨이퍼 지지면 사이에 트랩된 벌크 가스가 홈 내에 위치될 수도 있다. 웨이퍼와 메사 상단 표면 사이에 트랩된 가스의 양은 훨씬 보다 적지만 메사 영역에서 웨이퍼와 웨이퍼 지지면 사이에 트랩된 가스는 보다 큰 부피의 홈으로 들어가기 전에 가장 가까운 홈까지만 이동해야만 한다 (홈이 없는 페데스탈의 경우 빠져나가기 위해 웨이퍼의 에지까지 이동하는 것과 반대). 홈의 깊이로 인해, 웨이퍼와 메사 상단 표면 사이의 작은 갭의 흐름 컨덕턴스보다 훨씬 보다 높은 흐름 컨덕턴스를 가질 수도 있으며, 이는 홈을 통해 흐르는 가스가 훨씬 보다 빨리 흐를 수 있게 하여, 트랩된 가스와 챔버 내의 주변 가스 사이의 훨씬 보다 신속한 압력 균등화를 제공한다.
상기에 논의된 바와 같이, 도 1에 도시된 것과 같은 페데스탈에서 사용될 수도 있는 적어도 2 개의 상이한 크기의 홈이 있을 수도 있다. 본 발명자들은, 웨이퍼 밑의 홈에 트랩될 수도 있는 가스의 총 양을 감소시키는 동안, 웨이퍼와 웨이퍼 지지면 사이에 트랩된 가스가 신속하게 빠져 나가도록 허용하는 (따라서 가스가 트랩되고 상기 언급된 쿠션이 형성되는 것을 방지하는) 충분한 고 흐름 컨덕턴스 경로를 제공하기 위해 적어도 2 개의 상이한 크기의 홈을 활용하는 것이 유리할 수도 있다고 결정하였다. 균일하게 깊은 홈이 전체 페데스탈 면, 예를 들어 웨이퍼 지지면에 걸쳐 사용되는 경우, (홈의 보다 높은 흐름 컨덕턴스도 고려하면), 챔버의 펌프 다운 동안 그 가스가 홈에서 빠져 나올 수 있는 것보다 신속하게 팽창할 수도 있는 홈에 충분한 가스가 트랩될 수도 있어서 쿠션 효과가 다시 나타나게 하여, 바람직하지 못하다. 따라서, 본 발명자들은 보다 높은 흐름 컨덕턴스의 통로, 예를 들어 보다 깊은 홈에 공급되는 보다 얕은 홈과 같은 보다 낮은 흐름 컨덕턴스의 통로를 사용함으로써, 웨이퍼 밑에 트랩되는 가스의 총량이 펌프 다운 동안 트랩된 가스가 쿠션 효과를 생성하지 않지만 여전히 메사와 웨이퍼 사이에 트랩된 가스가 쿠션을 형성하지 않고 빠져 나가게 하는 레벨로 감소될 수도 있다고 결정하였다.
도 2는 도 1의 페데스탈의 일부의 상세도이다. 도 2의 상세도는 도 1에서 점선으로 식별되고 "A"로 표시된 부분이다. 2 개의 직교하는 깊은 홈 (214) 이 보이고; 도시된 바와 같이, 깊은 홈들 (214) 은 (메사 상단 표면으로부터 측정된 바와 같은) 제 1 깊이 (216) 및 제 1 폭 (218) 을 가질 수도 있다. 일부 실시예들에서, 홈들은 실질적으로 직교, 예를 들어 직교에 ± 5 도일 수도 있다. 일부 구현예에서, 도 2에 도시된 바와 같이, 제 1 폭 (218) 은 깊은 홈 (214) 의 하단부의 폭일 수도 있다. 따라서, 다수의 얕은 홈 (220) 이 보이고 제 2 깊이 (222) 및 제 2 폭 (224) 을 가질 수도 있고; 상기 제 1 폭 (218) 과 유사하게, 상기 제 2 폭 (224) 은 상기 얕은 홈 (220) 의 하단의 폭일 수 있다. 상기 복수의 깊은 홈에서의 상기 깊은 홈의 깊이는 서로 동일할 수도 있고, 일부 실시예에서는 실질적으로 동일, 예를 들어, 복수의 깊은 홈의 다른 깊은 홈의 깊이의 ± 5 ％ 이내일 수도 있다. 예를 들어, 복수의 깊은 홈 내의 깊은 홈 각각은 복수의 깊은 홈 내의 다른 깊은 홈과 동일하거나 실질적으로 동일한 깊이일 수도 있다. 유사하게, 복수의 얕은 홈에서의 얕은 홈의 깊이는 서로 동일할 수도 있고, 일부 실시예에서는 서로 실질적으로 동일할 수도 있다.
상기 홈은 일 방향, 예를 들어 제 1 축 (104) 에 평행한 방향으로 거리 (226) 만큼 그리고 직교 방향, 예를 들어, 제 2 축 (108) 에 평행한 방향으로 거리 (228) 만큼 서로 이격될 수도 있고, 이는 예를 들어, 제 2 메사 치수 (234) * 제 1 메사 치수 (232) 로 측정되는 메사 상단 표면적 (식별되지 않음) 을 갖는 메사 (230) 를 생성할 수도 있다. 본 명세서에 진술된 바와 같이, 홈들 사이, 예를 들어 깊은 홈들 사이, 얕은 홈들 사이, 또는 얕은 홈과 깊은 홈 사이의 간격은 동일 간격일 수도 있지만, 일부 실시예들에서 그러한 간격은 실질적으로 동일, 예를 들어 다른 홈들 사이의 간격의 ± 5 ％ 이내일 수도 있고; 예를 들어, 얕은 홈은 일 거리만큼 실질적으로 균등하게 이격될 수도 있고, 2 개의 그러한 얕은 홈은 예를 들어 상기 거리의 ± 5 ％ 이내인 또 다른 거리만큼 이격될 수도 있다. 일부 다른 실시예에서, 홈들 사이의, 예를 들어 깊은 홈들 사이의, 얕은 홈들 사이의, 또는 얕은 홈들과 깊은 홈들 사이의 간격은 동일하지 않거나 실질적으로 동일하지 않을 수도 있다.
메사 상단 표면 각각 은 메사 측벽 (식별되지 않음) 및 메사 상단 표면이 교차하는 복수의 상부 에지에 의해 적어도 부분적으로 형성될 수도 있는 둘레에 의해 구성될 수도 있다. 상술한 바와 같이, 메사 각각은 홈에 의해 브래킷되어 있으므로, 메사 각각의 메사 측벽 각각은 그 메사와 그 메사를 브래킷하는 홈 사이의 경계가될 수도 있다. 측벽은 메사 상단 표면과 홈의 하단 사이에서 연장할 수도 있기 때문에, 메사 측벽, 홈 측벽, 또는 메사 측벽과 홈 측벽 모두로 간주될 수도 있다. 메사의 구성에 따라, 상부 에지는 2 개의 표면, 예를 들어 메사 상단 표면과 메사 측벽 사이의 수직 모서리와 같은 "예리한" 또는 "단단한" 에지일 수도 있다. 예를 들어, 도 3은 메사의 샘플 부분의 예리한 상부 에지의 프로파일을 도시한다. 도시된 바와 같이, 메사 (330) 는 메사 상단 표면 (331) 이 메사 측벽 (342) 과 교차하는 예리한 모서리인 상부 에지 (340) 를 포함한다.
일부 실시예에서, 메사의 상부 에지는 라운딩 및/또는 모따기될 수도 있다. 예를 들어, 도 4는 도 3의 메사의 샘플 부분의 라운딩된 상부 에지의 프로파일을 도시한다. 여기서, 메사 (430) 는 라운딩되고 메사 측벽 (442) 의 일부 및 메사 상단 표면 (431) 을 형성하는 상부 에지 (440) 를 포함하고; 메사 상단 표면 (431) 은 식별자 브래킷 (431) 내로 도면에 도시된 평면 부분이다. 다시 도 2를 참조하면, 보다 깊은 홈에 대응하는 메사의 상부 에지는 반경 (236) 으로 라운딩될 수 있고, 보다 얕은 홈에 대응하는 메사의 상부 에지는 각도 (238) 로 모따기될 수 있고 그리고/또는 유사한 방식으로 라운딩될 수도 있다. 도 2에서 더 알 수 있는 바와 같이, 메사의 상부 에지는 전체 메사 측벽이 평면 메사 상단 표면에 대해 라운딩되고 그리고/또는 경사각을 갖도록 라운딩 및/또는 모따기될 수도 있다. 예를 들어, 도 2에서, 깊은 홈 (214) 과 연관된 메사 측벽 각각은 평면 메사 상단 표면과의 교차점으로부터 깊은 홈 (214) 과의 교차점까지의 곡면이다. 유사하게, 예를 들어, 도 2에 도시된 바와 같이, 얕은 홈 (220) 과 연관된 메사 측벽 각각은 평탄한 메사 상단 표면과의 교차점으로부터 얕은 홈 (220) 과의 교차점까지 모따기된 표면이다. 일부 실시예에서, 대부분의 메사는 라운딩된 또는 모따기된 상부 에지들을 가질 수도 있고, 일부 실시예에서는 실질적으로 모든, 예를 들어 90 ％ 이상의 상기 메사는 라운딩된 및/또는 모따기된 상부 에지를 가질 수도 있다. 예를 들어, 도 1 및 도 2에 도시된 모든 메사는 라운딩된 및/또는 모따기된 상부 에지를 갖는다.
일부 구현예에서, 이들 파라미터의 값은 이하와 같이 요약될 수도 있다.
치수 공칭 ( in) 최소 (in) 최대 ( in)
216 0.04 0.02 0.25
218 0.04 0.02 0.1
222 0.005 0.003 0.04
224 0.03 0.01 0.05
226 0.50 0.2 1
228 0.50 0.2 1
232 0.46 0.16 0.96
234 0.46 0.16 0.96
236 0.040 0.005 0.25
238 30 ° 15 ° 60 °
도 14는 메사 상단 표면으로부터 도 2의 홈으로의 예시적인 가스 플로우 경로를 도시한다. 웨이퍼와 메사 (230) 사이에 위치한 가스 포켓을 나타내는 예시적인 가스 포켓 (1488) 이 도시되어 있다. 전술한 바와 같이, 가스 포켓 (1488) 으로부터의 가스는 일반적으로 화살표 (1490) 로 도시된 바와 같이 메사 (230) 를 따라 바로 깊은 홈 (214) 으로 흐를 수도 있다. 가스 포켓으로부터의 가스는 또한 일반적으로 화살표 (1492) 로 도시된 바와 같이 얕은 홈 (220) 을 따라 깊은 홈 (214) 으로 흐를 수도 있는 얕은 홈 (220) 으로 바로 흐를 수도 있다. 일단 깊은 홈에 들어가면, 예를 들어, 화살표 (1490) 로 표시된 바와 같이 페데스탈의 에지를 향하여 흐를 수도 있다. 이들 화살표는 실제 흐름 경로가 아니지만 가스가 이동할 수도 있는 일반적인 흐름의 예라는 것을 주의한다. 도 1을 다시 참조하면, 볼 수 있는 바와 같이, 홈은 기체로 하여금 페데스탈을 빠져 나가게 하도록 구성될 수도 있는 페데스탈의 외주로 연장될 수도 있다. 홈 내에서 흐르는 가스는 페데스탈의 외측 에지 및/또는 배기 포트 중 하나로 흐를 수도 있다.
일부 실시예에서, 얕은 홈에 대응하는 메사의 상부 에지 및/또는 메사 측벽은 모두 모따기되고 라운딩될 수도 있다. 이러한 일부 실시예에서, 메사 상단 표면과 교차하는 상부 에지의 상부 부분은 라운딩될 수도 있고 상부 에지의 하부 부분은 모따기될 수도 있다. 또한, 이러한 모따기는 얕은 홈의 하단부까지 연장되어 교차할 수도 있고; 상부 에지는 라운딩되고 메사 측벽이 모서리가 모따기 (chamfered), 예를 들어, 각을 이루는 것으로 간주될 수도 있다. 도 15는 도 1에 도시된 페데스탈의 일부의 상이한 상세도를 도시한다. 도 15에 도시된 얕은 홈 (1520) 의 경우, 어두운 음영으로 식별된 상부 에지 (1540) 는 라운딩되는 한편, 밝은 음영으로 식별되는 메사 측벽 (1542) 은 모따기된다. 라운드된 그리고 모따기된 섹션들 (1540 및 1542) 양자는 각각 메사 (1530) 의 상부 에지의 일부 또는 메사 측벽의 일부인 것으로 간주될 수도 있다. 예를 들어, 섹션 (1540) 은 상부 에지의 라운딩된 섹션일 수도 있고 섹션 (1542) 은 상부 에지의 모따기된 섹션일 수도 있다. 이와 무관하게, 도 15에 도시된 바와 같이, 얕은 홈 (1520) 의 하단부와 메사 상단 표면 (1531) 사이에서 연장되는 재료의 부분은 얕은 홈 (1520) 의 하단부와 교차하고 그로부터 멀리 연장되고, 메사 상단 표면 (1530) 과 교차하는 라운딩된 부분과 교차하는 모따기된 부분을 포함한다. 라운딩된 섹션 (1540) 은 0.020 인치의 공칭 반경, 0.005 인치의 최소 반경 및 0.1 인치의 최대 반경을 가질 수도 있다. 모따기된 섹션 (1542) 은 상기 논의된 동일한 값의 항목 (238) 을 가질 수 있다.
페데스탈은 알루미늄 또는 다른 전기 전도성 재료로 이루어질 수도 있으며, 예를 들어 페데스탈 (또는 적어도 웨이퍼를 향하는 표면) 을 경질 양극 산화 처리함으로써 산화층으로 코팅될 수도 있다. RF 전력은 페데스탈을 통해 라우팅될 수도 있고 웨이퍼와 페데스탈 사이에 존재할 수도 있는 갭 및 산화층을 가로 질러 웨이퍼에 용량적으로 커플링될 수도 있다. 이러한 RF 전력은 플라즈마 분위기를 형성하기 위해 웨이퍼 위에 RF 장을 생성하기 위해 웨이퍼 프로세스 공정 중에 사용될 수도 있다. 산화층은 전기 절연 층을 제공함으로써 웨이퍼와 페데스탈 표면 및/또는 홈 사이의 고전압 방전 이벤트, 예를 들어, 아킹 (arcing) 을 방지하는 것을 도울 수도 있다. 경질 양극 산화 프로세스 공정에서, 산화층은 페데스탈의 외부 표면으로부터 내부 및 외부로 성장할 수도 있다. 산화층은 예를 들어, 약 0.003 인치 두께일 수도 있다. 예리한, 즉 단단한, 에지가 존재하는 영역에서, 표면으로부터 성장하는 산화층의 부분은 외면에 수직인 방향으로 성장할 수도 있어, 에지, 트로프 하단부에 위치한 에지를 따라 형성되는 V 자형 홈이 생성된다. 트로프의 하단부에 있는 산화층은 산화층의 나머지 부분보다 훨씬 보다 얇은 "외측" 두께를 가질 수 있기 때문에 (또는 두께가 없음), 아래에 있는 금속을 노출시키고 전위 아크 위치를 생성할 수도 있다.
도 5는 도 3의 샘플 메사의 날카로운 상부 에지에 대한 산화층 성장의 예를 나타낸 프로파일도이다. 도시된 바와 같이, 샘플 메사 (330) 는 메사 상단 표면 (331) 및 메사 측벽 (342) 상에서 산화층 (544) 의 양방향 성장, 예를 들어 경질 양극 산화 피막의 성장을 포함한다. 산화층 성장의 방향은 546으로 라벨링된 화살표로 식별된다. 이 성장은 도면의 상부 좌측에 도시된 바와 같이 단단한 상부 에지 위치 (340) 에서 인접한 직교 산화층 사이에 작은 V 자형 골 (valley) 을 남기고, 단단한 상부 에지 (340) 는 잠재적으로 아크 위치를 남기고 이 골의 하단부에서 잠재적으로 노출될 수도 있다. 이러한 잠재적인 노출을 방지하기 위해, 단단한 상부 에지 (340) 는 라운딩된 에지로 대체될 수도 있다. 도 6은 도 4의 라운딩된 상부 에지에 대한 산화층 성장의 예의 프로파일도를 도시한다. 도시된 바와 같이, 샘플 메사 (430) 는 메사 상단 표면 (431) 및 메사 측벽 (442) 상에서 산화층 (644) 의 양방향 성장, 예를 들어 경질 양극 산화 코팅의 성장을 포함한다. 그러나, 도 5와는 달리, 도 6에 도시된 라운딩된 상부 에지 (440) 는, V 자형 골을 형성하지 않고, 즉, 잠재적인 아크 지점을 생성하지 않고, 외부 표면, 즉, 평탄한 메사 측벽 (442), 메사 상단 표면 (431), 및 라운딩된 상부 에지 (440) 를 균일하게 코팅하도록 산화층 (644) 이 성장하게 할 수도 있다.
전술한 페데스탈과 같은 페데스탈은 이온이 페데스탈에 충돌할 수도 있는 플라즈마 분위기에서 사용될 수도 있고; 웨이퍼 상에 발생할 때 바람직할 수도 있는 이러한 충돌은 웨이퍼 프로세싱 챔버 및/또는 페데스탈의 컴포넌트들에 충돌하는 경우에 바람직하지 않을 수도 있다. 예를 들어, 이온 충돌은 페데스탈이 만들어 질 수도 있는 알루미늄 또는 다른 금속과 같은 금속 재료에 해로운 영향을 줄 수도 있다. 따라서, 그러한 취약한 재료는 세라믹과 같은 보다 견고한 재료에 의한 그러한 충돌로부터 보호될 수도 있다 (물론 페데스탈의 상단 표면은 웨이퍼 자체에 의해 보호된다).
이러한 컴포넌트 중 하나는 가드 링 (guard ring) 인데, 이는 하나의 에지로부터 안쪽으로 방사하는 플랜지를 갖는 얇은 벽 링이다. 플랜지는 웨이퍼보다 약간 작은 내측 직경을 가질 수도 있어, 웨이퍼로 하여금 플랜지와 중첩되게 하며, 이는 이온화된 입자가 웨이퍼의 에지를 지나 페데스탈에 부딪히는 것을 방지할 수도 있다. 가드 링은 또한 페데스탈의 측면을 충돌로부터 보호하기 위해 페데스탈을 통과하여 아래로 연장할 수도 있다. 도 7은 가드 링의 등각도를 도시하고, 도 8은 도 7의 가드 링의 비스듬한 단면도를 도시한다. 도 7에서 알 수 있는 바와 같이, 가드 링 (110) 은 벽 (748) 을 포함하는 얇은 벽 링이다. 도 8은 둘레에 가드 링 (110) 이 연장되는 축 (852) 에 수직인 방향으로 벽 (748) 이 두께 (850) 를 갖는 것을 도시한다. 일부 실시예에서, 축 (852) 은 가드 링 (110) 의 중심 축일 수도 있다. 벽 (748) 은 또한 축 (852) 에 평행한 수직 성분을 갖는 높이 (854) 를 가질 수도 있고, 일부 실시예에서 높이, 즉 벽 (748) 은 축 (852) 에 평행할 수도 있다. 또한, 두께 (850) 및/또는 높이 (854) 는 ± 10 도 내와 같이, 축 (852) 에 대해 각각 실질적으로 수직 또는 평행할 수도 있다. 도 8의 가드 링 (110) 은 또한 가드 링 (110) 의 방사상 방향으로 고려될 수도 있는 축 (852) 을 향해 내측으로 연장하는 플랜지 (856) 를 포함한다. 플랜지 (856) 는 벽 (748) 의 에지 (858) 로부터 연장하는 것으로 도시된다. 플랜지 (856) 의 내측 직경 (860) 은 웨이퍼 (도시되지 않음) 의 직경보다 작을 수도 있다.
도 9는 도 1의 페데스탈의 제거된 단면도를 도시한다. 도 9에서 알 수 있는 바와 같이, 페데스탈 (100) 은 복수의 볼트 및 너트, 전체적으로 964 (둘 다 도시됨) 에 의해 세라믹 베이스 플레이트 (962) 에 클램핑될 수도 있다. 세라믹 가드 링 (110) 의 일부는 도 9에 도시된 바와 같이 가드 링 (110) 의 벽 (748) 의 대부분일 뿐만 아니라 플랜지 (856) 의 일부인 페데스탈 (100) 의 외측 직경 (식별되지 않음) 둘레를 연장하는 것으로 알 수 있다. 가드 링 (110) 은 도면의 우측에 도시된 바와 같이, 페데스탈 (100) 를 지나서 링 (852) 의 축에 평행한 방향으로 또한 연장할 수도 있고 세라믹 기판 (962) 상에 놓일 수도 있다. 도 9는 또한 페데스탈 (100) 의 깊은 홈 (214) 의 일부뿐만 아니라 페데스탈 (100) 상에 배치된 웨이퍼 (966) 를 도시한다. 웨이퍼는 플랜지 (856) 와 중첩, 일부 실시예에서 콘택트하도록 페데스탈 상에 배치될 수도 있다. 하나의 리프트 핀 (968) (적어도 2 개의 다른 핀이 다른 위치에 포함될 수도 있지만, 이 단면도에서는 보이지 않음) 을 또한 도 9에서 볼 수 있으며, 베이스 플레이트 (962) 를 통해 연장되고 페데스탈 (100) 로부터 웨이퍼 (966) 를 리프팅하도록 그리고/또는 페데스탈 (100) 상으로 웨이퍼 (966) 를 하강시키도록 사용될 수도 있다. 그러나, 도 9에서 알 수 있는 바와 같이, 얇은 환형 볼륨 (970) 은 가드 링 (110) 과 페데스탈 (100) 사이에 가스를 트랩할 수도 있을 뿐만 아니라, 가스의 볼륨 (972) 이 스크루 (964) 에 대해 제공된 다수의 카운터 보어 홀 내에 트랩되고, 이는 각각 가스의 볼륨 (970 및 972) 대부분이 트랩되고 챔버를 펌핑 다운함으로써 발생되는 가스 팽창 중에 쉽게 빠져 나올 수 없다는 문제점을 나타낼 수도 있다. 그 결과, 각각의 가스 볼륨 (970, 972) 은 웨이퍼 (966) 와 가드 링 (110) 계면을 향하여 흐를 수도 있으며, 이는 또한 웨이퍼 (966) 를 "플로팅시키는" 역할을 할 수도 있고, 웨이퍼 (966) 와 페데스탈 (100) 사이의 슬립 (slip) 을 야기할 수도 있다.
도 10은 도 9의 페데스탈의 좌측 부분의 상세도를 도시한다. 가드 링 (110) 과 페데스탈 (100) 사이에 트랩될 수도 있는 가스의 얇은 환형 볼륨 (970) 뿐만 아니라 스크루 (964) 에 대해 제공되는 다수의 카운터 보어 홀 내에 트랩될 수도 있는 가스 볼륨 (972) 은 도 9에서보다 상세히 도시될 수도 있다. 웨이퍼 (966) 와 플랜지 (856) 사이의 예시적인 중첩은 도 10에서 또한 도시될 수도 있다.
이러한 가스가 벤팅되게 하도록 하기 위해, 본 발명자들은 가드 링의 하단 표면을 세라믹 베이스 플레이트로부터 상승된 발들 (feet) 을 갖도록 그리고 세라믹 베이스 플레이트를 향한 가드 링의 내부 표면은 세라믹 베이스 플레이트로부터 그 영역의 대부분에 걸쳐 오프셋되도록 가드 링을 변형시키는 것은 이러한 트랩된 가스로 하여금 쉽게 벤팅되게 한다. 이러한 예시적인 가드 링은 도 1 및 도 7 내지 도 10에 도시된 가드 링의 비스듬한 도면 (off-angle view) 을 도시하는 도 11에서 볼 수 있다. 도시된 바와 같이, 가드 링 (110) 은 하단 표면 (1176) 이 베이스 플레이트 (962) 로부터 오프셋되도록 가드 링 (110) 의 바닥면 (1176) 을 지나 돌출할 수도 있는 4 개의 "발 영역 (foot area)" (1174) 을 가지며, 이는 수직 갭 (1178) 으로 지칭될 수도 있고; 일부 실시예들에서, 이러한 오프셋은 대략 0.03 인치일 수도 있다. 이 수직 갭 (1178) 은 중심 축에 평행한 방향일 수도 있고, 제 1의 0이 아닌 거리일 수도 있으며, "1178" 지표의 위와 아래에 위치한 2 개의 수직 화살표 사이로 도 10에 도시되어 있다. 발 영역 (1174) 각각은 베이스 플레이트 (962) 와 콘택트할 수도 있고 가드 링 (110) 의 무게를 지지할 수도 있다.
도 11을 다시 참조하면, 발 영역들 (1174) 사이의 영역들에서 베이스 플레이트 (962) 와 대면할 수도 있는 가드 링 (1180) 의 내부 실린더형 표면의 일부는 축 (852) 에 수직인 방향으로 리세스될 수도 있으며, 가드 링 (1180) 의 리세스된 내부 실린더형 표면과 베이스 플레이트 (962) 사이에 환형 갭 영역 (1182) 을 생성한다. 이 환형 갭 영역 (1182) 은 중심 축에 평행한 방향으로 있을 수도 있고, 제 2의 0이 아닌 거리일 수도 있고, "1182" 지표의 양쪽에 위치된 두 개의 수평 화살표 사이의 도 10에서 알 수도 있다. 가스 배출 경로로 간주될 수도 있는 수직 갭 (1178) 및 환형 갭 영역 (1182) 은 또한 도 10 및 도 11에서 알 수도 있는 갭 영역 (1184) 을 생성할 수도 있다. 이 갭 영역 (1184) 은 가드 링 내에 트랩된 모든 가압된 가스, 예를 들어 가스의 환형 볼륨 (970) 으로 하여금 쉽게 배출되게 할 수도 있어, 가드 링 (110)/페데스탈 (100) 계면 내의 압력 형성을 방지한다.
발 영역들 (또는 다른 영역들) 에 대응하는 영역들에서 가드 링의 내경은 세라믹 베이스 플레이트와 인터페이싱하도록 크기가 정해지므로, 도 9의 참조 번호 1186으로 식별된 바와 같이, 베이스 플레이트 상에 가드 링을 센터링한다.
상기 논의된 예는 페데스탈에 대한 웨이퍼에 의해 테스트되고 예외적으로 적은 양의 슬립을 보였다. 도 12는 기준 배치에 대해 페데스탈 상의 40 개 이상의 웨이퍼 배치에 대한 페데스탈과 웨이퍼 사이의 상대적인 변위를 그래픽적으로 나타내는 도면으로서, 적어도 2 개의 인자가 이러한 변위에 기여할 수 있다: 페데스탈-웨이퍼 슬립 및 페데스탈 위에 웨이퍼를 놓는데 사용되는 로봇의 정밀도; 예컨대 페데스탈 상에 웨이퍼를 센터링하는데 사용되는 능동 웨이퍼 센터링 시스템에서의 열 팽창 효과 및 캘리브레이션 에러로 인한 기여가 또한 있을 수도 있다. 도 12의 페데스탈은 편평한 페데스탈, 즉 상기 논의된 바와 같은 홈을 가지지 않는 페데스탈이다. 도시된 바와 같이, 웨이퍼 배치의 약 75 ％는 1 ㎜보다 큰 웨이퍼 변위를 나타내고, 배치의 약 20 ％는 1.5 ㎜보다 큰 변위를 나타낸다. 배치의 5 ％ 미만이 0.5 ㎜ 미만의 변위를 보인다.
도 13은 도 1에 도시된 것과 같은 홈이 있는 페데스탈을 사용하여 다수의 웨이퍼 배치에 대한 웨이퍼와 페데스탈 사이의 상대 변위를 나타내는 그래프이다. 데이터로부터 명백한 바와 같이, 변위량은 모든 웨이퍼 배치가 1 ㎜ 미만의 변위를 나타내며, 웨이퍼 배치의 50 ％ 이상이 0.5 ㎜ 미만의 변위를 나타내는 것으로 나타났으며, 이는 홈이 없는 페데스탈과 비교하여 현저한 개선이다. 도시된 1 ㎜ 이하의 변위는 전적으로 웨이퍼 핸들링 로봇의 정밀도 (그리고 잠재적으로 열 효과 및/또는 로봇과 함께 사용되는 능동적인 웨이퍼 센터링 시스템의 캘리브레이션 오류) 에 기인한다고 생각되고; 웨이퍼/페데스탈 슬립은 이들 테스트 데이터 포인트에서 웨이퍼 변위에 전혀 기여하지 않았다고 믿어진다.
본 명세서에서 논의된 홈이 있는 페데스탈 설계는 편평한 웨이퍼 지지면을 갖는 페데스탈과 비교하여 우수한 성능을 제공할 수도 있다. 본 명세서에서 논의된 홈이 있는 페데스탈 설계는 웨이퍼의 하측에 활성 가스가 공급되지 않는 페데스탈로 구현될 수도 있음을 이해해야 한다. 예를 들어, 일부 웨이퍼 프로세싱 시스템에서, 프로세스 가스가 웨이퍼 페데스탈 인터페이스 영역으로 흐르는 것을 방지하도록 퍼지 가스 및/또는 헬륨과 같은 열 전달 가스가 프로세싱 공정 동안 웨이퍼와 페데스탈 사이에 도입될 수도 있다. 이러한 페데스탈은 또한 어떤 형태의 홈 또는 채널을 가질 수도 있지만, 프로세싱 동안 퍼지 및/또는 버퍼 가스를 공급하는 하나 이상의 가스 유입구와 연결된다. 그러나, 도면을 참조하여 상기 논의된 페데스탈에 사용된 홈은 상이한 목적, 즉 페데스탈을 보호하고 그리고/또는 열전도를 촉진하기 위해 프로세싱 공정 동안 웨이퍼의 하측에 가스를 능동적으로 분배하는 것과는 대조적으로 웨이퍼 배치 및 챔버 펌프 다운 동안 웨이퍼/페데스탈의 슬립을 수동적으로 제거하기 위한 것이다. 따라서, 본 명세서에서 논의된 페데스탈의 홈은 일부 구성에서, 가스를 홈에 공급하는데 사용될 수도 있는 어떠한 피처도 갖지 않는 페데스탈 내에 배치될 수도 있다 (챔버 내 모든 분위기 가스가 자연적으로 웨이퍼와 페데스탈 사이에 트랩되는 것을 제외하고).
상기 논의된 페데스탈에서, 홈은 일직선이다; 이러한 홈은 앞서 논의된 테스트 데이터에 나타난 바와 같이 우수한 슬립 방지 성능을 여전히 제공하면서 쉽게 제작될 수도 있다. 본 명세서에 논의된 페데스탈 상의 홈의 사용은 이러한 직선 홈으로 제한되지 않지만, 다른 홈 패턴은 가공하기에 보다 많은 비용이 들 수도 있고 눈에 띄게 보다 우수한 성능을 제공하지 않을 수도 있다. 예를 들어, 홈은 곡선 경로 또는 프랙탈 분기 경로를 따라갈 수 있지만, 이러한 경로는 상기 논의된 예에서 직선 홈과 같이 제조하기 쉽지 않다.
상기 논의된 예들에서, 홈들은 트랩된 가스를 웨이퍼의 외주로 전도시키고, 그 다음에 가드 링을 지나 주변 챔버 분위기로 흐른다. 그러나, 이러한 페데스탈의 다른 변형 예는 웨이퍼의 에지로는 흐르지 않지만 웨이퍼의 외경 내의 페데스탈 상에 위치한 하나 이상의 포트에 트랩된 가스를 전도시키는 홈을 포함할 수 있다. 이들 포트는 챔버의 주변 분위기에 트랩된 가스를 전도할 수도 있는 페데스탈 내의 내부 통로로 이어질 수도 있는데, 예를 들어 이러한 통로는 페데스탈/베이스 플레이트 유닛의 후면을 통해 벤팅되도록 페데스탈과 베이스 플레이트를 직선으로 통과하는 홀일 수도 있고, L 자형 통로를 형성하도록 페데스탈 내에 방사상으로 천공된 홀과 교차하는 블라인드 홀일 수도 있다.
본 개시의 내용이 명백하게 달리 요구하지 않는 한, 상세한 설명 및 청구 범위에 걸쳐, "포함한다", "포함하는" 등의 단어는 배타적인 또는 포괄적인 의미와 반대되는 포괄적인 의미로 해석되어야 한다; 말하자면 "포함하지만 이에 국한되지 않음"의 의미로 사용된다. 단수 또는 복수 숫자를 사용하는 단어는 일반적으로 각각 복수 또는 단수를 포함한다. 단어 "or"가 두 개 이상의 항목 목록과 관련하여 사용될 때 그 단어는 다음의 단어의 해석을 모두 포함한다: 목록에 있는 임의의 항목, 목록에 있는 모든 항목 및 목록에 있는 항목의 모든 조합. "구현예"라는 용어는 본 명세서에 기술된 기법 및 방법의 구현예뿐만 아니라, 본 명세서에 기술된 기법 및/또는 방법을 통합하고 그리고/또는 구조를 구현하는 물리적 객체를 지칭한다. 달리 명시되지 않는 한, "실질적으로"란 용어는 표시된 값의 ± 5 ％를 참조한다. 예를 들어, "실질적으로 평행"은 0 °와 90 ° 사이의 각도 범위의 ± 5 ％를 의미한다.

Claims (17)

  1. 복수의 메사들 및 홈들의 패턴을 포함하는 웨이퍼 지지면을 포함하는 페데스탈을 포함하고,
    메사 각각은 2 이상의 홈들 사이에 브래킷 (bracket) 되고,
    상기 메사 각각은 실질적으로 평탄한 표면인 메사 상단 표면 및 상기 홈들 중 하나와 각각 적어도 부분적으로 교차하는 복수의 메사 측벽들을 포함하며,
    상기 메사 상단 표면들은 실질적으로 동일 평면 상에 있고,
    상기 메사 상단 표면들은 반도체 동작 중에 웨이퍼를 지지하도록 구성되는, 반도체 프로세싱 장치.
  2. 제 1 항에 있어서,
    상기 페데스탈은 상기 홈들 또는 상기 메사들에 가스를 공급하는 피처들을 포함하지 않는, 반도체 프로세싱 장치.
  3. 제 1 항에 있어서,
    상기 홈들의 패턴은 제 1 축에 평행하고 제 1 축을 따라 배열된 홈들의 제 1 선형 어레이 및 제 2 축에 평행하고 제 2 축을 따라 배열된 홈들의 제 2 선형 어레이를 포함하며,
    상기 제 1 축은 상기 제 2 축에 실질적으로 직교하는, 반도체 프로세싱 장치.
  4. 제 3 항에 있어서,
    상기 홈들의 패턴은 제 1 깊이 및 제 1 폭을 갖는 복수의 깊은 홈들과, 제 2 깊이 및 제 2 폭을 갖는 복수의 얕은 홈들로 구성되고,
    상기 홈들의 제 1 선형 어레이는 2 개 이상의 깊은 홈들 및 2 개 이상의 얕은 홈들 중 하나 이상을 포함하며,
    상기 홈들의 제 2 선형 어레이는 2 개 이상의 깊은 홈들 및 2 개 이상의 얕은 홈들 중 하나 이상을 포함하며,
    상기 제 2 깊이는 상기 제 1 깊이보다 작고,
    상기 제 2 폭은 상기 제 1 폭보다 작은, 반도체 프로세싱 장치.
  5. 제 4 항에 있어서,
    2 개 이상의 깊은 홈들이 상기 제 1 선형 어레이에 포함되고,
    2 개 이상의 깊은 홈들이 상기 제 2 선형 어레이에 포함되고,
    2 개 이상의 얕은 홈들이 상기 제 1 선형 어레이에 포함되며,
    2 개 이상의 얕은 홈들이 상기 제 2 선형 어레이에 포함되는, 반도체 프로세싱 장치.
  6. 제 5 항에 있어서,
    상기 제 1 선형 어레이의 하나 이상의 얕은 홈들은 상기 제 1 선형 어레이의 인접한 깊은 홈들의 쌍 각각 사이에 포함되며,
    상기 제 2 선형 어레이의 하나 이상의 얕은 홈들은 상기 제 2 선형 어레이의 인접한 깊은 홈들의 쌍 각각 사이에 포함되는, 반도체 프로세싱 장치.
  7. 제 6 항에 있어서,
    선형 어레이 각각의 상기 깊은 홈들은 그 선형 어레이의 인접한 깊은 홈들로부터 동일하게 이격되며,
    상기 제 1 선형 어레이의 3 개의 얕은 홈들은 상기 제 1 선형 어레이의 깊은 홈들의 쌍 각각 사이에 배치되고, 실질적으로 동일하게 이격되며,
    상기 제 2 선형 어레이의 3 개의 얕은 홈들은 상기 제 2 선형 어레이의 깊은 홈들의 쌍 각각 사이에 배치되고, 실질적으로 동일하게 이격되는, 반도체 프로세싱 장치.
  8. 제 3 항 내지 제 7 항 중 어느 한 항에 있어서,
    홈 각각은 다른 홈들의 깊이 및 폭과 실질적으로 동일한 깊이 및 폭을 갖고,
    축 각각을 따라 배열된 홈 각각은 동일 축을 따라 배열된 다른 홈들로부터 동일하게 이격되는, 반도체 프로세싱 장치.
  9. 제 3 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 홈들의 상기 제 1 선형 어레이 내의 상기 홈들은 서로 실질적으로 동일한 간격으로 이격되고,
    상기 홈들의 상기 제 2 선형 어레이 내의 상기 홈들은 서로 실질적으로 동일한 간격으로 이격되는, 반도체 프로세싱 장치.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    메사 각각은 그 메사의 메사 상단 표면의 둘레를 적어도 부분적으로 형성하는 복수의 상부 에지들을 포함하며,
    상부 에지 각각은 메사 상단 표면과 메사 측벽의 교차점이고,
    하나 이상의 상부 에지들은 라운딩된 에지 및 모따기된 에지 중 하나인, 반도체 프로세싱 장치.
  11. 제 10 항에 있어서,
    실질적으로 모든 메사들의 상부 에지 각각은 라운딩된 에지 및 모따기된 에지 중 하나인, 반도체 프로세싱 장치.
  12. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    하나 이상의 홈들은 상기 페데스탈의 외주로 연장되는, 반도체 프로세싱 장치.
  13. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 홈들의 적어도 일부는 경로들의 선형 어레이, 비선형 경로들의 어레이, 곡선 경로들의 어레이, 및 프랙탈 분기 경로들의 어레이로 구성된 그룹으로부터 선택된 경로들을 따르는, 반도체 프로세싱 장치.
  14. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 웨이퍼 지지면은 산화층으로 코팅되는, 반도체 프로세싱 장치.
  15. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    가드 링을 더 포함하고,
    상기 가드 링은,
    상기 가드 링의 중심 축과 직교하는 방향으로 두께를 갖고, 상기 가드 링의 상기 중심 축에 평행 한 수직 컴포넌트를 갖는 높이를 갖는 벽과,
    상기 벽의 에지로부터 상기 중심 축을 향한 방향으로 내측으로 연장하는 플랜지를 포함하고,
    상기 플랜지는,
    상기 가드 링의 적어도 일부는 상기 페데스탈의 외경 둘레로 연장되고,
    상기 플랜지는 상기 웨이퍼의 직경보다 작은 내경을 가지며,
    상기 가드 링은 상기 페데스탈 상에 배치된 웨이퍼가 상기 중심 축에 평행하게 보았을 때 상기 플랜지의 섹션과 중첩하도록 구성되는, 반도체 프로세싱 장치.
  16. 제 15 항에 있어서,
    베이스 플레이트를 더 포함하고,
    상기 페데스탈은 상기 베이스 플레이트의 위 및 근방에 있으며,
    상기 가드 링의 상기 벽은 상기 중심 축에 평행한 방향으로 상기 페데스탈을지나 아래쪽으로 연장되고,
    상기 가드 링은 상기 가드 링의 하단 표면을 지나 연장되고 상기 하단 표면으로 하여금 제 1 비-제로 갭에 의해 상기 중심 축에 평행한 방향으로 상기 베이스 플레이트로부터 오프셋되게 하도록 상기 베이스 플레이트와 접촉하는 하나 이상의 발 영역들 (foot areas) 을 포함하며,
    상기 중심 축에 수직인 방향으로 상기 베이스 플레이트 쪽으로 대면하는 상기 가드 링의 내부 표면의 적어도 일부는 상기 내부 표면의 일부로 하여금 제 2 비-제로 갭에 의해 상기 중심 축에 수직인 방향으로 상기 베이스 플레이트로부터 오프셋되게 하도록 리세스되는, 반도체 프로세싱 장치.
  17. 제 16 항에 있어서,
    상기 가드 링은 상기 가드 링이 상기 베이스 플레이트의 중앙에 위치하도록 상기 가드 링과 상기 베이스 플레이트가 접하게 하는 발 영역 각각에 대응하는 영역 각각에서 내경을 갖는, 반도체 프로세싱 장치.
KR1020160167335A 2015-12-11 2016-12-09 웨이퍼 슬립방지 피처 및 회전방지 피처를 갖는 웨이퍼 지지 페데스탈 KR20170074760A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562266472P 2015-12-11 2015-12-11
US62/266,472 2015-12-11
US15/154,565 2016-05-13
US15/154,565 US10186448B2 (en) 2015-12-11 2016-05-13 Wafer support pedestal with wafer anti-slip and anti-rotation features

Publications (1)

Publication Number Publication Date
KR20170074760A true KR20170074760A (ko) 2017-06-30

Family

ID=59019379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160167335A KR20170074760A (ko) 2015-12-11 2016-12-09 웨이퍼 슬립방지 피처 및 회전방지 피처를 갖는 웨이퍼 지지 페데스탈

Country Status (4)

Country Link
US (1) US10186448B2 (ko)
KR (1) KR20170074760A (ko)
CN (1) CN107017196B (ko)
TW (2) TWI781597B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002671B (zh) * 2020-08-24 2024-06-11 武汉驿天诺科技有限公司 一种适用于不同尺寸的晶圆托盘装置
US20240014065A1 (en) * 2022-07-08 2024-01-11 Applied Materials, Inc. Flat susceptor with grid pattern and venting grooves on surface thereof

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006799A (en) * 1988-12-01 1991-04-09 Pfanstiehl John G Low cost magnetic coating thickness gauge with holding magnet, bias spring and holding force indicator
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance
US20030168174A1 (en) * 2002-03-08 2003-09-11 Foree Michael Todd Gas cushion susceptor system
US7017600B2 (en) * 2003-03-19 2006-03-28 Clack Corporation Faucet
KR100718017B1 (ko) * 2005-10-04 2007-05-14 송영환 진공척
JP4827569B2 (ja) * 2006-03-23 2011-11-30 大日本スクリーン製造株式会社 基板支持構造とこれを用いた熱処理装置と基板支持構造に用いられるシート状物と基板支持構造の製造方法
JP2008124050A (ja) * 2006-11-08 2008-05-29 Dainippon Screen Mfg Co Ltd 吸着ステージおよび基板処理装置
WO2009072252A1 (ja) * 2007-12-06 2009-06-11 Shin-Etsu Handotai Co., Ltd. 気相成長用サセプタおよび気相成長装置
JP5414602B2 (ja) * 2010-03-31 2014-02-12 株式会社日立ハイテクノロジーズ 検査装置
CN101866870B (zh) * 2010-05-25 2013-10-23 北京中电科电子装备有限公司 一种半导体专用设备用晶片吸附搬运机构
CN104711542B (zh) * 2013-12-12 2018-01-02 圆益Ips股份有限公司 基板支撑装置及基板处理装置
US9410249B2 (en) * 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
TWM495317U (zh) * 2014-11-11 2015-02-11 zhi-xian Wu 汽車方位燈全面發光結構改良

Also Published As

Publication number Publication date
US10186448B2 (en) 2019-01-22
CN107017196B (zh) 2020-09-01
TWI729045B (zh) 2021-06-01
TW201731017A (zh) 2017-09-01
TWI781597B (zh) 2022-10-21
US20170170051A1 (en) 2017-06-15
TW202145436A (zh) 2021-12-01
CN107017196A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
TWI815889B (zh) 具有閉環夾持力控制的即時監測
US9218997B2 (en) Electrostatic chuck having reduced arcing
KR102370610B1 (ko) 더 균일한 에지 퍼지를 갖는 기판 지지부
CN110556327B (zh) 晶片吸盘
JP6711838B2 (ja) 静電チャック表面の半径方向外側パッド設計
JP6867159B2 (ja) 縁部クリティカルディメンジョンの均一性制御用のプロセスキット
KR20170026595A (ko) 기판 이송 로봇 엔드 이펙터
US20140273460A1 (en) Passive control for through silicon via tilt in icp chamber
KR20090033049A (ko) 정전기 척 장치
KR20110018888A (ko) 가스 베어링 정전 척
KR20200090119A (ko) 통기형 서셉터
US20180204747A1 (en) Substrate support assembly having surface features to improve thermal performance
US20180033673A1 (en) Substrate support with in situ wafer rotation
KR20170074760A (ko) 웨이퍼 슬립방지 피처 및 회전방지 피처를 갖는 웨이퍼 지지 페데스탈
TWI795030B (zh) 用於減少斜面沉積的基板支撐組件及方法
EP3078762B1 (en) Susceptor, vapor deposition apparatus and vapor deposition method
KR102544974B1 (ko) 양면 처리를 위한 패터닝된 척
US20110126852A1 (en) Electrostatic chuck with an angled sidewall
KR102647177B1 (ko) 플라즈마 처리 장치
JP2008244015A (ja) 半導体製造装置用サセプタ
US11658057B2 (en) Wafer chuck
JP7192707B2 (ja) 半導体製造装置
KR102461496B1 (ko) 기판 배치 유닛
KR20170099520A (ko) 기판 트레이
TW202231131A (zh) 用於基板極端邊緣保護的環

Legal Events

Date Code Title Description
E902 Notification of reason for refusal