CN107017196B - 具有防滑和防旋转特征的晶片支撑基座 - Google Patents

具有防滑和防旋转特征的晶片支撑基座 Download PDF

Info

Publication number
CN107017196B
CN107017196B CN201611128714.6A CN201611128714A CN107017196B CN 107017196 B CN107017196 B CN 107017196B CN 201611128714 A CN201611128714 A CN 201611128714A CN 107017196 B CN107017196 B CN 107017196B
Authority
CN
China
Prior art keywords
grooves
wafer
linear array
guard ring
central axis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611128714.6A
Other languages
English (en)
Other versions
CN107017196A (zh
Inventor
彼得·科洛托夫
埃里克·H·伦茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN107017196A publication Critical patent/CN107017196A/zh
Application granted granted Critical
Publication of CN107017196B publication Critical patent/CN107017196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及具有防滑和防旋转特征的晶片支撑基座。提供了一种用于半导体处理的装置，其包括基座，所述基座包括晶片支撑表面，所述晶片支撑表面包括多个台和凹槽结构。每个台可以被界定在两个或更多个凹槽之间，每个台可以包括多个台侧壁，台侧壁至少部分地与凹槽中的一个以及与基本上是平坦的表面的台顶表面相交，台顶表面可以彼此基本上共面，并且台顶表面可以被配置为在半导体操作期间支撑晶片。

Description

具有防滑和防旋转特征的晶片支撑基座
技术领域
发明总体上涉及半导体领域，更具体涉及具有防滑和防旋转特征的晶片支撑基座。
背景技术
在半导体处理操作期间，半导体晶片可暴露于半导体处理室内的各种半导体处理环境。除了其他变化的参数之外，这样的环境还可以包括不同水平的室压强、不同种类的反应物气体、不同的温度、以及等离子体的存在或不存在。
发明内容
在一种实施方式中，可以提供一种用于半导体处理的装置。所述装置可以包括：基座，其包括晶片支撑表面，所述晶片支撑表面包括多个台(mesa)和凹槽结构。每个台可以被界定(bracket)在两个或更多个凹槽之间，每个台可以包括多个台侧壁，每个台侧壁至少部分地与所述凹槽中的一个以及与基本上是平坦表面的台顶表面相交，所述台顶表面基本上彼此共面，并且所述台顶表面可以被配置为在半导体操作期间支撑晶片。
在一些实施方式中，所述基座可以不包括向所述凹槽或所述台供应气体的特征。
在一些实施方式中，所述凹槽结构可以包括平行于第一轴线并且沿着第一轴线排列的第一线性阵列的凹槽和平行于第二轴线并且沿着第二轴线排列的第二线性阵列的凹槽，所述第一轴线基本上正交于所述第二轴线。
在一些这样的实施方式中，所述凹槽结构可以包括具有第一深度和第一宽度的多个深凹槽以及具有第二深度和第二宽度的多个浅凹槽。在这样的实施方式中，所述第一线性阵列的凹槽可以包括以下项中的一个或多个：两个或更多个深凹槽和两个或更多个浅凹槽，所述第二线性阵列的凹槽可以包括以下项中的一个或多个：两个或更多个深凹槽和两个或更多个浅凹槽，所述第二深度可以小于所述第一深度，以及所述第二宽度可以小于所述第一宽度。
在一些这样的另外的实施方式中，两个或更多个深凹槽可以被包括在所述第一线性阵列中，两个或更多个深凹槽可以被包括在所述第二线性阵列中，两个或更多个浅凹槽可以被包括在所述第一线性阵列中，以及两个或更多个浅凹槽可以被包括在所述第二线性阵列中。
在一些这样的另外的实施方式中，所述第一线性阵列中的一个或多个浅凹槽可以被包括在所述第一线性阵列中的每对相邻的深凹槽之间，以及所述第二线性阵列中的一个或多个浅凹槽可以被包括在所述第二线性阵列中的每对相邻的深凹槽之间。
在一些这样的另外的实施方式中，每个线性阵列中的所述深凹槽可以与该线性阵列中的相邻的深凹槽等距地间隔开，所述第一线性阵列中的三个浅凹槽可以位于所述第一线性阵列中的每对深凹槽之间并且可以在所述第一线性阵列中的每对深凹槽之间基本上等距地间隔开，以及所述第二线性阵列中的三个浅凹槽可以位于所述第二线性阵列中的每对深凹槽之间并且可以在所述第二线性阵列中的每对深凹槽之间基本上等距地间隔开。
在其他的这样的实施方式中，每个凹槽可以具有与其他凹槽的深度和宽度基本上相等的深度和宽度，并且沿着每个轴线排列的每个凹槽可以与沿着相同轴线排列的其他凹槽等距地间隔开。
在一些实施方式中，所述第一线性阵列的凹槽中的所述凹槽可以彼此基本上等距地间隔开，并且所述第二线性阵列的凹槽中的所述凹槽可以彼此基本上等距地间隔开。
在一些实施方式中，每个台可以包括多个上边缘，所述上边缘至少部分地形成该台的台顶表面的周边，每个上边缘可以是台顶表面和台侧壁的相交线，并且一个或多个上边缘可以是圆形的或倒角的。
在一些实施方式中，基本上所有所述台的每个上边缘可以是圆形的或倒角的。
在一些实施方式中，一个或多个凹槽可以延伸到所述基座的外周边。
在一些实施方式中，所述凹槽中的至少一些，其可以包括：线性路径的阵列，非线性路径的阵列，弯曲路径的阵列，以及分形分支路径的阵列。
在一些实施方式中，所述晶片支撑表面可以涂覆有氧化层。
在一些实施方式中，所述装置还可以包括保护环，所述保护环可以包括：壁，所述壁可以在垂直于所述保护环的中心轴线的方向上具有厚度，并且具有有平行于所述保护环的中心轴线的垂直分量的高度。所述保护环还可以包括：凸缘，其可以从所述壁的边缘沿朝向所述中心轴线的方向向内延伸。所述保护环的至少一部分可以围绕所述基座的外径延伸，所述凸缘可以具有小于所述晶片的直径的内径，以及所述保护环可以被配置为当平行于所述中心轴线观察时，使放置在所述基座上的晶片与所述凸缘的一部分重叠。
在一些这样的另外的实施方式中，所述装置还可以包括基板。所述基座可以在基板上方并靠近所述基板，所述保护环的壁可以沿平行于所述中心轴线的方向向下延伸经过所述基座，所述保护环可以包括延伸经过保护环的底表面并接触所述基板以使所述底表面在平行于中心轴线的方向上偏离所述基板第一非零间隙的一个或多个支脚区域，以及所述保护环的内表面的在垂直于中心轴线的方向上面向基板的至少一部分可以凹陷，以使所述内表面的该部分在垂直于所述中心轴线的方向上偏离所述基板第二非零间隙。
在一些这样的另外的实施方式中，所述保护环可以在与每个支脚区域对应的每个区域中具有内径，所述内径导致所述保护环和所述基板界面接合，使得所述保护环与所述基板的中心对准。
具体而言，本发明的一些方面可以阐述如下：
1.一种用于半导体处理的装置，所述装置包括：
基座，其包括晶片支撑表面，所述晶片支撑表面包括多个台和凹槽结构，其中：
每个台被界定在两个或更多个凹槽之间，
每个台包括多个台侧壁，每个台侧壁至少部分地与所述凹槽中的一个以及与基本上是平坦表面的台顶表面相交，
所述台顶表面基本上彼此共面，并且
所述台顶表面被配置为在半导体操作期间支撑晶片。
2.根据条款1所述的装置，其中所述基座不包括向所述凹槽或所述台供应气体的特征。
3.根据条款1所述的装置，其中：
所述凹槽结构包括平行于第一轴线并且沿着第一轴线排列的第一线性阵列的凹槽和平行于第二轴线并且沿着第二轴线排列的第二线性阵列的凹槽，并且
所述第一轴线基本上正交于所述第二轴线。
4.根据条款3所述的装置，其中：
所述凹槽结构包括具有第一深度和第一宽度的多个深凹槽以及具有第二深度和第二宽度的多个浅凹槽，
所述第一线性阵列的凹槽包括以下项中的一个或多个：两个或更多个深凹槽和两个或更多个浅凹槽，
所述第二线性阵列的凹槽包括以下项中的一个或多个：两个或更多个深凹槽和两个或更多个浅凹槽，
所述第二深度小于所述第一深度，以及
所述第二宽度小于所述第一宽度。
5.根据条款4所述的装置，其中：
两个或更多个深凹槽被包括在所述第一线性阵列中，
两个或更多个深凹槽被包括在所述第二线性阵列中，
两个或更多个浅凹槽包括在所述第一线性阵列中，以及
两个或更多个浅凹槽包括在所述第二线性阵列中。
6.根据条款5所述的装置，其中：
所述第一线性阵列中的一个或多个浅凹槽包括在所述第一线性阵列中的每对相邻的深凹槽之间，以及
所述第二线性阵列中的一个或多个浅凹槽包括在所述第二线性阵列中的每对相邻的深凹槽之间。
7.根据条款6所述的装置，其中：
每个线性阵列中的所述深凹槽与该线性阵列中的相邻的深凹槽等距地间隔开，
所述第一线性阵列中的三个浅凹槽位于所述第一线性阵列中的每对深凹槽之间并且在所述第一线性阵列中的每对深凹槽之间基本上等距地间隔开，以及
所述第二线性阵列中的三个浅凹槽位于所述第二线性阵列中的每对深凹槽之间并且在所述第二线性阵列中的每对深凹槽之间基本上等距地间隔开。
8.根据条款3至7中任一项所述的装置，其中：
每个凹槽具有与其他凹槽的深度和宽度基本上相等的深度和宽度，并且
沿着每个轴线排列的每个凹槽与沿着相同轴线排列的其他凹槽等距地间隔开。
9.根据条款3至7中任一项所述的装置，其中：
所述第一线性阵列的凹槽中的所述凹槽彼此基本上等距地间隔开，并且
所述第二线性阵列的凹槽中的所述凹槽彼此基本上等距地间隔开。
10.根据条款1至7中任一项所述的装置，其中：
每个台包括多个上边缘，所述上边缘至少部分地形成该台的台顶表面的周边，
每个上边缘是台顶表面和台侧壁的相交线，并且
一个或多个上边缘是以下之一：圆形的和倒角的。
11.根据条款10所述的装置，其中，基本上所有所述台的每个上边缘是以下之一：圆形的和倒角的。
12.根据条款1至7中任一项所述的装置，其中一个或多个凹槽延伸到所述基座的外周边。
13.根据条款1至7中任一项所述的装置，其中，所述凹槽中的至少一些遵循从由以下项组成的组中选择的路径：线性路径的阵列，非线性路径的阵列，弯曲路径的阵列，以及分形分支路径的阵列。
14.根据条款1至7中任一项所述的装置，其中所述晶片支撑表面涂覆有氧化层。
15.根据条款1至7中任一项所述的装置，其还包括保护环，所述保护环包括：
壁，所述壁在垂直于所述保护环的中心轴线的方向上具有厚度，并且具有有平行于所述保护环的中心轴线的垂直分量的高度，以及
凸缘，其从所述壁的边缘沿朝向所述中心轴线的方向向内延伸，其中：
所述保护环的至少一部分围绕所述基座的外径延伸，
所述凸缘具有小于所述晶片的直径的内径，以及
所述保护环被配置为当平行于所述中心轴线观察时，使放置在所述基座上的晶片与所述凸缘的一部分重叠。
16.根据条款15所述的装置，还包括基板，其中：
所述基座在所述基板上方并靠近所述基板，
所述保护环的壁沿平行于所述中心轴线的方向向下延伸经过所述基座，
所述保护环包括延伸经过保护环的底表面并接触所述基板以使所述底表面在平行于中心轴线的方向上偏离所述基板第一非零间隙的一个或多个支脚区域，以及
所述保护环的内表面的在垂直于所述中心轴线的方向上面向所述基板的至少一部分凹陷，以使所述内表面的该部分在垂直于所述中心轴线的方向上偏离所述基板第二非零间隙。
17.根据条款16所述的装置，其中所述保护环在与每个支脚区域对应的每个区域中具有内径，所述内径导致所述保护环和所述基板界面接合，使得所述保护环与所述基板的中心对准。
附图说明
图1描绘了基座的等距视图。
图2描绘了图1的基座的部分A的详细视图。
图3描绘了样品台的尖锐上边缘的轮廓图。
图4描绘了另一个样品台的示例性圆形上边缘的轮廓图。
图5描绘了图3的样品台的尖锐上边缘的氧化层生长的实例的轮廓图。
图6描绘了图4的圆形上边缘的氧化层生长的实例的轮廓图。
图7描绘了保护环的等距视图。
图8描绘了图7的保护环的偏角横截面图。
图9描绘了图1的基座的移除的截面图。
图10描绘了图9的基座的左侧的放大部分。
图11描绘了图1和图7-10中所示的保护环的偏角视图。
图12描绘了相对于基准位置的对于在基座上的40个以上晶片放置的在基座和晶片之间的相对位移的图形表示。
图13描绘了使用诸如图1所示的有凹槽的基座的对于多个晶片放置的在晶片和基座之间的相对位移的图形表示。
图14描绘了从台顶表面到图2的凹槽的示例气体流动路径。
图15描绘了图1的基座的一部分的不同细节视图。
具体实施方式
在下面的描述中，阐述了许多具体细节以便提供对所给出的构思的透彻理解。可以在没有这些具体细节中的一些或全部的情况下实践所给出的构思。在其他情况下，没有详细描述公知的处理操作，以免不必要地使所描述的构思难以理解。虽然将结合特定实现方式来描述一些构思，但是应理解，这些实现方式并不意指是限制性的。
本文描述和图解了许多构思和实现方式。虽然已经描述和图解了本文所讨论的实现方式的某些特征、属性和优点，但是应当理解，本发明的许多其他的特征、属性和优点以及不同的和/或类似的实现方式、特征、属性和优点相对于所述描述和图解是显而易见的。因此，以下实现方式仅仅是本公开的一些可能的示例。它们并不意在穷举或使本公开受限于所公开的精确形式、技术、材料和/或配置。根据本公开，许多修改和变化方案是可行的。应当理解，在不脱离本公开的范围的情况下，可以利用其他实现方式并且可以进行操作上的改变。因此，本公开的范围不仅仅限于以下描述，因为下述实现方式的描述已经是为了图解和描述的目的而给出。
重要的是，本公开既不受限于任何单个方面也不受限于实现方式，也不受限于这些方面和/或实现方式的任何单个组合和/或排列。此外，本公开的方面和/或其实现方式中的每一个可以单独使用或与其他方面和/或其实现方式中的一个或多个组合使用。为了简洁起见，这些排列和组合中的许多将不在本文中单独讨论和/或说明。
在半导体处理期间，例如厚度为1mm左右的半导体晶片，例如200mm、300mm或450mm直径的晶片，可以被支撑在半导体处理室内的基座或晶片卡盘上。这种基座通常是圆形的并且直径尺寸大于它们被设计来支撑的半导体晶片的直径。基座还可以包括多个升降销，通常为三个，它们可以沿着垂直于基座的晶片支撑平面的轴线平移，以将放置在基座上的晶片从基座的上表面(例如，晶片支撑表面)提升，(或将晶片降低到基座的上表面上)。晶片支撑表面的尺寸可以设置成基本上等于晶片，例如在与晶片直径相差在+/-5％内，或小于晶片。升降销使得晶片处理机械手可以具有刀片型末端执行器，例如，刮刀状末端执行器，以将末端执行器插入晶片下(当晶片上升时)，从而使得晶片处理机械手能将晶片往来于基座输送。
当在半导体处理室中存在气氛时通过升降销将晶片降低到基座上时，气体会被捕获在晶片和基座之间。虽然大部分被捕获的气体最终会从晶片和基座之间逸出，但是该过程不是瞬时的，这意味着，实际上，在基座(例如晶片支撑表面)和晶片之间将存在较高压强的薄的气体垫，直到足够的气体逸出，以使得被捕获的气体的压强与周围的室压强相等。晶片在漂浮于该较高压强的气体垫上时可以被较高压强的气体轻微地提升而离开基座，并且可以相对于基座旋转地和/或平移地滑动。
例如，当室压强在40-90托(Torr)范围内时，可以将晶片放置在基座的升降销上；当晶片降低到基座的晶片支撑表面上时，本发明的发明人已经确定，由于晶片的重量，被捕获在晶片下方的气体可经历增大的压强，随着较高压强的气体通过沿晶片边缘和基座的晶片支撑表面之间的间隙渗出而从晶片下方逸出，该增大的压强与室压强缓慢地达到相等。在该相等化过程期间，先前讨论的气体垫会使得晶片能相对于基座滑动。在所捕获的气体的压强与环境室压强相等之后，所捕获的气体将不再使晶片漂浮，并且晶片将搁置在基座上。
本发明的发明人已经确定，除了在将晶片放置在基座上期间在基座和晶片之间的可能的(在晶片的平面中的)相对运动之外，在晶片和基座之间还可以存在额外的相对运动，该额外的相对运动发生在晶片已经降低到基座上并且被捕获在晶片下方的气体与半导体处理室的周围压强环境(ambient pressure environment)已达到均衡的情况之后。这种附加的相对运动会例如发生在半导体处理室中的压强进一步降低时。
另外，即使大部分被捕获的气体在上述均衡过程之后已经逸出，在晶片和晶片支撑表面之间仍然会存在被捕获的少量的气体。例如，由于晶片支撑表面的表面粗糙度，在晶片和晶片支撑表面之间将存在小的间隙，其可能捕获小的气囊。在准备晶片处理操作时，可以将半导体处理室中的气体抽空，以使半导体处理室压强降低到比当晶片放置在晶片支撑表面上时的压强低得多的水平，例如约10-20mTorr。当执行这种压强降低时，无论在晶片下面仍然被捕获的是什么气体，都不可能与室中的周围压强环境达到均衡，并且因此可能形成另一个较高压强的气囊，这可能导致衬垫效应重新出现，从而使得晶片能再次漂浮并且可能相对于基座平移和旋转。虽然被捕获的气体最终将逸出并导致晶片下面的压强与减小的室压强达到相等，但是晶片可以在相等化过程进行时移动。
因此，在晶片和晶片支撑表面之间可能存在相对运动这样的半导体处理场景中存在至少两个情况。这种移动可能相当小，例如，约1-2mm或更小和/或小于0.5°的相对旋转，但是考虑到半导体特征的越来越小的特征尺寸，这种移动中的小移动越来越受到半导体制造商的关注。
本发明的发明人认识到，修改这种基座使得支撑半导体晶片的基座的晶片支撑表面包括凹槽结构，相比于没有这种凹槽的基座，可以使得被捕获在晶片和晶片支撑表面之间的气体能远远更快地排出。
图1描绘了在晶片支撑表面内具有凹槽结构的示例性基座的等距视图。在一些实现方式中，例如图1的实现方式，包含凹槽的基座100(其尺寸可以设置为支撑直径为300mm的晶片，晶片未示出)可以具有以网格状网络布置的凹槽，例如沿着第一轴线104排列的一个线性阵列的凹槽102(图1中标识了该线性阵列的凹槽102中的三个凹槽，但描绘了更多)，并且沿着垂直于第一轴线的第二轴线108排列的第二线性阵列的凹槽106(图1中也标识了该第二线性阵列的凹槽106中的三个槽，但描绘了更多)。在一些这样的实现方式中，每个阵列中的凹槽的间隔可以相等，使得凹槽形成正方形网格，但是在其他实现方式中，可以不使用这种相等的间隔。图1还描绘了围绕基座100(下面讨论)的保护环110和支撑柱112。
在一些进一步的这样的实现方式中，可以存在不同尺寸和深度的凹槽。例如，可以存在两种不同的深度和宽度的凹槽。在这种实现方式中，一种类型的凹槽可以相对浅和窄。另一种类型的凹槽可以例如明显较深和较宽。这种凹槽可以以特定方式布置，以促进气体从晶片下方快速逸出。在一些实现方式中，深凹槽可以被认为是“第一槽”，浅凹槽可以被认为是“第二槽”。
例如，凹槽可以布置成使得在每对较深凹槽之间等距地间隔开地设置三个浅凹槽。在其他实现方式中，在每对相邻的较深凹槽之间可以存在不同数量的浅凹槽，例如在每对相邻的较深凹槽之间具有2或4个浅凹槽。界定在凹槽(不管凹槽的深度/宽度如何)中的每个之间的晶片支撑表面的部分可以形成“台”，使得每个台可以包括台顶表面和台侧壁，台侧壁使台顶表面偏离界定该台的凹槽的底部。凹槽的底部也可以被认为偏离台顶表面；这些凹槽实际上是反向台。台顶表面可以彼此共面，以便当晶片被放置在晶片支撑表面上时全部基本上接触晶片(图1中的台的顶部用交叉影线图案指示)。在一些实施方式中，台顶表面可以基本上共面，这意味着台顶表面与其他台顶表面的平面可以相差+/-5度。另外，在一些实施例中，台可以是基本上平坦的，例如与平坦相差在+/-10度内。
一些台可以具有基本上正方形的形状，例如，其中台侧壁平行(+/-5度)，从而产生也具有基本上正方形形状的台顶表面。在一些实施方式中，可以包括台顶表面的一些台的形状可以是三角形、梯形或任何其他形状。例如，图1中的基座的外边缘处的一些台具有有由线性和非线性边缘限定的边界的台顶表面，例如，在一些情况下形成大致三角形的区域(虽然具有稍微弯曲的边的三角形)。
晶片可以搁置在台顶表面上，并且被捕获在晶片和晶片支撑表面之间的气体的大部分可以位于凹槽中。虽然在晶片和台顶表面之间存在少得多的气体量，但在台区域中的被捕获在晶片和晶片支撑表面之间的气体在其进入较大的凹槽体积内前仅仅必须行进到最近的凹槽那么远(与对于没有凹槽的基座一直流动到达晶片的边缘以便逸出相对立)。由于凹槽的深度，凹槽可以具有比晶片和台顶表面之间的小间隙的流导率高得多的流导率，从而使得流过凹槽的气体能流动得远远较快，因此使得在被捕获的气体和室中的环境气体之间的压强能远远更快速地达到相等。
如上所述，可以具有至少两种不同尺寸的凹槽，这样的凹槽可以用于诸如图1所示的基座中。本发明的发明人确定，可能有利的是，利用至少两种不同尺寸的凹槽以提供足够的高流导率路径，从而使得被捕获在晶片和晶片支撑表面之间的气体能快速逸出(从而防止气体被捕获并形成上述的垫)，同时减少可能被捕获在晶片之下的凹槽内的气体的总量。如果在整个基座面(例如晶片支撑表面)上使用均匀深度的凹槽，那么可能有足够的气体被捕获在凹槽中，使得这种气体在室的抽空期间膨胀会比其从凹槽逸出更快(甚至考虑到凹槽的较高流导率也如此)，从而导致衬垫效应再次出现，这是不合乎期望的。因此，本发明的发明人确定，通过使用较低流导率的通道(例如较浅的凹槽)进气到较高流导率的通道(例如，较深的凹槽)，被捕获在晶片下方的气体的总量可降低到在抽空期间被捕获的气体不产生垫效应、但仍允许被捕获在台和晶片之间的气体逸出而不形成气垫的水平。
图2示出了图1的基座的一部分的详细视图。图2的详细视图是在图1中用虚线标识并且标记为“A”的部分。两个正交的深凹槽214是可见的；如可以看到的，深凹槽214可以具有第一深度216(从台顶表面测得)和第一宽度218。在一些实施方式中，凹槽可以基本上正交，例如与正交相差在+/-5度内。在一些实现方式中，如图2所示，第一宽度218可以是深凹槽214的底部的宽度。相应地，许多浅凹槽220是可见的，并且可以具有第二深度222和第二宽度224；类似于第一宽度218，第二宽度224可以是浅凹槽220的底部的宽度。多个深凹槽中的深凹槽的深度可以彼此相等，并且在一些实施方式中可以基本上等于例如在多个深凹槽的其他深凹槽的深度(相差在+/-5％内)。例如，多个深凹槽中的每个深凹槽可以与多个深凹槽中的其他深凹槽具有相等或基本相等的深度。类似地，多个浅凹槽中的浅凹槽的深度可以彼此相等，并且在一些实施方式中可以基本上彼此相等。
凹槽可以在一个方向上(例如，平行于第一轴线104的方向上)彼此间隔开距离226，而在正交方向上(例如，平行于第二轴线108的方向上)彼此间隔开距离228，从而可以产生具有台顶表面面积(未标识)的台230，该面积例如通过第二台尺寸234乘以第一台尺寸232来计量。如本文所述，在凹槽之间(例如在深凹槽之间、在浅凹槽之间或者在浅凹槽和深凹槽之间)的间距可以是相等的间距，但是在一些实施方式中，这种间距可以基本上相等，例如与其他槽之间的间距相差在+/-5％之内；例如，浅凹槽可以间隔开大致相等的距离，并且两个这样的浅凹槽可以间隔开例如与该距离相差在+/-5％内的另一距离。在一些其他实施方式中，在凹槽之间(例如在深凹槽之间、在浅凹槽之间或者在浅凹槽和深凹槽之间)的间距可以不相等也不基本相等。
每个台顶表面可以由周边限定，该周边可以至少部分地由多个上边缘形成，上边缘是在台侧壁(未标识)和台顶表面相交的位置。如上所述，每个台由凹槽界定，因此，每个台的每个台侧壁可以是该台和界定该台的凹槽之间的边界。因为侧壁可以在台顶表面和凹槽的底部之间延伸，所以这些侧壁可以被认为是台侧壁、凹槽侧壁或台侧壁和凹槽侧壁两者。根据台的构造，上边缘可以是“尖锐”或“硬”边缘，例如两个表面之间的垂直角，例如，台顶表面和台侧壁之间的垂直角。例如，图3描绘了台的样品部分的尖锐上边缘的轮廓图。如可以看到的，台330包括上边缘340，其是台顶表面331与台侧壁342相交处的尖锐角。
在一些实施方式中，台的上边缘可以是圆形的和/或倒角的。例如，图4描绘了图3的台的样品部分的圆形上边缘的轮廓图。这里，台430包括上边缘440，上边缘440是圆形的并且形成台侧壁442的一部分；台顶面431是图中所示的在标识符括号431内的平面部分。返回参考图2，台的对应于较深凹槽的上边缘可以以半径236圆化，并且对应于较浅凹槽的台的上边缘可以是以角度238倒角化的和/或以类似方式圆化的。如图2中可进一步看到的，台的上边缘可以是圆形的和/或倒角的，使得整个台侧壁是圆形的和/或相对于平台顶表面呈倾斜角。例如，在图2中，与深凹槽214相关联的每个台侧壁是从其与平坦的台顶表面的相交处到其与深凹槽214的相交处的弯曲表面。类似地，例如，如图2所能看到的，与浅凹槽220相关联的每个台侧壁是从其与平坦的台顶表面的相交处到其与浅凹槽220的相交处的倒角表面。在一些实施方式中，大部分台可以具有圆形的/或倒角的上边缘，并且在一些这样的实施方式中，基本上全部(例如90％或更多)的台可以具有圆形的和/或倒角的上边缘。例如，图1和图2中描绘的所有台具有圆形的和/或倒角的上边缘。
在一些实现方式中，这些参数的值可以概述如下。
Figure GDA0001489367200000151
图14示出了从台顶表面到图2的凹槽的示例性的气体流动路径。示出了示例性的气囊1488，其代表位于晶片和台230之间的气囊。如上所述，来自气囊1488的气体可以沿着台230直接流入深凹槽214中，如大体上如箭头1490所示。来自气囊的气体还可以直接流入浅凹槽220内，其可以沿着浅凹槽220流动到深凹槽214，如大致如箭头1492所示。气体一旦在深凹槽中，就可向外流动，例如朝向基座的边缘流动，如箭头1490所示。应当注意，这些箭头不是实际的流动路径，而是气体可以行进的一般流动的示例。返回参考图1，可以看出，凹槽可以延伸到基座的外周边，该外周边可以被配置为允许气体离开基座。在凹槽中流动的气体可以流到基座的外边缘和/或流到排出端口中的一个。
在一些实施方式中，对应于浅凹槽的台和/或台侧壁的上边缘可以是倒角的和圆形的。在一些这样的实施方式中，与台顶表面相交的上边缘的上部可以是圆形的，而上边缘的下部可以是倒角的。另外，这种倒角可以延伸到浅凹槽的底部并与其相交；可以认为上边缘是圆形的，并且台侧壁是倒角的，例如成角度。图15描绘了图1的基座的一部分的不同细节视图。对于图15所示的浅凹槽1520，用深色阴影标识的上边缘1540是圆形的，而用浅色阴影标识的台侧壁1542是倒角的。还可以认为，圆形和倒角部分1540和1542分别是台1530的上边缘的一部分或台侧壁的一部分。例如，部分1540可以是上边缘的圆形部分，而部分1542可以是上边缘的倒角部分。无论如何，如图15所示，在浅凹槽1520的底部和台顶表面1531之间延伸的材料部分包括倒角部分，该倒角部分与浅凹槽1520的底部相交并延伸远离浅凹槽1520的底部且相交于与台顶表面1531相交的圆形部分。圆形部分1540可以具有0.020英寸的标称半径、0.005英寸的最小半径和0.1英寸的最大半径。倒角部分1542可以具有与上面讨论的项238相同的值。
基座可以由铝或其他导电材料制成，并且可以例如通过对基座(或至少面向晶片的表面)进行硬阳极氧化而涂覆有氧化层。RF功率可以被传送通过基座并且跨过氧化层以及可能存在于晶片和基座之间的任何间隙而电容耦合到晶片。这种RF功率可以在晶片处理操作期间使用，以便在晶片上方生成RF场以形成等离子体环境。氧化层可以通过提供电绝缘层来帮助防止晶片和基座表面和/或凹槽之间的高电压放电事件，例如电弧放电。在硬阳极氧化工艺中，氧化层可以从基座的外表面向内和向外生长。氧化层可以例如是约0.003英寸厚。在存在尖锐(即，硬的)边缘的区域中，远离表面生长的氧化层的部分会在垂直于外表面的方向上生长，导致沿着边缘形成的V形槽，其中该边缘位于该槽的底部。由于槽底部的氧化层可以具有比氧化层的其余部分薄得多的“向外”厚度(或没有厚度)，这会使下面的金属暴露并产生潜在的电弧放电位置。
图5描绘了图3的样品台的尖锐上边缘的氧化层生长的实例的轮廓图。可以看出，样品台330包括氧化层544的双向生长，例如在台顶表面331和台侧壁342上的硬阳极氧化涂层生长。氧化层生长的方向由标记为546的箭头标识。该生长在相邻的正交的氧化层之间在硬上边缘位置340留下小的V形谷，如图的左上方所示，并且硬上边缘340可能潜在地暴露在该谷的底部，留下潜在的电弧放电位置。为了防止这种潜在的暴露，硬上边缘340可以用圆形边缘代替。图6描绘了图4的圆形上边缘的氧化层生长的实例的轮廓图。可以看出，样品台430包括氧化层644的双向生长，例如在台顶表面431和台侧壁442上的硬阳极氧化涂层生长。然而，与图5不同，图6中描绘的圆形上边缘440可以使氧化层644生长，以便均匀地涂覆外表面，即平坦的台侧壁442、台顶表面431和圆形上边缘440，而不产生V形谷，即不产生潜在的电弧放电点。
诸如上述基座之类的基座可以用在其中离子可以轰击基座的等离子体环境中；当在晶片上发生时可能是合乎期望的这种轰击，如果其撞击晶片处理室和/或基座的部件，则可能是不合乎期望的。例如，离子轰击可能对金属材料(例如可制成基座的铝或其他金属)具有有害影响。因此，可以通过较鲁棒性的材料，例如陶瓷(当然，基座的顶表面由晶片本身保护)，保护这种易损材料免受这种轰击的影响。
一种这样的部件是保护环，其是具有从一个边缘向内辐射状延伸的凸缘的大的薄壁环。凸缘可以具有稍微小于晶片的内径，使得晶片能与凸缘重叠，这可以防止离子化的颗粒行进越过晶片的边缘并撞击基座。保护环还可以向下延伸经过基座，以便保护基座的侧面免受轰击。图7描绘了保护环的等距视图，而图8描绘了图7的保护环的偏角剖视图。从图7中可以看出，保护环110是包括壁748的薄壁环。图8示出了壁748在垂直于轴线852的方向上具有厚度850，保护环110围绕轴线852延伸。在一些实施方式中，轴线852可以是保护环110的中心轴线。壁748还可以具有高度854，高度854具有平行于轴线852的竖直分量，并且在一些实施方式中，高度(即壁748)可以平行于轴线852。厚度850和/或高度854还可以分别基本上垂直于或平行于轴线852，例如相差在+/-10度内。图8中的保护环110还包括朝向轴线852向内延伸的凸缘856，其可以被认为是保护环110的径向方向。凸缘856被示出为从壁748的边缘858延伸。凸缘856的直径860可以小于晶片(未示出)的直径。
图9描绘了图1的基座的移除的截面图。从图9中可以看出，基座100可以通过多个螺栓和螺母或者多个螺钉(统称为螺钉964，两个是可见的)被夹持到陶瓷基板962。可以看到陶瓷保护环110的一部分围绕基座100的外径(未标识)延伸，如图9所示，该部分是保护环110的壁748的大部分以及凸缘856的一部分。保护环110还可以在平行于环的轴线852的方向上延伸经过基座100并且搁置在陶瓷基板962上，如图的右侧所示。图9还描绘了已经被放置在基座100上以及基座100的一些深凹槽214上的晶片966。晶片可以被放置在基座上，使得其与凸缘856重叠并且在一些实施方式中接触凸缘856。在图9中还可以看到一个升降销968(在其他位置处可以包括至少两个其他的升降销，但是在该剖视图中不可见)，其延伸穿过基板962并且可以用于提升和/或降低晶片966离开基座100和/或到基座100上。然而，如图9中可以看到的，薄的环形体积970可以捕获在保护环110和基座100之间的气体以及一定体积的气体972被捕获在设置用于螺钉964的多个沉孔中，这可能存在这样的问题，即这些体积的气体970和972分别被大量捕获并且在由抽空室引起的气体膨胀期间不容易逸出。结果，这些体积的气体970和972会分别朝向晶片966/保护环110界面流动，这也可以用于“漂浮”晶片966并且可能导致在晶片966和基座100之间的滑动。
图10描绘了图9的基座的左侧的截面的详细视图。可以被捕获在保护环110和基座100之间的薄的环形体积的气体970，以及可以被捕获在为螺钉964提供的多个沉孔中的体积的气体972可以比图9更详细地看到。晶片966和凸缘856之间的示例性重叠也可以在图10中看到。
为了使得这种气体能排出，本发明的发明人确定修改保护环，使得其具有使保护环的底面升高而离开陶瓷基板的支脚，并且使得保护环的面向朝向陶瓷基板的内表面在其大部分区域上偏离陶瓷基板，从而将使得这种被捕获的气体容易地排出。这种示例性的保护环可以在图11中看到，图11描绘了图1和图7-10中所示的保护环的偏角视图。可以看出，保护环110具有四个“支脚区域”1174，“支脚区域”1174可以经过保护环110的底表面1176突出，使得底表面1176偏离基板962，该偏离可以被称为竖直间隙1178；在一些实施方式中，该偏离可以是大约0.03英寸。该竖直间隙1178可以在平行于中心轴线的方向上，可以是第一非零距离，并且还可以在图10中看到在位于“1178”指示符的上方和下方的两个垂直箭头之间。每个支脚区域1174可以接触基板962并且可以支撑保护环110的重量。
返回参考图11，在支脚区域1174之间的区域中，保护环1180的可以面向基板962的内部圆筒形表面的一部分可以在垂直于轴线852的方向上凹陷，从而产生在保护环1180的凹陷的内部圆筒形表面和基板962之间的环形间隙区域1182。该环形间隙区域1182可以在平行于中心轴线的方向上，可以是第二非零距离，并且可以在图10中看到位于“1182”指示符的每一侧上的两个水平箭头之间。可以被认为是气体逸出路径的竖直间隙1178和环形间隙区域1182可以产生也可以在图10和11中看到的间隙区域1184。该间隙区域1184可以使得被捕获在保护环内的任何加压气体(例如，环形体积的气体970)能容易排出，从而防止保护环110/基座100界面内的压强积聚。
保护环的在对应于支脚区域(或在其他区域中)的区域中的内径可以被设定尺寸以便与陶瓷基板接合，从而使保护环与基板中心对准，如在附图标记1186所标识的。
上文讨论的实例被测试，并且显示了晶片相对于基座的异常低的滑移量。图12描绘了相对于基准位置的对于在基座上的40个以上晶片放置的在基座和晶片之间的相对位移的图形表示，至少两个因素可以促成这样的位移：基座-晶片滑动和用于将晶片放置在基座上的机械手的精度；还可能存在由于例如用于将晶片在基座上居中的有源晶片居中系统的热膨胀效应和校准误差而造成的贡献。图12中的基座是平坦基座，即，如上所述不具有凹槽的基座。可以看出，大约75％的晶片放置表现出大于1mm的晶片位移，并且大约20％的放置表现出大于1.5mm的位移。小于5％的放置位移小于0.5mm。
图13描绘了使用诸如图1所示的有凹槽的基座的对于多个晶片放置的在晶片和基座之间的相对位移的图形表示。从数据可以清楚地看出，位移量显著减小，所有的晶片放置表现出小于1mm的位移，并且超过50％的晶片放置表现出小于0.5mm的位移，这与没有凹槽的基座相比是显著的改进。所示的小于1mm的位移被认为完全是由于晶片处理机械手的精度(以及与机械手一起使用的有源晶片居中系统中的潜在的热效应和/或校准误差)；根本不认为晶片/基座滑移已经对于在这些测试数据点中的晶片位移有贡献。
与具有平坦晶片支撑表面的基座相比，本文讨论的带凹槽的基座设计可以提供更好的性能。应当理解，本文讨论的带凹槽的基座设计可以在其中没有主动供应气体到晶片的下侧的基座中实现。例如，在一些晶片处理系统中，在处理操作期间，会在晶片和基座之间引入清扫气体和/或传热气体，例如氦气，以防止处理气体流入晶片-基座的接口区域中。这种基座也可以具有某种类型的凹槽或通道，但是它们与在处理期间供应清扫气体和/或缓冲气体的一个或多个气体入口连接。然而，与在处理操作期间主动地将气体分配到晶片的下侧以保护基座和/或促进热传导不同，在上文参照附图讨论的基座中使用的凹槽是用于不同的目的，即，在晶片放置和室抽空期间被动地消除晶片/基座滑移操作。因此，在一些配置中，本文所讨论的基座的凹槽可以放置在(除了室内的任何环境气体被自然地捕获在晶片和基座外)不具有可用于向凹槽供应气体的任何特征的基座中。
在上述的基座中，凹槽是直的；这样的槽可以容易地制造，同时仍然提供优良的防滑动性能，如在前面讨论的测试数据中所显示的。虽然如本文所讨论的在基座上使用的凹槽不限于这种直凹槽，但是其他凹槽结构机器加工可能较昂贵，并且不会提供明显更好的性能。例如，凹槽可以遵循弯曲路径或分形分支路径，但是这种路径不像上述示例中的直的凹槽那样容易制造。
在上述实施方式中，凹槽将捕获的气体传导到晶片的外周边，然后其流过保护环并进入周围室气氛中。然而，这种基座的其他变型可以包括不通向晶片边缘但是将被捕获的气体传导到位于晶片外径内的位于基座上的一个或多个端口的凹槽。这些端口可以导向在基座内的内部通道，内部通道可以将被捕获的气体传导到室的周围环境，例如，这种通道可以简单地是直接穿过基座和基板的孔以便通过基座/基板单元的背表面排出，或与基座中的径向钻孔相交以形成L形通道的盲孔。
除非本公开的上下文另有明确要求，否则在整个说明书和权利要求书中，词语“包含”，“包含有”等应被解释为与排他或穷举意义相反的包含意义；也就是说，意指“包括但不限于”。使用单数或复数的词语通常也分别包括复数或单数。当使用词语“或”来指代两个或更多个项目的列表时，该词语涵盖该词语的所有以下解释：列表中的任何项目，列表中的所有项目，以及列表中的项目的任何组合。术语“实现方式”指的是本文所描述的技术和方法的实现方式，以及体现本文所描述的结构和/或结合本文所描述的技术和/或方法的物理对象。除非另有说明，否则术语“基本上”指的是与所示值相差在+/-5％内。例如，“基本平行”是指与范围在0°和90°之间的角度相差+/-5％。

Claims (16)

1.一种用于半导体处理的装置，所述装置包括：
基座，其包括晶片支撑表面，所述晶片支撑表面包括多个台和凹槽结构，其中：
每个台被界定在两个或更多个凹槽之间，
每个台包括多个台侧壁，每个台侧壁至少部分地与所述凹槽中的一个以及与基本上是平坦表面的台顶表面相交，
所述台顶表面基本上彼此共面，并且
所述台顶表面被配置为在半导体操作期间支撑晶片，
所述凹槽结构包括平行于第一轴线并且沿着第一轴线排列的第一线性阵列的凹槽和平行于第二轴线并且沿着第二轴线排列的第二线性阵列的凹槽，
所述第一轴线基本上正交于所述第二轴线，
所述凹槽结构包括具有第一深度和第一宽度的多个深凹槽以及具有第二深度和第二宽度的多个浅凹槽，
所述第一线性阵列的凹槽包括以下项中的一个或多个：两个或更多个深凹槽和两个或更多个浅凹槽，
所述第二线性阵列的凹槽包括以下项中的一个或多个：两个或更多个深凹槽和两个或更多个浅凹槽，
所述第二深度小于所述第一深度，以及
所述第二宽度小于所述第一宽度。
2.根据权利要求1所述的装置，其中所述基座不包括向所述凹槽或所述台供应气体的特征。
3.根据权利要求1所述的装置，其中：
两个或更多个深凹槽被包括在所述第一线性阵列中，
两个或更多个深凹槽被包括在所述第二线性阵列中，
两个或更多个浅凹槽包括在所述第一线性阵列中，以及
两个或更多个浅凹槽包括在所述第二线性阵列中。
4.根据权利要求3所述的装置，其中：
所述第一线性阵列中的一个或多个浅凹槽包括在所述第一线性阵列中的每对相邻的深凹槽之间，以及
所述第二线性阵列中的一个或多个浅凹槽包括在所述第二线性阵列中的每对相邻的深凹槽之间。
5.根据权利要求4所述的装置，其中：
每个线性阵列中的所述深凹槽与该线性阵列中的相邻的深凹槽等距地间隔开，
所述第一线性阵列中的三个浅凹槽位于所述第一线性阵列中的每对深凹槽之间并且在所述第一线性阵列中的每对深凹槽之间基本上等距地间隔开，以及
所述第二线性阵列中的三个浅凹槽位于所述第二线性阵列中的每对深凹槽之间并且在所述第二线性阵列中的每对深凹槽之间基本上等距地间隔开。
6.根据权利要求3至5中任一项所述的装置，其中：
所述第一线性阵列的凹槽中的所述凹槽彼此基本上等距地间隔开，并且
所述第二线性阵列的凹槽中的所述凹槽彼此基本上等距地间隔开。
7.根据权利要求3至5中任一项所述的装置，其中：
每个台包括多个上边缘，所述上边缘至少部分地形成该台的台顶表面的周边，
每个上边缘是台顶表面和台侧壁的相交线，并且
所述上边缘中的一个或多个是以下之一：圆形的和倒角的。
8.根据权利要求7所述的装置，其中，基本上所有所述台的每个上边缘是以下之一：圆形的和倒角的。
9.根据权利要求3至5中任一项所述的装置，其中所述凹槽中的一个或多个延伸到所述基座的外周边。
10.根据权利要求3至5中任一项所述的装置，其中所述晶片支撑表面涂覆有氧化层。
11.根据权利要求3至5中任一项所述的装置，其还包括保护环，所述保护环包括：
壁，所述壁在垂直于所述保护环的中心轴线的方向上具有厚度，并且具有有平行于所述保护环的中心轴线的垂直分量的高度，以及
凸缘，其从所述壁的边缘沿朝向所述中心轴线的方向向内延伸，其中：
所述保护环的至少一部分围绕所述基座的外径延伸，
所述凸缘具有小于所述晶片的直径的内径，以及
所述保护环被配置为当平行于所述中心轴线观察时，使放置在所述基座上的晶片与所述凸缘的一部分重叠。
12.根据权利要求11所述的装置，还包括基板，其中：
所述基座在所述基板上方并靠近所述基板，
所述保护环的壁沿平行于所述中心轴线的方向向下延伸经过所述基座，
所述保护环的壁还包括壁底表面，
所述保护环还包括延伸经过所述壁底表面的一个或多个支脚区域，每一个支脚区域包括支脚区域底表面，所述支脚区域底表面在平行于所述中心轴线的方向上偏离所述壁底表面，并且所述一个或多个支脚区域接触所述基板以使所述壁底表面在平行于中心轴线的方向上偏离所述基板第一非零间隙，以及
所述保护环的内表面的在垂直于所述中心轴线的方向上面向所述基板的至少一部分凹陷，以使所述内表面的该部分在垂直于所述中心轴线的方向上偏离所述基板第二非零间隙。
13.根据权利要求12所述的装置，其中所述保护环在与每个支脚区域对应的每个区域中具有内径，所述内径导致所述保护环和所述基板界面接合，使得所述保护环与所述基板的中心对准。
14.一种用于半导体处理的装置，所述装置包括：
基座，其包括晶片支撑表面，所述晶片支撑表面包括多个台和凹槽结构，和
保护环，所述保护环包括：
壁，所述壁在垂直于所述保护环的中心轴线的方向上具有厚度，所述壁具有有平行于所述保护环的中心轴线的垂直分量的高度，并且所述壁具有壁底表面，
凸缘，其从所述壁的边缘沿朝向所述中心轴线的方向向内延伸，
延伸经过所述壁底表面的一个或多个支脚区域，每一个支脚区域包括支脚区域底表面，所述支脚区域底表面在平行于所述中心轴线的方向上偏离所述壁底表面，其中：
每个台被界定在两个或更多个凹槽之间，
每个台包括多个台侧壁，每个台侧壁至少部分地与所述凹槽中的一个以及与基本上是平坦表面的台顶表面相交，
所述台顶表面基本上彼此共面，
所述台顶表面被配置为在半导体操作期间支撑晶片，
所述保护环的至少一部分围绕所述基座的外径延伸，
所述凸缘具有小于所述晶片的直径的内径，
所述保护环被配置为当平行于所述中心轴线观察时，使放置在所述基座上的晶片与所述凸缘的一部分重叠。
15.根据权利要求14所述的装置，还包括基板，其中：
所述基座在所述基板上方并靠近所述基板，
所述保护环的壁沿平行于所述中心轴线的方向向下延伸经过所述基座，
所述保护环的壁还包括壁底表面，
所述保护环还包括延伸经过所述壁底表面的一个或多个支脚区域，每一个支脚区域包括支脚区域底表面，所述支脚区域底表面在平行于所述中心轴线的方向上偏离所述壁底表面，并且所述一个或多个支脚区域接触所述基板以使所述壁底表面在平行于中心轴线的方向上偏离所述基板第一非零间隙，以及
所述保护环的内表面的在垂直于所述中心轴线的方向上面向所述基板的至少一部分凹陷，以使所述内表面的该部分在垂直于所述中心轴线的方向上偏离所述基板第二非零间隙。
16.根据权利要求15所述的装置，其中所述保护环在与每个支脚区域对应的每个区域中具有内径，所述内径导致所述保护环和所述基板界面接合，使得所述保护环与所述基板的中心对准。
CN201611128714.6A 2015-12-11 2016-12-09 具有防滑和防旋转特征的晶片支撑基座 Active CN107017196B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562266472P 2015-12-11 2015-12-11
US62/266,472 2015-12-11
US15/154,565 US10186448B2 (en) 2015-12-11 2016-05-13 Wafer support pedestal with wafer anti-slip and anti-rotation features
US15/154,565 2016-05-13

Publications (2)

Publication Number Publication Date
CN107017196A CN107017196A (zh) 2017-08-04
CN107017196B true CN107017196B (zh) 2020-09-01

Family

ID=59019379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611128714.6A Active CN107017196B (zh) 2015-12-11 2016-12-09 具有防滑和防旋转特征的晶片支撑基座

Country Status (4)

Country Link
US (1) US10186448B2 (zh)
KR (1) KR20170074760A (zh)
CN (1) CN107017196B (zh)
TW (2) TWI729045B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002671A (zh) * 2020-08-24 2020-11-27 台州市老林装饰有限公司 一种适用于不同尺寸的晶圆托盘装置
US20240014065A1 (en) * 2022-07-08 2024-01-11 Applied Materials, Inc. Flat susceptor with grid pattern and venting grooves on surface thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718017B1 (ko) * 2005-10-04 2007-05-14 송영환 진공척
CN101866870A (zh) * 2010-05-25 2010-10-20 中国电子科技集团公司第四十五研究所 一种半导体专用设备用晶片吸附搬运机构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006799A (en) * 1988-12-01 1991-04-09 Pfanstiehl John G Low cost magnetic coating thickness gauge with holding magnet, bias spring and holding force indicator
US6264467B1 (en) * 1999-04-14 2001-07-24 Applied Materials, Inc. Micro grooved support surface for reducing substrate wear and slip formation
US6634882B2 (en) * 2000-12-22 2003-10-21 Asm America, Inc. Susceptor pocket profile to improve process performance
US20030168174A1 (en) * 2002-03-08 2003-09-11 Foree Michael Todd Gas cushion susceptor system
US7017600B2 (en) * 2003-03-19 2006-03-28 Clack Corporation Faucet
JP4707593B2 (ja) * 2006-03-23 2011-06-22 大日本スクリーン製造株式会社 熱処理装置と基板吸着方法
JP2008124050A (ja) * 2006-11-08 2008-05-29 Dainippon Screen Mfg Co Ltd 吸着ステージおよび基板処理装置
JP5158093B2 (ja) * 2007-12-06 2013-03-06 信越半導体株式会社 気相成長用サセプタおよび気相成長装置
JP5414602B2 (ja) * 2010-03-31 2014-02-12 株式会社日立ハイテクノロジーズ 検査装置
CN104711542B (zh) * 2013-12-12 2018-01-02 圆益Ips股份有限公司 基板支撑装置及基板处理装置
US9410249B2 (en) * 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
TWM495317U (zh) * 2014-11-11 2015-02-11 zhi-xian Wu 汽車方位燈全面發光結構改良

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718017B1 (ko) * 2005-10-04 2007-05-14 송영환 진공척
CN101866870A (zh) * 2010-05-25 2010-10-20 中国电子科技集团公司第四十五研究所 一种半导体专用设备用晶片吸附搬运机构

Also Published As

Publication number Publication date
US10186448B2 (en) 2019-01-22
KR20170074760A (ko) 2017-06-30
US20170170051A1 (en) 2017-06-15
TWI729045B (zh) 2021-06-01
TWI781597B (zh) 2022-10-21
TW201731017A (zh) 2017-09-01
TW202145436A (zh) 2021-12-01
CN107017196A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
EP3084818B1 (en) Substrate support apparatus having reduced substrate particle generation
KR102509442B1 (ko) 기판 이송 로봇 엔드 이펙터
US20130155569A1 (en) High Conductivity Electrostatic Chuck
JP6867159B2 (ja) 縁部クリティカルディメンジョンの均一性制御用のプロセスキット
KR20090033049A (ko) 정전기 척 장치
KR20110018888A (ko) 가스 베어링 정전 척
KR20090033048A (ko) 정전기 척 장치
CN107017196B (zh) 具有防滑和防旋转特征的晶片支撑基座
JP5243465B2 (ja) プラズマ処理装置
US20160230269A1 (en) Radially outward pad design for electrostatic chuck surface
CN111180370A (zh) 晶圆承载托盘及半导体加工设备
JP2013153171A (ja) プラズマ処理装置及びプラズマ処理方法
JP2020520097A (ja) 斜面エッチングプロファイル制御
TWI795030B (zh) 用於減少斜面沉積的基板支撐組件及方法
KR20120116923A (ko) 각진 측벽을 가진 정전 척
KR102647177B1 (ko) 플라즈마 처리 장치
TW202231131A (zh) 用於基板極端邊緣保護的環
KR20170099520A (ko) 기판 트레이
JP2023527691A (ja) ガス流特徴部を有する静電チャック、及び関連する方法
CN105993070B (zh) 支撑基板的装置以及操作静电夹的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant