KR20170099520A - 기판 트레이 - Google Patents

기판 트레이 Download PDF

Info

Publication number
KR20170099520A
KR20170099520A KR1020160021660A KR20160021660A KR20170099520A KR 20170099520 A KR20170099520 A KR 20170099520A KR 1020160021660 A KR1020160021660 A KR 1020160021660A KR 20160021660 A KR20160021660 A KR 20160021660A KR 20170099520 A KR20170099520 A KR 20170099520A
Authority
KR
South Korea
Prior art keywords
tray
substrate
substrate tray
shield
present
Prior art date
Application number
KR1020160021660A
Other languages
English (en)
Inventor
홍사인
장동현
박천웅
이기수
명주
김두식
김재호
유종현
Original Assignee
주식회사 탑 엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 탑 엔지니어링 filed Critical 주식회사 탑 엔지니어링
Priority to KR1020160021660A priority Critical patent/KR20170099520A/ko
Publication of KR20170099520A publication Critical patent/KR20170099520A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67784—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations using air tracks
    • H01L21/6779—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations using air tracks the workpieces being stored in a carrier, involving loading and unloading

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 다수의 기판을 탑재하여 반도체 공정을 수행하는 기판 트레이에 대한 것이다. 본 발명은, 기판을 로딩하는 적어도 하나의 포켓; 및 상부면의 적어도 일부를 차폐하는 트레이 차폐부;를 포함하는 기판 트레이를 제공한다.

Description

기판 트레이 {SUBSTRATE TRAY}
본 발명은 다수의 기판을 탑재하여 반도체 공정을 수행하는 기판 트레이에 대한 것이다. 더욱 상세하게는, 본 발명은 트레이의 상부면을 차폐함으로써 공정 수율을 향상시키는 기판 트레이에 대한 것이다.
복수의 기판에 대한 반도체 공정을 수행하기 위하여 기판이 노출되는 복수의 포켓이 형성된 기판 트레이가 사용된다.
일례로서, 대한민국 공개특허공보 제10-2011-0077574호(2011.07.07. 공개)는 복수의 웨이퍼를 용이하게 수납하고 처리 공정 중에 웨이퍼의 효과적인 냉각과 불순물 발생을 최소화하는 일체형 웨이퍼 트레이를 개시한다. 상기 공개특허에서는 클램핑 개구를 포함하는 상부 트레이와, 상부면에 웨이퍼를 안착하는 가압 융기부를 구비한 하부 트레이를 포함하는 일체형 웨이퍼 트레이를 개시한다.
또한, 일본 공개특허공보 특개2006-066417호(2006.03.09. 공개)는 기판 흡착용 정전 척의 상부에 여러 장의 기판을 이송하는 기판 이송용 트레이를 이용하여 기판을 재치하는 구성을 개시한다.
이러한 기판 트레이에 있어서, 상부로 노출되는 트레이는 열전달을 고려하여 알루미늄과 같은 금속 재질로 이루어지거나, 때로는 세라믹 재질로 이루어지기도 한다.
한편, 기판 처리 공정으로서, 기판 상에 박막을 형성하거나 원하는 패턴으로 가공하기 위하여 플라즈마(Plasma)를 이용하는 경우가 있다. 플라즈마를 이용한 기판 처리의 대표적인 예로서, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition : PECVD) 공정과 플라즈마 식각(Plasma Etching) 공정을 들 수 있다.
플라즈마 식각 공정을 이용하는 일례로서, 패턴형 사파이어 기판(Patterned Sapphire Substrate : PSS) 제작 공정이 있다. PSS 공정에서는 사파이어 기판의 상부에 포토 레지스트(PR) 패턴을 형성한 후, 식각 공정을 통해 원하는 패턴을 사파이어 기판 상에 형성한다. 이 때, 우수한 공정 결과를 위해서는 식각된 패턴의 높이(Height)와 너비(Width)의 비율이나 크기가 중요하다.
그런데, 본 발명자들은 현재의 기판 트레이의 경우에는 식각된 패턴의 크기나 비율을 향상시키는 것에 어려움이 있다는 문제로부터, 기판 트레이를 개선함으로써 기판 처리 결과를 향상시킬 수 있음을 확인하였다.
본 발명은, 기판을 공정이 수행되는 공정 챔버로 이송하는 기판 트레이로서, 기판에 대한 공정 처리의 결과를 향상시킬 수 있는 기판 트레이를 제공하는 것을 목적으로 한다.
본 발명은, 기판을 로딩하는 적어도 하나의 포켓; 및 상부면의 적어도 일부를 차폐하는 트레이 차폐부;를 포함하는 기판 트레이를 제공한다.
일 실시예에 있어서, 상기 트레이 차폐부는, 내열성 재질로 이루어질 수 있다.
또한, 상기 트레이 차폐부는, 폴리이미드 재질로 이루어질 수 있다.
일 실시예에 있어서, 상기 기판 트레이의 상부면에는 요홈이 형성되고 상기 트레이 차폐부는 상기 요홈에 장착되거나 도포될 수 있다.
일 실시예에 있어서, 상기 기판 트레이에는 상하로 관통된 장착공이 형성되고, 상기 장착공에는 상기 트레이 차폐부가 블록 형태로 삽입될 수 있다. 상기 장착공은 상부면이 하부면보다 넓게 형성될 수 있다.
또한, 상기 기판 트레이는 금속 재질로 이루어질 수 있다.
상기 트레이 차폐부는 상기 기판 트레이의 상부면의 면적 중 10% 이상 70% 이하의 면적을 차지하도록 상기 기판 트레이에 배치될 수 있다.
바람직하게, 상기 트레이 차폐부는 상기 기판 트레이의 상부면의 면적 중 15% 이상 50% 이하의 면적을 차지하도록 상기 기판 트레이에 배치될 수 있다.
본 발명에 따르면, 기판 트레이의 상부 노출면의 일부를 차폐함으로써 기판 처리 공정 효율을 향상시킬 수 있다.
또한, 본 발명의 일 실시예에 따르면, 기판 식각 공정에 있어서 식각된 패턴의 높이와 너비의 비율을 개선하거나 그 크기를 향상시킬 수 있다. 일례로 LED 제조를 위한 PSS 식각 수율을 향상시킴으로써 LED 칩의 휘도를 향상시킬 수 있다.
도 1은 통상적인 기판 트레이의 상면을 도시한 도면이다.
도 2는 기판 트레이의 포켓 중 하나에 테스트 기판을 로딩하고 나머지 포켓에는 더미 기판을 로딩하여 플라즈마 식각 공정을 수행한 결과를 도시한 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 기판 트레이의 평면도이다.
도 4는 본 발명의 바람직한 실시예에 따른 기판 트레이에 있어서 트레이 차폐부의 변화에 따른 공정 결과를 도시한 도면이다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 기판 트레이의 구성을 도시한 단면도이다.
도 6은 본 발명의 바람직한 또 다른 실시예에 따른 기판 트레이의 구성을 도시한 단면도이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 또한, 이하에서 본 발명의 바람직한 실시예를 설명할 것이나, 본 발명의 기술적 사상은 이에 한정하거나 제한되지 않고 당업자에 의해 변형되어 다양하게 실시될 수 있음은 물론이다.
본 발명은 기판 트레이에 대한 것으로서, 기판 트레이는 개구(포켓)를 통해 기판을 노출시키는 상부 트레이와, 상기 상부 트레이의 하부에 결합되어 상부 트레이와의 사이에 기판을 고정하는 하부 트레이를 포함하여 구성될 수 있다. 이러한 기판 트레이는 복수의 기판을 이송한 상태로 공정 챔버의 기판 지지대(또는 서셉터) 상부에 안착될 수 있다. 또한, 본 발명에 따른 기판 트레이는 기판을 이송하여 기판 지지대(또는 척) 상부에 안착시키고 노출된 기판을 제외한 기판 지지대의 상부면을 덮는 형태로 공정 챔버에 구비되는 것일 수 있다. 따라서, 이하의 설명에서, 기판 트레이는 상부 트레이와 하부 트레이의 결합으로 이루어지는 것뿐만 아니라 단일의 판 형태로 구성되는 것을 모두 포함하는 개념으로 이해되어야 한다.
식각 조건 실험
본 발명자들은 기판 트레이의 조건에 따른 공정 결과를 확인하기 위하여 먼저 복수의 포켓을 갖는 기판 트레이의 어느 하나의 포켓에는 실험 결과를 테스트하기 위한 기판을 로딩하고 나머지 포켓에는 더미 기판을 로딩하였다.
도 1은 통상적인 기판 트레이의 상면을 도시한 도면이다.
기판 트레이(100)에는 복수의 포켓(102)이 형성된다. 복수의 포켓(102)에는 기판이 로딩될 수 있다. 도 1에서는 27개의 포켓(102)을 예시하였다.
기판 트레이(100)의 1번 포켓(#1)에는 테스트를 위한 테스트 기판을 로딩하고, 나머지 포켓(#2 ~ #27)에는 더미 기판을 로딩하였다. 기판으로는 사파이어 웨이퍼를 사용하였다. 테스트 기판은 사파이어 웨이퍼의 상부에 포토 레지스트(Photo Restist : PR) 패턴을 형성하여 준비하였다. 더미 기판으로는, 사파이어 웨이퍼만 있는 민자 더미, 사파이어 웨이퍼의 상부에 PR 코팅만 하고 노광은 하지 않은 코팅 더미, 및 사파이어 웨이퍼의 상부에 PR 코팅을 한 후 노광을 한 패턴 더미의 세 종류를 사용하였다. 공정 챔버는 유도결합형 플라즈마(Inductive Coupled Plasma : ICP) 타입이며, 테스트 기판과 더미 기판을 로딩한 기판 트레이(100)를 공정 챔버에 안치하고 플라즈마 식각 공정을 수행하였다.
기판 트레이(100)의 1번 포켓(#1)에 테스트 기판을 로딩하고, 나머지 포켓에 1)민자 더미를 로딩한 경우, 2)패턴 더미를 로딩한 경우, 3)코팅 더미를 로딩한 경우의 3가지 경우에 대하여 플라즈마 식각 공정을 수행한 결과가 도 2에 나타나 있다.
각각의 경우에, 공정 조건은 동일하고 2300 초의 공정 시간 동안 플라즈마 식각을 수행하였다. 2 inch의 사파이어 웨이퍼가 사용되었으며, 테스트 기판에 사용된 PR 패턴은 상부 폭이 2.02 ㎛, 하부 폭이 2.32 ㎛이며, 높이는 2.47 ㎛이었다.
도 2를 참조하면, 동일한 공정 조건에서 기판 트레이(100)의 더미 기판만 변경하여 플라즈마 식각을 수행한 테스트 기판의 식각 결과를 확인할 수 있다. 식각된 결과물은 높이(Heigh)/(폭)Widht의 비가 클수록, 높이(Height) 및 폭(Width)의 크기가 클수록 좋다. 이에 따라 도 2에서는 코팅 더미를 사용한 3)의 경우가 좀더 우수한 식각 프로파일을 형성한 것으로 볼 수 있다.
도 2에서와 같은 식각 실험 결과로부터, 기판 트레이(100)의 모든 포켓(102)에 식각을 수행한 실제 기판을 로딩한 경우에도 도 2의 세번째와 같이 코팅 더미를 사용한 경우와 같은 식각 프로파일을 형성하는 방안이 고려되었다. 이에 본 발명에서는 기판 트레이의 상부면을 차폐함으로써 기판에 대한 식각 프로파일 형성을 유리하게 할 수 있음을 제시한다.
상부면 차폐 기판 트레이
도 3은 본 발명의 바람직한 실시예에 따른 기판 트레이의 평면도이다.
본 발명의 바람직한 실시예에 따른 기판 트레이(200)는, 복수의 포켓(202)을 구비하고, 기판 트레이(200)의 상면에는 기판 트레이(200)의 상면을 적어도 일부 차폐하는 트레이 차폐부(204)가 형성됨을 특징으로 한다.
트레이 차폐부(204)는 비금속의 내열성 재질로 이루어질 수 있다. 일 실시예에 있어서, 트레이 차폐부(204)는 폴리이미드(Polyimide)나 실리콘(Silicone)과 같은 재질을 사용할 수 있다.
플라즈마를 이용한 반도체 공정에서, 기판 트레이(200)의 상부면은 플라즈마에 노출된다. 기판 트레이(200)의 노출된 부분은 공정 조건에 영향을 줄 수 있다. 기판 트레이(200)가 알루미늄이나 SUS와 같은 금속 재질로 이루어진 경우에 공정에 영향이 있는 것으로 보이며, 기판 트레이(200)의 상부면이 세라믹 등으로 이루어진 경우에도 어느 정도 영향이 있는 것으로 보인다.
상기 트레이 차폐부(204)를 형성함에 있어서, 폴리이미드 재질로 이루어진 소위 캡톤(Kapton) 테이프를 기판 트레이(200) 상면에 부착하는 것도 가능할 수 있다.
트레이 차폐부(204)는 기판 트레이(200)의 상부면에 있어서, 포켓(202)을 제외한 면적 중 적어도 일부에 형성된다. 그런데, 트레이 차폐부(204)가 기판 트레이(200)의 포켓(202)을 제외한 면적에서 차지하는 비중은 기판에 대한 공정 결과에 영향을 줄 수 있음이 확인되었다.
도 4는 본 발명의 바람직한 실시예에 따른 기판 트레이에 있어서 트레이 차폐부의 변화에 따른 공정 결과를 도시한 도면이다.
도 2에서와 같이, 기판 트레이(200)의 1번 포켓(#1)에 테스트 기판을 로딩한다. 기판 트레이(200)의 나머지 포켓에는 패턴 더미를 로딩하여 도 2와 동일한 조건에서 플라즈마 식각을 수행하였다.
도 4에서 좌측은, 기판 트레이(200)의 상부면에 트레이 차폐부(204)로서 캡톤 테이프를 기판 트레이(200)의 상부 면적(포켓 부분은 제외)의 25%에 해당하는 면적에 부착한 상태의 공정 조건과 공정 결과이다. 도 4의 중앙은, 기판 트레이(200)의 상부면에 트레이 차폐부(204)로서 캡톤 테이프를 기판 트레이(200)의 상부 면적(포켓 부분은 제외)의 50%에 해당하는 면적에 부착한 상태의 공정 조건과 공정 결과이다. 또한, 도 4의 우측은, 기판 트레이(200)의 상부면에 트레이 차폐부(204)로서 캡톤 테이프를 기판 트레이(200)의 상부 면적(포켓 부분은 제외)의 100%에 해당하는 면적에 부착한 상태의 공정 조건과 공정 결과이다.
도 4에 도시된 결과를 도 2의 결과와 비교하면, 캡톤 테이프를 기판 트레이(200)에 25% 면적으로 부착한 결과가 도 2에서 코팅 더미를 사용한 우측의 결과와 유사하게 나타났음을 확인할 수 있다.
도 4의 중앙과 우측의 결과에서 보는 바와 같이, 캡톤 테이프의 면적이 커짐에 따라 식각 프로파일의 높이(Height)와 폭(Width)도 커짐을 확인할 수 있다. 다만, 캡톤 테이프의 면적이 커짐에 따라 식각 프로파일의 형상은 삼각형에서 종 형상으로 변화된다. 본 실시예에서, 식각 프로파일이 종 형상으로 변화하는 것은 식각에 따른 효과가 좋지 않다. 따라서, 캡톤 테이프가 기판 트레이(200)을 차폐하는 면적은 적절히 조절될 필요가 있다.
추가적인 실험 결과, 캡톤 테이프가 기판 트레이(200)를 차폐하는 면적이 10%보다 작은 경우에는 식각 프로파일의 높이와 폭의 비율이나 크기가 작아져 좋지 않다. 반대로 캡톤 테이프가 기판 트레이(200)를 차폐하는 면적이 70% 이상인 경우에는 식각 프로파일이 도 4의 우측에 가까와져 바람직하지 않다.
따라서, 본 발명에 있어서, 기판 트레이(200)의 상부면을 차폐하는 트레이 차폐부(204)는 기판 트레이(200)의 포켓을 제외한 상부 면적의 10 내지 70%인 것이 바람직하며, 15 내지 50%인 경우에는 더욱 바람직한 식각 결과를 나타냄을 확인하였다.
트레이 차폐부(204)는 위에서 설명된 바와 같이 캡톤 테이프와 같은 내열성 테이프 형태로 기판 트레이(200)의 상부면에 소정 영역 부착됨으로서 기판 트레이(200)의 상부면을 차폐할 수 있다.
그러나 본 발명의 실시에 있어서 트레이 차폐부(204)는 다른 방식으로 구현되는 것도 가능하다.
도 5는 본 발명의 바람직한 다른 실시예에 따른 기판 트레이의 구성을 도시한 단면도이다.
도 5를 참조하면, 기판 트레이(200)의 상부면에는 요홈(206)이 형성될 수 있다. 상기 요홈(206)은 기판 트레이(200)를 프레스 공정으로 제조하면서 형성되거나 절삭 등의 방식으로 형성될 수 있다. 요홈(206)의 평면 형상은 띠 형태, 원형이나 다각형 형태 등 다양하게 구성될 수 있다.
상기 요홈(206)에는 트레이 차폐부(204)가 삽입되거나, 접착되거나, 도포될 수 있다. 요홈(206)에 장착된 트레이 차폐부(204)는 사용시 마모나 오염 등이 된 경우 교환될 수 있다.
도 6은 본 발명의 바람직한 또 다른 실시예에 따른 기판 트레이의 구성을 도시한 단면도이다.
도 6을 참조하면, 기판 트레이(200)에는 상하를 관통하는 장착공(208)이 형성된다. 장착공(208)은 필요에 따라 그 상부 면적 및 기판 트레이(200)에 형성되는 개수가 조절될 수 있다.
상기 장착공(208)에는 블록 형태의 트레이 차폐부(204)가 끼워질 수 있다. 블록 형태의 트레이 차폐부(204)가 기판 트레이(200)의 하부로 이탈되는 것을 방지하기 위하여 장착공(208)은 상부면이 하부면보다 크게, 즉 단면이 마름모 형태로 형성될 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위 내에서 다양한 수정, 변경 및 치환이 가능할 것이다. 따라서, 본 발명에 개시된 실시예 및 첨부된 도면들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예 및 첨부된 도면에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200 : 기판 트레이
102, 202 : 포켓
204 : 트레이 차폐부
206 : 요홈
208 : 장착공

Claims (9)

  1. 기판을 로딩하는 적어도 하나의 포켓; 및
    상부면의 적어도 일부를 차폐하는 트레이 차폐부;
    를 포함하는 기판 트레이.
  2. 제 1 항에 있어서,
    상기 트레이 차폐부는, 내열성 재질로 이루어진 것을 특징으로 하는 기판 트레이.
  3. 제 2 항에 있어서,
    상기 트레이 차폐부는, 폴리이미드 재질로 이루어진 것을 특징으로 하는 기판 트레이.
  4. 제 1 항에 있어서,
    상기 기판 트레이의 상부면에는 요홈이 형성되고 상기 트레이 차폐부는 상기 요홈에 장착되거나 도포되는 것을 특징으로 하는 기판 트레이.
  5. 제 1 항에 있어서,
    상기 기판 트레이에는 상하로 관통된 장착공이 형성되고, 상기 장착공에는 상기 트레이 차폐부가 블록 형태로 삽입되는 것을 특징으로 하는 기판 트레이.
  6. 제 5 항에 있어서,
    상기 장착공은 상부면이 하부면보다 넓은 것을 특징으로 하는 기판 트레이.
  7. 제 2 항에 있어서,
    상기 기판 트레이는 금속 재질로 이루어진 것을 특징으로 하는 기판 트레이.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 트레이 차폐부는 상기 기판 트레이의 상부면의 면적 중 10% 이상 70% 이하의 면적을 차지하도록 상기 기판 트레이에 배치되는 것을 특징으로 하는 기판 트레이.
  9. 제 8 항에 있어서,
    상기 트레이 차폐부는 상기 기판 트레이의 상부면의 면적 중 15% 이상 50% 이하의 면적을 차지하도록 상기 기판 트레이에 배치되는 것을 특징으로 하는 기판 트레이.
KR1020160021660A 2016-02-24 2016-02-24 기판 트레이 KR20170099520A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160021660A KR20170099520A (ko) 2016-02-24 2016-02-24 기판 트레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160021660A KR20170099520A (ko) 2016-02-24 2016-02-24 기판 트레이

Publications (1)

Publication Number Publication Date
KR20170099520A true KR20170099520A (ko) 2017-09-01

Family

ID=59923981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160021660A KR20170099520A (ko) 2016-02-24 2016-02-24 기판 트레이

Country Status (1)

Country Link
KR (1) KR20170099520A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102476658B1 (ko) * 2021-08-18 2022-12-13 김은숙 밸런스 보완작업이 간편한 반도체 웨이퍼 척

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102476658B1 (ko) * 2021-08-18 2022-12-13 김은숙 밸런스 보완작업이 간편한 반도체 웨이퍼 척

Similar Documents

Publication Publication Date Title
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP4669476B2 (ja) 半導体製造時にウェハを支持するホルダ
JP6320505B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP6450763B2 (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP4878109B2 (ja) 基板移載システムおよび基板移載方法
US6992876B1 (en) Electrostatic chuck and its manufacturing method
US20140154869A1 (en) Method and Apparatus for Plasma Dicing a Semi-conductor Wafer
JP2022071086A (ja) エッジリングの位置決めおよびセンタリング機構を組み込んだプラズマシース調整のための交換可能および／または折りたたみ式エッジリングアセンブリ
KR20090086333A (ko) 반도체 소자용 클램핑 기구
JP2019197899A (ja) 半導体ウエハをプラズマ・ダイシングするための方法及び装置
KR20010092914A (ko) 섀도우 링을 구비하는 정전척
TWI748103B (zh) 基板的加工方法
KR20170102008A (ko) 기판 이송 메커니즘들
JP2011114178A (ja) プラズマ処理装置及びプラズマ処理方法
JP2008199017A (ja) チャックアセンブリ及びそれを用いた高密度プラズマ装置
TWI762978B (zh) 用於多層之靜電吸盤之接地機構及相關之方法
US6258227B1 (en) Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
US5863396A (en) Method and apparatus for fabricating a wafer spacing mask on a substrate support chuck
JP4906012B2 (ja) 静電チャック
KR100976369B1 (ko) 반도체 제조에 사용되는 웨이퍼 보트
KR20170099520A (ko) 기판 트레이
KR20070017255A (ko) 플라즈마 장치의 반도체 기판 고정 장치
JP4843731B2 (ja) 真空処理装置
KR20040098548A (ko) 웨이퍼 받침대 커버
US20240136159A1 (en) Metallic Shield For Stable Tape-Frame Substrate Processing