KR20170045083A - 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법 - Google Patents

배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법 Download PDF

Info

Publication number
KR20170045083A
KR20170045083A KR1020150177265A KR20150177265A KR20170045083A KR 20170045083 A KR20170045083 A KR 20170045083A KR 1020150177265 A KR1020150177265 A KR 1020150177265A KR 20150177265 A KR20150177265 A KR 20150177265A KR 20170045083 A KR20170045083 A KR 20170045083A
Authority
KR
South Korea
Prior art keywords
gas
patterns
forming
tunnel junction
magnetic
Prior art date
Application number
KR1020150177265A
Other languages
English (en)
Other versions
KR102449182B1 (ko
Inventor
서재훈
김종규
오정익
김인호
박종철
백광현
양현우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US15/227,334 priority Critical patent/US10236442B2/en
Priority to CN201610900409.8A priority patent/CN106972098B/zh
Publication of KR20170045083A publication Critical patent/KR20170045083A/ko
Application granted granted Critical
Publication of KR102449182B1 publication Critical patent/KR102449182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H01L43/12—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
    • H01B13/0026—Apparatus for manufacturing conducting or semi-conducting layers, e.g. deposition of metal
    • H01L43/02—
    • H01L43/08—

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 기억 소자의 제조방법은, 기판 상에 자기터널접합 패턴들을 형성하는 것, 상기 기판 상에 상기 자기터널접합 패턴들을 덮는 층간 절연막을 형성하는 것, 상기 층간 절연막 상에 도전막을 형성하는 것, 상기 도전막을 패터닝하여, 상기 자기터널접합 패턴들에 전기적으로 연결되는 배선 패턴들을 형성하는 것, 및 상기 배선 패턴들을 형성한 후, 서로 다른 물질을 포함하는 제1 가스 및 제2 가스의 혼합 가스를 이용하여 세정 공정을 수행하는 것을 포함한다. 상기 제1 가스는 수소 원소(H)를 포함한다.

Description

배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법{A METHOD OF FORMING A INTERCONNECTION LINE AND A METHOD OF FORMING MAGNETIC MEMORY DEVICES USING THE SAME}
본 발명은 금속 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법에 관한 것이다.
전자 기기의 고속화 및/또는 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및/또는 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 이러한 요구들을 충족시키기 위하여, 반도체 기억 소자로서 자기 기억 소자가 제안된 바 있다. 자기 기억 소자는 고속 동작 및/또는 비휘발성 등의 특성들을 가질 수 있어서 차세대 반도체 기억 소자로 각광 받고 있다.
일반적으로, 자기 기억 소자는 자기터널접합 패턴(Magnetic tunnel junction pattern; MTJ)을 포함할 수 있다. 자기터널접합 패턴은 두 개의 자성체들과 그 사이에 개재된 절연막을 포함할 수 있다. 두 자성체들의 자화 방향들에 따라 자기터널접합 패턴의 저항 값이 달라질 수 있다. 예를 들면, 두 자성체들의 자화 방향들이 서로 반평행한 경우에 자기터널접합 패턴은 큰 저항 값을 가질 수 있으며, 두 자성체들의 자화 방향들이 서로 평행한 경우에 자기터널접합 패턴은 작은 저항 값을 가질 수 있다. 이러한 저항 값의 차이를 이용하여 데이터를 기입/판독할 수 있다.
전자 산업이 고도로 발전함에 따라, 자기 기억 소자에 대한 고집적화 및/또는 저 소비전력화에 대한 요구가 심화되고 있다. 따라서, 이러한 요구들을 충족시키기 위한 많은 연구들이 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 반도체 소자의 전기적 특성 및 신뢰성을 개선시킬 수 있는 배선 형성 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 전기적 특성 및 신뢰성이 개선된 자기 기억 소자의 제조방법을 제공하는데 있다.
본 발명에 따른 배선 형성 방법은, 기판 상에 절연막을 형성하는 것, 상기 절연막 상에 도전막을 형성하는 것, 상기 도전막을 패터닝하여 도전 패턴들을 형성하는 것, 및 상기 도전 패턴들을 형성한 후, 서로 다른 물질을 포함하는 제1 가스 및 제2 가스의 혼합 가스를 이용하여 세정 공정을 수행하는 것을 포함할 수 있다. 상기 제1 가스는 수소 원소(H)를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 가스 내 수소 원소(H)의 농도는 상기 제2 가스 내 수소 원소(H)의 농도보다 클 수 있다.
일 실시예에 따르면, 상기 제2 가스는 산소(O2) 및 질소(N2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 가스는 수증기(H2O)를 포함할 수 있다.
일 실시예에 따르면, 상기 세정 공정은 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스를 플라즈마 소스로 이용하는 플라즈마 처리 공정일 수 있다.
일 실시예에 따르면, 상기 도전막은 알루미늄을 포함할 수 있다.
일 실시예에 따르면, 상기 도전 패턴들을 형성하는 것은, 염소 원소(Cl)를 포함하는 소스 가스를 이용하여 상기 도전막을 건식 식각하는 것을 포함할 수 있다.
본 발명에 따른 자기 기억 소자의 제조방법은, 기판 상에 자기터널접합 패턴들을 형성하는 것, 상기 기판 상에 상기 자기터널접합 패턴들을 덮는 층간 절연막을 형성하는 것, 상기 층간 절연막 상에 도전막을 형성하는 것, 상기 도전막을 패터닝하여, 상기 자기터널접합 패턴들에 전기적으로 연결되는 배선 패턴들을 형성하는 것, 및 상기 배선 패턴들을 형성한 후, 서로 다른 물질을 포함하는 제1 가스 및 제2 가스의 혼합 가스를 이용하여 세정 공정을 수행하는 것을 포함할 수 있다. 상기 제1 가스는 수소 원소(H)를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 가스 내 수소 원소(H)의 농도는 상기 제2 가스 내 수소 원소(H)의 농도보다 클 수 있다.
일 실시예에 따르면, 상기 제2 가스는 산소(O2) 및 질소(N2) 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 가스는 수증기(H2O)를 포함할 수 있다.
일 실시예에 따르면, 상기 혼합 가스 내 상기 제1 가스의 부피비는 1% 내지 25%일 수 있다.
일 실시예에 따르면, 상기 세정 공정은 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스를 플라즈마 소스로 이용하는 플라즈마 처리 공정일 수 있다.
본 발명에 따른 자기 기억 소자의 제조방법은, 상기 층간 절연막 내에 상기 자기터널접합 패턴들에 전기적으로 연결되는 비트 라인들을 형성하는 것을 더 포함할 수 있다. 상기 배선 패턴들은 상기 비트 라인들을 통하여 상기 자기터널접합 패턴들에 전기적으로 연결될 수 있다.
일 실시예에 따르면, 상기 배선 패턴들은 상기 자기터널접합 패턴들보다 상기 기판의 상면으로부터 더 높은 높이(level)에 위치하고, 상기 비트 라인들은 상기 배선 패턴들과 상기 자기터널접합 패턴들 사이의 높이(level)에 위치할 수 있다.
본 발명에 따른 자기 기억 소자의 제조방법은, 상기 자기터널접합 패턴들을 형성하기 전에, 상기 기판 상에 선택 소자들을 형성하는 것을 더 포함할 수 있다. 상기 자기터널접합 패턴들은 상기 선택 소자들에 전기적으로 연결되고, 상기 층간 절연막은 상기 선택 소자들을 덮도록 형성될 수 있다.
일 실시예에 따르면, 상기 도전막은 알루미늄을 포함할 수 있다.
일 실시예에 따르면, 상기 배선 패턴들을 형성하는 것은, 염소 원소(Cl)를 포함하는 소스 가스를 이용한 상기 도전막을 건식 식각하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 자기터널접합 패턴들의 각각은 자유층, 고정층, 및 이들 사이의 터널 배리어를 포함하되, 상기 자유층 및 상기 고정층의 각각은 상기 터널 배리어와 상기 자유층 사이의 계면에 평행한 자화 방향을 가질 수 있다.
일 실시예에 따르면, 상기 자기터널접합 패턴들의 각각은 자유층, 고정층, 및 이들 사이의 터널 배리어를 포함하되, 상기 자유층 및 상기 고정층의 각각은 상기 터널 배리어와 상기 자유층 사이의 계면에 수직한 자화 방향을 가질 수 있다.
본 발명의 개념에 따르면, 반도체 소자의 전기적 특성 및 신뢰성을 개선시킬 수 있는 배선 형성 방법이 제공될 수 있다.
상기 배선 형성 방법을 이용하여 자기 기억 소자를 제조하는 경우, 자기터널접합 패턴들의 자성 특성의 열화가 최소화되어 상기 자기 기억 소자의 전기적 특성 및 신뢰성이 개선될 수 있다.
도 1은 본 발명의 개념에 따른 배선 형성 방법을 설명하기 위한 순서도이다.
도 2 및 도 3은 본 발명의 개념에 따른 배선 형성 방법을 설명하기 위한 단면도들이다.
도 4는 도 3의 A부분을 확대한 도면이다.
도 5는 본 발명의 일 실시예에 따른 자기 기억 소자의 제조방법을 설명하기 위한 순서도이다.
도 6 내지 도 9는 본 발명의 일 실시예에 따른 자기 기억 소자의 제조방법을 설명하기 위한 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 자기터널접합 패턴의 일 예를 설명하기 위한 단면도이다.
도 11은 본 발명의 일 실시예에 따른 자기터널접합 패턴의 다른 예를 설명하기 위한 단면도이다.
도 12는 본 발명의 일 실시예에 따라 제조된 자기 기억 소자의 셀 어레이를 나타내는 도면이다.
도 13은 본 발명의 일 실시예에 따라 제조된 자기 기억 소자의 단위 메모리 셀을 나타내는 도면이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 개념에 따른 배선 형성 방법을 설명하기 위한 순서도이다. 도 2 및 도 3은 본 발명의 개념에 따른 배선 형성 방법을 설명하기 위한 단면도들이고, 도 4는 도 3의 A부분을 확대한 도면이다.
도 1 및 도 2를 참조하면, 먼저, 기판(10) 상에 절연막(20)이 형성될 수 있다. 상기 기판(10)은 트랜지스터 또는 다이오드 등의 선택 소자, 및 정보저장소자를 포함하는 기판일 수 있다. 상기 절연막(20)은 상기 기판(10) 상에 제공되어 상기 선택 소자 및 상기 정보저장소자를 덮을 수 있다. 상기 절연막(20)은 일 예로, 산화막(ex, 실리콘 산화막), 질화막(ex, 실리콘 질화막), 및/또는 산화질화막(ex, 실리콘 산화질화막)을 포함할 수 있다.
상기 절연막(20) 상에 도전막(30)이 형성될 수 있다(S10). 상기 도전막(30)은 일 예로, 알루미늄을 포함할 수 있다.
도 1 및 도 3을 참조하면, 상기 도전막(30)을 패터닝하여 도전 패턴들(35)이 형성될 수 있다(S20). 상기 도전 패턴들(35)을 형성하는 것은, 상기 도전막(30) 상에 상기 도전 패턴들(35)이 형성될 영역을 정의하는 마스크 패턴들(미도시)을 형성하는 것, 및 상기 마스크 패턴들을 식각 마스크로 이용하여 상기 도전막(30)을 식각하는 것을 포함할 수 있다. 상기 도전막(30)을 식각하는 것은, 염소 원소(chlorine, Cl)를 포함하는 소스 가스를 이용하여 상기 도전막(30)을 건식 식각하는 것을 포함할 수 있다.
상기 도전 패턴들(35)이 형성된 후, 제1 가스 및 제2 가스의 혼합 가스(40)를 이용하는 세정 공정(50)이 수행될 수 있다(S30). 상기 제1 가스 및 상기 제2 가스는 서로 다른 물질을 포함할 수 있다. 상기 제1 가스는 수소 원소(hydrogen element, H) 포함할 수 있고, 상기 제2 가스는 수소 원소(H)와 결합 가능한 원소(일 예로, 산소 원소(O), 질소 원소(N) 등)를 포함할 수 있다. 상기 제1 가스 내 수소 원소(H)의 농도는 상기 제2 가스 내 수소 원소(H)의 농도보다 클 수 있다. 일 예로, 상기 제1 가스는 수증기(H20)를 포함할 수 있고, 상기 제2 가스는 산소(O2) 및 질소(N2) 중 적어도 하나를 포함할 수 있다. 상기 세정 공정(50)은 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스(40)를 플라즈마 소스로 이용하는 플라즈마 처리 공정일 수 있다.
구체적으로, 도 4를 참조하면, 상기 도전 패턴들(35)이 형성된 후, 상기 도전 패턴들(35) 상에 염소 소스들(chlorine sources, 62)이 남아 있을 수 있다. 상기 세정 공정(50) 동안, 상기 제1 가스로부터 공급되는 수소 소스들(hydrogen sources, 64)의 일부는 상기 염소 소스들(62)을 제거하는데 이용될 수 있다. 일 예로, 상기 염소 소스들(62)과 상기 수소 소스들(64)이 결합하여 염화수소(HCl)가 형성될 수 있고, 염화수소(HCl)가 휘발됨에 따라 상기 염소 소스들(62)이 상기 도전 패턴들(35)로부터 제거될 수 있다. 상기 세정 공정(50) 동안, 상기 제2 가스로부터 공급되는 소스들(sources, 66, 일 예로, 산소 소스, 질소 소스 등)은 상기 수소 소스들(64)의 잔부와 반응할 수 있다. 일 예로, 상기 수소 소스들(64)의 상기 잔부는 상기 제2 가스로부터 공급되는 산소 소스들(66)과 결합하여 수산화기(hydroxyl group, OH)로 변형될 수 있다.
일반적으로, 상기 도전 패턴들(35) 상에 상기 염소 소스들(62)이 남아 있는 경우, 상기 염소 소스들(62)은 상기 도전 패턴들(35)의 부식(corrosion) 등 불량의 원인이 될 수 있다. 이 경우, 수소 원소(H)를 포함하는 소스 가스(일 예로, H2O)를 이용한 세정 공정을 수행하여 상기 도전 패턴들(35)로부터 상기 염소 소스들(62)이 제거될 수 있다. 다만, 상기 세정 공정 동안, 상기 소스 가스로부터 공급되는 수소 소스들 중 일부가 상기 절연막(20) 내로 침투하여 상기 기판(10) 상에 형성된 상기 정보저장소자들의 열화를 유발할 수 있다.
본 발명의 개념에 따르면, 상기 세정 공정(50)은 서로 다른 물질을 포함하는 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스(40)를 소스 가스로 이용할 수 있다. 상기 제1 가스는 수소 원소(H)을 포함할 수 있고, 상기 제2 가스는 수소 원소(H)와 결합 가능한 원소를 포함할 수 있다. 이 경우, 상기 제1 가스로부터 공급되는 상기 수소 소스들(64)의 일부는 상기 염소 소스들(62)를 제거하는데 이용될 수 있고, 상기 수소 소스들(64)의 잔부는 상기 제2 가스로부터 공급되는 상기 소스들(66)과 결합할 수 있다. 이에 따라, 상기 수소 소스들(64)의 상기 잔부가 상기 절연막(20) 내부로 침투하는 것이 억제되어, 상기 기판(10) 상에 형성된 상기 정보저장 소자들의 열화가 최소화될 수 있다. 따라서, 상기 도전 패턴들(35)을 포함하는 반도체 소자의 전기적 특성 및 신뢰성이 개선될 수 있다.
도 5는 본 발명의 일 실시예에 따른 자기 기억 소자의 제조방법을 설명하기 위한 순서도이다. 도 6 내지 도 9는 본 발명의 일 실시예에 따른 자기 기억 소자의 제조방법을 설명하기 위한 단면도들이다. 도 10은 본 발명의 일 실시예에 따른 자기터널접합 패턴의 일 예를 설명하기 위한 단면도이고, 도 11은 본 발명의 일 실시예에 따른 자기터널접합 패턴의 다른 예를 설명하기 위한 단면도이다.
먼저, 도 6을 참조하면, 기판(100) 상에 제1 층간 절연막(102)이 형성될 수 있다. 상기 기판(100)은 반도체 기판을 포함할 수 있다. 일 예로, 상기 기판(100)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판 등을 포함할 수 있다. 일 실시예에 따르면, 선택 소자들(미도시)이 상기 기판(100) 상에 형성될 수 있으며, 상기 제1 층간 절연막(102)이 상기 선택 소자들을 덮도록 형성될 수 있다. 상기 선택 소자들은 전계 효과 트랜지스터들일 수 있다. 이와는 달리, 상기 선택 소자들은 다이오드들일 수도 있다. 상기 제1 층간 절연막(102)은 산화물, 질화물, 및/또는 산화질화물을 포함하는 단일층 또는 다층으로 형성될 수 있다.
하부 콘택 플러그들(104)이 상기 제1 층간 절연막(102) 내에 형성될 수 있다. 상기 하부 콘택 플러그들(104)의 각각은 상기 제1 층간 절연막(102)을 관통하여 상기 선택 소자들 중 대응하는 선택 소자의 일 단자에 전기적으로 접속될 수 있다. 상기 하부 콘택 플러그들(104)은 도핑된 반도체 물질(ex, 도핑된 실리콘), 금속(ex, 텅스텐, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(ex, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
상기 제1 층간 절연막(102) 상에 하부 전극막(106)이 형성될 수 있고, 상기 하부 전극막(106) 상에 자기터널접합막(150)이 형성될 수 있다. 상기 하부 전극막(106)은 상기 제1 층간 절연막(102)과 상기 자기터널접합막(150) 사이에 개재할 수 있다.
상기 하부 전극막(106)은 질화티타늄 및/또는 질화탄탈늄 등과 같은 도전성 금속질화물을 포함할 수 있다. 상기 하부 전극막(106)은 상기 자기 터널 접합막(150)을 구성하는 자성막들의 결정 성장에 도움을 주는 물질(일 예로, 루테늄(Ru) 등)을 포함할 수 있다. 상기 하부 전극막(106)은 스퍼터링, 화학기상증착, 또는 원자층증착 공정 등으로 형성될 수 있다.
상기 자기터널접합막(150)은 상기 하부 전극막(106) 상에 차례로 적층된 제1 자성막(108), 터널 배리어막(110), 및 제2 자성막(112)을 포함할 수 있다. 상기 제1 및 제2 자성막들(108, 112) 중에서 어느 하나는 일 방향으로 고정된 자화 방향을 갖는 고정층에 해당할 수 있으며, 다른 하나는 상기 고정된 자화 방향에 평행 또는 반평행 하게 변경 가능한 자화 방향을 갖는 자유층에 해당할 수 있다.
일 예로, 상기 고정층 및 상기 자유층의 자화 방향들은 상기 터널 배리어막(110)과 상기 제2 자성막(112) 사이의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 고정층 및 상기 자유층의 각각은 수직 자성 물질(ex, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 예컨대, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다.
다른 예로, 상기 고정층 및 상기 자유층의 자화방향들은 상기 터널 배리어막(110)와 상기 제2 자성막(112)의 상기 계면에 실질적으로 평행할 수 있다. 이 경우, 상기 고정층 및 상기 자유층의 각각은 강자성 물질을 포함할 수 있다. 상기 고정층은 상기 고정층 내 상기 강자성 물질의 자화 방향을 고정시키기 위한 반 강자성 물질을 더 포함할 수 있다.
상기 터널 배리어막(110)은 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다.
상기 제1 자성막(108), 상기 터널 배리어막(110), 및 상기 제2 자성막(112)의 각각은 물리 기상 증착법 또는 화학 기상 증착법으로 형성될 수 있다.
상기 자기터널접합막(150) 상에 도전성 마스크 패턴들(114)이 형성될 수 있다. 상기 도전성 마스크 패턴들(114)은 텅스텐, 티타늄, 탄탈륨, 알루미늄, 및 금속 질화물들(ex, 티타늄 질화물 및 탄탈륨 질화물) 중에서 적어도 하나를 포함할 수 있다. 상기 도전성 마스크 패턴들(114)은 후술될 자기터널접합 패턴들이 형성될 영역을 정의할 수 있다.
도 5 및 도 7을 참조하면, 상기 도전성 마스크 패턴들(114)을 식각 마스크로 상기 자기터널접합막(150)을 식각하여 자기터널접합 패턴들(MTJ)이 형성될 수 있다(S100). 상기 식각 공정은, 일 예로, 스퍼터링 방법을 이용하여 수행될 수 있다. 상기 자기터널접합 패턴들(MTJ)은 수평적으로 서로 이격되도록 형성될 수 있다.
더하여, 상기 식각 공정에 의해 상기 하부 전극막(106)이 식각되어 수평적으로 서로 이격된 하부 전극들(BE)이 형성될 수 있다. 상기 하부 전극들(BE)은 상기 제1 층간 절연막(102) 내에 형성된 상기 하부 콘택 플러그들(104)에 각각 전기적으로 연결될 수 있다. 일 실시예에 따르면, 상기 하부 전극들(BE) 각각의 하면은 상기 하부 콘택 플러그들(104) 각각의 상면에 접할 수 있다.
상기 자기터널접합 패턴들(MTJ)은 상기 하부 전극들(BE) 상에 각각 제공될 수 있다. 상기 자기터널접합 패턴들(MTJ)의 각각은 상기 하부 전극들(BE) 중 대응하는 하부 전극(BE)을 통하여 상기 하부 콘택 플러그들(104) 중 대응하는 하부 콘택 플러그(104)에 전기적으로 연결될 수 있다. 상기 자기터널접합 패턴들(MTJ)의 각각은, 상기 하부 전극들(BE)의 각각 상에 차례로 적층된 제1 자성 패턴(108P), 터널 배리어(110P), 및 제2 자성 패턴(112P)을 포함할 수 있다.
상기 도전성 마스크 패턴들(114)은 상기 자기터널접합 패턴들(MTJ) 상에 각각 제공되는 상부 전극들(TE)로 기능할 수 있다.
일 실시예에 따르면, 도 10에 도시된 바와 같이, 상기 제1 및 제2 자성 패턴들(108P, 112P)의 자화방향들(108a, 112a)은 상기 터널 배리어(110P)와 상기 제2 자성 패턴(112P)의 계면에 실질적으로 평행할 수 있다. 도 10은 상기 제1 자성 패턴(108P)이 고정층이고, 상기 제2 자성 패턴(112P)이 자유층인 경우를 예로서 개시하나, 이에 한정되지 않는다. 도 10에 도시된 바와 달리, 상기 제1 자성 패턴(108P)이 자유층이고, 상기 제2 자성 패턴(112P)이 고정층일 수도 있다.
상기 평행한 자화 방향들(108a, 112a)을 갖는 상기 제1 및 제2 자성 패턴들(108P, 112P)은 강자성 물질을 포함할 수 있다. 상기 제1 자성 패턴(108P)은 상기 제1 자성 패턴(108P) 내 상기 강자성 물질의 자화 방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다.
다른 실시예에 따르면, 도 11에 도시된 바와 같이, 상기 제1 및 제2 자성 패턴들(108P, 112P)의 자화방향들(108a, 112a)은 상기 터널 배리어(110P)와 상기 제2 자성 패턴(112P)의 계면에 실질적으로 수직할 수 있다. 도 11은 상기 제1 자성 패턴(108P)이 고정층이고, 상기 제2 자성 패턴(112P)이 자유층인 경우를 예로서 개시하나, 도 11에 도시된 바와 달리, 상기 제1 자성 패턴(108P)이 자유층이고, 상기 제2 자성 패턴(112P)이 고정층일 수도 있다.
상기 수직한 자화 방향들(108a, 112a)을 갖는 상기 제1 및 제2 자성 패턴들(108P, 112P)은 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다.
도 5 및 도 8을 참조하면, 상기 제1 층간 절연막(102) 상에 상기 자기터널접합 패턴들(MTJ)을 덮는 층간 절연막(128)이 형성될 수 있다(S110).
구체적으로, 상기 제1 층간 절연막(102) 상에 상기 하부 전극들(BE), 상기 자기터널접합 패턴들(MTJ), 및 상기 상부 전극들(TE)을 덮는 제2 층간 절연막(120)이 형성될 수 있다. 상기 제2 층간 절연막(120)은 단일층 또는 다층일 수 있다. 일 예로, 상기 제2 층간 절연막(120)은 산화막(ex, 실리콘 산화막), 질화막(ex, 실리콘 질화막), 및/또는 산화질화막(ex, 실리콘 산화질화막)을 포함할 수 있다.
상기 제2 층간 절연막(120) 내에 상기 상부 전극들(TE)에 각각 연결되는 상부 콘택 플러그들(122)이 형성될 수 있다. 상기 상부 콘택 플러그들(122)을 형성하는 것은, 일 예로, 상기 제2 층간 절연막(120) 내에 상기 상부 전극들(TE)의 상부들을 각각 노출하는 콘택 홀들을 형성하는 것, 및 상기 콘택 홀들 내에 상기 상부 콘택 플러그들(122)을 각각 형성하는 것을 포함할 수 있다. 상기 상부 콘택 플러그들(122)은 일 예로, 도핑된 반도체 물질(ex, 도핑된 실리콘), 금속(ex, 텅스텐, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(ex, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
상기 제2 층간 절연막(120) 상에 비트 라인들(124)이 형성될 수 있다. 상기 비트 라인들(124)을 형성하는 것은, 일 예로 상기 제2 층간 절연막(120) 상에 몰드막(미도시)을 형성하는 것, 상기 몰드막을 패터닝하여 상기 콘택 홀들에 연결되는 트렌치들(미도시)을 형성하는 것, 및 상기 트렌치들 내에 상기 비트 라인들(124)을 형성하는 것을 포함할 수 있다. 일 실시예에 따르면, 상기 상부 콘택 플러그들(122) 및 상기 비트 라인들(124)은 동시에 형성될 수 있다. 일 예로, 상기 상부 콘택 플러그들(122) 및 상기 비트 라인들(124)을 형성하는 것은, 상기 몰드막 상에 상기 콘택 홀들 및 상기 트렌치들을 채우는 도전막(미도시)을 형성하고, 상기 몰드막이 노출될때까지 상기 도전막을 평탄화하는 것을 포함할 수 있다. 상기 비트 라인들(124)은 일 예로, 도핑된 반도체 물질(ex, 도핑된 실리콘), 금속(ex, 텅스텐, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(ex, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(ex, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
상기 제2 층간 절연막(120) 상에 상기 비트 라인들(124)을 덮는 제3 층간 절연막(125)이 형성될 수 있다. 상기 제3 층간 절연막(125)은 단일층 또는 다층일 수 있다. 일 예로, 상기 제3 층간 절연막(125)은 산화막(ex, 실리콘 산화막), 질화막(ex, 실리콘 질화막), 및/또는 산화질화막(ex, 실리콘 산화질화막)을 포함할 수 있다.
상기 제2 층간 절연막(120) 및 상기 제3 층간 절연막(125)은 상기 자기터널접합 패턴들(MTJ)을 덮는 상기 층간 절연막(128)으로 정의될 수 있다. 상기 상부 콘택 플러그들(122) 및 상기 비트 라인들(124)은 상기 층간 절연막(128) 내에 제공되어 상기 자기터널접합 패턴들(MTJ)에 전기적으로 연결될 수 있다.
상기 층간 절연막(128) 상에 도전막(130)이 형성될 수 있다(S120). 상기 도전막(130)은 일 예로, 알루미늄을 포함할 수 있다. 상기 도전막(130)은 일 예로, 스퍼터링 공정을 이용하여 형성될 수 있다.
도 5 및 도 9를 참조하면, 상기 도전막(130)을 패터닝하여 배선 패턴들(135)이 형성될 수 있다(S130). 상기 배선 패턴들(135)을 형성하는 것은, 상기 도전막(130) 상에 상기 배선 패턴들(135)이 형성될 영역을 정의하는 마스크 패턴들(미도시)을 형성하는 것, 및 상기 마스크 패턴들을 식각 마스크로 상기 도전막(130)을 식각하는 것을 포함할 수 있다. 상기 도전막(130)을 식각하는 것은, 염소 원소(chlorine, Cl)를 포함하는 소스 가스를 이용하여 상기 도전막(130)을 건식 식각하는 것을 포함할 수 있다. 상기 식각 공정 후, 도 4를 참조하여 설명한 바와 같이, 상기 배선 패턴들(135) 상에 염소 소스들(62)이 남아 있을 수 있다.
상기 배선 패턴들(135)이 형성된 후, 제1 가스 및 제2 가스의 혼합 가스(40)를 이용하는 세정 공정(50)이 수행될 수 있다(S140). 상기 제1 가스 및 상기 제2 가스는 서로 다른 물질을 포함할 수 있다. 상기 제1 가스는 수소 원소(H)을 포함할 수 있고, 상기 제2 가스는 수소 원소(H)와 결합 가능한 원소(일 예로, 산소 원소(O), 질소 원소(N) 등)를 포함할 수 있다. 상기 제1 가스 내 수소 원소(H)의 농도는 상기 제2 가스 내 수소 원소(H)의 농도보다 클 수 있다. 일 예로, 상기 제1 가스는 수증기(H20)를 포함할 수 있고, 상기 제2 가스는 산소(O2) 및 질소(N2) 중 적어도 하나를 포함할 수 있다. 상기 세정 공정(50)은 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스(40)를 플라즈마 소스로 이용하는 플라즈마 처리 공정일 수 있다.
상기 세정 공정(50) 동안, 도 4를 참조하여 설명한 바와 같이, 상기 제1 가스로부터 공급되는 수소 소스들(64)의 일부는 상기 염소 소스들(62)을 제거하는데 이용될 수 있다. 일 예로, 상기 염소 소스들(62)과 상기 수소 소스들(64)이 결합하여 염화수소(HCl)가 형성될 수 있고, 염화수소(HCl)가 휘발됨에 따라 상기 염소 소스들(62)이 상기 배선 패턴들(135)로부터 제거될 수 있다. 상기 세정 공정(50) 동안, 상기 제2 가스로부터 공급되는 소스들(sources, 66, 일 예로, 산소 소스, 질소 소스 등)은 상기 수소 소스들(64)의 잔부와 반응할 수 있다. 일 예로, 상기 수소 소스들(64)의 상기 잔부는 상기 제2 가스로부터 공급되는 산소 소스들(66)과 결합하여 수산화기(hydroxyl group, OH)로 변형될 수 있다.
일반적으로, 상기 배선 패턴들(135) 상에 상기 염소 소스들(62)이 남아 있는 경우, 상기 염소 소스들(62)은 상기 배선 패턴들(135)의 부식(corrosion) 등 불량의 원인이 될 수 있다. 이 경우, 수소 원소(H)를 포함하는 소스 가스(일 예로, H2O)를 이용한 세정 공정을 수행하여 상기 배선 패턴들(135)로부터 상기 염소 소스들(62)이 제거될 수 있다. 다만, 상기 세정 공정 동안, 상기 소스 가스로부터 공급되는 수소 소스들 중 일부는 상기 층간 절연막(128)을 통하여 상기 자기터널접합 패턴들(MTJ)을 구성하는 자성 패턴들 내로 침투할 수 있고, 이에 따라, 상기 자기터널접합 패턴들(MTJ)의 자성 특성이 열화될 수 있다.
본 발명의 개념에 따르면, 상기 세정 공정(50)은 서로 다른 물질을 포함하는 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스(40)를 소스 가스로 이용할 수 있다. 상기 제1 가스는 수소 원소(H)을 포함할 수 있고, 상기 제2 가스는 수소 원소(H)와 결합 가능한 원소를 포함할 수 있다. 이 경우, 상기 제1 가스로부터 공급되는 상기 수소 소스들(64)의 일부는 상기 염소 소스들(62)을 제거하는데 이용될 수 있고, 상기 수소 소스들(64)의 잔부는 상기 제2 가스로부터 공급되는 상기 소스들(66)과 결합할 수 있다. 이에 따라, 상기 수소 소스들(64)의 상기 잔부가 상기 자기터널접합 패턴들(MTJ) 내로 침투하는 것이 억제되어, 상기 자기터널접합 패턴들(MTJ)의 열화가 최소화될 수 있다.
일 실시예에 따르면, 상기 혼합 가스(40) 내 상기 제1 가스의 부피비는 약 1% 내지 약 25%일 수 있다. 상기 혼합 가스(40) 내 상기 제1 가스의 부피비가 약 1%보다 작은 경우, 상기 배선 패턴들(135)로부터 상기 염소 소스들(62)를 제거하는 것이 어려울 수 있다. 상기 혼합 가스(40) 내 상기 제1 가스의 부피비가 약 25%보다 큰 경우, 상기 제1 가스로부터 공급되는 상기 수소 소스들(64)이 상기 자기터널접합 패턴들(MTJ) 내로 침투하는 것을 억제하는 것이 어려울 수 있다.
상기 배선 패턴들(135)은 상기 비트 라인들(124)에 전기적으로 연결될 수 있다. 상기 배선 패턴들(135)은 상기 제3 층간 절연막(125) 내에 형성되는 적어도 하나의 도전 패턴(미도시)을 통하여 상기 비트 라인들(124)에 전기적으로 연결될 수 있다. 상기 배선 패턴들(135)은 상기 비트 라인들(124) 및 상기 상부 콘택 플러그들(122)을 통하여 상기 자기터널접합 패턴들(MTJ)에 전기적으로 연결될 수 있다.
상기 배선 패턴들(135)은 상기 자기터널접합 패턴들(MTJ)보다 상기 기판(100)의 상면으로부터 더 높은 높이(level)에 위치할 수 있다. 상기 비트 라인들(124)은 상기 배선 패턴들(135)과 상기 자기터널접합 패턴들(MTJ) 사이의 높이(level)에 위치할 수 있다. 일 실시예에 따르면, 상기 배선 패턴들(135)은 자기 기억 소자의 최상부에 배치되는 배선들일 수 있다.
도 12는 본 발명의 일 실시예에 따라 제조된 자기 기억 소자의 셀 어레이를 나타내는 도면이다.
도 12를 참조하면, 복수의 단위 메모리 셀들(MC)이 2차원적으로 또는 3차원적으로 배열될 수 있다. 상기 단위 메모리 셀들(MC)의 각각은 서로 교차하는 워드 라인(WL)과 비트 라인(BL) 사이에 연결될 수 있다. 상기 단위 메모리 셀들(MC)의 각각은 메모리 소자(ME, memory element) 및 선택 소자(SE, select element)를 포함할 수 있다. 상기 선택 소자(SE) 및 상기 메모리 소자(ME)는 전기적으로 직렬로 연결될 수 있다.
상기 메모리 소자(ME)는 상기 비트 라인(BL)과 상기 선택 소자(SE) 사이에 연결될 수 있다. 상기 선택 소자(SE)는 상기 메모리 소자(ME)와 소스 라인(SL) 사이에 배치될 수 있으며, 상기 워드 라인(WL)에 의해 제어될 수 있다. 상기 메모리 소자(ME)는 이에 인가되는 전기적 펄스에 의해 두 가지 저항 상태로 스위칭될 수 있는 가변 저항 소자일 수 있다. 일 예로, 상기 메모리 소자(ME)는 이를 통과하는 전류에 의한 스핀 전달 과정을 이용하여 이의 전기적 저항이 변화될 수 있는 박막 구조를 갖도록 형성될 수 있다. 상기 메모리 소자(ME)는 자기-저항(magnetoresistance) 특성을 보이도록 구성되는 박막 구조를 가질 수 있으며, 적어도 하나의 강자성 물질들 및/또는 적어도 하나의 반강자성 물질들을 포함할 수 있다.
상기 선택 소자(SE)는 상기 워드 라인(WL)의 전압에 따라 상기 메모리 소자(ME)로의 전류 공급을 선택적으로 제어하도록 구성될 수 있다. 상기 선택 소자(SE)는 다이오드, 피엔피 바이폴라 트랜지스터, 엔피엔 바이폴라 트랜지스터, 엔모스 전계효과트랜지스터 및 피모스 전계효과트랜지스터 중의 하나일 수 있다. 예를 들어, 상기 선택 소자(SE)가 3단자 소자인 바이폴라 트랜지스터 또는 모스 전계효과트랜지스터로 구성되는 경우, 메모리 어레이는 트랜지스터의 소오스 전극과 연결되는 상기 소스 라인(SL)을 더 포함할 수 있다. 상기 소스 라인(SL)은 서로 인접하는 워드 라인들(WL) 사이에 배치될 수 있고, 두 개의 트랜지스터들이 하나의 소스 라인(SL)을 공유할 수 있다.
도 13은 본 발명의 일 실시예에 따라 제조된 자기 기억 소자의 단위 메모리 셀을 나타내는 도면이다.
도 13을 참조하면, 단위 메모리 셀들(MC)의 각각은 자기 메모리 요소(ME, magnetic memory element) 및 선택 소자(SE, select element)를 포함할 수 있다. 상기 선택 소자(SE) 및 상기 자기 메모리 요소(ME)는 전기적으로 직렬로 연결될 수 있다. 상기 자기 메모리 요소(ME)는 비트 라인(BL)과 상기 선택 소자(SE) 사이에 연결될 수 있다. 상기 선택 소자(SE)는 상기 자기 메모리 요소(ME)와 소스 라인(SL) 사이에 연결되며 워드 라인(WL)에 의해 제어될 수 있다.
상기 자기 메모리 요소(ME)는 서로 이격된 자성층들(ML1, ML2)과, 상기 자성층들(ML1, ML2) 사이의 터널 배리어층(TBL)으로 이루어진 자기터널접합(magnetic tunnel junction; MTJ)을 포함할 수 있다. 상기 자성층들(ML1, ML2) 중의 하나는 통상적인 사용 환경 아래에서, 외부 자계(external magnetic field)에 상관없이 고정된 자화 방향을 갖는 고정층일 수 있다. 상기 자성층들(ML1, ML2) 중 다른 하나는 외부 자계에 의해 자화 방향이 자유롭게 변화하는 자유층(free layer)일 수 있다.
상기 자기터널접합(MTJ)의 전기적 저항은 상기 고정층 및 상기 자유층의 자화 방향들이 평행한 경우에 비해 이들이 반평행한(antiparallel) 경우에 훨씬 클 수 있다. 즉, 상기 자기터널접합(MTJ)의 전기적 저항은 상기 자유층의 자화 방향을 변경함으로써 조절될 수 있다. 이에 따라, 상기 자기 메모리 요소(ME)는 자화 방향에 따른 전기적 저항의 차이를 이용하여 상기 단위 메모리 셀(MC)에 데이터를 저장할 수 있다.
본 발명의 개념에 따르면, 염소 원소(Cl)을 포함하는 소스 가스를 이용하여 도전막을 건식 식각함으로써 배선 패턴들을 형성한 후, 수소 원소(H)를 포함하는 제1 가스 및 수소 원소(H)와 결합 가능한 원소를 포함하는 제2 가스의 혼합 가스를 이용하는 세정 공정이 수행될 수 있다. 이 경우, 상기 제1 가스로부터 공급되는 수소 소스들의 일부는 상기 배선 패턴들 상에 남아 있는 염소 소스들을 제거하는데 이용될 수 있고, 이에 따라, 상기 염소 소스들에 의해 초래될 수 있는 상기 배선 패턴들의 불량(일 예로, 부식 등)이 억제될 수 있다. 더하여, 상기 수소 소스들의 잔부는 상기 제2 가스로부터 공급되는 소스들(일 예로, 산소 소스, 질소 소스 등)과 결합할 수 있고, 이에 따라, 상기 세정 공정 동안, 상기 수소 소스들의 상기 잔부가 자기터널접합 패턴들 내부로 침투되는 것이 억제되어 상기 자기터널접합 패턴들의 자성 특성의 열화가 최소화될 수 있다.
따라서, 자기 기억 소자의 전기적 특성 및 신뢰성이 개선될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
10, 100: 기판 20: 절연막
30, 130: 도전막 35: 도전 패턴들
40: 혼합 가스 50: 세정 공정
62: 염소 소스들 64: 수소 소스들
66: 소스들 102: 제1 층간 절연막
104: 하부 콘택 플러그들 106: 하부 전극막
108: 제1 자성막 110: 터널 배리어막
112: 제2 자성막 150: 자기터널접합막
114: 도전성 마스크 패턴들 BE: 하부 전극들
108P: 제1 자성 패턴 110P: 터널 배리어
112P: 제2 자성 패턴 MTJ: 자기터널접합 패턴들
TE: 상부 전극 120: 제2 층간 절연막
122: 상부 콘택 플러그들 124: 비트 라인들
125: 제3 층간 절연막 135: 배선 패턴들

Claims (20)

  1. 기판 상에 절연막을 형성하는 것;
    상기 절연막 상에 도전막을 형성하는 것;
    상기 도전막을 패터닝하여 도전 패턴들을 형성하는 것; 및
    상기 도전 패턴들을 형성한 후, 서로 다른 물질을 포함하는 제1 가스 및 제2 가스의 혼합 가스를 이용하여 세정 공정을 수행하는 것을 포함하되,
    상기 제1 가스는 수소 원소(H)를 포함하는 배선 형성 방법.
  2. 청구항 1에 있어서,
    상기 제1 가스 내 수소 원소(H)의 농도는 상기 제2 가스 내 수소 원소(H)의 농도보다 큰 배선 형성 방법.
  3. 청구항 1에 있어서,
    상기 제2 가스는 산소(O2) 및 질소(N2) 중 적어도 하나를 포함하는 배선 형성 방법.
  4. 청구항 1에 있어서,
    상기 제1 가스는 수증기(H2O)를 포함하는 배선 형성 방법.
  5. 청구항 1에 있어서,
    상기 세정 공정은 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스를 플라즈마 소스로 이용하는 플라즈마 처리 공정인 배선 형성 방법.
  6. 청구항 1에 있어서,
    상기 도전막은 알루미늄을 포함하는 배선 형성 방법.
  7. 청구항 1에 있어서,
    상기 도전 패턴들을 형성하는 것은, 염소 원소(Cl)를 포함하는 소스 가스를 이용하여 상기 도전막을 건식 식각하는 것을 포함하는 배선 형성 방법.
  8. 기판 상에 자기터널접합 패턴들을 형성하는 것;
    상기 기판 상에 상기 자기터널접합 패턴들을 덮는 층간 절연막을 형성하는 것;
    상기 층간 절연막 상에 도전막을 형성하는 것;
    상기 도전막을 패터닝하여, 상기 자기터널접합 패턴들에 전기적으로 연결되는 배선 패턴들을 형성하는 것; 및
    상기 배선 패턴들을 형성한 후, 서로 다른 물질을 포함하는 제1 가스 및 제2 가스의 혼합 가스를 이용하여 세정 공정을 수행하는 것을 포함하되,
    상기 제1 가스는 수소 원소(H)를 포함하는 자기 기억 소자의 제조방법.
  9. 청구항 8에 있어서,
    상기 제1 가스 내 수소 원소(H)의 농도는 상기 제2 가스 내 수소 원소(H)의 농도보다 큰 자기 기억 소자의 제조방법.
  10. 청구항 8에 있어서,
    상기 제2 가스는 산소(O2) 및 질소(N2) 중 적어도 하나를 포함하는 자기 기억 소자의 제조방법.
  11. 청구항 8에 있어서,
    상기 제1 가스는 수증기(H2O)를 포함하는 자기 기억 소자의 제조방법.
  12. 청구항 8에 있어서,
    상기 혼합 가스 내 상기 제1 가스의 부피비는 1% 내지 25%인 자기 기억 소자의 제조방법.
  13. 청구항 8에 있어서,
    상기 세정 공정은 상기 제1 가스 및 상기 제2 가스의 상기 혼합 가스를 플라즈마 소스로 이용하는 플라즈마 처리 공정인 자기 기억 소자의 제조방법.
  14. 청구항 8에 있어서,
    상기 층간 절연막 내에 상기 자기터널접합 패턴들에 전기적으로 연결되는 비트 라인들을 형성하는 것을 더 포함하되,
    상기 배선 패턴들은 상기 비트 라인들을 통하여 상기 자기터널접합 패턴들에 전기적으로 연결되는 자기 기억 소자의 제조방법.
  15. 청구항 14에 있어서,
    상기 배선 패턴들은 상기 자기터널접합 패턴들보다 상기 기판의 상면으로부터 더 높은 높이(level)에 위치하고,
    상기 비트 라인들은 상기 배선 패턴들과 상기 자기터널접합 패턴들 사이의 높이(level)에 위치하는 자기 기억 소자의 제조방법.
  16. 청구항 14에 있어서,
    상기 자기터널접합 패턴들을 형성하기 전에, 상기 기판 상에 선택 소자들을 형성하는 것을 더 포함하되,
    상기 자기터널접합 패턴들은 상기 선택 소자들에 전기적으로 연결되고,
    상기 층간 절연막은 상기 선택 소자들을 덮도록 형성되는 자기 기억 소자의 제조방법.
  17. 청구항 8에 있어서,
    상기 도전막은 알루미늄을 포함하는 자기 기억 소자의 제조방법.
  18. 청구항 8에 있어서,
    상기 배선 패턴들을 형성하는 것은, 염소 원소(Cl)를 포함하는 소스 가스를 이용한 상기 도전막을 건식 식각하는 것을 포함하는 자기 기억 소자의 제조방법.
  19. 청구항 8에 있어서,
    상기 자기터널접합 패턴들의 각각은 자유층, 고정층, 및 이들 사이의 터널 배리어를 포함하되,
    상기 자유층 및 상기 고정층의 각각은 상기 터널 배리어와 상기 자유층 사이의 계면에 평행한 자화 방향을 갖는 자기 기억 소자의 제조방법.
  20. 청구항 8에 있어서,
    상기 자기터널접합 패턴들의 각각은 자유층, 고정층, 및 이들 사이의 터널 배리어를 포함하되,
    상기 자유층 및 상기 고정층의 각각은 상기 터널 배리어와 상기 자유층 사이의 계면에 수직한 자화 방향을 갖는 자기 기억 소자의 제조방법.
KR1020150177265A 2015-10-15 2015-12-11 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법 KR102449182B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/227,334 US10236442B2 (en) 2015-10-15 2016-08-03 Methods of forming an interconnection line and methods of fabricating a magnetic memory device using the same
CN201610900409.8A CN106972098B (zh) 2015-10-15 2016-10-14 形成互连线的方法及制造使用互连线的磁存储器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150144126 2015-10-15
KR20150144126 2015-10-15

Publications (2)

Publication Number Publication Date
KR20170045083A true KR20170045083A (ko) 2017-04-26
KR102449182B1 KR102449182B1 (ko) 2022-10-04

Family

ID=58705087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150177265A KR102449182B1 (ko) 2015-10-15 2015-12-11 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법

Country Status (2)

Country Link
KR (1) KR102449182B1 (ko)
CN (1) CN106972098B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102564790B1 (ko) * 2018-07-11 2023-08-09 삼성전자주식회사 자기 기억 소자 및 그 제조방법
KR20200054389A (ko) * 2018-11-09 2020-05-20 삼성전자주식회사 자기 기억 소자

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040200498A1 (en) * 2003-04-08 2004-10-14 Applied Materials, Inc. Method and apparatus for cleaning a substrate processing chamber
KR20050031279A (ko) * 2003-09-29 2005-04-06 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US20060019492A1 (en) * 2004-07-20 2006-01-26 Dongbuanam Semiconductor Inc. Method for preventing a metal corrosion in a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100484896B1 (ko) * 2002-09-18 2005-04-22 동부아남반도체 주식회사 금속 식각 공정 시 금속 부식 방지 방법
JP2006004969A (ja) * 2004-06-15 2006-01-05 Sony Corp 金属系膜のエッチング加工方法および磁気記憶装置の製造方法
KR100605942B1 (ko) * 2004-07-16 2006-08-02 동부일렉트로닉스 주식회사 반도체 소자용 금속 배선의 후처리 방법
TW200739716A (en) * 2006-02-27 2007-10-16 Applied Materials Inc Method for controlling corrosion of a substrate
CN101903989B (zh) * 2007-12-21 2013-04-17 朗姆研究公司 硅结构的制造和带有形貌控制的深硅蚀刻
US20100032642A1 (en) * 2008-08-06 2010-02-11 Chanro Park Method of Manufacturing a Resistivity Changing Memory Cell, Resistivity Changing Memory Cell, Integrated Circuit, and Memory Module
KR101168346B1 (ko) * 2010-07-21 2012-07-25 에스케이하이닉스 주식회사 반도체 메모리 및 그 제조방법
KR20130042352A (ko) * 2011-10-18 2013-04-26 에스케이하이닉스 주식회사 비휘발성 메모리 장치의 제조 방법
US20150132970A1 (en) * 2012-05-23 2015-05-14 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
CN104518082A (zh) * 2013-09-30 2015-04-15 中芯国际集成电路制造(上海)有限公司 磁阻存储器及其形成方法
JP6349796B2 (ja) * 2014-03-11 2018-07-04 東京エレクトロン株式会社 プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040200498A1 (en) * 2003-04-08 2004-10-14 Applied Materials, Inc. Method and apparatus for cleaning a substrate processing chamber
KR20050031279A (ko) * 2003-09-29 2005-04-06 삼성전자주식회사 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들
US20060019492A1 (en) * 2004-07-20 2006-01-26 Dongbuanam Semiconductor Inc. Method for preventing a metal corrosion in a semiconductor device

Also Published As

Publication number Publication date
CN106972098B (zh) 2022-01-18
KR102449182B1 (ko) 2022-10-04
CN106972098A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
KR100727710B1 (ko) 저항성 반도체 메모리 소자 및 그 제조 방법
US11088201B2 (en) Magnetic tunneling junction (MTJ) element with an amorphous buffer layer and its fabrication process
US9252357B2 (en) Magnetoresistive element
US9178134B2 (en) Magnetoresistive element and method of manufacturing the same
KR102634750B1 (ko) 자기 기억 소자
US9899594B2 (en) Magnetic memory devices
US9691968B2 (en) Magnetic memory and method for manufacturing the same
CN109935682B (zh) 磁性存储器装置和用于制造其的方法
TW201916023A (zh) 磁性記憶裝置
KR20190072065A (ko) 반도체 소자
KR102638610B1 (ko) 자기 메모리 장치
KR20200142159A (ko) 자기 기억 소자
US20160181512A1 (en) Magnetic memory devices including in-plane current layers and methods of fabricating the same
KR102449182B1 (ko) 배선 형성 방법 및 이를 이용한 자기 기억 소자의 제조방법
US10910552B2 (en) Magnetic memory device, method for manufacturing the same, and substrate treating apparatus
US10897006B2 (en) Magnetic memory device and method for manufacturing the same
KR20180016671A (ko) 자기 메모리 소자 및 그 제조 방법
US11825751B2 (en) Manufacturing method of memory device
JP2012204573A (ja) 磁気記憶装置およびその製造方法
KR20210098579A (ko) 자기 기억 소자
KR102577238B1 (ko) 반도체 소자 제조 방법
US10236442B2 (en) Methods of forming an interconnection line and methods of fabricating a magnetic memory device using the same
US20240090338A1 (en) Magnetic memory devices
KR20190061530A (ko) 자기 기억 소자 및 그 제조방법
US20240081083A1 (en) Semiconductor devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant