KR20170038023A - ＳｉＣＯＮ의 저온 분자층 증착 - Google Patents

ＳｉＣＯＮ의 저온 분자층 증착 Download PDF

Info

Publication number
KR20170038023A
KR20170038023A KR1020177005418A KR20177005418A KR20170038023A KR 20170038023 A KR20170038023 A KR 20170038023A KR 1020177005418 A KR1020177005418 A KR 1020177005418A KR 20177005418 A KR20177005418 A KR 20177005418A KR 20170038023 A KR20170038023 A KR 20170038023A
Authority
KR
South Korea
Prior art keywords
precursor
less
amine
film
sicon
Prior art date
Application number
KR1020177005418A
Other languages
English (en)
Other versions
KR102380197B1 (ko
Inventor
마크 살리
데이비드 톰슨
라크말 칼루타라지
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20170038023A publication Critical patent/KR20170038023A/ko
Application granted granted Critical
Publication of KR102380197B1 publication Critical patent/KR102380197B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 다작용성 아민 및 반응성 모이어티를 갖는 실리콘 함유 전구체를 사용하여 분자층 증착에 의해 SiCON 막을 증착시키는 방법에 관한 것이다.

Description

ＳｉＣＯＮ의 저온 분자층 증착 {LOW TEMPERATURE MOLECULAR LAYER DEPOSITION OF SiCON}
본 발명의 구체예들은 일반적으로 분자층 증착(molecular layer deposition)을 위한 방법들에 관한 것이다. 더욱 구체적으로, 본 발명의 구체예들은 실리콘 카본 옥시니트라이드(SiCON) 막들의 분자층 증착을 위한 방법들에 관한 것이다.
기판 표면 상에 박막들을 증착시키는 것은 반도체 처리, 확산 장벽 코팅들(diffusion barrier coatings) 및 자기 판독/기록 헤드용 유전체를 포함하여 다양한 산업들에서 중요한 공정이다. 특히 반도체 산업에서, 소형화(miniaturization)에는 고종횡비(high aspect ratio) 구조들 상에 컨포멀 코팅들(conformal coatings)을 생성하기 위해 박막 증착의 원자 수준 제어가 필요하다.
실리콘 카본 옥시니트라이드(SiCON)는 낮은 유전 상수(k)로 인해 스페이서(spacer) 및 에치-스탑 층(etch-stop layer) 적용들에 고려되고 있다. 디바이스 노드들(device nodes)이 45 nm 미만으로 축소됨에 따라 고종횡비 구조들 상의 유전체 막들의 우수한 컨포멀성 커버리지(conformality coverage)가 요구된다. 실리콘 카바이드(옥시)니트라이드(SiCON/SiCN) 막들은 이러한 유리한 특성들 중 일부를 나타낼 수 있지만, 노 공정들(furnace processes)로부터의 SiCON/SiCN 막들의 증착은 몇 가지 단점들을 갖는다. 예를 들어, 이러한 단점들은 고온 요건(≥ 550℃), 막 조성들 및 결합 구조들을 설계하는 많지 않은 능력을 포함한다. 이러한 성질들은 프론트-엔드 오브 라인(front-end of line(FEOL)) 적용들을 위한 열 순환(thermal cycling) 동안 습식 에칭 내성(wet etch resistance) 및 전기적 안정성에 영향을 미친다. 보다 저온에서 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition)(PE-CVD)을 통해 증착된 막들은 라디칼들의 플럭스들(radicals' fluxes)의 방향성으로 인해 불량한 스텝 커버리지(step coverage)를 갖는다.
따라서, SiCN과 같은 여러 실리콘 함유 막들을 증착시키기 위한 개선된 방법들이 필요하다.
요약
본 발명의 하나 이상의 구체예들은 막을 증착시키는 방법들에 관한 것이다. 기판 표면 상의 적어도 일부가 다작용성 아민을 포함하는 제1 전구체에 노출되어 기판 표면 상에 아민-함유 막을 형성시킨다. 아민-함유 막은 적어도 하나의 실리콘 원자 및 적어도 하나의 반응성 모이어티(moiety)를 포함하는 제2 전구체에 노출되어 기판 표면 상의 적어도 일부에 SiCON 막을 형성시킨다.
추가의 본 발명의 구체예들은 막을 증착시키는 방법들에 관한 것이다. 기판 표면 상의 적어도 일부가 다작용성 아민을 포함하는 제1 전구체에 노출되어 기판 표면 상에 아민-함유 막을 형성시킨다. 제1 전구체는
Figure pct00001
및 이들의 조합들로 이루어진 군으로부터 선택된 화학식을 갖는 화합물을 포함하며, 상기 식에서 n은 약 1 내지 약 6의 범위 내이다. 미반응된 제1 전구체는 기판 표면으로부터 제거된다. 아민-함유 막은 적어도 하나의 실리콘 원자 및 적어도 하나의 반응성 모이어티를 포함하는 제2 전구체에 노출되어 기판 표면 상의 적어도 일부에 SiCON 막을 형성시킨다. 반응성 모이어티는 이소시아네이토(isocyanato), 알데하이드(aldehyde), 케톤(ketone), 아실 클로라이드(acyl chloride), 안하이드라이드들(anhydrides) 및 이들의 조합들로 이루어진 군으로부터 선택된다. 미반응된 제2 전구체는 기판 표면으로부터 제거된다.
추가의 본 발명의 구체예들은 막을 증착시키는 방법들에 관한 것이다. 기판 표면 상의 적어도 일부는 다작용성 아민을 포함하는 제1 전구체에 노출되어 약 50℃ 내지 약 200℃의 범위 내의 온도에서 기판 표면 상에 아민-함유 막을 형성시킨다. 제1 전구체는
Figure pct00002
및 이들의 조합들로 이루어진 군으로부터 선택된 화학식을 갖는 화합물을 포함하며, 상기 식에서, n은 약 1 내지 약 6의 범위 내이다. 미반응된 제1 전구체는 기판 표면으로부터 제거된다. 아민-함유 막은 적어도 하나의 실리콘 원자 및 적어도 하나의 반응성 모이어티를 포함하는 제2 전구체에 노출되어 약 50℃ 내지 약 200℃의 범위 내의 온도에서 기판 표면 상의 적어도 일부에 SiCON 막을 형성시킨다. 반응성 모이어티는 이소시아네이토, 알데하이드, 케톤, 아실 클로라이드, 안하이드라이드들 및 이들의 조합들로 이루어진 군으로부터 선택된다. 미반응된 제2 전구체는 기판 표면으로부터 제거된다. 기판 표면 상의 적어도 일부의 제1 전구체로의 노출, 반응된 제1 전구체 제거, 제2 전구체로의 노출 및 미반응된 제2 전구체의 제거는 순차적으로 반복되어 선택된 두께의 SiCON 막을 형성시킨다. SiCON 막은 실란, 디클로로실란, 트리클로로실란, 암모니아, 산소 및 이들의 조합들로 이루어진 군으로부터 선택된 가스 중에서 어닐링(annealing)된다.
본 발명의 구체예의 추가의 특징들, 이들의 특성 및 다양한 이점들은 출원인들에 의해 고려된 최상의 모드를 또한 예시하고 있으며 유사한 도면 부호들이 전반에 걸쳐 유사한 부분들을 나타내는 첨부되는 도면과 함께 취하여, 하기 상세한 설명을 고려하면 더욱 명백하게 될 것이다:
도 1은 실시예에서 기술된 바와 같은 본 발명의 하나 이상의 구체예에 따른 예시적인 MLD 공정을 도시한 것이다.
도 2는 도 1에 예시된 바와 같은 실시예의 공정을 사용하여 증착된 막의 FTIR 스펙트럼을 나타낸 것이다.
상세한 설명
본 발명의 몇몇 예시적인 구체예들을 기술하기에 앞서, 본 발명은 하기 설명에서 언급되는 구성 또는 공정 단계들의 세부사항으로 한정되지 않는 것으로 이해해야 한다. 본 발명은 그 밖의 구체예들이 가능하고, 다양한 방법들로 실시되거나 수행될 수 있다.
본원에서 사용되는 바와 같은 "기판 표면"은 제조 공정 동안에 막 처리가 수행되는 기판 상에 형성된 어떠한 기판 또는 물질 표면을 나타낸다. 예를 들어, 처리가 수행될 수 있는 기판 표면은 적용에 따라 실리콘(silicon), 실리콘 옥사이드(silicon oxide), 변형 실리콘(strained silicon), 절연체 상 실리콘(silicon on insulator)(SOI), 탄소 도핑된 실리콘 옥사이드들(carbon doped silicon oxides), 실리콘 니트라이드(silicon nitride), 도핑된 실리콘, 게르마늄(germanium), 갈륨 아르세나이드(gallium arsenide), 유리, 사파이어와 같은 물질들, 및 어떠한 그 밖의 물질들, 예컨대 금속들, 금속 니트라이드들, 금속 합금들, 및 그 밖의 전도성 물질들을 포함한다. 기판들은 비제한적으로, 반도체 웨이퍼들을 포함한다. 기판들은 기판 표면을 폴리싱(polishing), 에칭(etching), 환원, 산화, 하이드록실화, 어닐링(annealing) 및/또는 베이킹(baking)하기 위해 전처리 공정에 노출될 수 있다. 기판 자체의 표면 상에 직접 막 처리하는 것 외에, 본 발명의 구체예들에서 기술되는 막 처리 단계들 중 어느 하나가 하기에 보다 상세히 기술되는 바와 같이 기판 상에 형성된 하부층 상에서 수행될 수도 있으며, 용어 "기판 표면"은 문맥이 지시하는 바와 같이 이러한 하부층을 포함하는 것으로 의도된다.
본 발명의 하나 이상의 구체예들은 분자층 증착(MLD)으로 불리우는 변형된 원자층 증착(ALD)을 사용한다. MLD 공정들은 폴리머들, 예컨대 폴리이미드, 폴리아미드, 또는 폴리우레아를 증착시키기 위해 사용될 수 있다. 예를 들어, 폴리우레아의 MLD는 1,4-디이소시아네이토부탄을 여러 아민들, 예컨대 에틸렌디아민 또는 트리스(2-아미노에틸)아민과 교대로 노출시킴으로써 수행될 수 있다. 본 발명자들은 놀랍게도 반응성 모이어티들을 포함하는 실리콘 전구체들이 또한 MLD에 의해 증착될 수 있음을 발견하였다. 반응성 모이어티들, 예컨대 이소시아네이토 기들(식 1 참조), 알데하이드들 또는 케톤들(식 2 참조), 아실 클로라이드들(식 3 참조) 및 안하이드라이드들(식 4 참조)이 여러 아민들, 예컨대 에틸렌디아민과의 MLD 반응들에 참여할 수 있다.
하기 식 1 내지 식 4는 아민들과, 알데하이드들, 케톤들, 아실 클로라이드들 및 안하이드라이드들 간에 일어나는 일반적인 유기 반응들을 나타낸다:
Figure pct00003
일부 구체예들에서, 아민은 적어도 이작용성임으로써 한 아민은 기판 표면과 반응할 수 있고, 다른 아민은 미반응된 채로 남아 후속 ALD 반쪽-반응에 참여할 수 있다.
본 발명자들은 실리콘, 탄소, 산소 및 질소의 네트워크(network)가 두 개의 전구체들을 사용하여 증착될 수 있음을 발견하였다. 용어 SiCON가 실리콘, 탄소, 산소 및 질소를 갖는 막을 기술하기 위해 사용되지만, 그러한 화학식에 의해 어떠한 화학량론도 의도되지 않음을 당업자들은 이해할 것이다. 예를 들어, SiCON 막 은 동일한 개수들의 실리콘, 탄소, 산소 및 질소 원자들을 갖는 막들로 한정되지 않으며, 용어 SiCON는 단지 대부분의 막 구성을 나타내는 것이다. 추가로, SiCON 막은 또한 소정의 그 밖의 불순물들 또는 미량 원소들을 함유할 수도 있음을 이해해야 할 것이다. 예를 들어, SiCON 막은 원자 기준으로 약 5% 이하, 또는 약 4% 이하, 또는 약 3% 이하, 또는 약 2% 이하, 또는 약 1% 이하, 또는 약 0.5% 이하, 또는 약 0.2% 이하의 그 밖의 원소들을 함유할 수 있다.
일부 구체예들에서, 아민은 두 개 초과의 NH2 기들을 함유하도록 개질된다. 어떠한 특정 작동 이론에 결부되지 않고, 아민들은 막을 가교시키고, 기계적 강도를 증가시킬 수 있는 것으로 여겨진다.
본 발명의 하나 이상의 구체예들은 하기 방법에 의한 SiCON의 저온 MLD를 포함한다: 첫째, 다작용성 아민이 기판과 반응하여 표면 상에 NH2 기들의 층을 형성할 반응 챔버로 이송된다. 이후, 퍼지(purge)가 수행되어 어떠한 미반응된 아민을 없앤다. 이후, Si 전구체가 반응기 챔버로 이송됨으로써 전구체가 표면 상의 NH2 기들과 반응하여 새로운 탄소 대 질소 결합들을 형성시킨다. 챔버가 퍼징되어 어떠한 미반응된 Si 전구체를 없앤다. 이 공정의 다수회 사이클들은 SiCON의 저온 증착을 유도할 것이다. 증착 온도는 50℃ 내지 200℃일 수 있고, 압력들은 0 내지 300 Torr일 것이다.
막의 품질은 다수의 인자들에 따라 달라질 수 있다. 형성된 막은 증착된 막의 낮은 온도 및 비교적 낮은 밀도로 인해 품질이 불량할 수 있다. 일부 구체예들에서, 가스들, 예컨대(H2SiCl2, SiCl3, 실란, NH3, O2, 등) 하에서의 어닐링이 막을 치밀화시키고, 또한 막의 성질들을 조정하는 것을 도울 수 있다.
따라서, 본 발명의 하나 이상의 구체예는 막을 증착시키는 방법들에 관한 것이다. 기판 표면 상의 적어도 일부는 다작용성 아민을 포함하는 제1 전구체에 노출되어 기판 표면 상에 아민-함유 막을 형성시킨다. 일부 구체예들에서, 다작용성 아민은 두 개의 아민 기들, 세 개의 아민 기들, 네 개의 아민 기들, 다섯 개의 아민 기들 또는 그 초과로 포함한다.
일부 구체예들에서, 제1 전구체는 하기 화학식을 갖는 화합물을 포함한다:
Figure pct00004
상기 식에서, n은 약 16 이하, 또는 약 15 이하, 또는 약 14 이하, 또는 약 13 이하, 또는 약 12 이하, 또는 약 11 이하, 또는 약 10 이하, 또는 약 9 이하, 또는 약 8 이하, 또는 약 7 이하, 또는 약 6 이하 또는 약 1 내지 약 8의 범위 내, 또는 약 1 내지 약 6의 범위 내이다.
일부 구체예들에서, 제1 전구체는 하기 화학식을 갖는 화합물을 포함한다:
Figure pct00005
상기 식에서, n은 약 16 이하, 또는 약 15 이하, 또는 약 14 이하, 또는 약 13 이하, 또는 약 12 이하, 또는 약 11 이하, 또는 약 10 이하, 또는 약 9 이하, 또는 약 8 이하, 또는 약 7 이하, 또는 약 6 이하 또는 약 1 내지 약 8의 범위 내, 또는 약 1 내지 약 6의 범위 내이다.
일부 구체예들에서, 제1 전구체는 하기 화학식을 갖는 화합물을 포함한다:
Figure pct00006
상기 식에서, n은 약 16 이하, 또는 약 15 이하, 또는 약 14 이하, 또는 약 13 이하, 또는 약 12 이하, 또는 약 11 이하, 또는 약 10 이하, 또는 약 9 이하, 또는 약 8 이하, 또는 약 7 이하, 또는 약 6 이하 또는 약 1 내지 약 8의 범위 내, 또는 약 1 내지 약 6의 범위 내이다.
일부 구체예들에서, 제1 전구체는
Figure pct00007
또는 이들의 조합들로 이루어진 군으로부터 선택된 화학식을 갖는 화합물을 포함하며, 상기 식에서, n은 약 16 이하, 또는 약 15 이하, 또는 약 14 이하, 또는 약 13 이하, 또는 약 12 이하, 또는 약 11 이하, 또는 약 10 이하, 또는 약 9 이하, 또는 약 8 이하, 또는 약 7 이하, 또는 약 6 이하 또는 약 1 내지 약 8의 범위 내, 또는 약 1 내지 약 6의 범위 내이다.
일부 구체예들에서, 제1 전구체로의 노출 후, 처리 챔버, 또는 기판 표면은 과잉의 또는 미반응된 제1 전구체를 퍼징할 수 있다. 이는 제1 전구체와 후속 제2 전구체 간의 어떠한 기상 반응들을 막는다. 화학 기상 증착(CVD) 반응이 의도되는 경우, 제1 전구체 및 제2 전구체로의 노출 간에 퍼징이 필요하지 않다. CVD 반응에 대해, 제1 전구체 및 제2 전구체가 동시에 노출될 수 있다.
종래의 시간-도메인(time-domain) ALD 공정에서, 전체 처리 챔버는 제2 전구체 노출 전에 제1 전구체를 퍼징할 수 있다. 공간적 ALD 공정에서, 제1 전구체 및 제2 전구체는 처리 챔버의 별개의 부분들로 유입되고, 기상 반응들을 막기 위해 가스 커튼(gas curtain)에 의해 분리된다. 공간적 공정에서, 기판은 가스 커튼을 통해 처리 챔버의 상이한 영역들 간에 이동됨으로써 기판의 상이한 부분들이 제1 전구체 및 제2 전구체에 동시에 노출된다.
ALD 유형 공정에서, 아민-함유 막의 형성 후, 아민-함유 막은 제2 전구체에 노출될 수 있다. 제2 전구체는 실리콘 원자 및 적어도 하나의 반응성 모이어티를 포함하여 기판 표면 상의 적어도 일부에 SiCON 막을 형성시킨다. 일부 구체예들에서, 제2 전구체의 반응성 모이어티는 이소시아네이토 기를 포함한다. 일부 구체예들에서, 제2 전구체의 반응성 모이어티는 알데하이드를 포함한다. 일부 구체예들에서, 제2 전구체의 반응성 모이어티는 케톤을 포함한다. 일부 구체예들에서, 제2 전구체의 반응성 모이어티는 아실 클로라이드를 포함한다. 일부 구체예들에서, 제2 전구체의 반응성 모이어티는 안하이드라이드를 포함한다. 일부 구체예들에서, 제2 전구체의 반응성 모이어티는 이소시아네이토, 알데하이드, 케톤, 아실 클로라이드, 안하이드라이드 및 이들의 조합들로 이루어진 군으로부터 선택된다.
하나 이상의 구체예들에서, 제2 전구체는 하기 화학식을 갖는 화합물을 포함한다:
Figure pct00008
상기 식에서, n은 약 16 이하, 또는 약 15 이하, 또는 약 14 이하, 또는 약 13 이하, 또는 약 12 이하, 또는 약 11 이하, 또는 약 10 이하, 또는 약 9 이하, 또는 약 8 이하, 또는 약 7 이하, 또는 약 6 이하 또는 약 1 내지 약 8의 범위 내, 또는 약 1 내지 약 6의 범위 내이고, y는 약 1 내지 약 3의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택된다.
일부 구체예들에서, 제2 전구체는 하기 화학식을 갖는 화합물을 포함한다:
Figure pct00009
상기 식에서, n은 약 16 이하, 또는 약 15 이하, 또는 약 14 이하, 또는 약 13 이하, 또는 약 12 이하, 또는 약 11 이하, 또는 약 10 이하, 또는 약 9 이하, 또는 약 8 이하, 또는 약 7 이하, 또는 약 6 이하 또는 약 1 내지 약 8의 범위 내, 또는 약 1 내지 약 6의 범위 내이고, y는 약 1 내지 약 3의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택되고, R'는 수소, 알킬 기들 또는 할라이드들로 이루어진 군으로부터 선택된다.
일부 구체예들에서, 제2 전구체는 하기 화학식을 갖는 화합물을 포함한다:
Figure pct00010
상기 식에서, 각각의 y는 독립적으로 약 1 내지 약 2의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택된다.
하나 이상의 구체예들에서, 제2 전구체는
Figure pct00011
(상기 식에서, n은 약 16 이하, 또는 약 15 이하, 또는 약 14 이하, 또는 약 13 이하, 또는 약 12 이하, 또는 약 11 이하, 또는 약 10 이하, 또는 약 9 이하, 또는 약 8 이하, 또는 약 7 이하, 또는 약 6 이하 또는 약 1 내지 약 8의 범위 내, 또는 약 1 내지 약 6의 범위 내이고, y는 약 1 내지 약 3의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택됨),
Figure pct00012
(상기 식에서, 각각의 y는 독립적으로 약 1 내지 약 2의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택됨) 중 하나 이상으로부터 선택된 화학식을 갖는 화합물을 포함한다.
일부 구체예들에서, 제2 전구체로의 노출 후, 처리 챔버, 또는 기판 표면은 과잉의 또는 미반응된 제2 전구체를 퍼징할 수 있다. 이는 제2 전구체와 후속 제1 전구체 간의 어떠한 기상 반응들을 막는다.
상기 방법의 일부 구체예들은 SiCON 막을 어닐링하는 것을 추가로 포함한다. 막은 불활성 대기 또는 반응성 대기 하에 어닐링될 수 있다. 어떠한 특정 작동 이론에 결부되지 않고, 막을 어닐링하는 것은 막의 치밀화 및 강화를 야기할 수 있는 것으로 여겨진다. 하나 이상의 구체예들에서, 막은 실리콘-함유 가스를 포함하는 환경에서 어닐링된다. 하나 이상의 구체예들에서, 막은 실란, 디클로로실란, 트리클로로실란, 암모니아, 산소 및 이들의 조합들로 이루어진 군으로부터 선택된 가스 하에서 어닐링된다.
증착 공정의 온도는 약 400℃, 350℃, 300℃, 250℃ 또는 200℃ 미만일 수 있다. 일부 구체예들에서, 제1 전구체 노출, 제2 전구체 노출 또는 제1 전구체 노출 및 제2 전구체 노출 둘 모두 동안 기판의 증착 온도는 약 400℃, 350℃, 300℃, 250℃ 또는 200℃ 미만일 수 있다. 하나 이상의 구체예들에서, 기판 표면은 제1 전구체 및 제2 전구체로의 노출 동안 약 25℃ 내지 약 400℃의 범위 내 또는 약 50℃ 내지 약 300℃의 범위 내 또는 약 50℃ 내지 약 200℃의 범위 내의 온도에서 유지된다.
실시예
SiCON 막을 테트라이소시아네이토 실리콘(Si(NCO)4; TICS) 및 에틸렌디아민(EDA)으로의 순차적 노출에 의한 MLD 공정에 의해 증착시켰다. 도 1은 TICS 및 에틸렌디아민을 포함하는 SiCON의 MLD의 예를 나타낸다. 고유 옥사이드(native oxide)를 지닌 실리콘 기판을 20초의 암모니아 플라즈마 처리(0.78 Torr에서 100W)로 노출시켰다. 기판 온도를 증착 전체에 125℃에서 유지시켰다. TICS 버블러(bubbler)를 약 70℃의 온도에서 유지시키고, EDA 버블러를 약 23℃의 온도에서 유지시켰다. 질소 가스를 약 250 sccm에서 TICS 버블러를 통해, 그리고 약 250 sccm에서 EDA 버블러를 통해 흐르게 하였다. 챔버 압력을 전구체들 간의 35 초 퍼지(5초 퍼지 및 30초 펌프)로 증착하는 동안 약 30-35 Torr에서 유지시켰다. 퍼지들(purges)을 개입시키면서 제1 전구체 및 제2 전구체의 2백회 사이클을 수행하였다. SiCON의 약 99Å(엘립소미트리(ellipsometry)에 의해 측정됨)의 막을 약 0.5Å/사이클의 성장률로 증착시켰다.
도 2는 증착된 막의 FTIR 스펙트럼을 나타낸다. FTIR 스펙트럼은 NH, CH2, C=), H-NCO, 및 Si-O 또는 Si-N 결합에 속하는 것으로 여겨지는 공진들(resonances)로 라벨링된다.
증착된 막의 X-선 광전자 분광법(X-ray photoelectron spectroscopy)(XPS) 결과를 표 1에 나타낸다.
표 1. 증착된 막의 XPS 결과들
Figure pct00013
본 명세서 전반에 걸쳐 "하나의 구체예", "특정 구체예들", "여러 구체예들", "하나 이상의 구체예들", "일부 구체예들에서" 또는 "구체예"에 대한 언급은 구체예와 관련하여 기술된 특정 특성, 구조, 물질 또는 특징이 본 발명의 적어도 하나의 구체예에 포함될 수 있음을 의미한다. 나아가, 본 명세서 전반에 걸쳐 다양한 장소들에서 어구들, 예컨대 "하나 이상의 구체예들에서," "특정 구체예들에서," "일부 구체예들에서," "어느 한 구체에에서" 또는 "구체예에서"의 출현들은 반드시 본 발명의 동일 구체예를 나타내는 것은 아니다. 또한, 기술된 특정 특성들, 구조들, 물질들 또는 특징들은 하나 이상의 구체예들에서 어떠한 적합한 방식으로 조합될 수 있다.
본원의 기재가 특정 구체예들을 참조하여 기술되었지만, 이러한 구체예들은 본 발명의 원리들 및 적용들의 예시일 뿐인 것으로 이해해야 한다. 당업자들에게는 본 발명의 사상 및 범위에서 벗어나지 않고 본 발명의 물질, 방법 및 장치에 대해 다양한 변형들 및 변경들이 이루어질 수 있음이 명백할 것이다. 따라서, 본 발명은 첨부되는 청구항들의 범위 및 이러한 등가물들 내에 있는 변형들 및 변경들을 포함하는 것으로 의도된다.

Claims (15)

  1. 막을 증착시키는 방법으로서,
    기판 표면 상의 적어도 일부를 다작용성 아민(multi-functional amine)을 포함하는 제1 전구체에 노출시켜 기판 표면 상에 아민-함유 막을 형성시키고,
    아민-함유 막을 적어도 하나의 실리콘 원자 및 적어도 하나의 반응성 모이어티(moiety)를 포함하는 제2 전구체에 노출시켜 기판 표면 상의 적어도 일부에 SiCON 막을 형성시키는 것을 포함하는 방법.
  2. 제1항에 있어서, 다작용성 아민이 두 개의 아민 기들을 포함하는 방법.
  3. 제1항에 있어서, 다작용성 아민이 세 개의 아민 기들을 포함하는 방법.
  4. 제1항에 있어서, 제1 전구체가 하기 화학식을 갖는 화합물을 포함하는 방법:
    Figure pct00014

    상기 식에서, n은 약 1 내지 약 6의 범위 내이다.
  5. 제1항에 있어서, 제1 전구체가 하기 화학식을 갖는 화합물을 포함하는 방법:
    Figure pct00015

    상기 식에서, n은 약 1 내지 약 6의 범위 내이다.
  6. 제1항에 있어서, 제1 전구체가 하기 화학식을 갖는 화합물을 포함하는 방법:
    Figure pct00016

    상기 식에서, n은 약 1 내지 약 6의 범위 내이다.
  7. 제1항에 있어서, 제2 전구체의 반응성 모이어티가 이소시아네이토 기(isocyanato group)를 포함하는 방법.
  8. 제1항에 있어서, 제2 전구체의 반응성 모이어티가 알데하이드(aldehyde)를 포함하는 방법.
  9. 제1항에 있어서, 제2 전구체의 반응성 모이어티가 케톤(ketone)을 포함하는 방법.
  10. 제1항에 있어서, 제2 전구체의 반응성 모이어티가 아실 클로라이드(acyl chloride)를 포함하는 방법.
  11. 제1항에 있어서, 제2 전구체의 반응성 모이어티가 안하이드라이드(anhydride)를 포함하는 방법.
  12. 제1항에 있어서, 제2 전구체가 하기 화학식을 갖는 화합물을 포함하는 방법:
    Figure pct00017

    상기 식에서, n은 약 0 내지 약 6의 범위 내이고, y는 약 1 내지 약 3의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택된다.
  13. 제1항에 있어서, 제2 전구체가 하기 화학식을 갖는 화합물을 포함하는 방법:
    Figure pct00018

    상기 식에서, n은 약 0 내지 약 6의 범위 내이고, y는 약 1 내지 약 3의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택되고, R'는 수소, 알킬 기들 또는 할라이드들로 이루어진 군으로부터 선택된다.
  14. 제1항에 있어서, 제2 전구체가 하기 화학식을 갖는 화합물을 포함하는 방법:
    Figure pct00019

    상기 식에서, 각각의 y는 독립적으로 약 1 내지 약 2의 범위 내이고, R은 수소, 알킬 기들, 아미노 기들 및 이들의 조합들로 이루어진 군으로부터 선택된다.
  15. 제1항에 있어서, 실란, 디클로로실란, 트리클로로실란, 암모니아, 산소 및 이들의 조합들로 이루어진 군으로부터 선택된 가스 하에서 SiCON 막을 어닐링(annealing)하는 것을 추가로 포함하는 방법.
KR1020177005418A 2014-07-26 2015-07-24 ＳｉＣＯＮ의 저온 분자층 증착 KR102380197B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462029479P 2014-07-26 2014-07-26
US62/029,479 2014-07-26
US14/801,215 US9812318B2 (en) 2014-07-26 2015-07-16 Low temperature molecular layer deposition of SiCON
US14/801,215 2015-07-16
PCT/US2015/041977 WO2016018747A1 (en) 2014-07-26 2015-07-24 LOW TEMPERATURE MOLECULAR LAYER DEPOSITION OF SiCON

Publications (2)

Publication Number Publication Date
KR20170038023A true KR20170038023A (ko) 2017-04-05
KR102380197B1 KR102380197B1 (ko) 2022-03-28

Family

ID=55166247

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177005418A KR102380197B1 (ko) 2014-07-26 2015-07-24 ＳｉＣＯＮ의 저온 분자층 증착

Country Status (4)

Country Link
US (2) US9812318B2 (ko)
KR (1) KR102380197B1 (ko)
TW (1) TW201610204A (ko)
WO (1) WO2016018747A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201610204A (zh) * 2014-07-26 2016-03-16 應用材料股份有限公司 矽碳氮氧化物的低溫分子層沉積
US11735413B2 (en) * 2016-11-01 2023-08-22 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-k films to fill surface features
US10176984B2 (en) 2017-02-14 2019-01-08 Lam Research Corporation Selective deposition of silicon oxide
US10242866B2 (en) 2017-03-08 2019-03-26 Lam Research Corporation Selective deposition of silicon nitride on silicon oxide using catalytic control
US10043656B1 (en) * 2017-03-10 2018-08-07 Lam Research Corporation Selective growth of silicon oxide or silicon nitride on silicon surfaces in the presence of silicon oxide
US9911595B1 (en) 2017-03-17 2018-03-06 Lam Research Corporation Selective growth of silicon nitride
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US10957543B2 (en) 2017-09-29 2021-03-23 Taiwan Semiconductor Manufacturing Co., Ltd. Device and method of dielectric layer
US10460930B2 (en) 2017-11-22 2019-10-29 Lam Research Corporation Selective growth of SiO2 on dielectric surfaces in the presence of copper
JP7089881B2 (ja) * 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
KR20200118504A (ko) 2018-03-02 2020-10-15 램 리써치 코포레이션 가수분해를 사용한 선택적인 증착
US11107674B2 (en) 2019-01-24 2021-08-31 Applied Materials, Inc. Methods for depositing silicon nitride
EP4058188A4 (en) * 2019-11-11 2024-01-31 The Regents of the University of Colorado, a body corporate SYNTHESIS PROCESS FOR SOLID CARBON DEPOSITION MATERIALS
CN112824559A (zh) * 2019-11-20 2021-05-21 中国科学院微电子研究所 一种低温沉积硅碳氮氧分子薄膜的方法
US11359281B2 (en) * 2020-01-26 2022-06-14 Applied Materials, Inc. Selective deposition of SiCON by plasma ALD
US11859278B2 (en) * 2020-03-08 2024-01-02 Applied Materials, Inc. Molecular layer deposition of amorphous carbon films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084638A (ko) * 2002-11-02 2005-08-26 허니웰 인터내셔날 인코포레이티드 기체 층 형성 재료
US7294449B1 (en) * 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
KR20130086989A (ko) * 2012-01-26 2013-08-05 노벨러스 시스템즈, 인코포레이티드 Ｕｖ-보조 등각 막 퇴적을 위한 방법
KR20130112025A (ko) * 2010-06-10 2013-10-11 토소가부시키가이샤 하이드로실란 유도체, 그 제조방법, 및 규소 함유 박막의 제조법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129187B2 (en) 2004-07-14 2006-10-31 Tokyo Electron Limited Low-temperature plasma-enhanced chemical vapor deposition of silicon-nitrogen-containing films
US20060228903A1 (en) 2005-03-30 2006-10-12 Mcswiney Michael L Precursors for the deposition of carbon-doped silicon nitride or silicon oxynitride films
US8080282B2 (en) 2006-08-08 2011-12-20 Asm Japan K.K. Method for forming silicon carbide film containing oxygen
JP2008053507A (ja) * 2006-08-25 2008-03-06 Matsushita Electric Ind Co Ltd ドライエッチング方法
US20100081293A1 (en) 2008-10-01 2010-04-01 Applied Materials, Inc. Methods for forming silicon nitride based film or silicon carbon based film
JP5806612B2 (ja) 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
US9200167B2 (en) * 2012-01-27 2015-12-01 Air Products And Chemicals, Inc. Alkoxyaminosilane compounds and applications thereof
JP6415808B2 (ja) * 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
WO2014134476A1 (en) * 2013-03-01 2014-09-04 Applied Materials, Inc. LOW TEMPERATURE ATOMIC LAYER DEPOSITION OF FILMS COMPRISING SiCN OR SiCON
JP6814046B2 (ja) * 2014-06-19 2021-01-13 エルジー イノテック カンパニー リミテッド 無機充填材、これを含むエポキシ樹脂組成物、そしてこれを利用した絶縁層を含む発光素子
TW201610204A (zh) * 2014-07-26 2016-03-16 應用材料股份有限公司 矽碳氮氧化物的低溫分子層沉積
US9786492B2 (en) * 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050084638A (ko) * 2002-11-02 2005-08-26 허니웰 인터내셔날 인코포레이티드 기체 층 형성 재료
US7294449B1 (en) * 2003-12-31 2007-11-13 Kovio, Inc. Radiation patternable functional materials, methods of their use, and structures formed therefrom
KR20130112025A (ko) * 2010-06-10 2013-10-11 토소가부시키가이샤 하이드로실란 유도체, 그 제조방법, 및 규소 함유 박막의 제조법
KR20130086989A (ko) * 2012-01-26 2013-08-05 노벨러스 시스템즈, 인코포레이티드 Ｕｖ-보조 등각 막 퇴적을 위한 방법

Also Published As

Publication number Publication date
WO2016018747A1 (en) 2016-02-04
US20160024647A1 (en) 2016-01-28
US10354861B2 (en) 2019-07-16
TW201610204A (zh) 2016-03-16
US9812318B2 (en) 2017-11-07
KR102380197B1 (ko) 2022-03-28
US20180061629A1 (en) 2018-03-01

Similar Documents

Publication Publication Date Title
KR102380197B1 (ko) ＳｉＣＯＮ의 저온 분자층 증착
US11028478B2 (en) Atomic layer deposition of films comprising silicon, carbon and nitrogen using halogenated silicon precursors
KR101994305B1 (ko) GeO2의 원자층 증착
US11549181B2 (en) Methods for atomic layer deposition of SiCO(N) using halogenated silylamides
US7488694B2 (en) Methods of forming silicon nitride layers using nitrogenous compositions
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
KR102415780B1 (ko) Ｐｅ-ａｌｄ에 의한 유기 공동-반응물과 함께 규소 전구체를 사용한 규소-기반 필름에의 탄소 및/또는 질소 합체
US20090155606A1 (en) Methods of depositing a silicon nitride film
TW200422424A (en) Low temperature deposition of silicon oxides and oxynitrides
US9875889B2 (en) Atomic layer deposition of films comprising Si(C)N using hydrazine, azide and/or silyl amine derivatives
KR20150121217A (ko) ＳｉＣＮ 또는 ＳｉＣＯＮ을 포함하는 필름의 저온 원자층 증착
US11823893B2 (en) Methods of depositing SiCON with C, O, and N compositional control
JP6876145B2 (ja) ビス（アミノシリル）アルキルアミン化合物を含むシリコン含有薄膜蒸着用組成物、およびそれを用いたシリコン含有薄膜の製造方法
US20170117144A1 (en) Chemical Infiltration into Porous Dielectric Films
JP7164789B2 (ja) ５５０℃以上の温度でＡＬＤを使用してＳｉ含有膜を堆積させるための前駆体及びプロセス
TWI640651B (zh) 使用鹵化矽前驅物進行包含矽、碳及氮之膜的原子層沉積
US12119223B2 (en) Single precursor low-k film deposition and UV cure for advanced technology node
TWI830973B (zh) 使用超低溫ａｌｄ於高品質含矽膜沈積之方法
KR20220062111A (ko) 할로겐화된 실릴아미드들을 사용하여 SiCO(N)를 원자층 증착하는 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant