KR20170030207A - 메모리 장치 - Google Patents

메모리 장치 Download PDF

Info

Publication number
KR20170030207A
KR20170030207A KR1020150127457A KR20150127457A KR20170030207A KR 20170030207 A KR20170030207 A KR 20170030207A KR 1020150127457 A KR1020150127457 A KR 1020150127457A KR 20150127457 A KR20150127457 A KR 20150127457A KR 20170030207 A KR20170030207 A KR 20170030207A
Authority
KR
South Korea
Prior art keywords
memory cells
address
detection
row
data
Prior art date
Application number
KR1020150127457A
Other languages
English (en)
Inventor
박민수
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150127457A priority Critical patent/KR20170030207A/ko
Priority to US15/066,633 priority patent/US9922728B2/en
Publication of KR20170030207A publication Critical patent/KR20170030207A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4062—Parity or ECC in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

메모리 장치는 다수의 메모리 셀; 및 제1페이즈에서 상기 다수의 메모리 셀 중 선택된 메모리 셀들의 리프레시 후 상기 선택된 메모리 셀들의 데이터를 래치하고, 제2페이즈에서 상기 다수의 메모리 셀 중 선택된 메모리 셀들의 페일 검출 후 상기 선택된 메모리 셀들이 리프레시되도록 제어하는 페일 검출부를 포함할 수 있다.

Description

메모리 장치{MEMORY DEVICE}
본 특허문헌은 메모리 장치에 관한 것이다.
메모리 장치의 메모리셀은 스위치역할을 하는 셀 트랜지스터와 전하(데이터)를 저장하는 셀 캐패시터로 구성되어 있다. 메모리 셀 내의 셀 캐패시터에 전하가 있는가 없는가에 따라, 즉 셀 캐패시터의 단자 전압이 높은가 낮은가에 따라 데이터의 '하이'(논리 1), '로우'(논리 0)를 구분한다.
데이터의 보관은 셀 캐패시터에 전하가 축적된 형태로 되어 있는 것이므로 원리적으로는 전력의 소비가 없다. 그러나 MOS트랜지스터의 PN결합 등에 의한 누설 전류가 있어서 셀 캐패시터에 저장된 초기의 전하량이 소멸 되므로 데이터가 소실될 수 있다. 또한 메모리 장치의 집적도가 증가하고 선폭이 감소함에 따라 비트라인 캐패시터에 비해 셀 캐패시터의 용량이 작아지는 등의 이유로 메모리 셀에 저장된 데이터를 구분하는 전압차이가 작아지고 있다.
이와 같이, 셀 캐패시터의 용량이 작은 메모리 셀이 감지 증폭기와 연결되어 동작하는 경우 도중에 1비트 페일을 일으킬 가능성이 커진다. 이러한 1비트 페일을 간헐적 tWR 페일(intermittent tWR fail, 이하 간헐적 페일이라 함)이라고 한다.
간헐적 페일은 특정 셀에서 지속적으로 발생하는 것이 아니라 불규칙한 형태로 발생하기 때문에 구제하는데 다음과 같은 문제가 있다. DRAM과 같은 메모리 장치의 경우 일정한 주기로 리프레시를 수행하는데, 리프레시 동작 사이에 간헐적 페일이 발생할 수 있기 때문에 간헐적 페일은 통상의 리프레시 동작을 통해 해결하기 어렵다. 또한 메모리 장치의 생산 단계에서 테스트를 통해 검출된 불량 셀은 리던던시 셀로 리페어할 수 있지만 간헐적 페일은 테스트에서 불량 셀로 검출되지 않는 메모리 셀에서도 발생할 수 있기 때문에 종래의 테스트 및 리페어를 통해서 해결하기 어려울 수 있다.
본 발명의 일 실시예는 메모리 장치의 동작 도중에 메모리 셀의 간헐적 페일을 검출하고, 이를 정정하는 메모리 장치를 제공할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 및 제1페이즈에서 상기 다수의 메모리 셀 중 선택된 메모리 셀들의 리프레시 후 상기 선택된 메모리 셀들의 데이터를 래치하고, 제2페이즈에서 상기 다수의 메모리 셀 중 선택된 메모리 셀들의 페일 검출 후 상기 선택된 메모리 셀들이 리프레시되도록 제어하는 페일 검출부를 포함할 수 있다.
본 발명의 일 실시예에 따른 메모리 장치는 다수의 메모리 셀; 리프레시 어드레스를 생성하는 리프레시 카운터; 로우 및 컬럼 검출 어드레스를 생성하는 검출 카운터; 상기 리프레시 어드레스와 상기 로우 검출 어드레스가 같은 구간에서 제1 및 제2구간신호를 차례로 활성화하는 구간신호 생성부; 및 제1페이즈에서 상기 제2구간신호가 활성화된 경우 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 데이터를 래치하고, 제2페이즈에서 상기 제1구간신호가 활성화된 경우 상기 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 페일을 검출하는 페일 검출부를 포함할 수 있다.
본 기술은 메모리 장치의 동작 도중에 메모리 셀의 간헐적 페일을 검출하고, 이를 정정함으로써 간헐적 페일이 발생해도 메모리 장치가 정상적으로 동작하도록 할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도,
도 2는 제1실시예에 따른 검출 카운터(130)의 구성도,
도 3은 제2실시예에 따른 검출 카운터(130)의 구성도,
도 4는 플래그 신호 생성부(140)의 구성도,
도 5는 구간신호 생성부(150)의 구성도,
도 6은 구간신호 생성부(150)의 동작을 설명하기 위한 도면,
도 7은 페일 검출부(160)의 구성도,
도 8은 도 1의 메모리 장치의 동작을 설명하기 위한 도면,
도 9는 도 1의 메모리 장치의 동작을 설명하기 위한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
이하에서 검출동작은 메모리 장치의 간헐적 페일을 검출하고, 정정하는 동작을 나타낼 수 있다. 검출동작은 제1 및 제2서브동작을 포함할 수 있다. 제1서브동작은 페일을 검출할 메모리 셀들의 데이터를 첫번째로 리드하고, 리드된 데이터를 래치하는 동작을 나타낼 수 있다. 제2서브동작은 페일을 검출할 메모리 셀들의 데이터를 두번째로 리드하고, 리드된 데이터와 래치된 데이터를 비교하여 간헐적 페일을 검출하고, 페일이 검출된 메모리 셀들을 정정하는 동작을 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 장치의 구성도이다.
도 1을 참조하면, 메모리 장치는 셀 어레이(110), 리프레시 카운터(120), 검출 카운터(130), 플래그 신호 생성부(140), 구간신호 생성부(150), 페일 검출부(160), 리프레시 제어부(170), 로우 회로(180) 및 컬럼 회로(190)를 포함할 수 있다.
셀 어레이(110)는 다수의 로우(WL0 - WL1023, 워드라인), 다수의 컬럼(BL0 - BL127, 비트라인) 및 워드라인과 비트라인 사이에 연결된 다수의 메모리 셀(MC)을 포함할 수 있다. 로우, 컬럼 및 메모리 셀들의 개수는 설계에 따라 달라질 수 있다.
리프레시 카운터(120)는 리프레시 신호(이하 REFA)가 활성화되면 카운팅을 수행하여 카운팅 어드레스(이하 CNT_ADD<0:9>)를 생성할 수 있다. 리프레시 카운터(120)는 카운팅을 통해 CNT_ADD<0:9>의 값을 1씩 증가시킬 수 있다. CNT_ADD<0:9>의 값을 1씩 증가시킨다는 것은 금번에 K번째 워드라인이 선택되었다면 다음번에는 K+1번째 워드라인이 선택되도록 CNT_ADD<0:9>를 변화시킨다는 것을 나타낼 수 있다. 다만 리프레시 카운터(120)는 CNT_ADD<0:9>와 로우 검출 어드레스(이하 DET_RADD<0:9>)가 같은 구간에서는 제1구간신호(이하 SEC1)가 활성화된 경우 REFA에 응답하여 카운팅을 수행하지 않을 수 있다. 즉, SEC1가 활성화된 경우 리프레시 카운터(120)는 카운팅을 스킵할 수 있다.
검출 카운터(130)는 셀 어레이(110)의 다수의 메모리 셀(MC) 중 검출동작을 수행할 메모리 셀들을 선택하기 위한 로우 검출 어드레스(이하 DET_RADD<0:9>) 및 컬럼 검출 어드레스(이하 DET_CADD<0:4>)를 생성할 수 있다. 검출 카운터(130)는 검출동작이 완료될 때마다 카운팅을 수행하여 DET_RADD<0:9> 또는 DET_CADD<0:4>를 증가시킬 수 있다. 검출 카운터(130)는 DET_RADD<0:9> 또는 DET_CADD<0:4>가 종료값에 도달하면 시작값부터 다시 카운팅할 수 있다. 참고로 검출동작의 완료는 선택된 메모리 셀들에 대해 제1 및 제2서브동작이 차례로 1회씩 완료된 것을 나타낼 수 있다.
제1실시예에서 검출 카운터(130)는 검출동작이 완료될 때마다 DET_CADD<0:4>를 증가시킬 수 있다. 검출 카운터(130)는 DET_CADD<0:4>의 값이 종료값(예, 최대값)인 상태에서 검출동작이 완료되면 DET_CADD<0:4>의 값을 초기값(예, 최소값)으로 변경하고, DET_RADD<0:9>를 증가시킬 수 있다.
제2실시예에서 검출 카운터(130)는 검출동작이 완료될 때마다 DET_RADD<0:9>를 증가시킬 수 있다. 검출 카운터(130)는 DET_RADD<0:9>의 값이 종료값(예, 최대값)인 상태에서 검출동작이 완료되면 DET_RADD<0:9>의 값을 초기값(예, 최소값)으로 변경하고, DET_CADD<0:4>를 증가시킬 수 있다.
플래그 신호 생성부(140)는 검출동작이 수행되는 검출구간에서 REFA에 응답하여 플래그 신호(이하 FLAG)의 논리값을 토글시킬 수 있다. 플래그 신호 생성부(140)는 검출구간을 나타내는 검출구간 신호(이하 DET_OP)가 활성화된 경우 REFA에 응답하여 플래그 신호(이하 FLAG)의 논리값을 토글시킬 수 있다. 보다 자세히 살펴보면, 플래그 신호 생성부(140)는 플래그 신호(이하 FLAG)가 제1논리값(예, 로우)인 경우 DET_OP가 활성화된 구간에서 REFA에 응답하여 FLAG를 제1논리값에서 제2논리값(예, 하이)으로 변경한다. 또한 플래그 신호(이하 FLAG)가 제2논리값인 경우 DET_OP가 활성화된 구간에서 REFA에 응답하여 FLAG를 제2논리값에서 제1논리값으로 변경한다. 참고로 FLAG가 제1논리값인 경우 DET_OP의 활성화 구간은 SEC2의 활성화 구간과 동일하고, FLAG가 제2논리값인 경우 DET_OP의 활성화 구간은 SEC1의 활성화 구간과 동일하다.
FLAG가 제1논리값이라는 것은 검출구간에서 REFA가 활성화되면 제1서브동작이 수행되는 상태인 제1페이즈를 나타내고, FLAG가 제2논리값이라는 것은 검출구간에서 REFA가 활성화되면 제2서브동작이 수행되는 상태인 제2페이즈를 나타낼 수 있다.
구간신호 생성부(150)는 SEC1, SEC2 및 DET_OP를 생성할 수 있다. 구간신호 생성부(150)는 CNT_ADD<0:9>와 DET_RADD<0:9>가 같은 구간에서 SEC1 및 SEC2를 차례로 활성화할 수 있다. 구간신호 생성부(150)는 CNT_ADD<0:9>와 DET_RADD<0:9>가 같아지면 SEC1을 활성화한다. SEC1가 활성화된 상태에서 REFA에 응답하여 SEC1를 비활성화하고, SEC2를 활성화한다. SEC2가 활성화된 상태에서 REFA에 응답하여 SEC2를 비활성화한다. 구간신호 생성부(150)는 FLAG가 제1서브동작에서 SEC2를 DET_OP로 전달하고, 제2서브동작에서 SEC1을 DET_OP로 전달할 수 있다.
페일 검출부(160)는 셀 어레이(110)의 다수의 메모리 셀(MC) 중 DET_RADD<0:9>, DET_CADD<0:4>에 대응하는 메모리 셀들의 페일을 검출하고, 페일을 정정할 수 있다. 페일 검출부(160)는 제1페이즈의 검출구간(FLAG = 제1논리값, DET_OP활성화)에서 REFA에 응답하여 DET_RADD<0:9>와 DET_CADD<0:4>에 의해 선택된 메모리 셀들에서 리드된 데이터가 래치할 수 있다. 또한 페일 검출부는 제2페이즈의 검출구간(FLAG = 제2논리값, DET_OP활성화)에서 REFA에 응답하여 DET_RADD<0:9>와 DET_CADD<0:4>에 의해 선택된 메모리 셀들에서 리드된 데이터를 래치된 데이터와 비교하여 페일을 검출할 수 있다.
페일 검출부(160)는 리드된 데이터와 래치된 데이터가 동일하면 선택된 메모리 셀들의 상태를 패스(불량 없음)로 판정하고, 리드된 데이터와 래치된 데이터가 다르면 선택된 메모리 셀들의 상태를 페일(불량 있음)로 판정할 수 있다. 페일 검출부(160)는 선택된 메모리 셀들의 상태가 페일로 판정되면, 래치된 데이터가 선택된 메모리 셀들에 라이트될 수 있도록 컬럼 회로(190) 등을 제어할 수 있다(라이트백 동작). 페일 검출부(160)는 불량이 검출되지 않으면 DET를 비활성화(예, 로우)하고, 불량이 검출되면 검출신호(이하 DET)를 활성화(예, 하이)할 수 있다.
리프레시 제어부(170)는 리프레시 커맨드가 인가되면 활성화되는 REF가 활성화될 때마다 REFA를 활성화할 수 있다.
로우 회로(180)는 로우 어드레스(이하 RADD<0:9>), CNT_ADD<0:5>, 또는 DET_RADD<0:9>에 의해 선택된 워드라인의 액티브 및 프리차지 동작을 제어하기 위한 회로이다. 로우 회로(180)는 액티브 커맨드(active command)가 입력되면 활성화되는 액티브 신호(이하 ACT)에 응답하여 RADD<0:9>에 대응하는 워드라인을 액티브하고, 프리차지 커맨드(precharge command)가 입력되면 활성화되는 프리차지 신호(이하 PRE)에 응답하여 액티브된 워드라인을 프리차지할 수 있다. 로우 회로(180)는 DET_OP가 비활성화된 경우 REFA가 활성화되면 CNT_ADD<0:9>에 대응하는 워드라인을 액티브-프리차지할 수 있다. 로우 회로(180)는 DET_OP가 활성화된 경우 REFA가 활성화되면 DET_RADD<0:9>에 대응하는 워드라인을 액티브-프리차지할 수 있다.
컬럼 회로(190)는 리드 커맨드(read command)가 입력되면 활성화되는 리드 신호(이하 RD)에 응답하여 컬럼 어드레스(이하 CADD<0:4>)에 의해 선택된 비트라인들에 연결된 메모리 셀들(MC)의 데이터를 리드하고, 라이트 커맨드(write command)가 입력되면 활성화되는 라이트 신호(이하 WT)에 응답하여 CADD<0:4>에 의해 선택된 비트라인들(bit line)에 연결된 메모리 셀들(MC)의 데이터를 라이트할 수 있다. DATA는 컬럼 회로(190)를 통해 셀 어레이(110)에 입/출력되는 데이터를 나타낸다.
컬럼 회로(190)는 FLAG가 제1논리값이고, DET_OP가 활성화된 경우 REFA에 응답하여 DET_RADD<0:9> 및 DET_CADD<0:4>에 대응하는 메모리 셀들의 데이터를 페일 검출부(160)로 전송할 수 있다. 컬럼 회로(190)는 FLAG가 제2논리값이고, DET_OP가 활성화된 경우 REFA에 응답하여 DET_RADD<0:9> 및 DET_CADD<0:4>에 대응하는 메모리 셀들의 데이터를 페일 검출부(160)로 전송하되, 이후 DET가 활성화되면 페일 검출부(160)로부터 전송된 데이터를 DET_RADD<0:9> 및 DET_CADD<0:4>에 대응하는 메모리 셀들에 라이트할 수 있다.
101은 페일 검출부(160)와 컬럼 회로(190) 사이에 여러가지 신호를 전달하는 다수의 라인을 나타낸 것이다. 참고로 도 1의 실시예에서 CADD<0:4> 또는 DET_CADD<0:4>의 각각의 값에 4개의 비트라인이 대응할 수 있다.
메모리 장치는 CNT_ADD<0:9>와 DET_RADD<0:9>가 같은 경우 DET_RADD<0:9> 및 DET_CADD<0:4>에 대응하는 메모리 셀들에 대해 검출동작을 수행할 수 있다. 또한 메모리 장치는 CNT_ADD<0:9>에 대응하는 워드라인을 리프레시할 수 있다. 따라서 CNT_ADD<0:9>와 DET_RADD<0:9>가 같은 구간에서 DET_RADD<0:9> 및 DET_CADD<0:4>에 대응하는 메모리 셀들에 대해 리프레시 및 제1 또는 제2서브동작이 수행된다.
이때 메모리 장치는 제1서브동작을 수행하는 경우 먼저 CNT_ADD<0:9>에 대응하는 워드라인을 리프레시한 후 제1서브동작을 수행하고, 제2서브동작을 수행하는 경우 먼저 제2서브동작을 수행한 후 CNT_ADD<0:9>에 대응하는 워드라인을 리프레시할 수 있다. 이러한 방법으로 검출동작이 대상 메모리 셀들의 인접한 리프레시 동작 사이, 즉 금번 리프레시가 완료된 시점부터 다음번 리프레시가 시작되는 시점까지의 구간에 수행할 수 있다. 이를 통해 리프레시가 검출동작에 미치는 영향을 배제함으로써 검출동작의 정확성을 높일 수 있다.
도 2는 제1실시예에 따른 검출 카운터(130)의 구성도이다.
도 2를 참조하면, 검출 카운터(130)는 제1카운팅부(210) 및 제2카운팅부(220)를 포함할 수 있다.
제1카운팅부(210)는 검출동작이 완료될 때마다 DET_CADD<0:4>를 카운팅하되(예, 1씩 증가시킴), DET_CADD<0:4>가 종료값(예, 11111)일 때 검출동작이 완료되면 DET_CADD<0:4>을 초기값(예, 00000)으로 초기화하고, 로우 카운팅 신호(이하 RCNT)를 활성화할 수 있다. 이를 위해 제1카운팅부(210)는 FLAG가 제2논리값이고, DET_OP가 활성화된 상태에서 REFA가 활성화되면 DET_CADD<0:4>를 카운팅할 수 있다. 또한 제1카운팅부(210)는 DET_CADD<0:4>가 종료값이고, FLAG가 제2논리값이고, DET_OP가 활성화된 상태에서 REFA가 활성화되면 DET_CADD<0:4>를 초기값으로 초기화할 수 있다. 또는 제1카운팅부(210)는 제1외부 카운팅 신호(이하 ECNT1)가 활성화되면 DET_CADD<0:4>를 카운팅할 수 있다. ECNT1는 검출동작의 완료와 관계 없이 DET_CADD<0:4>를 카운팅할 때 사용되는 신호일 수 있다.
제2카운팅부(220)는 RCNT가 활성화될 대마다 DET_RADD<0:9>를 카운팅하되(예, 1씩 증가시킴), DET_RADD<0:9>가 종료값(예, 1111111111)일 때 RCNT가 활성화되면 DET_RADD<0:9>를 초기값(예, 0000000000)으로 초기화할 수 있다. 또는 제2카운팅부(220)는 제2외부 카운팅 신호(이하 ECNT2)가 활성화되면 DET_RADD<0:9>를 카운팅할 수 있다. ECNT2는 DET_CADD<0:4>의 초기화와 관계 없이 DET_RADD<0:9>를 카운팅할 때 사용되는 신호일 수 있다.
도 3은 제2실시예에 따른 검출 카운터(130)의 구성도이다.
도 3을 참조하면, 검출 카운터(130)는 제1카운팅부(310) 및 제2카운팅부(320)를 포함할 수 있다.
제1카운팅부(310)는 검출동작이 완료될 때마다 DET_RADD<0:9>를 카운팅하되(예, 1씩 증가시킴), DET_RADD<0:9>가 종료값(예, 1111111111)일 때 검출동작이 완료되면 DET_RADD<0:9>을 초기값(예, 0000000000)으로 초기화하고, 컬럼 카운팅 신호(이하 YCNT)를 활성화할 수 있다. 이를 위해 제1카운팅부(310)는 FLAG가 제2논리값이고, DET_OP가 활성화된 상태에서 REFA가 활성화되면 DET_RADD<0:9>를 카운팅할 수 있다. 또한 제1카운팅부(310)는 DET_RADD<0:9>가 종료값이고, FLAG가 제2논리값이고, DET_OP가 활성화된 상태에서 REFA가 활성화되면 DET_RADD<0:9>를 초기값으로 초기화할 수 있다. 또는 제1카운팅부(310)는 제1외부 카운팅 신호(이하 ECNT1)가 활성화되면 DET_RADD<0:9>를 카운팅할 수 있다. ECNT1는 검출동작의 완료와 관계 없이 DET_RADD<0:9>를 카운팅할 때 사용되는 신호일 수 있다.
제2카운팅부(320)는 YCNT가 활성화될 대마다 DET_CADD<0:4>를 카운팅하되(예, 1씩 증가시킴), DET_CADD<0:4>가 종료값(예, 11111)일 때 YCNT가 활성화되면 DET_CADD<0:4>를 초기값(예, 00000)으로 초기화할 수 있다. 또는 제2카운팅부(320)는 제2외부 카운팅 신호(이하 ECNT2)가 활성화되면 DET_CADD<0:4>를 카운팅할 수 있다. ECNT2는 DET_RADD<0:9>의 초기화와 관계 없이 DET_CADD<0:4>를 카운팅할 때 사용되는 신호일 수 있다.
도 4는 플래그 신호 생성부(140)의 구성도이다.
도 4를 참조하면, 플래그 신호 생성부(140)는 디플립플롭(410)을 포함할 수 있다.
디플립플롭(410)는 초기 상태에서 FLAG를 로우로 출력할 수 있다. 디플립플롭(410)에서 출력된 FLAG는 반전되어 디플립플롭(410)으로 다시 입력될 수 있다.
디플립플롭(410)는 DET_OP가 활성화된 상태에서 REFA가 활성화되면 입력된 신호를 래치하고, FLAG로 출력할 수 있다. 따라서 FLAG가 로우인 상태에서 DET_OP 및 REFA가 활성화되면 FLAG가 하이로 변경되고, FLAG가 하이인 상태에서 DET_OP 및 REFA가 활성화되면 FLAG가 로우로 변경될 수 있다.
도 5는 구간신호 생성부(150)의 구성도이다.
도 5를 참조하면, 구간신호 생성부(150)는 제1구간신호 생성부(510), 제2구간신호 생성부(520) 및 검출구간 신호 생성부(530)를 포함할 수 있다.
제1구간신호 생성부(510)는 검출구간 신호 생성부(510)는 비교부(511) 및 신호 생성부(512)를 포함할 수 있다. 비교부(511)는 CNT_ADD<0:9>와 DET_RADD<0:9>를 비교하여 동일하지 않으면 비교신호(이하 CMP)를 비활성화(예, 로우)하고, 동일하면 CMP를 활성화(예, 하이)할 수 있다. 신호 생성부(512)는 CMP가 활성화되면 SEC1를 활성화하되, CMP가 활성화된 상태에서 REFA에 응답하여 SEC1를 비활성화할 수 있다.
제2구간신호 생성부(520)는 REFA가 활성화되면 SEC1를 래치하여 저장하고, REFA가 비활성화되면 래치된 값을 SEC2로 출력한다. 따라서 SEC1가 활성화된 상태에서 REFA가 활성화되면 SEC1의 값이 래치되고, REFA가 비활성화되면 래치된 값이 출력되면서 SEC2가 활성화된다. SEC1가 비활성화된 상태에서 REFA가 활성화되면 SEC1의 값이 래치되고, REFA가 비활성화되면 래치된 값이 출력되면서 SEC2가 비활성화된다. 제2구간신호 생성부(520)는 초기화된 상태에서 SEC2를 비활성화할 수 있다.
구간신호 생성부(530)는 선택신호 생성부(531) 및 선택부(532)를 포함할 수 있다. 선택신호 생성부(531)는 SEC2가 활성화되었다가 비활성화될 때(예, 폴링엣지)마다 토글하는 선택신호(SEL)를 생성할 수 있다. 선택신호 생성부(531)는 초기값으로 0을 출력하되, SEC2의 폴링엣지에서 SEL이 0이면 1로, 1이면 0으로 논리값을 변경할 수 있다. 선택부(532)는 SEL이 0이면 SEC2를 선택하여 DET_OP로 출력하고, SEL이 1이면 SEC1을 선택하여 DET_OP로 출력할 수 있다.
도 6은 구간신호 생성부(150)의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, CNT_ADD<0:9>와 DET_RADD<0:9>가 다를 때 CMP는 로우로 유지된다. CNT_ADD<0:9>와 DET_RADD<0:9>가 같아지면 CMP가 활성화되고, CMP에 응답하여 SEC1이 활성화된다. CMP가 활성화된 상태에서 REFA에 응답하여 SEC1이 비활성화되고, SEC2가 활성화된다. SEC1가 비활성화된 상태에서 REFA에 응답하여 SEC2가 비활성화된다.
SEL은 SEC2에 응답하여 0과 1사이를 토글한다. SEL이 0인 경우 SEC2가 DET_OP로 전달되고, SEL이 1인 경우 SEC1이 DET_OP)로 전달된다.
도 7은 페일 검출부(160)의 구성도이다.
도 7을 참조하면, 페일 검출부(160)는 다수의 데이터 래치부(710_0 - 710_3), 다수의 데이터 비교부(720_0 - 720_3), 검출신호 생성부(730) 및 다수의 데이터 전송부(740_0 - 740_3)를 포함할 수 있다. IN0 - IN3는 페일 검출부(160)로 입력되는 데이터가 전달되는 라인을 나타내고, OUT0 - OUT3는 페일 검출부(160)에서 출력되는 데이터가 전달되는 라인을 나타낼 수 있다. 참고로 도 1의 101은 IN0 - IN3, OUT0 - OUT3을 포함할 수 있다.
다수의 데이터 래치부(710_0 - 710_3)는 각각 IN0 내지 IN3에 대응하며, FLAG가 제1논리값이고, DET_OP 및 REFA가 활성화된 경우 대응하는 IN 라인으로 전달된 데이터를 래치할 수 있다. IN0 - IN3의 데이터는 선택된 메모리 셀들(MC)로부터 첫번째로 리드된 데이터일 수 있다. 다수의 데이터 래치부(710_0 - 710_3)는 래치된 데이터를 출력할 수 있다(LD0 - LD3).
다수의 데이터 비교부들(720_0 - 720_3)은 FLAG가 제2논리값이고, DET_OP 및 REFA가 활성화된 경우 대응하는 데이터 래치부에서 출력된 데이터(LD0 - LD3)와 대응하는 IN라인으로 전달된 데이터를 비교한 결과를 출력할 수 있다(DC0 - DC3). 데이터 비교부들(720_0 - 720_3)은 LD0 - LD3와 IN0 - IN3가 같으면 비활성화(예, 로우)되고, 다르면 활성화(예, 하이)될 수 있다.
검출신호 생성부(730)는 FLAG가 제2논리값이고, DET_OP 및 REFA가 활성화된 경우 DC0 - DC3가 모두 비활성화되면 즉, 첫번째로 리드된 데이터(730_0 - 730_3에 래치된 데이터)와 두번째로 리드된 데이터(IN0 - IN3의 데이터)가 같으면 DET를 비활성화할 수 있다. 또한 검출신호 생성부(730)는 FLAG가 제2논리값이고, DET_OP 및 REFA가 활성화된 경우 DC0 - DC3 중 하나 이상의 신호가 활성화되면, 즉 첫번째로 리드된 데이터와 두번째로 리드된 데이터가 다르면 DET를 활성화할 수 있다.
다수의 데이터 전송부들(740_0 - 740_3)은 FLAG가 제2논리값이고, DET_OP가 활성화된 경우 DET가 활성화되면 대응하는 데이터 래치부에서 출력된 데이터(LD0 - LD3)를 각각 대응하는 OUT라인으로 전달할 수 있다. OUT라인으로 전달된 데이터는 컬럼 회로(190)를 거쳐 선택된 메모리 셀들(MC)에 라이트될 수 있다. 이때 라이트백 동작은 선택된 메모리 셀들의 패스/페일 판정이 완료된 후 수행될 수 있다.
도 8은 도 1의 메모리 장치의 동작을 설명하기 위한 도면이다. 도 8은 제1실시예에 따른 검출 카운터(130)를 사용하는 경우 메모리 장치의 동작을 설명하기 위한 도면이다. 이하에서는 CNT_ADD<0:9>, DET_RADD<0:9>, DET_CADD<0:4>를 각각 10진수로 표현한다.
도 8을 참조하면, 메모리 장치에서 CNT_ADD<0:9>, DET_RADD<0:9>, DET_CADD<0:4>는 모두 초기상태에서 0이다. FLAG는 초기상태에서 로우이다.
FLAG는 로우이고, CNT_ADD<0:9> 및 DET_RADD<0:9>가 0으로 동일한 구간에서 먼저 REFA에 응답하여 CNT_ADD<0:9> = 0에 대응하는 워드라인의 리프레시 동작이 수행된다. 이때 CNT_ADD<0:9>는 카운팅되지 않는다. REFA의 폴링엣지에서 DET_OP가 활성화되고, REFA에 응답하여 DET_RADD<0:9> = 0, DET_CADD<0:4> = 0에 대응하는 메모리 셀들에 대해 제1서브동작이 수행된다. 이때 CNT_ADD<0:9>가 0에서 1로 카운팅된다.
CNT_ADD<0:9>가 1 내지 1023인 구간에서 CNT_ADD<0:9>와 DET_RADD<0:9>가 다르므로 검출동작은 수행되지 않는다. CNT_ADD<0:9>가 1023에서 0으로 카운팅되어 다시 DET_RADD<0:9>와 같아지면 DET_OP가 활성화가 활성화되고, REFA에 응답하여 응답하여 DET_RADD<0:9> = 0, DET_CADD<0:4> = 0에 대응하는 메모리 셀들에 대해 제2서브동작이 수행된다. 제2서브동작이 완료되면 DET_CADD<0:4>가 0에서 1로 카운팅된다. 이때 CNT_ADD<0:9>는 카운팅되지 않는다. 그 후 REFA에 응답하여 워드라인의 리프레시 동작이 수행되고, CNT_ADD<0:9>가 0에서 1로 카운팅된다.
DET_RADD<0:9> = 0, DET_CADD<0:4> = 1 내지 31에 대응하는 메모리 셀들의 검출동작이 차례로 수행되고, DET_RADD<0:9> = 0 및 DET_CADD<0:4> = 31에 대응하는 메모리 셀들의 검출동작이 완료되면 DET_RADD<0:9>가 0에서 1로 카운팅된다. DET_RADD<0:9> = 1 내지 1023인 워드라인에 연결된 메모리 셀의 검출동작도 상술한 것과 비슷한 과정으로 수행된다. DET_RADD<0:9> = 1023 및 DET_CADD<0:4> = 31에 대응하는 메모리 셀들의 검출동작이 완료되면 DET_RADD<0:9> = 0 및 DET_CADD<0:4> = 0에 대응하는 메모리 셀들부터 다시 검출동작이 수행된다.
도 9는 도 1의 메모리 장치의 동작을 설명하기 위한 도면이다. 도 9는 제2실시예에 따른 검출 카운터(130)를 사용하는 경우 메모리 장치의 동작을 설명하기 위한 도면이다. 이하에서는 CNT_ADD<0:9>, DET_RADD<0:9>, DET_CADD<0:4>를 각각 10진수로 표현한다.
도 9를 참조하면, 메모리 장치에서 CNT_ADD<0:9>, DET_RADD<0:9>, DET_CADD<0:4>는 모두 초기상태에서 0이다. FLAG는 초기상태에서 로우이다.
FLAG는 로우이고, CNT_ADD<0:9> 및 DET_RADD<0:9>가 0으로 동일한 구간에서 먼저 REFA에 응답하여 CNT_ADD<0:9> = 0에 대응하는 워드라인의 리프레시 동작이 수행된다. 이때 CNT_ADD<0:9>는 카운팅되지 않는다. REFA의 폴링엣지에서 DET_OP가 활성화되고, REFA에 응답하여 DET_RADD<0:9> = 0, DET_CADD<0:4> = 0에 대응하는 메모리 셀들에 대해 제1서브동작이 수행된다. 이때 CNT_ADD<0:9>가 0에서 1로 카운팅된다.
CNT_ADD<0:9>가 1 내지 1023인 구간에서 CNT_ADD<0:9>와 DET_RADD<0:9>가 다르므로 검출동작은 수행되지 않는다. CNT_ADD<0:9>가 1023에서 0으로 카운팅되어 다시 DET_RADD<0:9>와 같아지면 DET_OP가 활성화가 활성화되고, REFA에 응답하여 응답하여 DET_RADD<0:9> = 0, DET_CADD<0:4> = 0에 대응하는 메모리 셀들에 대해 제2서브동작이 수행된다. 제2서브동작이 완료되면 DET_RADD<0:4>가 0에서 1로 카운팅된다. 이때 CNT_ADD<0:9>는 카운팅되지 않는다. 그 후 REFA에 응답하여 워드라인의 리프레시 동작이 수행되고, CNT_ADD<0:9>가 0에서 1로 카운팅된다.
DET_CADD<0:4> = 0, DET_RADD<0:9> = 1 내지 1023에 대응하는 메모리 셀들의 검출동작이 차례로 수행되고, DET_CADD<0:4> = 0 및 DET_RADD<0:9> = 1023에 대응하는 메모리 셀들의 검출동작이 완료되면 DET_CADD<0:4>가 0에서 1로 카운팅된다. DET_CADD<0:4> = 1 내지 31인 워드라인에 연결된 메모리 셀의 검출동작도 상술한 것과 비슷한 과정으로 수행된다. DET_RADD<0:9> = 1023 및 DET_CADD<0:4> = 31에 대응하는 메모리 셀들의 검출동작이 완료되면 DET_RADD<0:9> = 0 및 DET_CADD<0:4> = 0에 대응하는 메모리 셀들부터 다시 검출동작이 수행된다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.

Claims (16)

  1. 다수의 메모리 셀; 및
    제1페이즈에서 상기 다수의 메모리 셀 중 선택된 메모리 셀들의 리프레시 후 상기 선택된 메모리 셀들의 데이터를 래치하고, 제2페이즈에서 상기 다수의 메모리 셀 중 선택된 메모리 셀들의 페일 검출 후 상기 선택된 메모리 셀들이 리프레시되도록 제어하는 페일 검출부
    를 포함하는 메모리 장치.
  2. 제 1항에 있어서,
    상기 페일 검출부는
    상기 제1페이즈에서 래치된 데이터와 상기 제2페이즈에서 상기 선택된 메모리 셀들의 데이터를 비교하여 페일을 검출하되, 상기 제1페이즈에서 래치된 데이터와 상기 제2페이즈에서 상기 선택된 메모리 셀들의 데이터가 같으면 상기 선택된 메모리 셀들을 패스로 판정하고, 상기 제1페이즈에서 래치된 데이터와 상기 제2페이즈에서 상기 선택된 메모리 셀들의 데이터가 다르면 상기 선택된 메모리 셀들을 페일로 판정하는 메모리 장치.
  3. 제 2항에 있어서,
    상기 페일 검출부는
    상기 선택된 메모리 셀들이 페일로 판정된 경우 상기 제1페이즈에서 래치된 데이터가 상기 선택된 메모리 셀들에 라이트되도록 제어하는 메모리 장치.
  4. 제 1항에 있어서,
    리프레시 커맨드가 인가되면 상기 다수의 메모리 셀 중 리프레시 어드레스에 대응하는 메모리 셀들이 리프레시되도록 제어하는 메모리 장치.
  5. 제 4항에 있어서,
    상기 페일 검출부는
    상기 제1페이즈에서 상기 리프레시 어드레스와 상기 로우 검출 어드레스가 같으면 상기 리프레시 어드레스에 대응하는 메모리 셀들이 리프레시된 후 상기 로우 검출 어드레스 및 상기 컬럼 검출 어드레스 대응하는 메모리 셀들의 데이터를 래치하고, 상기 제2페이즈에서 상기 리프레시 어드레스와 상기 로우 검출 어드레스가 같으면 상기 로우 검출 어드레스 및 상기 컬럼 검출 어드레스에 대응하는 메모리 셀들의 데이터의 데이터와 상기 래치된 데이터와 비교하는 메모리 장치.
  6. 제 1항에 있어서,
    상기 페일 검출부는
    상기 다수의 메모리 셀을 차례로 선택하여 페일을 검출하는 메모리 장치.
  7. 제 4항에 있어서,
    상기 컬럼 검출 어드레스는 상기 선택된 메모리 셀들의 페일을 검출하는 동작이 완료되면 변경되고, 상기 로우 검출 어드레스는 상기 컬럼 검출 어드레스가 종료값에서 초기값으로 변경되면 변경되고, 메모리 장치.
    상기 페일 검출부는
    상기 다수의 메모리 셀들 중 로우 검출 어드레스 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 페일을 검출하는 메모리 장치.
  8. 제 4항에 있어서,
    상기 로우 검출 어드레스는 상기 선택된 메모리 셀들의 페일을 검출하는 동작이 완료되면 변경되고, 상기 컬럼 검출 어드레스는 상기 로우 검출 어드레스가 종료값에서 초기값으로 변경되면 변경되고,
    상기 페일 검출부는
    상기 다수의 메모리 셀들 중 로우 검출 어드레스 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 페일을 검출하는 메모리 장치.
  9. 다수의 메모리 셀;
    리프레시 어드레스를 생성하는 리프레시 카운터;
    로우 및 컬럼 검출 어드레스를 생성하는 검출 카운터;
    상기 리프레시 어드레스와 상기 로우 검출 어드레스가 같은 구간에서 제1 및 제2구간신호를 차례로 활성화하는 구간신호 생성부; 및
    제1페이즈에서 상기 제2구간신호가 활성화된 경우 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 데이터를 래치하고, 제2페이즈에서 상기 제1구간신호가 활성화된 경우 상기 리프레시 커맨드에 응답하여 상기 다수의 메모리 셀 중 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 페일을 검출하는 페일 검출부
    를 포함하는 메모리 장치.
  10. 제 9항에 있어서,
    상기 페일 검출부는
    상기 제1페이즈에서 래치된 데이터와 상기 제2페이즈에서 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 데이터를 비교하여 페일을 검출하되, 상기 제1페이즈에서 래치된 데이터와 상기 제2페이즈에서 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 데이터가 같으면 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들을 패스로 판정하고, 상기 제1페이즈에서 래치된 데이터와 상기 제2페이즈에서 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들의 데이터가 다르면 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들을 패스로 페일로 판정하는 메모리 장치.
  11. 제 10항에 있어서,
    상기 페일 검출부는
    상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들이 페일로 판정된 경우 상기 제1페이즈에서 래치된 데이터가 상기 로우 및 컬럼 검출 어드레스에 대응하는 메모리 셀들에 라이트되도록 제어하는 메모리 장치.
  12. 제 9항에 있어서,
    상기 다수의 메모리 셀 중 상기 리프레시 어드레스에 대응하는 워드라인이 리프레시되도록 제어하는 리프레시 제어부
    를 더 포함하는 메모리 장치.
  13. 제 9항에 있어서,
    플래그 신호를 생성하되, 상기 플래그 신호가 제1논리값인 경우 상기 제2구간신호가 활성화된 구간에서 상기 리프레시 커맨드에 응답하여 상기 플래그 신호의 논리값을 제2논리값을 변경하고, 상기 플래그 신호가 제2논리값인 경우 상기 제1구간신호가 활성화된 구간에서 상기 리프레시 커맨드에 응답하여 상기 플래그 신호의 논리값을 상기 제1논리값으로 변경하는 플래그 신호 생성부를 더 포함하고,
    상기 플래그 신호가 상기 제1논리값인 구간은 상기 제1페이즈이고, 상기 플래그 신호가 상기 제2논리값인 구간은 상기 제2페이즈인 메모리 장치.
  14. 제 9항에 있어서,
    상기 리프레시 카운터는
    상기 리프레시 커맨드에 응답하여 상기 리프레시 어드레스를 카운팅하되, 상기 리프레시 어드레스와 상기 로우 검출 어드레스가 동일한 경우, 상기 제1구간신호가 활성화된 구간에서 상기 리프레시 커맨드에 응답하여 상기 리프레시 어드레스를 카운팅하지 않는 메모리 장치.
  15. 제 13항에 있어서,
    상기 검출 카운터는
    어드레스 변경신호가 활성화되거나, 상기 플래그 신호가 상기 제2논리값이고 상기 제2구간신호가 활성화된 구간에서 상기 리프레시 커맨드가 인가되면 상기 컬럼 검출 어드레스를 변경하되, 상기 컬럼 검출 어드레스가 종료값인 경우 상기 컬럼 검출 어드레스를 초기값으로 변경하고, 상기 로우 검출 어드레스를 변경하는 메모리 장치.
  16. 제 13항에 있어서,
    상기 검출 카운터는
    어드레스 변경신호가 활성화되거나, 상기 플래그 신호가 상기 제2논리값이고 상기 제2구간신호가 활성화된 구간에서 상기 리프레시 커맨드가 인가되면 상기 로우 검출 어드레스를 변경하되, 상기 로우 검출 어드레스가 종료값인 경우 상기 로우 검출 어드레스를 초기값으로 변경하고, 상기 컬럼 검출 어드레스를 변경하는 메모리 장치.
KR1020150127457A 2015-09-09 2015-09-09 메모리 장치 KR20170030207A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150127457A KR20170030207A (ko) 2015-09-09 2015-09-09 메모리 장치
US15/066,633 US9922728B2 (en) 2015-09-09 2016-03-10 Memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150127457A KR20170030207A (ko) 2015-09-09 2015-09-09 메모리 장치

Publications (1)

Publication Number Publication Date
KR20170030207A true KR20170030207A (ko) 2017-03-17

Family

ID=58190163

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127457A KR20170030207A (ko) 2015-09-09 2015-09-09 메모리 장치

Country Status (2)

Country Link
US (1) US9922728B2 (ko)
KR (1) KR20170030207A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016032784A1 (en) 2014-08-25 2016-03-03 Rambus Inc. Buffer circuit with adaptive repair capability
US11823760B2 (en) * 2020-11-10 2023-11-21 Sunrise Memory Corporation System and method for data integrity in memory systems that include quasi-volatile memory circuits

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6432489A (en) * 1987-07-27 1989-02-02 Matsushita Electronics Corp Memory device
US7913110B2 (en) * 2006-03-07 2011-03-22 Nxp B.V. Electronic circuit with a memory matrix that stores pages including extra data
US8120960B2 (en) * 2007-11-07 2012-02-21 Spansion Israel Ltd. Method and apparatus for accessing a non-volatile memory array comprising unidirectional current flowing multiplexers
KR101653206B1 (ko) * 2010-01-19 2016-09-02 삼성전자주식회사 프로그램 검증 회로 및 이를 포함하는 비휘발성 메모리 장치
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
KR20150017276A (ko) 2013-08-06 2015-02-16 삼성전자주식회사 리프레쉬 레버리징 효율을 향상시키는 휘발성 메모리 장치의 리프레쉬 방법
US9213601B2 (en) * 2013-12-03 2015-12-15 Sandisk Technologies Inc. Adaptive data re-compaction after post-write read verification operations
KR20170023249A (ko) 2015-08-19 2017-03-03 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
US9922728B2 (en) 2018-03-20
US20170069398A1 (en) 2017-03-09

Similar Documents

Publication Publication Date Title
KR102194791B1 (ko) 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102387589B1 (ko) 메모리 장치
US10020073B2 (en) Memory device and operating method thereof
US9190139B2 (en) Memory and memory system including the same
US9190137B2 (en) Memory performing target refresh operation and memory system including the same
TWI631560B (zh) 記憶體及包含該記憶體的記憶體系統
US9484079B2 (en) Memory device and memory system including the same
US9311985B2 (en) Memory and memory system for periodic targeted refresh
US9437275B2 (en) Memory system and method for operating the same
US9514798B2 (en) Address storage circuit and memory and memory system including the same
KR20170121498A (ko) 메모리 장치
KR20170030215A (ko) 메모리 장치
US9165622B2 (en) Address detection circuit and memory device including the same
KR20150064953A (ko) 반도체 메모리 장치
KR20160011015A (ko) 어드레스 생성회로 및 이를 포함하는 메모리 장치
US10957376B1 (en) Refresh testing circuit and method
KR20170062624A (ko) 메모리 장치 및 메모리 장치의 동작 방법
KR20170030207A (ko) 메모리 장치
US10255966B2 (en) Memory device and operating method thereof
KR20170030675A (ko) 메모리 장치
CN117174153A (zh) 感应放大器感应边界检测方法与电子设备
KR20220084994A (ko) 타겟 리프레쉬 동작을 수행하는 메모리 장치를 포함하는 메모리 시스템