KR20170028919A - 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법 - Google Patents

스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법 Download PDF

Info

Publication number
KR20170028919A
KR20170028919A KR1020170027361A KR20170027361A KR20170028919A KR 20170028919 A KR20170028919 A KR 20170028919A KR 1020170027361 A KR1020170027361 A KR 1020170027361A KR 20170027361 A KR20170027361 A KR 20170027361A KR 20170028919 A KR20170028919 A KR 20170028919A
Authority
KR
South Korea
Prior art keywords
sputtering
target
sputtering target
backing plate
target body
Prior art date
Application number
KR1020170027361A
Other languages
English (en)
Inventor
타다오미 다이보우
에이지 키타가와
켄지 노마
타다시 카이
코지 야마카와
토시히코 나가세
카츠야 니시야마
코지 우에다
다이스케 와타나베
히로아키 요다
사토루 사노
요시히로 니시무라
타카유키 와타나베
유죠 카토
아키라 우에키
Original Assignee
가부시끼가이샤 도시바
우베 마테리알즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바, 우베 마테리알즈 가부시키가이샤 filed Critical 가부시끼가이샤 도시바
Publication of KR20170028919A publication Critical patent/KR20170028919A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/081—Oxides of aluminium, magnesium or beryllium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/082—Oxides of alkaline earth metals
    • H01L27/228—
    • H01L43/12—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

자기 터널 접합 소자의 MR비를 향상시키는 것이 가능한 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위한 본 발명의 구성은, MgO를 주성분으로 하고 두께가 3㎜ 이하인 타킷 본체(10)를 구비하는 것을 특징으로 하는 스퍼터링 타깃, 및 그것을 이용한, MR비를 향상시킬 수 있는 자기 메모리의 제조 방법이다.

Description

스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법{SPUTTERING TARGET, AND METHOD OF MANUFACTURING MAGNETIC MEMORY USING THE SAME}
본 발명의 실시형태는, MgO를 주성분으로 하는 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법에 관한 것이다.
터널 자기저항(TMR) 효과의 역사는, 1975년의 Julliere 등의 보고로부터 시작되어, 1995년에 미야자키(宮崎) 등에 의한 실온에서 20%의 자기저항비의 발명을 거쳐서, 2006년의 CoFeB/MgO/CoFeB 접합에 있어서의 600%의 자기저항비의 발현에 이르고 있다. 최근, 상기 기술을 이용한 제품 개발이 가속되어, HDD의 자기 헤드 분야에 있어서 MgO 터널 장벽층을 이용한 TMR 효과가 채용되어, 시장에 퍼져 있다. 자기 랜덤 액세스 메모리(MRAM)의 분야에서도 MgO 터널 장벽층을 이용한 스핀 주입형 TMR 소자의 연구 개발이 정력적으로 행해지고, 독출(즉, 읽어내기) 저항비 향상, 기입(즉, 써넣기) 전류저감의 양쪽을 겸비한 기술로서 받아들여지고 있다.
한편, MRAM에 있어서의 메모리 개발은, Si 디바이스가 이끌어가고 있던 미세화에 의한 저소비 전력화와 저비용화의 경향을 따르지 않으면 안되고, 미세화와 저소비 전력화의 관점에서, MgO 터널 장벽층의 저저항화는 필요조건으로 되고 있다. 예를 들면, 1Gbits급의 범용 메모리를 목표로 하면, MgO 터널 장벽층의 소자저항(RA)은 10Ω㎛2 전후가 되고, MgO 터널 장벽층의 막 두께는 1㎚ 정도가 된다.
[선행기술문헌]
[비특허문헌]
(비특허문헌 1)Y. M. Lee, J. Hayakawa, S. Ikeda, F. Matsukura, and H. Ohno: Appl. Phys. Lett., 89, 042506(2006)
그러나, MgO 터널 장벽층의 막 두께를 1㎚라 하면, MgO 터널 장벽층의 결정핵을 안정시키는 핵형성 에너지 ΔG의 절대치가 작아져, MgO(001) 결정화가 저해된다. 그 결과로서 MR비의 저하가 현저해지기 시작한다. MR비가 저하하면 독출 저항비가 저하하고, 더욱 기입 전류가 증가하므로 큰 과제로서 인지되고 있다.
그래서, 본 실시형태는, 자기 터널 접합(MTJ) 소자의 MR비를 향상시키는 것이 가능한 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법을 제공하는 것을 목적으로 한다.
본 실시형태는, MgO를 주성분으로 하고 두께가 3㎜ 이하인 타깃 본체를 구비한 것을 특징으로 하는 스퍼터링 타깃이다.
구체예에서 상기 스퍼터링 타깃은 스퍼터링에 의해 MgO막이 형성되는 기체에 대향해서 배치된 스퍼터링 타깃으로서, MgO를 포함하는 타깃 본체를 구비하고, 상기 타깃 본체는 스퍼터링되는 제1면 및 상기 제1면의 반대측에 위치하고, 배킹 플레이트에 접하는 제2면을 가지며, 상기 제1면으로부터 상기 제2면까지의 거리인 상기 타깃 본체의 두께는, 타깃 본체의 정전용량을 (C1)을 증가시켜 상기 기체의 정전용량(C2)와 차이를 작게 하고, 그에 따라 스퍼터링의 평균 시스 전위의 절대치를 감소시키도록, 2㎜ 이하로 하는 것을 특징으로 한다.
또, 본 실시형태는 상기 스퍼터링 타깃을 이용한 자기 메모리의 제조방법이다.
자기 터널 접합(MTJ) 소자의 MR비를 향상시키는 것이 가능한 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법을 제공하는 발명의 효과를 갖는다.
도 1은 제1실시형태에 따른 스퍼터링 타깃의 정면 단면도;
도 2는 제2실시형태에 따른 스퍼터링 타깃의 정면 단면도;
도 3은 제3실시형태에 따른 스퍼터링 타깃의 정면 단면도;
도 4는 타깃 본체(MgO)의 두께에 대한 평균 시스 전위(Vdc)를 나타낸 그래프;
도 5는 타깃 본체(MgO)와 배킹 플레이트(backing plate)의 합계 두께에 대한 MR비를 나타낸 그래프;
도 6은 제1실시형태에 따른 스퍼터링 타깃을 이용해서 제작한 수직자화 MTJ 소자의 구조를 나타낸 개념도;
도 7은 제1 및 제2실시형태에 따른 스퍼터링 타깃을 이용해서 제작한 수직 TMR막에 있어서의 CIPT 측정 결과를 나타낸 그래프;
도 8은 제1 및 제2실시형태에 따른 스퍼터링 타깃을 각각 스퍼터링 성막한 MgO막 중의 불순물 원소를 ICP-MS 분석에 의해 평가한 결과를 나타낸 표;
도 9는 제3실시형태 및 비교 실시형태에 따른 스퍼터링 타깃에 관한 스퍼터링 타깃을 이용해서 제작한 수직 TMR 막에 있어서의 CIPT 측정 결과를 나타낸 그래프;
도 10은 제1실시형태에 따른 스퍼터링 타깃이 스퍼터링 장치에 장착된 상태를 나타낸 정면 단면도;
도 11은 제4실시형태에 따른 스퍼터링 타깃이 스퍼터링 장치에 장착된 상태를 나타낸 정면 단면도;
도 12는 제5실시형태에 따른 스퍼터링 타깃이 스퍼터링 장치에 장착된 상태를 나타낸 정면 단면도;
도 13은 제6실시형태에 따른 스퍼터링 타깃이 스퍼터링 장치에 장착된 상태를 나타낸 정면 단면도;
도 14는 제7실시형태에 따른 스퍼터링 타깃이 스퍼터링 장치에 장착된 상태를 나타낸 정면 단면도;
도 15는 제8실시형태에 따른 MRAM의 구성을 나타낸 회로도;
도 16은 제8실시형태에 따른 MRAM의 구성을 나타낸 단면도.
다음에, 제1 내지 제3실시형태에 따른 스퍼터링 타깃에 대해서, 도 1 내지 도 3에 의거해서 설명한다. 도 1 내지 도 3은, 스퍼터링 타깃의 정면 단면도, 즉, 스퍼터링되는 면에 대해서 수직인 면을 나타내고 있다. 제1실시형태에 따른 스퍼터링 타깃은, 도 1에 나타낸 바와 같이, 원반 형상의 타깃 본체(10)와, 타깃 본체(10)와 동일 직경의 원반 형상으로 형성되어, 타깃 본체(10)의 밑면에 중심을 포갠 상태로 접합된 배킹 플레이트(12)를 구비하고 있다. 제1실시형태에 있어서, 각각의 외경(t1), (t2)은 180㎜이며, 타깃 본체(10)의 두께(h1)는 1.5㎜, 배킹 플레이트(12)의 두께(h2)는 2.5㎜이다. 또, 본 실시형태에서는, 타깃 본체(10)의 외경(t1)이 배킹 플레이트(12)의 외경(t2)보다 커도 된다.
제2실시형태에 따른 스퍼터링 타깃은, 도 2에 나타낸 바와 같이 배킹 플레이트(12)의 외경이, 타깃 본체(10)보다도 크게 형성되어 있는 점에서 제1실시형태와 다르고, 제2실시형태에 있어서, 타깃 본체(10)의 외경은 164㎜, 두께는 2㎜, 배킹 플레이트의 외경은 180㎜, 두께는 4㎜이다.
제3실시형태에 따른 스퍼터링 타깃은, 도 3에 나타낸 바와 같이, 타깃 본체(10)는, 그 외경은 164㎜, 두께는 1㎜이며, 배킹 플레이트(12)는, 외경 180㎜× 두께 4㎜의 원반 형상의 하부(12A)와, 하부(12A)의 상부면에 중심을 포갠 상태로 형성되어, 외경 164㎜ × 두께 3㎜의 원반 형상의 상부(12B)로 구성되어 있는 점에서 제1 및 제2실시형태와 다르다.
제1 내지 제3실시형태에 따른 스퍼터링 타깃에 있어서, 타깃 본체(10)는 MgO를 주성분으로 하고, 그 MgO는 MgO 분체를 소결법에 의해 고압 하에 소성하여 굳히고, 목적으로 하는 형상으로 성형함으로써 얻을 수 있다. 이 MgO 분체는, 해수와 생석회의 반응에 의해서 생성된 수산화마그네슘을 정제하는 습식 정련법과, 마그네슘을 산화시키는 것에 의해 정제하는 기상법이 있다. 기상법 쪽이 불순물이 적은 고순도의 MgO 분체가 얻어지므로 바람직하다. 타깃 본체(10)의 주성분인 MgO로서는, 단결정 MgO를 이용할 수 있다. 단결정 MgO를 이용하는 것에 의해, 화학량론 조성에 가까운 MgO가 스퍼터링되므로, MR비를 올리는 것이 가능해진다. 그러나, 단결정 MgO는 형성 과정에 있어서 고온처리를 행하므로, 소결 MgO에 비해서 불순물이 많고, MgO 터널 장벽층을 저RA화하면, 소결법으로 작성한 MgO를 이용했을 때보다도 MR비의 저하가 커진다. 그 때문에, 소결법에서 작성된 MgO를 이용하는 것이 보다 바람직하다. MgO는, NaCl 구조로 결정화하여, 고밀도(99% 이상)이면서도 MgO 중에 함유되는 MgO 이외의 원소가 적은 것을 겸비하는 것이 바람직하다. 제1 내지 제3실시형태에 있어서는, MgO로서 기상법을 이용한 MgO 분체를 원재료로서 사용하여, 소결법을 이용해서 제작하였다.
제1 내지 제3실시형태에 따른 스퍼터링 타깃에 있어서, 이용되는 배킹 플레이트(12)의 재료로서는, 예를 들어, 스테인레스 강, Al 합금, W 합금, 무산소구리 등을 들 수 있다. 일반적으로, 배킹 플레이트에는, 열전도성이 좋은 무산소구리가 이용된다. 그러나, 배킹 플레이트의 두께가 얇아지면 무산소강의 강성이 불충분해지므로, 얇아도 충분한 강성이 얻어지는 재료 선택이 필요해진다. 또, MgO 터널 장벽층의 성막으로서 RF 마그네트론 스퍼터링 장치를 이용할 경우, 캐소드 측에 장착된 마그네트로부터 발생하는 자계를 약화시키지 않는 것이 바람직하기 때문에, 배킹 플레이트로서 높은 강성이면서도 비투자율이 1.2 이하인 것이 바람직하다. 그 때문에, 제1실시형태에 있어서는, 비자성으로 되는 스테인레스 강으로서 SUS310S를 이용하였다. 일반적인 비자성 SUS에서는, 배킹 플레이트로서 가공할 때 압연, 과열 등의 영향으로 조성 편중을 초래하여 자화가 발생할 경우가 있지만, SUS310S는, 상기 배킹 플레이트 가공에 대한 자성화의 내성이 강한 재료라고 할 수 있다. 또, 제1실시형태에 있어서는, 예를 들어, 수직방향으로 자기이방성을 갖게 한 Nd2Fe14B와 SUS를 겸비한 배킹 플레이트를 이용해도 된다. 비자성 스테인레스 구리와는 반대로, 배킹 플레이트로서 원주방향(수직방향)으로 강한 자기이방성을 지니는 자성체를 이용함으로써, 캐소드 마그네트로부터 발생하는 자계를 강화시킬 수 있다. 제2 및 제3실시형태에 따른 스퍼터링 타깃에 있어서, 배킹 플레이트의 재료로서는 무산소구리를 이용하였다. 무산소구리를 이용한 것은, 배킹 플레이트(12)가 두껍고 무산소강으로 충분한 강성이 얻어지며, 또한 두꺼운 배킹 플레이트를 사용할 경우에는 열전도율이 높은 재료의 쪽이 바람직하기 때문이다.
제1 내지 제3실시형태에 있어서, 타깃 본체(10)와 배킹 플레이트(12)는 In에 의해서 접합시킨다. 제1실시형태에 있어서는, 타깃 본체(10)와 배킹 플레이트(12)를 합한 두께가 4㎜로 되도록 성형한다. 또, 제1 내지 제3실시형태에 따른 스퍼터링 타깃은, 배킹 플레이트를 없애고 MgO 단체인 타깃 본체만으로 하는 것도 가능하지만, MgO 단체로 하면 타깃 강도가 열화되고, 또한 MgO의 냉각 효율이 저하되므로, 박편 MgO에 배킹 플레이트를 접합시킨 것을 스퍼터링 타깃으로서 이용하는 것이 바람직하다.
도 4에 타깃 본체(MgO)의 두께에 대한 평균 시스 전위(Vdc)를 나타낸다. MgO의 두께를 3㎜ 이하로 함으로써, (Vdc)의 절대치를 저감할 수 있다. 또, (Vdc)는 Ar 이온의 유입 전압을 의미하므로 (Vdc)의 절대치가 작은 것이 바람직하다.
MgO의 두께를 3㎜까지 얇게 함으로써 (Vdc)의 절대치가 저감하는 메커니즘을 이하에 설명한다. MgO는 절연체이므로, 정전용량(C1)을 지닌다. MgO의 박편화에 의해서 (C1)이 증가하면, 애노드 측의 정전용량(C2)과의 차가 작아진다. (Vdc)는 (C1)과 (C2)의 차에 비례하므로, MgO의 박편화에 의한 (C1)의 증가에 의해서 (C1)과 (C2)의 차가 작아져, (Vdc)의 절대치가 저감한다. 또한, 플라즈마를 가두는 마그네트의 강도가 증가한 것에 의한 방전 안정 전계의 저감에 의한 것으로 여겨진다. MgO의 두께가 3㎜ 이하로 되면 (Vdc)가 일정하게 되는 것은, (Vdc)는 MgO가 방출하는 2차 전자의 방출량에 의해서 결정되기 때문인 것으로 여겨진다. (Vdc)의 절대치의 하한을 정하는 3㎜라고 하는 값은 타깃 본체(MgO)의 재료에 의해서 결정되는 값이라고 할 수 있다. 한편, MgO의 두께를 얇게 하면 충분한 강도가 유지되지 않으므로, 0.1㎜ 이상의 두께가 필요하다. 본 실시형태에 있어서, 타깃 본체 및 배킹 플레이트의 두께는, 예를 들어, 버니어캘리퍼스, 마이크로미터 등에 의해서 측정된다.
또, 도 5에 타깃 본체(MgO)와 배킹 플레이트의 합계 두께에 대한 MR비를 나타낸다. MgO와 배킹 플레이트의 합계 두께를 얇게 함으로써 자장강도가 증가하고, MgO를 스퍼터링하는 Ar 이온의 플라즈마 밀도가 향상된다. 플라즈마 밀도를 향상시키면 스퍼터링 타깃 주변에 구비하는 접지 차폐기 등의 지그(주변지그)의 스퍼터링을 저감시키는 것이 가능해지고, 오염 금속이 적은 MgO 터널 장벽층을 제조하는 것이 가능해져서, 높은 MR비를 얻을 수 있다. MgO와 배킹 플레이트의 합계 두께를 5㎜ 이하로 함으로써 충분히 높은 MR비를 얻는 것이 가능해진다. 한편, MgO와 배킹 플레이트의 강도의 문제가 있어, 얇게 하면 방전 중에 MgO가 열팽창을 일으켜 타깃이 갈라지는 문제를 일으킨다. 경험적으로 타깃 본체와 배킹 플레이트의 합계 두께는 2㎜ 이상 5㎜ 이하가 바람직하다.
전술한 바와 같이 성형된 제1 및 제2실시형태에 따른 스퍼터링 타깃을 스퍼터링 장치에 장착하고, 비스퍼터링 상태에서의 진공도가 2×10-7㎩인 초고진공 하에서 RF 마그네트론 캐소드, Ar 가스를 이용하여, Ar 가스를 이온화하고, MgO에 Ar이온을 스퍼터링함으로써, MgO를 방출시켜, MgO 터널 장벽층을 형성하였다. 이 터널 장벽층을 이용해서 수직 TMR막을 제작하고, 이것을 이용해서 수직자화 MTJ 소자(20)를 제작하였다. 이 수직자화 MTJ 소자(20)는, 도 6에 나타낸 바와 같이, 상부전극에서부터 하부전극까지 차례로, 상부전극, 시프트 자장 조정층, 비자성층, 참조층(혹은 고정층, 고착층), 터널 장벽층, 기억층, 기저층, 하부전극을 구비하는 대표적인 수직자화 MTJ 소자이다. 본 실시형태에 있어서, MR비의 측정에는, 도 6의 구조를 지니는 수직자화 MTJ 소자(20)를 이용하였다. 도 6의 터널 장벽층을 본 실시형태에 따른 스퍼터링 타깃을 이용해서 제조함으로써, 높은 MR비를 얻는 것이 가능해진다. 또, 도 6의 수직자화 MTJ 소자(20)는 일례이며, 면내 자화를 지니는 MTJ 소자(도시생략)나, MgO 터널 장벽층을 Fe 혹은 Co를 함유하는 자성체 사이에 끼운 구조를 지니는 MTJ 소자(도시생략)를 이용해도 마찬가지 효과를 얻는 것이 가능하다. 즉, 전압을 가함으로써 절연체에 터널 전류가 흘러, 저항치가 변화되는 자기저항 효과를 지니는 MTJ(자기 터널 접합) 소자면 된다.
제1 및 제2실시형태에 따른 스퍼터링 타깃을 이용해서 제작한 수직 TMR막에 대해서, CIPT(Current-In-Plane Tunneling) 측정을 행하였다(Applied Physics letters vol. 83 84~86 페이지 참조). 그 결과를 도 7에 나타낸다. 제1실시형태에 따른 스퍼터링 타깃을 이용했을 경우, 모든 RA의 값에 대해서 제2실시형태에 따른 스퍼터링 타깃에 비해서 높은 MR비를 얻는 것이 가능하게 된다. 예를 들어, RA 10Ω㎛2의 경우에 있어서는, 제1실시형태에 따른 스퍼터링 타깃을 이용하면 MR비가 195% 정도, 제2실시형태에 따른 스퍼터링 타깃을 이용하면 MR비가 175% 정도로 되고, 제1실시형태에 따른 스퍼터링 타깃을 이용함으로써 제2실시형태에 따른 스퍼터링 타깃에 비해서 더욱 20% 정도 높은 MR비를 얻는 것이 가능해진다.
또, 제1 및 제2실시형태에 따른 스퍼터링 타깃을 이용해서, 각각 스퍼터링 성막한 MgO 막 중의 불순물 원소를 ICP-MS 분석에 의해 평가하였다. 그 결과를 도 8에 나타낸다. 제1실시형태에 따른 스퍼터링 타깃은, 배킹 플레이트로서 SUS310S를 사용하고 있으므로, 배킹 플레이트의 성분원소 Fe, Cr, Ni와 본딩 재료인 In, 또한 비교용의 Cu를 분석 원소로서 이용해서, 제2실시형태에 따른 스퍼터링 타깃은, 배킹 플레이트로서 무산소 구리를 이용하고 있으므로, 분석 원소로서 Cu, In을 평가하였다. 제1실시형태에 따른 스퍼터링 타깃을 이용함으로써, 제2실시형태에 따른 스퍼터링 타깃에 비해서, MgO 터널 장벽층 중에 함유된 배킹 플레이트 및 본딩 재료(In)에 기인한 오염 금속의 양을 2자리수로부터 3자리수 정도 저감하는 것이 가능해진다. 타깃 본체의 외경(t1)과 배킹 플레이트의 외경(t2)을 t1= t2 또는 t1>t2라 함으로써, 배킹 플레이트 및 본딩 재료가 Ar 플라즈마에 폭로되지 않게 되고, 배킹 플레이트 및 본딩 재료에 기인한 오염 금속을 저감하는 것이 가능하게 된다. 그 결과, 보다 높은 MR비를 얻는 것이 가능하다는 것이 제1 및 제2실시형태로부터 명확해졌다.
다음에, 제3실시형태에 따른 스퍼터링 타깃의 비교로서, 비교 실시형태에 따른 스퍼터링 타깃을 준비하였다. 비교 실시형태에 따른 스퍼터링 타깃은, 타깃 본체의 두께가 5㎜인 것을 제외하면, 제3실시형태와 동일한 구성으로 이루어진다. 이들 제3실시형태 및 비교 실시형태에 따른 스퍼터링 타깃을 이용해서 제1실시형태와 동일 수법에 의해, 수직 TMR막을 형성하고, CIPT 측정을 실시하였다. 그 결과를 도 9에 나타낸다. 두께 1㎜의 타깃 본체를 이용한 제3실시형태에 따른 스퍼터링 타깃 쪽이 두께 5㎜의 타깃 본체를 이용한 비교 실시형태에 따른 스퍼터링 타깃보다, 모든 RA에 대해서 높은 MR비를 얻는 것이 가능해진다. 단, 제3실시형태에 따른 스퍼터링 타깃과 비교 실시형태에 따른 스퍼터링 타깃은, 모두 배킹 플레이트의 외경이 타깃 본체의 외경보다 크고, 배킹 플레이트가 Ar 플라즈마에 폭로되어 배킹 플레이트와 본딩 재료에 기인한 오염 금속이 함유된다. 두 스퍼터링 타깃이 오염 금속의 영향을 받으면서도, 제3실시형태에 따른 스퍼터링 타깃 쪽이 높은 MR비를 얻을 수 있는 것은, 제3실시형태에 따른 스퍼터링 타깃 쪽이 MgO 터널 장벽층 형성 과정에 있어서 평균 시스 전위(Vdc)에 의해서 MgO 타깃 본체에 인입된 Ar 이온이 MgO를 스퍼터링하고, Ar 이온에 의해서 스퍼터링된 MgO가 MgO 터널 장벽층에 충돌하는 것으로 생기는 손상이 작고, 또 Ar 이온에 의한 MgO의 스퍼터링 과정에 있어서 MgO의 결합이 끊어져, 괴리된 Mg와 O가 터널 장벽층에 도달하는 것으로 생기는 조성 편중이 적고, 또한 음 이온에 의한 플라즈마 손상의 영향을 받기 어렵기 때문이다.
제1실시형태에 따른 스퍼터링 타깃은, 도 10에 나타낸 바와 같이 타깃 본체(10)의 외경보다도 작은 내경을 지니는 홀더(14)에 의해서, 타깃 본체의 상부면을 노출시킨 상태에서 스퍼터링 장치에 장착할 수 있다. (t1)이 제1실시형태에 따른 스퍼터링 타깃의 외경을 나타내고, (t3)이 제1실시형태에 따른 스퍼터링 타깃을 스퍼터링 장치의 캐소드 표면(15)에 고정하는 홀더(14)의 내경을 나타내고 있다. 스퍼터링 타깃을 고정하는 홀더(14)는, 나사 구멍(17)이 형성되어 있고, 나사에 의해서 캐소드 표면(15)에 고정된다. 얇은 제1실시형태에 따른 스퍼터링 타깃을 이용함으로써 높은 MR비를 얻는 것이 가능해진다.
MgO 터널 장벽층 형성 후의 제1실시형태에 따른 스퍼터링 타깃은, 외주부에 검은 부분을 볼 수 있었다. 이것은, 스퍼터링 타깃을 고정하는 홀더 및 나사로부터 스퍼터링된 원소가 제1실시형태에 따른 스퍼터링 타깃 상부면에 부착된 것이다. 부착된 원소는, MgO 터널 장벽층에 대해서 금속 오염 원소로서 혼입 혹은 파티클(particle)의 원인으로 된다. 전자는 MR비의 저하를 일으키고, 후자는 제품의 제품 수율 저하를 일으키므로, 모두 바람직하지 못하다. 제1실시형태에서는, 스퍼터링 타깃을 5㎜ 이하로 얇게 함으로써, 플라즈마 손상을 저감시키고, 주변 지그를 플라즈마에 폭로되지 않도록 함으로써, 스퍼터링할 때 MgO 이외의 오염 금속을 가능한 한 저감시키는 것이 고 MR화에 유효한 수단으로 된다. 그러나, 배킹 플레이트 및 타깃 본체(MgO)를 얇게 하면 캐소드 마그네트로부터의 자계가 강해지므로, 전자 및 Ar 이온의 양이 증가하고, 스퍼터링 타깃 상부면에 형성되는 플라즈마의 체적이 증가한다. 그 결과로서, 홀더(14) 및 나사(17)와 플라즈마의 거리가 가깝게 되고, 홀더(14) 및 나사(17)에 의한 오염 금속의 영향이 커진다. 이 문제를 해결하기 위하여, 이하와 같이 제4 내지 제7실시형태에 관한 스퍼터링 타깃을 제공한다.
제4실시형태에 따른 스퍼터링 타깃은, 도 11에 나타낸 바와 같이 외경 180㎜×두께 2㎜의 원반 형상의 타깃 본체(10)와, 타깃 본체(10)의 외경(t1)보다도 상부면의 외경(t2)이 큰 원반 형상으로 형성되어, 타깃 본체(10)의 밑면에 중심을 포갠 상태에서 In을 이용해서 접합된 배킹 플레이트(12)를 구비하고 있다. 배킹 플레이트(12) 상부면의 타깃 본체(10)보다 바깥쪽(12C)에는, 배킹 플레이트(12)를 스퍼터링 장치에 고정하는 지그를 설치시키는 구멍, 예를 들어, 나사 헤드를 포함한 나사 전체가 삽입가능한 나사 구멍(16)이 형성되어 있다. 또, 배킹 플레이트(12)의 밑면에는, 원통 형상의 돌출부(18)가 형성되어 있고, 돌출부(18)의 외주는 나사 구멍(16)의 위치보다도 안쪽에 위치하도록 형성되어 있다. 스퍼터링 장치의 배킹 플레이트(12)가 장착되는 부위에는, 돌출부(18)가 끼워맞춤 가능한 오목부가 형성되어 있다. 본 실시형태에서는, 홀더는 불필요하기 때문에, 홀더에 의한 오염 금속의 영향을 받지 않는다. 또한, 타깃 본체(10)를 나사에 걸리지 않는 범위에 있어서 가능한 한 직경방향으로 크게 함으로써, 배킹 플레이트(12)의 스퍼터링을 방지하여 MgO 터널 장벽층에 함유되는 불순물을 저감시키는 것이 가능해진다. 배킹 플레이트(12)는, Cu 혹은 비자성의 SUS를 이용하는 것이 바람직하다. 또한, 본 실시형태에서는, 타깃 본체(10)에 나사 구멍을 뚫을 필요가 없기 때문에, 타깃 본체(10)를 저렴하게 작성하는 것이 가능하다.
제5실시형태에 따른 스퍼터링 타깃은, 도 12에 나타낸 바와 같이 타깃 본체(10)의 외경(t1)이 배킹 플레이트(12)와 동일 직경이며, 타깃 본체(10)의 바깥쪽 가장자리 근방, 즉, 배킹 플레이트(12)의 나사 구멍(16)에 정합하는 위치에는, 지그를 설치시키는 구멍, 예를 들어, 나사 구멍(19)이 상부면에서부터 밑면에 걸쳐서 관통하여 형성되어 있는 점에서 제4실시형태와 다르지만, 그 밖의 구성은, 제4실시형태와 동일하다. 제5실시형태에 있어서는, 타깃 본체의 MgO의 면적을 크게 하는 것이 가능해지므로, 제4실시형태보다도 더욱 배킹 플레이트의 스퍼터링을 방지하여 MgO 터널 장벽층에 함유되는 불순물을 저감시키는 것이 가능해진다. 배킹 플레이트는 Cu 혹은 비자성의 SUS를 이용하는 것이 바람직하다.
제6실시형태에 따른 스퍼터링 타깃은, 도 13에 나타낸 바와 같이 타깃 본체(10)의 나사 구멍(19)을 포함하는 바깥쪽 가장자리 근방(10A)이 상부면 측을 돌출시킴으로써, 그 바깥쪽 가장자리 근방(10A)보다 안쪽에 대해서 두껍게 구성되어 있는 점에서 제5실시형태와 다르지만, 그 밖의 구성은 제5실시형태와 동일하다. 제6실시형태는, 타깃 본체(10)의 두께를 중심부보다 바깥쪽 가장자리 근방을 두껍게 함으로써, Ar 이온에 의한 주변 지그 및 나사의 스퍼터링을 억제하는 것이 가능해진다. 또한, 홀더를 이용하지 않는 동시에, 타깃 본체(10)의 MgO의 면적을 크게 하는 것이 가능해지므로, 홀더 및 배킹 플레이트(12)의 스퍼터링을 억제하는 것이 가능해진다. 그 때문에, 제5실시형태보다도 오염 금속의 영향을 억제할 수 있어, 높은 MR비를 얻는 것이 가능해진다. 즉, 도 13에 있어서, (h1)이 타깃 본체 중심부의 두께, (h3)이 타깃 본체 바깥쪽 가장자리 근방(10A)의 두께를 나타내며, h1 < h3으로 한다. 또한, 본 실시형태에 있어서는, 타깃 본체의 바깥쪽 가장자리 근방의 두께가 하나의 단차에 의해 안쪽보다도 두껍게 구성되어 있지만, 타깃의 두께가 연속적으로 변화되고 있거나 또는 두께가 다단계로 변화되고 있는 실시형태로 하는 것도 가능하다.
제7실시형태에 따른 스퍼터링 타깃은, 도 14에 나타낸 바와 같이 외경 180㎜×두께 2㎜의 원반 형상의 타깃 본체(10)와, 타깃 본체(10)보다도 외경이 큰 원반 형상으로 형성되어, 타깃 본체(10)의 밑면에 중심을 포갠 상태에서 In을 이용해서 접합된 배킹 플레이트(12)를 구비하고 있다. 제7실시형태에 따른 스퍼터링 타깃은, 타깃 본체(10)의 외경(t1)보다도 작은 내경(t3)을 지니는 도넛 형상의 홀더(14)에 의해 위쪽에서부터 누르는 것에 의해서, 타깃 장치에 장착되도록 구성되어 있다. 제7실시형태에 따른 스퍼터링 타깃에 있어서, 배킹 플레이트(12)의 타깃 본체(10)보다도 바깥쪽 부위는, 그 상부면이 타깃 본체(10)의 상부면과 동일면이 되도록 두껍게 구성되어 있다. 홀더(14)가 타깃 본체(10)를 누르는 힘을 두껍게 구성되는 부분에 의해서 분산시키고 있기 때문에, 타깃 본체(12)가 갈라지기 어려워진다. 제7실시형태는, 스퍼터링 타깃을 고정하는 홀더(14)의 내경(t3) < 타깃 본체의 외경(t1) < 배킹 플레이트의 외경(t2)의 관계를 충족시키도록 설계함으로써, 타깃 본체와 배킹 플레이트를 접속시키는 본딩 재료가 노출되는 것을 방지하는 것이 가능해진다. 그 결과로서 높은 MR비를 얻는 것이 가능해진다. 스퍼터링 타깃을 고정하는 홀더(14)는 나사에 의해서 캐소드 표면(15)에 고정된다.
이상 설명한 바와 같이, 제1 내지 제7실시형태의 스퍼터링 타깃을 이용해서, 높은 MR비를 지니는 수직자화 MTJ 소자(20)를 형성할 수 있다. 즉, 제1 내지 제7실시형태의 스퍼터링 타깃은, 자기 터널 접합(MTJ) 소자용으로서 적절하게 이용할 수 있다.
제8실시형태는, 전술한 MTJ 소자(20)를 이용해서 구성한 MRAM(자기 메모리)로서, 도 15에 나타낸 회로 구성을 지닌다. 제8실시형태에 따른 MRAM은, 매트릭스 형상으로 배열된 복수의 메모리 셀(MC)을 지니는 메모리 셀 어레이(32)를 구비하고 있다. 메모리 셀 어레이(32)에는, 각각이 열(column) 방향으로 연이어 존재하도록, 복수의 비트선 쌍(BL), (/BL)이 배치되어 있다. 또, 메모리 셀 어레이(32)에는, 각각이 행(row)방향으로 연이어 존재하도록, 복수의 워드선(WL)이 배치되어 있다.
비트선(BL)과 워드선(WL)의 교차 영역에는 메모리 셀(MC)이 배치되어 있다. 각 메모리 셀(MC)은 MTJ 소자(20) 및 선택 트랜지스터(31)를 구비하고 있다. 선택 트랜지스터(31)로서는, 예를 들어, N채널 MOS(Metal Oxide Semiconductor) 트랜지스터를 이용할 수 있다. MTJ 소자(20)의 일단부는 비트선(BL)에 접속되어 있다. MTJ 소자(20)의 타단부는 선택 트랜지스터(31)의 드레인에 접속되어 있다. 선택 트랜지스터(31)의 게이트는 워드선(WL)에 접속되어 있다. 선택 트랜지스터(31)의 소스는 비트선(/BL)에 접속되어 있다.
워드선(WL)에는 행 디코더(33)가 접속되어 있다. 비트선 쌍(BL), (/BL)에는 기입 회로(35) 및 독출 회로(36)가 접속되어 있다. 기입 회로(35) 및 독출 회로(36)에는 열 디코더(34)가 접속되어 있다. 데이터 기입 시 혹은 데이터 독출 시 액세스되는 메모리 셀(MC)은 행 디코더(33) 및 열 디코더(34)에 의해 선택된다.
메모리 셀(MC)에의 데이터의 기입은 이하와 같이 행해진다. 우선, 데이터 기입을 행하는 메모리 셀(MC)을 선택하기 위하여, 이 메모리 셀(MC)에 접속된 워드선(WL)이 행 디코더에 의해서 활성화된다. 이것에 의해, 선택 트랜지스터(31)가 턴온(turn on)된다. 또한, 선택 메모리 셀(MC)에 접속된 비트선 쌍(BL), (/BL)이 열 디코더(34)에 의해서 선택된다.
여기서, MTJ 소자(20)에는, 기입 데이터에 따라서, 쌍방향의 기입 전류 중 한쪽이 공급된다. 구체적으로는, MTJ 소자(20)에 도면의 왼쪽에서 오른쪽으로 기입 전류를 공급할 경우, 기입 회로(35)는 비트선(BL)에 양 전압을 인가하고, 비트선(/BL)에 접지 전압을 인가한다. 또, MTJ 소자(20)에 도면의 오른쪽에서 왼쪽으로 기입 전류를 공급할 경우, 기입 회로(35)는 비트선(/BL)에 양의 전압을 인가하고, 비트선(BL)에 접지 전압을 인가한다. 이와 같이 해서, 메모리 셀(MC)에 데이터 "0" 혹은 데이터 "1"을 기입할 수 있다.
다음에, 메모리 셀(MC)로부터의 데이터 독출은 이하와 같이 행해진다. 우선, 기입의 경우와 마찬가지로, 선택된 메모리 셀(MC)의 선택 트랜지스터(31)가 턴온된다. 독출 회로(36)는, MTJ 소자(20)에, 예를 들어, 도면의 오른쪽에서 왼쪽으로 흐르는 독출 전류를 공급한다. 이 독출 전류는, 스핀 주입에 의해서 자화반전하는 역치보다도 작은 값으로 설정된다. 그리고, 독출 회로(36)에 포함되는 센스 증폭기는, 독출 전류에 의거해서, MTJ 소자(20)의 저항치를 검출한다. 이와 같이 해서, MTJ 소자(20)에 기억된 데이터를 독출할 수 있다.
다음에, MRAM의 구조예에 대해서 도 16에 의거해서 설명한다. P형 반도체 기판(41) 내에는 STI(shallow trench isolation) 구조의 소자 분리 절연층(42)이 설치되어 있다. 소자 분리 절연층(42)으로 둘러싸인 소자 영역(활성 영역)에는, 선택 트랜지스터(31)로서의 N채널 MOS트랜지스터가 설치되어 있다. 선택 트랜지스터(31)는 소스/드레인 영역으로서의 확산 영역(43) 및 (44), 확산 영역(43) 및 (44) 간의 채널 영역 상에 형성된 게이트 절연막(45) 및 게이트 절연막(45) 상에 형성된 게이트 전극(46)을 지닌다. 게이트 전극(46)은 도 15의 워드선(WL)에 상당한다.
확산 영역(43) 상에는 컨택트 플러그(47)가 설치되어 있다. 컨택트 플러그(47) 상에는 비트선(/BL)이 설치되어 있다. 확산 영역(44) 상에는 컨택트 플러그(48)가 설치되어 있다. 컨택트 플러그(48) 상에는 인출 전극(49)이 설치되어 있다. 인출 전극(49) 상에는 MTJ 소자(20)가 설치되어 있다. MTJ 소자(20) 상에는 비트선(BL)이 설치되어 있다. 반도체 기판(41)과 비트선(BL) 사이는 층간 절연층(50)으로 채워져 있다.
이상, 상세히 설명한 바와 같이, 제8실시형태에 따르면, 제1 내지 제7실시형태에서 설명한 어느 하나의 스퍼터링 타깃을 이용한 스퍼터링 성막에 의해서 터널 장벽층을 형성하고, 그 터널 장벽층 중 한쪽 면에 자기 기억층을 다른 쪽 면에 자기 참조층을 형성하는 것을 특징으로 하는 자기 터널 접합 소자의 제조 방법을 제공한다.
또, 각각에 자기 터널 접합 소자를 포함하는 복수의 메모리 셀을 지니고, 메모리 셀에의 데이터의 기입 및 메모리 셀로부터의 데이터의 독출을 행하는 자기 메모리의 제조 방법으로서, 자기 터널 접합 소자는, 제1 내지 제7실시형태에서 설명한 어느 하나의 스퍼터링 타깃을 이용한 스퍼터링 성막에 의해서 터널 장벽층을 형성하고, 터널 장벽층의 한쪽 면에 자기 기억층을 다른 쪽 면에 자기 참조층을 형성하는 것을 특징으로 하는 자기 메모리의 제조 방법을 제공한다.
본 발명의 몇 개의 실시형태를 설명했지만, 이들 실시형태는, 예로서 제시한 것이며, 발명의 범위를 한정하는 것은 의도하지 않고 있다. 이들 신규한 실시형태는, 그 밖의 여러 가지 형태로 실시되는 것이 가능하며, 발명의 요지를 일탈하지 않는 범위에서, 각종 생략, 치환, 변경을 행할 수 있다. 이들 실시형태나 그 변형은, 발명의 범위나 요지에 포함되는 동시에, 특허청구의 범위에 기재된 발명과 그 균등한 범위에 포함된다.
10: 타깃 본체 12: 배킹 플레이트
14: 홀더 16: 나사 구멍

Claims (10)

  1. 스퍼터링에 의해 MgO막이 형성되는 기체에 대향해서 배치된 스퍼터링 타깃으로서, MgO를 포함하는 타깃 본체를 구비하고,
    상기 타깃 본체는 스퍼터링되는 제1면 및 상기 제1면의 반대측에 위치하고, 배킹 플레이트에 접하는 제2면을 가지며, 상기 제1면으로부터 상기 제2면까지의 거리인 상기 타깃 본체의 두께는, 타깃 본체의 정전용량을 (C1)을 증가시켜 상기 기체의 정전용량(C2)와 차이를 작게 하고, 그에 따라 스퍼터링의 평균 시스 전위의 절대치를 감소시키도록, 2㎜ 이하로 하는 것을 특징으로 하는 스퍼터링 타깃.
  2. 제1항에 있어서, 상기 스퍼터링 타깃은 자기 터널 접합 소자용인 것을 특징으로 하는 스퍼터링 타깃.
  3. 제1항 또는 제2항에 있어서, 상기 타깃 본체는 배킹 플레이트(backing plate)에 지지되고, 타깃 본체의 두께(h1)와 배킹 플레이트의 두께(h2) 사이에, 하기 수식 1에 나타낸 관계가 충족되는 것을 특징으로 하는 스퍼터링 타깃:
    [수식 1]
    h1+h2 ≤ 5㎜.
  4. 제3항에 있어서, 상기 배킹 플레이트는 스테인레스 강, Al합금 및 W합금 중 어느 하나로 이루어진 것을 특징으로 하는 스퍼터링 타깃.
  5. 제1항 또는 제2항에 있어서, 상기 타깃 본체의 외경(t1)과 상기 타깃 본체를 지지하는 배킹 플레이트의 외경(t2) 사이에, 하기 수식 2로 표시되는 관계가 충족되는 것을 특징으로 하는 스퍼터링 타깃:
    [수식 2]
    t1 ≥ t2.
  6. 제1항 또는 제2항에 있어서, 상기 타깃 본체의 상부면의 바깥쪽 가장자리 근방에는, 타깃 본체의 상부면을 노출시킨 상태에서 상기 스퍼터링 타깃을 스퍼터링 장치에 고정시키는 지그를 설치시키는 구멍이 형성되어 있는 것을 특징으로 하는 스퍼터링 타깃.
  7. 제1항 또는 제2항에 있어서, 상기 타깃 본체의 바깥쪽 가장자리 근방의 두께(h3)와 해당 바깥쪽 가장자리 근방보다도 안쪽의 두께(h1) 사이에, 하기 수식 3으로 표시되는 관계가 충족되는 것을 특징으로 하는 스퍼터링 타깃:
    [수식 3]
    h1 < h3.
  8. 제1항 또는 제2항에 있어서, 상기 타깃 본체의 외경(t1)과 상기 타깃 본체를 지지하는 배킹 플레이트의 외경(t2) 사이에, 하기 수식 4로 표시되는 관계가 충족되고,
    상기 배킹 플레이트의 상부면의 타깃 본체보다 바깥쪽에는, 상기 스퍼터링 타깃을 스퍼터링 장치에 고정시키는 지그를 설치시키는 구멍이 형성되어 있는 것을 특징으로 하는 스퍼터링 타깃:
    [수식 4]
    t1 < t2.
  9. 제1항 또는 제2항에 있어서, 상기 타깃 본체의 외경(t1)과, 상기 타깃 본체를 지지하는 배킹 플레이트의 외경(t2)과, 타깃 본체의 상부면을 노출시킨 상태에서 상기 스퍼터링 타깃을 스퍼터링 장치에 고정시키는 도넛 형상의 지그의 내경(t3) 사이에, 하기 수식 5로 표시되는 관계가 충족되고,
    상기 배킹 플레이트의 상기 타깃 본체보다 바깥쪽 부위는, 상기 배킹 플레이트의 다른 부위보다도 두껍게 구성되어 있는 것을 특징으로 하는 스퍼터링 타깃:
    [수식 5]
    t3 < t1 < t2.
  10. 각각에 자기 터널 접합 소자를 포함하는 복수의 메모리 셀을 지니고, 상기 메모리 셀에의 데이터의 기입 및 상기 메모리 셀로부터의 데이터의 독출을 행하는 자기 메모리의 제조 방법으로서,
    상기 자기 터널 접합 소자는, 제1항 또는 제2항에 기재된 스퍼터링 타깃을 이용한 스퍼터링 성막에 의해서 터널 장벽층을 형성하는 단계; 및 상기 터널 장벽층의 한쪽 면에 자기 기억층을, 다른 쪽 면에 자기 참조층을 형성하는 단계를 포함하는 것을 특징으로 하는 자기 메모리의 제조 방법.

KR1020170027361A 2011-09-01 2017-03-02 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법 KR20170028919A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-190868 2011-09-01
JP2011190868A JP5995419B2 (ja) 2011-09-01 2011-09-01 スパッタリングターゲット及びそれを用いた磁気メモリの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120095927A Division KR20130025341A (ko) 2011-09-01 2012-08-30 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020170165267A Division KR20170138976A (ko) 2011-09-01 2017-12-04 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법

Publications (1)

Publication Number Publication Date
KR20170028919A true KR20170028919A (ko) 2017-03-14

Family

ID=47752281

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020120095927A KR20130025341A (ko) 2011-09-01 2012-08-30 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법
KR1020170027361A KR20170028919A (ko) 2011-09-01 2017-03-02 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법
KR1020170165267A KR20170138976A (ko) 2011-09-01 2017-12-04 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120095927A KR20130025341A (ko) 2011-09-01 2012-08-30 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020170165267A KR20170138976A (ko) 2011-09-01 2017-12-04 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법

Country Status (3)

Country Link
US (1) US20130056349A1 (ko)
JP (1) JP5995419B2 (ko)
KR (3) KR20130025341A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6231428B2 (ja) * 2013-04-30 2017-11-15 株式会社コベルコ科研 Ｌｉ含有酸化物ターゲット接合体およびその製造方法
KR102470367B1 (ko) 2017-11-24 2022-11-24 삼성전자주식회사 자기 저항 메모리 소자의 제조 방법
CN112063977A (zh) * 2020-09-18 2020-12-11 长沙神弧离子镀膜有限公司 高钪铝钪合金靶及其靶材绑定方法
CN115595541A (zh) * 2021-06-28 2023-01-13 北京超弦存储器研究院（Cn） 一种可基于溅射功率调整ra值原理的隧穿磁电阻和磁性随机存储器的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0106623B1 (en) * 1982-10-05 1990-05-23 Fujitsu Limited Sputtering apparatus
US5099294A (en) * 1989-08-01 1992-03-24 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Edge geometry superconducting tunnel junctions utilizing an NbN/MgO/NbN thin film structure
US6689254B1 (en) * 1990-10-31 2004-02-10 Tokyo Electron Limited Sputtering apparatus with isolated coolant and sputtering target therefor
JPH04325675A (ja) * 1991-04-24 1992-11-16 Victor Co Of Japan Ltd 強磁性体のマグネトロンスパッタ装置
JPH06108241A (ja) * 1992-09-30 1994-04-19 Shibaura Eng Works Co Ltd スパッタリング装置
US6039848A (en) * 1995-07-10 2000-03-21 Cvc Products, Inc. Ultra-high vacuum apparatus and method for high productivity physical vapor deposition.
GB2318590B (en) * 1995-07-10 1999-04-14 Cvc Products Inc Magnetron cathode apparatus and method for sputtering
JP4101524B2 (ja) * 2002-02-05 2008-06-18 芝浦メカトロニクス株式会社 成膜装置
JP2004052082A (ja) * 2002-07-23 2004-02-19 Sumitomo Metal Mining Co Ltd スパッタリングターゲット組立体
JP2004307989A (ja) * 2003-02-21 2004-11-04 Japan Aviation Electronics Industry Ltd イオンビームスパッタ用ターゲットおよびこれを具備するイオンビームスパッタ装置
JP4955916B2 (ja) * 2004-06-17 2012-06-20 タテホ化学工業株式会社 単結晶酸化マグネシウム焼結体及びその製造方法並びにプラズマディスプレイパネル用保護膜
JP4885769B2 (ja) * 2007-03-09 2012-02-29 株式会社アルバック 磁気抵抗素子の製造方法、磁気デバイスの製造方法、磁気抵抗素子の製造装置および磁気デバイスの製造装置
JP5228245B2 (ja) * 2007-08-31 2013-07-03 株式会社三井金属韓国 スパッタリングターゲット
JP5231823B2 (ja) * 2008-01-28 2013-07-10 日本タングステン株式会社 多結晶ＭｇＯ焼結体及びその製造方法、並びにスパッタリング用ＭｇＯターゲット
US8835052B2 (en) * 2009-11-27 2014-09-16 Nissan Motor Co., Ltd. Si alloy negative electrode active material for electric device

Also Published As

Publication number Publication date
KR20170138976A (ko) 2017-12-18
JP5995419B2 (ja) 2016-09-21
KR20130025341A (ko) 2013-03-11
JP2013053324A (ja) 2013-03-21
US20130056349A1 (en) 2013-03-07

Similar Documents

Publication Publication Date Title
KR20170138976A (ko) 스퍼터링 타깃 및 그것을 이용한 자기 메모리의 제조 방법
JP5214691B2 (ja) 磁気メモリ及びその製造方法
US8653614B2 (en) Semiconductor memory device and method for manufacturing the same
US8691596B2 (en) Magnetoresistive element and method of manufacturing the same
US8963264B2 (en) Magnetic stack with orthogonal biasing layer
JP5209011B2 (ja) 磁気抵抗素子
US10388343B2 (en) Magnetoresistive element and magnetic memory
US9385304B2 (en) Magnetic memory and method of manufacturing the same
US10026888B2 (en) Magnetoresistive effect element and magnetic memory
US11201189B2 (en) Semiconductor device having rare earth oxide layer and method of manufacturing the same
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
US20150069554A1 (en) Magnetic memory and method of manufacturing the same
US10553781B2 (en) In-situ annealing and etch back steps to improve exchange stiffness in cobalt iron boride based perpendicular magnetic anisotropy free layers
US11258006B2 (en) Magnetic memory element, method for producing same, and magnetic memory
KR102287559B1 (ko) 자기 디바이스 및 자기 랜덤 액세스 메모리
US20170338402A1 (en) Noble metal cap layer for a metal oxide cap of a magnetic tunnel junction structure
US9934950B2 (en) Sputtering apparatuses and methods of manufacturing a magnetic memory device using the same
TWI782240B (zh) 積體電路及其製造方法
US11195989B2 (en) Ferromagnetic tunnel junction element and method of manufacturing the same
JP2013008870A (ja) 半導体記憶装置
US6960397B2 (en) Magnetoresistance device
US10256399B2 (en) Fabricating a cap layer for a magnetic random access memory (MRAM) device
US10211256B2 (en) Magnetic memory device with stack structure including first and second magnetic layers and nonmagnetic layer between the first and second magnetic layers
US20230240150A1 (en) Magnetic tunnel junction element and method for manufacturing the same
CN113328035B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent