TWI782240B - 積體電路及其製造方法 - Google Patents

積體電路及其製造方法 Download PDF

Info

Publication number
TWI782240B
TWI782240B TW108139332A TW108139332A TWI782240B TW I782240 B TWI782240 B TW I782240B TW 108139332 A TW108139332 A TW 108139332A TW 108139332 A TW108139332 A TW 108139332A TW I782240 B TWI782240 B TW I782240B
Authority
TW
Taiwan
Prior art keywords
layer
antiferromagnetic
tunnel junction
magnetic tunnel
ferromagnetic
Prior art date
Application number
TW108139332A
Other languages
English (en)
Other versions
TW202027307A (zh
Inventor
林世杰
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202027307A publication Critical patent/TW202027307A/zh
Application granted granted Critical
Publication of TWI782240B publication Critical patent/TWI782240B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Facsimile Transmission Control (AREA)

Abstract

本案的一些實施例提供一種磁阻隨機存取記憶體單元,包括條型磁穿隧接面,其中反鐵磁性層、自由層、阻障層及基準層具有實質上對準的側壁。間隔物抵靠住反鐵磁性層、自由層、阻障層及基準層中每一層的側壁。條型磁穿隧接面由用於磁阻隨機存取記憶體單元的分隔磁穿隧接面的圖案的單一元素製造。條形磁穿隧接面的阻障層具有比柱形磁穿隧接面更大的面積,導致磁阻隨機存取記憶體單元壽命延長,因為阻障層具有跨阻障層的較低穿隧電流密度。

Description

積體電路及其製造方法
本揭露的一些實施例是有關於一種積體電路以及製造積體電路的方法。
一些積體電路製造製程包括與製造資料儲存器電路元件關聯的製造步驟。資料儲存器元件,諸如動態隨機存取記憶體(dynamic random access memory;DRAM)、靜態隨機存取記憶體(static random access memory;SRAM)、快閃記憶體(非揮發性記憶體的形式),將資料儲存器電路元件放置於緊密堆疊的元件陣列中的積體電路中,以最小化由資料儲存器元件佔據的晶片面積。
磁阻隨機存取記憶體(Magnetoresistive random access memory;MRAM)為一種類型的資料儲存器元件,其中基於電路元件中的磁場的取向儲存資訊。MRAM使用磁場來儲存資訊,而不是儲存器電路元件中電荷的存在/缺失,或者儲存在資料儲存器電路元件中的電荷的數量。
在一些實施例中,一種積體電路包括磁阻隨機存取記憶體單元。磁阻隨機存取記憶體單元包括條型磁穿隧接面、反鐵磁性層以及間隔物。條型磁穿隧接面具有基準層、自由層以及阻障層。基準層包括第一可磁化材料。自由層包括第二可磁化材料。阻障層位於基準層與自由層之間。反鐵磁性層位在自由層上方。間隔物接觸基準層的側壁與反鐵磁性層的側壁。
在一些實施例中,一種製造積體電路的方法包括以下步驟。在基板上方沉積第一鐵磁性材料。將第一磁場施加至第一鐵磁性材料。當將第一磁場施加至第一鐵磁性材料以在第一鐵磁性材料中設定磁場取向時退火第一鐵磁性材料。在第一鐵磁性層上方沉積阻障材料。在阻障材料上方沉積第二鐵磁性材料。在第二鐵磁性材料上方沉積反鐵磁性材料。蝕刻第一鐵磁性材料、阻障材料、第二鐵磁性材料以界定磁穿隧接面,及反鐵磁性材料,其中蝕刻包括界定與第一鐵磁性材料的側壁對準的反鐵磁性材料的側壁。
在一些實施例中,一種積體電路包括磁穿隧接面與反鐵磁性層。磁穿隧接面具有基準層、自由層及基準層與自由層之間的阻障層,其中阻障層與自由層之間的介面具有第一面積。反鐵磁性層位在自由層上方,其中反鐵磁性層及基準層的介面具有等於第一面積的第二面積,其中第一磁穿隧接面側壁沿第一反鐵磁性層側壁延伸達磁穿隧接面的長度的至少一半。
100:磁穿隧接面
102:基準層
104:阻障層
105:間隔物層
106A:自由層
106B:第一自由層膜
106C:耦合層
106D:第二自由層膜
107:抗釘扎層
108:反鐵磁性層
109:晶種層
110:位元線
112:間隔物
200:積體電路
201:層間介電(ILD)材料
202:磁穿隧接面
202A:基準層
202B:阻障層
202C:自由層
203:層間介電材料
204A:導電線
204B:導電線
205:層間介電材料
206:間隔物
207:頂表面
208:反鐵磁性層
209:第一長度
210A:通孔
210B:通孔
212A:導電線
212B:導電線
212C:導電線
214:通孔
216:通孔
218:介面
220:頂表面
300:積體電路
301:導電線
302:磁穿隧接面
303:MRAM單元
304:反鐵磁性層
305R:讀取電流
305W:寫入電流
306:間隔物
307:接面長度
308A:導電線(第一MTJ側壁)
308B:導電線(第二MTJ側壁)
308C:第三MTJ側壁
308D:第四MTJ側壁
309:第一高度
310A:第一通孔(第一AFL側壁)
310B:第二通孔(第二AFL側壁)
310C:通孔(第三AFL側壁)
310D:第四AFL側壁
312:通孔
313:基板
314:源極
315A:聚線
316R:汲極
316W:汲極
318:源線
320R:字線
320W:字線
340:條型磁穿隧接面
342:接面寬度
398:第一方向
399:第二方向
400:方法
402:步驟
404:步驟
406:步驟
408:步驟
410:步驟
412:步驟
414:步驟
416:步驟
500:積體電路
502:基座層間介電材料
503:通孔
504A:導電線
504B:導電線
505:積體電路
506:磁穿隧接面堆疊
506B:磁穿隧接面
508:反鐵磁性材料(反鐵磁性層)
510:圖案化材料
512:間隔物
514:第二層圖案化材料
515:積體電路
516:圖案化材料開口
518:層間介電(ILD)
520:通孔開口
522A:通孔開口
522B:通孔開口
524:開口
525:積體電路
526A:溝槽開口
526B:溝槽開口
526C:溝槽開口
528A:導電條
528B:導電條
528C:導電條
530A:電極
530B:高通孔
530C:短通孔
532A:雙重功能電極
532B:通孔
534A:通孔
535:積體電路
545:積體電路
555:積體電路
565:積體電路
當結合附圖閱讀時,根據以下詳細描述可更好地理解本揭示案的一些實施例的態樣。應注意,根據工業標準實踐,各種特徵未按比例繪製。事實上,為論述清楚,各特徵的尺寸可任意地增加或縮小。
第1圖為根據一些實施例的磁穿隧接面的橫截面視圖。
第2圖為根據一些實施例的積體電路的剖面圖。
第3A圖為根據一些實施例的積體電路的剖面圖。
第3B圖為根據一些實施例的MRAM單元的條型的俯視圖。
第4圖為根據一些實施例的製造積體電路的方法的流程圖。
第5A圖至第5H圖為根據一些實施例的在製造製程的各階段期間的積體電路的剖面圖。
以下揭示內容提供許多不同實施例或實例,以便實現所提供標的的不同特徵。下文描述部件、值、操作、材料、佈置或類似項的特定實例,以簡化本揭示案的一些實施例。當然,此等實例僅為實例且不意欲為限制性。考慮其他部件、值、操作、材料、佈置或類似項。舉例而言,在隨後描述中在第二特徵上方或在第二特徵上第一特徵的形成可包括第一及第二特徵形成為直接接觸的實施例,以及亦可包括額外特徵可形成在第一及第二特徵之間,使得第一及第二特徵可不直接接觸的實施例。另外,本揭示案的一些實施例在各實例中可重複元件符號及/或字母。此重複為出於簡 單清楚的目的,且本身不指示所論述各實施例及/或配置之間的關係。
另外,空間相對用語,諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者,在此為便於描述可用於描述諸圖中所圖示一個元件或特徵與另一(些)元件或(多個)特徵的關係。除圖形中描繪的方向外,空間相對用語意圖是包含元件在使用或操作中的不同方向。設備可為不同朝向(旋轉90度或在其他的方向)及可因此同樣地解釋在此使用的空間相對的描述詞。
磁阻隨機存取記憶體(MRAM)為一種形式的用於積體電路的的資料儲存器元件。相比於其他裝置,MRAM使用少量功率來讀取及寫入資料。相比於其他裝置,MRAM亦具有長資料保持時間。在一些實施例中,MRAM單元具有多年資料保持時間,而讀取及寫入資料的功耗類似於動態隨機存取記憶體(DRAM)單元的單一讀取或寫入操作。然而,相比於DRAM,MRAM能夠儲存資料,而不需要定期更新單元以保存儲存的資料。
MRAM單元包括磁穿隧接面(magnetic tunnel junctions;MTJ),其致能使用穿隧磁阻(tunneling magnetoresistance;TMR)以決定MRAM單元的資訊量。磁穿隧接面包括至少三層的堆疊,包括由阻障層分隔的兩個鐵磁性層(基準層(亦稱為釘扎層)及自由層)。基準層具有具鎖定磁場取向的可磁化材料層,及自由層具有其中磁場取向在不同取向之間變化的可磁化材料層。當基準層及自由層的磁場被對準為具有相同取向時,MRAM單元允許大量 電流流入,相比於當基準層的磁場與自由層的磁場具有相反取向時允許電流流過MRAM單元的量。不同量的電流與MRAM單元的不同資訊狀態(例如,高電流量與「1」位元相關聯,及低電流量與「0」位元相關聯,或反之亦然)相關聯。
由於MRAM單元的磁場能夠提供長期資料儲存,所以MRAM單元在積體電路及半導體製造方面的興趣愈來愈大。在一些實施例中,MRAM單元中MTJ的基準層及/或自由層的磁化保持與儲存的資訊位元相關聯的磁場取向高達幾年或更久,在熱致場翻轉發生之前。MRAM單元的讀取時間及寫入時間為快速的(以DRAM單元讀取速度的量級),但資料保持時間的數量級大於沒有更新的DRAM單元的資料保持時間的數量級。
相比於圓柱型或柱型磁穿隧接面,由於自由層的體積增大,條型磁穿隧接面的資料保持壽命更長。MRAM單元的熱穩定性△根據以下等式(1)來決定。
Figure 108139332-A0305-02-0008-1
在MRAM單元中,K u 為磁各向異性,其與自由層的磁化(m)及各向異性場(H k )成正比,及V為自由層體積。隨著各向異性能量K u V增大,材料的磁化增大,其有助於防止材料的磁化由於熱擾動轉換(在溫度Tk B T為可磁化材料的熱起伏能量)。防止熱攪動磁性轉換越久,保持儲存的資訊(在可磁化材料的磁化中)越久。例如,~60的熱穩定性提供儲存的磁性資訊的大約10年的保留時間。隨著自由層的體積增大,磁穿隧接面的熱穩定性線性增大。因 此,自由層體積的加倍對應於磁穿隧接面的熱穩定性的約加倍。
MRAM單元的壽命與MTJ的基準層及自由層中可磁化材料之間的阻障層的品質有關。當阻障層材料正在分解時,MTJ穿隧磁阻隨著習用電流流動替換MTJ的基準層及釘扎層之間的穿隧而降低。因此,保持阻障層的品質會增長MRAM單元的壽命。
在一些實施例中,MRAM單元被描述為具有條型磁穿隧接面,其中磁穿隧接面的長度及寬度為不同長度,其中自由層體積大於在習用柱型或圓柱型磁穿隧接面中發現的(其中磁穿隧接面的長度及寬度為相同的,或幾乎相同)。在一些實施例中,條型MRAM單元的阻障層的面積大於在柱型或圓柱型磁穿隧接面中發現的。隨著阻障層的面積增大,跨阻障層的電流密度減小,從而增大條型MRAM單元的可靠性或壽命,與柱型或圓柱型磁穿隧接面形成對比。在一些實施例中,MRAM單元的反鐵磁性(或重金屬)層在積體電路的層中具有與基準層、自由層及阻障層相同的橫向尺寸。亦即,反鐵磁性層、自由層、阻障層及基準層的側壁實質上彼此對準,因為側壁在單一蝕刻製程中界定。
相比於圓柱型或柱型MRAM單元,使用單一蝕刻製程(例如,以形成反鐵磁性層、自由層、阻障層及基準層的條型堆疊)減少用以製造MRAM單元的圖案化遮罩的數目。一種用於條型MRAM單元的製造製程使用相同圖案化遮罩以分隔積體電路層中個別磁穿隧接面元件(例如,基準層、阻障層及自由層),及用以引導個別反鐵磁性層(重 金屬層)段抵靠磁穿隧接面形成。相反,在其他方法中,針對反鐵磁性層及基準層、阻障層、自由層堆疊段中的每一者使用單獨的圖案化遮罩。例如,在柱型或圓柱型MRAM單元中(例如見第2圖),相對於反鐵磁性層(例如第2圖的反鐵磁性層208)的尺寸,磁穿隧接面(例如第2圖的磁穿隧接面202)具有微小的面積,以及使用單獨的圖案化遮罩以形成磁穿隧接面及反鐵磁性層中的每一者。
在MRAM單元製造方法的一些實施例中,介電材料層沉積於反鐵磁性層、基準層、阻障層及自由層上方,以在磁穿隧接面單元與其他電路元件之間形成間隔物,及以在製造製程期間降低積體電路的其他部分的重金屬元素污染的風險。在一些實施例中,在MRAM單元的磁穿隧接面堆疊的頂部上方減薄間隔物,而不是完全去除。介電材料在磁穿隧接面堆疊上方的剩餘部分有時用作蝕刻停止層。此種蝕刻停止層可在層間介電(inter-layer dielectric;ILD)材料層中蝕刻通孔至磁穿隧接面單元的開口期間使用,此層間介電材料層在磁穿隧接面堆疊的直接上方。
第1圖為根據一些實施例的磁穿隧接面100的橫截面視圖。磁穿隧接面100為自旋軌道扭矩(spin-orbit torque;SOT)磁穿隧接面。磁穿隧接面包括晶種層109、抗釘扎層107、基準層102、阻障層104及自由層106A。同時圖示反鐵磁性層108及位元線110,用於寫入及讀取資訊。在下文第4圖的論述中進一步描述如第1圖中描述的製造基準層、阻障層及自由層的方法。
位元線110位於磁穿隧接面100的底部處。晶種層109已經沉積於位元線110的頂表面上。晶種層為一材料層,用於更改基板上最上表面的原子間隔以準備沉積(例如,藉由濺射或電鍍)新材料,此新材料與晶種層上沉積的材料不同。晶種層亦用於材料堆疊中,諸如磁穿隧接面100,以引導新材料的原子間隔及晶體取向。原子間隔及晶體取向與材料的內應變有關,其影響所沉積材料的導電性及磁性。
抗釘扎層107沉積於晶種層109上方,以調整基準層102及磁穿隧接面100的磁場。抗釘扎層107包括鐵磁性材料。在一些實施例中,抗釘扎層107包括與基準層102相同的鐵磁性材料,如下所述。
基準層102為沉積於抗釘扎層107上方的鐵磁性材料。間隔物層105沉積(例如,藉由化學氣相沉積)於晶種層109上以將抗釘扎層107與晶種層109實體分離。間隔物層105為介電材料,諸如氧化鉿(HfO)、二氧化矽(SiO2)或適用於MRAM單元的另一介電材料。基準層102為在積體電路製造製程期間經歷永磁場取向的鐵磁性材料或可磁化層。設定基準層磁場取向包括在製造製程期間將積體電路加熱至高於鐵磁性材料(或其他可磁化材料)的居里溫度的操作。在已將鐵磁性材料加熱至高於材料的居里溫度後,當可磁化材料冷卻低於居里溫度時,在外部磁場存在的情況下將材料冷卻至低於居里溫度的溫度,在材料冷卻至低於居里溫度時基於外部磁場的取向設定材料磁化(磁場取向)(例如,材料假定不變磁場取向)。在一些實施例中,施加的外部磁 場垂直於可磁化材料層。在一些實施例中,施加的外部磁場平行於可磁化材料層。在一些實施例中,晶種層109沉積於位元線110上。
磁穿隧接面100包括自由層106A。自由層106A包括第一自由層膜106B及第二自由層膜106D。耦合層106C將第一自由層膜106B與第二自由層膜106D分隔,以促進MRAM單元中MTJ寫入製程期間自由層的磁化。在一些實施例中,自由層106A包括單一的可磁化材料層,其中沒有耦合層。在一些實施例中,自由層106A及基準層102包括相同的可磁化材料。在一些實施例中,基準層102及自由層106A包括不同的可磁化材料。在一些實施例中,自由層106A包括可磁化材料,類似於上面描述的用來製造基準層102的材料。在一些實施例中,第一自由層膜106B及第二自由層膜106D包括相同的可磁化材料。在一些實施例中,第一自由層膜106B及第二自由層膜106D包括不同的可磁化材料。在一些實施例中,第一自由層膜106B及第二自由層膜106D獨立地包括可磁化材料,類似於上面描述的用來製作基準層102的材料。
反鐵磁性(Antiferromagnetic;AF)層108位於自由層106A附近。當電流流過反鐵磁性層108時,反鐵磁性層108的金屬組成物產生強的自旋軌道轉矩效應,從而更改自由層106A(或,更確切地自由層106A中的第一自由層膜106B)的磁場取向,以將資訊位元寫入磁穿隧接面100。
反鐵磁性(AF)層108位於積體電路中,靠近磁穿隧接面100的自由層106A。磁穿隧接面中用於反鐵磁性層的反鐵磁性材料的實例在下文方法400的步驟402的描述中描述。
間隔物112為抵靠反鐵磁性層108的頂表面、基準層102、阻障層104及自由層106A的側壁的介電材料。自由層106A可稱為釘扎層(pinning layer)。反鐵磁性層108可視為反鐵磁性線或位元線。在一些實施例中,根據反鐵磁性層108的形狀及大小,間隔物112沉積於低於磁穿隧接面100的介電材料上,而不是位元線(諸如反鐵磁性層108)的頂表面上。在用以形成分隔的磁穿隧接面的蝕刻製程完成並已經暴露晶種層109下方的介電材料(或,在與反鐵磁性層108的頂部實質上一致的水平處)後,間隔物介電材料沉積於分隔的磁穿隧接面及反鐵磁性層上。在一些實施例中,間隔物112直接抵靠在磁穿隧接面的全部側壁。在一些實施例中,將間隔物112拉低至低於反鐵磁性層的頂端,留下所暴露的反鐵磁性層的側壁的部分。在一些實施例中,將間隔物112拉低至低於反鐵磁性層的底部,暴露磁穿隧接面側壁的部分(例如,自由層的至少一部分)。
第2圖為根據一些實施例的具有磁穿隧接面202的積體電路200的剖面圖。磁穿隧接面202為條型磁穿隧接面,而不是在其他類型MRAM單元中發現的柱型形狀。柱型或圓柱型磁穿隧接面(例如,見第2圖磁穿隧接面202)具有位於位元線與MRAM單元的反鐵磁性層之間的小柱或圓柱穿隧接面膜。在一些實施例中,柱型或圓柱型磁穿 隧接面具有可與反鐵磁性線寬度相比的寬度,而反鐵磁性線的長度顯著(例如,至少兩倍)大於磁穿隧接面柱的長度(或寬度)。相反,條型磁穿隧接面包括穿隧接面膜堆疊,如第1圖描述,其中穿隧接面膜堆疊的寬度及長度與磁穿隧接面的頂部處的反鐵磁性層的寬度及長度相同。此外,條型磁穿隧接面具有顯著(例如,至少2倍)大於反鐵磁性線的寬度的長度(沿反鐵磁性線的長軸)。
磁穿隧接面202(更確切地,基準層202A)直接抵靠住導電線204A,及自由層202C直接抵靠住反鐵磁性層208。阻障層202B在基準層202A與自由層202C之間。間隔物206抵靠住磁穿隧接面202(例如,層202A-202C)及反鐵磁性層208中的每一層的側面。在一些實施例中,磁穿隧接面具有第1圖中描述的附加層,諸如晶種層(見晶種層109)、間隔物層(見間隔物層105)及抗釘扎層(見抗釘扎層107)。
在一些實施例中,間隔物206為單一層間隔物。在一些實施例中,間隔物206為多層間隔物。在一些實施例中,間隔物206包括適用於積體電路製造中的至少一種絕緣材料,諸如氮化矽、氮氧化矽等。在一些實施例中,間隔物206圍繞磁穿隧接面202並將磁穿隧接面202與層間介電(ILD)材料203分隔。積體電路200包括與磁穿隧接面202同一層中的層間介電材料203及低於層間介電材料203的層中的ILD 201。在一些實施例中,層間介電材料205抵靠住層間介電材料203的頂表面。在一些實施例中,ILD 201包括導電線204A、導電線204B及通孔216,其電性連接至導 電線204A。導電線204A為類似於第1圖的位元線110的位元線。
導電線204A為用以在磁穿隧接面202的自由層中切換磁場的磁場取向的位元線。在一些實施例中,導電線204B用以連接至積體電路中電晶體(未圖示)的汲極側,用以對磁穿隧接面202傳導寫入電流。在一些實施例中,相當於ILD 201的頂側的介面218,對應於導電線204A及導電線204B的頂表面及磁穿隧接面202與導電線204A之間的介面,或導電線204B與延伸穿過層間介電材料203的通孔(或高觸點)214之間的介面。反鐵磁性層208抵靠住磁穿隧接面202的頂表面,並且具有第一長度209,其與磁穿隧接面202相對側上的間隔物206的內壁之間的磁穿隧接面堆疊的第一長度209相對應。通孔(或,觸點)210A及通孔210B電性連接至反鐵磁性層208,並且用以在磁穿隧接面寫入操作期間傳導電流(寫入電流)穿過反鐵磁性層208。
通孔214從導電線204B的頂表面延伸至導電線212A的底表面。通孔210A從反鐵磁性層208的頂表面延伸至導電線212A的底表面。通孔210B從反鐵磁性層208的頂表面延伸至導電線212B的底表面。導電線212C為與儲存在積體電路200的磁穿隧接面中的讀取資料相關聯的位元線。在一些實施例中,導電線212A、導電線212B及導電線212C在具有通孔214及通孔210A-210B的單一ILD層中形成為雙重鑲嵌製程的部分。在一些實施例中,通孔214、通孔210A及通孔210B形成於層間介電材料203中,及在層間介電材料205中形成導電線212A、導電線212B及導電線 212C之前將層間介電材料205沉積於層間介電材料203的頂表面207上。在一些實施例中,使用例如化學機械拋光(chemical mechanical polishing;CMP)工具平坦化ILD,以產生導電線212A、導電線212B、導電線212C的頂表面220,並且ILD用於為較高層次的積體電路互連結構沉積附加的ILD材料作準備。
儲存在磁穿隧接面202中的資訊藉由使電流通過反鐵磁性層208來寫入。寫入電流藉由在導電線212A與導電線212B之間流動通過通孔210A、反鐵磁性層208及通孔210B來觸發資訊儲存。儲存在磁穿隧接面202中的資訊藉由使跨磁穿隧接面202的電流通過通孔216與通孔210A或通孔210B中一者之間來讀取。磁穿隧接面202為MRAM單元中自旋軌道扭矩(SOT)MTJ的實例。
磁穿隧接面202及反鐵磁性層208在磁穿隧接面202及反鐵磁性層208的端部上的間隔物206之間具有長度209。長度209以類似於第3B圖中長度307的量測的方式來量測。磁穿隧接面層具有與反鐵磁性層304相同的尺寸,因為使用用於在膜堆疊中蝕刻膜的相同圖案化遮罩來形成反鐵磁性層及磁穿隧接面層,磁穿隧接面由膜堆疊製造(例如,見下文第5A圖中圖案化材料510的圖案化的部分)。磁穿隧接面202中的磁穿隧接面層之間的介面面積在每層相同,因為使用相同圖案化遮罩來形成層。
由於反鐵磁性層304、自由層202C、阻障層202B及基準層202A全部具有實質上類似的側壁面積(lateral area),及層之間的介面面積,所以阻障層具有大於柱型或圓柱型磁穿隧接面 (例如,見下文第2圖的磁穿隧接面202)的面積。隨著阻障層的側向尺寸增大,讀取製程期間跨阻障層的穿隧電流密度減小。阻障層尺寸及穿隧電流密度的進一步描述遵循第3B圖及第4圖的論述。讀取製程期間跨阻障層的穿隧電流密度的降低與延長的MRAM單元壽命相關聯。
第3A圖為根據一些實施例的積體電路300的剖面圖。積體電路300包括在其頂端具有反鐵磁性層304的磁穿隧接面302,作為MRAM單元303的部分。在MRAM單元303中,第一通孔310A及第二通孔310B電性連接至反鐵磁性層304,及磁穿隧接面302電性連接至導電線301,導電線301位於磁穿隧接面302及間隔物306下方,間隔物306圍繞磁穿隧接面302的側壁及反鐵磁性層304的側壁。
第一通孔310A電性連接至導電線308A,及第二通孔310B電性連接至導電線308B。相比於通孔312,第一通孔310A及第二通孔310B為短通孔。通孔312具有第一高度309。第一高度309對應於短通孔310A及短通孔310B的厚度,加上反鐵磁性層的高度(例如,厚度)及磁穿隧接面302的高度。在一些實施例中,導電線308A及導電線308B在積體電路的相同層中(例如,在形成MRAM單元303之後所沉積的介電材料的相同部分中)並且形成為雙重鑲嵌製造製程的部分,雙重鑲嵌製造製程形成通孔312及通孔310A-310B。在一些實施例中,導電線308A及導電線308B處於形成通孔312及通孔310A-310B之後沉積的介電材料的單獨層中(例如,在介電材料的第二部分中)。
在積體電路300中,源線318連接至基板313上方的源極314。當MRAM單元303正在執行寫入製程時,字線320W使寫入電流305W通過汲極316W(包括聚線315A),通過線及通孔直到通孔312的垂直堆疊,及通過導電線308A、通孔310A、反鐵磁性層304、通孔310B及導電線308B。
當正在對MRAM單元303執行讀取製程時,字線320R使讀取電流305R從源線318通過源極314及汲極316R,通過通孔及導電線至通孔310C、導電線301的垂直堆疊,通過磁穿隧接面302(藉由穿隧),通過通孔310B,並且進入導電線308B。
第3B圖為根據一些實施例的MRAM單元的條型340的俯視圖。條型磁穿隧接面340具有在磁穿隧接面302頂部上圍繞反鐵磁性層304的間隔物306。磁穿隧接面302(條型)具有接面長度307及接面寬度342。磁穿隧接面302的每一層具有實質上相同的接面長度及接面寬度,亦實質上類似於反鐵磁性層長度及反鐵磁性層寬度。在一些實施例中,接面長度為接面寬度的至少兩倍。在一些實施例中,接面長度與積體電路的源極(見源極314)與汲極(見汲極316R)之間距離實質上相同,積體電路供應讀取電流至磁穿隧接面。在條型磁穿隧接面中,反鐵磁性層寬度實質上類似於條型寬度,及反鐵磁性層長度實質上類似於條型長度。
磁穿隧接面302具有在第一方向398上延伸的第一磁穿隧接面側壁(MTJ側壁)308A及第二MTJ側壁 308B,約從第一通孔310A(見第3A圖)延伸至第二通孔310B(見第3A圖),其中第一MTJ側壁308A及第二MTJ側壁308B位於磁穿隧接面302的相對側。反鐵磁性層(AFL)304在其相對側處具有第一反鐵磁性層側壁310A及第二AFL側壁310B。如第3B圖所示,第一MTJ側壁308A及第一AFL側壁310A的側位(相對於間隔物,在第一方向398及第二方向399中)為大約相同的。類似地,第二MTJ側壁308B及第二AFL側壁310B的側位為大約相同的。磁穿隧接面302具有沿第二方向399約平行延伸的第三MTJ側壁308C及第四MTJ側壁308D。反鐵磁性層304具有沿第二方向399約平行延伸的第三AFL側壁310C及第四AFL側壁310D。
第4圖為根據一些實施例的製造積體電路的方法400的流程圖。在步驟402中,用於製造磁穿隧接面堆疊的膜堆疊沉積於基座層間介電(ILD)材料上,基座層間介電材料中具有導電線。用於製造磁穿隧接面堆疊的膜堆疊包括第一鐵磁性材料以充當基準層、阻障材料層(或阻障層),及包括第二鐵磁性材料以充當自由層。在一些實施例中,用於製造磁穿隧接面堆疊的膜堆疊進一步包括晶種層以開始在基座ILD材料中的導電線上生長鐵磁性材料,及在基準層中包括抗釘扎層以調整磁穿隧接面的磁場及穿過穿隧接面的穿隧電流。在一些實施例中,自由層包括至少兩層鐵磁性材料(第一自由層膜及第二自由層膜),其中耦合層位於第一自由層膜與第二自由層膜之間。在一些實施例中,用於製造磁穿隧接面的膜堆疊包括反鐵磁性材料層(反鐵磁性 層)。在一些實施例中,自由層(是單一鐵磁性層,還是第一自由層膜、耦合層及第二自由層膜,如上文描述)位於阻障層與反鐵磁性層之間。
晶種層(未圖示)沉積於其中具有導電線的基座ILD上,以促進磁穿隧接面的鐵磁性材料的順序生長。基座ILD中的導電線用作磁穿隧接面的電極。例如,第3A圖中導電線301、第2圖的導電線204A與204B,或第3A圖中通孔310A-310B可作為電極。在一些實施例中,晶種層為純金屬,或金屬合金。在一些實施例中,晶種層包括鉻(Cr)、鈦(Ti)或上述合金(例如,CrxTiy,其中x+y=1)。
在一些實施例中,在基準層形成於磁穿隧接面堆疊中之前,抗釘扎層(未圖示)沉積於晶種層上。抗釘扎層包括具有磁場的鐵磁性材料,此磁場經定向以促進及/或調整磁穿隧接面中跨阻障層的電流流量。在製造製程期間設定抗釘扎層的磁場取向。在一些實施例中,抗釘扎層的磁場取向在與基準層的磁場取向相同的方向上。在一些實施例中,抗釘扎層的磁場取向在與基準層的磁場取向不同的方向上。下文在基準層的論述期間提供製造製程期間設定磁場取向的進一步描述。用於抗釘扎層的鐵磁性材料類似於用以製造磁穿隧接面的基準層及自由層的材料。下文在基準層的論述期間提供適合用作磁穿隧接面中的抗釘扎層、基準層及自由層的鐵磁性材料的進一步描述。
在一些實施例中,間隔物(未圖示)位於抗釘扎層與基準層之間。在一些實施例中,磁穿隧接面堆疊中的間隔物包括材料,諸如二氧化矽、氧化鉿或氮化矽。
基準層沉積為磁穿隧接面堆疊的部分。根據一些實施例,藉由濺射製程、物理氣相沉積(physical vapor deposition;PVD)製程或適於在基板上沉積鐵磁性材料以供後續圖案化及蝕刻的一些其他製程來沉積基準層。在一些實施例中,基準層鐵磁性材料為由具有類似組成物的濺射靶沉積的同質材料。在一些實施例中,基準材料鐵磁性材料由複數個濺射靶沉積,及所沉積材料層藉由退火製程來混合,此退火製程快速加熱及冷卻材料以混合材料及在基準層膜中產生鐵磁性材料的不均勻分佈。基準層保持在退火製程期間用於基準層上的固定取向磁場。當在退火製程期間基準層冷卻至低於基準層材料的居里溫度時,藉由施加至基準層的外部磁場來設定基準層磁場的取向。適合用作磁穿隧接面的基準層、抗釘扎層或自由層的鐵磁性材料包括鎳(Ni)、鐵(Fe)、鈷(Co)、硼(B)、鍺(Ge)、錳(Mn)、鈀(Pd)、鉑(Pt)、鋱(Tb)或上述合金,諸如鈷鐵(CoFe)、硼化鈷鐵(CoFeB)、釓鐵(GdFe)、鋱鐵鈷(TbFeCo)、釓鐵鈷(GdFeCo)、鈷鉑(CoPt)、鈷鈀(CoPd)、鐵鈀(FePd)或鐵鉑(FePt),然其他鐵磁性材料亦在本揭示案的一些實施例的範疇內。
在一些實施例中,基準層為單一鐵磁性材料層。在一些實施例中,基準層為多層基準層,其中晶種層(未圖示)、抗釘扎層(未圖示)及間隔物層(未圖示)將基準層與層間介電材料層中的導電線分離。鐵磁性材料(純金屬或者合金)層(藉由例如濺射)沉積在表面上。
在一些實施例中,將抗釘扎層與基準層分開磁化。在一些實施例中,基準層及抗釘扎層具有不同的居里溫 度。在一些實施例中,在單一退火製程中退火抗釘扎層及基準層以設定膜的磁場取向。在一些實施例中,在存在具有第一磁場取向的第一磁場的情況下退火抗釘扎層,及在存在具有不同於第一磁場取向的第二磁場取向的第二磁場的情況下退火基準層。在一些實施例中,第一磁場取向及第二磁場取向為垂直取向。在一些實施例中,在反鐵磁性材料具有較低居里溫度之前,賦予具有較高居里溫度的鐵磁性材料一設定的磁場取向。當已將鐵磁性材料加熱至高於居里溫度,並且在存在外部磁場的情況下冷卻至低於居里溫度的溫度時,設定磁場取向。
阻障材料層(阻障層)位於基準層與自由層之間。阻障材料為介電材料,其例如藉由原子層沉積(atomic layer deposition;ALD)製程、化學氣相沉積製程或將介電膜沉積於積體電路基板上的一些其他方法來沉積。接面的穿隧磁阻隨著阻障材料層的次序增加而增大。阻障材料包括氧化鋁、非晶體及晶體兩者、氧化鎂(MgO)及氧化鉿(HfO)。在一些實施例中,在沉積阻障材料之後退火磁穿隧接面以促進阻障材料內的次序,假定退火製程不干擾基準層及/或抗釘扎層中的設定磁場取向。
自由層沉積於磁穿隧接面堆疊中的阻障層的頂部。自由層包括用以在操作積體電路期間具有可變化的磁場取向的一或多個鐵磁性材料層。使用例如濺射或PVD來沉積磁穿隧接面的自由層的鐵磁性材料,以沉積高金屬含量材料的薄層。在一些實施例中,自由層及基準層為來自相同源極的相同鐵磁性材料。適合用作自由層的鐵磁性材料相似於 上文描述的鐵磁性材料,其適用於磁鎮接面的基準層中。在一些實施例中,自由層包括由耦合層分隔的多個鐵磁性材料膜。在一些實施例中,耦合層包括同級金屬,諸如釕。
反鐵磁性層沉積於磁穿隧接面堆疊中自由層的頂部上。根據一些實施例,藉由濺射製程、物理氣相沉積(PVD)製程或適於在基板上沉積反鐵磁性材料以供後續圖案化及蝕刻的一些其他製程來沉積反鐵磁性層。在一些實施例中,反鐵磁性材料為由具有類似組成物的濺射靶沉積的同質材料。在一些實施例中,反鐵磁性材料由複數個濺射靶沉積,及所沉積材料層藉由退火製程來混合,此退火製程快速加熱及冷卻材料以混合材料及在基準層膜中產生鐵磁性材料的不均勻分佈。
反鐵磁性層具有大的自旋軌道耦合強度。高自旋軌道耦合強度用以藉由流過反鐵磁性層的電流來促進磁場的產生,以反向或更改磁穿隧接面堆疊的自由層中的磁場取向。在一些實施例中,反鐵磁性層包括材料,諸如鉑(Pt)、鉭(Ta)、鎢(W)、鉿(Hf)、銥(Ir)、鋨(Os)及錳(Mn),或上述合金。在一些實施例中,具有大自旋軌道耦合強度的材料具有高電阻率,範圍為約150μΩcm至約250μΩcm。低於150μΩcm的電阻率不會不斷地產生充分的自旋軌道耦合,以翻轉與資訊儲存關聯的狀態之間的自由層的磁場狀態。高於250μΩcm的電阻率趨於產生強的自旋軌道耦合效應,但與較大的熱量產生及功耗相關聯,從而減少磁阻隨機存取記憶體的低功耗及速度益處。
在步驟404中,在磁穿隧接面堆疊層上方沉積圖案化材料層,並且在蝕刻磁穿隧接面堆疊以形成分隔的磁穿隧接面之前圖案化圖案化材料層。在一些實施例中,圖案化材料為光感聚合材料層。在一些實施例中,圖案化材料為由光感聚合材料覆蓋的有機遮罩層,其中添加至光感聚合材料的圖案藉由蝕刻製程被傳遞至無機遮罩層。在一些實施例中,圖案化材料為回應於來自電子束圖案化工具的電子束的電子敏感圖案化材料。
在步驟406中,分隔的磁穿隧接面藉由蝕刻磁穿隧接面堆疊而形成以界定磁穿隧接面堆疊低於圖案化材料的特徵的部分,同時曝光圍繞分隔的磁穿隧接面的基座層間介電質,及曝光基座ILD的導電線及其他互連金屬化。在一些實施例中,用以由磁穿隧接面堆疊形成分隔磁穿隧接面的蝕刻製程包括在單一蝕刻腔室中的連續蝕刻步驟以減少積體電路的製造時間。在一些實施例中,用以形成分隔磁穿隧接面的蝕刻包括在多個蝕刻腔室中的多個蝕刻製程,此些腔室適於產生分隔磁穿隧接面的側壁輪廓及尺寸,其滿足積體電路的電路特性。根據一些實施例,包括抗釘扎層、基準層、自由層(或自由層膜)及反鐵磁性層的金屬層在低壓電漿環境中使用鹵素分子或鹵代蝕刻劑來蝕刻。在一些實施例中,金屬層藉由包含蝕刻劑的液相來蝕刻,此些蝕刻劑用以溶解來自積體電路表面的材料,具有低的停留時間及高各向異性。反鐵磁性材料及鐵磁性材料的液相蝕刻包括單個或組合地使用強酸(包括硫酸、硝酸及磷酸中的一或多者)的步驟。
在步驟408中,間隔物介電材料的至少一個層沉積於分隔磁穿隧接面及基座ILD上方。間隔物介電材料包括沉積於積體電路基板上的氮化矽、氮氧化矽及二氧化矽介電材料等。在一些實施例中,間隔物介電材料藉由化學氣相沉積或原子層沉積來沉積,以調整膜的密度及介電常數。在一些實施例中,增大膜密度以保持間隔物介電材料的最底層,其在形成穿過層間介電材料的通孔期間具有高抗蝕刻性。
在步驟410中,將至少一層間隔物介電材料的部分從分隔磁穿隧接面的頂表面去除。在一些實施例中,間隔物介電材料的薄剩餘層保留在分隔磁穿隧接面的頂表面上,以在形成通孔期間充當蝕刻停止層,其連接至基座ILD中暴露的導電線或連接至反鐵磁性層。根據一些實施例,各向異性電漿蝕刻製程用於以一速率去除平面上的間隔物介電材料,此速率高於從分隔磁穿隧接面的側壁去除間隔物介電材料的速率。各向異性蝕刻製程留下間隔物介電材料環抵靠住分隔磁穿隧接面的側壁,同時減薄在分隔磁穿隧接面的頂表面或圍繞分隔磁穿隧接面上的平面(開放區域)上的間隔物介電質。
在步驟412中,層間介電材料沉積於分隔磁穿隧接面上方,並且當存在時,任何剩餘間隔物介電材料沉積在基座ILD的頂表面上。ILD沉積藉由化學氣相沉積而發生,以在間隔物介電材料上方形成絕緣材料層。原子層沉積(ALB)不用於ILD沉積,因為ALD的沉積速率相對於不同形式的化學氣相沉積的速率相當緩慢。沉積於磁穿隧接面上 方的層間介電材料具有適於形成具有兩個不同深度的通孔的厚度。具有第一深度的通孔從層間介電材料的頂表面延伸至基座ILD的導電線。具有第二深度的通孔從層間介電材料的頂表面延伸至磁穿隧接面的頂部上的反鐵磁性材料的頂表面。
在步驟414中,複數個開口形成於層間介電材料中。在方法400的一些實施例中,間隔物介電材料的剩餘部分保護反鐵磁性材料在蝕刻複數個通孔開口的製程期間免於損害。在一些實施例中,複數個開口中的全部形成於單一蝕刻製程中。在一些實施例中,複數個開口包括使用不同蝕刻製程形成的開口。單一蝕刻製程減少用以產生積體電路的圖案化遮罩的總數並且有助於降低生產成本。多個蝕刻製程提供對開口的形狀及深度更好的控制。
在步驟416,開口由導電材料填充,以與反鐵磁性材料進行電性連接,此反鐵磁性材料在磁穿隧接面及基座ILD中的導電線的頂部上,此導電線暴露在通過覆蓋磁穿隧接面的層間介電材料的對應開口的底部處。在一些實施例中,方法400中描述的操作以不同於本文的一些實施例所敘述的順序來執行。例如,在一些實施例中,執行用以形成通孔開口的蝕刻製程的順序與本文的一些實施例所描述的順序相反。在一些實施例中,忽略一些操作。在一些實施例中,添加非本文的一些實施例所描述的一些操作,以促進積體電路的產生。
第5A圖至第5H圖為根據一些實施例的在製造製程期間的積體電路的剖面圖。第5A圖為根據一些實施例 的積體電路500的剖面圖。在積體電路500中,基座層間介電材料502包括複數個導電線504A、導電線504B。包括磁穿隧接面堆疊506的複數個膜沉積於基座ILD 502及導電線504A-504B的頂部上。導電線504B為磁穿隧接面的電極。基座ILD 502中的複數個通孔503連接至導電線504A及導電線504B中的每一者,以提供導電路徑用於MRAM單元的寫入電流及讀取電流。反鐵磁性材料層508高於磁穿隧接面堆疊506。圖案化材料510的圖案化的部分在反鐵磁性材料508上方,並且在導電線504B上方。圖案化材料510的圖案化部分的位置對應於由蝕刻製程形成的分隔磁穿隧接面的位置。
第5B圖為根據一些實施例的製造製程期間的積體電路505的剖面圖。在第5B圖,分隔磁穿隧接面506B保留在導電線504B上方,而磁穿隧接面堆疊已經從基座ILD 502的頂表面的大部分及從導電線504B上方去除。在積體電路505中,間隔物512可為介電材料,其至少一個層已經沉積於導電線504A、基座ILD 502、反鐵磁性材料508的頂部上,及沉積於分隔磁穿隧接面506B的頂部及側面上方。根據一些實施例,間隔物介電材料的至少一個層包括氮化矽、氮氧化矽及或二氧化矽。在一些實施例中,使用例如原子層沉積或化學氣相沉積,在導電線504B的頂表面、基座ILD 502、分隔磁穿隧接面506B的側面及反鐵磁性材料508的側面及頂部上方生長第一間隔物介電材料的薄層(未圖示)。根據一些實施例,在第一間隔物介電材料的頂部上,生長或沉積第二間隔物介電材料。在方法400的一些實施例 中,第一間隔物介電材料具有雙重功能,作為間隔物抵靠住磁穿隧接面及反鐵磁性材料的側面的部分,及作為反鐵磁性材料508的頂部及導電線504A的頂表面上的蝕刻停止層。
第5C圖為根據一些實施例的製造製程期間的積體電路515的剖面圖。在第5C圖中,已經執行蝕刻製程以去除間隔物介電材料。在一些實施例中,間隔物介電材料的剩餘部分,或,如上文在第5B圖中描述,第一間隔物介電材料(未圖示)保留在反鐵磁性材料508的頂表面及導電線504A的頂部上。間隔物512抵靠住分隔磁穿隧接面506B中的個別層的側壁,並且抵靠住反鐵磁性材料508的側壁。間隔物512亦抵靠住導電線504B(磁穿隧接面的讀取電極)的頂表面。
第5D圖為根據一些實施例的製造製程期間的積體電路525的剖面圖。在第5D圖中,第二層間介電材料518已經沉積於基座ILD 502、導電線504B、間隔物512及磁穿隧接面506B上方。此外,在積體電路525中,第二層圖案化材料514已沉積於第二ILD 518的頂部上,並且經圖案化以具有對應於通孔位置的複數個開口516,以延伸穿過第二ILD518。
第5E圖為根據一些實施例的製造製程期間的積體電路535的剖面圖。在積體電路535中,複數個圖案化材料開口516保留在圖案化材料514中,及通孔開口520及通孔開口522A-522B形成於ILD 518中。積體電路535在ILD518中包括兩種類型的開口。通孔開口520從ILD 518的頂表面朝向導電線504A延伸。通孔開口522A-522B從 ILD 518的頂表面朝向分隔磁穿隧接面506B上方的反鐵磁性層508延伸。根據一些實施例,間隔物介電材料的部分保留在開口520及開口522A-522B的底部處,以保護導電線504A及反鐵磁性層508在蝕刻製程期間免於損害,並且用以保護積體電路的剩餘部分免於反鐵磁性層508的金屬污染。
第5F圖為根據一些實施例的製造製程期間的積體電路545的剖面圖。在積體電路545中,已經沉積及圖案化第三層圖案化材料以產生複數個開口524,此些開口對應於形成於層間介電質518中的溝槽或導電線的位置。根據一些實施例,間隔物介電材料的部分保留在通孔開口的底部,以在溝槽蝕刻或導電線蝕刻製程期間保護導電線504A及反鐵磁性材料508。
第5G圖為根據一些實施例的製造製程期間的積體電路555的剖面圖。在積體電路555中,圖案化材料已經從ILD 518的表面去除,留下複數個開口,包括通孔開口520及通孔開口522A-522B,及溝槽開口526A、溝槽開口526B及溝槽開口526C。溝槽開口526A對應於島,連接通孔開口520及通孔開口522A。溝槽開口526B與通孔開口522B連接。溝槽開口526C並不可見地連接至層間介電質518中的通孔開口。在製造製程的一些實施例中,在用以形成溝槽開口(諸如溝槽開口526A、溝槽開口526B及溝槽開口526C)的溝槽蝕刻製程的結束時,執行蝕刻步驟以去除暴露在存在於層間介電質518中的通孔開口的底部處的殘餘或剩餘蝕刻停止材料(及/或,間隔物介電材料)。
第5H圖為根據一些實施例的製造製程期間的積體電路565的剖面圖。在積體電路565中,導電材料已經沉積於通孔及溝槽開口中,以形成積體電路565的互連結構的另一層。高通孔530B對應於填進通孔開口520中的導電材料,短通孔530C對應於填進通孔開口522A中的導電材料,及短通孔532B對應於填進通孔開口522B中的導電材料。導電條528A對應於填進溝槽開口526A中的導電材料,其中導電條528A電性連接高通孔530B及短通孔530C。導電條532A對應於填進溝槽開口526B中的導電材料,並且電性連接至短通孔532B。導電條528C對應於沉積進溝槽開口526C中的導電材料。導電條528A為寫入電極530A,及導電條528B為雙重功能電極532A。導電條528B(或,雙重功能電極532A)用於寫入磁穿隧接面506B的內容。在寫入製程期間,寫入電流從導電條528A流過短通孔530C、流過反鐵磁性層508、流過短通孔532B及流過導電條528B。在寫入製程期間,流過反鐵磁性層508的電流觸發自由層內的自旋軌道傳遞,將磁穿隧接面506B的自由層的磁場重新對準至新磁場取向。
如先前在第2圖及第3A圖中描述,藉由通過磁穿隧接面506B及通孔532B的穿隧電流,將讀取電流引導穿過磁穿隧接面506B從導電線504B(讀取電極)至雙重功能電極532A。在本揭示案的一些實施例中,導電條(例如,填充的溝槽)當作磁穿隧接面的電極。然而,根據一些實施例,認為通孔(諸如通孔530C、通孔532B及通孔534A(參 見第5H圖))為用於將電流引導進出磁穿隧接面的電極,因為此些通孔與磁穿隧接面506B直接接觸。
本揭示案的一些實施例的態樣係關於一種積體電路,此積體電路包括:包括條型磁穿隧接面的磁阻隨機存取記憶體單元,條型磁穿隧接面具有:包括第一可磁化材料的基準層,包括第二可磁化材料的自由層,及基準層與自由層之間的阻障層;自由層上方的反鐵磁性層;接觸基準層的側壁及反鐵磁性層的側壁的間隔物。在積體電路的一些實施例中,第一尺寸在第一方向上,及第二尺寸在第二方向上,其中第一尺寸小於第二尺寸。在積體電路的一些實施例中,基準層、阻障層及自由層的側壁實質上對準。在積體電路的一些實施例中,反鐵磁性層包括銥或錳。在一些實施例中,積體電路進一步包括連接至反鐵磁性層的第一通孔;及連接至反鐵磁性層的第二通孔。在一些實施例中,積體電路進一步包括直接連接至磁穿隧接面的導電線。在一些實施例中,導電線在平行於基準層的頂表面的方向上延伸超出基準層的側壁。在一些實施例中,第一可磁化材料不同於第二可磁化材料。在一些實施例中,自由層包括鄰接於阻障層的第一鐵磁性膜、第二鐵磁性膜及第一鐵磁性膜與第二鐵磁性膜之間的耦合層。
本揭示案的一些實施例的態樣係關於一種製造積體電路的方法,此方法包括:在基板上方沉積第一鐵磁性材料;將第一磁場施加至第一鐵磁性材料;當將第一磁場施加至第一鐵磁性材料以在第一鐵磁性材料中設定磁場取向時退火第一鐵磁性材料;在第一鐵磁性層上方沉積阻障材 料;在阻障材料上方沉積第二鐵磁性材料;在第二鐵磁性材料上方沉積反鐵磁性材料;及蝕刻第一鐵磁性材料、阻障材料、第二鐵磁性材料以界定磁穿隧接面,及反鐵磁性材料,其中蝕刻包括界定與第一鐵磁性材料的側壁對準的反鐵磁性材料的側壁。在方法的一些實施例中,退火第一鐵磁性材料包括:將第一鐵磁性材料加熱至高於第一鐵磁性材料的居里溫度的第一溫度;及將第一鐵磁性材料冷卻至低於第一鐵磁性材料的居里溫度的第二溫度。在一些實施例中,方法包括:在磁穿隧接面的頂表面及側面上方沉積介電材料;及在磁穿隧接面上方減薄介電材料。在方法的一些實施例中,減薄介電質包括在磁穿隧接面的側面處形成間隔物。在一些實施例中,減薄介電材料包括在磁穿隧接面的頂表面上保持介電材料的一部分。在一些實施例中,方法包括:在介電材料的頂表面上方沉積層間介電(ILD)材料;及圖案化ILD材料以界定第一通孔開口及第二通孔開口,其中第一通孔開口及第二通孔開口兩者暴露反鐵磁性材料。在一些實施例中,方法進一步包括用導電材料填充第一通孔開口及第二通孔開口。
本揭示案的一些實施例的態樣係關於一種積體電路,此積體電路包括:磁穿隧接面,具有基準層、自由層及基準層與自由層之間的阻障層,其中阻障層與自由層之間的介面具有第一面積;及基準層上方的反鐵磁性層,其中反鐵磁性層及基準層的介面具有等於第一面積的第二面積,其中第一磁穿隧接面側壁(MTJ側壁)沿第一反鐵磁性層側壁(AFL側壁)延伸達磁穿隧接面的長度的至少一半。在一些 實施例中,積體電路包括抵靠住磁穿隧接面基準層、自由層、阻障層及反鐵磁性層的側壁的介電材料。在一些實施例中,積體電路包括連接至反鐵磁性層的第一通孔;及連接至反鐵磁性層的第二通孔。在一些實施例中,積體電路包括與磁穿隧接面直接接觸的導電線。
上文概述若干實施例的特徵或實例,使得熟習此項技術者可更好地理解本揭示案的一些實施例的態樣。熟習此項技術者應瞭解,可輕易使用本揭示案的一些實施例作為設計或修改其他製程及結構的基礎,以便實施本文的一些實施例所介紹的實施例或實例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到,此類等效結構並未脫離本揭示案的一些實施例的精神及範疇,且可在不脫離本揭示案的一些實施例的精神及範疇的情況下產生本文的各種變化、替代及更改。
200:積體電路
201:層間介電材料
202:磁穿隧接面
202A:基準層
202B:阻障層
202C:自由層
203:層間介電材料
204A:導電線
204B:導電線
205:層間介電材料
206:間隔物
207:頂表面
208:反鐵磁性層
209:第一長度
210A:通孔
210B:通孔
212A:導電線
212B:導電線
212C:導電線
214:通孔
216:通孔
218:介面
220:頂表面

Claims (9)

  1. 一種積體電路,包含:一磁阻隨機存取記憶體單元,包含:一條型磁穿隧接面,具有一基準層,包含一第一可磁化材料,一自由層,包含一第二可磁化材料,以及一阻障層,在該基準層與該自由層之間;一反鐵磁性層,在該自由層上方;以及一間隔物,接觸該基準層的一側壁及該反鐵磁性層的一側壁;一第一通孔與一第二通孔,連接至該反鐵磁性層,且該第一通孔與該第二通孔彼此分開;一寫入電極,電性連接至該第一通孔;一讀取電極,電性連接至該基準層;以及一雙重功能電極,電性連接至該第二通孔。
  2. 如請求項1所述的積體電路,其中該條型磁穿隧接面在一第一方向具有一第一尺寸,以及在一第二方向具有一第二尺寸,其中該第一尺寸小於該第二尺寸。
  3. 如請求項1所述的積體電路,進一步包含:一第一鐵磁性膜,鄰接於該阻障層,一第二鐵磁性膜,及一耦合層,在該第一鐵磁性膜與該第二鐵磁性膜之間。
  4. 一種製造一積體電路的方法,包含:在一基板上方沉積一第一鐵磁性材料;將一第一磁場施加至該第一鐵磁性材料;當將該第一磁場施加至該第一鐵磁性材料以在該第一鐵磁性材料中設定一磁場取向時,退火該第一鐵磁性材料;在退火該第一鐵磁性材料之後,在該第一鐵磁性層上方沉積阻障材料;在該阻障材料上方沉積一第二鐵磁性材料;在該第二鐵磁性材料上方沉積一反鐵磁性材料;蝕刻該第一鐵磁性材料、該阻障材料、該第二鐵磁性材料以界定一條型磁穿隧接面,及該反鐵磁性材料,其中該蝕刻包含界定與該第一鐵磁性材料的一側壁對準的該反鐵磁性材料的一側壁;在該反鐵磁性材料上形成一第一通孔與一第二通孔;形成電性連接至該第一通孔的一寫入電極;形成電性連接該第一鐵磁性材料的一讀取電極;以及形成電性連接該第二通孔的一雙重功能電極。
  5. 如請求項4所述的方法,其中退火該第一鐵磁性材料包含:將該第一鐵磁性材料加熱至高於該第一鐵磁性材料的一居里溫度的一第一溫度;以及將該第一鐵磁性材料冷卻至低於該第一鐵磁性材料該居里溫度的一第二溫度。
  6. 如請求項4所述的方法,進一步包含:在該條型磁穿隧接面的一頂表面及側面上方沉積一介電材料;以及減薄在該條型磁穿隧接面上方的該介電材料。
  7. 如請求項6所述的方法,其中在該反鐵磁性材料上形成該第一通孔與該第二通孔包含:在該介電材料的該頂表面上方沉積一層間介電材料;以及圖案化該層間介電材料以界定一第一通孔開口及一第二通孔開口,其中該第一通孔開口及該第二通孔開口兩者暴露該反鐵磁性材料。
  8. 一種積體電路,包含:一條型磁穿隧接面,具有一基準層、一自由層及該基準層與該自由層之間的一阻障層,其中該阻障層與該自由層之間的一介面具有一第一面積;以及一反鐵磁性層,在該自由層上方,其中該反鐵磁性層與該自由層的一介面具有等於該第一面積的一第二面積,其中一第一條型磁穿隧接面側壁沿一第一反鐵磁性層側壁延伸達該條型磁穿隧接面的一長度的至少一半;一第一通孔與一第二通孔,連接至該反鐵磁性層,且該第一通孔與該第二通孔彼此分開;一寫入電極,電性連接至該第一通孔;一讀取電極,電性連接至該基準層;以及一雙重功能電極,電性連接至該第二通孔。
  9. 如請求項8所述的積體電路,進一步包含一介電材料,其抵靠住該條型磁穿隧接面基準層、自由層、阻障層及該反鐵磁性層的一側壁。
TW108139332A 2018-10-31 2019-10-30 積體電路及其製造方法 TWI782240B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862753315P 2018-10-31 2018-10-31
US62/753,315 2018-10-31
US16/592,290 2019-10-03
US16/592,290 US11997931B2 (en) 2018-10-31 2019-10-03 Bar-type magnetoresistive random access memory cell

Publications (2)

Publication Number Publication Date
TW202027307A TW202027307A (zh) 2020-07-16
TWI782240B true TWI782240B (zh) 2022-11-01

Family

ID=70325997

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108139332A TWI782240B (zh) 2018-10-31 2019-10-30 積體電路及其製造方法

Country Status (5)

Country Link
US (2) US11997931B2 (zh)
KR (1) KR102399734B1 (zh)
CN (1) CN111129068B (zh)
DE (1) DE102019126956A1 (zh)
TW (1) TWI782240B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111969103B (zh) 2019-05-20 2023-10-10 联华电子股份有限公司 半导体元件及其制作方法
US11075334B2 (en) * 2019-11-22 2021-07-27 International Business Machines Corporation Spin-orbit-torque magneto-resistive random access memory with stepped bottom electrode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090300A1 (en) * 2008-10-09 2010-04-15 Seagate Technology Llc Mram cells including coupled free ferromagnetic layers for stabilization
US20110284977A1 (en) * 2004-01-20 2011-11-24 Headway Technologies, Inc. Array of magnetic tunneling junction film structures with process determined in-plane magnetic anisotropy
US20170194560A1 (en) * 2016-01-04 2017-07-06 Hitachi High-Technologies Corporation Manufacturing method of magnetoresistive element and vacuum processing apparatus
CN109427965A (zh) * 2017-09-05 2019-03-05 Tdk株式会社 自旋流磁化旋转元件、自旋轨道转矩型磁阻效应元件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6783995B2 (en) 2002-04-30 2004-08-31 Micron Technology, Inc. Protective layers for MRAM devices
JP5093747B2 (ja) * 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
US7973349B2 (en) 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US7829923B2 (en) * 2008-10-23 2010-11-09 Qualcomm Incorporated Magnetic tunnel junction and method of fabrication
US8363459B2 (en) 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
CN101840993B (zh) 2010-05-05 2012-02-15 北京科技大学 一种具有交换偏置效应的多层膜结构及其制作方法
US8476925B2 (en) * 2010-08-01 2013-07-02 Jian-Gang (Jimmy) Zhu Magnetic switching cells and methods of making and operating same
CN102792478B (zh) 2010-08-17 2014-09-03 松下电器产业株式会社 磁性隧道结元件
WO2013032597A1 (en) 2011-08-26 2013-03-07 Zoll Medical Corporation Defibrillator including light sensor
US20130258750A1 (en) * 2012-03-30 2013-10-03 International Business Machines Corporation Dual-cell mtj structure with individual access and logical combination ability
US10068945B2 (en) 2015-09-30 2018-09-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure integrated with magnetic tunneling junction and manufacturing method thereof
US20180322994A1 (en) * 2015-12-07 2018-11-08 Intel Corporation Thermal budget enhancement of a magnetic tunnel junction
US10475564B2 (en) 2016-06-29 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Perpendicularly magnetized ferromagnetic layers having an oxide interface allowing for improved control of oxidation
US10726893B2 (en) * 2018-08-02 2020-07-28 Sandisk Technologies Llc Perpendicular SOT-MRAM memory cell using spin swapping induced spin current

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284977A1 (en) * 2004-01-20 2011-11-24 Headway Technologies, Inc. Array of magnetic tunneling junction film structures with process determined in-plane magnetic anisotropy
US20100090300A1 (en) * 2008-10-09 2010-04-15 Seagate Technology Llc Mram cells including coupled free ferromagnetic layers for stabilization
US20170194560A1 (en) * 2016-01-04 2017-07-06 Hitachi High-Technologies Corporation Manufacturing method of magnetoresistive element and vacuum processing apparatus
CN109427965A (zh) * 2017-09-05 2019-03-05 Tdk株式会社 自旋流磁化旋转元件、自旋轨道转矩型磁阻效应元件
US20190074124A1 (en) * 2017-09-05 2019-03-07 Tdk Corporation Spin current magnetization rotational element, spin-orbit-torque magnetoresistance effect element, magnetic memory, and high-frequency magnetic element

Also Published As

Publication number Publication date
US11997931B2 (en) 2024-05-28
TW202027307A (zh) 2020-07-16
KR102399734B1 (ko) 2022-05-20
DE102019126956A1 (de) 2020-04-30
CN111129068B (zh) 2022-11-18
KR20200050431A (ko) 2020-05-11
US20200136019A1 (en) 2020-04-30
CN111129068A (zh) 2020-05-08
US20220336728A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
US9231192B2 (en) Semiconductor memory device and method for manufacturing the same
EP3319134B1 (en) An sot-stt mram device and a method of forming an mtj
US11271034B2 (en) Method of manufacturing magnetic memory devices
CN107068855B (zh) 用于磁阻存储器的间隔层
US9620565B2 (en) Semiconductor memory device
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
US20160163974A1 (en) Electric field assisted perpendicular stt-mram
EP1502264A2 (en) Layout for thermally selected cross-point mram cell
US10355045B1 (en) Three dimensional perpendicular magnetic junction with thin-film transistor
US20220336728A1 (en) Method of making bar-type magnetoresistive device
CN108269915A (zh) 一种形成磁阻器件的方法以及磁阻器件
US20180076262A1 (en) Semiconductor device having rare earth oxide layer and method of manufacturing the same
CN107527994B (zh) 一种磁性隧道结双层侧墙及其形成方法
US10629649B2 (en) Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor
US10600843B2 (en) Memory device structure
KR102311160B1 (ko) 스핀 전달 토크 어플리케이션에서 사용할 수 있는 자기 접합부를 제조하기 위한 자기-조립 패턴 공정
US11329217B2 (en) Method for manufacturing a magnetic random-access memory device using post pillar formation annealing
CN113328035B (zh) 半导体结构及其形成方法
US20230397501A1 (en) Memory device and formation method thereof
CN112993152A (zh) 半导体结构及其形成方法
CN114156406A (zh) 半导体结构及其形成方法
CN112993151A (zh) 半导体结构及其形成方法
CN113328033A (zh) 半导体结构及其形成方法
KR20120063320A (ko) 수평 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법