KR20170017057A - 플렉서블 디스플레이 장치 및 그 제조방법 - Google Patents

플렉서블 디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20170017057A
KR20170017057A KR1020150110236A KR20150110236A KR20170017057A KR 20170017057 A KR20170017057 A KR 20170017057A KR 1020150110236 A KR1020150110236 A KR 1020150110236A KR 20150110236 A KR20150110236 A KR 20150110236A KR 20170017057 A KR20170017057 A KR 20170017057A
Authority
KR
South Korea
Prior art keywords
layer
metal layer
forming
thin film
opening
Prior art date
Application number
KR1020150110236A
Other languages
English (en)
Other versions
KR102396295B1 (ko
Inventor
서태안
김태웅
설영국
최진환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150110236A priority Critical patent/KR102396295B1/ko
Priority to US15/178,429 priority patent/US10229933B2/en
Priority to CN201610616045.0A priority patent/CN106449694B/zh
Publication of KR20170017057A publication Critical patent/KR20170017057A/ko
Application granted granted Critical
Publication of KR102396295B1 publication Critical patent/KR102396295B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

본 발명은 외부로부터 디스플레이부 측으로 침투되는 산소 및 수분 등의 차단이 용이한 플렉서블 디스플레이 장치 및 그 제조방법을 위하여, 디스플레이 영역과 디스플레이 영역을 감싸는 주변 영역을 갖는, 플렉서블 기판, 상기 플렉서블 기판 상에 배치되며, 유기 물질을 포함하는 절연막 및 박막 트랜지스터를 구비하는, 박막 트랜지스터층, 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극, 상기 플렉서블 기판의 주변 영역 상에 배치된 절연막을 관통하는 개구부 및 상기 개구부를 덮도록 상기 개구부 상에 배치되는 제1 금속층을 구비하는, 플렉서블 디스플레이 장치를 제공한다.

Description

플렉서블 디스플레이 장치 및 그 제조방법{Flexible display apparatus and manufacturing method thereof}
본 발명은 플렉서블 디스플레이 장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 외부로부터 디스플레이부 측으로 침투되는 산소 및 수분 등의 차단이 용이한 플렉서블 디스플레이 장치 및 그 제조방법에 관한 것이다.
최근 플렉서블 디스플레이 장치에 관한 관심이 높아짐에 따라 이에 관한 연구가 활발히 진행되고 있다. 이러한 플렉서블 디스플레이 장치를 구현하기 위해서는 종래의 글라스재 기판이 아닌 합성 수지 등과 같은 재질의 플렉서블 기판을 이용한다. 이러한 플렉서블 기판은 플렉서블 특성을 갖기에, 제조공정 등에서 핸들링이 용이하지 않아 충분한 강성(rigidity)을 갖는 지지기판 상에 플렉서블 기판을 형성하여 여러 공정을 거친 후, 플렉서블 기판을 지지기판으로부터 분리하는 과정을 거쳐 형성된다.
그러나 이러한 종래의 플렉서블 디스플레이 장치 및 제조방법에는, 외부로부터 디스플레이부 측으로 수분 및 산소 등이 유입되어 디스플레이부를 손상시킴에 따라 플렉서블 디스플레이 장치의 신뢰성이 저하된다는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 외부로부터 디스플레이부 측으로 침투되는 산소 및 수분 등의 차단이 용이한 플렉서블 디스플레이 장치 및 그 제조방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 디스플레이 영역과 디스플레이 영역을 둘러싸는 주변 영역을 갖는, 플렉서블 기판, 상기 플렉서블 기판 상에 배치되고, 상기 주변 영역 상에 상기 디스플레이 영역을 둘러싸는 개구부를 갖는 유기 물질을 포함하는 절연막, 및 박막 트랜지스터를 구비하는, 박막 트랜지스터층, 상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극 및 상기 개구부의 내측면을 덮도록 상기 개구부 상에 배치되는 제1 금속층을 구비하는, 플렉서블 디스플레이 장치가 제공된다.
본 실시예에 따르면, 상기 제1 금속층은 상기 절연막을 관통하는 폐다각형 또는 폐곡선으로 형성될 수 있다.
본 실시예에 따르면, 상기 제1 금속층은 상기 개구부에 매립될 수 있다.
본 실시예에 따르면, 상기 플렉서블 기판과 상기 박막 트랜지스터층 사이에 유기 물질 또는 무기물질을 포함하는 버퍼층이 더 개재되고, 상기 개구부는 상기 버퍼층의 일부를 노출시킬 수 있다.
본 실시예에 따르면, 상기 제1 금속층 상에 제2 금속층이 더 배치될 수 있다.
본 실시예에 따르면, 상기 제2 금속층은 상기 화소 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 박막 트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되는 게이트 전극 및 상기 반도체층과 컨택홀을 통해 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하며, 상기 플렉서블 기판과 상기 제1 금속층 사이에 상기 반도체층과 동일 물질을 포함하는 제1 물질층이 더 개재될 수 있다.
본 실시예에 따르면, 상기 개구부는 상기 제1 물질층의 상면의 적어도 일부를 노출시킬 수 있다.
본 실시예에 따르면, 상기 제1 금속층은 상기 소스 전극 및 드레인 전극과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 절연막은 상기 반도체층과 상기 소스전극 및 드레인 전극 사이에 개재될 수 있다.
본 실시예에 따르면, 상기 제1 금속층과 상기 제2 금속층 사이에 제2 물질층이 더 개재될 수 있다.
본 실시예에 따르면, 상기 박막 트랜지스터와 상기 화소 전극 사이에 비아층이 더 개재되고, 상기 제1 물질층은 상기 비아층과 동일 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 화소 전극 상부에 상기 플렉서블 기판 전면에 걸쳐 배치되는 박막 봉지층을 더 포함하고, 상기 박막 봉지층은 상기 제1 금속층의 상부까지 연장되며 제1 금속층을 덮도록 배치될 수 있다.
본 발명의 다른 관점에 따르면, 디스플레이 영역과 디스플레이 영역을 둘러싸는 주변 영역을 갖는 플렉서블 기판을 준비하는 단계, 플렉서블 기판 상에 반도체층을 형성하는 단계와, 반도체층과 적어도 일부가 중첩되는 게이트 전극을 형성하는 단계와, 반도체층과 컨택홀을 통해 전기적으로 연결되는 소스전극 및 드레인전극을 형성하는 단계를 포함하는 박막 트랜지스터를 형성하는 단계 및 유기 물질을 포함하는 절연막을 형성하는 단계를 포함하는, 박막 트랜지스터층을 형성하는 단계, 박막 트랜지스터와 전기적으로 연결되는 화소 전극을 형성하는 단계, 플렉서블 기판의 디스플레이 영역을 둘러싸도록, 주변 영역 상에 배치된 절연막을 관통하는 개구부를 형성하는 단계 및 개구부의 내측면을 덮도록 개구부 상에 제1 금속층을 형성하는 단계를 포함하는, 플렉서블 디스플레이 장치의 제조방법이 제공된다.
본 실시예에 따르면, 제1 금속층을 형성하는 단계는 플렉서블 기판의 디스플레이 영역을 둘러싸도록 폐다각형 또는 폐곡선으로 제1 금속층을 형성할 수 있다.
본 실시예에 따르면, 상기 박막 트랜지스터층을 형성하는 단계 전에, 플렉서블 기판 상에 유기 물질 또는 무기 물질로 버퍼층을 형성하는 단계를 더 포함하고, 상기 개구부를 형성하는 단계는 버퍼층의 일부 또는 박막 트랜지스터의 반도체층과 동일 물질을 포함하는 제1 물질층의 상면의 적어도 일부를 노출시키도록 개구부를 형성할 수 있다.
본 실시예에 따르면, 제1 금속층 상에 상기 화소 전극을 형성하는 단계와 동시에 수행되는, 제2 금속층을 더 형성하는 단계를 더 포함할 수 있다.
본 실시예에 따르면, 상기 소스 전극 및 드레인 전극을 형성하는 단계와 상기 화소 전극을 형성하는 단계 사이에, 비아층을 형성하는 단계 및 상기 제1 금속층을 형성하는 단계와 상기 제2 금속층을 형성하는 단계 사이에 제2 물질층을 형성하는 단계를 더 포함하고, 상기 비아층을 형성하는 단계와 상기 제2 물질층을 형성하는 단계는 동시에 수행될 수 있다.
본 실시예에 따르면, 상기 개구부를 형성하는 단계에서 개구부는 상기 박막 트랜지스터층을 형성하는 단계에서 컨택홀과 동시에 형성될 수 있다.
본 실시예에 따르면, 상기 절연막을 형성하는 단계는, 상기 반도체층을 형성하는 단계와 상기 소스 전극 및 드레인 전극을 형성하는 단계 사이에 수행될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 외부로부터 디스플레이부 측으로 침투되는 산소 및 수분 등의 차단이 용이한 플렉서블 디스플레이 장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 플렉서블 디스플레이 장치를 Ⅱ-Ⅱ 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치를 개략적으로 도시하는 단면도이다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치의 제조 공정을 개략적으로 도시하는 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
한편, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 "바로 위에" 또는 "바로 상에" 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(1)를 개략적으로 도시하는 평면도이고, 도 2는 도 1의 플렉서블 디스플레이 장치(1)를 Ⅱ-Ⅱ 선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(1)는 플렉서블 기판(100), 플렉서블 기판(100) 상에 배치되는 박막 트랜지스터(TFT) 및 유기 물질을 포함하는 제1, 2 절연막(130, 150)을 포함한 박막 트랜지스터층(180), 화소전극(210), 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 개구부(300a), 제1 금속층(300) 및 제2 금속층(310)을 구비한다.
플렉서블 기판(100)은 플렉서블 특성을 갖는 것으로서, 금속재, 또는PET(Polyethylen terephthalate), PEN(Polyethylen naphthalate), 폴리이미드(Polyimide) 등과 같은 플라스틱재 등, 다양한 재료로 형성된 것일 수 있다. 이러한 플렉서블 기판(100)은 복수개의 화소들이 배치되는 디스플레이 영역(DA)과, 이 디스플레이 영역(DA)을 감싸는 주변영역(PA)을 가질 수 있다.
도 1을 참조하면, 플렉서블 기판(100)의 디스플레이 영역(DA) 상에는 화소(PX)들이 배치될 수 있다. 화소(PX)들은 적색, 녹색, 청색, 백색 중 하나의 색상을 가지며, 화소(PX)들이 모여 이미지를 디스플레이 할 수 있다.
플렉서블 기판(100)의 주변 영역(PA) 상에는 제1 금속층(300)이 배치될 수 있다. 제1 금속층(300)은 도 1에 도시된 것과 같이 디스플레이 영역(DA)을 둘러싸도록 폐다각형 또는 폐곡선의 형태로 형성될 수 있다. 제1 금속층(300)은 금속 물질을 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다.
도 1에서는 도시되어 있지 않으나, 주변 영역(PA) 상에는 디스플레이부(DA)의 화소(PX)에 전기적인 신호를 공급하기 위해 데이터 배선(미도시) 및 스캔 배선(미도시)을 구동하는 데이터 구동부(미도시) 및 스캔 구동부(미도시) 등이 배치될 수 있으며, 이러한 구동부들로 영상 및 제어신호를 전달하는 패드부(미도시)가 위치할 수 있다.
본 실시예에 있어서, 플렉서블 기판(100)의 주변 영역(PA) 상에 배치되는 제1 금속층(300)은 상술한 구동부 및 패드부를 형성하는 각종 배선들과 간섭되지 않도록 설계될 수 있다. 예컨대, 제1 금속층(300)은 구동부 및 패드부가 위치한 영역을 모두 둘러싸도록 플렉서블 기판(100)의 최외곽에 형성될 수 있다. 다른 실시예로 디스플레이 영역(DA)을 둘러싸는 제1 금속층(300)이 구동부 및 패드부에 포함된 배선들과 일부 중첩되는 경우에는, 제1 금속층(300)과 주변 영역(PA) 상에 배치되는 각종 배선들이 서로 간섭하지 않도록, 중첩되는 배선들을 서로 다른 층에 형성하거나, 트렌치(trench) 구조 등으로 형성하는 등 다양한 방법으로 설계될 수도 있다.
도 2를 참조하면, 플렉서블 기판(100) 상에는 박막 트랜지스터층(180)이 배치될 수 있다. 박막 트랜지스터층(180)은 박막 트랜지스터(TFT) 및 복수개의 절연막들을 포함할 수 있다. 박막 트랜지스터층(180) 상에는 박막 트랜지스터(TFT)에 전기적으로 연결된 화소전극(210)이 배치될 수 있다. 이러한 박막 트랜지스터층(180)은 유기 발광 디스플레이를 구성할 수도 있고, 액정 디스플레이를 구성할 수도 있다. 본 실시예에서는 박막 트랜지스터층(180)이 유기 발광 디스플레이를 구성하는 경우에 대하여 설명한다.
박막 트랜지스터(TFT)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(120) 및 게이트 전극(140), 소스 전극(160s), 드레인 전극(160d)을 포함한다. 반도체층(120), 게이트 전극(140), 소스 전극(160s) 및 드레인 전극(160d) 사이에는 절연을 위해 제1 절연막(130), 제2 절연막(150)이 배치될 수 있다. 이하 박막 트랜지스터(TFT)의 일반적인 구성을 자세히 설명한다.
먼저 플렉서블 기판(100) 상에는 플렉서블 기판(100)의 면을 평탄화하기 위해 또는 박막 트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(120)이 위치하도록 할 수 있다. 버퍼층(110)은 실리콘옥사이드 또는 실리콘나이트라이드 등으로 단층 또는 다층으로 형성될 수 있다.
반도체층(120)의 상부에는 게이트 전극(140)이 배치되는데, 이 게이트 전극(140)에 인가되는 신호에 따라 소스 전극(160s) 및 드레인 전극(160d)이 전기적으로 소통된다. 게이트 전극(140)은 인접층과의 밀착성, 적층되는 층의 표면 평탄성 그리고 가공성 등을 고려하여, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
이때 제1 절연막(130)이 반도체층(120)과 게이트 전극(140) 사이에 개재될 수 있다. 이러한 제1 절연막(130)은 반도체층(120)과 게이트 전극(140)과의 절연성을 확보하기 위한 게이트 절연막일 수 있으며, 절연성을 갖는 물질로 형성될 수 있다. 예컨대 제1 절연막(130)은 플렉서블 디스플레이 장치(1)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
게이트 전극(140)의 상부에는 제2 절연막(150)이 배치될 수 있는데, 이러한 제2 절연막(150)은 게이트 전극(140)과 소스 전극(160s) 및 드레인 전극(160d)을 절연시키는 층간 절연막일 수 있다. 제2 절연막(150)은 플렉서블 디스플레이 장치(1)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
제2 절연막(150)의 상부에는 소스 전극(160s) 및 드레인 전극(160d)이 배치된다. 소스 전극(160s) 및 드레인 전극(160d)은 제2 절연막(150)과 제1 절연막(130)에 형성되는 컨택홀(160a)을 통하여 반도체층(120)에 각각 전기적으로 연결된다. 소스 전극(160s) 및 드레인 전극(160d)은 도전성 등을 고려하여 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
한편 도면에는 도시되지 않았으나, 이러한 구조의 박막 트랜지스터(TFT)의 보호를 위해 박막 트랜지스터(TFT)를 덮는 보호막(미도시)이 배치될 수 있다. 보호막은 예컨대 실리콘옥사이드, 실리콘나이트라이드 또는 실리콘옥시나이트라이드 등과 같은 무기물로 형성될 수 있다.
한편, 플렉서블 기판(100)의 상에 비아층(170)이 배치될 수 있다. 이 경우 비아층(170)은 평탄화막일 수도 있고 보호막일 수도 있다. 이러한 비아층(170)은 박막 트랜지스터(TFT) 상부에 유기발광소자(200)가 배치되는 경우 박막 트랜지스터(TFT) 의 상면을 대체로 평탄화하게 하고, 박막 트랜지스터(TFT) 및 각종 소자들을 보호하는 역할을 한다. 이러한 비아층(170) 은 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene) 등으로 형성될 수 있다.
이때 도 2에 도시된 것과 같이, 버퍼층(110), 제1 절연막(130), 제2 절연막(150) 및 비아층(170)은 플렉서블 기판(100)의 전면(全面)에 형성될 수 있다.
한편, 박막 트랜지스터(TFT) 상부에는 화소정의막(240)이 배치될 수 있다. 화소정의막(240)은 상술한 비아층(170) 상에 위치할 수 있으며, 화소전극(210)의 중앙부를 노출시키는 개구를 가질 수 있다. 이러한 화소정의막(240)은 플렉서블 기판(100) 상에 화소영역을 정의하는 역할을 한다.
이러한 화소정의막(240)은 예컨대 유기 절연막으로 구비될 수 있다. 그러한 유기 절연막으로는 폴리메틸메타크릴레이트(PMMA)와 같은 아크릴계 고분자, 폴리스티렌(PS), phenol그룹을 갖는 고분자 유도체, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 혼합물 등을 포함할 수 있다.
한편, 화소정의막(240) 상에는 유기발광소자(200)가 배치될 수 있다. 유기발광소자(200)는 화소전극(210), 발광층(EML: Emission Layer)을 포함하는 중간층(220) 및 대향전극(230)을 포함할 수 있다.
화소전극(210)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다. (반)투명 전극으로 형성될 때에는 예컨대 ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성될 수 있다. 반사형 전극으로 형성될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사막과, ITO, IZO, ZnO, In2O3, IGO 또는 AZO로 형성된 층을 가질 수 있다. 물론 본 발명이 이에 한정되는 것은 아니고 다양한 재질로 형성될 수 있으며, 그 구조 또한 단층 또는 다층이 될 수 있는 등 다양한 변형이 가능하다.
화소정의막(240)에 의해 정의된 화소영역에는 중간층(220)이 각각 배치될 수 있다. 이러한 중간층(220)은 전기적 신호에 의해 빛을 발광하는 발광층(EML: Emission Layer)을 포함하며, 발광층(EML)을 이외에도 발광층(EML)과 화소전극(210) 사이에 배치되는 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer) 및 발광층(EML)과 대향전극(230) 사이에 배치되는 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있다. 물론 중간층(220)은 반드시 이에 한정되는 것은 아니고, 다양한 구조를 가질 수도 있음은 물론이다.
발광층(EML)을 포함하는 중간층(220)을 덮으며 화소전극(210)에 대향하는 대향전극(230)이 플렉서블 기판(100) 전면(全面)에 걸쳐서 배치될 수 있다. 대향전극(230)은 (반)투명 전극 또는 반사형 전극으로 형성될 수 있다.
대향전극(230)이 (반)투명 전극으로 형성될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층과 ITO, IZO, ZnO 또는 In2O3 등의 (반)투명 도전층을 가질 수 있다. 대향전극(230)이 반사형 전극으로 형성될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물로 형성된 층을 가질 수 있다. 물론 대향전극(230)의 구성 및 재료가 이에 한정되는 것은 아니며 다양한 변형이 가능함은 물론이다.
한편 도 1 및 도 2를 참조하면, 플렉서블 기판(100)의 주변 영역(PA)에는 개구부(300a)가 위치할 수 있고, 개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있다. 제1 금속층(300)은 개구부(300a)의 내측면을 덮도록 배치될 수 있으며, 도 1에 도시된 것과 같이 개구부(300a)에 매립되도록 배치될 수 있다. 도 1에 도시된 것과 같이 제1 금속층(300)이 디스플레이 영역(DA)을 둘러싸도록 형성되므로, 개구부(300a) 역시 디스플레이 영역(DA)을 둘러싸도록 배치될 수 있다. 즉 개구부(300a)도 디스플레이 영역(DA)을 둘러싸도록 폐다각형 또는 폐곡선으로 형성될 수 있다.
이러한 개구부(300a)는 박막 트랜지스터층(180)에 포함된 제1, 2 절연막(130, 150)을 관통하도록 형성될 수 있다. 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 통해 버퍼층의 일부가 노출될 수 있다. 이때 버퍼층(110)은 전술한 것과 같이 무기 절연 물질로 형성된 층일 수 있다.
제1, 2 절연막(130, 150)은 상술한 것과 같이 유기 절연 물질로 형성될 수 있고, 이와 같이 제1, 2 절연막(130, 150)을 유기 절연 물질로 형성하는 경우 플렉서블 디스플레이 장치(1)의 유연성이 향상된다. 다만 유기 절연 물질 자체가 외부 투습에 약한 특성을 가지므로 플렉서블 디스플레이 장치(1)는 외부의 산소 및 수분에 취약하게 된다. 더욱이 제1, 2 절연막(130, 150)은 플렉서블 기판(100)의 전면(全面)에 걸쳐 배치되므로 주변 영역(PA)의 외곽에는 제1, 2 절연막(130, 150)의 측면이 외부로 노출되는 구조가 되며, 이와 같이 외부로 노출된 제1, 2 절연막(130, 150)의 측면으로 산소 및 수분이 디스플레이 영역(DA)으로 유입될 수 있다.
이에 본 실시예에서는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 배치한다. 이러한 개구부(300a)를 통해 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다.
개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있는데, 제1 금속층(300)이 개구부(300a) 상에 배치되기 위해서는 제1 금속층(300)의 일부가 개구부(300a)에 매립된다. 즉 개구부(300a)의 개구에는 제1 금속층(300)이 메워지고, 이러한 제1 금속층(300)은 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단하는 일종의 방어벽 역할을 수행할 수 있다. 이와 같이 제1 금속층(300)의 일부가 개구부(300a)에 매립되어 개구부(300a) 상에 배치되나, 제1 금속층(300)은 다른 어떠한 소자와도 전기적으로 연결되지 않는다.
제1 금속층(300)은 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d) 과 동일한 물질을 포함하여 형성될 수 있다. 즉 제조 과정에서 제1 금속층(300)과 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d)은 동일한 공정으로 형성될 수 있다. 따라서 제1 금속층(300)은 금속 물질을 포함할 수 있으며, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
한편 제1 금속층(300) 상에는 제2 금속층(310)이 더 배치될 수 있다. 제2 금속층(310)은 제1 금속층(300)을 덮도록 배치될 수 있으며, 제1 금속층(300)과 같이 디스플레이 영역(DA)을 둘러싸도록 형성될 수 있다. 제2 금속층(310)은 화소전극(210)과 동일 물질을 포함하도록 형성될 수 있으며, 예컨대 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), ITO, IZO, ZnO, In2O3, IGO, AZO 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 이러한 제2 금속층(310)은 제1 금속층(300) 상에 배치되어 제2 절연막(150)의 상면으로부터 유입될 수 있는 산소 및 수분의 투습을 방지하는 기능을 할 수 있다.
제2 금속층(310) 상에는 화소정의막(240)이 주변 영역(PA)까지 연장되어 형성된 절연막(340)이 배치될 수 있다. 절연막(340)은 박막봉지층(400)을 형성함에 있어서 박막봉지층(400)이 플렉서블 기판(100)의 외곽으로 퍼지는 것을 방지하는 댐과 같은 역할을 할 수 있다. 이러한 절연막(340)은 단층 또는 다층 구조로 형성될 수 있으며, 도 2의 형상에 한정되지 않고 다양한 형상으로 형성될 수 있다.
한편, 대향 전극(230) 상부에는 박막봉지층(400)이 배치될 수 있다. 도면에 도시되지는 않았으나, 박막봉지층(400)은 하나 이상의 무기막과 유기막이 적층된 다층구조일 수 있다. 유기막은 예컨대, 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지 및 페릴렌계 수지로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다. 또한 무기막은 예컨대, 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산화물, 알루미늄 산화물, 티타늄 산화물, 주석 산화물, 세륨 산화물 및 실리콘 산화질화물(SiON)로 이루어진 군으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
박막봉지층(400)은 유기발광소자(200)를 덮으며 플렉서블 기판(100) 전면(全面)에 형성될 수 있으며, 플렉서블 기판(100)의 주변 영역(PA)까지 연장될 수 있다. 본 실시예에서는 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며, 제1 금속층(300)을 덮도록 형성될 수 있다. 이를 통해 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제2 절연막(150) 상면으로부터 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
이와 같이 본 실시예에 따른 플렉서블 디스플레이 장치(1)는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a) 및 이러한 개구부(300a)에 매립되어 개구부(300a) 상에 배치되는 제1 금속층(300)을 구비함으로써, 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다. 또한 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며 제1 금속층(300)을 덮도록 형성됨에 따라, 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제2 절연막(150) 상면으로부터 유입되는 산소 및 수분을 차단할 수 있다. 따라서 이러한 구조에 의해 유기 절연막으로 형성되는 제1, 2 절연막(130, 150)의 측면과 상면으로 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
도 3은 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(2)를 개략적으로 도시하는 단면도이다. 도 3에 도시된 플렉서블 디스플레이 장치(2)의 평면도는 도 1에 도시된 것과 동일하다. 이하 도 3의 설명에서 박막 트랜지스터(TFT) 및 유기발광소자(200)에 관한 서술은 플렉서블 디스플레이 장치(1)와 중복되는 범위 내에서 전술한 내용을 원용한다.
도 1 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(2)는 플렉서블 기판(100), 플렉서블 기판(100) 상에 배치되는 박막 트랜지스터(TFT) 및 유기 물질을 포함하는 버퍼층(110), 제1, 2 절연막(130, 150)을 포함한 박막 트랜지스터층(180), 화소전극(210), 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 개구부(300a), 제1 금속층(300) 및 제2 금속층(310)을 구비한다.
플렉서블 기판(100) 상에는 박막 트랜지스터층(180)이 배치될 수 있다. 박막 트랜지스터층(180)은 박막 트랜지스터(TFT) 및 복수개의 절연막들을 포함할 수 있다. 박막 트랜지스터층(180) 상에는 박막 트랜지스터(TFT)에 전기적으로 연결된 화소전극(210)이 배치될 수 있다. 이러한 박막 트랜지스터층(180)은 유기 발광 디스플레이를 구성할 수도 있고, 액정 디스플레이를 구성할 수도 있다. 본 실시예에서는 박막 트랜지스터층(180)이 유기 발광 디스플레이를 구성하는 경우에 대하여 설명한다.
박막 트랜지스터(TFT)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(120) 및 게이트 전극(140), 소스 전극(160s), 드레인 전극(160d)을 포함한다.
먼저 플렉서블 기판(100) 상에는 플렉서블 기판(100)의 면을 평탄화하기 위해 또는 박막 트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(120)이 위치하도록 할 수 있다. 특히 본 실시예의 플렉서블 디스플레이 장치(2)에서는 버퍼층(110)은 플렉서블 디스플레이 장치의 유연성(flexibility)를 향상시키기 위해, 아크릴계 유기물 또는 BCB(Benzocyclobutene)와 같은 유기 절연 물질로 단층 또는 다층 구조로 형성될 수 있다.
반도체층(120)의 상부에는 게이트 전극(140)이 배치되는데, 이 게이트 전극(140)에 인가되는 신호에 따라 소스 전극(160s) 및 드레인 전극(160d)이 전기적으로 소통된다.
이때 제1 절연막(130)이 반도체층(120)과 게이트 전극(140) 사이에 개재될 수 있다. 이러한 제1 절연막(130)은 반도체층(120)과 게이트 전극(140)과의 절연성을 확보하기 위한 게이트 절연막일 수 있으며, 절연성을 갖는 물질로 형성될 수 있다. 예컨대 제1 절연막(130)은 플렉서블 디스플레이 장치(2)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
게이트 전극(140)의 상부에는 제2 절연막(150)이 배치될 수 있는데, 이러한 제2 절연막(150)은 게이트 전극(140)과 소스 전극(160s) 및 드레인 전극(160d)을 절연시키는 층간 절연막일 수 있다. 제2 절연막(150)은 플렉서블 디스플레이 장치(2)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
제2 절연막(150)의 상부에는 소스 전극(160s) 및 드레인 전극(160d)이 배치된다. 소스 전극(160s) 및 드레인 전극(160d)은 제2 절연막(150)과 제1 절연막(130)에 형성되는 컨택홀(160a)을 통하여 반도체층(120)에 각각 전기적으로 연결된다.
한편, 플렉서블 기판(100)의 상에 비아층(170)이 배치될 수 있다. 이 경우 비아층(170)은 평탄화막일 수도 있고 보호막일 수도 있다. 이러한 비아층(170)은 박막 트랜지스터(TFT) 상부에 유기발광소자(200)가 배치되는 경우 박막 트랜지스터(TFT) 의 상면을 대체로 평탄화하게 하고, 박막 트랜지스터(TFT) 및 각종 소자들을 보호하는 역할을 한다. 이러한 비아층(170) 은 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene) 등으로 형성될 수 있다.
이때 도 3에 도시된 것과 같이, 버퍼층(110), 제1 절연막(130), 제2 절연막(150) 및 비아층(170)은 플렉서블 기판(100)의 전면(全面)에 형성될 수 있다.
한편, 박막 트랜지스터(TFT) 상부에는 화소정의막(240)이 배치될 수 있다. 화소정의막(240)은 상술한 비아층(170) 상에 위치할 수 있으며, 화소전극(210)의 중앙부를 노출시키는 개구를 가질 수 있다. 이러한 화소정의막(240)은 플렉서블 기판(100) 상에 화소영역을 정의하는 역할을 한다. 이러한 화소정의막(240)은 예컨대 유기 절연막으로 구비될 수 있다.
한편, 화소정의막(240) 상에는 유기발광소자(200)가 배치될 수 있다. 유기발광소자(200)는 화소전극(210), 발광층(EML: Emission Layer)을 포함하는 중간층(220) 및 대향전극(230)을 포함할 수 있다.
한편 도 3을 참조하면, 플렉서블 기판(100)의 주변 영역(PA)에는 개구부(300a)가 위치할 수 있고, 개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있다. 제1 금속층(300)은 개구부(300a)의 내측면을 덮도록 배치될 수 있으며, 도 3에 도시된 것과 같이 개구부(300a)에 매립되도록 배치될 수 있다. 도 1에 도시된 것과 같이 제1 금속층(300)이 디스플레이 영역(DA)을 둘러싸도록 형성되므로, 개구부(300a) 역시 디스플레이 영역(DA)을 둘러싸도록 배치될 수 있다. 즉 개구부(300a)도 디스플레이 영역(DA)을 둘러싸도록 폐다각형 또는 폐곡선으로 형성될 수 있다.
이러한 개구부(300a)는 박막 트랜지스터층(180)에 포함된 버퍼층(110) 및 제1, 2 절연막(130, 150)을 관통하도록 형성될 수 있다. 버퍼층(110) 및 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 통해 플렉서블 기판(100)의 일부가 노출될 수 있다.
버퍼층(110) 및 제1, 2 절연막(130, 150)은 상술한 것과 같이 유기 절연 물질로 형성될 수 있고, 이와 같이 버퍼층(110) 및 제1, 2 절연막(130, 150)을 유기 절연 물질로 형성하는 경우 플렉서블 디스플레이 장치(2)의 유연성이 향상된다. 다만 유기 절연 물질 자체가 외부 투습에 약한 특성을 가지므로 플렉서블 디스플레이 장치(2)는 외부의 산소 및 수분에 취약하게 된다. 더욱이 버퍼층(110) 및 제1, 2 절연막(130, 150)은 플렉서블 기판(100)의 전면(全面)에 걸쳐 배치되므로 주변 영역(PA)의 외곽에는 버퍼층(110) 및 제1, 2 절연막(130, 150)의 측면이 외부로 노출되는 구조가 되며, 이와 같이 외부로 노출된 버퍼층(110) 및 제1, 2 절연막(130, 150)의 측면으로 산소 및 수분이 디스플레이 영역(DA)으로 유입될 수 있다.
이에 본 실시예에서는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 버퍼층(110) 및 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 배치한다. 이러한 개구부(300a)를 통해 버퍼층(110) 및 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다.
개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있는데, 제1 금속층(300)이 개구부(300a) 상에 배치되기 위해서는 제1 금속층(300)의 일부가 개구부(300a)에 매립된다. 즉 개구부(300a)의 개구에는 제1 금속층(300)이 메워지고, 이러한 제1 금속층(300)은 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단하는 일종의 방어벽 역할을 수행할 수 있다. 이와 같이 제1 금속층(300)의 일부가 개구부(300a)에 매립되어 개구부(300a) 상에 배치되나, 제1 금속층(300)은 다른 어떠한 소자와도 전기적으로 연결되지 않는다.
제1 금속층(300)은 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d) 과 동일한 물질을 포함하여 형성될 수 있다. 즉 제조 과정에서 제1 금속층(300)과 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d)은 동일한 공정으로 형성될 수 있다. 따라서 제1 금속층(300)은 금속 물질을 포함할 수 있으며, 예컨대 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다.
한편 제1 금속층(300) 상에는 제2 금속층(310)이 더 배치될 수 있다. 제2 금속층(310)은 제1 금속층(300)을 덮도록 배치될 수 있으며, 제1 금속층(300)과 같이 디스플레이 영역(DA)을 둘러싸도록 형성될 수 있다. 제2 금속층(310)은 화소전극(210)과 동일 물질을 포함하도록 형성될 수 있으며, 예컨대 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 납(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), ITO, IZO, ZnO, In2O3, IGO, AZO 중 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 이러한 제2 금속층(310)은 제1 금속층(300) 상에 배치되어 제2 절연막(150)의 상면으로부터 유입될 수 있는 산소 및 수분의 투습을 방지하는 기능을 할 수 있다.
제2 금속층(310) 상에는 화소정의막(240)이 주변 영역(PA)까지 연장되어 형성된 절연막(340)이 배치될 수 있다. 절연막(340)은 박막봉지층(400)을 형성함에 있어서 박막봉지층(400)이 플렉서블 기판(100)의 외곽으로 퍼지는 것을 방지하는 댐과 같은 역할을 할 수 있다. 이러한 절연막(340)은 단층 또는 다층 구조로 형성될 수 있으며, 도 2의 형상에 한정되지 않고 다양한 형상으로 형성될 수 있다.
한편, 대향 전극(230) 상부에는 박막봉지층(400)이 배치될 수 있다. 도면에 도시되지는 않았으나, 박막봉지층(400)은 하나 이상의 무기막과 유기막이 적층된 다층구조일 수 있다. 박막봉지층(400)은 유기발광소자(200)를 덮으며 플렉서블 기판(100) 전면(全面)에 형성될 수 있으며, 플렉서블 기판(100)의 주변 영역(PA)까지 연장될 수 있다. 본 실시예에서는 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며, 제1 금속층(300)을 덮도록 형성될 수 있다. 이를 통해 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제2 절연막(150) 상면으로부터 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
이와 같이 본 실시예에 따른 플렉서블 디스플레이 장치(2)는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 버퍼층(110) 및 제1, 2 절연막(130, 150)을 관통하는 개구부(300a) 및 이러한 개구부(300a)에 매립되어 개구부(300a) 상에 배치되는 제1 금속층(300)을 구비함으로써, 버퍼층(110) 및 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다. 또한 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며 제1 금속층(300)을 덮도록 형성됨에 따라, 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제2 절연막(150) 상면으로부터 유입되는 산소 및 수분을 차단할 수 있다. 따라서 이러한 구조에 의해 유기 절연막으로 형성되는 제1, 2 절연막(130, 150)의 측면과 상면으로 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
도 4는 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(3)를 개략적으로 도시하는 단면도이다. 도 4에 도시된 플렉서블 디스플레이 장치(3)의 평면도는 도 1에 도시된 것과 동일하다. 이하 도 4의 설명에서 박막 트랜지스터(TFT) 및 유기발광소자(200)에 관한 서술은 플렉서블 디스플레이 장치(1)와 중복되는 범위 내에서 전술한 내용을 원용한다.
도 1 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(3)는 플렉서블 기판(100), 플렉서블 기판(100) 상에 배치되는 박막 트랜지스터(TFT) 및 유기 물질을 포함하는 제1, 2 절연막(130, 150)을 포함한 박막 트랜지스터층(180), 화소전극(210), 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 개구부(300a), 제1 금속층(300), 제2 금속층(310) 및 개구부(300a)에 의해 상면의 적어도 일부가 노출되는 제1 물질층(320)을 구비한다.
플렉서블 기판(100) 상에는 박막 트랜지스터층(180)이 배치될 수 있다. 박막 트랜지스터층(180)은 박막 트랜지스터(TFT) 및 복수개의 절연막들을 포함할 수 있다. 박막 트랜지스터층(180) 상에는 박막 트랜지스터(TFT)에 전기적으로 연결된 화소전극(210)이 배치될 수 있다. 이러한 박막 트랜지스터층(180)은 유기 발광 디스플레이를 구성할 수도 있고, 액정 디스플레이를 구성할 수도 있다. 본 실시예에서는 박막 트랜지스터층(180)이 유기 발광 디스플레이를 구성하는 경우에 대하여 설명한다.
박막 트랜지스터(TFT)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(120) 및 게이트 전극(140), 소스 전극(160s), 드레인 전극(160d)을 포함한다. 반도체층(120), 게이트 전극(140), 소스 전극(160s) 및 드레인 전극(160d) 사이에는 절연을 위해 제1 절연막(130), 제2 절연막(150)이 배치될 수 있다.
먼저 플렉서블 기판(100) 상에는 플렉서블 기판(100)의 면을 평탄화하기 위해 또는 박막 트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(120)이 위치하도록 할 수 있다. 버퍼층(110)은 무기 절연 물질로 형성되며, 예컨대 실리콘옥사이드 또는 실리콘나이트라이드 등으로 단층 또는 다층 구조로 형성될 수 있다.
반도체층(120)의 상부에는 게이트 전극(140)이 배치되는데, 이 게이트 전극(140)에 인가되는 신호에 따라 소스 전극(160s) 및 드레인 전극(160d)이 전기적으로 소통된다.
이때 제1 절연막(130)이 반도체층(120)과 게이트 전극(140) 사이에 개재될 수 있다. 이러한 제1 절연막(130)은 반도체층(120)과 게이트 전극(140)과의 절연성을 확보하기 위한 게이트 절연막일 수 있으며, 절연성을 갖는 물질로 형성될 수 있다. 예컨대 제1 절연막(130)은 플렉서블 디스플레이 장치(3)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
게이트 전극(140)의 상부에는 제2 절연막(150)이 배치될 수 있는데, 이러한 제2 절연막(150)은 게이트 전극(140)과 소스 전극(160s) 및 드레인 전극(160d)을 절연시키는 층간 절연막일 수 있다. 제2 절연막(150)은 플렉서블 디스플레이 장치(3)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
제2 절연막(150)의 상부에는 소스 전극(160s) 및 드레인 전극(160d)이 배치된다. 소스 전극(160s) 및 드레인 전극(160d)은 제2 절연막(150)과 제1 절연막(130)에 형성되는 컨택홀(160a)을 통하여 반도체층(120)에 각각 전기적으로 연결된다.
한편, 플렉서블 기판(100)의 상에 비아층(170)이 배치될 수 있다. 이 경우 비아층(170)은 평탄화막일 수도 있고 보호막일 수도 있다. 이러한 비아층(170)은 박막 트랜지스터(TFT) 상부에 유기발광소자(200)가 배치되는 경우 박막 트랜지스터(TFT) 의 상면을 대체로 평탄화하게 하고, 박막 트랜지스터(TFT) 및 각종 소자들을 보호하는 역할을 한다. 이러한 비아층(170) 은 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene) 등으로 형성될 수 있다.
이때 도 4에 도시된 것과 같이, 버퍼층(110), 제1 절연막(130), 제2 절연막(150) 및 비아층(170)은 플렉서블 기판(100)의 전면(全面)에 형성될 수 있다.
한편, 박막 트랜지스터(TFT) 상부에는 화소정의막(240)이 배치될 수 있다. 화소정의막(240)은 상술한 비아층(170) 상에 위치할 수 있으며, 화소전극(210)의 중앙부를 노출시키는 개구를 가질 수 있다. 이러한 화소정의막(240)은 플렉서블 기판(100) 상에 화소영역을 정의하는 역할을 한다. 이러한 화소정의막(240)은 예컨대 유기 절연막으로 구비될 수 있다.
한편, 화소정의막(240) 상에는 유기발광소자(200)가 배치될 수 있다. 유기발광소자(200)는 화소전극(210), 발광층(EML: Emission Layer)을 포함하는 중간층(220) 및 대향전극(230)을 포함할 수 있다.
한편 도 4를 참조하면, 플렉서블 기판(100)의 주변 영역(PA)에는 개구부(300a)가 위치할 수 있고, 개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있다. 제1 금속층(300)은 개구부(300a)의 내측면을 덮도록 배치될 수 있으며, 도 4에 도시된 것과 같이 개구부(300a)에 매립되도록 배치될 수 있다. 도 1에 도시된 것과 같이 제1 금속층(300)이 디스플레이 영역(DA)을 둘러싸도록 형성되므로, 개구부(300a) 역시 디스플레이 영역(DA)을 둘러싸도록 배치될 수 있다. 즉 개구부(300a)도 디스플레이 영역(DA)을 둘러싸도록 폐다각형 또는 폐곡선으로 형성될 수 있다.
개구부(300a)가 배치된 위치의 버퍼층(110) 상에는 제1 물질층(320)이 배치될 수 있다. 제1 물질층(320)은 개구부(300a)가 배치된 위치를 따라 마찬가지로 디스플레이 영역(DA)을 둘러싸도록 구비될 수 있다. 이러한 제1 물질층(320)은 박막 트랜지스터(TFT)의 반도체층과 동일 물질을 포함하도록 형성될 수 있다.
이러한 개구부(300a)는 유기 절연 물질로 형성된 제1, 2 절연막(130, 150)을 관통하도록 형성될 수 있다. 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 통해 제1 물질층(320)의 상면의 적어도 일부가 노출될 수 있다.
제1, 2 절연막(130, 150)은 상술한 것과 같이 유기 절연 물질로 형성될 수 있고, 이와 같이 제1, 2 절연막(130, 150)을 유기 절연 물질로 형성하는 경우 플렉서블 디스플레이 장치(3)의 유연성이 향상된다. 다만 유기 절연 물질 자체가 외부 투습에 약한 특성을 가지므로 플렉서블 디스플레이 장치(3)는 외부의 산소 및 수분에 취약하게 된다. 더욱이 제1, 2 절연막(130, 150)은 플렉서블 기판(100)의 전면(全面)에 걸쳐 배치되므로 주변 영역(PA)의 외곽에는 제1, 2 절연막(130, 150)의 측면이 외부로 노출되는 구조가 되며, 이와 같이 외부로 노출된 제1, 2 절연막(130, 150)의 측면으로 산소 및 수분이 디스플레이 영역(DA)으로 유입될 수 있다.
이에 본 실시예에서는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 배치한다. 이러한 개구부(300a)를 통해 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다.
개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있는데, 제1 금속층(300)이 개구부(300a) 상에 배치되기 위해서는 제1 금속층(300)의 일부가 개구부(300a)에 매립된다. 즉 개구부(300a)의 개구에는 제1 금속층(300)이 메워지고, 이러한 제1 금속층(300)은 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단하는 일종의 방어벽 역할을 수행할 수 있다.
이와 같이 제1 금속층(300)의 일부가 개구부(300a)에 매립되어 개구부(300a) 상에 배치되나, 제1 금속층(300)은 다른 어떠한 소자와도 전기적으로 연결되지 않는다. 물론 제1 금속층(300)은 개구부(300a)를 통해 제1 물질층(320)과 컨택하기는 하나, 이것이 제1 금속층(300)과 제1 물질층(320)을 전기적으로 연결하는 것은 아니다. 이때 제1 물질층(320)은 디스플레이 영역(DA) 주변에 하나의 턱을 더 형성하고, 제1 금속층(300)이 개구부(300a)를 통해 이러한 제1 물질층(320)에 컨택하도록 함으로써 제1, 2 절연막(130, 150)의 측면 투습을 효과적으로 방지할 수 있다.
제1 금속층(300)은 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d) 과 동일한 물질을 포함하여 형성될 수 있다. 즉 제조 과정에서 제1 금속층(300)과 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d)은 동일한 공정으로 형성될 수 있다.
한편 제1 금속층(300) 상에는 제2 금속층(310)이 더 배치될 수 있다. 제2 금속층(310)은 제1 금속층(300)을 덮도록 배치될 수 있으며, 제1 금속층(300)과 같이 디스플레이 영역(DA)을 둘러싸도록 형성될 수 있다. 제2 금속층(310)은 화소전극(210)과 동일 물질을 포함하도록 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 이러한 제2 금속층(310)은 제1 금속층(300) 상에 배치되어 제2 절연막(150)의 상면으로부터 유입될 수 있는 산소 및 수분의 투습을 방지하는 기능을 할 수 있다.
제2 금속층(310) 상에는 화소정의막(240)이 주변 영역(PA)까지 연장되어 형성된 절연막(340)이 배치될 수 있다. 절연막(340)은 박막봉지층(400)을 형성함에 있어서 박막봉지층(400)이 플렉서블 기판(100)의 외곽으로 퍼지는 것을 방지하는 댐과 같은 역할을 할 수 있다. 이러한 절연막(340)은 단층 또는 다층 구조로 형성될 수 있으며, 도 2의 형상에 한정되지 않고 다양한 형상으로 형성될 수 있다.
한편, 대향 전극(230) 상부에는 박막봉지층(400)이 배치될 수 있다. 도면에 도시되지는 않았으나, 박막봉지층(400)은 하나 이상의 무기막과 유기막이 적층된 다층구조일 수 있다. 박막봉지층(400)은 유기발광소자(200)를 덮으며 플렉서블 기판(100) 전면(全面)에 형성될 수 있으며, 플렉서블 기판(100)의 주변 영역(PA)까지 연장될 수 있다. 본 실시예에서는 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며, 제1 금속층(300)을 덮도록 형성될 수 있다. 이를 통해 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제2 절연막(150) 상면으로부터 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
이와 같이 본 실시예에 따른 플렉서블 디스플레이 장치(3)는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a) 및 이러한 개구부(300a)에 매립되어 개구부(300a) 상에 배치되는 제1 금속층(300)을 구비함으로써, 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다. 또한 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며 제1 금속층(300)을 덮도록 형성됨에 따라, 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제1, 2 절연막(130, 150) 상면으로부터 유입되는 산소 및 수분을 차단할 수 있다. 따라서 이러한 구조에 의해 유기 절연막으로 형성되는 제1, 2 절연막(130, 150)의 측면과 상면으로 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
도 5는 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(4)를 개략적으로 도시하는 단면도이다. 도 5에 도시된 플렉서블 디스플레이 장치(4)의 평면도는 도 1에 도시된 것과 동일하다. 이하 도 5의 설명에서 박막 트랜지스터(TFT) 및 유기발광소자(200)에 관한 서술은 플렉서블 디스플레이 장치(1)와 중복되는 범위 내에서 전술한 내용을 원용한다.
도 1 및 도 5를 참조하면, 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(3)는 플렉서블 기판(100), 플렉서블 기판(100) 상에 배치되는 박막 트랜지스터(TFT) 및 유기 물질을 포함하는 제1, 2 절연막(130, 150)을 포함한 박막 트랜지스터층(180), 화소전극(210), 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 개구부(300a), 제1 금속층(300), 제2 금속층(310), 제1 물질층(320) 및 제1 금속층(300)과 제2 금속층(310) 사이에 개재되는 제2 물질층(330)을 구비한다.
플렉서블 기판(100) 상에는 박막 트랜지스터층(180)이 배치될 수 있다. 박막 트랜지스터층(180)은 박막 트랜지스터(TFT) 및 복수개의 절연막들을 포함할 수 있다. 박막 트랜지스터층(180) 상에는 박막 트랜지스터(TFT)에 전기적으로 연결된 화소전극(210)이 배치될 수 있다. 이러한 박막 트랜지스터층(180)은 유기 발광 디스플레이를 구성할 수도 있고, 액정 디스플레이를 구성할 수도 있다. 본 실시예에서는 박막 트랜지스터층(180)이 유기 발광 디스플레이를 구성하는 경우에 대하여 설명한다.
박막 트랜지스터(TFT)는 비정질실리콘, 다결정실리콘 또는 유기반도체물질을 포함하는 반도체층(120) 및 게이트 전극(140), 소스 전극(160s), 드레인 전극(160d)을 포함한다. 반도체층(120), 게이트 전극(140), 소스 전극(160s) 및 드레인 전극(160d) 사이에는 절연을 위해 제1 절연막(130), 제2 절연막(150)이 배치될 수 있다.
먼저 플렉서블 기판(100) 상에는 플렉서블 기판(100)의 면을 평탄화하기 위해 또는 박막 트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해 버퍼층(110)이 배치되고, 이 버퍼층(110) 상에 반도체층(120)이 위치하도록 할 수 있다. 버퍼층(110)은 무기 절연 물질로 형성되며, 예컨대 실리콘옥사이드 또는 실리콘나이트라이드 등으로 단층 또는 다층 구조로 형성될 수 있다.
반도체층(120)의 상부에는 게이트 전극(140)이 배치되는데, 이 게이트 전극(140)에 인가되는 신호에 따라 소스 전극(160s) 및 드레인 전극(160d)이 전기적으로 소통된다.
이때 제1 절연막(130)이 반도체층(120)과 게이트 전극(140) 사이에 개재될 수 있다. 이러한 제1 절연막(130)은 반도체층(120)과 게이트 전극(140)과의 절연성을 확보하기 위한 게이트 절연막일 수 있으며, 절연성을 갖는 물질로 형성될 수 있다. 예컨대 제1 절연막(130)은 플렉서블 디스플레이 장치(4)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
게이트 전극(140)의 상부에는 제2 절연막(150)이 배치될 수 있는데, 이러한 제2 절연막(150)은 게이트 전극(140)과 소스 전극(160s) 및 드레인 전극(160d)을 절연시키는 층간 절연막일 수 있다. 제2 절연막(150)은 플렉서블 디스플레이 장치(4)의 유연성(flexibility)을 향상시키기 위해, 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene)과 같은 유기 절연 물질로 형성될 수 있다.
제2 절연막(150)의 상부에는 소스 전극(160s) 및 드레인 전극(160d)이 배치된다. 소스 전극(160s) 및 드레인 전극(160d)은 제2 절연막(150)과 제1 절연막(130)에 형성되는 컨택홀(160a)을 통하여 반도체층(120)에 각각 전기적으로 연결된다.
한편, 플렉서블 기판(100)의 상에 비아층(170)이 배치될 수 있다. 이 경우 비아층(170)은 평탄화막일 수도 있고 보호막일 수도 있다. 이러한 비아층(170)은 박막 트랜지스터(TFT) 상부에 유기발광소자(200)가 배치되는 경우 박막 트랜지스터(TFT) 의 상면을 대체로 평탄화하게 하고, 박막 트랜지스터(TFT) 및 각종 소자들을 보호하는 역할을 한다. 이러한 비아층(170) 은 예컨대 아크릴계 유기물 또는 BCB(Benzocyclobutene) 등으로 형성될 수 있다.
이때 도 5에 도시된 것과 같이, 버퍼층(110), 제1 절연막(130), 제2 절연막(150) 및 비아층(170)은 플렉서블 기판(100)의 전면(全面)에 형성될 수 있다.
한편, 박막 트랜지스터(TFT) 상부에는 화소정의막(240)이 배치될 수 있다. 화소정의막(240)은 상술한 비아층(170) 상에 위치할 수 있으며, 화소전극(210)의 중앙부를 노출시키는 개구를 가질 수 있다. 이러한 화소정의막(240)은 플렉서블 기판(100) 상에 화소영역을 정의하는 역할을 한다. 이러한 화소정의막(240)은 예컨대 유기 절연막으로 구비될 수 있다.
한편, 화소정의막(240) 상에는 유기발광소자(200)가 배치될 수 있다. 유기발광소자(200)는 화소전극(210), 발광층(EML: Emission Layer)을 포함하는 중간층(220) 및 대향전극(230)을 포함할 수 있다.
한편 도 5를 참조하면, 플렉서블 기판(100)의 주변 영역(PA)에는 개구부(300a)가 위치할 수 있고, 개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있다. 제1 금속층(300)은 개구부(300a)의 내측면을 덮도록 배치될 수 있다. 도 1에 도시된 것과 같이 제1 금속층(300)이 디스플레이 영역(DA)을 둘러싸도록 형성되므로, 개구부(300a) 역시 디스플레이 영역(DA)을 둘러싸도록 배치될 수 있다. 즉 개구부(300a)도 디스플레이 영역(DA)을 둘러싸도록 폐다각형 또는 폐곡선으로 형성될 수 있다.
개구부(300a)가 배치된 위치의 버퍼층(110) 상에는 제1 물질층(320)이 배치될 수 있다. 제1 물질층(320)은 개구부(300a)가 배치된 위치를 따라 마찬가지로 디스플레이 영역(DA)을 둘러싸도록 구비될 수 있다. 이러한 제1 물질층(320)은 박막 트랜지스터(TFT)의 반도체층과 동일 물질을 포함하도록 형성될 수 있다.
이러한 개구부(300a)는 유기 절연 물질로 형성된 제1, 2 절연막(130, 150)을 관통하도록 형성될 수 있다. 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 통해 제1 물질층(320)의 상면의 적어도 일부가 노출될 수 있다.
제1, 2 절연막(130, 150)은 상술한 것과 같이 유기 절연 물질로 형성될 수 있고, 이와 같이 제1, 2 절연막(130, 150)을 유기 절연 물질로 형성하는 경우 플렉서블 디스플레이 장치(3)의 유연성이 향상된다. 다만 유기 절연 물질 자체가 외부 투습에 약한 특성을 가지므로 플렉서블 디스플레이 장치(3)는 외부의 산소 및 수분에 취약하게 된다. 더욱이 제1, 2 절연막(130, 150)은 플렉서블 기판(100)의 전면(全面)에 걸쳐 배치되므로 주변 영역(PA)의 외곽에는 제1, 2 절연막(130, 150)의 측면이 외부로 노출되는 구조가 되며, 이와 같이 외부로 노출된 제1, 2 절연막(130, 150)의 측면으로 산소 및 수분이 디스플레이 영역(DA)으로 유입될 수 있다.
이에 본 실시예에서는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 배치한다. 이러한 개구부(300a)를 통해 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다.
개구부(300a) 상에는 제1 금속층(300)이 배치될 수 있는데, 제1 금속층(300)이 개구부(300a) 상에 배치된다고 함은 제1 금속층(300)이 개구부(300a)의 내측면을 덮도록 배치되는 것을 의미할 수 있다. 즉 본 실시예에 따른 플렉서블 디스플레이 장치(4)에서는 개구부(300a)가 소정의 폭을 갖도록 형성되고, 개구부(300a)의 내측면을 덮도록 개구부(300a) 상에 제1 금속층(300)이 배치되며, 이러한 제1 금속층(300)은 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단하는 일종의 방어벽 역할을 수행할 수 있다.
이와 같이 제1 금속층(300)의 일부가 개구부(300a)의 내측면을 따라 배치되지만, 제1 금속층(300)은 다른 어떠한 소자와도 전기적으로 연결되지 않는다. 물론 제1 금속층(300)이 개구부(300a)를 통해 제1 물질층(320)과 컨택하기는 하나, 이것이 제1 금속층(300)과 제1 물질층(320)을 전기적으로 연결하는 것은 아니다. 이때 제1 물질층(320)은 디스플레이 영역(DA) 주변에 하나의 턱을 더 형성하고, 제1 금속층(300)이 개구부(300a)를 통해 이러한 제1 물질층(320)에 컨택하도록 함으로써 제1, 2 절연막(130, 150)의 측면 투습을 효과적으로 방지할 수 있다.
제1 금속층(300)은 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d) 과 동일한 물질을 포함하여 형성될 수 있다. 즉 제조 과정에서 제1 금속층(300)과 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d)은 동일한 공정으로 형성될 수 있다.
한편 본 실시예의 플렉서블 디스플레이 장치(4)에 있어서, 제1 금속층(300) 상에는 제2 물질층(330)이 배치될 수 있다. 제2 물질층(330)은 개구부(300a)의 내측면을 따라 배치된 제1 금속층(300) 상에 매립되는 형태로 형성될 수 있다. 이러한 제2 물질층(330)은 비아층과 동일 물질을 포함할 수 있는데, 비아층을 구성하는 물질에 따라 유기물 또는 무기물로 형성될 수 있다. 단 제2 물질층(330)은 제1 금속층(300)의 상부에만 배치될 수 있으며, 제1 금속층(300)이 배치된 영역을 벗어나서는 배치되지 않는다.
한편 제2 물질층(330) 상에는 제2 금속층(310)이 더 배치될 수 있다. 제2 금속층(310)은 제1 금속층(300) 및 제2 물질층(330)을 덮도록 배치될 수 있으며, 제1 금속층(300)과 같이 디스플레이 영역(DA)을 둘러싸도록 형성될 수 있다. 제2 금속층(310)은 화소전극(210)과 동일 물질을 포함하도록 형성될 수 있으며, 단층 또는 다층으로 형성될 수 있다. 이러한 제2 금속층(310)은 제1 금속층(300)을 덮도록 배치되어 제2 절연막(150)의 상면으로부터 유입될 수 있는 산소 및 수분의 투습을 방지하는 기능을 할 수 있다.
제2 금속층(310) 상에는 화소정의막(240)이 주변 영역(PA)까지 연장되어 형성된 절연막(340)이 배치될 수 있다. 절연막(340)은 박막봉지층(400)을 형성함에 있어서 박막봉지층(400)이 플렉서블 기판(100)의 외곽으로 퍼지는 것을 방지하는 댐과 같은 역할을 할 수 있다. 이러한 절연막(340)은 단층 또는 다층 구조로 형성될 수 있으며, 도 2의 형상에 한정되지 않고 다양한 형상으로 형성될 수 있다.
한편, 대향 전극(230) 상부에는 박막봉지층(400)이 배치될 수 있다. 도면에 도시되지는 않았으나, 박막봉지층(400)은 하나 이상의 무기막과 유기막이 적층된 다층구조일 수 있다. 박막봉지층(400)은 유기발광소자(200)를 덮으며 플렉서블 기판(100) 전면(全面)에 형성될 수 있으며, 플렉서블 기판(100)의 주변 영역(PA)까지 연장될 수 있다. 본 실시예에서는 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며, 제1 금속층(300)을 덮도록 형성될 수 있다. 이를 통해 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제2 절연막(150) 상면으로부터 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
이와 같이 본 실시예에 따른 플렉서블 디스플레이 장치(4)는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a) 및 이러한 개구부(300a)에 매립되어 개구부(300a) 상에 배치되는 제1 금속층(300)을 구비함으로써, 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다. 또한 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며 제1 금속층(300)을 덮도록 형성됨에 따라, 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제2 절연막(150) 상면으로부터 유입되는 산소 및 수분을 차단할 수 있다. 따라서 이러한 구조에 의해 유기 절연막으로 형성되는 제1, 2 절연막(130, 150)의 측면과 상면으로 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
지금까지는 플렉서블 디스플레이 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 플렉서블 디스플레이 장치를 제조하기 위한 플렉서블 디스플레이 장치의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
도 6 내지 도 8은 본 발명의 일 실시예에 따른 플렉서블 디스플레이 장치(2)의 제조 공정을 개략적으로 도시하는 단면도들이다.
먼저 도 6을 참조하면, 디스플레이 영역(DA)과 디스플레이 영역(DA)을 감싸는 주변 영역(PA)을 갖는 플렉서블 기판(100)을 준비하는 단계를 거친다. 플렉서블 기판(100)은 플렉서블 특성을 갖는 다양한 재료로 형성된 것일 수 있다. 플렉서블 기판(100) 상에는 플렉서블 기판(100)의 면을 평탄화하기 위해 또는 박막 트랜지스터(TFT)의 반도체층(120)으로 불순물 등이 침투하는 것을 방지하기 위해 버퍼층(110)이 형성될 수 있다. 버퍼층(110)은 실리콘옥사이드 또는 실리콘나이트라이드 등으로 단층 또는 다층으로 형성될 수 있다.
플렉서블 기판(100)의 디스플레이 영역(DA) 상에 박막 트랜지스터(TFT)를 형성하는 반도체층(120)을 형성할 수 있다. 반도체층(120)을 형성한 후에는 반도체층(120) 상에 제1 절연막(130)을 형성하는 단계를 거칠 수 있다. 제1 절연막(130)은 반도체층(120)과 게이트 전극(140)을 전기적으로 절연시키는 기능을 할 수 있다. 이러한 제1 절연막(130)은 플렉서블 기판(100)의 전면에 형성될 수 있으며, 유기 절연 물질을 포함할 수 있다.
반도체층(120) 상부에는 반도체층(120)과 적어도 일부가 중첩되는 게이트 전극(140)을 형성하는 단계를 거칠 수 있다. 게이트 전극(140)을 형성한 후에는 게이트 전극(140) 상에 제2 절연막(150)을 형성하는 단계를 거칠 수 있다. 제2 절연막(150)은 제1 절연막(130)과 마찬가지로 플렉서블 기판(100) 전면에 형성될 수 있으며, 유기 절연 물질을 포함할 수 있다.
그 후 반도체층(120)의 일부가 노출되도록 제1, 2 절연막(130, 150)을 관통하는 컨택홀(160a)를 형성하는 단계를 거칠 수 있다. 이와 동시에 플렉서블 기판(100)의 주변 영역(PA)에는 마찬가지로 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 형성할 수 있다. 이러한 개구부(300a)를 통해 버퍼층(110)의 적어도 일부가 외부로 노출될 수 있다.
제1, 2 절연막(130, 150)은 상술한 것과 같이 유기 절연 물질로 형성될 수 있고, 이와 같이 제1, 2 절연막(130, 150)을 유기 절연 물질로 형성하는 경우 플렉서블 디스플레이 장치(1)의 유연성이 향상된다. 다만 유기 절연 물질 자체가 외부 투습에 약한 특성을 가지므로 플렉서블 디스플레이 장치(1)는 외부의 산소 및 수분에 취약하게 된다. 더욱이 제1, 2 절연막(130, 150)은 플렉서블 기판(100)의 전면(全面)에 걸쳐 형성되므로 주변 영역(PA)의 외곽에는 제1, 2 절연막(130, 150)의 측면이 외부로 노출되는 구조가 되며, 이와 같이 외부로 노출된 제1, 2 절연막(130, 150)의 측면으로 산소 및 수분이 디스플레이 영역(DA)으로 유입될 수 있다.
이에 본 실시예에서는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a)를 형성한다. 이러한 개구부(300a)를 통해 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다.
이어서 도 7을 참조하면, 박막 트랜지스터(TFT)의 소스 전극(160s) 및 드레인 전극(160d)을 형성할 수 있다. 소스 전극(160s) 및 드레인 전극(160d)은 컨택홀(160a)을 통해 반도체층(120)에 전기적으로 연결될 수 있다.
이와 같이 소스 전극(160s) 및 드레인 전극(160d)을 형성하는 과정과 동시에, 주변 영역(PA)의 개구부(300a) 상에 제1 금속층(300)을 형성할 수 있다. 따라서 제1 금속층(300)은 소스 전극(160s) 및 드레인 전극(160d)과 동일 물질을 포함할 수 있다. 제1 금속층(300)이 개구부(300a) 상에 배치된다고 함은, 제1 금속층(300)의 일부가 개구부(300a)에 매립되도록 형성되는 것을 의미한다. 즉 개구부(300a)의 개구에는 제1 금속층(300)이 메워지고, 이러한 제1 금속층(300)은 디스플레이 영역(DA)을 둘러싸도록 형성되고 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단하는 일종의 방어벽 역할을 수행할 수 있다. 이와 같이 제1 금속층(300)의 일부가 개구부(300a)에 매립되어 개구부(300a) 상에 배치되나, 제1 금속층(300)은 다른 어떠한 소자와도 전기적으로 연결되지 않는다.
그 후 도 8을 참조하면, 박막 트랜지스터(TFT) 상에 비아층(170)을 형성하고, 비아층(170) 상에 박막 트랜지스터층(180)과 전기적으로 연결되는 화소전극(210)을 형성할 수 있다.
화소전극(210)을 형성하는 과정과 동시에, 주변 영역(PA)의 제1 금속층(300) 상에는 제2 금속층(310)이 형성될 수 있다. 제2 금속층(310)은 제1 금속층(300)과 같이 디스플레이 영역(DA)을 둘러싸도록 형성될 수 있다. 제2 금속층(310)은 화소전극(210)과 동일 물질을 포함하도록 형성될 수 있다. 이러한 제2 금속층(310)은 제1 금속층(300) 상에 배치되어 제2 절연막(150)의 상면으로부터 유입될 수 있는 산소 및 수분의 투습을 방지하는 기능을 할 수 있다.
제2 금속층(310) 상에는 화소정의막(240)이 주변 영역(PA)까지 연장되어 형성된 절연막(340)이 배치될 수 있다. 절연막(340)은 박막봉지층(400)을 형성함에 있어서 박막봉지층(400)이 플렉서블 기판(100)의 외곽으로 퍼지는 것을 방지하는 댐과 같은 역할을 할 수 있다. 이러한 절연막(340)은 단층 또는 다층 구조로 형성될 수 있으며, 도 2의 형상에 한정되지 않고 다양한 형상으로 형성될 수 있다.
끝으로 다시 도 2를 참조하면, 박막 트랜지스터(TFT) 상부에는 화소정의막(240)이 형성될 수 있다. 화소정의막(240)은 상술한 비아층(170) 상에 위치할 수 있으며, 화소전극(210)의 중앙부를 노출시키도록 개구가 형성될 수 있다. 화소정의막(240)의 개구는 유기발광소자의 화소영역을 정의하는 역할을 한다.
화소정의막(240)의 개구 상에는 발광층(EML: Emission Layer)을 포함하는 중간층(220)이 형성될 수 있으며, 중간층(220) 상에는 플렉서블 기판(100) 전면에 걸쳐 대향전극(230)이 형성될 수 있다.
대향 전극(230) 상부에는 박막봉지층(400)이 형성될 수 있다. 도면에 도시되지는 않았으나, 박막봉지층(400)은 하나 이상의 무기막과 유기막이 적층된 다층구조일 수 있다. 이러한 박막봉지층(400)은 유기발광소자(200)를 덮으며 플렉서블 기판(100) 전면(全面)에 형성될 수 있으며, 플렉서블 기판(100)의 주변 영역(PA)까지 연장될 수 있다. 본 실시예에서는 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며, 제1 금속층(300)을 덮도록 형성될 수 있다. 이를 통해 플렉서블 기판(100)의 주변 영역(PA) 상에 형성된 제1, 2 절연막(130, 150) 상면으로부터 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
이와 같이 본 실시예에 따른 플렉서블 디스플레이 장치(1)는 플렉서블 기판(100)의 디스플레이 영역(DA)을 둘러싸도록 주변 영역(PA) 상에 제1, 2 절연막(130, 150)을 관통하는 개구부(300a) 및 이러한 개구부(300a)에 매립되어 개구부(300a) 상에 배치되는 제1 금속층(300)을 구비함으로써, 제1, 2 절연막(130, 150)의 측면으로부터 디스플레이 영역(DA)으로 유입되는 산소 및 수분의 투습 경로를 차단할 수 있다. 또한 박막봉지층(400)은 제1 금속층(300) 상부까지 연장되며 제1 금속층(300)을 덮도록 형성됨에 따라, 플렉서블 기판(100)의 주변 영역(PA) 상에 배치된 제1, 2 절연막(130, 150) 상면으로부터 유입되는 산소 및 수분을 차단할 수 있다. 따라서 이러한 구조에 의해 유기 절연막으로 형성되는 제1, 2 절연막(130, 150)의 측면과 상면으로 유입되는 산소 및 수분을 완벽히 차단할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1, 2, 3, 4: 플렉서블 디스플레이 장치
100: 플렉서블 기판
110: 버퍼층
120: 반도체층
130: 제1 절연막
140: 게이트전극
150: 제2 절연막
160d: 드레인전극
160s: 소스전극
160a: 컨택홀
170: 비아층
180: 박막 트랜지스터층
200: 유기발광소자
210: 화소 전극
220: 중간층
230: 대향전극
240: 화소정의막
300a: 개구부
300: 제1 금속층
310: 제2 금속층
320: 제1 물질층
330: 제2 물질층
340: 절연막
400: 박막봉지층

Claims (20)

  1. 디스플레이 영역과 디스플레이 영역을 둘러싸는 주변 영역을 갖는, 플렉서블 기판;
    상기 플렉서블 기판 상에 배치되고, 상기 주변 영역 상에 상기 디스플레이 영역을 둘러싸는 개구부를 갖는 유기 물질을 포함하는 절연막, 및 박막 트랜지스터를 구비하는, 박막 트랜지스터층;
    상기 박막 트랜지스터에 전기적으로 연결되는 화소 전극;및
    상기 개구부의 내측면을 덮도록 상기 개구부 상에 배치되는 제1 금속층;
    을 구비하는, 플렉서블 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 금속층은 상기 절연막을 관통하는 폐다각형 또는 폐곡선으로 형성되는, 플렉서블 디스플레이 장치.
  3. 제1항에 있어서,
    상기 제1 금속층은 상기 개구부에 매립되는, 플렉서블 디스플레이 장치.
  4. 제1항에 있어서,
    상기 플렉서블 기판과 상기 박막 트랜지스터층 사이에 유기 물질 또는 무기물질을 포함하는 버퍼층이 더 개재되고, 상기 개구부는 상기 버퍼층의 일부를 노출시키는, 플렉서블 디스플레이 장치.
  5. 제1항에 있어서,
    상기 제1 금속층 상에 제2 금속층이 더 배치되는, 플렉서블 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제2 금속층은 상기 화소 전극과 동일 물질을 포함하는, 플렉서블 디스플레이 장치.
  7. 제5항에 있어서,
    상기 박막 트랜지스터는 반도체층, 상기 반도체층과 적어도 일부가 중첩되는 게이트 전극 및 상기 반도체층과 컨택홀을 통해 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하며, 상기 플렉서블 기판과 상기 제1 금속층 사이에 상기 반도체층과 동일 물질을 포함하는 제1 물질층이 더 개재되는, 플렉서블 디스플레이 장치.
  8. 제7항에 있어서,
    상기 개구부는 상기 제1 물질층의 상면의 적어도 일부를 노출시키는, 플렉서블 디스플레이 장치.
  9. 제7항에 있어서,
    상기 제1 금속층은 상기 소스 전극 및 드레인 전극과 동일 물질을 포함하는, 플렉서블 디스플레이 장치.
  10. 제7항에 있어서,
    상기 절연막은 상기 반도체층과 상기 소스전극 및 드레인 전극 사이에 개재되는, 플렉서블 디스플레이 장치.
  11. 제5항에 있어서,
    상기 제1 금속층과 상기 제2 금속층 사이에 제2 물질층이 더 개재되는, 플렉서블 디스플레이 장치.
  12. 제11항에 있어서,
    상기 박막 트랜지스터와 상기 화소 전극 사이에 비아층이 더 개재되고, 상기 제1 물질층은 상기 비아층과 동일 물질을 포함하는, 플렉서블 디스플레이 장치.
  13. 제1항에 있어서,
    상기 화소 전극 상부에 상기 플렉서블 기판 전면에 걸쳐 배치되는 박막 봉지층을 더 포함하고, 상기 박막 봉지층은 상기 제1 금속층의 상부까지 연장되며 제1 금속층을 덮도록 배치되는, 플렉서블 디스플레이 장치.
  14. 디스플레이 영역과 디스플레이 영역을 둘러싸는 주변 영역을 갖는 플렉서블 기판을 준비하는 단계;
    플렉서블 기판 상에 반도체층을 형성하는 단계와, 반도체층과 적어도 일부가 중첩되는 게이트 전극을 형성하는 단계와, 반도체층과 컨택홀을 통해 전기적으로 연결되는 소스전극 및 드레인전극을 형성하는 단계를 포함하는 박막 트랜지스터를 형성하는 단계 및 유기 물질을 포함하는 절연막을 형성하는 단계를 포함하는, 박막 트랜지스터층을 형성하는 단계;
    박막 트랜지스터와 전기적으로 연결되는 화소 전극을 형성하는 단계;
    플렉서블 기판의 디스플레이 영역을 둘러싸도록, 주변 영역 상에 배치된 절연막을 관통하는 개구부를 형성하는 단계; 및
    개구부의 내측면을 덮도록 개구부 상에 제1 금속층을 형성하는 단계;
    를 포함하는, 플렉서블 디스플레이 장치의 제조방법.
  15. 제14항에 있어서,
    제1 금속층을 형성하는 단계는 플렉서블 기판의 디스플레이 영역을 둘러싸도록 폐다각형 또는 폐곡선으로 제1 금속층을 형성하는, 플렉서블 디스플레이 장치의 제조방법.
  16. 제14항에 있어서,
    상기 박막 트랜지스터층을 형성하는 단계 전에, 플렉서블 기판 상에 유기 물질 또는 무기 물질로 버퍼층을 형성하는 단계를 더 포함하고,
    상기 개구부를 형성하는 단계는 버퍼층의 일부 또는 박막 트랜지스터의 반도체층과 동일 물질을 포함하는 제1 물질층의 상면의 적어도 일부를 노출시키도록 개구부를 형성하는, 플렉서블 디스플레이 장치의 제조방법.
  17. 제14항에 있어서,
    제1 금속층 상에 상기 화소 전극을 형성하는 단계와 동시에 수행되는, 제2 금속층을 더 형성하는 단계를 더 포함하는, 플렉서블 디스플레이 장치의 제조방법.
  18. 제17항에 있어서,
    상기 소스 전극 및 드레인 전극을 형성하는 단계와 상기 화소 전극을 형성하는 단계 사이에, 비아층을 형성하는 단계; 및
    상기 제1 금속층을 형성하는 단계와 상기 제2 금속층을 형성하는 단계 사이에 제2 물질층을 형성하는 단계를 더 포함하고,
    상기 비아층을 형성하는 단계와 상기 제2 물질층을 형성하는 단계는 동시에 수행되는, 플렉서블 디스플레이 장치의 제조방법.
  19. 제18항에 있어서,
    상기 개구부를 형성하는 단계에서 개구부는 상기 박막 트랜지스터층을 형성하는 단계에서 컨택홀과 동시에 형성되는, 플렉서블 디스플레이 장치의 제조방법.
  20. 제14항에 있어서,
    상기 절연막을 형성하는 단계는, 상기 반도체층을 형성하는 단계와 상기 소스 전극 및 드레인 전극을 형성하는 단계 사이에 수행되는, 플렉서블 디스플레이 장치의 제조방법.
KR1020150110236A 2015-08-04 2015-08-04 플렉서블 디스플레이 장치 및 그 제조방법 KR102396295B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150110236A KR102396295B1 (ko) 2015-08-04 2015-08-04 플렉서블 디스플레이 장치 및 그 제조방법
US15/178,429 US10229933B2 (en) 2015-08-04 2016-06-09 Flexible display including metal layer formed in opening of insulating layer
CN201610616045.0A CN106449694B (zh) 2015-08-04 2016-07-29 柔性显示器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150110236A KR102396295B1 (ko) 2015-08-04 2015-08-04 플렉서블 디스플레이 장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20170017057A true KR20170017057A (ko) 2017-02-15
KR102396295B1 KR102396295B1 (ko) 2022-05-11

Family

ID=58052685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150110236A KR102396295B1 (ko) 2015-08-04 2015-08-04 플렉서블 디스플레이 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US10229933B2 (ko)
KR (1) KR102396295B1 (ko)
CN (1) CN106449694B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991909B2 (en) 2018-01-23 2021-04-27 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
WO2023146054A1 (ko) * 2022-01-27 2023-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180027704A (ko) * 2016-09-06 2018-03-15 삼성디스플레이 주식회사 디스플레이 장치
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
CN107068715B (zh) 2017-03-28 2019-12-20 上海天马微电子有限公司 一种有机发光显示面板、有机发光显示装置以及有机发光显示面板的制备方法
CN107342363A (zh) * 2017-08-25 2017-11-10 京东方科技集团股份有限公司 显示基板及其制备方法
CN109243305B (zh) * 2018-09-17 2021-10-12 京东方科技集团股份有限公司 显示面板、显示装置和显示面板的制造方法
CN109585511A (zh) * 2018-12-03 2019-04-05 武汉华星光电半导体显示技术有限公司 显示面板及其制造方法
CN109801953B (zh) * 2019-02-15 2021-02-26 京东方科技集团股份有限公司 有机发光二极管显示基板、其制备方法及装置
CN110071153B (zh) * 2019-04-26 2021-02-19 京东方科技集团股份有限公司 显示基板及其制作方法、显示面板、显示装置
KR20220082153A (ko) * 2020-12-09 2022-06-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083412A (ko) * 1998-04-23 1999-11-25 가네꼬 히사시 액정표시장치및그제조방법
US20090141223A1 (en) * 2007-12-03 2009-06-04 Mitsubishi Electric Corporation Transflective type liquid crystal display device and manufacturing method thereof
US20140131683A1 (en) * 2012-11-09 2014-05-15 Lg Display Co., Ltd. Flexible organic electroluminescent device and method for fabricating the same
US20150060778A1 (en) * 2013-08-30 2015-03-05 Lg Display Co., Ltd. Flexible organic electroluminescent device and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4444042B2 (ja) * 2004-08-26 2010-03-31 三菱電機株式会社 表示装置
KR100712103B1 (ko) 2004-11-26 2007-05-02 삼성에스디아이 주식회사 평판표시장치
US7851996B2 (en) * 2005-11-16 2010-12-14 Canon Kabushiki Kaisha Display apparatus
KR100752388B1 (ko) * 2006-11-01 2007-08-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2009020199A (ja) * 2007-07-10 2009-01-29 Mitsubishi Electric Corp 表示パネル及びその製造方法
KR101365120B1 (ko) 2007-10-24 2014-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101065318B1 (ko) 2009-12-03 2011-09-16 삼성모바일디스플레이주식회사 플렉서블 디스플레이 장치의 제조 방법
KR101233348B1 (ko) * 2010-06-09 2013-02-14 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101801350B1 (ko) * 2011-08-01 2017-12-21 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20130025717A (ko) * 2011-09-02 2013-03-12 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101521676B1 (ko) 2011-09-20 2015-05-19 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그의 제조방법
JP6231281B2 (ja) * 2013-01-23 2017-11-15 株式会社ジャパンディスプレイ 表示装置
KR20140143631A (ko) * 2013-06-07 2014-12-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6391917B2 (ja) 2013-07-03 2018-09-19 株式会社ジャパンディスプレイ 発光素子表示装置及びその製造方法
KR102203100B1 (ko) * 2013-10-30 2021-01-15 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990083412A (ko) * 1998-04-23 1999-11-25 가네꼬 히사시 액정표시장치및그제조방법
US20090141223A1 (en) * 2007-12-03 2009-06-04 Mitsubishi Electric Corporation Transflective type liquid crystal display device and manufacturing method thereof
US20140131683A1 (en) * 2012-11-09 2014-05-15 Lg Display Co., Ltd. Flexible organic electroluminescent device and method for fabricating the same
US20150060778A1 (en) * 2013-08-30 2015-03-05 Lg Display Co., Ltd. Flexible organic electroluminescent device and method for fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991909B2 (en) 2018-01-23 2021-04-27 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US11616212B2 (en) 2018-01-23 2023-03-28 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
US11963387B2 (en) 2018-01-23 2024-04-16 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
WO2023146054A1 (ko) * 2022-01-27 2023-08-03 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 타일형 표시 장치

Also Published As

Publication number Publication date
CN106449694B (zh) 2022-08-16
CN106449694A (zh) 2017-02-22
US20170040347A1 (en) 2017-02-09
KR102396295B1 (ko) 2022-05-11
US10229933B2 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
KR102552267B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102396295B1 (ko) 플렉서블 디스플레이 장치 및 그 제조방법
US11411064B2 (en) Display device comprising sub-pixels separated by through holes and having specified orientations
KR102541447B1 (ko) 유기 발광 표시 장치
KR102325171B1 (ko) 표시 장치
US20180159074A1 (en) Display apparatus
KR102401013B1 (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR102213223B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20170066767A (ko) 표시 장치
KR102349281B1 (ko) 디스플레이 장치
KR20160147195A (ko) 디스플레이 장치
KR20160136517A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102403001B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR102283459B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20180009845A (ko) 디스플레이 장치
KR102199216B1 (ko) 유기발광 디스플레이 장치
KR102486876B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR20190032711A (ko) 디스플레이 장치
KR102465384B1 (ko) 디스플레이 장치
KR20150039490A (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102405124B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법
KR102188031B1 (ko) 유기발광 디스플레이 장치
US9825252B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR102402606B1 (ko) 플렉서블 디스플레이 장치 및 그 제조방법
KR102322018B1 (ko) 유기발광 디스플레이 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant