KR20170015145A - 발광 소자 및 이를 이용한 발광 장치 - Google Patents

발광 소자 및 이를 이용한 발광 장치 Download PDF

Info

Publication number
KR20170015145A
KR20170015145A KR1020160086362A KR20160086362A KR20170015145A KR 20170015145 A KR20170015145 A KR 20170015145A KR 1020160086362 A KR1020160086362 A KR 1020160086362A KR 20160086362 A KR20160086362 A KR 20160086362A KR 20170015145 A KR20170015145 A KR 20170015145A
Authority
KR
South Korea
Prior art keywords
electrode
semiconductor layer
light emitting
side semiconductor
light
Prior art date
Application number
KR1020160086362A
Other languages
English (en)
Other versions
KR102528843B1 (ko
Inventor
고이치 다케나가
게이지 에무라
Original Assignee
니치아 카가쿠 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니치아 카가쿠 고교 가부시키가이샤 filed Critical 니치아 카가쿠 고교 가부시키가이샤
Publication of KR20170015145A publication Critical patent/KR20170015145A/ko
Application granted granted Critical
Publication of KR102528843B1 publication Critical patent/KR102528843B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은, 휘도 분포의 편중을 없게 하고 균일한 발광을 얻을 수 있는 발광 소자 및 이를 이용한 발광 장치를 제공하는 것을 목적으로 한다.
본 발명에 따르면, 평면 형상이 육각형인 발광 소자로서, n측 반도체층(2n)과, n측 반도체층(2n) 위에 설치된 p측 반도체층(3p)과, 평면에서 볼 때 p측 반도체층(3p)의 서로 대각의 위치에 있는 3개의 각부(R2, R4, R6)를 제외한 영역에 설치되며, n측 반도체층(2n)을 노출시키는 복수의 구멍(6)과, p측 반도체층(3p)에 접하여 설치된 제1 p전극(4p)과, 제1 p전극(4p) 위의 3개의 각부(R1, R3, R5)에 각각 설치된 제2 p전극(5n)과, 제1 p전극(4p) 위에 설치되며, 복수의 구멍(6)을 통해서 n측 반도체층(2n)과 전기적으로 접속된 n전극(7n)을 구비하는 발광 소자가 제공된다.

Description

발광 소자 및 이를 이용한 발광 장치{LIGHT EMITTING ELEMENT AND LIGHT EMITTING DEVICE USING THE SAME}
본 발명은 발광 소자 및 이를 이용한 발광 장치에 관한 것이다.
종래부터, 광 취출 효율이 양호하며, 균일한 발광을 얻기 위한 발광 소자에 대해서, 여러 가지 연구가 이루어지고 있다(예를 들면, 특허문헌 1 내지 3 등을 참조).
일본특허공개 제2010－251481호 공보 일본특허공개 제2006－203058호 공보 일본특허공개 제2008－524831호 공보
본 발명의 실시형태는, 발광 소자의 각부(角部) 및 그 주변부에 있어서의 발광을 최소한으로 하고, 상면으로부터의 광 취출을 한층 더 향상시킬 수 있는 발광 소자 및 이를 이용한 발광 장치를 제공하는 것을 목적으로 한다.
본 발명의 실시형태에 관한 발광 소자는,
(1) 평면 형상이 육각형인 발광 소자로서,
n측 반도체층과,
상기 n측 반도체층 위에 설치된 p측 반도체층과,
평면에서 볼 때 상기 p측 반도체층의 서로 대각의 위치에 있는 3개의 각부를 제외한 영역에 설치되며, 상기 n측 반도체층을 노출시키는 복수의 구멍과,
상기 p측 반도체층에 접하여 설치된 제1 p전극과,
상기 제1 p전극 위의 상기 3개의 각부에 각각 설치된 제2 p전극과,
상기 제1 p전극 위에 설치되며, 상기 복수의 구멍을 통해서 상기 n측 반도체층과 전기적으로 접속된 n전극을 구비하는 것을 특징으로 한다.
(2) 평면 형상이 육각형인 발광 소자로서,
n측 반도체층과,
상기 n측 반도체층 위에 설치된 p측 반도체층과,
평면에서 볼 때 상기 p측 반도체층의 서로 마주보는, 가장 먼 위치에 있는 2개의 각부를 제외한 영역에 설치되며, 상기 n측 반도체층을 노출시키는 복수의 구멍과,
상기 p측 반도체층에 접하여 설치된 제1 p전극과,
상기 제1 p전극 위의 상기 3개의 각부에 각각 설치된 제2 p전극과,
상기 제1 p전극 위에 설치되며, 상기 복수의 구멍을 통해서 상기 n측 반도체층과 전기적으로 접속된 n전극을 구비하는 것을 특징으로 한다.
본 발명의 실시형태에 관한 발광 장치는,
(3) 상기 발광 소자와,
상기 발광 소자가 설치되는 기체(基體)와,
상기 발광 소자를 덮는 반구상(半球狀)의 투광성 부재를 구비한다.
본 발명의 실시형태에 따르면, 발광 소자의 각부 및 그 주변부에 있어서의 발광을 최소한으로 하고, 상면으로부터의 광 취출을 한층 더 향상시킬 수 있는 발광 소자 및 이를 이용한 발광 장치를 실현할 수 있다.
도 1a는 본 발명의 일 실시형태에 관한 발광 소자의 구성을 모식적으로 나타내는 개략 평면도이다.
도 1b는 도 1a에 있어서의 발광 소자의 요부를 확대한 평면도이다.
도 1c는 도 1a에 있어서의 A－A＇선을 따른 단면도이다.
도 1d는 도 1a에 있어서의 B－B＇선을 따른 단면도이다.
도 1e는 도 1a의 발광 소자를 포함하는 본 발명의 일 실시형태에 관한 발광 장치의 부분 구성을 모식적으로 나타내는 개략 평면도이다.
도 1f는 도 1e에 있어서의 A－A＇선을 따른 단면도이다.
도 2는 본 발명의 다른 실시형태에 관한 발광 소자의 구성을 모식적으로 나타내는 개략 평면도이다.
도 3은 본 발명의 또 다른 실시형태에 관한 발광 소자의 구성을 모식적으로 나타내는 개략 평면도이다.
도 4a는 본 발명의 또 다른 실시형태에 관한 발광 소자의 구성을 모식적으로 나타내는 개략 평면도이다.
도 4b는 도 4a에 있어서의 발광 소자의 요부를 확대한 평면도이다.
도 4c는 도 4a에 있어서의 A－A＇선을 따른 단면도이다.
도 5는 본 발명의 실시형태에 관한 발광 소자의 전류밀도분포의 시뮬레이션 결과를 나타내는 도면이다.
도 6의 A 및 도 6의 B는, 참고를 위한 발광 소자의 전류밀도분포의 시뮬레이션 결과를 나타내는 도면이다.
도 7의 A~도 7의 F는, 본 발명의 실시형태에 관한 발광 소자에 있어서의 제2 p전극의 위치를 설명하기 위한 개략 평면도이다.
도 8a는 본 발명의 일 실시형태에 관한 발광 소자를 이용한 발광 장치의 구성을 모식적으로 나타내는 평면도이다.
도 8b는 도 8a에 있어서의 A－A＇선을 따른 단면도이다.
도 9a는 본 발명의 일 실시형태에 관한 발광 소자를 이용한 다른 발광 장치의 구성을 모식적으로 나타내는 평면도이다.
도 9b는 도 9a에 있어서의 A－A＇선을 따른 단면도이다.
도 10a는 본 발명의 일 실시형태에 관한 도 9a의 발광 장치를 이용한 광원 유닛의 구성을 모식적으로 나타내는 평면도이다.
도 10b는 도 10a에 있어서의 A－A＇선을 따른 단면도이다.
도 11a는 본 발명의 일 실시형태에 관한 도 9a의 발광 장치를 이용한 다른 광원 유닛의 구성을 모식적으로 나타내는 평면도이다.
도 11b는 도 11a에 있어서의 A－A＇선을 따른 단면도이다.
이하의 설명에서는, 필요에 따라 특정 방향이나 위치를 나타내는 용어(예를 들면,「위」,「아래」,「오른쪽」,「왼쪽」및 이러한 용어를 포함하는 다른 용어)를 사용한다. 이러한 용어의 사용은 도면을 참조한 발명의 이해를 용이하게 하기 위한 것으로, 이러한 용어의 의미에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다. 복수의 도면에 나타내는 동일 부호는 동일한 부분 또는 부재를 나타낸다. 발명을 이해하기 쉽게 하기 위해서, 복수의 실시형태에 대해 설명하지만, 이러한 실시형태는 각각 독립한 것은 아니며, 공유할 수 있는 곳은 다른 실시형태의 설명을 적용한다.
실시형태 1：발광 소자
본 실시형태의 발광 소자(10)는, 도 1a에 나타내는 바와 같이, 평면 형상이 육각형이다. 발광 소자(10)는, 도 1a 및 도 1b에 나타내는 바와 같이, n측 반도체층(2n)과, n측 반도체층(2n) 위에 설치된 p측 반도체층(3p)과, p측 반도체층(3p)에 있어서 특정한 위치에 설치된 복수의 구멍(6)과, p측 반도체층(3p)에 접하여 설치된 제1 p전극(4p)과, 제1 p전극(4p) 위에 있으며 복수의 구멍(6)이 배치되어 있지 않은 각부(R1, R3 및 R5)에 각각 설치된 제2 p전극(5p)과, 복수의 구멍(6)을 거쳐서 n측 반도체층(2n)과 전기적으로 접속된 n전극(7n)을 구비한다. 복수의 구멍(6)은, 평면에서 볼 때 p측 반도체층의 서로 대각의 위치에 있는 3개의 각부, 예를 들면, 도 1a에 있어서의 R1, R3 및 R5를 제외한 영역(바꾸어 말하면, 도 1a에 있어서 각부(R2, R4, R6), 각 변에 인접하는 영역 및 이들보다도 내측의 영역)에 설치되어 있다.
발광 소자(10)는, 외부와 접속되는 제2 p전극(5p)이, p측 반도체층(3p)에 있어서의 서로 대각의 위치에 있는 3개의 각부의 영역 위에 배치된다. 한편, 이 제2 p전극이 배치된 3개의 각부(R1, R3 및 R5)를 제외한 영역에 복수의 구멍(6)이 설치됨과 함께, 복수의 구멍(6)을 거쳐서 n전극(7n)이 n측 반도체층(2n)과 전기적으로 접속된다. 이에 의해, 반도체층에 공급되는 전류 중, 제2 p전극(5p)이 배치된 각부(R1, R3, R5)에 공급되는 전류가 억제되는 한편으로, 이들 각부 이외의 영역, 즉 복수의 구멍(6)이 배치된 p측 반도체층의 변에 인접하는 영역, 및 각부(R1, R3, R5)보다도 내측의 영역에 공급되는 전류를 증가시킬 수 있다. 그 결과, 발광 소자(10)의 각부(R1, R3, R5) 및 그 주변의 영역에 있어서의 발광을 최소한으로 하고, 그 이외의 발광 소자(10)의 상면(특히, 각부(R1, R3, R5)에 둘러싸인 내측의 영역)으로부터의 광 취출을 한층 더 향상시킬 수 있다.
이와 같은 발광 소자(10)의 평면 형상은, 정육각형인 것이 바람직하지만, 6개의 각부의 각도가, 120도±5도 정도 변동하는 것도 허용된다. 육각형을 구성하는 각 변은, 통상 직선이지만, 반도체층의 가공 정밀도 등에 따라 다소 만곡 또는 굴곡되어 있어도 좋다. 따라서, 발광 소자의 평면 형상은, 이를 고려하여, 정육각형 및 이에 근사한 형상도 포함한다.
이러한 평면 형상이 육각형인 발광 소자는, 예를 들면, 한 변이 300~2000㎛ 정도의 길이를 들 수 있다. 바꾸어 말하면, 가장 먼 위치에 있는 각부를 연결하는 대각선이 600~4000㎛ 정도의 길이를 들 수 있다. 또 바꾸어 말하면, 발광 소자의 평면적은, 0.2~10㎟ 정도를 들 수 있다.
(반도체층)
반도체층은, 적어도 n측 반도체층(2n)과 p측 반도체층(3p)을 포함한다. 또한, 이들 사이에 활성층을 포함하는 것이 바람직하다. n측 반도체층(2n) 및/또는 p측 반도체층(3p)은, 발광 소자의 평면 형상을 육각형으로 하기 위해서, 그 외주의 평면 형상이 육각형인 것이 바람직하다. 다만, n측 반도체층(2n) 및/또는 p측 반도체층(3p)은, 외주의 일부 및/또는 내측에 있어서, 막 두께 방향의 일부 또는 전부에 있어서 제거된 부분이 존재하여도 좋다. 또한, 발광 영역(본 실시형태에서는 활성층이 이에 상당함)을 기준으로 하여, n전극이 접속되는 측의 반도체가 n측 반도체층(2n)이며, p 전극이 접속되는 측의 반도체가 p측 반도체층(3p)이다.
이들 n측 반도체층, 활성층 및 p측 반도체층으로서는, 예를 들면, InXAlYGa1 -X-YN(0≤≤X, 0≤≤Y, X＋Y＜1)로 나타내는 질화물 반도체를 이용할 수 있다. 반도체층을 구성하는 각 층의 막 두께 및 층 구조는, 해당 분야에서 공지된 것을 이용할 수 있다.
반도체층은, 반도체 성장용 기판 위에 형성되어 있다. 반도체층에 질화물 반도체를 이용하는 경우는, 사파이어(Al2O3)로 이루어진 기판을 이용할 수 있다.
(구멍)
복수의 구멍(6)은, 평면에서 볼 때, p측 반도체층의 서로 대각의 위치에 있는 3개의 각부를 제외한 영역에 설치되며, n측 반도체층을 노출시킨다.
여기서, 서로 대각의 위치에 있는 각부란, 서로 인접하지 않으며, 서로 마주 보는 위치에 있는 것을 의미한다. 또한, 서로 대각의 위치에 있는 3개의 각부란, 평면 형상이 육각형인 p측 반도체층의 경우에는, 1개 걸러서의 3개의 각부를 가리킨다.
구멍(6)은, 이 서로 대각의 위치에 있는 3개의 각부를 제외한 영역에 설치되어 있으면, p측 반도체층의 어느 영역에 형성되어 있어도 좋다. 바꾸어 말하면, 1개 걸러서의 3개의 각부에만 형성되어 있지 않으면, 1개 걸러서의 3개의 각부를 포함한 4개의 각부에 형성되어 있지 않아도 좋고, 1개 걸러서의 3개의 각부를 포함한 5개의 각부에 형성되어 있지 않아도 좋고, 모든 각부에 형성되어 있지 않아도 좋다. 이들 어느 경우도, 각부 이외의 p측 반도체층의 영역, 특히, 적어도 3개의 각부에 둘러싸이는 내측의 영역에 구멍이 설치되어 있는 것이 바람직하고, 발광 소자의 상면으로부터 취출되는 광을 증가시킬 수 있다.
예를 들면, 도 7의 A에 나타내는 발광 소자(A)에 있어서, 구멍(6)은, 1개 걸러서의 3개의 각부인 R2, R4 및 R6로 나타내는 3개의 각부에 형성되어 있고, 서로 대각의 위치에 있는 R1, R3 및 R5로 나타내는 3개의 각부에 형성되어 있지 않다. 도 7의 B에 나타내는 발광 소자(B)에 있어서, 구멍(6)은, 서로 대각의 위치에 있는 R1, R3 및 R5로 나타내는 3개의 각부에 더하여, R2로 나타내는 각부에도 형성되지 않고, R4와 R6로 나타내는 2개의 각부에는 형성되어 있다. 도 7의 C에 나타내는 발광 소자(C)에 있어서, 구멍(6)은, 서로 대각의 위치에 있는 R1, R3, R4 및 R6로 나타내는 각부에는 형성되지 않고, R2와 R5로 나타내는 2개의 각부에는 형성되어 있다. 도 7의 D에 나타내는 발광 소자(D)에 있어서, 구멍(6)은, R6로 나타내는 1개의 각부에는 형성되어 있지만, 서로 대각의 위치에 있는 R1, R3 및 R5로 나타내는 3개의 각부에 더하여, R2 및 R4로 나타내는 2개의 각부에는 형성되어 있지 않다. 다만, 여기서는, 구멍(6)이 형성되어 있는 각부는, R1에서 R6 중 어느 것이라도 좋다. 또한, 도 7의 E에 나타내는 발광 소자(E)에 있어서, 구멍(6)은, 서로 대각의 위치에 있는 R1, R3 및 R5로 나타내는 3개의 각부를 포함한 어느 각부에도 형성되어 있지 않다.
본원 명세서에 있어서, 각부란, 상술한 바와 같이, 평면에서 볼 때, 발광 소자 및/또는 n측 반도체층 및/또는 p측 반도체층의 외연을 구성하는 2개의 선이, 120도±5도로 교차하고, 그 2개의 선을 2변으로 하여 형성되는 부채꼴(扇形)의 영역(도 1b 중, 7ni 참조)을 가리킨다. 다만, 그 부채꼴의 영역을 포함하는 한, 약간 내측을 향해서 연장하는 부위가 포함된 영역(도 2 중, 27n 및 도 4b 중, 47ni 참조)이어도 좋다. 그 2개의 선은, 육각형을 형성하는 변의 1/3 정도 이하의 길이로 하는 것이 바람직하고, 1/4 정도 이하의 길이로 하는 것이 보다 바람직하다.
상술한 바와 같이, 구멍(6)은, n측 반도체층을 노출시키는 구멍이다. 구멍에 의해 노출되는 복수의 n측 반도체층은, 후술하는 n전극에 의해 일체적으로 n측 반도체층과 전기적으로 접속하기 위해 이용할 수 있다.
구멍의 수, 크기, 형상, 위치는, 의도하는 발광 소자의 크기, 형상, 접속 상태 등에 따라 적절히 설정할 수 있다.
구멍은, 모두가 같은 크기, 같은 형상으로 배열되어 있는 것이 보다 바람직하다. 이에 의해, 전류의 공급량의 균일화를 실현할 수 있다. 그 결과, 발광 소자 전체로서, 발광 강도를 균일화하고, 휘도 불균일을 억제할 수 있다.
구멍의 형상은, 평면에서 볼 때 원 또는 타원, 삼각형, 직사각형, 육각형 등의 다각형 등을 들 수 있고, 그 중에서도, 원형 또는 타원형이 바람직하다. 구멍의 크기는, 반도체층의 크기, 요구되는 발광 소자의 출력, 휘도 등에 따라 적절히 조정할 수 있다. 구멍은, 예를 들면, 직경(한 변)이 수십~수백 ㎛ 정도의 길이가 바람직하다. 다른 관점에서, 직경이, 반도체층의 한 변의 1/20~1/5 정도의 길이인 것이 바람직하다. 또 다른 관점에서, 예를 들면, 구멍에 점해지는 총평면적에 따라 적절히 조정할 수 있다. 구체적으로는, 총평면적이, 상술한 발광 소자의 평면적에 대하여, 1/100~1/20 정도를 들 수 있다. 바꾸어 말하면, 2000㎛2~0.5㎟ 정도를 들 수 있다. 구멍의 수는, 예를 들면, 2~100개 정도를 들 수 있고, 4~80개 정도가 바람직하다.
구멍은, 예를 들면 도 1a에 나타낸 바와 같이, 평면에서 볼 때 p측 반도체층의 변을 따라 복수 나란히 배치하고 있는 것이 바람직하다. 이 경우, 인접하는 구멍끼리를 등간격으로 배치하고 있는 것이 보다 바람직하다. 다만, 일부의 구멍 사이에서, 그 간격이 달리 되어 있어도 좋다. 여기서, 등간격이란, 구멍끼리가 모두 같은 간격으로 배치되어 있는 것뿐만 아니라, 그러한 간격은 ±5% 정도의 범위 내에서의 차이가 허용되는 것을 의미한다. 구멍 사이의 최단 거리(이하, 구멍의 중심간 거리)는, 예를 들면, 구멍의 크기(예를 들면, 직경)의 2~8배 정도를 들 수 있고, 4~6배 정도의 거리가 바람직하다. 구체적으로는, 직경 50㎛ 정도의 구멍을 p측 반도체층이 갖는 경우, 최단 거리는, 100~400㎛ 정도를 들 수 있고, 200~300㎛ 정도가 바람직하다.
이러한 구멍의 배치에 의해, n측 반도체층에 주입되는 전류를 제어하여, 발광 효율의 개선을 도모할 수 있다.
(제1 p전극, 제2 p전극 및 n전극)
발광 소자는, 적어도 제1 p전극(4)과, 제2 p전극(5)과, n전극(7)을 포함한다.
이들 전극은, 예를 들면, Ag, Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Al 및 Cu 등의 금속 또는 이들의 합금에 의해 형성해도 좋고, 또한 예를 들면, Zn, In, Sn, Ga 및 Mg를 포함하는 군으로부터 선택되는 적어도 1종의 원소를 포함한 투광성 도전막 등의 단층막 또는 적층막에 의해 형성해도 좋다. 투광성 도전막으로서는, 예를 들면, ITO, ZnO, IZO, GZO, In2O3 및 SnO2 등을 들 수 있다.
제1 p전극(4)은, p측 반도체층 위에 있어서, p측 반도체층에 접하여 설치되어 있다. 제1 p전극은 오믹 전극층이지만, 예를 들면 광반사 전극층으로서 기능시킬 수도 있다. 그 때문에, 제1 p전극은, p측 반도체층과의 접촉 면적이 클수록 바람직하고, 예를 들면, 반도체층의 평면적의 50% 이상, 60% 이상, 70% 이상으로 형성되어 있는 것이 보다 바람직하고, 상술한 각부를 포함하는 대략 전면(全面)에 형성되어 있는 것이 보다 바람직하다.
광반사 전극층으로서는, Ag 또는 Ag합금 등을 갖는 층(Ag함유층)에 의해 형성할 수 있다. Ag 또는 Ag합금에 의한 층은, 반도체층에 접촉하여 또는 반도체층에 가장 가까운 위치에 배치되어 있는 것이 바람직하다. Ag합금으로서는, 해당 분야에서 공지의 재료 중 어느 것을 이용해도 좋다. 광반사 전극층의 두께는, 특히 한정되는 것은 아니고, 반도체층으로부터 출사되는 광을 효과적으로 반사하는 것이 가능한 두께, 예를 들면, 20㎚~1㎛ 정도를 들 수 있다. Ag의 마이그레이션(migration)을 방지하기 위해, 그 상면(바람직하게는, 상면 및 측면)을 피복하는 추가의 도전층 또는 절연층이 배치되어 있는 것이 바람직하다.
이와 같은 추가의 도전층은, 상술한 전극 재료로서 열거된 금속 또는 이들의 합금으로 이루어지는 단층막이나 적층막에 의해 형성할 수 있다. 예를 들면, Al, Cu 또는 Ni 등의 금속을 적어도 함유하는 단층막이나, Ni/Ti/Ru 또는 Ni/Ti/Pt 등의 적층막을 들 수 있다. 또한, 도전층의 두께는, 효과적으로 Ag의 마이그레이션을 방지하기 위해, 수백 ㎚~수 ㎛ 정도를 들 수 있다.
또한, 추가의 절연층은, 예를 들면, 광반사 전극층의 상면에서 부분적으로 개구하고, 또한 광반사 전극층의 측면을 피복하도록, SiN 또는 SiO2 등의 절연층을 형성함으로써, Ag의 마이그레이션을 방지할 수 있다. 또한, 절연층은, 단층막 또는 적층막 중 어느 것이어도 좋다.
오믹 전극층으로서는, 상술한 투광성 도전막으로 이루어지는 단층막 또는 적층막을 들 수 있다.
제2 p전극은, 제1 p전극 위이며, 평면에서 볼 때 각부에 배치되어 있다. 다만, 제2 p전극은, 구멍이 배치되어 있는 영역에는 배치되어 있지 않다. 제2 p전극은, 상술한 바와 같이, 구멍이 배치되어 있지 않은, 서로 대각의 위치에 있는 3개의 각부에 배치된다. 다만, 제2 p전극은, 이들 서로 대각의 위치에 있는 3개의 각부에 배치되는 한, 나아가 구멍이 배치되어 있지 않은 각부에 배치되어 있어도 좋다.
즉, 제2 p전극은, 발광 소자의 6개의 각부 중에서, 3개 이상의 각부에 배치되는 것이 바람직하다. 제2 p전극이 3개의 각부에 배치되는 경우는, 도 7의 A에 나타내는 바와 같이, 서로 인접하지 않는 3개의 각부, 바꾸어 말하면, 서로 대각의 위치에 있는 3개의 각부에 배치되는 것이 바람직하다. 제2 p전극이 4개의 각부에 배치되는 경우에는, 도 7의 B에 나타내는 바와 같이, 서로 대각의 위치에 있는 3개의 각부에 더하여, 임의의 하나의 각부에 배치되는 것이 바람직하다. 제2 p전극이 5개 또는 6개의 각부에 배치되는 경우에는, 도 7의 D 및 도 7의 E에 나타내는 바와 같이, 어느 각부에 배치하여도 좋으며, 제2 p전극이 배치되지 않는 2개의 각부가 서로 인접하지 않도록 배치되는 것이 바람직하다(도 7의 B 및 도 7의 C 참조). 그 중에서도, 제2 p전극은, 전류밀도분포의 균일성이 우수한, 서로 인접하지 않는 3개의 각부 또는 6개의 각부에 배치되는 것이 보다 바람직하고, 특히 6개의 각부에 배치된 경우, 각부에 둘러싸인 내측의 영역으로부터의 광 취출을 한층 더 향상시킬 수 있으므로 바람직하다.
제2 p전극은, 예를 들면, 평면에서 볼 때, 각부, 즉, 120도±5도로 2개의 선이 교차하고, 그 2개의 선을 2변으로 하여 형성되는 부채꼴, 이에 근사하는 형상 또는 이들 형상을 포함한 형상(이하 「부채꼴 등」이라고 기재하는 일이 있음)을 갖는 것이 바람직하다. 2개의 선은, 육각형을 형성하는 변의 40% 이하의 길이로 하는 것을 들 수 있고, 35% 정도 이하, 30% 정도 이하, 25% 정도 이하, 20% 정도 이하, 15% 정도 이하가 바람직하다. 바꾸어 말하면, 30~300㎛ 정도의 한 변 또는 100~300㎛ 정도의 한 변을 갖는 부채꼴 등의 형상을 들 수 있다.
n전극은, 제1 p전극 위에 설치되어 있다. n전극은, 제2 p전극 위에 설치되지 않고, 평면에서 볼 때 제2 p전극과 이간하여 배치되어 있다. 또한, n전극은, 상술한 복수의 구멍을 통해서 n측 반도체층과 전기적으로 접속되어 있다. n전극은, 복수로 분할되어 있어도 좋지만, 실장할 때의 접속 영역을 넓혀 전류를 균일하게 공급할 수 있도록, 1개의 n전극이, 복수의 구멍을 통해서 n측 반도체층에 접속되어 있는 것이 바람직하다.
제2 p전극 및/또는 n전극은, 구체적으로는, 반도체층 측으로부터 Ti/Rh/Au, Ti/Pt/Au, W/Pt/Au, Rh/Pt/Au, Ni/Pt/Au, Al－Cu합금/Ti/Pt/Au, Al－Si－Cu합금/Ti/Pt/Au, Ti/Rh, Ti/Rh/Ti/Pt/Au, Ag/Ni/Ti/Pt, Ti/ASC/Ti/Rt/Au(여기서, ASC란, Al/Si/Cu합금이다) 등에 의해 형성할 수 있다. 또한, 이러한 적층 구조의 반도체층 측에, 상술한 투광성 도전막이 배치되어 있어도 좋다.
n전극은, 상술한 p측 반도체층에 설치된 구멍의 저면인 n측 반도체층의 노출면의 일부로부터, 구멍의 측면(활성층 및 p측 반도체층의 측면), p측 반도체층 위에 이르는 영역에 배치된 절연막을 거쳐서, 구멍 내로부터 p측 반도체층 위에 걸쳐서 배치되어 있는 것이 바람직하다. 여기서의 절연막은, 해당 분야에서 공지의 재료막을, 단층막 또는 적층막으로, 전기적인 절연성을 확보할 수 있는 두께로 이용하는 것이 바람직하다.
n전극은, 평면에서 볼 때, 일부 또는 전부가, n측 반도체층보다 약간 작아도, 동등하여도, 약간 커도 좋다. 또한, n전극은, 평면에서 볼 때 제2 p전극과 이간하도록 부채꼴 등에 대응하는 개구를 갖는 것이 바람직하다.
또한, n전극 및 제2 p전극과, n측 반도체층 및 p측 반도체층과의 각각의 사이에, 유전체 다층막, 예를 들면 DBR(분포 브래그 반사기)막이 포함되어 있어도 좋다.
실시형태 2：발광 소자
이 실시형태 2에서는, 발광 소자에 있어서의 복수의 구멍(6)의 위치와, 제2 p전극의 위치가 일부 다른 것을 제외하고는, 실질적으로 실시형태 1의 발광 소자와 마찬가지의 구성을 갖는다.
(구멍)
이 발광 소자에서는, 복수의 구멍은, 도 7의 F에 나타내는 바와 같이, 평면에서 볼 때 p측 반도체층의 가장 먼 위치에 있는 2개의 각부, 예를 들면, 도 7의 F에 있어서의 R1과 R4를 제외한 영역에 설치되고, n측 반도체층을 노출시킨다.
여기서, 가장 먼 위치에 있는 2개의 각부란, 최장의 대각선의 양단에 배치되는 각부를 의미한다.
구멍(6)은, 이 가장 먼 위치에 있는 2개의 각부를 제외한 영역에 설치되어 있으면, p측 반도체층의 어느 영역에 형성되어 있어도 좋다. 바꾸어 말하면, 이 가장 먼 위치에 있는 2개의 각부에만 형성되어 있지 않으면, 이 2개의 각부 중 어느 것에 인접하는 각부에 형성되어 있지 않아도 좋고, 이 가장 먼 위치에 있는 2개의 각부를 포함하는 5개의 각부에 형성되어 있지 않아도 좋고, 모든 각부에 형성되어 있지 않아도 좋다. 이들 어느 경우도, 각부 이외의 p측 반도체층의 영역, 특히, 적어도 2개의 각부 사이에 끼이는 내측의 영역에 구멍이 설치되어 있는 것이 바람직하고, 발광 소자의 상면(특히, 2개의 각부 사이에 끼이는 내측의 영역)으로부터 취출되는 광을 증가시킬 수 있다.
예를 들면, 도 7의 F에 나타내는 발광 소자 F에 있어서, 구멍(6)은, 가장 먼 위치에 있는 R2 및 R5로 나타내는 2개의 각부에 형성되지 않으며, R1, R3, R4 및 R6로 나타내는 4개의 각부에는 형성되어 있다. 또한, 도 7의 B에 나타내는 발광 소자 B에 있어서, 구멍(6)은, 가장 먼 위치에 있는 R2 및 R5로 나타내는 2개의 각부에 더하여, R1 및 R3로 나타내는 각부에도 형성되지 않고, R4와 R6로 나타내는 2개의 각부에는 형성되어 있다. 또한, 도 7의 C에 나타내는 발광 소자 C에 있어서, 구멍(6)은, 가장 먼 위치에 있는 R3 및 R6로 나타내는 2개의 각부에 더하여, R1 및 R4로 나타내는 각부에도 형성되지 않고, R2와 R5로 나타내는 2개의 각부에는 형성되어 있다. 또한, 도 7의 D에 나타내는 발광 소자 D에 있어서, 구멍(6)은, R6로 나타내는 1개의 각부에는 형성되어 있지만, 가장 먼 위치에 있는 R2 및 R5 또는 R1 및 R4로 나타내는 4개의 각부에 더하여 R3로 나타내는 각부에는 형성되어 있지 않다. 다만, 여기서는, 구멍(6)이 형성되어 있는 각부는, R1에서 R6 중 어느 것이라도 좋다. 또한, 도 7의 E에 나타내는 발광 소자 E에 있어서, 구멍(6)은, 가장 먼 위치에 있는 R2 및 R5, R1 및 R4 또는 R3 및 R6로 나타내는 6개의 각부를 포함한 어느 각부에도 형성되어 있지 않다.
(제2 p전극)
제2 p전극은, 제1 p전극 위에 있어서, 각부에 배치되어 있다. 다만, 제2 p전극은, 구멍이 배치되어 있는 영역에는 배치되어 있지 않다. 제2 p전극은, 상술한 바와 같이, 구멍이 배치되어 있지 않은, 가장 먼 위치에 있는 2개의 각부에 배치된다. 다만, 제2 p전극은, 가장 먼 위치에 있는 2개의 각부에 배치되는 한, 또한, 구멍이 배치되어 있지 않은 각부에 배치되어 있어도 좋다.
즉, 제2 p전극은, 발광 소자의 6개의 각부 중, 2개 이상의 각부에 배치되는 것이 바람직하다. 제2 p전극이 2개의 각부에 배치되는 경우는, 도 7의 F에 나타내는 바와 같이, 가장 먼 위치에 있는 2개의 각부에 배치되는 것이 바람직하다. 제2 p전극이 4개의 각부에 배치되는 경우에는, 도 7의 B 및 도 7의 C에 나타내는 바와 같이, 가장 먼 위치에 있는 2개의 각부에 더하여, 이 2개의 각부 중 어느 것에 인접하는 각부의 임의의 2개의 각부에 배치되는 것이 바람직하다. 즉, 제2 p전극이 배치되지 않는 2개의 각부가 서로 인접하지 않도록, 제2 p전극이 배치되는 것이 바람직하다. 제2 p전극이 5개 또는 6개의 각부에 배치되는 경우에는, 도 7의 D 및 도 7의 E에 나타내는 바와 같이, 어느 각부에 배치하여도 좋다. 그 중에서도, 제2 p전극은, 6개의 각부에 배치되는 것이 보다 바람직하다.
이상의 구성을 갖는 실시형태 2의 발광 소자는, 제2 p전극이 배치된 영역에 있어서의 각부 및 그 주변 영역에 있어서의 발광을 최소한으로 하고, 발광 소자의 상면으로부터의 광 취출을 한층 더 향상시킬 수 있다.
실시형태 3:발광 장치
본 발명의 일 실시형태의 발광 장치는, 도 8a 및 도 8b에 나타내는 바와 같이, 상술한 발광 소자(70)와, 발광 소자(70)가 설치되는 기체(80)와, 발광 소자를 덮는 반구상의 투광성 부재(90)를 구비한다.
또한, 이 발광 장치에 있어서는, 임의로, 발광 소자 등의 측면, 상면 또는 하면 등(또한, 기체의 측면, 상면 또는 하면 등)에, 광반사성, 투광성, 차광성, 파장 변환성 등을 갖는 기능성 부재를 배치하고 있어도 좋다. 예를 들면, 발광 소자의 측면 및 상면에, 형광체층을 전착(電着), 스프레이 등에 의해 형성해도 좋다. 또한, 투광성 부재(90)를 더 덮는 광학 부재(예를 들면, 렌즈)를 배치하여도 좋다.
(기체)
기체는, 예를 들면, 금속, 세라믹, 수지, 유전체, 펄프, 유리, 종이 또는 이들의 복합 재료(예를 들면, 복합 수지), 혹은 이들 재료와 도전 재료(예를 들면, 금속, 카본 등)와의 복합 재료 등으로 이루어지는 기재의 표면에, 임의로 내부 및/또는 이면에, 복수의 배선 패턴을 갖는다.
배선 패턴은, 발광 소자에게 전류를 공급할 수 있는 것이면 좋고, 해당 분야에서 통상 이용되고 있는 재료, 두께, 형상 등으로 형성되어 있다. 또한, 배선 패턴은, 발광 소자의 전극(제2 p전극 및 n전극)과 접속되는 정부(正負) 한 쌍의 패턴을 포함하는 것이면, 정부 한 쌍의 패턴과는 독립하여 배치된 다른 패턴을 갖고 있어도 좋다.
또한, 기체에의 발광 소자의 실장은, 예를 들면, 범프, 땜납 등의 접합 부재에 의해 행하는 것이 바람직하다. 접합 부재는, 해당 분야에서 공지의 재료 중 어느 것이라도 이용할 수 있다.
(투광성 부재)
투광성 부재는, 발광 소자를 피복하는 것이며, 렌즈로서의 역할도 한다. 그러므로, 반구 형상인 것이 바람직하다. 다만, 이 반구 형상은, 엄밀한 구, 엄밀한 절반이 아니어도 되며, 편구(扁球), 장구(長球), 란형(卵型), 방추 형상 등의 일부의 절단체 등이어도 좋다.
투광성 부재는, 유리 등에 의해 형성되어 있어도 좋지만, 수지에 의해 형성되어 있는 것이 바람직하다. 수지로서는, 열경화성 수지, 열가소성 수지, 이들의 변성 수지 또는 이들 수지를 1종 이상 포함하는 하이브리드(hybrid) 수지 등등을 들 수 있다.
(기능성 부재)
기능성 부재로서는, 예를 들면, 렌즈, 형광체층 등, 여러 가지 기능을 부가할 수 있는 부재를 들 수 있다. 기능성 부재는, 1개의 발광 소자에 대해서 1개 또는 복수 배치하여도 좋고, 복수의 발광 소자에 대하여 1개 배치하여도 좋다.
렌즈로서는, 예를 들면, 오목 볼록 렌즈, 프레넬 렌즈 등을 들 수 있다. 이들 렌즈는, 해당 분야에서 공지의 재료에 의해서, 공지의 제조 방법에 따라 제조한 것을 이용할 수 있다. 렌즈는, 광확산재 등이 함유되어 있어도 좋다. 광확산재로서는, 유리 섬유, 월라스토나이트 등의 섬유상 필러, 질화알루미늄, 카본 등의 무기 필러, 실리카, 산화티탄, 산화지르코늄, 산화마그네슘, 유리, 형광체의 결정 또는 소결체, 형광체와 무기물의 결합재와의 소결체 등을 들 수 있다.
렌즈의 광입사면 및/또는 광출사면에는, 보호막, 반사막, 반사 방지막 등이 형성되어 있어도 좋다. 반사 방지막으로서는, 이산화규소와, 이산화지르코늄으로 이루어지는 4층 구조의 것 등이 적용될 수 있다.
형광체는, 해당 분야에서 공지의 것을 사용할 수 있다. 예를 들면, 세륨으로 활성화된 이트륨·알루미늄·가넷(YAG)계 형광체, 세륨으로 활성화된 루테튬·알루미늄·가넷(LAG), 유로퓸 및/또는 크롬으로 활성화된 질소함유알루미늄규산칼슘(CaO－Al2O3－SiO2)계 형광체, 유로퓸으로 활성화된 실리게이트((Sr, Ba)2SiO4)계 형광체, β 사이앨론 형광체, CASN계 또는 SCASN계 형광체 등의 질화물계 형광체, KSF계 형광체(K2SiF6：Mn), 황화물계 형광체, 이른바 나노크리스탈, 양자점으로 칭해지는 발광 물질이어도 좋다. 발광 물질로서는, 반도체 재료, 예를 들면, II－VI족, III－V족, IV－VI족 반도체, 구체적으로는, CdSe, 코어 쉘 형의 CdSxSe1 -x/ZnS, GaP 등의 나노 사이즈의 고분산 입자를 들 수 있다. 형광체는 1종 또는 2종 이상을 조합하여 이용할 수 있다.
근년의 발광 장치의 소형화, 또한 발광 소자를 피복하는 투광성 부재의 소형화에 수반하여, 투광성 부재의 표면이 발광 소자에 근접한 결과, 투광성 부재에 의한 렌즈 효과를 얻지 못하고 발광 장치의 측방으로 그대로 빠져나가는 광이 증대하고, 발광 장치의 상방으로부터 취출되는 광을 소망한 효율로 얻을 수 없는 것이 염려된다. 이에 대해서, 본 실시형태와 같이, 평면 형상이 육각형인 발광 소자를 투광성 부재로 피복하는 경우, 같은 평면적을 갖는 평면 형상이 사각형인 발광 소자와 비교하여, 발광 소자와 투광성 부재의 표면과의 거리를 보다 확보할 수 있다. 따라서, 투광성 부재에 의한 렌즈 효과를 유효하게 이용할 수 있다. 또한, 본 실시형태에 관한 발광 소자는, 그 각부에 있어서의 발광을 억제하는 구조, 바꾸어 말하면, 각부에 있어서의 반도체층에의 전류 공급을 억제하는 대신에, 그 각부 이외의 영역에 공급되는 전류를 증가시키는 구조를 갖는다. 이에 의해, 투광성 부재의 표면에 근접하기 쉬운 발광 소자의 각부로부터 발광 장치의 측방으로 그대로 빠져나가는 광을 저감하여, 투광성 부재에 의한 렌즈 효과를 보다 유효하게 이용하고 발광 장치의 상방으로 광을 효율 좋게 취출할 수 있다.
이하, 발광 소자 및 이를 이용한 발광 장치의 실시예를 도면에 기초하여 상세하게 설명한다.
실시예 1：발광 소자
이 실시예의 발광 소자(10)는, 도 1a 내지 도 1d에 나타내는 바와 같이, 평면 형상이 육각형이다. 이러한 발광 소자(10)는, n측 반도체층(2n) 및 p측 반도체층(3p)과, 제1 p전극(4p), 제2 p전극(5p) 및 n전극(7n)을 구비한다. 발광 소자(10)의 한 변 길이는 약 1.2㎜이다.
반도체층은, 육각형의 사파이어 기판(8) 위에, n측 반도체층(2n), 활성층(Ac), p측 반도체층(3p)이 이 순서로 적층되어 구성되어 있다. 반도체층은, 그 최외주에 있어서, p측 반도체층(3p) 및 활성층(Ac)의 일부가 제거되어 n측 반도체층(2n)을 노출시킨 영역을 갖고 있다.
p측 반도체층(3p)은, 복수의 구멍(6)을 갖고 있다. 구멍(6)에 있어서는, 그 하방에 존재하는 활성층(Ac)도 제거되어, n측 반도체층(2n)을 노출시키고 있다. 다만, 여기서의 p측 반도체층(3p)은, 육각형의 서로 인접하지 않는 3개의 각부 및 그 주변에는, 구멍이 배치되지 않고, 이러한 각부 및 그 주변을 제외한 영역에 있어서, 복수의 구멍(6)을 갖고 있다.
구멍(6)은, 대략 원형이며, 그 직경이 약 27㎛이며, 예를 들면, 58개 형성되어 있다. 구멍(6)은, 평면에서 볼 때, 육각형의 변에 대하여 거의 평행으로 병렬되어 있고, 그 중심간 거리는 약 300㎛이다. 구멍(6)의 총면적은, 반도체층의 평면적의 0.92% 정도이며, 약 33000㎛2이다.
p측 반도체층(3p)에 접하여, 복수의 구멍(6)을 제외한 대략 전면에, 제1 p전극(4p)이 배치되어 있다. 여기서 대략 전면이란, p측 반도체층(3p)의 상면에 있어서의 외연 및 구멍(6) 근방인 내연 이외의 영역을 말한다. 예를 들면, 제1 p전극(4p)은, p측 반도체층(3p)의 상면 중 90% 이상의 면에 설치되어 있는 것이 바람직하다. 제1 p전극(4p)은, p측 반도체층(3p) 위의 대략 전면에 형성된, Ag함유층과, 이 Ag함유층의 상면을 피복하는 층과, 또한 Ag함유층의 상면의 일부 및 측면을 피복하는 SiN으로 이루어지는 절연층(4a)을 갖는다. Ag함유층을 피복하는 층은, 반도체층 측으로부터 Ni층, Ti층 및 Pt층의 적층막에 의해 형성되어 있다. 이러한 적층 구조에 의해, 활성층(Ac)으로부터 출사되는 광을 사파이어 기판(8) 측으로 반사할 수 있어서, 광 취출 효율을 향상시킬 수 있다. 또한, Ag함유층을 피복하는 층 및 절연층(4a)에 의해, Ag의 마이그레이션을 효과적으로 방지할 수 있다.
제1 p전극(4p) 위에 있으며, 상술한 구멍(6)이 배치되어 있지 않은 3개의 각부 및 그 주변을 포함한 영역에, 제2 p전극(5p)이 배치되어 있다. 제2 p전극(5p)은, 설치된 각부 및 그 주변을 포함한 영역을 구성하는 p측 반도체층(3p)의 2개의 변 중 일방에 실질적으로 평행한 2변을 갖는 부채꼴을 갖는다. 부채꼴의 2 변은, 각각, p측 반도체층(3p)의 한 변의 길이의 1/5 정도이며, 약 300㎛이다.
제1 p전극(4p) 위에는, 복수의 구멍(6)을 통해서 n측 반도체층(2n)에 전기적으로 접속된 n전극(7n)이 배치되어 있다. 도 1b에 있어서, n전극(7n)의 외주를 7no, 내주를 7ni로 나타내고 있다. 제1 p전극(4p)은, 제2 p전극(5p) 및 그 주변 이외의 제1 p전극(4p)의 상방에, SiO2로 이루어지는 절연막(9)을 거쳐 배치되어 있다. 절연막(9)은, 구멍(6)의 측면과, 노출된 n측 반도체층(2n)의 일부 영역(n측 반도체층(2n) 상면) 위에 배치되어 있다. 절연막(9)은, p측 반도체층(3p) 위에 배치된 제1 p전극(4p) 위의 일부 영역 위, 즉, 제1 p전극(4p)과 제2 p전극(5p)과의 접속 부위에 있어서, 제1 p전극(4p)의 상면을 노출하는 개구(9a)를 갖고 있다. 또한, 절연막(9)은, 발광 소자(10)의 최외주에 있어서, p측 반도체층(3p) 및 활성층(Ac)의 일부가 제거되어 노출된 n측 반도체층(2n)도 피복하고 있다.
제2 p전극(5p) 및 n전극(7n)은, 모두, 반도체층 측으로부터 Ti/Al－Si－Cu합금/Ti/Pt/Au의 적층막에 의해 형성되어 있다.
이와 같은 발광 소자(10)를 이용하여 발광 장치를 제조하는 경우, 도 1e 및 도 1f에 나타내는 바와 같이, 제2 p전극(5p)에 접속하는 범프 전극(BP)을, 각 제2 p전극(5p)에 대하여 1개, n전극(7n)에 접속하는 범프 전극(BP)을, 전면에 걸쳐 균일하게 복수개 형성한다. n전극(7n)에 접속하는 범프 전극(BP)은, 발광 소자(10)를 실장할 때의 과중 부하에 의해 절연막(9)이 파괴되지 않도록, 평면에서 볼 때 구멍(6)과 중첩하지 않는 위치에 형성하는 것이 바람직하다.
실시예 2：발광 소자
실시예 2의 발광 소자(20)는, 도 2에 나타내는 바와 같이, 제2 p전극(25p)이 부채꼴은 아니고, 부채꼴로부터 내측으로 약간 연장시킨 2개의 부위를 갖는 형상을 갖는 것을 제외하고는, 실시예 1의 발광 소자(10)와 실질적으로 마찬가지의 구성을 갖는다.
실시예 3：발광 소자
실시예 3의 발광 소자(30)는, 도 3에 나타내는 바와 같이, 부채꼴의 제2 p전극(5p)이 모든 각부 및 그 주변을 포함한 영역에 배치되어 있다. 이에 수반하여, p측 반도체층(3p)의 6개의 각부 및 그 주변을 포함한 영역에 구멍(6)이 배치되지 않고, 구멍의 수가 55개로 되어 있다. 따라서, 구멍(6)의 총면적은, 반도체층의 평면적의 0.87% 정도이며, 약 3100㎛2이다.
상술한 구성을 제외하고는, 실시예 1의 발광 소자(10)와 실질적으로 마찬가지의 구성을 갖는다.
실시예 4：발광 소자
실시예 4의 발광 소자(40)는, 도 4에 나타내는 바와 같이, 그 최외주에 있어서, p측 반도체층(3p) 및 활성층(Ac)의 일부가 제거되어 n측 반도체층(2n)을 노출시킨 영역을 갖고 있지만, 절연막(9)으로 피복되어 있지 않은 영역을 각부에 갖는다. 또한, 외측이 우묵하게 들어간 대략 부채꼴의 제2 p전극(45p)이, 모든 각부 및 그 주변을 포함한 영역에 배치되어 있다. 그리고, 제2 p전극(45p)이 배치된 각부에 있어서는, 절연막(9)으로 피복되어 있지 않은 영역에 있어서, n전극(7n)의 일부가 n측 반도체층(2n)과 접촉하여 전기적으로 접속되어 있다.
상술한 구성을 제외하고는, 실시예 3의 발광 소자(30)와 실질적으로 마찬가지의 구성을 갖는다.
＜발광 소자의 평가＞
실시예 1~3의 발광 소자(10, 20, 30)에 있어서의 전류밀도의 분포를, 유한 요소법을 이용한 시뮬레이션 소프트웨어에 의해 해석하였다. 그 결과를 도 5a 내지 도 5c에 각각 나타낸다. 도 5a 내지 도 5c에 있어서, 농담이 진할수록 전류 밀도가 높은 것을 나타낸다.
또한, 참고를 위해, 도 6의 A에 나타내는 바와 같이, 한 쌍의 대각선을 따라 제2 p전극(55)을 배치하는 이외, 발광 소자(10)와 실질적으로 마찬가지의 구성을 갖는 발광 소자(40)에 대하여도, 전류밀도의 분포를 해석하였다. 그 결과를, 도 6의 B에 나타낸다.
도 5a 내지 도 5c에 따르면, 발광 소자(10, 20, 30)는 모두, 제2 p전극(5)이 배치된 영역에 있어서의 전류밀도를, 반도체층의 변에 인접하는 영역 및 내측의 영역에 있어서의 전류밀도보다도 저감시킬 수 있음을 알았다.
특히, 발광 소자(20)에 있어서는, 발광 소자(10)보다도 제2 p전극(25)의 면적을 크게 하였던 것에 따라, 제2 p전극(25)이 배치된 각부에 있어서의 전류 밀도를 저감시킬 수 있는 한편, 내측의 영역, 특히 반도체층의 중앙 영역에 있어서 전류밀도를 향상시킬 수 있다.
또한, 발광 소자(30)에 있어서는, 제2 p전극(35)의 수를 6개로 늘렸던 것에 수반하여, 제2 p전극(35)이 배치된 각부에 있어서 전류 밀도를 저감시킬 수 있는 한편, 내측 전체에 있어서 보다 균일하게 전류밀도를 향상시킬 수 있다.
이러한 현상은, 발광 소자(50)에 있어서의 반도체층의 각부 및 외주 부분의 전류밀도분포보다도, 보다 현저하게, 전류밀도분포를 반도체층의 내측의 영역에 있어서 증대시킬 수 있었음을 나타낸다.
또한, 발광 소자(10, 20, 30)에 관해서, 전류 350mA의 전류를 인가한 순방향 전압 Vf를, 유한 요소법을 이용한 시뮬레이션에 의해 해석하였다. 그 결과를, 구멍의 개수, 구멍을 거쳐 n전극이 n측 반도체층과 접속된 영역의 총면적(n측 컨택트 영역의 면적), 제1 p전극의 면적(p측 컨택트 영역의 면적)과 함께 표 1에 나타낸다. 또한, n측 컨택트 영역 및 p측 컨택트 영역의 면적은, 모두 발광 소자(10)에 있어서의 면적을 100%로 하여 그 상대값을 나타낸다.
발광 소자(10) 발광 소자(20) 발광 소자(30)
순방향 전압 Vf(V) 0.344 0.333 0.332
구멍의 개수(개) 58 58 55
n측 컨택트 영역의 면적(%) 100 100 94.8
p측 컨택트 영역의 면적(%) 100 100 99.8
표 1에 나타내는 바와 같이, 발광 소자(10)에 대해서 발광 소자(20, 30)에서는, 각각 Vf값이 0.011V(약 3.1%), 0.012V(약 3.5%)만큼 저감되어 있는 것이 확인되었다. 발광 소자(20)는, 발광 소자(10)에 비하여 p측 컨택트 영역의 면적은 같지만, 제2 p전극의 면적이 크고, 제2 p전극 근방의 전류 집중이 완화되는 결과, Vf값이 저감하고 있다고 생각된다. 또한, 발광 소자(30)는, 발광 소자(10) 및 발광 소자(20)보다도, 제2 p전극의 수가 3개에서 6개로 늘어나서, 전류가 보다 균등하게 반도체층에 공급되기 때문에, Vf값이 저감하고 있다고 생각된다.
실시예 5：발광 장치
실시예 5의 발광 장치(60)는, 도 8a 및 도 8b에 나타내는 바와 같이, 실시형태 1의 발광 소자(10)와 마찬가지로 평면 형상이 육각형인 발광 소자(70)와, 표면에 정부 한 쌍의 배선 패턴(도시하지 않음)을 갖는 기체(80)를 구비한다.
발광 소자(70)는, 기체(80)에 페이스다운 실장되어 있으며, 발광 소자(70)의 n전극 및 p전극이, 접합 부재를 거쳐서 기체(80)의 배선 패턴에 접속되어 있다. 또한, 발광 소자(70)는, 실리콘 수지 등으로 이루어지는 반구상의 투광성 부재(90)에 의해 덮여 있다. 투광성 부재(90)는, 발광 소자(70)와 함께 기체(80)의 상면의 일부도 덮고 있다.
이와 같은 발광 장치는, 투광성 부재(90)에 의한 렌즈 효과를 보다 유효하게 이용하여 발광 장치의 상방으로 광을 효율 좋게 취출할 수 있다.
실시예 6：발광 장치
실시예 6의 발광 장치(61)는, 도 9a 및 도 9b에 나타내는 바와 같이, 실시형태 1의 발광 소자(10)와 마찬가지로 평면 형상이 육각형인 발광 소자(70)와, 표면에 정부 한 쌍의 배선 패턴(도시하지 않음)을 갖는 기체(80)를 구비한다. 발광 소자(70)는, 기체(80)에 페이스다운 실장되어 있고, 그 측면 및 광 취출면인 상면이, YAG 등으로 이루어지는 형광체층(92)에 의해 피복되어 있다. 또한, 형광체층(92)으로 피복된 발광 소자(70)의 표면은, 실리콘 수지 등으로 이루어지는 투광성 부재(91)에 의해 거의 사각형의 형상으로 덮여 있다.
이와 같은 발광 장치는, 형광체층(92)에 의한 파장 변환 효과를 이용하여, 임의의 색의 광을 효율 좋게 취출할 수 있다.
실시예 7：광원 유닛
실시예 7의 광원 유닛(65)은, 도 10a 및 도 10b에 나타내는 바와 같이, 회로 기판(81)과, 이 회로 기판(81) 위에 서로 이간하여 탑재된 실시예 6의 복수의 발광 장치(61)와, 개개의 발광 장치(61)를 피복하는 렌즈(93)를 구비한다. 여기서의 렌즈(93)는, 예를 들면, 도 10a에 나타내는 바와 같이, 발광 장치(61)로부터의 광을 유효하게 이용할 수 있는 대략 원 형상을 갖는다. 또한, 발광 장치(61)의 상방이며, 렌즈(93)의 발광 장치(61)와 대향하는 하면의 반대측에 있는 상면에는, 도 10b에 나타내는 바와 같이, 발광 장치(61)로부터 출사되는 광을 넓힐 수 있는 오목부를 갖고 있어도 좋다.
이와 같은 광원 유닛에서는, 발광 장치는 종 및/또는 횡으로, 랜덤으로 또는 규칙적으로 배치함으로써, 백 라이트의 광원, 조명용의 광원으로서 이용할 수 있다.
실시예 8：광원 유닛
실시예 8의 광원 유닛(66)은, 도 11a 및 도 11b에 나타내는 바와 같이, 회로 기판(81)과, 이 회로 기판(81) 위에 서로 이간하여 탑재된 실시예 6의 발광 장치(61)와, 이 발광 장치(61)를 피복하는 프레넬 렌즈(94)를 구비한다. 여기서의 프레넬 렌즈(94)는, 예를 들면, 발광 장치(61) 내에 배치되는 발광 소자 또는 그 위에 배치되는 형광체층의 외측으로부터의 시인성을 저감시킬 수 있는 형상을 구비한다.
이와 같은 광원 유닛에서는, 카메라 등의 플래시 라이트로서 이용할 수 있다.
본 발명의 실시형태 및 실시예에 관한 발광 소자는, 조명 기구, 카메라의 플래시, 액정 디스플레이의 백라이트 광원, 각종 인디케이터용 광원, 차량 탑재용 광원, 센서용 광원, 신호기, 차량 탑재 부품, 간판용 채널 레터 등, 여러 가지 광원에 사용할 수 있다.
10, 20, 30, 40, 50, 70, A, B, C, D, E : 발광 소자
2n :　n측 반도체층
3p : p측 반도체층
4p　: 제1 p전극
4a　: 절연막
5p, 25p, 45p, 5, 15, 25, 35, 45, 55 : 제2 p전극
6 : 구멍
7n, 27n, 47n : n전극
7no, 47no　: n전극의 외주
7ni, 47ni　: n전극의 내주
8　: 사파이어 기판
9　: 절연막
9a　: 개구
Ac　: 활성층
R1, R2, R3, R4, R5, R6 : 각부
BP　: 범프
60, 61 : 발광 장치
65, 66 : 광원 유닛
80　: 기체
81　: 회로 기판
90, 91 : 투광성 부재
92　: 형광체층
93　: 렌즈
94　: 프레넬 렌즈

Claims (14)

  1. 평면 형상이 육각형인 발광 소자로서,
    n측 반도체층과,
    상기 n측 반도체층 위에 설치된 p측 반도체층과,
    평면에서 볼 때 상기 p측 반도체층의 서로 대각의 위치에 있는 3개의 각부(角部)를 제외한 영역에 설치되며, 상기 n측 반도체층을 노출시키는 복수의 구멍과,
    상기 p측 반도체층에 접하여 설치된 제1 p전극과,
    상기 제1 p전극 위의 상기 3개의 각부에 각각 설치된 제2 p전극과,
    상기 제1 p전극 위에 설치되며, 상기 복수의 구멍을 통해서 상기 n측 반도체층과 전기적으로 접속된 n전극을 구비하는 것을 특징으로 하는 발광 소자.
  2. 평면 형상이 육각형인 발광 소자로서,
    n측 반도체층과,
    상기 n측 반도체층 위에 설치된 p측 반도체층과,
    평면에서 볼 때 상기 p측 반도체층의 가장 먼 위치에 있는 2개의 각부를 제외한 영역에 설치되며, 상기 n측 반도체층을 노출시키는 복수의 구멍과,
    상기 p측 반도체층에 접하여 설치된 제1 p전극과,
    상기 제1 p전극 위의 상기 3개의 각부에 각각 설치된 제2 p전극과,
    상기 제1 p전극 위에 설치되며, 상기 복수의 구멍을 통해서 상기 n측 반도체층과 전기적으로 접속된 n전극을 구비하는 것을 특징으로 하는 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 구멍은, 상기 서로 대각의 위치에 있는 3개의 각부를 제외한 영역, 또는 상기 서로 마주보며 또한 가장 먼 위치에 있는 2개의 각부를 제외한 영역을 포함하는, 6개의 각부에 설치되어 있지 않은, 발광 소자.
  4. 제3항에 있어서,
    상기 제2 p전극은, 상기 제1 p전극 위의 상기 6개의 각부에 각각 설치되어 있는, 발광 소자.
  5. 제1항 또는 제2항에 있어서,
    상기 제2 p전극은, 각각 설치된 상기 각부를 구성하는 2변 중 일방에 평행한 2변을 갖는 부채꼴인, 발광 소자.
  6. 제1항 또는 제2항에 있어서,
    상기 복수의 구멍은, 상기 p측 반도체층의 변을 따라 배치되어 있는, 발광 소자.
  7. 제1항 또는 제2항에 있어서,
    상기 n전극은, 상기 n측 반도체층과 전기적으로 접속된 부분으로부터, 절연층을 거쳐서 상기 제1 p전극 위에 걸쳐 설치되어 있는, 발광 소자.
  8. 제7항에 있어서,
    상기 절연층은, 유전체 다층막인, 발광 소자.
  9. 제1항 또는 제2항에 있어서,
    상기 제1 p전극은, 상기 p측 반도체층에 접하는 은(Ag)함유층을 포함하는, 발광 소자.
  10. 제1항 또는 제2항에 있어서,
    상기 제1 p전극은, 투광성 도전막인, 발광 소자.
  11. 제1항 또는 제2항에 있어서,
    상기 n전극은, 상기 복수의 구멍 내에 있어서, 각각 상기 n측 반도체층에 접하는 투광성 도전막을 개재하여 상기 n측 반도체층과 전기적으로 접속되어 있는, 발광 소자.
  12. 발광 장치로서,
    제1항 또는 제2항에 따른 발광 소자와,
    상기 발광 소자가 설치되는 기체(基體)와,
    상기 발광 소자를 덮는 반구상(半球狀)의 투광성 부재를 구비하는, 발광 장치.
  13. 제12항에 있어서,
    상기 발광 소자와 상기 투광성 부재와의 사이에 형광체층을 더 구비하는, 발광 장치.
  14. 제12항에 있어서,
    상기 투광성 부재를 덮는 광학 부재를 더 구비하는, 발광 장치.
KR1020160086362A 2015-07-30 2016-07-07 발광 소자 및 이를 이용한 발광 장치 KR102528843B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015150828 2015-07-30
JPJP-P-2015-150828 2015-07-30
JP2016100165A JP6696298B2 (ja) 2015-07-30 2016-05-19 発光素子及びそれを用いた発光装置
JPJP-P-2016-100165 2016-05-19

Publications (2)

Publication Number Publication Date
KR20170015145A true KR20170015145A (ko) 2017-02-08
KR102528843B1 KR102528843B1 (ko) 2023-05-03

Family

ID=57988820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160086362A KR102528843B1 (ko) 2015-07-30 2016-07-07 발광 소자 및 이를 이용한 발광 장치

Country Status (4)

Country Link
JP (1) JP6696298B2 (ko)
KR (1) KR102528843B1 (ko)
CN (1) CN106410003B (ko)
TW (1) TWI690091B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109285929B (zh) * 2017-07-21 2023-09-08 日亚化学工业株式会社 发光装置、集成型发光装置以及发光模块
US11024770B2 (en) 2017-09-25 2021-06-01 Nichia Corporation Light emitting element and light emitting device
US10658559B2 (en) * 2018-02-28 2020-05-19 Nichia Corporation Light emitting element and light emitting device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203058A (ja) 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd 発光装置およびその製造方法
JP2008524831A (ja) 2004-12-22 2008-07-10 松下電器産業株式会社 半導体発光装置、照明モジュール、および照明装置、並びに半導体発光装置の製造方法、および半導体発光素子の製造方法
JP2010251481A (ja) 2009-04-14 2010-11-04 Panasonic Electric Works Co Ltd 発光装置
US20130020554A1 (en) * 2011-07-22 2013-01-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and light emitting apparatus
US20150179873A1 (en) * 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
US20150207051A1 (en) * 2014-01-20 2015-07-23 Ju Heon YOON Semiconductor light emitting device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450415A3 (en) * 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
JP2001168395A (ja) * 1999-12-09 2001-06-22 Showa Denko Kk Ｉｉｉ−ｖ族化合物半導体発光ダイオード
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
JP3904585B2 (ja) * 2004-10-07 2007-04-11 昭和電工株式会社 半導体素子の製造方法
JP2012044048A (ja) * 2010-08-20 2012-03-01 Sharp Corp 発光素子パッケージの製造方法及び発光素子パッケージ
CA2810394A1 (en) * 2010-09-03 2012-03-08 The Procter & Gamble Company A light emitting apparatus
JP5050109B2 (ja) * 2011-03-14 2012-10-17 株式会社東芝 半導体発光素子
JP4989773B1 (ja) * 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
JP6024432B2 (ja) * 2012-12-10 2016-11-16 日亜化学工業株式会社 半導体発光素子
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
KR102099439B1 (ko) * 2013-10-08 2020-04-09 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20150064414A (ko) * 2013-12-03 2015-06-11 삼성전자주식회사 발광소자 및 이를 포함하는 조명 장치
JP2016207725A (ja) * 2015-04-17 2016-12-08 スタンレー電気株式会社 発光ダイオード装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524831A (ja) 2004-12-22 2008-07-10 松下電器産業株式会社 半導体発光装置、照明モジュール、および照明装置、並びに半導体発光装置の製造方法、および半導体発光素子の製造方法
JP2006203058A (ja) 2005-01-21 2006-08-03 Sumitomo Electric Ind Ltd 発光装置およびその製造方法
JP2010251481A (ja) 2009-04-14 2010-11-04 Panasonic Electric Works Co Ltd 発光装置
US20130020554A1 (en) * 2011-07-22 2013-01-24 Samsung Electronics Co., Ltd. Semiconductor light emitting device and light emitting apparatus
US20150179873A1 (en) * 2013-12-20 2015-06-25 Palo Alto Research Center Incorporated Small-sized light-emitting diode chiplets and method of fabrication thereof
US20150207051A1 (en) * 2014-01-20 2015-07-23 Ju Heon YOON Semiconductor light emitting device

Also Published As

Publication number Publication date
JP6696298B2 (ja) 2020-05-20
CN106410003A (zh) 2017-02-15
KR102528843B1 (ko) 2023-05-03
CN106410003B (zh) 2020-08-07
JP2017034231A (ja) 2017-02-09
TWI690091B (zh) 2020-04-01
TW201709556A (zh) 2017-03-01

Similar Documents

Publication Publication Date Title
CN107924962B (zh) 发光器件
JP6133040B2 (ja) 発光素子及び発光素子パッケージ
US10361340B2 (en) Light emitting element and light emitting device
US9461210B2 (en) Light emitting element and light emitting device using the same
US9054258B2 (en) Semiconductor light emitting device
JP2008210900A (ja) 半導体発光素子及びこれを備えた発光装置
JP4671745B2 (ja) 発光装置およびそれを用いた照明装置
JP2020141149A (ja) 発光装置
JP6959548B2 (ja) 発光装置およびその製造方法
JP2010263242A (ja) 照明装置
US20240047631A1 (en) Light emitting module and liquid crystal display device
JP6913460B2 (ja) 発光モジュール
KR102528843B1 (ko) 발광 소자 및 이를 이용한 발광 장치
KR101694175B1 (ko) 발광소자, 발광소자 패키지 및 조명시스템
US20190013447A1 (en) Light-emitting device
JP2013149711A (ja) 半導体発光装置
KR102524811B1 (ko) Led 모듈 및 이를 포함하는 led 램프
US10907775B2 (en) Optical lens, lighting module and light unit having the same
CN117832359A (zh) 一种发光装置及显示装置
KR101813491B1 (ko) 발광 소자
JP2018121021A (ja) 発光装置及び照明装置
KR20150089595A (ko) 조명 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant