KR20170008810A - 블록 코폴리머의 자기-조립을 이용한 패터닝 방법 - Google Patents
블록 코폴리머의 자기-조립을 이용한 패터닝 방법 Download PDFInfo
- Publication number
- KR20170008810A KR20170008810A KR1020167035253A KR20167035253A KR20170008810A KR 20170008810 A KR20170008810 A KR 20170008810A KR 1020167035253 A KR1020167035253 A KR 1020167035253A KR 20167035253 A KR20167035253 A KR 20167035253A KR 20170008810 A KR20170008810 A KR 20170008810A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- mask
- block copolymer
- etching
- substrate
- Prior art date
Links
- 229920001400 block copolymer Polymers 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 61
- 238000001338 self-assembly Methods 0.000 title claims abstract description 10
- 238000000059 patterning Methods 0.000 title description 5
- 238000005530 etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000002407 reforming Methods 0.000 claims abstract description 3
- 239000004793 Polystyrene Substances 0.000 claims description 27
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 27
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 27
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000000407 epitaxy Methods 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 229920005553 polystyrene-acrylate Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 163
- 229910052751 metal Inorganic materials 0.000 description 26
- 239000002184 metal Substances 0.000 description 26
- 229920002223 polystyrene Polymers 0.000 description 24
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 19
- 229920001577 copolymer Polymers 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 16
- 239000000460 chlorine Substances 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 229920005989 resin Polymers 0.000 description 11
- 239000012071 phase Substances 0.000 description 10
- 230000000873 masking effect Effects 0.000 description 9
- 239000006117 anti-reflective coating Substances 0.000 description 8
- 239000000178 monomer Substances 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N acetic acid Substances CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- -1 CF 4 Chemical class 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000001900 extreme ultraviolet lithography Methods 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000006386 neutralization reaction Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000037303 wrinkles Effects 0.000 description 2
- 102000052666 B-Cell Lymphoma 3 Human genes 0.000 description 1
- 108700009171 B-Cell Lymphoma 3 Proteins 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YUBJPYNSGLJZPQ-UHFFFAOYSA-N Dithiopyr Chemical compound CSC(=O)C1=C(C(F)F)N=C(C(F)(F)F)C(C(=O)SC)=C1CC(C)C YUBJPYNSGLJZPQ-UHFFFAOYSA-N 0.000 description 1
- 229910020486 P2VP Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003682 fluorination reaction Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
- Fuel Cell (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 블록 코폴리머의 자기-조립에 의해 기판(30)의 표면 상에 패턴(47, 48)을 형성하는 방법으로서, 다음의 단계들을 포함한다:
- 금속화될 적어도 두 개의 영역(21a, 21c)의 범위를 정하는 제1 마스크(20)를 기판(30)의 표면 상에 형성하는 단계(F1-F3);
- 조립 가이드가 상기 금속화될 두 개의 영역(21a, 21c)에 각각 속하는 두 개의 콘택트 영역(22a, 22c)을 커버하는 표면의 범위를 정하도록 상기 제1 마스크(20) 위에 조립 가이드(23a)를 형성하는 단계 (F4-F6);
- 상기 표면 상에 블록 코폴리머층(46)을 증착하는 단계 (F7);
- 상기 블록 코폴리머층(46)을 재편성하는 단계 (F7);
- 상기 재편성된 블록 코폴리머층(46)의 상 중 하나를 제거하여 상기 두 개의 콘택트 영역(22a, 22c) 위 및 상기 두 개의 콘택트 영역(22a, 22c) 사이에 배치된 제1 마스크(20) 부분의 블록 코폴리머층(46)으로 확장하는 다수의 홀(24')을 형성하는 단계 (F8);
- 상기 두 개의 콘택트 영역(22a, 22c) 및 상기 제1 마스크(20) 부분 위에 연속적인 트렌치(25a)가 형성될 때까지 상기 블록 코폴리머층의 홀을 에칭하여 확장하는 단계(F9);
- 상기 콘택트 영역(22a, 22c)에 대응되는 패턴(47)이 형성되도록 상기 기판의 표면 상에 상기 제1 마스크(20)를 통해서 상기 연속적인 트렌치(25a)를 전사하는 단계 (F10-F11).
- 금속화될 적어도 두 개의 영역(21a, 21c)의 범위를 정하는 제1 마스크(20)를 기판(30)의 표면 상에 형성하는 단계(F1-F3);
- 조립 가이드가 상기 금속화될 두 개의 영역(21a, 21c)에 각각 속하는 두 개의 콘택트 영역(22a, 22c)을 커버하는 표면의 범위를 정하도록 상기 제1 마스크(20) 위에 조립 가이드(23a)를 형성하는 단계 (F4-F6);
- 상기 표면 상에 블록 코폴리머층(46)을 증착하는 단계 (F7);
- 상기 블록 코폴리머층(46)을 재편성하는 단계 (F7);
- 상기 재편성된 블록 코폴리머층(46)의 상 중 하나를 제거하여 상기 두 개의 콘택트 영역(22a, 22c) 위 및 상기 두 개의 콘택트 영역(22a, 22c) 사이에 배치된 제1 마스크(20) 부분의 블록 코폴리머층(46)으로 확장하는 다수의 홀(24')을 형성하는 단계 (F8);
- 상기 두 개의 콘택트 영역(22a, 22c) 및 상기 제1 마스크(20) 부분 위에 연속적인 트렌치(25a)가 형성될 때까지 상기 블록 코폴리머층의 홀을 에칭하여 확장하는 단계(F9);
- 상기 콘택트 영역(22a, 22c)에 대응되는 패턴(47)이 형성되도록 상기 기판의 표면 상에 상기 제1 마스크(20)를 통해서 상기 연속적인 트렌치(25a)를 전사하는 단계 (F10-F11).
Description
본 발명은 매우 높은 해상도 및 밀도를 갖는 패턴을 생성하기 위한 블록 코폴리머의 직접 자기-조립(DSA) 기술에 관한 것이다. 좀 더 상세하게는, 본 발명은 블록 코폴리머를 이용하여 기판의 표면 상에 콘택트 홀 또는 트렌치와 같은 패턴을 형성하는 방법에 관한 것이다.
최근 들어 전자부품의 소형화 추세에 따라 나노계측 디멘전을 갖는 패턴을 형성할 필요가 가파르게 증가하고 있다.
당초, 광학 투영 리소그라피에 의해 패턴이 형성되었다. 이러한 생산법에서, 감광성층이 기판 상에 증착된 후, 상기 패턴을 한정하는 마스크를 통해서 자외선 빔에 노출시킨다. 제조 가능한 가장 작은 패턴의 크기(또한 임계 치수, "CD"라 함)는 사용되는 빔의 파장과 밀접한 관계를 갖는다: 파장이 짧을수록 정밀한 패턴이 형성되고, 집적 회로에서 이러한 패턴의 집적 밀도가 커진다.
포토리소그라피에 사용되는 자외선 빔은 통상적으로 193 nm 또는 248 nm의 파장을 갖는다. 패턴을 한정하는 이러한 방법은 다른 방법들, 특히 전자 리소그라피 방법에 비해 제어가 잘되며 경제적인 이점을 갖는다. 그럼에도, 이러한 파장으로는 노출 기구의 해상도가 한정되는 문제점이 있다.
좀 더 정밀하고 좀 더 해상도가 높은 패턴을 제조하고, 따라서 집적 밀도를 더욱 증가시키기 위하여, 더블-패터닝 포토리소그라피, 극자외선 리소그라피(EUV) 및 전자 빔(e-빔) 리소그라피와 같은 신규 방법이 개발되어왔다.
신생 리소그라피 기술 중, 블록 코폴리머의 직접 자기-조립(DSA) 기술을 언급하는 것 또한 가능하다. 블록 코폴리머는 모노머 A 및 모노머 B의 두 개의 반복 단위가 공유 경합에 의해 함께 사슬 결합을 형성하는 폴리머이다. 예를 들어, 상기 블록 코폴리머를 가열하는 것과 같이 상기 사슬에 충분한 유동성이 부여되는 경우, 상기 사슬 A 및 사슬 B는 상들 또는 블록들로 분리되어, 특정 형태로 그들 자체가 재편성하려는 경향을 가지며, 이는 특히 모노머 A 및 모노머 B 사이의 비율에 좌우된다. 상기 비율의 함수로서, 예를 들어, 모노머 B 매트릭스 내에 모노머 A의 구체를 갖거나, 또는 대신 B 매트릭스 내에 A의 실린더(cylinder)를 갖거나, 또는 대신 A 주름과 B 주름이 삽입된 형태를 가질 수 있다. 따라서, 블록 코폴리머는 모노머 비율을 이용하여 제어될 수 있는 패턴을 형성하는 성질을 갖는다. 다음, 상기 코폴리머의 두 개의 상 중 하나(예를 들어, 실린더형 A)를 선택적으로 제거함으로써, 이러한 모노머들의 패턴이 캐비티 내로 전사될 수 있다.
블록 코폴리머의 자기-조립에 대한 공지 기술은 그라포-에피택시 및 케미-에피택시의 두 가지 카테고리로 함께 분류될 수 있으며, 이들 모두는 하기 문헌에 상세히 기술되어 있다 ["CMOS 기술을 위한 블록-코폴리머의 가이드된 자기-조립: 그라포-에피택시 및 표면 화학 개질 사이의 비교 연구", L. Oriaetal., SPIE 2011, Vol. 7970-24].
그라포-에피택시는 기판의 표면 상에 가이드라고 불리우는 1차 패턴을 형성하는 단계로 구성되며, 여기서 상기 가이드는 블록 코폴리머층이 증착되는 영역의 범위를 정한다. 상기 가이드는 상기 코폴리머의 블록들의 재편성을 제어하는 것이 가능하여 이러한 영역 내에 높은 해상도를 갖는 2차 패턴을 형성한다. 대안적으로, 케미-에피택시는 상기 기판의 특정 부분의 화학적 성질을 개질하여 이러한 부분들 사이의 코폴리머의 블록들을 재편성하는 단계로 구성된다. 그라포-에피택시에 의해 형성된 가이드와 같이, 상기 기판의 이러한 화학적으로 개질된 부분들은 통상의 포토리소그라피 단계에 의해 범위가 정해진다.
이들의 높은 해상도를 고려할 때, DSA 기술은 최근 들어 집적 회로의 콘택트 홀을 형성하는데 사용되어 왔다. 이러한 콘택트는 또한 비아라고 불리우며, 집적 회로에서 2개의 겹쳐진 상호접속 레벨을 전기적으로 연결시킨다. 그러나, 부품의 소형화에 따라, 상기 비아는 좀 더 개수가 많아지고 서로 인접하게 된다.
미국 공개특허번호 제2014/091476호에는 하부 상호연결 라인을 함유하는 유전체층에 콘택트 홀을 형성하는 블록 코폴리머의 자기-조립 방법을 개시하고 있다. 이러한 콘택트 홀은 상부 상호연결 라인의 범위를 정하는 역할을 하는 하드 마스크가 또한 블록 코폴리머의 조립 가이드를 구성하므로, 상부 상호연결 라인과 "자기-정렬"된다. 상기 콘택트 홀은 마스크에 증착된 블록 코폴리머를 조립한 다음, 감광성 수지로 구성된 마스크를 통해서 코폴리머의 특정 블록들을 에칭하여 얻어진다.
유사하게, "블록 코폴리머 직접 자기-조립을 이용한 랜덤 로직 회로용 콘택트 홀 패터닝"(대안적인 리소그라피 기술 IV, Proc. of SPIE, Vol. 8323, 2012)의 명칭을 갖는 문헌에서, 그라포-에피택시 방법이 비아를 인쇄하는데 사용된다. 포토리소그라피는 블록 코폴리머의 조립 가이드를 한정하는데 적용된다. 상기 가이드는 블록 코폴리머에 의해 형성된 캐비티가 비아의 레이아웃에 대응되도록 한다.
도 1a는 형성되는 몇 개의 콘택트(10) 및 대응되는 조립 가이드(11)의 구현예를 나타낸다. 본 구현예에서 코폴리머의 조립으로부터 초래되는 캐비티(12)는 형성될 콘택트(10)의 레이아웃과 상대적으로 잘 대응됨에 주목할 수 있다. 한편, 동일 방법을 사용하되 약간의 파라미터 시프트(상기 방법의 자연적인 변형에 관련됨)를 갖도록 얻어지는 도 1b에서, 본 경우, 60 nm의 비초점 캐비티(12)가 예상되는 콘택트(10)에 더 이상 대응하지 않도록 얻어진다. 이는 형성된 가이드를 갖는 포토리소그라피 기구의 해상도가 충분하지 않기 때문에 가이드(11)가 충분히 한정되지 않은 것에 기인한다.
이러한 문제점을 해결하기 위하여, 전술한 문헌은 가이드 당 3개의 최대 캐비티(12)를 갖는 직선 트렌치 타입의 간략화된 가이드 형상을 이용하는 것을 제안한다. 이어서, 집적 회로의 2가지 금속 레벨 사이에서 그라포-에피택시에 의해 모든 비아를 인쇄하기 위하여, 몇 가지 단계의 자기-조립에 의한 인쇄가 요구된다. 예를 들어, 도 1c에서, 가이드(11a, 11b 및 11c)는 제1패스 동안 형성될 것이며(상기 포토리소그라피 단계 동안 병합되지 않을만큼 서로 충분히 떨어져 있으므로), 나머지 가이드(11d)는 제2패스 동안 형성된다(즉, 추가 레벨에 의해서).
이러한 방법이 길고 비용이 들 뿐 아니라, 상이한 노출로부터 귀결되는 패턴들 사이의 정합 문제가 존재한다. 콘택트의 몇 가지 통계적모집단이 실제 얻어진다.
콘택트의 위치에 높은 자유도를 유지하면서 적은 노출 단계, 유리하게는 단일 단계로 콘택츠의 레벨을 노출시킬 수 있는, 블록 코폴리머, 특히 실린더형 블록 코폴리머의 자기-조립에 의해 기판의 표면 상에 패턴을 형성하는 방법을 제공할 필요가 있다는 것이 발견된다.
본 발명에 따르면, 다음과 같은 단계들을 제공함으로써 상술한 필요가 충족될 수 있다:
- 상기 기판의 표면 상에 금속화될 적어도 2개의 영역을 정하는 제1 마스크를 형성하는 단계;
- 조립 가이드가 금속화될 상기 두 개의 영역에 각각 속하는 두 개의 콘택트 영역을 커버링하는 표면의 범위를 정하도록 상기 제1 마스크 위에 조립 가이드를 형성하는 단계;
- 상기 표면 상에 블록 코폴리머층을 증착하는 단계;
- 상기 블록 코폴리머층을 재편성하는 단계;
- 상기 재편성된 블록 코폴리머층의 상 중 하나를 제거하여 두 개의 콘택트 영역 및 상기 두 개의 영역 사이에 배열된 제1 마스크의 부분 위의 블록 코폴리머층으로 확장하는 다수의 홀을 형성하는 단계;
- 상기 두 개의 콘택트 영역 및 상기 제1 마스크 부분 위에 연속적인 트렌치가 형성될 때까지 상기 블록 코폴리머층의 홀을 제거하여 확장하는 단계;
- 상기 콘택트 영역에 대응하는 패턴이 형성되도록 상기 기판의 표면 상에 상기 제1 마스크를 통해서 연속적인 트렌치를 전사하는 단계.
바람직한 구현예에서, 상기 방법은 단계들을 더욱 포함한다:
- 상기 제1 마스크 상에 평탄화층 및 상기 평탄화층 상에 제2 마스크를 형성할 적어도 하나의 층, 조립 가이드 및 상기 제2 마스크를 형성할 상기 층 상에 형성되는 블록 코폴리머층을 증착하는 단계;
- 상기 블록 코폴리머층 및 제2 마스크 내에 연속적인 트렌치를 형성하는 단계; 및
- 상기 제2 마스크의 연속적인 트렌치를 상기 제1 마스크까지 평탄화층 내로 전사하는 단계.
바람직하게는, 상기 제2 마스크는 질화물층 및 산화물층을 포함하는 스택으로 형성된다.
일 구현예에 따르면, 상기 제2 마스크 내의 트렌치 형성은 상기 블록 코폴리머층을 통해서 질화물층을 비등방성 에칭하는 단계; 상기 질화물층을 비등방성 에칭하는 단계, 상기 질화물층을 통해서 산화물층을 비등방성 에칭하는 단계 및 상기 산화물층을 비등방성 에칭하는 단계를 연속적으로 포함한다.
상기 블록 코폴리머층의 홀을 확장하는 단계는 상기 질화물층 및 산화물층의 비등방성 에칭 단계 동안 유리하게 이루어진다.
본 발명에 따른 방법은 또한 다음의 특성 중 하나 이상을 개별적으로 또는 기술적으로 가능한 모든 조합으로 가질 수 있다:
- 상기 두 개의 콘택트 영역이 조립 가이드에 의해 범위가 정해지는 표면의 단부를 차지하도록 상기 조립 가이드가 배열되며 직선형을 갖는다;
- 상기 조립 가이드는 그라포-에피택시에 의해 형성되며, 상기 방법은 상기 조립 가이드의 측벽 상에 그리고 바텀에 그라프팅층을 증착하는 단계를 포함한다;
- 상기 블록 코폴리머는 폴리스티렌 및 폴리메틸메타크릴레이트를 함유하며, 상기 그라프팅층은 호모-폴리스티렌에 기반한다;
- 상기 방법은 상기 재편성된 블록 코폴리머층의 상 중 하나를 제거한 직후 산소 함유 플라즈마에 의해 그라프팅층을 에칭하는 단계를 포함한다;
- 상기 기판은 전기 접속 레벨 및 상기 전기 접속 레벨을 커버링하는 유전체 물질층을 포함하며, 상기 유전체층 내에 패턴이 형성된다; 그리고
- 상기 기판의 표면 상의 패턴은 상기 전기 접속 레벨까지 상기 유전체 물질층을 가로지르는 상호연결 홀이다.
본 발명의 다른 특징 및 이점은 첨부된 도면을 참고로 하여, 후술되는 상세한 설명으로부터 좀 더 분명해질 것이며, 다만 이에 한정되는 것은 아니다:
- 도 1a, 1b 및 1c는 블록 코폴리머의 하나 이상의 조립을 사용하여, 종래 기술에 따라 블록 코폴리머의 자기-조립 방법에 의해 형성된 콘택트 홀을 나타내며;
- 도 2는 본 발명에 따른 블록 코폴리머의 자기-조립에 의해 패턴을 형성하는 방법의 원리도이고;
- 도 3a 내지 3k는 본 발명의 바람직한 구현예에 따른 패턴의 형성방법의 도 2의 A-A 축을 따른 단면도를 나타내며;
- 도 4c, 4f, 4g, 4h, 4i, 4j 및 4k는 도 3c, 3f, 3g, 3h, 3i, 3j 및 3k의 단계 시 기판의 상면도이며; 그리고
- 도 5h 내지 5l은 도 3h 내지 3k에 대응되는 패턴을 형성하는 방법의 단계의 도 2의 B-B 축을 따라 나타낸 단면도이다.
명확성을 위하여, 동일하거나 유사한 부재는 전 도면에 걸쳐 동일한 도면부호로 나타낸다.
- 도 1a, 1b 및 1c는 블록 코폴리머의 하나 이상의 조립을 사용하여, 종래 기술에 따라 블록 코폴리머의 자기-조립 방법에 의해 형성된 콘택트 홀을 나타내며;
- 도 2는 본 발명에 따른 블록 코폴리머의 자기-조립에 의해 패턴을 형성하는 방법의 원리도이고;
- 도 3a 내지 3k는 본 발명의 바람직한 구현예에 따른 패턴의 형성방법의 도 2의 A-A 축을 따른 단면도를 나타내며;
- 도 4c, 4f, 4g, 4h, 4i, 4j 및 4k는 도 3c, 3f, 3g, 3h, 3i, 3j 및 3k의 단계 시 기판의 상면도이며; 그리고
- 도 5h 내지 5l은 도 3h 내지 3k에 대응되는 패턴을 형성하는 방법의 단계의 도 2의 B-B 축을 따라 나타낸 단면도이다.
명확성을 위하여, 동일하거나 유사한 부재는 전 도면에 걸쳐 동일한 도면부호로 나타낸다.
블록 폴리머의 직접 자기-조립(DSA) 방법이 후술된다. 상기 방법은 기판의 표면 상에 고밀도의 패턴을 단일 단계로 인쇄하는 것을 가능하게 한다. 상기 방법은 실린더형 블록 코폴리머로부터 집적 회로의 콘택트 홀을 형성하는데 유리하게 이용된다.
상기 방법은 포토리소그라피에 의한 최소 해상도 피치 미만의 거리에 의해 서로 이격된 콘택트에 특히 적용된다. 예를 들어, 193 nm와 같은 파장의 침적 포토리소그라피 툴(tool)에서 두 개의 패턴 사이의 최소 피치는 약 88 nm이다. 결국, 88 nm 미만으로 이격된 이웃을 갖는 모든 콘택트는 동일 가이드에서 인쇄되기 위해 함께 분류될 것이다.
상기 방법은 또한 인접한 이웃을 갖지 않으나, 포토리소그라피에 의해 분석될 수 없거나 또는 대신 이러한 홀들의 디멘전 제어를 향상시키기 위한 디멘전을 갖는 콘택트 홀을 또한 적용할 수 있다.
도 2는 기판에 상당히 많은 수로 정확한 위치에 콘택트 홀을 형성하는 것이 가능하도록 이러한 환경 중 어느 하나를 설명하는 방법을 나타낸 원리도이다. 상면도를 나타낸 구현예에서, 3개의 금속 트랙, 및 하부 금속 레벨(도시되지 않음), 즉, 금속 트랙 아래에 위치된 금속 레벨과 금속 트랙을 연결하는, 3개의 수직 콘택트 또는 "비아"를 포함하는 상호연결 레벨을 형성하기 위한 것이다.
본 방법에서, 상기 금속 트랙 및 비아는 마스크(20)를 이용하여 범위가 정해진다. 상기 마스크(20)는 추후 금속 트랙에 대응하는 리세스(21a 내지 21c)를 포함한다. 즉, 상기 마스크는 트랙을 형성하기 위하여 금속화될 기판의 영역(21a-c)의 범위를 정한다. 실선의 사각형으로 나타낸 콘택트 영역(22a 내지 22c)이 금속화될 영역(21a-c) 내에 나타난다. 이들은 콘택트 홀의 장소를 한정하여 비아를 형성한다.
금속화될 영역(21a 및 21c)에 각각 속하며 도 2의 왼쪽에 위치된 두 개의 콘택트 영역(22a 및 22c)은 지나치게 인접해 있어 포토리소그라피에 의해 통상의 방법으로 인쇄하기가 어렵다. 오른쪽에 위치되며 금속화될 영역(21b)에 속하는 제3콘택트 영역(22b)은 정밀한 치수기입을 제어하기에 바람직한 외떨어진 콘택트의 경우에 대응한다. 따라서, 이러한 콘택트 영역(22a 내지 22c)을 한정하기 위하여, 블록 코폴리머가 사용될 것이다.
상기 블록 코폴리머의 조립 가이드는 먼저 마스크(20) 상에 바람직하게는 그라포-에피택시에 의해 형성된다. 상기 콘택트 영역(22a 및 22c)은 동일 조립 가이드(23a) 내에 함께 분류된다. 상기 가이드(23a)는 따라서 콘택트 영역(22a 및 22c)을 커버링하는 표면, 및 또한 두 가지 영역 사이에 배열된 마스크(20) 부분의 범위를 정한다. 상기 콘택트 영역(22b)은 가이드(23b)를 갖는다.
상기 가이드(23a 및 23b)는 포토리소그라피에 의해 달성될 수 있는 임계 치수(즉, 작은 패턴의 디멘전)보다 큰 디멘전을 갖는 경우, 포토리소그라피(예를 들어, 193 nm에서)에 의해 형성될 수 있다.
다음, 블록 코폴리머층, 예를 들어 폴리스티렌-b-폴리메틸 메타크릴레이트(PS-b-PMMA)층이 상기 가이드(23a 및 23b)에 증착된다. 다음, 상기 폴리스티렌의 블록 및 PMMA의 블록들은 재편성된다. 도 2의 구현예에서, 이는 가이드(23a)에서 4개의 PMMA 실린더(24) 및 가이드(23b)에서 단일 PMMA 실린더(24)를 생성하며, 각 가이드 내의 실린더들은 폴리스티렌 매트릭스에 의해 둘러싸여진다.
직선의 가이드(23a)에서, 상기 PMMA의 실리더(24)는 상기 가이드의 중앙에 위치된 선 A-A를 따라 분배되고 상기 가이드의 길이 방향으로 배향된다. 사각 형상의 가이드(23b)에서, 상기 PMMA의 단일 실린더(24)는 상기 사각의 중앙 영역을 차지한다.
다음, 상기 방법은 재편성된 블록 코폴리머층의 상 중 하나, 앞선 구현예에서 PMMA 상 중 하나를 제거하는 단계를 포함한다. 상기 PMMA의 실리더(24)는 따라서 에칭되어 상기 가이드(23a)에서 다수의 홀(도 2의 구현예에서 4 홀) 및 가이드(23b)에서 단일 홀을 형성한다.
도 2에서 볼 수 있는 바와 같이, PMMA의 에칭에 의해 형성된 실린더형 홀(24)은 콘택트 영역(22a-c)보다 작은 디멘전을 가지며, 즉, 형성하기에 바람직한 비아보다 작은 디멘전을 갖는다. 이는 폴리스티렌 매트릭스의 에칭에 의해 확장될 수 있다면 문제되지 않는다. 실제, 블록 코폴리머의 사용에 의해 얻어지는 임계 치수는 193 nm (CDDSA ≒ 15-20 nm 및 CDphoto ≒ 55 nm)에서의 포토리소그라피에 의해 달성될 수 있는 것보다 훨씬 적고 또한 비아(통상적으로 CDvia ≒ 48 nm)에 대해 바람직한 것 미만이다. 다시 말해서, 상기 블록 코폴리머는 바람직한 임계 치수에 도달하기 위하여 PMMA를 에칭함으로써 형성되는 홀을 확장하는 것이 필요한 정도의 해상도를 갖는다.
가이드(23a)에서, 콘택트 영역(22a 및 22c) 사이에 배열된 마스크(20) 부분 및 거의 전체적으로 콘택트 영역(22a, 22c)을 커버하는 연속적인 트렌치(25a) 내로 상기 홀(24)이 병합될 때까지 상기 홀(24)은 폴리스티렌 블록의 에칭에 의해 확장된다. 같은 방식으로, 상기 가이드(23b)의 홀은 폴리스티렌의 에칭 후(확장된 홀(25b)) 비아(콘택트 영역(22b))의 레이아웃에 의해 제공되는 실질적으로 동일한 표면적을 차지한다.
마지막으로, 상기 방법의 최종 단계 동안, 상기 트렌치(25a)는 상기 마스크(20)가 놓이는 기판으로 전사되며, 특히 2개의 연속적인 상호연결 레벨을 분리하도록 의도된 유전체층 내로 전사된다. 여기서, 이러한 영역 외부에서, 상기 마스크(20)가 유전체층의 에칭을 막기 때문에 금속화될 영역(21a 및 21c)을 커버하는 트렌치(25a)의 부분만이 상기 유전체층 내로 전사된다. 특히, 2개의 개별적인 콘택트 홀이 상기 유전체층 내에 얻어지도록 2개의 콘택트 영역(22a 및 22c) 사이에 배열된 마스크(20) 부분 아래에서, 하부 유전체층은 에칭되지 않는다. 이에 따라 형성된 상기 콘택트 홀은 상기 콘택트 영역(22a 및 22c)의 레이아웃에 의해 제공되는 위치 및 디멘전으로 존재한다. 다음, 이러한 콘택트 홀들은 금속으로 채워져 비아를 형성하고 두 개의 상호연결 레벨을 연결할 수 있다.
따라서 상기 기판의 표면 상의 콘택트 홀은 상기 금속 트랙을 한정하는 마스크(20)의 중첩 및 상기 트렌치(25a)의 범위를 정하는 코폴리머의 조립으로부터 초래된다. 상기 콘택트 영역(22a 및 22c)은 마스크(20)의 부분이 이들을 이격시켜 놓는 한 서로 매우 인접할 수 있다. 인쇄될 패턴의 피치는 상기 금속 트랙의 마스크(20)에 의해 결과적으로 제어된다.
이러한 방법에 의하여, 상기 가이드(23a)의 단부에 위치된 PMMA의 실린더(24)는 상기 콘택트 영역(22a 및 22c)에 대해, 적어도 한 방향으로 정확히 중앙에 위치될 필요가 없다. 구체적으로, 상기 실린더형 홀의 확장 및 병합이 이러한 오프셋을 보상하는 한, 이들은 콘택트 영역(21a 및 21c)(예를 들어, 도 2)의 정중선에 대하여 약간 오프셋될 수 있다. 이는 상기 조립 가이드의 위치 상의 제약을 부분적으로(단지 한방향으로) 완화시키는 것을 가능하게 하며, 특히 포토리소그라피 장치의 해당도에 맞는 조립 가이드를 형성하도록 한다. 한편, 직각 방향에서(직선 가이드(23a)의 축에서), 상기 실린더(24)는 상기 콘택트 영역(22a 및 22b)의 중앙을 연결하는 직선 A-A에 유리하게 정렬된다. 그러나, 이러한 제어는 상기 가이드의 직선 형성 및 두 개의 연이은 가이드 사이의 상당한 가로 간격으로(포토리소그라피에 의한 최소 해상도 피치보다 큼) 인해 달성하기 쉽다.
게다가, 종래기술에 비해 경제적이거나 또는 한번의 노출을 갖는다는 것은 비아의 통계적모집단의 수를 감소시킬 수 있으므로 상기 정렬의 좀 더 나은 제어가 가능하다.
또한, 중앙 실린더의 위치, 즉 마스크(20) 위의 위치는 본 방법에서 덜 중요하다. 상기 트렌치(25a)의 대응되는 부위는 유전체로 전사되지 않으므로 어떠한 형상을 가져도 좋다.
반대로, 상기 콘택트 영역(22a 및 22c) 위의 PMMA의 실린더의 위치는 상술한 바와 같이 좀 더 정밀하다. 상기 조립 가이드(23a)는 바람직하게는 상기 콘택트 영역(22a 및 22c)이 상기 가이드의 단부를 차지하도록 배열된다. 따라서, 상기 가이드의 단부에서 PMMA의 실린더(24)는 상기 콘택트 영역(22a 및 22c)과 실질적으로 일치한다(상기 단부에서의 실린더는 일반적으로 상기 가이드의 중앙에서의 실린더보다 위치에 있어 변화가 적다).
유사하게, 상기 가이드(23b)의 확장된 홀(25b)은 상기 마스크(20)의 금속화된 영역(21b)을 통해서 유전체층으로 전사되어 상기 콘택트 영역(22b)에 대해 정확한 디멘전을 가지며 정확하게 위치된 콘택트 홀을 형성한다.
블록 코폴리머의 사용은 통상의 포토리소그라피 기술에 의해 달성될 수 있는 것보다 작은 임계 치수 CDvia를 얻는 것이 가능하도록 한다. 나아가, 두 개의 인접한 가이드가 포토리소그라피 단계 동안 병합될 것이라는 가설에서, 병합된 가이드 내의 실린더의 위치는 상기 가이드가 분리되는 곳에 비해서 실질적으로 변화하지 않을 것이다. 따라서, 두 개의 가이드의 접점 영역 내에서 바람직하지 않은 PMMA의 실린더는 없을 것이다.
두 개의 가이드 사이에 PMMA의 실린더를 형성하는 것은 이는 또한 동일한 위치에서 금속 트랙을 형성할 수 있는 경우 문제가 될 수 있다. 실제, 이러한 경우, 실린더가 상기 마스크(20)의 리세스에 돌출하고 상기 유전체층 내로 전사되어 하부 상호연결층까지 콘택트 홀을 형성한다(상기 금속 트랙을 수용하기 위한 단순 트렌치 대신에). 결국, 상기 블록 코폴리머의 사용은 또한 상기 가이드의 위치 상의 제한을 완화시키는 한편, 바람직하지 않은 콘택트 홀의 형성을 방지한다(상기 가이드는 한 방향으로 서로 근접할 수 있다).
두 개의 조립 가이드는 이들의 디멘전이 변할 수 있으므로(특히, 포토리소그라피 방법: 노출량, 마스크의 디멘전, 집속 거리, 등의 파라미터의 변화에 기인하여) 병합될 것이다(예를 들어, 도 2의 직선형 가이드(23a) 및 상기 가이드(23a)의 확장 내에 위치된 동일 배향의 또 다른 직선형 가이드). 따라서 블록 코폴리머는 상기 가이드의 디멘전 변화에 보상에 대한 특이성을 갖는다.
예를 들어, 45 nm 및 55 nm 사이를 포함하는 "목표" 임계 치수의 가이드에 대해서, 이러한 디멘전 상으로 이루어지는 최대 오차(포토리소그라피 방법에 의한 가변성에 기인한)는 약 10 nm인 반면, 이러한 가이드 내에 형성된 PMMA의 실리더의 임계 치수에 대한 최대 오차는 단지 2 nm이다. 따라서 상기 패턴의 디멘전 제어는 블록 코폴리머의 사용에 기인하여 향상된다(5분의 1로).
상기 조립 가이드(23a 및 23b)는 이러한 범위에서 상기 가이드 내의 실린더의 충전율이 최대이므로 바람직하게는 45 nm 및 55 nm 사이를 포함하는 임계 치수를 갖는다.
앞서 나타낸 바와 같이, 상기 마스크(20)의 부분에 의해 분리된 두 개의 인접한 콘택트는 동일 가이드 내에 함께 분류되고 상기 DSA 방법에 의해 함께 인쇄된다. 상기 콘택트의 레이아웃의 관점에서, 이는 이러한 콘택트의 중앙을 연결하는 세그먼트가 금속 트랙의 두 개의 에지를 정확히 가로지를 때 두 개의 콘택트를 함께 분류함을 의미한다(예를 들어, 도 2에서, 영역(22a 및 22c)의 중앙을 연결하는 세그먼트는 영역/트랙(21a)의 상부 에지 및 영역/트랙(21c)의 하부 에지를 가로막는다).
대안적으로, 추후 콘택트 홀이 하부 상호연결 레벨의 금속의 동일선 상에서 병합된다면 금속화될(그리고 마스크(20)의 부분에 의해 분리되지 않는) 동일 영역에 속하는 경우 두 개의 콘택트는 함께 분류될 수 있다. 그렇지 않다면, 이 경우 상기 두 개의 콘택트를 연결하는 전체 트렌치가 상기 마스크(20)를 통해서 전사되므로 하부 레벨의 금속의 두 개의 선의 단선-회로가 야기될 수 있다.
본 발명에 따른 패턴을 형성하는 방법의 바람직한 구현예가 도 3a 내지 3k를 참조하여 후술될 것이다. 상기 도면은 집적 회로에서 두 개의 상호연결 레벨 사이의 콘택트 홀을 형성하기 위하여 단계 F1에서 F11에서 A-A(도 2)를 따른 단면도를 나타낸다. 도 4c, 4f 내지 4k는 도 3c, 3f 내지 3k의 단계 동안 각각 취한 기판의 상면도이다.
단계 F1 내지 F3 (도 3a-3c 및 4c)는 기판(30)의 표면 상에 마스크(20)의 형성을 가능하게 한다. 상기 기판(30)은 유전체층(32), 예를 들어, 실리콘 산화물로 커버된 제1 전기 상호연결 레벨(31)을 포함한다.
도 3a의 단계 F1에서, 마스크(20)를 형성할 목적의 2-층 스택(33)이 기판(30)의 표면 상에 증착된다. 상기 스택(33)은 유리하게는 유전체층(32)과 접한, 산화물층(34)(예를 들어, 40nm 두께의 실리콘 산화물), 및 상기 산화물층(34) 상에 배열된 예를 들어, 15nm의 질화 티탄 TiN으로 이루어진 질화물층(35)을 포함한다. 다음, 상기 스택(33)은 유기 물질로 이루어진 평탄화층(36)(OPL, "유기 평탄화층") 및 반사방지 코팅(ARC)(37)으로 커버된다.
다음, 수지층(38)은 상기 반사 방지 코팅층(37) 상에 증착된 후 바람직하게는 더블 패터닝 포토리소그라피에 의해 구조화된다. 상기 층들(36 및 37)은 노출 단계 동안 기판에 의해 반사되는 광파를 흡수하여 고정파의 생성을 막아 디멘전 제어를 향상시킬 수 있다. 상기 수지에 형성된 패턴들은 금속화될 영역(21a 내지 21c)의 레이아웃에 대응하여 상부 상호연결 레벨을 형성한다.
F2(도 3b)에서, 상기 수지 패턴은 상기 반사 방지 코팅층(37), 평탄화층(36) 및 질화물층(35)으로 전사된다. 상기 전사는 플라즈마 타입의 연속적인 에칭 단계에 의해 달성될 수 있다. 상기 ARC층(37)은 상기 수지(38)를 통해서 선택적으로 에칭된 후, 상기 OPL층(36)의 에칭에 대한 하드 마스크로서의 기능을 하며, 후자는 TiN층(35)을 에칭하기 위한 마스크로서 기능한다. 상기 산화물층(34)은 유리하게는 상기 TiN의 에칭을 위한 스톱층으로서 기능한다.
도 3c 및 4c의 단계 F3에서 층들(36 내지 38)의 제거 후, 상기 마스크(20) 및 그 리세스(21a-21c)가 얻어진다(즉, 금속화될 영역(21a-21c)). 이들은 금속 트랙을 형성하는데 기여할 것이다.
F4(도 3d)에서, 도 2의 조립 가이드(23a 및 23b)를 형성하는 기능을 할 층들은 상기 마스크(20)로 커버된 기판(30) 상에 증착된다. 바람직하게는 유기 물질로부터 이루어진 또 다른 평탄화층(39)은 따라서 상기 제1 마스크(20) 상에 증착된 다음, 제2마스킹 레벨(40)이 상기 평탄화층(39) 상에 형성된다. 제1마스크(20)와 마찬가지로, 상기 제2마스킹 레벨(40)은 유리하게는 산화물층(41)(예를 들어 TEOS 산화물) 및 질화물층(42)(예를 들어 TiN)을 포함한다. 최종적으로, 상기 제2마스킹 레벨(40)은 연이어 OPL층(43), ARC층(44) 및 수지층(45)으로 커버된다.
바람직한 구현예에서, 상기 조립 가이드는 상기 제2마스킹 레벨(40) 상에 증착된 평탄화층(43)의 에칭 및 광학 포토리소그라피에 의해 형성된다. 상기 수지(45)는 제거가능한 마스크(도시되지 않음)을 통해서 노출된 후 현상되며(도 3d), F5에서(도 3e), 상기 ARC(44) 및 OPL(43) 층들은 비등방성 방식으로(예를 들어 플라즈마에 의해서) 상기 현상된 수지층(45)을 통해서 에칭된다.
전술한 바와 같이, ARC(44) 및 OPL(43) 층들의 두께 및 광학 굴절률은 포토리소그라피 툴의 노출 파장에서 광의 반사를 최소화시키도록 선택된다. 다음, 상기 조립 가이드는 좀 더 나은 해상도를 갖는다.
도 3f(A-A를 따른 단면도) 및 4f(상면도)의 단계 F6에서, 상기 수지층(45)이 제거되며(스트리핑 단계) 및 상기 ARC층(44)은 예를 들어 불소화 에칭을 이용하여 제거된다. 상기 불소화 에칭은 코폴리머층이 부착되는 것을 방지할 불소기를 상기 가이드의 표면 상에 형성함으로써 상기 OPL층(43)에 형성된 가이드(23a 및 23b)의 표면 상태를 개질한다. 이를 해결하기 위하여, 그라프팅층이 상기 가이드(23a 및 23b)의 측벽 및 바텀 상에 증착될 수 있다. 이는 불소기의 중화를 가능하게 한다.
도 2와 관련하여 전술한 바와 같이, 상기 가이드(23a)는 상기 마스크의 리세스(21a 및 21b)의 부분에 걸리도록 배열된다(도 3f, 4f). 도 4f의 상면도에서만 보이는 가이드(23b)는 금속화될 영역(21b)에 대응하는 마스크(20)의 또 다른 리세스에 걸린다.
단계 F7에서(도 3g 및 4g), 블록 코폴리머층(46)은 상기 그라프팅층으로 커버된 표면 상의 가이드(23a 및 23b) 내에 증착된다. 바람직하게는, 상기 코폴리머는 스핀-코팅에 의해 상기 기판의 전 표면에 걸쳐 분산된다. 다음, 상기 코폴리머는 예를 들어, 상기 코폴리머층(46)의 가열에 의해 조립된다.
바람직하게는, 상기 블록 코폴리머는 폴리스티렌(PS) 및 폴리메틸메타크릴레이트(PMMA)를 함유하는 2-블록 폴리머이다. PS 및 PMMA의 상이한 부분이 구상될 수 있다. 예를 들어, 30 중량%의 PMMA 및 70 중량%의 PS를 갖도록 PMMA 블록 코폴리머가 조립 후 PA의 매트릭스 내에 함유된 실린더(24)의 형태로 존재한다.
PS-b-PMM 블록 코폴리머의 경우, 상기 그라프팅층은 예를 들어, 호모-폴리스티렌에 기반한다. 상기 호모-폴리스티렌은 여기에 제안된 통합 구현예에서 상기 가이드(23a 및 23b)의 벽에 대해서 PS-b-PMMA 블록 코폴리머의 우수한 친화도를 보장한다.
유리하게는, 랜덤 PS-r-PMMA 코폴리머층은 또한 상기 가이드(23a 및 23b)의 바텀 상에 증착될 수 있다. 상기 층은 상기 가이드의 바텀에 대한 상기 코폴리머의 친화도를 더욱 향상시켜 상기 PMMA의 실린더(24)가 상기 가이드 바텀으로 경사지도록 할 수 있다.
도 3h 및 4h의 단계 F8에서, 상기 PMMA의 실린더는 상기 폴리스티렌의 매트릭스에 대해서, 예를 들어, 상기 기판을 99% 농도의 아세트산에 10분 동안 침지시켜 선택적으로 에칭된다. 다음, 복수의 실린더 홀(24')이 폴리스티렌으로 유일하게 구성된 잔류층(46') 내에 얻어진다.
바람직한 구현예에서, 상기 실린더형 홀(24')의 확장 및 병합은 바람직하게는 RIE 플라즈마 타입의 몇 가지 연이은 에칭 단계에 의해 얻어진다.
우선, 호모-폴리스티렌으로 이루어진 그라프팅층이 상기 조립 가이드의 바텀에 증착되는 경우, 이는 RIE, 바람직하게는 산소(O2) 함유 플라즈마를 이용하여 에칭된다. HBr/O2, Cl2/O2, CO/O2, SO2/O2, N2/O2, He/O2 및 CxHy/O2와 같은 O2에 기반한 기상의 혼합물이 사용될 수 있다. 구현예로서, 상기 플라즈마는 10 mTorr의 압력, 220 W의 파워 및 200 V의 편극 전위 하에서 Ar/O2 가스로부터 생성된다. 상기 플라즈마의 상기 에칭 속도는 약 779 Å/min이다.
이러한 방식으로 상기 중화층을 에칭함으로써, 상기 폴리스티렌층(46')의 실린더형 홀(24')은 약간 확장된다. 바람직하게는, 상기 가스 혼합물 내의 산소의 양은 상기 혼합물 중 9 % 및 100 % 사이로 포함되고, 상기 에칭 시간은 5초 내지 30초 사이이다. 이러한 조건에서, 상기 층(46')의 폴리스티렌의 부분 만이 에칭된다(상기 PS의 층(46')의 두께는 에칭 후 10 nm 이상이다). 따라서, 상기 층(46')의 홀(24')을 구별하는 것이 가능하다.
다음, 상기 홀(24')은 도 3h 및 4h에 나타낸 바와 같이, 제2마스킹 레벨(40)의 질화 티탄층(42)으로 전사된다. 상기 전사는 바람직하게는 상기 제2마스킹 레벨(40)의 산화물층(41) 상의 스톱으로 상기 폴리스티렌층(46')을 통해서 비등방성 플라즈마 에칭(예를 들어 RIE 타입의)을 이용하여 수행된다. 상기 층(42)이 TiN으로 이루어지는 경우, 상기 플라즈마는 바람직하게는 염소(Cl2) 함유 기상의 혼합물을 이용하여 생성된다: Cl2/Ar, Cl2/He, Cl2/CxHy, Cl2/Ar/CxHy, Cl2/CxFy, Cl2/Ar/CxFy, Cl2/BCL3 ... 등. SiN으로 이루어진 질화층(42)인 경우, 적합한 화합물, 예를 들어, 불소화 화합물이 선택될 것이다.
일 구현예로서, 10 nm 내지 30 nm의 두께를 갖는 상기 TiN층(42)은 15 mTorr의 압력, 500 W의 파워 및 200 V의 편극 전위 하에서 RF 장에 의해 생성되는 Cl2/Ar/CxHy 플라즈마에 의해 에칭된다. 상기 플라즈마에 의한 TiN의 에칭 속도는 약 1280 Å/min이다.
상기 방법의 단계 F8 이후에(도 3h, 4h), 상기 폴리스티렌층(46') 및 TiN층(42)의 홀(24')은 아직 병합되지 않으며, 상기 콘택트 영역의 임계 치수 CDvia는 도달되지 않는다. 따라서, 상기 홀의 확장은 계속되어야 한다.
이와 같이 함으로써, 상기 TiN층(42)은 상기 산화물(41) 및 폴리스티렌(46')에 대하여 선택적인 방식으로 등방성으로 에칭된다. 이는 상기 질화물층(42)으로 전사되는 홀(24')의 확장 효과를 갖는다. "오버-에칭"이라고도 지칭되는 상기 TiN의 등방성 에칭 단계는 충격 없이 바람직하게는 단지 Cl2, 또는 BCl3/Cl2의 플라즈마를 이용하여 수행된다(예를 들어, 8 mTorr의 압력, 400 W의 파워 및 제로 편극 전위 하에서, 다음 상기 TiN의 에칭 속도는 약 800 Å/min임).
이러한 신규한 확장된 패턴은 차례로 상기 층들(42 및 46')을 통해서 등방성 에칭에 의해 상기 실리콘 산화물층(41) 내로 전사된 다음, 다시 상기 산화물층(41)의 등방성 에칭에 의해 확장된다(상기 OPL층(39)에 대해서 선택적으로). 상기 산화물의 이러한 비등방성 및 등방성 에칭은 바람직하게는 불소화 화합물(예를 들어: CF4, CxFy, CHxFy, SF6, NF3, CxFy/O2, CxFy/CHxFy, CxFy/Ar/CHxFy, CxFy/He/CHxFy ...)를 사용하여 수행된다.
일 구현예로서, 10 nm 내지 30 nm의 두께를 갖는 산화물층(41)은 CF4/O2 플라즈마 (7 mTorr, 900 W, 200 V, 약 1384 Å/min의 산화물의 에칭 속도)에 의해 비등방성 방식으로 에칭된 다음, 충격 없이 CF4 플라즈마에 의해 등방성 방식으로 에칭된다(5 mTorr, 800 W, 0 V, 약 256 Å/min의 에칭 속도).
상기 산화물(41)의 오버-에칭은 상기 층(46')의 폴리스티렌에 대해서 전적으로 선택적인 것은 아니므로 상기 산화물의 등방성 에칭 동안(및 상기 TiN의 등방성 에칭 시 보다 적게), 폴리스티렌이 소모된다.
따라서, 바람직한 구현예에서, 연속적인 트렌치(25)가 바람직한 임계 치수 CDvia와 동일한 폭을 갖도록 얻어질 때까지(상기 층(46') 및 제2마스킹 층(40)에서) 상기 제2마스킹 레벨(40), 좀 더 바람직하게는 그 산화물층(41)의 홀의 확장과 동시에 상기 층(46')의 홀의 확장이 일어난다(예를 들어 도 2).
따라서 에칭된 상기 질화물층(42) 및 산화물층(41)은 제2하드 마스크를 형성하며, 이는 도 3j 및 4j에 나타낸 방법의 추후 단계 동안 상기 OPL층(39)의 부분을 에칭하는 것이 가능하도록 한다.
상기 제2마스크(40)를 사용하는 것은 상기 홀의 확장 및 연속적인 트렌치로의 병합을 좀 더 용이하게 제어하도록 한다. 한편, 상기 TiN 및 상기 코폴리머 사이에 우수한 선택도에 기인하여 코폴리머가 낮은 두께를 갖더라도 상기 코폴리머의 패턴을 상기 TiN으로 쉽게 전사하도록 한다. 상기 홀이 상기 TiN층(42)으로 전사되면, 이는 상기 하부 산화물(41)을 에칭하기에 충분하다. 다음, 상기 코폴리머의 두께에 대한 어떠한 제한도 없다. 다음, 상기 TiN/산화물 마스크는 상기 OPL층(39)을 에칭하기에 충분하다.
상기 코폴리머층(46')의 두께, 상기 마스크(40)의 두께 및 상기 에칭 화합물의 선택에 따라, 바람직하게는 TEOS 산화물로 이루어진 단일층(41)을 갖는 마스크(40)를 사용하여 구상하는 것이 가능하다.
도 3i 및 도 4i의 단계 F9에서, 상기 OPL층(43) 및 폴리스티렌(46')의 잔류층은 상기 산화물(41) 및 상기 질화물(42)에 대해서 선택적으로 상기 기판으로부터 제거된다. 도시된 바와 같이, 상기 질화 티탄층(42) 또한 제거된다. 상기 후자의 제거는 상기 산화물 마스크(41) 아래에 위치된 상기 OPL층(39) 및 산화물 마스크(41)에 대해서 예를 들어 염소(Cl2)를 함유하는 기상의 혼합물로 플라즈마 에칭에 의해 선택적으로 수행된다.
또 다른 순서의 단계에 따르면, 상기 산화물(41)을 에칭하기 전에(그러나 상기 질화물층(42)으로의 패턴의 전사 이후에) 상기 OPL층(43) 및 코폴리머층(46')을 제거하는 것이 가능하다. 상기 TiN층(42)은 다음으로 상기 산화물(41)을 에칭하는데 사용되는 유일한 마스크이다.
도 3j(A-A를 따른 단면도) 및 4j(상면도)에 나타낸 단계 F10은 실리콘 산화물로 이루어진 하드 마스크(41)를 통해서 상기 평탄화층(39)을 에칭하는 것에 대응한다. 상기 에칭은 예를 들어 플라즈마 타입의 드라이 에칭이다. 상기 에칭은 상기 리세스(21a 및 21c) 부분을 노출시키는 상기 제1마스크(20) 상에서 발생한다. 상기 에칭은 상기 질화 티탄 및 실리콘 산화물에 대해서 선택적이므로, 상기 층들(34 및 35) 중 어느 것도 상기 유기 물질의 에칭에 의해 영향을 받지 않는다.
잠재적으로, 단계 F10은 상기 상부 마스크의 TiN층(42) 및 산화물층(41)의 예에 이어서 두 개의 에칭 단계, 상기 제1비등방성 및 제2등방성을 포함할 수 있다. 상기 OPL층(39)의 물질은 탄소-함유이므로, 이러한 에칭은 상기 폴리스티렌의 에칭에 대해서와 같이 O2에 기반한 화합물을 이용하여 달성되는 것이 유리하다. 상기 선택적인 등방성 에칭은 상기 콘택트 영역을 전체적으로 포함하기 위하여 상기 OPL층(39)의 트렌치(25a)를 더욱 확장하는 것이 필요한 경우 허용된다. 상기 추가적인 에칭은 바람직한 확장이 상기 TiN 및 상기 산화물의 에칭 동안 달성되는 경우 불필요하다.
일 구현예로서, 50 nm 내지 300 nm의 두께를 갖는 상기 평탄화층(39)은 HBr/O2 플라즈마에 의해 비등방성 및 등방성 방식으로 에칭된다(5 mTorr, 533 W, 450 V, 약 3000 Å/min의 상기 OPL의 에칭 속도로).
마지막으로, F11(도 3k, 4k)에서, 상기 산화물층(34)의 노출된 부분, 즉 상기 유기 물질(39)의 에칭에 의해 표출된 리세스(21a 및 21c)의 부분은 상기 질화물층(35)에 대해서 선택적으로 에칭된다. 상기 산화물층(34)의 오프닝은 따라서 한편으로는 상기 리세스(21a 및 21c) 및 다른 한편으로는 트렌치(25a)의 겹칩에서 초래되는 영역에 제한된다.
상기 에칭은 또한 상기 OPL층(39) 상에 위치된 산화물층(41)을 제거하는 것을 가능하게 한다. 이는 바람직하게는 불소화 화합물(예를 들어 CxFy, CHxFy, SF6, NF3)을 이용한 비등방성 에칭을 포함한다.
다음, 상기 산화물층(34)의 오프닝 후, 콘택트 홀(47)은 상기 하부 상호연결 층(31)까지 상기 마스크(20)를 통해서(즉 상기 질화물 및 산화물에 대해 선택적인 방식으로) 상기 유전체층(32)을 에칭하여 얻어진다. 상기 OPL층(39)은 유리하게는 단계 F11의 제2에칭 과정에서 제거된다.
도 3k의 섹션 A-A의 평면에서, 상기 유전체층(32)의 콘택트 홀(47)은 관통홀이다. 이들은 상기 하부 상호접속 층(31)의 금속 트랙 상에 형성된다. 다음, 상기 콘택트 홀을 금속(예를 들어 구리)으로 충전한 후, 상기 홀을 초과하는 잉여의 금속을 제거하여(예를 들어, 화학기계평탄화, CMP에 의해) 비아가 형성된다. 유리하게는, 상기 층(32)의 유전체 물질 내로 금속의 확산을 막는 베리어층이 상기 금속으로의 충전 전에 상기 콘택트 홀(47)에 증착된다.
전술한 패턴 형성방법은 또한 상부 상호연결 레벨의 금속 트랙을 수용할 트렌치의 형성을 이끈다. 상기 금속 라인의 임프린트는 도 3c 및 4c의 단계에서 상기 마스크(20)에서 실제 한정된다. 이들은 금속화될 영역(21a 내지 21c)이다.
도 5h 내지 5l은 좁은 트렌치(금속 트랙)의 형성과 콘택트 홀(비아)의 형성의 구분이 가능하도록, 상기 방법의 단계들의 일부를 재현한다(각각 F8, F9, F10 및 F11, 후자는 두 개의 서브-단계 F11-1 및 F11-2에서 나타냄). 도 3a 내지 3k는 두 개의 인접한 콘택트 홀(비아) 형성을 위한 단계들의 축 A-A를 따른 단면도인 반면, 도 5h 내지 5l은 각각 단계 각각 F8, F9, F10 및 F11 동안 도 2의 축 B-B를 따른 기판의 단면도이다. 이들은 독립된 콘택트 홀(콘택트 영역(22b)) 및 금속화될 영역(21a)(도 2)에 대응하는 트렌치 부분의 형성을 나타낸다.
축 B-B를 따른 단면도를 참조하면, 상기 가이드(23b)의 형성, 조립 및 가이드(23b)의 블록 코폴리머의 현상(도 5h)은 금속화될 영역(21b)(즉, 도 2의 콘택트 영역(22b))의 부분에만 걸려있는 기판의 영역으로 한정된다. 전술한 경우와 달리, 상기 조립 가이드(23b)는 상기 위치에서 어떠한 비아도 제공되지 않으므로(예를 들어 도 2), 금속화될 영역(21a)을 초과하여 확장되지 않는다.
단계 F8 및 F9에서(도 5h-5i), 상기 PMMA 상의 제거에서 초래된 폴리스티렌층(46')의 단일 홀(24')은 도 3h 및 3i와 관련하여 상술한 바와 같이, 상기 제2의 2-층 마스크(41-42) 내에 전사된 후 확장된다. 금속화될 영역(21a)과 반대로, 상기 산화물층(41)은 원래대로 남는다.
상기 확장된 홀(25b)은 상기 산화물층(34)의 오프닝 후 상기 제2마스크의 산화물층(41)을 통해서 상기 평탄화층(39)으로(도 5j), 다음 F11-1(도 5k)에서 상기 제1마스크의 질화물층(35)을 통해서 유전체층(32)으로(도 5k) 전파된다.
단계 F11-1에서 상기 확장된 홀(25b)의 산화물층(34)의 오프닝은 상부 산화물 마스크(41)의 제거와 함께 수행되며, 상기 유전체층(32)과 동시에 상기 OPL층(39)은 노출되고 제거된다.
상기 질화물 마스크(35)가 표출된 때, 상기 콘택트 홀(47)은 단지 부분적으로 형성된다. 다음, 상기 층(32)의 에칭은 상기 관통홀(47)을 완결하기 위하여 금속화될 영역(21b)에서 및 좁은 트렌치(48)를 형성하기 위하여 금속화될 영역에서 계속된다. 상기 유전체층(32)의 에칭의 제2상 F11-2을 도 5l에 나타낸다(B-B를 따른 단면도). 상기 에칭은 상기 홀(47)이 상기 상호연결 레벨의 금속 트랙에 다다를 때 멈춘다. 상기 트렌치(48)의 에칭은 상기 콘택트 홀(47)에 대해서 늦게 시작되며, 상기 트렌치(48)는 상기 층(32)을 전체적으로 가로지르지 않는다. 또한 상기 좁은 트렌치를 형성하기 위하여 상이한 물질들 사이에 선택적으로 에칭하는 역할을 하는 것이 가능하다.
물론, 본 발명에 따른 패턴 형성방법은 도 3 내지 5를 참조하여 기술된 구현예에 한정되지 않으며, 여러가지 변형이 구상될 수 있다.
예를 들어, 특히 블록 코폴리머층(예를 들어 PS-b-PDMS, PS-b-PMMA-b-PEO, PS-b-P2VP), 평탄화층(특히 탄소-함유 물질에 기반한) 및 상이한 레벨의 마스크(예를 들어 BN, SixNy)에 대해서 이전에 기술된 것 이외의 물질이 사용될 수 있다. 이러한 레벨들의 수는 또한 층의 성질 및 사용되는 에칭 기술에 따라 변화될 수 있다.
상기 조립 가이드는 부위에 따라 상이한 화학적 성질을 갖는 층을 상기 기판의 표면 상에 그라프팅함으로써 그라포-에폭시 이외에 케미-에폭시에 의해 한정될 수 있다.
마지막으로, 대안적인 구현예에서, 상기 조립 가이드는 유기 평탄화층 이외에, 상기 제2마스킹 레벨 상에 증착된 수지의 층에 직접 그라포-에피택시에 의해 형성될 수 있다. 상기 수지는 다음으로 NTD(네거티브 톤 현상) 방법을 이용하여 구조화된다. 이는 상기 블록 코폴리머를 증착하는데 사용되는 용매에 용해되지 않는다.
Claims (11)
- 블록 코폴리머의 자기-조립에 의해 기판(30)의 표면 상에 패턴(47, 48)을 형성하는 방법으로서,
- 금속화될 적어도 두 개의 영역(21a, 21c)의 범위를 정하는 제1 마스크(20)를 기판(30)의 표면 상에 형성하는 단계(F1-F3);
- 조립 가이드가 상기 금속화될 두 개의 영역(21a, 21c)에 각각 속하는 두 개의 콘택트 영역(22a, 22c)을 커버하는 표면의 범위를 정하도록 상기 제1 마스크(20) 위에 조립 가이드(23a)를 형성하는 단계 (F4-F6);
- 상기 표면 상에 블록 코폴리머층(46)을 증착하는 단계 (F7);
- 상기 블록 코폴리머층(46)을 재편성하는 단계 (F7);
- 상기 재편성된 블록 코폴리머층(46)의 상 중 하나를 제거하여 상기 두 개의 콘택트 영역(22a, 22c) 위 및 상기 두 개의 콘택트 영역(22a, 22c) 사이에 배치된 제1 마스크(20) 부분의 블록 코폴리머층(46)으로 확장하는 다수의 홀(24')을 형성하는 단계 (F8);
- 상기 두 개의 콘택트 영역(22a, 22c) 및 상기 제1 마스크(20) 부분 위에 연속적인 트렌치(25a)가 형성될 때까지 상기 블록 코폴리머층의 홀을 에칭하여 확장하는 단계(F9);
- 상기 콘택트 영역(22a, 22c)에 대응되는 패턴(47)이 형성되도록 상기 기판의 표면 상에 상기 제1 마스크(20)를 통해서 상기 연속적인 트렌치(25a)를 전사하는 단계 (F10-F11)를 포함하는 블록 코폴리머의 자기-조립에 의해 기판의 표면 상에 패턴을 형성하는 방법. - 청구항 1에 있어서,
- 상기 제1 마스크(20) 상에 평탄화층(39)과, 상기 평탄화층(39) 상에 제2 마스크를 형성하기 위한 적어도 하나의 층(41)과, 상기 제2 마스크를 형성하기 위한 상기 층(41) 상에 형성될 조립 가이드(23a) 및 블록 코폴리머층(46)을 증착하는 단계(F4);
- 상기 블록 코폴리머층(46) 및 상기 제2 마스크(41) 내에 연속적인 트렌치(25a)를 동시에 형성하는 단계; 및
- 상기 제2 마스크의 연속적인 트렌치(25a)를 상기 제1 마스크(20)까지 상기 평탄화층(39) 내로 전사하는 단계(F10)를 더욱 포함하는 방법. - 청구항 2에 있어서,
상기 제2 마스크는 질화물층(42) 및 산화물층(41)을 포함하는 스택으로 형성되는 방법. - 청구항 3에 있어서,
상기 제2 마스크 내에 트렌치(25a)를 연속적으로 형성하는 단계는 상기 블록 코폴리머층(46)을 통해서 상기 질화물층(42)을 비등방성 에칭하는 단계, 상기 질화층(42)을 등방성 에칭하는 단계, 상기 질화물층(42)을 통해서 상기 산화물층(41)을 비등방성 에칭하는 단계 및 상기 산화물층(41)을 등방성 에칭하는 단계를 포함하는 방법. - 청구항 4에 있어서,
상기 블록 코폴리머층(46)의 홀(24')을 확장하는 단계는 질화물층(42) 및 산화물층(41)을 등방성 에칭하는 단계 동안 수행되는 방법. - 청구항 1 내지 5 중 어느 한 항에 있어서,
상기 두 개의 콘택트 영역(22a, 22c)이 상기 조립 가이드(23a)에 의해 범위가 정해진 표면의 단부를 차지하도록 상기 조립 가이드(23a)가 배치되며 상기 조립 가이드(23a)는 직선인 방법. - 청구항 1 내지 6 중 어느 항에 있어서,
상기 조립 가이드(23a)는 그라포-에피택시(grapho-epitaxy)로 형성되며, 상기 방법은 상기 조립 가이드의 측벽 및 바텀 상에 그라프팅층을 증착하는 단계를 더욱 포함하는 방법. - 청구항 7에 있어서,
상기 블록 코폴리머(46)는 폴리스티렌 및 폴리메틸메타크릴레이트를 함유하며, 여기서 상기 그라프팅층은 호모-스티렌에 기반하는 방법. - 청구항 8에 있어서,
상기 재편성된 블록 코폴리머층(46)의 상 중 하나를 제거하는 단계(F8) 직후에 산소 함유 플라즈마에 의해 상기 그라프팅층을 에칭하는 단계를 포함하는 방법. - 청구항 1 내지 9 중 어느 한 항에 있어서,
상기 기판(30)은 전기 접속 레벨(31) 및 상기 접속 레벨을 커버하는 유전체 물질층(32)을 포함하며, 상기 유전체 물질층 내에 패턴(47, 48)이 형성되는 방법. - 청구항 10에 있어서,
상기 기판(30)의 표면 상의 패턴은 상기 전기 접속 레벨(31)까지 상기 유전체 물질층(32)을 가로지르는 상호연결 홀(47)인 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1454712 | 2014-05-26 | ||
| FR1454712A FR3021321B1 (fr) | 2014-05-26 | 2014-05-26 | Procede de realisation de motifs par auto-assemblage de copolymeres a blocs |
| PCT/FR2015/051345 WO2015181474A1 (fr) | 2014-05-26 | 2015-05-21 | Procédé de réalisation de motifs par auto-assemblage de copolymeres a blocs |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170008810A true KR20170008810A (ko) | 2017-01-24 |
Family
ID=51225772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167035253A KR20170008810A (ko) | 2014-05-26 | 2015-05-21 | 블록 코폴리머의 자기-조립을 이용한 패터닝 방법 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9779985B2 (ko) |
| EP (1) | EP3149764B1 (ko) |
| JP (1) | JP6640117B2 (ko) |
| KR (1) | KR20170008810A (ko) |
| FR (1) | FR3021321B1 (ko) |
| TW (1) | TWI655668B (ko) |
| WO (1) | WO2015181474A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9659821B1 (en) * | 2016-05-23 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnect structures by self-aligned approach |
| FR3057991B1 (fr) * | 2016-10-21 | 2019-06-21 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de formation d’un guide d’assemblage fonctionnalise |
| US10340179B2 (en) * | 2017-09-13 | 2019-07-02 | International Business Machines Corporation | Via formation using directed self-assembly of a block copolymer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7405147B2 (en) * | 2004-01-30 | 2008-07-29 | International Business Machines Corporation | Device and methodology for reducing effective dielectric constant in semiconductor devices |
| US7553760B2 (en) * | 2006-10-19 | 2009-06-30 | International Business Machines Corporation | Sub-lithographic nano interconnect structures, and method for forming same |
| US8101261B2 (en) * | 2008-02-13 | 2012-01-24 | Micron Technology, Inc. | One-dimensional arrays of block copolymer cylinders and applications thereof |
| US8114301B2 (en) * | 2008-05-02 | 2012-02-14 | Micron Technology, Inc. | Graphoepitaxial self-assembly of arrays of downward facing half-cylinders |
| US9086621B2 (en) * | 2012-04-20 | 2015-07-21 | Asml Netherlands B.V. | Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers |
| US9153477B2 (en) * | 2012-09-28 | 2015-10-06 | Intel Corporation | Directed self assembly of block copolymers to form vias aligned with interconnects |
| US9530662B2 (en) * | 2015-02-25 | 2016-12-27 | GlobalFoundries, Inc. | Methods for fabricating integrated circuits using directed self-assembly including a substantially periodic array of topographical features that includes etch resistant topographical features for transferability control |
-
2014
- 2014-05-26 FR FR1454712A patent/FR3021321B1/fr not_active Expired - Fee Related
-
2015
- 2015-05-21 US US15/313,792 patent/US9779985B2/en active Active
- 2015-05-21 WO PCT/FR2015/051345 patent/WO2015181474A1/fr active Application Filing
- 2015-05-21 KR KR1020167035253A patent/KR20170008810A/ko active IP Right Grant
- 2015-05-21 EP EP15732320.5A patent/EP3149764B1/fr not_active Not-in-force
- 2015-05-21 JP JP2016569817A patent/JP6640117B2/ja not_active Expired - Fee Related
- 2015-05-25 TW TW104116600A patent/TWI655668B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP3149764B1 (fr) | 2019-02-13 |
| TWI655668B (zh) | 2019-04-01 |
| US20170154810A1 (en) | 2017-06-01 |
| WO2015181474A1 (fr) | 2015-12-03 |
| FR3021321B1 (fr) | 2016-06-03 |
| EP3149764A1 (fr) | 2017-04-05 |
| JP2017523597A (ja) | 2017-08-17 |
| TW201611092A (zh) | 2016-03-16 |
| JP6640117B2 (ja) | 2020-02-05 |
| US9779985B2 (en) | 2017-10-03 |
| FR3021321A1 (fr) | 2015-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100714305B1 (ko) | 자기정렬 이중패턴의 형성방법 | |
| US6955961B1 (en) | Method for defining a minimum pitch in an integrated circuit beyond photolithographic resolution | |
| US9911646B2 (en) | Self-aligned double spacer patterning process | |
| US7235478B2 (en) | Polymer spacer formation | |
| KR101208461B1 (ko) | 콘택트 홀과 트렌치를 위한 이중 패터닝 방법 | |
| JP5121383B2 (ja) | 微細ピッチのハードマスクパターンの形成方法及びそれを用いた半導体素子の微細パターン形成方法 | |
| US20150380300A1 (en) | Self-Aligned Double Spacer Patterning Process | |
| US7842450B2 (en) | Method of forming a semiconductor device | |
| US8222152B2 (en) | Method for fabricating hole pattern | |
| US7846345B2 (en) | Method of manufacturing an imprinting template using a semiconductor manufacturing process and the imprinting template obtained | |
| KR20100079981A (ko) | 4중 패터닝을 이용한 반도체 소자의 미세 패턴 형성방법 | |
| KR20150101398A (ko) | 기판 내 반도체 장치의 핀 구조체 제조방법 | |
| KR20090072240A (ko) | 반도체 소자의 패턴 형성 방법 | |
| US20090117742A1 (en) | Method for fabricating fine pattern in semiconductor device | |
| KR20170008810A (ko) | 블록 코폴리머의 자기-조립을 이용한 패터닝 방법 | |
| CN101271828A (zh) | 半导体器件中用硬掩模层的蚀刻斜坡形成精细图案的方法 | |
| KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
| JP4095588B2 (ja) | 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法 | |
| KR100955927B1 (ko) | 반도체소자의 미세패턴 형성방법 | |
| CN111834213A (zh) | 半导体器件及其形成方法 | |
| US20080280216A1 (en) | Method of forming a hard mask pattern in a semiconductor device | |
| CN111640668B (zh) | 半导体器件及其形成方法 | |
| KR20110060757A (ko) | 반도체장치 제조 방법 | |
| KR20020002573A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR20030046932A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |