JP2017523597A - ブロックコポリマーの自己組織化によるパターン形成方法 - Google Patents

ブロックコポリマーの自己組織化によるパターン形成方法 Download PDF

Info

Publication number
JP2017523597A
JP2017523597A JP2016569817A JP2016569817A JP2017523597A JP 2017523597 A JP2017523597 A JP 2017523597A JP 2016569817 A JP2016569817 A JP 2016569817A JP 2016569817 A JP2016569817 A JP 2016569817A JP 2017523597 A JP2017523597 A JP 2017523597A
Authority
JP
Japan
Prior art keywords
layer
mask
block copolymer
substrate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016569817A
Other languages
English (en)
Other versions
JP6640117B2 (ja
Inventor
ベルダン，ジェローム
ピメンタ・バロ，パトリシア
Original Assignee
コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ filed Critical コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Publication of JP2017523597A publication Critical patent/JP2017523597A/ja
Application granted granted Critical
Publication of JP6640117B2 publication Critical patent/JP6640117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

以下の工程：− 金属化すべき少なくとも２つの領域（２１ａ、２１ｃ）を画定する第１のマスク（２０）を基板（３０）の表面上に形成する工程、− 第１のマスク（２０）の上方にアセンブリガイド（２３ａ）を、アセンブリガイドが、金属化すべき２つの領域（２１ａ、２１ｃ）にそれぞれ属する２つの接点領域（２２ａ、２２ｃ）を覆う表面を画定するように、形成する工程、− 該表面上にブロックコポリマー層を堆積させる工程、− ブロックコポリマー層を再組織化する工程、− 再組織化されたブロックコポリマー層の相（２４）の１つを除去して、２つの接点領域（２２ａ、２２ｃ）および２つの接点領域（２２ａ、２２ｃ）の間に配置された第１のマスク（２０）の一部の上方のブロックコポリマー層に延びる複数の孔を生じる工程、− 連続トレンチ（２５ａ）が２つの接点領域（２２ａ、２２ｃ）および第１のマスク（２０）の該一部の上方に形成されるまで、ブロックコポリマー層の孔をエッチングすることによって拡大する工程、− 第１のマスク（２０）を介して、連続トレンチを基板の表面に転写して、接点領域（２２ａ、２２ｃ）に対応するパターンを形成する工程を含むブロックコポリマーの自己組織化による基板の表面にパターンを製造する方法。

Description

本発明は、非常に高い解像度および密度のパターンを生成するためのブロックコポリマーの指向性自己組織化（ＤＳＡ）技術に関する。本発明は、より詳細には、ブロックコポリマーを用いて、基板の表面にコンタクトホールまたはトレンチのようなパターンを形成する方法に関する。
近年、電子部品の小型化の傾向により、ナノメートル寸法のパターンを作成する方法の必要性が急激に増加している。
最初、パターンは光学投影リソグラフィによって作成された。この製造方法では、感光層を基板上に堆積させた後、パターンを画定するマスクを通して紫外線に暴露する。作ることができる最小のパターンのサイズ（クリティカルディメンション「ＣＤ」とも呼ばれる）は、使用されるビームの波長に密接に関連しており、即ち、波長が短い程、製造されるパターンが細かくなり、集積回路におけるこれらのパターンの集積密度が高くなる。
フォトリソグラフィに使用される紫外線ビームは、伝統的に１９３ｎｍまたは２４８ｎｍの波長を有する。パターンを画定するこの方法は、他の方法、特に電子リソグラフィ方法よりも十分に制御され、安価であるという利点を有する。それにもかかわらず、このような波長では、露光手段の解像度は制限される。
より微細でより良好な解像パターンを作り、それにより集積密度をさらに高めるために、二重パターニングフォトリソグラフィ、極紫外線リソグラフィ（ＥＵＶ）および電子ビーム（ｅ−ビーム）リソグラフィのような新しい方法が開発された。
新たに出現したリソグラフィ技術の中で、ブロックコポリマーの指向性自己組織化（ＤＳＡ）技術を挙げることも可能である。ブロックコポリマーは、モノマーＡおよびモノマーＢの２つの繰り返し単位が、共有結合によって互いに結合した鎖を形成するポリマーである。例えば、ブロックコポリマーを加熱することにより、鎖に十分な移動性が与えられると、鎖Ａおよび鎖Ｂは、相またはブロックに分離し、それらを特定の立体配座に再組織化する傾向を有し、立体配座はモノマーＡとモノマーＢとの間の比に特に依存する。この比の関数として、例えば、モノマーＢのマトリックス中にモノマーＡの球体を有するか、または代わりにＢのマトリックス中にＡの円柱を有するか、または代わりにインターカレートされたラメラＡおよびラメラＢを有することが可能である。従って、ブロックコポリマーは、モノマーの比を使用して制御することができるパターンを形成する特性を有する。次いで、コポリマーの２つの相のうちの１つ（例えば、Ａの円柱）を選択的に除去することによって、モノマーのこれらのパターンを空洞に変換することができる。
ブロックコポリマーの自己組織化の既知の技術は、２つのカテゴリー、即ち、グラフォエピタキシーとケミエピタキシーとに分類することができ、いずれも、論文［「Ｇｕｉｄｅｄ ｓｅｌｆ−ａｓｓｅｍｂｌｙ ｏｆ ｂｌｏｃｋ−ｃｏｐｏｌｙｍｅｒ ｆｏｒ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ： ａ ｃｏｍｐａｒａｔｉｖｅ ｓｔｕｄｙ ｂｅｔｗｅｅｎ ｇｒａｐｈｏ−ｅｐｉｔａｘｙ ａｎｄ ｓｕｒｆａｃｅ ｃｈｅｍｉｃａｌ ｍｏｄｉｆｉｃａｔｉｏｎ」、Ｌ． Ｏｒｉａら、ＳＰＩＥ ２０１１、７９７０−２４巻］に詳細に記載されている。
グラフォエピタキシーは、基板の表面上にガイドと呼ばれる主パターンを形成することにあり、前記ガイドはブロックコポリマー層が内部に堆積される領域を画定する。これらのガイドにより、コポリマーのブロックの組織を制御して、これらの領域内により高い解像度の二次パターンを形成することが可能になる。あるいは、ケミエピタキシーは、基板の特定の部分の化学的性質を改変して、これらの部分の間にコポリマーのブロックの組織を押し出すことにある。グラフォエピタキシーによって形成されたガイドと同様に、基板のこれらの化学的に改質された部分は、従来のフォトリソグラフィ工程によって画定される。
その高解像度により、最近、集積回路の接点の穴を形成するためにＤＳＡ技術が使用されている。ビアとも呼ばれるこれらの接点は、集積回路内の２つの重なり合った相互接続平面を電気的に接続することを可能にする。しかし、部品の小型化に伴い、ビアはますます多くなり、接近している。
文献ＵＳ２０１４／０９１４７６号は、下部相互接続線を含む誘電体層にコンタクトホールを形成するためのブロックコポリマーの自己組織化の方法を開示している。これらのコンタクトホールは、上部相互接続線を画定する働きをするハードマスクもブロックコポリマーのアセンブリガイドを構成するという事実のために、上部相互接続線と「自己整合」される。コンタクトホールは、マスク内に堆積されたブロックコポリマーを組織化し、次に感光性樹脂から製造されたマスクを介してコポリマーの特定のブロックをエッチングすることによって得られる。
同様に、「Ｃｏｎｔａｃｔ Ｈｏｌｅ Ｐａｔｔｅｒｎｉｎｇ ｆｏｒ Ｒａｎｄｏｍ Ｌｏｇｉｃ Ｃｉｒｃｕｉｔｓ ｕｓｉｎｇ Ｂｌｏｃｋ Ｃｏｐｏｌｙｍｅｒ Ｄｉｒｅｃｔｅｄ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ” （Ａｌｔｅｒｎａｔｉｖｅ Ｌｉｔｈｏｇｒａｐｈｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＩＶ、 Ｐｒｏｃ． ｏｆ ＳＰＩＥ、８３２３巻、２０１２）」と題された論文では、グラフォエピタキシー法を用いてビアを印刷する。フォトリソグラフィを適用して、ブロックコポリマーのアセンブリガイドを画定する。このガイドは、ブロックコポリマーによって形成された空洞がビアのレイアウトに対応するように精巧に作られる。
図１Ａは、形成されるいくつかの接点１０および対応するアセンブリガイド１１の例を示す。この例では、コポリマーの組織化から生じる空洞１２は、形成される接点１０のレイアウトと比較的よく一致することに留意されたい。他方、同じ方法を用いて得られたが、パラメータの僅かなシフト（方法の自然変動に関連する）、この例では６０ｎｍのピンボケを有する図１Ｂでは、得られた空洞１２はもはや期待された接点には対応しない。これは、形成されたガイドを有するフォトリソグラフィ手段の解像度が十分でないため、ガイド１１が十分に規定されていないという事実に起因する。
この問題を回避するために、前述の文献は、１つのガイドにつき最大３つの空洞１２を有する直線的なトレンチタイプの単純化されたガイド形状を使用することを提案している。従って、集積回路の２つの金属平面の間のグラフォエピタキシーによるビアの全てを印刷するためには、自己組織化による印刷のいくつかの工程が必要である。例えば、図１Ｃでは、ガイド１１Ａ、１１Ｂ、１１Ｃは、（フォトリソグラフィ工程中に合体しないように、それらは互いに十分に離れているため）第１のパス中に形成され、残りのガイド１１Ｄは第２のパスの間に（換言すれば、追加の平面によって）形成される。
このような方法は長くてコストがかかるという事実に加えて、異なる露光から生じるパターン間に位置合わせの問題が存在する。実際に接点のいくつかの統計的母集団が得られている。
米国特許出願公開第２０１４／００９１４７６号明細書
「Ｇｕｉｄｅｄ ｓｅｌｆ−ａｓｓｅｍｂｌｙ ｏｆ ｂｌｏｃｋ−ｃｏｐｏｌｙｍｅｒ ｆｏｒ ＣＭＯＳ ｔｅｃｈｎｏｌｏｇｙ： ａ ｃｏｍｐａｒａｔｉｖｅ ｓｔｕｄｙ ｂｅｔｗｅｅｎ ｇｒａｐｈｏ−ｅｐｉｔａｘｙ ａｎｄ ｓｕｒｆａｃｅ ｃｈｅｍｉｃａｌ ｍｏｄｉｆｉｃａｔｉｏｎ」、Ｌ． Ｏｒｉａら、ＳＰＩＥ ２０１１、７９７０−２４巻 Ｃｏｎｔａｃｔ Ｈｏｌｅ Ｐａｔｔｅｒｎｉｎｇ ｆｏｒ Ｒａｎｄｏｍ Ｌｏｇｉｃ Ｃｉｒｃｕｉｔｓ ｕｓｉｎｇ Ｂｌｏｃｋ Ｃｏｐｏｌｙｍｅｒ Ｄｉｒｅｃｔｅｄ Ｓｅｌｆ−Ａｓｓｅｍｂｌｙ" （Ａｌｔｅｒｎａｔｉｖｅ Ｌｉｔｈｏｇｒａｐｈｙ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＩＶ、 Ｐｒｏｃ． ｏｆ ＳＰＩＥ、８３２３巻、２０１２）
これらの接点の位置決めに大きな自由度を維持しながら、より少ない露光工程、有利には単一の工程で接点の平面を露出させることを可能にするブロックコポリマー、特に円柱状ブロックコポリマーの自己組織化によって、基板の表面上にパターンを作製する方法を提供する必要があることが認められる。
本発明によれば、この必要性は、以下の工程：
− 金属化すべき少なくとも２つの領域を画定する第１のマスクを基板の表面上に形成する工程、
− 第１のマスクの上方にアセンブリガイドを、このアセンブリガイドが、金属化すべき２つの領域にそれぞれ属する２つの接点領域を覆う表面を画定するように、形成する工程、
− 該表面上にブロックコポリマー層を堆積させる工程、
− ブロックコポリマー層を再組織化する工程、
− 再組織化されたブロックコポリマー層の相の１つを除去して、２つの接点領域および２つの接点領域の間に配置された第１のマスクの一部の上方のブロックコポリマー層に延びる複数の孔を生じる工程、
− 連続トレンチが２つの接点領域および第１のマスクの該一部の上方に形成されるまで、ブロックコポリマー層の孔をエッチングすることによって拡大する工程、
− 第１のマスクを介して、連続トレンチを基板の表面に転写して、接点領域に対応するパターンを形成する工程
を提供することによって満たされる傾向がある。
優先的な実施形態では、本方法は、以下の工程：
− 第１のマスク上に平坦化層、および平坦化層上に第２のマスクを形成することを意図した少なくとも１つの層を堆積させる工程であって、アセンブリガイドおよびブロックコポリマー層が第２のマスクを形成することを意図した該層上に形成される工程、
− ブロックコポリマー層および第２のマスク中に連続トレンチを同時に形成する工程、および
− 第２のマスクの連続トレンチを第１のマスクまで平坦化層に転写する工程
をさらに含む。
好ましくは、第２のマスクは、窒化物層と酸化物層とを含むスタックから形成される。
現像によれば、第２のマスクにおけるトレンチの形成は、ブロックコポリマー層を介した窒化物層の異方性エッチング工程、窒化物層の等方性エッチング工程、窒化物層を介した酸化物層の異方性エッチング工程、および酸化物層の等方性エッチング工程を連続的に含む。
ブロックコポリマー層の孔を拡大することは、有利には、窒化物層および酸化物層の等方性エッチング工程の間に起こる。
本発明による方法はまた、個々にまたはそれらの全ての技術的に可能な組み合わせに従って考慮される以下の特徴の１つ以上を有することができる。
− アセンブリガイドは直線的であり、２つの接点領域がアセンブリガイドによって画定される表面の端部を占めるように配置される、
− アセンブリガイドがグラフォエピタキシーによって形成され、この方法は、アセンブリガイドの側壁および底部にグラフト層を堆積させる工程を含む、
− ブロックコポリマーがポリスチレンおよびポリメチルメタクリレートを含み、グラフト層がホモポリスチレンに基づく、
− この方法は、再組織化されたブロックコポリマー層の相の１つが除去された直後に、酸素を含むプラズマによってグラフト層をエッチングする工程を含む、
− 前記基板は、電気接続平面、および電気接続平面を覆し、その中に前記パターンが形成される誘電体材料層を含む、および
− 基板の表面上のパターンは、誘電体材料層を電気接続平面まで横切る相互接続孔である。
本発明の他の特徴および利点は、添付の図面を参照して、表示的な方法で非限定的に、以下の記載から明らかになるであろう。
図１Ａ、１Ｂおよび１Ｃは、ブロックコポリマーの１つ以上の組織化平面を使用して、従来技術によるブロックコポリマーの自己組織化の方法によって形成されたコンタクトホールを表す。 図１Ａ、１Ｂおよび１Ｃは、ブロックコポリマーの１つ以上の組織化平面を使用して、従来技術によるブロックコポリマーの自己組織化の方法によって形成されたコンタクトホールを表す。 図１Ａ、１Ｂおよび１Ｃは、ブロックコポリマーの１つ以上の組織化平面を使用して、従来技術によるブロックコポリマーの自己組織化の方法によって形成されたコンタクトホールを表す。 本発明によるブロックコポリマーの自己組織化によってパターンを作製する方法の原理図である。 図３Ａは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｂは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｃは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｄは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｅは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｆは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｇは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｈは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｉは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｊは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図３Ｋは、図２の軸Ａ−Ａに沿った断面図において、本発明の優先的な実施形態によるパターンを作製する方法の工程を表す。 図４Ｃは、図３Ｃ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊおよび３Ｋの工程の間の基板の平面図である。 図４Ｆは、図３Ｃ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊおよび３Ｋの工程の間の基板の平面図である。 図４Ｇは、図３Ｃ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊおよび３Ｋの工程の間の基板の平面図である。 図４Ｈは、図３Ｃ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊおよび３Ｋの工程の間の基板の平面図である。 図４Ｉは、図３Ｃ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊおよび３Ｋの工程の間の基板の平面図である。 図４Ｊは、図３Ｃ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊおよび３Ｋの工程の間の基板の平面図である。 図４Ｋは、図３Ｃ、３Ｆ、３Ｇ、３Ｈ、３Ｉ、３Ｊおよび３Ｋの工程の間の基板の平面図である。 図５Ｈから５Ｌは、図２の軸Ｂ−Ｂに沿った断面図において、図３Ｈから３Ｋに対応するパターンを作製する方法の工程を表す。 図５Ｈから５Ｌは、図２の軸Ｂ−Ｂに沿った断面図において、図３Ｈから３Ｋに対応するパターンを作製する方法の工程を表す。 図５Ｈから５Ｌは、図２の軸Ｂ−Ｂに沿った断面図において、図３Ｈから３Ｋに対応するパターンを作製する方法の工程を表す。 図５Ｈから５Ｌは、図２の軸Ｂ−Ｂに沿った断面図において、図３Ｈから３Ｋに対応するパターンを作製する方法の工程を表す。 図５Ｈから５Ｌは、図２の軸Ｂ−Ｂに沿った断面図において、図３Ｈから３Ｋに対応するパターンを作製する方法の工程を表す。
より明確にするために、全ての図において、同一または類似の要素には同一の参照符号を付している。
ブロックポリマーの指向性自己組織化（ＤＳＡ）法を以下に記載する。この方法は、基板の表面上に高密度のパターンを単一の工程で印刷することを可能にする。この方法は、有利には、円柱状ブロックコポリマーから集積回路のコンタクトホールを形成するために使用される。
この方法は、より詳細には、フォトリソグラフィによる最小解像度ピッチよりも小さい距離だけ互いに分離された接点に適用される。例えば、１９３ｎｍに等しい波長の浸漬フォトリソグラフィ手段では、２つのパターン間の最小ピッチは約８８ｎｍである。結果として、８８ｎｍ未満の距離を隔てた近隣を有する全ての接点は、同じガイド内に印刷されるために一緒にグループ化されることになる。
この方法は、隣接物を有さないコンタクトホールにも適用することができるが、その寸法がフォトリソグラフィでは解決できないようなものであるか、またはむしろこれらの孔の寸法制御を改善するためである。
図２は、これらの状況の一方または他方において、どのようにして基板に良好な数および正しい場所にコンタクトホールを形成することが可能であるかを説明する方法の原理図である。平面図で表されたこの例では、３つの金属トラックを含む相互接続平面、および金属トラックを下部金属平面（図示せず）に接続する、即ち、金属トラックの下に位置する３つの垂直接点または「ビア」を形成することを目的としている。
この方法では、金属トラックおよびビアは、マスク２０を使用して画定される。マスク２０は、将来の金属トラックに対応する凹部２１ａから２１ｃを含む。換言すれば、マスクは、トラックを形成するために金属化されるべき基板の領域２１ａからｃを画定する。金属化すべき領域２１ａからｃの内部には、実線の四角で示す接点領域２２ａから２２ｃが存在する。それらはビアを形成するためのコンタクトホールの場所を規定する。
図２の左側に位置し、金属化される領域２１ａおよび２１ｃにそれぞれ属する２つの接点領域２２ａおよび２２ｃは、フォトリソグラフィによって伝統的な方法で印刷することができないほど近すぎる。右側に位置し、金属化されるべき領域２１ｂに属する第３の接点領域２２ｂは、正確に寸法を制御することが望まれる孤立した接点の場合に対応する。従って、これらの接点領域２２ａから２２ｃを規定するために、ブロックコポリマーが使用されることになる。
ブロックコポリマーのアセンブリガイドは、まずマスク２０上に、好ましくはグラフォエピタキシーにより形成される。接点領域２２ａおよび２２ｃは、同じアセンブリガイド２３ａ内で一緒にグループ化される。従って、ガイド２３ａは、接点領域２２ａおよび２２ｃを覆う表面だけでなく、これら２つの領域の間に配置されたマスク２０の一部をも画定する。接点領域２２ｂはそれ自身のガイド２３ｂを有する。
ガイド２３ａおよび２３ｂは、それらがフォトリソグラフィによって達成され得るクリティカルディメンション（即ち、小さなパターンの寸法）よりも大きい寸法を有する場合、フォトリソグラフィ（例えば、１９３ｎｍで）によって形成され得る。
次いで、ブロックコポリマー、例えば、ポリスチレン−ｂ−ポリメチルメタクリレート（ＰＳ−ｂ−ＰＭＭＡ）の層がガイド２３ａおよび２３ｂ内に堆積される。次いで、ポリスチレンのブロックおよびＰＭＭＡのブロックが再組織化される。図２の例では、これにより、ガイド２３ａ内にＰＭＭＡの４つの円柱２４が形成され、ガイド２３ｂ内にＰＭＭＡの単一の円柱２４が形成され、各ガイドの円柱はポリスチレンマトリックスで取り囲まれる。
直線的ガイド２３ａでは、ＰＭＭＡの円柱２４は、ガイドの中心に位置する線Ａ−Ａに沿って分布され、ガイドの長さ方向に向けられている。正方形のガイド２３ｂでは、ＰＭＭＡの単一の円柱２４が正方形の中央領域を占める。
この方法は、再組織化されたブロックコポリマー層の相の１つ、前の例ではＰＭＭＡ相を除去する工程を含む。このようにして、ＰＭＭＡの円柱２４がエッチングされて、ガイド２３ａ内に複数の穴（図２の例では４つの穴）およびガイド２３ｂ内に単一の穴が形成される。
図２に見られるように、ＰＭＭＡのエッチングによって形成された円柱状の孔２４は、接点領域２２ａからｃよりも、即ち、形成したいビアよりもはるかに小さい寸法を有する。これは、それらがその後ポリスチレンマトリックスのエッチングによって拡大される限り、問題ではない。実際に、ブロックコポリマーの使用により得られるクリティカルディメンションは、１９３ｎｍ
Figure 2017523597
 でのフォトリソグラフィによって達成できるものだけでなく、ビア
Figure 2017523597
 に望まれるものより確かにはるかに小さい。換言すれば、ブロックコポリマーは、所望のクリティカルディメンションに達するようにＰＭＭＡのエッチングによって形成された孔を拡大する必要がある程に解像する。
ガイド２３ａでは、孔２４は、孔が準全体として接点領域２２ａ、２２ｃおよび接点領域２２ａおよび２２ｃの間に配置されたマスク２０の部分を覆う連続トレンチ２５ａに合体するまで、ポリスチレンのブロックをエッチングすることによって拡大される。同様に、ガイド２３ｂの孔２４は、ポリスチレンのエッチング後（拡張孔２５ｂ）、ビア（接点領域２２ｂ）のレイアウトによって提供されるのと実質的に同じ表面積を占める。
最後に、方法の最終工程の間に、トレンチ２５ａは、その上にマスク２０を置く基板に、より詳細には、連続する２つの相互接続平面を分離することを意図する誘電体層に転写される。ここでは、金属化された領域２１ａおよび２１ｃを覆うトレンチ２５ａの部分のみが誘電体層に転写される。何故なら、これらの領域の外側では、マスク２０が誘電体層のエッチングをブロックするからである。より詳細には、２つの接点領域２２ａと２２ｃとの間に配置されたマスク２０の部分の下では、下にある誘電体層はエッチングされず、誘電体層に２つの分離したコンタクトホールが得られる。それによって形成されたコンタクトホールは、接点領域２２ａおよび２２ｃのレイアウトによって提供される場所および寸法にある。次いで、これらのコンタクトホールを金属で充填してビアを形成し、２つの相互接続平面を接続することができる。
このように、基板の表面上のコンタクトホールは、金属トラックを画定するマスク２０の重ね合わせ、およびトレンチ２５ａを画定するコポリマーの組織化から生じる。接点領域２２ａおよび２２ｃは、マスク２０の一部がそれらを分離する限り、互いに非常に接近していてもよい。その結果、印刷されるパターンのピッチは、金属トラックのマスク２０によって制御される。
この方法のおかげで、ガイド２３ａの端部に位置するＰＭＭＡの円柱２４は、接点領域２２ａおよび２２ｃに対して少なくとも一方向において完全にセンタリングされる必要はない。具体的には、円柱状の孔の拡大および合体がこのオフセットを補うものであれば、接点領域２１ａおよび２１ｃ（図２参照）の中央線に対してわずかにずれていてもよい。これにより、アセンブリガイドの配置に関する制約を部分的に（一方向においてのみ）緩和させることができ、特にフォトリソグラフィ装置の解像度に適合するアセンブリガイドを形成することができる。他方、垂直方向（直線的ガイド２３ａの軸内）では、円柱２４は、有利には、接点領域２２ａおよび２２ｂの中心を結ぶ直線Ａ−Ａに位置合わせされる。しかし、この制御は、ガイドの直線的形状および２つの連続するガイド間のかなりの横方向の間隔（フォトリソグラフィによる最小解像度ピッチよりも大きい）のために達成するのが容易である。
さらに、従来技術に比べて露光を少なくすることができるという事実、または単一の露光でさえも、ビアの統計的母集団の数を減らすことを可能にし、それにより、位置合わせのより良好な制御を可能にする。
中央の円柱の位置、即ち、マスク２０の上方の位置は、この方法ではほとんど重要でないことにも留意されたい。トレンチ２５ａの対応する部分は、誘電体に転写されないので、任意の形状を有することができる。
逆に、接点領域２２ａおよび２２ｃの上方のＰＭＭＡの円柱の位置は、上述したように、より繊細である。アセンブリガイド２３ａは、好ましくは、接点領域２２ａおよび２２ｃがガイドの端部を占めるように配置される。従って、ガイドの端部におけるＰＭＭＡの円柱２４は、接点領域２２ａおよび２２ｃと実質的に一致する（端部の円柱は、一般的に、ガイドの中央の円柱よりも位置決めのばらつきが少ない）。
同様に、ガイド２３ｂの拡大された孔２５ｂは、マスク２０の金属化されるべき領域２１ｂを介して誘電体層に転写され、それにより完全に位置決めされたコンタクトホールを形成し、接点領域２２ｂに対して正しい寸法を有する。
ブロックコポリマーの使用は、従来のフォトリソグラフィ技術によって達成され得るものよりも小さいクリティカルディメンションＣＤｖｉａを得ることを可能にする。また、フォトリソグラフィ工程中に２つの隣接するアセンブリガイドが合体するであろうという仮説において、合体されたガイドの内側の円柱の位置は、ガイドが分離されている場合の位置に対して実質的に変化しないであろう。従って、２つのガイドの接合領域には、望ましくないＰＭＭＡの円柱は存在しないであろう。
２つのガイドの間にＰＭＭＡの円柱を形成するという事実は、それが同じ場所で金属トラックを形成するためにも設けられていれば、問題となる可能性がある。実際、この場合、円柱はマスク２０の凹部に張り出し、誘電体層に転写され、（金属トラックを受けるための単純なトレンチではなく）下部相互接続層までのコンタクトホールを形成する。結果として、ブロックコポリマーの使用は、望ましくないコンタクトホールを形成することを回避しながら、ガイドの配置に関する制約を緩和することも可能にする（一方向において、ガイドは互いに近接し得る）。
それらの寸法は（特に、フォトリソグラフィ法のパラメータの変動、即ち、露光量、マスクの寸法、焦点距離等に起因して）変動し得るので、２つのアセンブリガイドが合体する可能性がある（例えば、図２の直線的ガイド２３ａ、およびガイド２３ａの延長部に位置する同じ向きの別の直線的ガイド）。従って、ブロックコポリマーは、ガイドの寸法変動を補償する特殊性を有する。
一例として、４５ｎｍと５５ｎｍとの間に含まれる「目標」（即ち、所望の）クリティカルディメンションのガイドについて、（フォトリソグラフィ法のばらつきのために）この寸法に対して行われる最大誤差は約１０ｎｍであり、一方、これらのガイドに形成されたＰＭＭＡの円柱のクリティカルディメンションの最大誤差はわずか２ｎｍである。従って、ブロックコポリマーを使用することにより、パターンの寸法制御が改善される（ここでは５倍）。
この範囲では、ガイド内の円柱の充填率が最大である（換言すれば、ＰＭＭＡの円柱が全て形成されている）ため、アセンブリガイド２３ａおよび２３ｂは、好ましくは、４５ｎｍから５５ｎｍの間に含まれるクリティカルディメンションを有する。
先に示したように、マスク２０の一部によって分離された２つの隣接する接点は、このＤＳＡ法によって、同じガイド内で一緒にグループ化され、一緒に印刷される。接点のレイアウトの観点から、これは、これら接点の中心を結ぶセグメントが金属トラックの２つのエッジを正確に横切る場合に、２つの接点を一緒にグループ化することを意味する（例えば、図２では、領域２２ａおよび２２ｃの中心を結ぶセグメントは領域／トラック２１ａの上端および領域／トラック２１ｃの下端を遮る）。
あるいは、２つの接点は、将来のコンタクトホールが下部相互接続平面の金属の同じ線上で合体するならば、それらが金属化されるべき同じ領域に属していても（従ってマスク２０の一部によって分離されていなくても）一緒にグループ化されてもよい。さもなければ、２つの接点を接続するトレンチ全体がこの場合にはマスク２０を介して転写されるので、下部平面の金属の２つ線の短絡が生じるであろう。
本発明によるパターンを作成するための方法の好ましい実施形態を、図３Ａから３Ｋに関連して詳細に説明する。これらの図は、Ａ−Ａ（図２）に沿った断面図において、集積回路内の２つの相互接続平面間にコンタクトホールを形成するため工程Ｆ１からＦ１１を表す。図４Ｃ、４Ｆから４Ｋは、それぞれ図３Ｃ、３Ｆから３Ｋの工程中に取られた基板の平面図である。
工程Ｆ１からＦ３（図３Ａから３Ｃおよび４Ｃ）は、基板３０の表面上にマスク２０を形成することを可能にする。基板３０は、例えば、酸化ケイ素でできた誘電体層３２で覆われた第１の電気相互接続平面３１を含む。
図３Ａの工程Ｆ１では、マスク２０を形成することを意図した２層スタック３３が基板３０の表面上に堆積される。スタック３３は、有利には、誘電体層３２と接触する酸化物層３４（例えば、４０ｎｍの厚さの酸化ケイ素）、および酸化物層３４上に配置された、厚さ１５ｎｍの、例えば、窒化チタンＴｉＮでできた窒化物層３５を含む。次に、スタック３３は、有機材料でできた平坦化層３６（ＯＰＬ、「有機平坦化層」）および反射防止コーティング（ＡＲＣ）３７で覆われる。
次いで、反射防止コーティング層３７上に樹脂層３８を堆積させ、好ましくはダブルパターニングフォトリソグラフィによって構造化する。層３６および３７は、露光工程中に基板によって反射された光波を吸収し、定常波の生成を回避し、それによって寸法制御を改善することを可能にする。樹脂に形成されたパターンは、上部相互接続平面を形成するために金属化されるべき領域２１ａから２１ｃのレイアウトに対応する。
Ｆ２（図３Ｂ）では、樹脂パターンが、反射防止コーティング層３７、平坦化層３６、および窒化物層３５に転写される。この転写は、プラズマタイプの連続的なエッチング工程によって達成することができる。ＡＲＣ層３７は、樹脂３８を介して選択的にエッチングされ、次いで、同様にＴｉＮ層３５をエッチングするためのマスクとしての役割を果たすＯＰＬ層３６のエッチングのためのハードマスクの役割を果たす。酸化物層３４は、有利にはＴｉＮのエッチングのための停止層として役立つ。
図３Ｃおよび４Ｃの工程Ｆ３で層３６から３８を除去した後、マスク２０およびその凹部２１ａから２１ｃ（即ち、金属化される領域２１ａから２１ｃ）が得られる。それらは金属トラックを形成するために役立つであろう。
工程Ｆ４（図３Ｄ）では、図２のアセンブリガイド２３ａおよび２３ｂを形成するのに役立つ層が、マスク２０で覆われた基板３０上に堆積される。このようにして、好ましくは、有機材料からできた別の平坦化層３９は第１のマスク２０上に堆積され、次に第２のマスキング平面４０が平坦化層３９上に形成される。第１のマスク２０と同様に、第２のマスキング平面４０は、有利には、酸化物層４１（例えば、ＴＥＯＳ酸化物）および窒化物層４２（例えば、ＴｉＮ）を含む。最後に、第２のマスキング平面４０は、ＯＰＬ層４３、ＡＲＣ層４４、および樹脂層４５で連続的に覆われる。
この優先的な実施形態では、アセンブリガイドは、第２のマスキング平面４０上に堆積された平坦化層４３の光フォトリソグラフィおよびエッチングによって形成される。樹脂４５は、除去可能なマスク（図示せず）を介して露光され、次いで現像され（図３Ｄ）、Ｆ５（図３Ｅ）では、ＡＲＣ層４４およびＯＰＬ４３層は、現像された樹脂層４５を介して異方性（例えば、プラズマによる）でエッチングされる。
前述のように、ＯＰＬ層４３およびＡＲＣ層４４の厚さおよび光学指数は、フォトリソグラフィ手段の露光波長における光の反射を最小にするように選択される。そのため、アセンブリガイドは、より良好な解像度を有する。
図３Ｆ（Ａ−Ａに沿った断面図）および４Ｆ（平面図）の工程Ｆ６では、樹脂層４５が除去され（剥離工程）、例えば、フッ化物エッチングを用いてＡＲＣ層４４が除去される。フッ化物エッチングは、ガイドの表面上にコポリマーの層が付着することを防止するフッ素基をガイドの表面上に形成することによって、ＯＰＬ層４３に形成されたガイド２３ａ、２３ｂの表面状態を改質させる。これを改善するために、グラフト層をガイド２３ａおよび２３ｂの側壁および底部に堆積させることができる。これは、フッ素基を中和することを可能にする。
図２に関連して先に説明したように、ガイド２３ａは、それがマスクの凹部２１ａおよび２１ｂの一部に張り出すように配置される（図３Ｆ、４Ｆ）。図４Ｆの平面図でのみ見ることができるガイド２３ｂは、マスク２０の別の凹部の一部に張り出し、金属化される領域２１ｂに対応する。
工程Ｆ７（図３Ｇおよび４Ｇ）では、ブロックコポリマー層４６が、グラフト層で覆われた表面上のガイド２３ａおよび２３ｂの内部に堆積される。コポリマーは、好ましくは、スピンコーティングによって基板の表面全体に広げられる。次に、例えば、コポリマー層４６を加熱することによって、コポリマーが組織化される。
ブロックコポリマーは、好ましくは、ポリスチレン（ＰＳ）およびポリメチルメタクリレート（ＰＭＭＡ）を含む２ブロックコポリマーである。ＰＳおよびＰＭＭＡの異なる割合が想定され得る。一例として、３０重量％のＰＭＭＡおよび７０重量％のＰＳを用いて、ＰＭＭＡのブロックは、組織化後、ＰＳのマトリックスに含まれる円柱２４の形態である。
ＰＳ−ｂ−ＰＭＭブロックコポリマーの場合、グラフト層は、例えば、ホモポリスチレンに基づく。ホモポリスチレンは、ここで提案された組込み例において、ガイド２３ａおよび２３ｂの壁とのＰＳ−ｂ−ＰＭＭＡブロックコポリマーの良好な親和性を保証する。
有利には、ランダムＰＳ−ｒ−ＰＭＭＡコポリマーの層をガイド２３ａおよび２３ｂの底部に堆積させることもできる。この層は、ガイドの底部とのコポリマーの親和性をさらに改善し、それにより、ＰＭＭＡの円柱２４がガイドの底部に向けて降下することを可能にする。
図３Ｈおよび４Ｈの工程Ｆ８において、ＰＭＭＡの円柱は、例えば、９９％濃酢酸中に１０分間基板を浸漬することによって、ポリスチレンのマトリックスに対して選択的にエッチングされる。次いで、ポリスチレンで特異的に構成された残留層４６’に、複数の円柱状の孔２４’が得られる。
この優先的な実施形態では、円柱状の穴２４’の拡大および合体は、好ましくはＲＩＥプラズマタイプのいくつかの連続するエッチング工程によって得られる。
第１に、ホモポリスチレンでできたグラフト層がアセンブリガイドの底部に堆積された場合、これは好ましくは酸素（Ｏ２）を含むプラズマを用いてＲＩＥによってエッチングされる。ＨＢｒ／Ｏ２、Ｃｌ２／Ｏ２、ＣＯ／Ｏ２、ＳＯ２／Ｏ２、Ｎ２／Ｏ２、Ｈｅ／Ｏ２およびＣｘＨｙ／Ｏ２等のＯ２に基づく気体混合物を使用することができる。一例として、プラズマはＡｒ／Ｏ２ガスの混合物から、圧力１０ｍＴｏｒｒ、電力２２０Ｗ、分極電圧２００Ｖで生成される。このプラズマのエッチング速度は約７７９オングストローム／分である。
このように中和層をエッチングすることにより、ポリスチレン層４６’の円柱状の孔２４’が僅かに拡大される。好ましくは、ガス混合物中の酸素の量は混合物の９％から１００％の間に含まれ、エッチング時間は５秒から３０秒の間に含まれる。これらの条件では、層４６’のポリスチレンの一部のみがエッチングされる（ＰＳの層４６’の厚さは、エッチング後、１０ｎｍ以上である）。従って、層４６’の孔２４’を区別することは依然として可能である。
次に、図３Ｈおよび図４Ｈに示すように、孔２４’は第２のマスキング平面４０の窒化チタン層４２に転写される。この転写は、好ましくは、ポリスチレン層４６’を介して異方性プラズマエッチング（例えば、ＲＩＥタイプのもの）を用いて行われ、第２のマスキング平面４０の酸化物層４１上で停止させる。層４２がＴｉＮでできている場合、プラズマは、好ましくは、塩素（Ｃｌ２）：Ｃｌ２／Ａｒ、Ｃｌ２／Ｈｅ、Ｃｌ２／ＣｘＨｙ、Ｃｌ２／Ａｒ／ＣｘＨｙ、Ｃｌ２／ＣｘＦｙ、Ｃｌ２／Ａｒ／ＣｘＦｙ、Ｃｌ２／ＢＣＬ３・・・を含む気体混合物を用いて生成される。それがＳｉＮでできた窒化物層４２である場合、適切な化学物質、例えば、フッ素化化学物質が選択される。
一例として、厚さが１０ｎｍから３０ｎｍの間に含まれるＴｉＮ層４２は、１５ｍＴｏｒｒの圧力下、５００Ｗの電力および２００Ｖの分極電圧で、ＲＦ磁場によって生成されたＣｌ２／Ａｒ／ＣｘＨｙプラズマによってエッチングされる。このプラズマによるＴｉＮのエッチング速度は約１２８０オングストローム／分である。
方法の工程Ｆ８（図３Ｈ、４Ｈ）の後、ポリスチレン層４６’およびＴｉＮ層４２の穴２４’はまだ合体されておらず、接点領域のクリティカルディメンションＣＤｖｉａは達成されていない。従って、穴の拡大は継続されなければならない。
そのために、ＴｉＮ層４２は、酸化物４１およびポリスチレン４６’に対して等方的かつ選択的にエッチングされる。これは、窒化物層４２に転写されたばかりの孔２４’を拡大する効果を有する。「オーバーエッチング」とも呼ばれるＴｉＮの等方性エッチングのこの工程は、好ましくはＣｌ２のみまたはＢＣｌ３／Ｃｌ２のプラズマを用いて衝撃なしで行われる（例えば、８ｍＴｏｒｒの圧力下で、４００Ｗの電力およびゼロ分極電圧に対し、ＴｉＮのエッチング速度は約８００オングストローム／分である）。
これらの新しいより幅の広いパターンは、次に層４２および４６’を介した異方性エッチングによって酸化ケイ素層４１に転写され、次いで酸化物層４１の等方性エッチング（ＯＰＬ層３９に対して選択的）によって再び拡大される。酸化物のこれらの異方性エッチングおよび等方性エッチングは、好ましくは、フッ素化化学物質（例えば、ＣＦ４、ＣｘＦｙ、ＣＨｘＦｙ、ＳＦ６、ＮＦ３、ＣｘＦｙ／Ｏ２、ＣｘＦｙ／ＣＨｘＦｙ、ＣｘＦｙ／Ａｒ／ＣＨｘＦｙ、ＣｘＦｙ／Ｈｅ／ＣＨｘＦｙ・・・）を使用して実施される。
一例として、厚さが１０ｎｍから３０ｎｍの間に含まれる酸化物層４１は、ＣＦ４／Ｏ２プラズマ（７ｍＴｏｒｒ、９００Ｗ、２００Ｖ、約１３８４オングストローム／分のエッチング速度）によって異方性でエッチングされ、その後、衝撃なしでＣＦ４プラズマ（５ｍＴｏｒｒ、８００Ｗ、０Ｖ、約２５６オングストローム／分のエッチング速度）によって等方性でエッチングされる。
酸化物４１の等方性エッチングの間（およびより少ない程度でＴｉＮの等方性エッチングの間）、ポリスチレンが消費される。何故ならば、酸化物４１のオーバーエッチングは、層４６’のポリスチレンに対して完全には選択的ではないからである。
このように、この優先的な実施形態では、所望のクリティカルディメンションＣＤｖｉａ（図２参照）に等しい幅を有する連続トレンチ２５が（層４６’および第２のマスキング平面４０内に）得られるまで、第２のマスキング平面４０、より具体的にはその酸化物層４１における孔の拡大と同時に、層４６’における孔の拡大が起こる。
これによりエッチングされた窒化物層４２および酸化物層４１は、第２のハードマスクを形成し、図３Ｊおよび４Ｊに示す方法の後の工程中に、ＯＰＬ層３９の一部をエッチングすることを可能にするであろう。
第２のマスク４０を使用するという事実により、孔の拡大および連続トレンチへの合体をより容易に制御することが可能になる。一方ではＴｉＮとコポリマーとの間の良好な選択性、および他方ではエッチングされるべきＴｉＮの薄い厚さのおかげで、コポリマー厚さが薄くても、コポリマーのパターンをＴｉＮに容易に転写することが可能である。孔がＴｉＮ層４２に転写されると、この孔は下にある酸化物４１をエッチングするのに十分である。このためコポリマーの厚さにもはや制約はない。次いで、ＴｉＮ／酸化物マスクは、ＯＰＬ層３９をエッチングするのに十分である。
コポリマー層４６’の厚さ、マスク４０の厚さおよびエッチング化学物質の選択性に依存して、好ましくはＴＥＯＳ酸化物でできた単一層４１を有するマスク４０を使用することが想定できる。
図３Ｉおよび４Ｉの工程Ｆ９において、ＯＰＬ層４３およびポリスチレン４６’の残りの層が、酸化物４１および窒化物４２に対して選択的に基板から除去される。図示のように、窒化チタン層４２も除去される。この後者の除去は、例えば、塩素（Ｃｌ２）を含む気体混合物を用いたプラズマエッチングによって、酸化物マスク４１、および酸化物マスク４１の下に位置するＯＰＬ層３９に対して選択的に行われる。
別の一連の工程に従って、酸化物４１をエッチングする前（しかし、窒化物層４２へのパターンの転写後）に、ＯＰＬ層４３およびコポリマー層４６’を除去することも可能である。その結果、ＴｉＮ層４２は、酸化物４１をエッチングするために使用される唯一のマスクである。
図３Ｊ（Ａ−Ａに沿った断面図）および図４Ｊ（平面図）に示される工程Ｆ１０は、酸化ケイ素でできたハードマスク４１を介する平坦化層３９のエッチングに対応する。このエッチングは、例えば、プラズマタイプのドライエッチングである。エッチングは、第１のマスク２０上に現れ、凹部２１ａおよび２１ｃの一部を露出させる。エッチングは、窒化チタンおよび酸化ケイ素に対して選択的であるので、層３４および３５のいずれも、有機材料のエッチングの影響を受けない。
潜在的に、工程Ｆ１０は、上部マスクのＴｉＮ層４２および酸化物層４１の例に続いて、２つのエッチング工程、即ち、第１の異方性および第２の等方性エッチングを含むことができる。ＯＰＬ層３９の材料は炭素を含むので、これらのエッチングは、ポリスチレンのエッチングに関して、Ｏ２に基づく化学を用いることによって有利に達成される。この任意の等方性エッチングにより、必要ならば、それが接点領域を完全に包囲するようにＯＰＬ層３９内のトレンチ２５ａをさらに拡大することができる。この追加のエッチングは、ＴｉＮおよび酸化物のエッチング中に所望の拡大が達成される場合には必要ではない。
一例として、その厚さが５０ｎｍから３００ｎｍの間に含まれる平坦化層３９は、ＨＢｒ／Ｏ２プラズマ（５ｍＴｏｒｒ、５３３Ｗ、４５０Ｖ、約３０００オングストローム／分のＯＰＬのエッチング速度）により異方性および等方性でエッチングされる。
最後に、Ｆ１１（図３Ｋ、４Ｋ）において、酸化物層３４の露出部分、即ち、有機材料３９のエッチングによって解放された凹部２１ａおよび２１ｃの部分は、窒化物層３５に対して選択的にエッチングされる。これにより、酸化物層３４の開口部は、一方では凹部２１ａおよび２１ｃならびに他方ではトレンチ２５ａの重ね合わせから生じる領域に限定される。
このエッチングは、ＯＰＬ層３９上に位置する酸化物層４１を除去することも可能にする。それは、好ましくは、フッ素化化学物質（ＣｘＦｙ、ＣＨｘＦｙ、ＳＦ６、ＮＦ３等）を用いた異方性エッチングを含む。
次に、酸化物層３４を開口した後、マスク２０を介して（即ち、窒化物および酸化物に対して選択的に）下層相互接続層３１まで誘電体層３２をエッチングすることによって、コンタクトホール４７が得られる。ＯＰＬ層３９は、有利には、工程Ｆ１１のこの第２のエッチングの過程で除去される。
図３Ｋの断面Ａ−Ａの平面において、誘電体層３２のコンタクトホール４７はスルーホールである。それらは、下部相互接続層３１の金属トラック上に現れる。次いで、コンタクトホールを金属（例えば、銅）で充填し、次いで、孔から溢れる余分な金属を除去することによって（例えば、化学的機械的平坦化、ＣＭＰ）、ビアを形成することができる。有利には、層３２の誘電材料への金属の拡散を制限するバリア層が、金属で充填される前にコンタクトホール４７内に堆積される。
上述のパターンを作成する方法はまた、上部相互接続平面の金属トラックを受けるトレンチの形成につながる可能性がある。金属線のインプリントは、図３Ｃおよび４Ｃの工程においてマスク２０内に実際に画定されている。それらは、金属化されるべき領域２１ａから２１ｃである。
図５Ｈから５Ｌは、方法のいくつかの工程（それぞれＦ８、Ｆ９、Ｆ１０およびＦ１１、後者は２つの副工程Ｆ１１−１およびＦ１１−２で表される）を再現し、どのようにしてより浅いトレンチ（金属トラック）の形成からコンタクトホール（ビア）の形成を差別化することができるかを示す。図３Ａから３Ｋは隣接する２つのコンタクトホール（ビア）を形成する工程の軸Ａ−Ａに沿った断面図を表す一方、図５Ｈから５Ｌは、それぞれ工程Ｆ８、Ｆ９、Ｆ１０およびＦ１１の間に、図２の軸Ｂ−Ｂに沿った基板の断面図である。それらは、孤立したコンタクトホール（接点領域２２ｂ）、および金属化されるべき領域２１ａ（図２）に対応するトレンチの一部の形成を示す。
軸Ｂ−Ｂに沿った断面図を参照すると、ガイド２３ｂの形成、ガイド２３ｂ（図５Ｈ）内のブロックコポリマーの組織化および現像の工程は、金属化されるべき領域２１ｂ（即ち、図２の接点領域２２ｂ）の一部のみに張り出した基板の領域に限定される。前の場合と異なり、アセンブリガイド２３ｂは、この場所にビアが設けられないので、金属化されるべき領域２１ａの上方には延びていない（図２参照）。
工程Ｆ８およびＦ９（図５Ｈから５Ｉ）では、図３Ｈおよび３Ｉに関連して先に説明したように、ＰＭＭＡ相の除去から生じるポリスチレン層４６’中の単一の孔２４'が第２の２層マスク４１から４２内に転写され、次いで拡大される。金属化される領域２１ａの反対側では、酸化物層４１は完全なままである。
拡大された孔２５ｂは、Ｆ１０（図５Ｊ）において第２のマスクの酸化物層４１を介して平坦化層３９内に伝播され、次に、Ｆ１１−１（図５Ｋ）において酸化物層３４を開口した後、第１のマスクの窒化物層３５を介して誘電体層３２内に伝播される。
工程Ｆ１１−１で上部酸化物マスク４１、ＯＰＬ層３９の除去を同時に可能にした拡大された孔２５ｂ内の酸化物層３４の開口が誘電体層３２と同時に露出され、エッチングされる。
窒化物マスク３５が解放された瞬間には、コンタクトホール４７が部分的にのみ形成される。次いで、層３２のエッチングは、スルーホール４７を完成させるために金属化されるべき領域２１ｂ内だけでなく、より浅いトレンチ４８を形成するための金属化されるべき領域２１ａ内でも続けられる。誘電体層３２のエッチングの第２段階Ｆ１１−２は、図５Ｌに（Ｂ−Ｂに沿った断面において）表される。孔４７が下部相互接続平面の金属トラックに達するとエッチングが停止される。トレンチ４８のエッチングは、コンタクトホール４７のエッチングに対して遅く開始し、トレンチ４８は、層３２を完全には横断しない。異なる材料間のエッチング選択性を利用して、このより浅いトレンチを形成することも可能である。
当然のことながら、本発明によるパターンを作成する方法は、図３から５を参照して説明した実施形態に限定されず、多数の変形が想定できる。
例えば、ブロックコポリマー層（例えば、ＰＳ−ｂ−ＰＤＭＳ、ＰＳ−ｂ−ＰＭＭＡ−ｂ−ＰＥＯ、ＰＳ−ｂ−Ｐ２ＶＰ）、平坦化層（特に炭素含有材料に基づく）および異なる平面のマスク（例えば、ＢＮ、ＳｉｘＮｙ）に対し先に挙げられた材料以外の材料を使用することができる。これらの平面の数はまた、層の性質および使用されるエッチング技術に依存して変化する可能性がある。
アセンブリガイドは、領域に依存して異なる化学的性質を有する層を基板の表面上にグラフトすることによって、グラフォエピタキシーによってではなくケミエピタキシーによって画定することができる。
最後に、別の実施形態では、有機平坦化層ではなく、第２のマスキング平面上に堆積された樹脂の層の中に直接グラフォエピタキシーによってアセンブリガイドを形成することができる。次に、この樹脂をＮＴＤ（ネガティブトーン現像）法を用いて構造化する。それは、ブロックコポリマーを堆積させるために使用される溶媒には溶解しない。

Claims (11)

  1. 以下の工程：
    − 金属化すべき少なくとも２つの領域（２１ａ、２１ｃ）を画定する第１のマスク（２０）を基板（３０）の表面上に形成する（Ｆ１からＦ３）工程、
    − 第１のマスク（２０）の上方にアセンブリガイド（２３ａ）を、このアセンブリガイドが、金属化すべき２つの領域（２１ａ、２１ｃ）にそれぞれ属する２つの接点領域（２２ａ、２２ｃ）を覆う表面を画定するように、形成する（Ｆ４からＦ６）工程、
    − 該表面上にブロックコポリマー層（４６）を堆積させる（Ｆ７）工程、
    − ブロックコポリマー層（４６）を再組織化する（Ｆ７）工程、
    − 再組織化されたブロックコポリマー層（４６）の相の１つを除去して、２つの接点領域（２２ａ、２２ｃ）および２つの接点領域（２２ａ、２２ｃ）の間に配置された第１のマスク（２０）の一部の上方のブロックコポリマー層に延びる複数の孔（２４’）を生じる（Ｆ８）工程、
    − 連続トレンチ（２５ａ）が２つの接点領域（２２ａ、２２ｃ）および第１のマスク（２０）の該一部の上方に形成されるまで、ブロックコポリマー層の孔をエッチングすることによって拡大する（Ｆ９）工程、
    − 接続領域（２２ａ、２２ｃ）に対応するパターン（４７）を形成するように、第１のマスク（２０）を介して、連続トレンチ（２５ａ）を基板の表面に転写する工程（Ｆ１０からＦ１１）
    を含むブロックコポリマーの自己組織化による基板（３０）の表面にパターン（４７、４８）を製造する方法。
  2. 以下の工程：
    − 第１のマスク（２０）上に平坦化層（３９）、および平坦化層（３９）上に第２のマスクを形成することを意図した少なくとも１つの層（４１）を堆積させる工程であって、アセンブリガイド（２３ａ）およびブロックコポリマー層（４６）が第２のマスクを形成することを意図した該層（４１）上に形成される（Ｆ４）工程、
    − ブロックコポリマー層（４６）および第２のマスク（４１）中に連続トレンチ（２５ａ）を同時に形成する工程、および
    − 第２のマスクの連続トレンチ（２５ａ）を第１のマスク（２０）まで平坦化層（３９）に転写する（Ｆ１０）工程
    をさらに含む請求項１に記載の方法。
  3. 第２のマスクは、窒化物層（４２）と酸化物層（４１）とを含むスタックから形成される請求項２に記載の方法。
  4. 第２のマスクにおけるトレンチ（２５ａ）の形成は、ブロックコポリマー層（４６）を介した窒化物層（４２）の異方性エッチング工程、窒化物層（４２）の等方性エッチング工程、窒化物層（４２）を介した酸化物層（４１）の異方性エッチング工程、および酸化物層（４１）の等方性エッチング工程を連続的に含む請求項３に記載の方法。
  5. ブロックコポリマー層（４６）の孔（２４’）を拡大することは、窒化物層（４２）および酸化物層（４１）の等方性エッチング工程の間に起こる請求項４に記載の方法。
  6. アセンブリガイド（２３ａ）は直線的であり、２つの接点領域（２２ａ、２２ｃ）がアセンブリガイド（２３ａ）によって画定される表面の端部を占めるように配置される請求項１から５のいずれか一項に記載の方法。
  7. アセンブリガイド（２３ａ）がグラフォエピタキシーによって形成され、方法は、アセンブリガイドの側壁および底部にグラフト層を堆積させる工程をさらに含む請求項１から６のいずれか一項に記載の方法。
  8. ブロックコポリマー（４６）がポリスチレンおよびポリメチルメタクリレートを含み、グラフト層がホモポリスチレンに基づく請求項７に記載の方法。
  9. 再組織化されたブロックコポリマー層（４６）の相の１つが除去された直後に、酸素を含むプラズマによってグラフト層をエッチングする工程を含む請求項８に記載の方法。
  10. 基板（３０）は、電気接続平面（３１）、および電気接続平面（３１）を覆い、その中に前記パターン（４７、４８）が形成される誘電体材料層（３２）を含む請求項１から９のいずれか一項に記載の方法。
  11. 基板（３０）の表面上のパターンは、誘電体材料層（３２）を電気接続平面（３１）まで横切る相互接続孔（４７）である請求項１０に記載の方法。
JP2016569817A 2014-05-26 2015-05-21 ブロックコポリマーの自己組織化によるパターン形成方法 Expired - Fee Related JP6640117B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1454712A FR3021321B1 (fr) 2014-05-26 2014-05-26 Procede de realisation de motifs par auto-assemblage de copolymeres a blocs
FR1454712 2014-05-26
PCT/FR2015/051345 WO2015181474A1 (fr) 2014-05-26 2015-05-21 Procédé de réalisation de motifs par auto-assemblage de copolymeres a blocs

Publications (2)

Publication Number Publication Date
JP2017523597A true JP2017523597A (ja) 2017-08-17
JP6640117B2 JP6640117B2 (ja) 2020-02-05

Family

ID=51225772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016569817A Expired - Fee Related JP6640117B2 (ja) 2014-05-26 2015-05-21 ブロックコポリマーの自己組織化によるパターン形成方法

Country Status (7)

Country Link
US (1) US9779985B2 (ja)
EP (1) EP3149764B1 (ja)
JP (1) JP6640117B2 (ja)
KR (1) KR20170008810A (ja)
FR (1) FR3021321B1 (ja)
TW (1) TWI655668B (ja)
WO (1) WO2015181474A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659821B1 (en) * 2016-05-23 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming interconnect structures by self-aligned approach
FR3057991B1 (fr) * 2016-10-21 2019-06-21 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’un guide d’assemblage fonctionnalise
US10340179B2 (en) * 2017-09-13 2019-07-02 International Business Machines Corporation Via formation using directed self-assembly of a block copolymer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217420A (ja) * 2004-01-30 2005-08-11 Internatl Business Mach Corp <Ibm> 低い有効誘電率を有する半導体デバイス及びその製造方法
US20080093743A1 (en) * 2006-10-19 2008-04-24 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
US20090200646A1 (en) * 2008-02-13 2009-08-13 Millward Dan B One-Dimensional Arrays of Block Copolymer Cylinders and Applications Thereof
US20140091476A1 (en) * 2012-09-28 2014-04-03 Paul A. Nyhus Directed self assembly of block copolymers to form vias aligned with interconnects

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8114301B2 (en) * 2008-05-02 2012-02-14 Micron Technology, Inc. Graphoepitaxial self-assembly of arrays of downward facing half-cylinders
WO2013156240A1 (en) * 2012-04-20 2013-10-24 Asml Netherlands B.V. Methods for providing spaced lithography features on a substrate by self-assembly of block copolymers
US9530662B2 (en) * 2015-02-25 2016-12-27 GlobalFoundries, Inc. Methods for fabricating integrated circuits using directed self-assembly including a substantially periodic array of topographical features that includes etch resistant topographical features for transferability control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217420A (ja) * 2004-01-30 2005-08-11 Internatl Business Mach Corp <Ibm> 低い有効誘電率を有する半導体デバイス及びその製造方法
US20080093743A1 (en) * 2006-10-19 2008-04-24 International Business Machines Corporation Sub-lithographic nano interconnect structures, and method for forming same
US20090200646A1 (en) * 2008-02-13 2009-08-13 Millward Dan B One-Dimensional Arrays of Block Copolymer Cylinders and Applications Thereof
US20140091476A1 (en) * 2012-09-28 2014-04-03 Paul A. Nyhus Directed self assembly of block copolymers to form vias aligned with interconnects

Also Published As

Publication number Publication date
US9779985B2 (en) 2017-10-03
EP3149764A1 (fr) 2017-04-05
US20170154810A1 (en) 2017-06-01
EP3149764B1 (fr) 2019-02-13
FR3021321B1 (fr) 2016-06-03
JP6640117B2 (ja) 2020-02-05
TWI655668B (zh) 2019-04-01
FR3021321A1 (fr) 2015-11-27
TW201611092A (zh) 2016-03-16
KR20170008810A (ko) 2017-01-24
WO2015181474A1 (fr) 2015-12-03

Similar Documents

Publication Publication Date Title
TWI622861B (zh) 次解析度基板圖案化所用之蝕刻遮罩的形成方法
US9607850B2 (en) Self-aligned double spacer patterning process
CN108369899B (zh) 形成用于亚分辨率基板图案化的蚀刻掩模的方法
US9129906B2 (en) Self-aligned double spacer patterning process
JP6735544B2 (ja) 基板表面上にパターンを作製するためのグラフォエピタキシー法
KR101915370B1 (ko) 라인들을 정확하게 컷팅하기 위한 그래포-에피택셜 유도성 자기 조립의 사용
JP2018531506A6 (ja) サブ解像度基板パターニングのためのエッチングマスクを形成する方法
US20080182402A1 (en) Sub-lithographic interconnect patterning using self-assembling polymers
US10319637B2 (en) Method for fully self-aligned via formation using a directed self assembly (DSA) process
JP6640117B2 (ja) ブロックコポリマーの自己組織化によるパターン形成方法
KR20160105307A (ko) 하부층의 패터닝 방법
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
TW202113977A (zh) 半導體裝置的平坦化
KR20050002513A (ko) 반도체소자의 미세패턴 형성방법
CN111834213A (zh) 半导体器件及其形成方法
US20100308438A1 (en) Non-conformal masks, semiconductor device structures including the same, and methods
KR20070006053A (ko) 반도체소자의 미세 콘택홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190618

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191225

R150 Certificate of patent or registration of utility model

Ref document number: 6640117

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees