KR20170001218A - 광 추출 효율을 향상시킨 나노구조 기판의 제조방법 - Google Patents

광 추출 효율을 향상시킨 나노구조 기판의 제조방법 Download PDF

Info

Publication number
KR20170001218A
KR20170001218A KR1020150090897A KR20150090897A KR20170001218A KR 20170001218 A KR20170001218 A KR 20170001218A KR 1020150090897 A KR1020150090897 A KR 1020150090897A KR 20150090897 A KR20150090897 A KR 20150090897A KR 20170001218 A KR20170001218 A KR 20170001218A
Authority
KR
South Korea
Prior art keywords
substrate
glass substrate
nano
layer
mask
Prior art date
Application number
KR1020150090897A
Other languages
English (en)
Other versions
KR101721902B1 (ko
Inventor
황용운
강동호
백철흠
주재형
Original Assignee
엔라이팅 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔라이팅 주식회사 filed Critical 엔라이팅 주식회사
Priority to KR1020150090897A priority Critical patent/KR101721902B1/ko
Publication of KR20170001218A publication Critical patent/KR20170001218A/ko
Application granted granted Critical
Publication of KR101721902B1 publication Critical patent/KR101721902B1/ko

Links

Images

Classifications

    • H01L51/56—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H01L51/0096—
    • H01L51/5262—

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Nanotechnology (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 목적은 광 추출용 투명 기판의 광 추출 효율을 향상시키되, 양산 가능한 정도로 생산성을 맞춘 광 추출용 투명 기판의 제조방법을 제공하고자 하는 것이다.
상기 목적에 따라 본 발명은, ZnO를 포함한 극성 용액을 정전기 스프레이로 유리 기판상에 분무하여 불규칙한 나노 패턴층을 형성하고, 상기 나노 패턴 층을 마스크로 이용하여 유리 기판을 건식 식각 방법으로 에칭하여 기판에 나노구조를 형성하고, 마스크 역할을 한 나노 패턴 층을 유리 기판은 에칭되지 않는 용액으로 에칭하여 마스크를 제거함으로써 나노요철 구조를 만들고 그 위에 SiNx 층을 PECVD로 형성하고 폴리싱하여 평탄층을 형성한 광 추출 효율을 향상시킨 나노구조 기판을 제공하였다.

Description

광 추출 효율을 향상시킨 나노구조 기판의 제조방법{MANUFACTURING METHOD FOR SUBSTRATE WITH NANO STRUCTURE IMPROVING LIGHT EXTRACTING EFFICIENCY}
본 발명은 OLED 조명 또는 OLED 디스플레이에 적용되는 기판 제조에 관한 것으로, 좀 더 상세하게는 광 추출 효율을 향상시키기 위해 기판에 나노구조를 형성한 광 추출 기판의 제조방법에 관한 것이다.
OLED와 같은 발광소자는 전압 인가시 소자 자체가 빛을 내는 자 발광 소자로서 디스플레이 화소 형성 또는 화이트 OLED 조명으로 각광받고 있다. OLED 구조는 캐소드/전자수송층/활성층/정공수공층/애노드/투명기판으로 이루어지며, 발광층인 활성층에서 생성된 빛은 굴절율이 1.5 정도인 유리소재 투명 기판을 뚫고 나오는 비율이 20 % 정도로 매우 낮다. 따라서 나머지 80 % 정도의 빛은 투명 기판 밖으로 추출되지 못하고 소자 내부에 머물게 되고, 궁극적으로는 소자 내부에서 열 에너지로 전환되어 소자에 손상을 가하여 소자 수명을 단축시키게 된다. 광 추출 효율이 낮다는 것은 조명 또는 화소로서의 광도 저하도 문제가 되지만 이와 같이 소자 열화의 원인이 되기 때문에 광 추출 효율을 높이기 위한 여러 가지 시도가 있어왔다.
대한민국 등록특허제10-1177064호는 OLED 소자의 광 추출 효율을 높이기 위해 유리기판에 금속나노입자를 부착시키는 시도를 하고 있으며, 이외에도 유리 기판에 마이크로렌즈(microlens)를 형성하거나 부착하기도 하고, 나노구조체를 형성하기도 한다 (도 1 참조).
유리기판 외부에 마이크로렌즈어레이(MLA) 시트를 붙이는 것은 내부 나노구조체와는 별도로 광추출 효율을 높이는 방법의 하나이다, 따라서 두 가지 방법을 동시에 사용하면 더 큰 효율을 낼 수 있다.
나노구조체가 없는 일반적인 경우, 단지 발광량의 20% 정도가 유리기판 밖으로 나오지만, 나노구조체를 형성한 경우, 그 효과로 발광량의 40%가 밖으로 나온다고 가정하면, 상기 20 % 수준에 대하여 2배로 밝기가 증가됨을 의미한다.
미국특허 US2012/0305966 A1에서는 유리기판 내부에 나노구조체를 형성할 경우, 유리 기판에 석영(SiO2)층을 형성하고 여기에 은(Ag)을 균일하게 증착시킨 후 유리기판을 가열로(furnace)에 장입하여 약 400℃ 정도로 어닐링하게 되면 은 입자들이 불규칙하게 뭉치게 된다. 뭉치는 입자나 간격들은 Ag 증착층의 두께나 어닐닝 방법에 따라 어느 정도 조절 가능하다. 여기서 Ag 뭉치 입자들은 마스크로서 작용하게 된다. 다음 드라이 에칭으로 Ag 입자들 사이의 석영층을 에칭한 후 Ag는 습식 에칭으로 제거하게 되면 나노구조를 갖는 광 추출 기판이 되는 것이다(도 2 참조).
위와 같은 나노구조체를 형성하는 방법은 광 추출 효율을 향상시키기는 하나 실제 대면적화되는 기판 크기에 적합한 생산성을 갖춘 방법으로 받아들일 수 있는 것은 아니다. 즉, 상기와 같은 광 추출 기판 제작은 기판에 은 코팅 시스템은 물론 기판의 대면적화에 따라 대형 가열로를 구비하여야 한다는 점, 전면적으로 균일한 어닐링을 하여야 한다는 점 때문에, 은 나노 패턴 형성의 실제 구현을 어렵게 한다. 은 코팅시스템과 대형 가열로는 설비비와 유지비가 막대하게 들고, 대면적 기판에 대한 균일한 가열 또한 어려우며, 은(Ag) 나노 입자는 매우 고가이므로 재생시켜 사용해야 하는 번거로움이 생긴다.
한편, 나노 요철 구조를 갖는 투명기판 면에 대해 다시 요철 구조를 평탄화하는 평탄층을 형성하는 작업을 한 후 OLED 발광 층을 평탄 면에 올리게 된다(도 1 참조). 평탄화되지 않은 면 위에 발광층과 투명전극이 형성되면 동작 에러가 있을 수 있기 때문에 평탄층의 형성은 소자 신뢰도 면에서 중요한 공정이 된다.
평탄면의 평탄화 도는 가로세로 1μm×1μm 면적에서 2nm이상의 요철이 발생 되지 않아야 한다. 그러나 완만한 표면변화(hill surface)는 문제되지 않는다. 이러한 평탄층의 형성은 실질상 쉽지 않은 과제로 떠올라 있다. 기판의 대면적화 추세와 맞물려 대면적 전면에 나노요철이 형성된 상태에서 다시 요철 구조를 평탄하게 덮되, 양산 요건인 높은 생산성과 낮은 생산비를 충족하여야 하기 때문이다.
기존의 평탄화 작업은, 나노 요철을 가지는 광추출 기판에 대한 스핀 코팅(Spin coating) 및 슬롯 코팅(Slot coating) 시스템에 의하고 있다. 이러한 평탄화 공정은 이후 발광층/전극형성 도중 아웃개싱(outgassing)이 일어나 OLED 조명 또는 디스플레이 전체의 품질을 손상시킬 수 있다.
따라서 본 발명의 목적은, 광 추출용 투명 기판의 광 추출 효율을 향상시키되, 양산 가능한 정도로 생산성을 맞춘 광 추출용 투명 기판의 제조방법을 제공하고자 하는 것이며, 아울러 광 추출용 나노구조 형성 후 이를 다시 덮는 평탄층을 아웃개싱의 문제가 없도록 형성하는 방법을 포함한 광 추출용 투명 기판 제조방법을 제공하고자 한다.
상기 목적에 따라 본 발명은, ZnO를 포함한 극성 용액을 정전기 스프레이로 유리 기판상에 분무하여 불규칙한 나노 패턴층을 형성하고, 상기 나노 패턴 층을 마스크로 이용하여 유리 기판을 RIE Dry etcher(Reactive ion etching)로 나노구조를 형성한 뒤, 박리장비(Wet stripper)를 사용하여 마스크 역할을 한 나노 패턴 층을 제거함으로써 광 추출 효율을 향상시킨 나노요철구조를 제조하도록 하였다. 이때, 박리장비에 사용 되는 용액은 마스크와는 반응하지만 기판과는 반응이 없어야 한다.
또한, 본 발명은, 상기 나노 요철 구조 위에 평탄층을 형성하기 위해, PECVD에 의한 진공 공정으로 SiNx층의 증착을 실시함으로써 아웃 개싱(Out-gassing)문제를 해결할 수 있으면서 대면적 기판 전면에 대해 짧은 공정 시간에 높은 균일도를 갖는 평탄층을 형성하였다.
나아가, 본 발명은, SiNx층에서 1nm 이상의 요철이 발생 되지 않는 균일한 평탄층을 만들기 위해, SiNx층의 증착을 실시 후, 폴리싱 공정을 실시하였다.
본 발명에 따르면 전기분무(electro spray) 방법을 이용하여 극성 용매에 혼합된 나노입자들을 분사하기 때문에 혼합액이 +전하를 띠게 되고 분사되는 동안 서로 정전기 반발력이 작용하여 퍼짐과 동시에, 혼합액에 둘러싸인 나노 입자뭉치 자체도 서로 반발하기 때문에 매우 작은 사이즈의 균일한 나노 구조를 형성하게 된다. 무엇보다 본 발명에 따르면, 기존에 방식에서 사용하였던 대형의 어닐링용 가열로 등이 필요 없으며, 기존의 진공공정을 대체하여 모든 공정을 대기 중에서 실시할 수 있어 설비비가 크게 들어가지 않으며 대면적 기판에 전면적으로 무작위적이지만 균일하게 원하는 불규칙성(random)의 나노구조체를 형성할 수 있다. 본 발명은 실제 종래 나노 구조체를 형성한 광 추출 기판을 만드는 공정에 비해 현저하게 적은 생산비로 동일한 제품을 생산할 수 있다.
또한, 상기와 같이 형성된 나노요철 구조 위에 SiNx층의 증착으로 평탄층을 형성하여 이후 발광층/전극 형성 공정에서 아웃 개싱의 문제를 예방하였고, SiNx층의 증착 후 폴리싱 공정을 실시하여 평탄도를 향상시켰다.
도 1은 광 추출용 투명 기판의 광 추출 효율을 향상시키기 위하여 투명 기판 상에 나노 구조체를 형성한 상태를 나타내는 모식적인 단면도이다.
도 2는 종래 광 추출용 투명 기판의 광 추출 효율을 향상시키기 위하여 투명 기판 상에 나노 구조체를 형성하는 방법을 설명하는 모식적인 단면도이다.
도 3은 나노요철 구조 위에 형성된 평탄층을 도시하는 단면도이다.
도 4는 본 발명의 바람직한 실시예에 따라 정전기 분무를 이용하여 나노패턴 마스크를 형성하는 것을 설명하는 개략도이다.
도 5는 도 4의 정전기 분무를 통해 형성된 나노패턴 마스크를 이용하여 나노구조체를 형성하는 과정을 설명하는 개략도이다.
도 6은 나노요철 구조 위에 형성된 평탄층으로서 SiNx를 증착한 상태를 도시한 모식적인 단면도이다.
도 7은 폴리싱 장비의 개략도이다.
도 8은 전기분무기에 의해 형성된 나노요철 구조를 보여주는 유리기판과 SEM 사진이다.
도 9는 나노요철 구조 위에 SiNx를 증착시킨 다음 측정된 SEM 사진이다.
도 10은 SiNx를 증착시킨 다음 CMP 공정을 실시하고 측정된 SEM 사진이다.
도 11은 SiNx를 증착시킨 다음 CMP 공정을 실시하고 측정된 AFM 사진이다.
이하, 본 발명의 바람직한 실시 예에 대해 첨부도면을 참조하여 상세히 설명한다.
먼저, 투명 기판(100)을 준비한다. 투명 기판(100)은 유리 또는 강화유리로서 박형화된 것이 바람직하다. 에칭 용액으로 슬리밍 된 유리기판이나 슬리밍 공정 후 강화처리 된 유리기판은 플렉서블한 성질을 나타내므로 곡면 디스플레이나 곡면 조명용으로도 적용될 수 있다.
ZnO 분말을 준비하며, 입자는 나노사이즈로 된 것을 사용한다. WO3가 사용될 수도 있으나, 마스크로서의 내구성을 좋게 할 수 있는 ZnO가 좀 더 바람직하다. 입자는 1 nm 내지 1000 nm 일 수 있다. 이러한 나노사이즈 금속산화물 분말을 물, 알콜, 아세톤 등의 극성 용매에 혼합하여 혼합액을 만든다. 이러한 혼합액은 용액 또는 콜로이드 용액 상태로 존재한다. 여기에 점성을 부여할 수 있는 접착물질(Silicate, PVP 등)를 혼합할 수도 있다. 본 실시예에서는 이러한 나노 분말 용액을 약 15중량%의 농도로 제조하였으나 구조체의 조건에 따라 변동 가능하다.
정전기 스프레이에 의해 분사되는 입자 크기는 대체로 수 내지 수백 nm가되며, 점성에 의해 기판(100)에 부착되어 고정된다.
정전기 스프레이에 의해 제조된 극성 용액을 기판(100) 상에 분무하기 위해 부도체인 기판(100)을 도체 기판 홀더(200)에 올려놓는다.
도체 호퍼(hopper)에 상기 혼합액을 넣고, 도체 호퍼 아래 적당한 간격(예를 들면, 50mm에서 500mm)을 유지한 상태에서 대면적 투명 기판(100)을 배치한다. 대면적일 경우 생산속도를 증진시키기 위하여, 도 2와 같이 여러 개의 도체 호퍼 분사노즐을 배치할 수 있다.
상기 호퍼의 하단에는 직경 수 mm 정도의 작은 노즐이 형성되어 있으며, 도체 호퍼에 전원장치의 (+)극을 연결하고, 기판 홀더(200)에 (-)극을 연결한다. 양단에는 수 kV 내지 수십 kV(1 내지 50kV 일 수 있다)의 고전압을 인가한다.
이와 같이 고전압이 인가되면, 혼합액이 호퍼의 노즐로부터 분사될 때, 혼합액에 (+) 전하가 대전 되어 서로 반발력을 미치게 되고, 그로 인해 혼합액을 분무기로 강하게 뿜어준 것과 같이 공간 중에 넓게 분산된다. 혼합액에 포함된 분말 입자는 극성 용매에 둘러싸인 상태로 입자 간에도 정전기 반발에 의해 뭉치지 않고 공간 중에 넓게 분산되어 퍼져나간다. 따라서 대면적 기판(100) 위에 전반적으로 불규칙한 분포를 가지고 내려앉아 ZnO 나노 입자들이 불규칙하게 분포하게 된다. 불규칙한 크기의 ZnO 나노 입자들이 불규칙하게 분포되어 일종의 랜덤한 나노사이즈 마스크 패턴이 형성된다. ZnO 콜로이드용액은 WO3가 들어 있는 용액과는 달리 건식에칭이 되는 동안 마스크가 오래 견딜 수 있어 기판을 깊게 에칭시킬 수 있는 장점을 갖는다.
상기에서 전원 장치의 극성은 서로 반대로도 연결될 수 있으며, 그러한 경우, 혼합액은 (-) 전하로 대전 될 것이다.
여기서 혼합액의 분사 조건에 따라 부착되는 입자 뭉치의 지름크기 d 는 다음과 같은 식(문헌)에 근사될 수 있다.
Figure pat00001
여기서 Q는 액체의 흐름비(flow rate), ρ는 액체의 밀도, ε0는 진공에서의 유전상수 γ는 액체의 표면장력, K는 액체의 전기전도도를 의미한다.
문헌) Hartman R. P. A., Brunner D. J., Camelot D. M. A., Marijnissen J. C. M., Scarlett B.J. Aerosol Sci. 31, p65 (2000)
이러한 상태의 투명 기판(100)을 건조하면 나노 패턴 마스크를 형성한 결과가 되는 것이다. 건조 수단은 자연 건조, 열풍 건조, 자외선 건조 등 다양한 건조 수단을 사용할 수 있다. 열이나 빛을 이용한 건조는 나노 패턴 마스크의 고정을 견고히 하고 고정 시간을 단축할 수 있다.
나노 패턴 마스크가 형성된 투명 기판(100)을 플루오르 이온이 포함된 가스를 사용하여 건식 에칭한다. 건식 에칭 처리된 기판(100)은 도 3에서와 같이 불규칙한 나노 구조(일종의 나노 딤플)가 형성된다.
다음, 나노 패턴 마스크 자체를 제거하여 나노 딤플들이 형성된 광 추출용 유리기판(100)을 얻는다. 나노 패턴 마스크를 제거하는 방법은 습식 에칭으로 할 수 있다. 나노 패턴 마스크 제거용 에칭 용액은 질산, 염산 등의 각종 산 용액일 수 있다. 습식 에칭은 스프레이식, 다운 플로우식 또는 딥 방식 등이 적용될 수 있다. 습식 에칭을 마친 후, 순수로 세정하고 건조될 수 있다.
나노구조가 형성된 광 추출 유리기판은 내부에서 생성된 빛을 추출하여 기판 밖으로 빠져나올 수 있어 휘도 및 소자 수명을 향상시킨다. 즉, 나노 딤플이 무작위로 분포되며, 그 단면 구조는 마치 마이크로 렌즈 어레이와 같아 광 추출 효율을 높인다.
다음은 상기에서 형성한 나노 요철 구조 위에 평탄층을 형성하는 방법에 대해 설명한다.
평탄층은 나노요철 구조를 덮어 이후 발광층과 전극형성 공정이 실시될 때, 아웃 개싱 문제가 없어야 한다. 따라서 열 증발원을 이용한 공정에서 열 안정성이 있는 평탄층을 제작할 필요가 있다. 이를 위해, 평탄층을 SiNx로 형성하며, 형성 방법은 PECVD를 택한다. 평탄층 이후 실시되는 공정들이 모두 진공 공정이고 열 증발원을 이용하기 때문에 평탄층 자체를 비 진공 공정으로 실시하고 열처리하는 방법에 비해 PECVD는 오히려 효율적인 공정이 될 수 있다.
진공 챔버를 준비하고, 나노요철 구조가 형성된 기판을 챔버 안에 넣고, 진공화 한 다음, 반응가스로서 SiH4와 NH3, N2를 공급하여 운전압력 1.5torr 정도로 유지하고 전압을 인가하여 플라즈마를 방전시킨다. 챔버 내 히터를 설치하여 공정 온도를 250 내지 350℃ 정도, 바람직하게는 250 내지 300℃ 정도로 유지하여 SiNx를 나노요철 구조 위에 증착시킨다. 이때 SiH4 : NH3의 조성비를 제어하여 굴절률을 제어할 수 있으며, 굴절률은 SiNx를 증착할 때 온도에 의해서도 영향을 받기 때문에 상술한 공정 온도범위를 유지한다. 본 실시예는 굴절률을 1.8~1.9 정도가 되게 하였다.
나노요철 구조 위에 증착된 SiNx는 도 6과 같이 평탄도가 그다지 우수하지 않다. 평탄도 내지 균일도는 PECVD 공장 장치의 샤워헤드와 기판을 잡아주는 기판 척 사이의 거리 조절에 의해 영향을 받아 그 간격을 37 내지 40mm로 하는 것이 바람직하다. 그러나 추가적인 폴리싱 공정을 실시하여 요철이 1nm 이하인 평탄층을 형성하는 것이 더욱 바람직하다.
폴리싱 장비의 구조는 도 7에 도시하였으며, 본 실시예에서는 CMP(Chemical Mechanical Polishing) 공정으로 폴리싱 하였다. 이에 따라 SiNx는 여유 있는 두께로 형성되는 것이 바람직하다. 본 실시예에서는 1 내지 2μm 두께로 증착하여 충분히 평탄도를 확보하면서도 나노구조체를 손상시키지 않을 정도로 폴리싱 하였다. SiNx 두께의 1/3 내지 1/2를 폴리싱으로 제거할 수 있다.
도 8은 전기분무기에 의해 형성된 나노요철 구조를 보여주는 유리기판과 SEM 사진이다. 무작위 하면서도 균일성을 나타내는 나노 요철들이 확인된다. 여기에 SiNx를 증착시킨 다음 측정된 SEM 사진을 도 9에 나타내었다. 상당한 굴곡이 유지되고 있는 것을 알 수 있다. CMP 공정을 실시한 다음 SEM 측정 사진이 그 단면 관찰 사진과 함께 도 10에 수록되었다. 매우 평탄화된 상태를 확인할 수 있다. 이러한 평탄도의 우수성은 폴리싱 이후 측정된 AFM 결과로부터도 확인된다(도 11 참조).
이와 같이 하여, 낮은 설비비로 용이하게 나노요철 구조를 형성하고 그 위에 SiNx를 PECVD로 증착한 후 CMP로 평탄층을 형성한 광 추출용 기판이 제작된다. 본 실시예의 평탄층 제작 방법은 높은 평탄 균일도를 대면적에 형성할 수 있다는 점에서 양산성이 우수하다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
100: 기판
200: 기판 홀더

Claims (5)

  1. ZnO 분말을 극성 용매에 혼합하여 혼합액을 제조하고,
    유리기판을 준비하여 상기 유리기판 위에 상기 혼합액을 정전기 스프레이로 분사하여 불규칙한 분포의 나노 패턴을 형성하고, 상기 나노 패턴을 건조하고, 불산을 포함한 에칭 용액으로 나노 패턴이 형성된 유리기판을 에칭함으로써 나노 패턴이 마스크로 작용하여 유리기판 중 나노 패턴으로 된 마스크가 없는 부분이 에칭되어 불규칙한 패턴의 나노구조가 유리기판에 형성되게 하며,
    유리 기판에 대한 정전기 스프레이의 혼합액 분사는 진공 챔버를 요하지 않고 대기 중에서 실시되며,
    전원의 (+)극을 상기 정전기 스프레이의 호퍼에 장착된 노즐에, (-)극을 기판 홀더에 연결하여 전압을 인가하여, 상기 호퍼의 노즐로부터 분사되는 혼합액을 (+) 전하로 대전시키거나, 전원의 (-)극을 상기 호퍼에 장착된 노즐에, (+)극을 기판 홀더에 연결하여 전압을 인가하여, 상기 호퍼의 노즐로부터 분사되는 혼합액을 (-) 전하로 대전시켜 혼합액에 포함된 분말 입자들이 극성 용매에 둘러싸인 상태로 정전기 반발에 의해 뭉치지 않고 공간 중에 분산되어 상기 투명 기판 위에 부착되어 나노패턴이 형성되고,
    상기 나노패턴 위에 SiNx층을 PECVD로 형성하고,
    형성된 SiNx층을 폴리싱하여 평탄층을 형성하는 것을 특징으로 하는 광 추출용 유리기판의 제조방법.
  2. 제1항에 있어서, 나노 패턴으로 된 마스크는 불규칙한 패턴의 나노구조가 유리기판에 형성된 후, 건식 식각하여 제거하는 것을 특징으로 하는 광 추출용 유리기판의 제조방법.
  3. 제1항에 있어서, 상기 혼합액은 물, 알콜, 아세톤 중 어느 하나 이상을 포함하고, 점성을 부여할 수 있는 접착물질을 더 포함하는 것을 특징으로 하는 광 추출용 유리기판의 제조방법.
  4. 제1항에 있어서, SiNx층의 두께는 1 내지 2μm로 증착된 후, 증착된 두께의 1/3 내지 1/2가 폴리싱으로 제거되는 것을 특징으로 하는 광 추출용 유리기판의 제조방법.
  5. 제1항에 있어서, SiNx층의 증착 온도는 250 내지 350℃인 것을 특징으로 하는 광 추출용 유리기판의 제조방법.





KR1020150090897A 2015-06-26 2015-06-26 광 추출 효율을 향상시킨 나노구조 기판의 제조방법 KR101721902B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150090897A KR101721902B1 (ko) 2015-06-26 2015-06-26 광 추출 효율을 향상시킨 나노구조 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150090897A KR101721902B1 (ko) 2015-06-26 2015-06-26 광 추출 효율을 향상시킨 나노구조 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20170001218A true KR20170001218A (ko) 2017-01-04
KR101721902B1 KR101721902B1 (ko) 2017-03-31

Family

ID=57831767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150090897A KR101721902B1 (ko) 2015-06-26 2015-06-26 광 추출 효율을 향상시킨 나노구조 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101721902B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114352B1 (ko) * 2010-10-07 2012-02-13 주식회사 엘지화학 유기전자소자용 기판 및 그 제조방법
KR20140127148A (ko) * 2013-04-22 2014-11-03 엔라이팅 주식회사 투명분말을 이용한 광추출용 나노패터닝 기판 제조방법
KR20150011908A (ko) * 2013-07-24 2015-02-03 엔라이팅 주식회사 고효율 광 추출 기판 및 그에 따른 디스플레이 소자 및 그들의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101114352B1 (ko) * 2010-10-07 2012-02-13 주식회사 엘지화학 유기전자소자용 기판 및 그 제조방법
KR20140127148A (ko) * 2013-04-22 2014-11-03 엔라이팅 주식회사 투명분말을 이용한 광추출용 나노패터닝 기판 제조방법
KR20150011908A (ko) * 2013-07-24 2015-02-03 엔라이팅 주식회사 고효율 광 추출 기판 및 그에 따른 디스플레이 소자 및 그들의 제조방법

Also Published As

Publication number Publication date
KR101721902B1 (ko) 2017-03-31

Similar Documents

Publication Publication Date Title
CN107658371B (zh) 基于激光直写的Micro-LED的制造方法
JP2011108632A (ja) 有機発光表示装置及びその製造方法
US20180166311A1 (en) New repair method for electrostatic chuck
JP7029331B2 (ja) 電界電子放出膜、電界電子放出素子、発光素子およびそれらの製造方法
KR101616637B1 (ko) 플라즈몬 손실을 방지한 광 추출 기판의 제조방법
EP2892073B1 (en) Field electron emission film, field electron emission element, light emitting element, and method for producing same
KR20150011908A (ko) 고효율 광 추출 기판 및 그에 따른 디스플레이 소자 및 그들의 제조방법
KR101391968B1 (ko) 자기조립 단분자막과 큰 플레이크 그래핀 산화물의 이온 결합을 이용해 투명하면서도 전기적 특성을 향상시킨 그래핀 필름의 제조 방법
WO2012091325A2 (ko) 나노 구조체를 이용한 발광다이오드 제조 방법과 이에 의해 제조된 발광다이오드
JP5926750B2 (ja) 電界電子放出膜、電界電子放出素子、発光素子およびそれらの製造方法
KR101481939B1 (ko) 투명분말을 이용한 광추출용 나노패터닝 기판 제조방법
KR101721902B1 (ko) 광 추출 효율을 향상시킨 나노구조 기판의 제조방법
Kim et al. Fabrication of a microball lens array for OLEDs fabricated using a monolayer microsphere template
US20160372634A1 (en) Light-emitting diode production method using nanostructure transfer, and light-emitting diode obtained thereby
KR101537187B1 (ko) 광 추출 효율을 향상시킨 나노구조 기판의 제조방법
KR101498418B1 (ko) 고 효율 광 추출용 나노구조 기판의 제조방법
KR101667105B1 (ko) 무기바인더를 이용한 평탄층의 제조방법 및 그에 따른 광 추출 기판
TW201500310A (zh) 光提取基板的製造方法
JP2012063426A (ja) 光取り出し構造の形成方法、光取り出し構造を有する発光基板及び画像表示装置の製造方法
JP2012234854A (ja) シリコン球状体用の加工電極装置及び加工方法
KR20150011911A (ko) 광 추출용 기판의 평탄 층 제작 방법
JP2006351995A (ja) 光電変換素子の製造方法
JP6130157B2 (ja) 電界電子放出素子およびそれを用いた発光素子の製造方法
KR20160046063A (ko) 광 추출 기판의 제조방법
US10388621B2 (en) Method for making nanoscale devices with fractal nanostructures

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant