KR20160144370A - 백그라인드 테이프용 기재 및 백그라인드 테이프 - Google Patents

백그라인드 테이프용 기재 및 백그라인드 테이프 Download PDF

Info

Publication number
KR20160144370A
KR20160144370A KR1020167027727A KR20167027727A KR20160144370A KR 20160144370 A KR20160144370 A KR 20160144370A KR 1020167027727 A KR1020167027727 A KR 1020167027727A KR 20167027727 A KR20167027727 A KR 20167027727A KR 20160144370 A KR20160144370 A KR 20160144370A
Authority
KR
South Korea
Prior art keywords
wafer
acrylate
meth
back grind
buffer layer
Prior art date
Application number
KR1020167027727A
Other languages
English (en)
Other versions
KR102335290B1 (ko
Inventor
유키 모리타
요스케 사이토
시게토 오쿠지
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20160144370A publication Critical patent/KR20160144370A/ko
Application granted granted Critical
Publication of KR102335290B1 publication Critical patent/KR102335290B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/30—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers
    • B32B27/308—Layered products comprising a layer of synthetic resin comprising vinyl (co)polymers; comprising acrylic (co)polymers comprising acrylic (co)polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/40—Layered products comprising a layer of synthetic resin comprising polyurethanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/29—Laminated material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2270/00—Resin or rubber layer containing a blend of at least two different polymers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/50—Properties of the layers or laminate having particular mechanical properties
    • B32B2307/54—Yield strength; Tensile strength
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/30—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312—Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2433/00—Presence of (meth)acrylic polymer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2475/00—Presence of polyurethane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Abstract

본 발명의 백그라인드 테이프용 기재는, 영률이 600㎫ 이상인 기재 필름과, 해당 기재 필름의 한쪽의 면에 설치되고, 우레탄 함유 경화물로 형성됨과 함께, tanδ의 피크 온도가 60℃ 이하인 완충층을 구비한다.

Description

백그라인드 테이프용 기재 및 백그라인드 테이프{BASE FOR BACK GRIND TAPES, AND BACK GRIND TAPE}
본 발명은 반도체 웨이퍼의 이면을 연삭할 때에 회로를 보호하기 위하여 웨이퍼 표면에 부착되는 백그라인드 테이프 및 그의 기재에 관한 것으로, 특히 선 (先) 다이싱법(dicing before grinding method)에서 사용되는 백그라인드 테이프 및 그의 기재에 관한 것이다.
반도체 웨이퍼는 표면에 회로가 형성된 후, 웨이퍼 두께를 조정하기 위하여 웨이퍼 이면측에 연삭 가공이 실시되는 것이 일반적이다. 웨이퍼 이면이 연삭 가공될 때에는 웨이퍼 표면에 회로를 보호하기 위한 백그라인드 테이프라고 불리는 점착 시트가 부착된다.
또한, 근년 웨이퍼 표면측으로부터 다이싱에 의해 홈 형성이 행하여진 후, 홈에 도달할 때까지 웨이퍼 이면측이 연삭되고, 그것에 의하여 웨이퍼가 칩으로 개별화되는 선 다이싱법이라고 불리는 방법에 의해 반도체 칩이 제조되는 경우가 있다(예를 들어, 특허문헌 1 참조). 선 다이싱법에서는, 극박의 반도체 칩을 얻는 것이 가능해지지만, 칩이 취약되기 쉬워, 웨이퍼가 칩으로 개별화될 때 반도체 칩의 네 코너 등에 결함이 발생하고, 또한 칩이 미소 이동하여 칩의 정렬성이 흐트러지는, 소위 커프 시프트(kerf shift)의 문제도 있다.
종래, 선 다이싱용의 백그라인드 테이프로서는, 강성 기재와, 해당 강성 기재의 한쪽의 면에 설치된 완충층과, 해당 강성 기재의 다른 쪽의 면에 설치된 점착제층으로 구성되는 것이 알려져 있다. 이 백그라인드 테이프에서는, 강성 기재의 영률을 1000㎫ 이상으로 함과 함께, 완충층의 tanδ 최댓값을 0.5 이상으로 함으로써, 분할 후의 칩 정렬성을 양호하게 함과 함께, 개별화된 반도체 칩에 발생하는 결함 등을 저감시키고 있다(예를 들어, 특허문헌 2 참조).
일본 특허 공개 (평)6-85055호 공보 일본 특허 공개 제2005-343997호 공보
그런데, 백그라인드 테이프가 부착된 웨이퍼는, 통상 완충층측이 다공성 테이블에 접하도록 배치된 뒤, 부압에 의해 다공성 테이블에 고정되어 연삭되는 것이 일반적이다.
그러나, 특허문헌 2와 같이, 강성이 높은 기재를 갖는 백그라인드 테이프를 사용하면, 반도체 웨이퍼는 연삭 시에 덜컥거림 등이 발생하여, 그의 에지에 미소한 결함이 발생하여, 웨이퍼 깨짐이 발생하는 경우가 있다. 이 연삭 시에 발생하는 웨이퍼 에지의 결함은, 특허문헌 2와 같이 tanδ의 최댓값을 크게 한 것만으로는 충분히 방지할 수 없는 경우가 있다.
본 발명은 상기 문제점을 감안하여 이루어진 것이며, 본 발명의 과제는 백그라인드 테이프가 강성이 높은 기재를 갖는 경우에도 웨이퍼 연삭 시에 웨이퍼 에지부에 미소한 결함이 발생하는 것을 억제하는 것이다.
본 발명자들은 상기 과제를 해결하기 위해 예의 검토를 거듭한 결과, 백그라인드 테이프에 강성이 높은 기재를 사용한 경우에 있어서, 연삭 시에 발생하는 웨이퍼 결함을 방지하기 위해서는, 완충층의 tanδ의 피크 온도를 저온으로 하는 것이 필요한 것을 발견하고, 이하의 본 발명을 완성시켰다.
즉, 본 발명은 이하의 (1) 내지 (3)을 제공하는 것이다.
(1) 영률이 600㎫ 이상인 기재 필름과, 해당 기재 필름의 한쪽의 면에 설치되고, 우레탄 함유 경화물로 형성됨과 함께, tanδ의 피크 온도가 60℃ 이하인 완충층을 구비하는 백그라인드 테이프용 기재.
(2) 상기 우레탄 함유 경화물이 우레탄 아크릴레이트 올리고머와, 에너지선 중합성 단량체를 함유하는 수지 조성물을 경화시킨 것이며, 상기 에너지선 중합성 단량체가 방향족 구조를 갖는 (메트)아크릴레이트를 포함하는, 상기 (1)에 기재된 백그라인드 테이프용 기재.
(3) 상기 (1) 또는 (2)에 기재된 백그라인드 테이프용 기재와, 상기 기재 필름의 완충층이 설치된 한쪽의 면과는 반대측의 면에 설치되는 점착제층을 구비하는 백그라인드 테이프.
본 발명에서는, 백그라인드 테이프에 강성이 높은 기재를 사용한 경우에도, 웨이퍼 연삭 시에 웨이퍼 에지부에 미소한 결함이 발생하는 것을 억제할 수 있다.
이하, 본 발명에 대하여 실시 형태를 사용하여 더욱 상세하게 설명한다.
또한, 본 명세서에 있어서, 「(메트)아크릴로일」은 「아크릴로일」 또는 「메타크릴로일」의 한쪽 혹은 양쪽을 의미하는 용어로서 사용한다. 또한, 「(메트)아크릴레이트」는 「아크릴레이트」 또는 「메타크릴레이트」의 한쪽 혹은 양쪽을 의미하는 용어로서 사용한다.
본 발명의 백그라인드 테이프용 기재는, 기재 필름과, 해당 기재 필름의 한쪽의 면에 설치되는 완충층을 구비하는 것이다.
또한, 본 발명의 백그라인드 테이프는, 상기 백그라인드 테이프용 기재와, 상기 기재 필름의 완충층이 설치된 한쪽의 면과는 반대측의 면에 점착제층이 적층되어 이루어지는 것이다. 본 발명의 백그라인드 테이프는 점착제층을 통하여 반도체 웨이퍼의 표면에 부착되어, 반도체 웨이퍼의 이면이 연삭될 때 반도체 웨이퍼의 표면에 형성된 회로 등을 보호하는 것이다.
이하, 본 발명의 백그라인드 테이프용 기재 및 백그라인드 테이프의 각 부재에 대하여 보다 상세하게 설명한다.
[기재 필름]
본 발명의 기재 필름은 영률이 600㎫ 이상이 되는 것이다. 본 발명에서는, 기재 필름의 영률이 600㎫ 미만이 되면 기재의 강성이 낮아지고, 기재에 의한 웨이퍼의 지지 성능이 저하된다. 따라서, 예를 들어 선 다이싱법을 행할 때에는 연삭 시에 웨이퍼가 칩으로 개별화되지만, 그 때, 칩의 위치 어긋남이 일어나, 칩의 정렬성에 문제가 발생하는 경우가 있다. 또한, 선 다이싱법을 행하지 않는 경우에도, 기재 필름의 영률이 600㎫ 이상임으로써, 웨이퍼 중의 잔류 응력에 기인한 웨이퍼의 휨을 억제할 수 있다는 이점이 있다.
기재 필름의 영률은, 바람직하게는 600 내지 30000㎫, 보다 바람직하게는 1000 내지 10000㎫이다. 영률을 이들 상한값 이하로 함으로써, 백그라인드 테이프를 박리할 때, 웨이퍼나 칩에 작용되는 응력을 적게 할 수 있다. 또한, 영률을 1000㎫ 이상으로 함으로써 기재 필름의 지지 성능이 향상되고, 선 다이싱법에 사용한 경우에는 칩의 위치 어긋남을 보다 저감시킬 수 있다.
상기 기재 필름으로서는, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 폴리아미드, 폴리아세탈, 폴리카르보네이트, 변성 폴리페닐렌옥시드, 폴리페닐렌술피드, 폴리술폰, 전방향족 폴리에스테르, 폴리에테르케톤, 폴리이미드, 폴리프로필렌 등을 포함하는 수지 필름을 들 수 있지만, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트 등의 폴리에스테르 필름이 바람직하고, 특히 폴리에틸렌테레프탈레이트 필름이 바람직하다. 기재 필름은 비연신, 1축 연신, 2축 연신의 어느 것이든 좋다. 또한, 기재 필름은, 상기 재료 등이 적절히 선택되어 단층 구조로 되어 있을 수도 있지만, 복수층을 포함하는 것일 수도 있다.
기재 필름의 두께는, 예를 들어 10 내지 150㎛, 바람직하게는 25 내지 130㎛이다. 본 발명에서는, 두께를 이러한 범위로 함으로써 기재 필름의 지지 성능을 보다 양호하게 할 수 있다.
[완충층]
본 발명의 완충층은, 우레탄 함유 경화물로 형성됨과 함께, tanδ의 피크 온도가 60℃ 이하가 되는 것이다.
백그라인드 테이프가 부착된 웨이퍼는, 후술하는 바와 같이 통상 부압에 의해 다공성 테이블에 고정되지만, 그 때, 백그라인드 테이프의 최외층에 배치되는 완충층은 다공성 테이블에 접하는 층이 된다. 본 발명의 완충층은 우레탄 함유 경화물로 형성됨으로써, 비교적 강성이 낮아져 다공성 테이블에 추종하기 쉽기 때문에, 강성이 높은 본 발명의 기재 필름이 직접 고정되는 것보다도 보다 견고하게 다공성 테이블에 고정 가능하다.
또한, 본 발명의 백그라인드 테이프를 통하여, 다공성 테이블에 고정된 반도체 웨이퍼에 대하여 연삭을 개시하면, 서서히 반도체 웨이퍼는 승온한다. 여기서, 본 발명과 같이 완충층의 tanδ의 피크 온도가 60℃ 이하이면, 연삭 개시 후, 비교적 조기에 완충층의 다공성 테이블에의 추종성이 발현되어, 잔류 응력의 발생을 억제할 수 있다고 추정되어, 웨이퍼 에지의 결함이 억제된다. 특히, 본 발명과 같이 강성이 높은 지지 필름을 사용한 경우, 승온 시의 다공성 테이블에의 추종성이 나빠지는 경향이 있지만, tanδ의 피크 온도가 60℃ 이하인 완충층을 형성함으로써, 추종성을 양호하게 할 수 있다.
tanδ의 피크 온도는, 완충층의 다공성 테이블에의 추종성을 보다 양호하게 하고, 웨이퍼 에지의 결함을 저감시키기 위하여, 57℃ 이하로 하는 것이 바람직하고, 45℃ 이하로 하는 것이 보다 바람직하다. 또한, tanδ의 피크 온도는, 통상 20℃ 이상, 바람직하게는 30℃ 이상이다.
또한, 본 발명에서는, 상기 tanδ의 피크값은 0.5 이상인 것이 바람직하다. 피크값이 0.5 이상이 됨으로써, 완충층에 의해 충격을 흡수하기 쉬워지므로, 웨이퍼 에지의 결함이나, 선 다이싱법에 있어서 개별화된 칩에 발생하는 결함이 억제되기 쉬워진다. 또한, 웨이퍼 에지의 결함 등을 더 억제할 수 있는 관점에서는, 상기 tanδ의 피크값은 0.7 이상이 보다 바람직하고, 0.85 이상이 특히 바람직하다.
또한, tanδ의 피크값은 특별히 한정되지 않지만, 통상 1.5 이하, 바람직하게는 1.15 이하이다.
또한, tanδ란, 손실 정접이라고 불리며, 손실 탄성률/저장 탄성률로 정의된다. 구체적으로는, 후술하는 측정 방법에 의해 동적 점탄성 측정 장치를 사용하여 측정되는 것이다.
또한, 완충층의 두께는, 예를 들어 5 내지 100㎛, 바람직하게는 15 내지 80㎛이다.
본 발명의 완충층을 형성하는 우레탄 함유 경화물은 에너지선 경화형 수지 조성물, 또는 열 경화형 수지 조성물 등의 수지 조성물을 경화한 것이며, 바람직하게는 에너지선 경화형 수지 조성물이 사용된다. 또한, 에너지선 경화형 수지 조성물은 에너지선 중합성의 우레탄 아크릴레이트 올리고머를 주제(主劑)로 한 것이 바람직하게 사용된다.
상기 우레탄 아크릴레이트 올리고머는 (메트)아크릴로일기를 갖고, 우레탄 결합을 갖는 화합물이며, 예를 들어 폴리올 화합물과, 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트 우레탄 예비중합체에, 히드록실기를 갖는 (메트)아크릴레이트 등을 반응시켜 얻어지는 것이다.
본 발명의 우레탄 아크릴레이트 올리고머는, 상기 폴리올 화합물이 폴리에테르폴리올 또는 폴리에스테르폴리올인 폴리에테르계 우레탄 아크릴레이트 올리고머 또는 폴리에스테르계 우레탄 아크릴레이트 올리고머가 바람직하고, 폴리에테르계 우레탄 아크릴레이트 올리고머가 보다 바람직하다.
상기한 다가 이소시아네이트 화합물로서는, 2,4-톨릴렌디이소시아네이트, 2,6-톨릴렌디이소시아네이트, 1,3-크실릴렌디이소시아네이트, 1,4-크실릴렌디이소시아네이트, 디페닐메탄4,4-디이소시아네이트 등을 들 수 있다. 또한, 히드록실기를 갖는 (메트)아크릴레이트로서는, 2-히드록시에틸(메트)아크릴레이트, 2-히드록시프로필(메트)아크릴레이트, 폴리에틸렌글리콜(메트)아크릴레이트 등을 들 수 있다.
이러한 우레탄 아크릴레이트 올리고머는, 분자 내에 에너지선 중합성의 이중 결합을 갖고, 자외선 등의 에너지선 조사에 의해 중합 경화하여, 피막을 형성한다.
본 발명에서 바람직하게 사용되는 우레탄 아크릴레이트 올리고머의 중량 평균 분자량은, 바람직하게는 1000 내지 50000, 더욱 바람직하게는 2000 내지 30000의 범위에 있다. 중량 평균 분자량을 이러한 범위로 함으로써, tanδ의 피크 온도를 60℃ 이하로 하기 쉽고, 또한 완충층의 탄성률이나 성막성을 적절하게 할 수 있다.
또한, 본 명세서에 있어서 중량 평균 분자량이란, 겔 투과 크로마토그래피(GPC)법에 의해 측정한 표준 폴리스티렌 환산값이다.
상기한 우레탄 아크릴레이트 올리고머는 1종 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
완충층을 형성하기 위한 수지 조성물은 에너지선 중합성 단량체를 더 함유하는 것이 바람직하다. 수지 조성물은 우레탄 아크릴레이트 올리고머를 함유하는 것만으로는, 성막이 곤란한 경우가 많지만, 에너지선 중합성 단량체로 희석됨으로써 성막성이 양호해지기 쉽다. 에너지선 중합성 단량체로서는, 분자 내에 에너지선 중합성의 이중 결합을 갖고, 비교적 부피가 큰 기를 갖는 단량체를 들 수 있다.
그러한 에너지선 중합성 단량체는, 구체적으로는 이소보르닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜테닐옥시(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 아다만탄(메트)아크릴레이트 등, 비시클로환, 트리시클로환 등의 다환의 지환식 구조를 갖는 (메트)아크릴레이트; 시클로헥실(메트)아크릴레이트 등의 단환의 지환식 구조를 갖는 (메트)아크릴레이트; 벤질(메트)아크릴레이트, 페닐히드록시프로필(메트)아크릴레이트 등의 방향족 구조를 갖는 (메트)아크릴레이트; 테트라히드로푸르푸릴(메트)아크릴레이트, 모르폴린(메트)아크릴레이트 등의 복소환식 구조를 갖는 (메트)아크릴레이트; 또는 N-비닐피롤리돈, N-비닐카프로락탐 등의 복소환식 구조를 갖는 (메트)아크릴레이트 이외의 비닐 단량체 등을 들 수 있지만, 이들 중에서는 각종 (메트)아크릴레이트가 바람직하다. 또한, 에너지선 중합성 단량체는 상기에 한정되지 않고, 예를 들어 다관능 (메트)아크릴레이트 등을 사용할 수도 있다.
에너지선 중합성 단량체는, 우레탄 아크릴레이트 올리고머 100질량부에 대하여, 바람직하게는 10 내지 500질량부, 보다 바람직하게는 30 내지 200질량부, 특히 바람직하게는 50 내지 180질량부의 비율로 사용된다. 에너지선 중합성 단량체의 배합량을 상기 범위로 함으로써, 완충층의 성막성을 양호하게 하면서, tanδ의 피크 온도를 60℃ 이하로 하기 쉬워진다.
상기 에너지선 중합성 단량체는 1종 단독으로, 또는 2종 이상을 조합하여 사용할 수도 있다. 예를 들어, 상기 수지 조성물에는 방향족 구조를 갖는 (메트)아크릴레이트를 배합하는 것이 바람직하다. 또한, 방향족 구조를 갖는 (메트)아크릴레이트와 다른 에너지선 중합성 단량체를 병용할 수도 있다. 예를 들어, 방향족 구조를 갖는 (메트)아크릴레이트와 함께 사용하는 다른 에너지선 중합성 단량체로서는, 지환식 구조를 갖는 (메트)아크릴레이트를 사용하면 된다. 그 경우, 방향족 구조를 갖는 (메트)아크릴레이트는, 지환식 구조를 갖는 (메트)아크릴레이트에 대하여 질량비로, 바람직하게는 0.1 내지 2.0의 비율로, 보다 바람직하게는 0.2 내지 1.5, 특히 바람직하게는 0.3 내지 0.8의 비율로 배합된다.
이와 같이, 방향족 구조를 갖는 (메트)아크릴레이트를 사용하면, 완충층의 탄성률을 적절한 값으로 하면서, tanδ의 피크 온도를 저온으로 하기 쉬워진다.
또한, 방향족 구조를 갖는 (메트)아크릴레이트로서는, 예를 들어 페닐히드록시프로필(메트)아크릴레이트 등으로 예시되는, 페닐기 등의 아릴기와 수산기를 갖는 (메트)아크릴레이트가 바람직하게 사용된다.
또한, 지환식 구조를 갖는 (메트)아크릴레이트로서는, 다환의 지환식 구조를 갖는 (메트)아크릴레이트가 바람직하고, 그의 적합한 예로서는, 상기에서 예시한 것 중에서는 이소보르닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트를 들 수 있다.
또한, 에너지선 중합성 단량체를, 다환의 지환식 구조를 갖는 (메트)아크릴레이트만으로 구성할 수도 있다.
본 발명의 우레탄 함유 경화물을 에너지선 경화형 수지 조성물로 형성하는 경우, 해당 조성물에는 광 중합 개시제를 배합할 수도 있다. 광 중합 개시제를 배합함으로써, 광 조사에 의한 중합 경화 시간 및 광 조사량을 적게 할 수 있다.
광 중합 개시제로서는, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼옥사이드 화합물 등의 광 개시제, 아민이나 퀴논 등의 광 증감제 등을 들 수 있고, 구체적으로는 1-히드록시시클로헥실페닐케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질디페닐설파이드, 테트라메틸티우람모노설파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, β-클로로안트라퀴논, 2-히드록시-2-메틸-1-페닐-프로판-1-온 등을 예시할 수 있다.
광 중합 개시제의 사용량은, 우레탄 아크릴레이트 올리고머와 에너지선 중합성 단량체의 합계 100질량부에 대하여, 바람직하게는 0.05 내지 15질량부, 더욱 바람직하게는 0.1 내지 10질량부, 특히 바람직하게는 0.3 내지 7질량부이다.
완충층의 tanδ의 피크 온도는 우레탄 아크릴레이트 올리고머의 종류나 분자량, 에너지선 중합성 단량체의 배합량이나 종류에 따라 적절히 변경 가능하다.
예를 들어, 우레탄 아크릴레이트 올리고머로서, 폴리에테르계를 선택하면, 폴리에스테르계를 선택하는 경우에 비하여, tanδ의 피크 온도를 저온으로 하기 쉬워진다. 또한, 우레탄 아크릴레이트 올리고머의 분자량을 크게 함으로써, 우레탄 함유 경화물의 가교 밀도를 작게 하여, tanδ의 피크 온도를 저온으로 하기 쉬워진다.
또한, 우레탄 아크릴레이트 올리고머에 대한 에너지선 중합성 단량체의 질량 비율을 높임으로써, 완충층의 tanδ의 피크 온도를 저온으로 하기 쉬워진다. 또한, 전체 에너지선 중합성 단량체에 있어서의, 지환식 구조를 갖는 (메트)아크릴레이트의 함유 비율을 적게 함으로써, 완충층의 tanδ의 피크 온도를 저온으로 하기 쉬워진다.
본 발명에서는, 이와 같이 각 성분의 배합량, 종류, 분자량을 적절히 조정함으로써 tanδ의 값을 60℃ 이하로 할 수 있다.
본 발명의 완충층은, 기재 필름에 상기 수지 조성물을 도포하고, 이것을 경화시킴으로써 형성할 수 있다. 수지 조성물의 경화는, 에너지선 경화형 수지 조성물의 경우에는, 자외선 등의 에너지선을 조사함으로써 행할 수 있다. 또한, 수지 조성물의 도포는 특별히 한정되지 않지만, 공지의 희석액에 희석하고, 또한 희석액으로 희석하지 않고 도포할 수도 있고, 캐스팅이나 압출에 의해 행할 수도 있다.
[점착제층]
점착제층을 형성하는 점착제는 특별히 한정되지 않고, 종래 백그라인드 테이프에 사용되어 온 다양한 점착제를 사용할 수 있다. 구체적으로는, 고무계, 아크릴계, 실리콘계, 폴리비닐에테르계 등의 점착제가 사용된다. 또한, 에너지선 경화형이나 가열 발포형, 수 팽윤형의 점착제도 사용할 수 있지만, 자외선 등의 에너지선으로 경화되는 에너지선 경화형 점착제가 바람직하게 사용된다.
점착제층(12)의 두께는 보호하는 웨이퍼의 형상, 표면 상태 및 연마 방법 등의 조건에 따라 적절히 결정되지만, 바람직하게는 5 내지 500㎛이며, 보다 바람직하게는 10 내지 300㎛이다.
또한, 점착제층은 추가로 박리 필름이 접합되어 박리 필름에 의해 보호되어 있을 수도 있다. 박리 필름은 특별히 한정되지 않고 필름이나 종이 등의 시트에 박리제로 박리 처리한 것을 사용할 수 있다.
[백그라인드 테이프의 사용 방법]
본 발명에 관한 백그라인드 테이프는, 바람직하게는 선 다이싱법에 의해 칩으로 분할되는 반도체 웨이퍼에 부착되며, 예를 들어 웨이퍼 표면의 보호 및 웨이퍼의 일시적인 고정 수단으로서 사용된다. 또한, 선 다이싱법이란, 반도체 회로가 형성된 웨이퍼 표면에, 웨이퍼 두께보다도 얕은 홈을 형성하고, 그 후 해당 반도체 웨이퍼의 이면을 연삭함으로써 웨이퍼의 두께를 얇게 하고, 그것에 의하여, 웨이퍼를 개개의 칩으로 분할하는 반도체 칩의 제조 방법이다. 단, 본 발명의 백그라인드 테이프는 선 다이싱법에 한하지 않고, 웨이퍼 이면을 연삭할 때에 웨이퍼 표면에 부착하여 사용할 수 있는 것이다.
본 발명에 관한 백그라인드 테이프는 선 다이싱법에 사용되는 경우, 보다 구체적으로는 이하의 공정을 구비하는 반도체 칩의 제조 방법에 사용된다.
제1 공정: 복수의 회로를 구획하는 웨이퍼의 절단 위치를 따라, 다이싱 가공에 의해 소정의 깊이의 홈을 웨이퍼 표면에 형성하는 공정
제2 공정: 회로가 형성되는 웨이퍼 표면 전체를 덮도록, 본 발명의 백그라인드 테이프를 웨이퍼 표면에 점착제층을 통하여 접착하는 공정
제3 공정: 다공성 테이블에 완충층측이 접하도록 하고, 백그라인드 테이프가 접착된 웨이퍼를 다공성 테이블 위에 배치하는 공정
제4 공정: 다공성 테이블 위에 배치한 웨이퍼를 부압에 의해 고정한 상태에서, 웨이퍼의 이면측을 연삭하여, 개개의 칩으로 분할하는 공정
제5 공정: 분할된 개개의 칩을 픽업하는 공정
또한, 상기 제5 공정에서는, 일반적으로, 칩의 연삭면(이면)에 픽업용 시트를 부착하고, 픽업이 가능하도록 위치 및 방향 맞춤을 행하여 픽업용 시트를 링 프레임에 고정하고, 계속해서, 백그라인드 테이프를 박리한 후, 각 칩의 픽업을 행한다. 여기서, 점착제층이 에너지선 경화형 점착제 등의 경화형 점착제층으로 형성되는 경우에는 백그라인드 테이프를 박리하기 전, 통상은 픽업용 시트를 부착하기 전에, 에너지선 조사 등에 의해 점착제층을 경화시켜 접착력을 저하시키는 것이 바람직하다.
이상과 같이, 본 발명에서는, 필름 기재의 강성을 높이면서도 웨이퍼 연삭 시에 웨이퍼 에지부에 미소한 결함이 발생하는 것을 억제할 수 있다. 또한, 본 발명에서는, 필름 기재의 강성이 높은 점에서, 선 다이싱에 사용한 경우에 웨이퍼 개편화(個片化) 후에 있어서의 칩의 정렬성을 양호하게 할 수 있다.
실시예
이하, 실시예에 기초하여 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 예에 의해 제한되는 것은 아니다.
본 발명에 있어서의 평가 방법 및 각 물성의 측정 방법은 이하와 같다.
(1) 영률
기재 필름에 대하여, 인장 시험기를 사용하여 인장 시험을 행하고, 얻어진 인장 강도와 신장의 차트로부터 산출했다. 샘플 필름을 폭 15㎜×길이 150㎜로 잘라내고, 연신되는 부분의 길이가 100㎜가 되도록 인장 시험기(가부시키가이샤 오리엔테크사제, 텐실론)에 세트했다. 이때, 기재 필름의 흐름 방향과 인장의 방향이 일치하도록 했다. 그 후, 시험 스피드 200㎜/분, 차트 스피드 1000㎜/분으로 측정을 행했다. 얻어진 측정값의 원점에 있어서의 기울기로부터 영률을 산출했다.
(2) tanδ
동적 점탄성 장치에 의해 11Hz의 인장 응력으로 측정했다. 구체적으로는, 실시예 및 비교예의 완충층을 적층하여 두께 200㎛로 한 적층체를, 5×15㎜의 사이즈로 재단하여 측정용 샘플을 얻었다. 이 샘플에 대하여, 초기 온도를 -10℃, 승온 속도 3℃/min으로 150℃까지 승온시켜, 동적 탄성률 측정 장치[TA 인스트루먼트사제, 기종명 「DMA Q800」]에 의해, 주파수 11Hz에서 tanδ을 측정하여, tanδ이 최댓값을 나타내는 온도를 판독했다.
(3) 중량 평균 분자량
겔 투과 크로마토그래피(GPC)법에 의해, 표준 폴리스티렌 환산의 중량 평균 분자량 Mw를 측정했다.
우레탄 아크릴레이트 올리고머에 대해서는, 이하의 조건에서 측정을 행했다.
측정 장치: 도소 가부시키가이샤제, 「HLC-8220GPC」
칼럼: 도소 가부시키가이샤제, 「TSKGel G1000H」, 「TSKGel G2000H」
전개 용매: 테트라히드로푸란
송액 속도: 0.35mL/분, 칼럼 온도: 40℃, 검출기: 시차 굴절률계
또한, 점착제층에 사용한 아크릴계 공중합체에 대해서는, 이하의 조건에서 측정을 행했다.
측정 장치: 도소 가부시키가이샤제, 「HLC-8120GPC」
칼럼: 도소 가부시키가이샤제, 「TSK guard column HXL-H」, 「TSK Gel GMHXL」(2개), 「TSK Gel G2000 HXL」
전개 용매: 테트라히드로푸란
송액 속도: 1.0mL/분 칼럼 온도: 40℃ 검출기: 시차 굴절률계
(4) 에지 결함 평가
가부시키가이샤 디스코제 DFD6361을 사용하여, 반도체 웨이퍼(8인치)에 선 다이싱을 행했다. 구체적으로는, 웨이퍼 표면에 최종적으로 얻어지는 칩의 사이즈가 1㎜×1㎜가 되도록, 회로면측으로부터 홈을 형성했다. 린텍 가부시키가이샤제 RAD-3510F/12를 사용하여, 박리 필름을 박리한 백그라인드 테이프를 홈을 형성한 웨이퍼 표면에 부착하고, 그 웨이퍼 이면을 그라인더(가부시키가이샤 디스코제 DGP8760)로 두께 30㎛까지 연삭(드라이 폴리쉬)했다. 그 후, 연삭된 웨이퍼의 에지 부분을 디지털 현미경으로 관찰하여, 에지 결함수를 카운트했다. 또한, 10㎛ 이상의 크기의 것만을 결함으로서 카운트했다. 에지 결함수가 50개 이하인 경우를 A, 에지 결함수가 50개보다도 많은 경우를 B라고 평가했다.
실시예 1
[백그라인드 테이프용 기재의 제작]
폴리에스테르계 우레탄 아크릴레이트 올리고머(중량 평균 분자량: 10,000) 40질량부, 페닐히드록시프로필아크릴레이트 20질량부, 이소보르닐아크릴레이트 40질량부 및 광 중합 개시제(바스프(BASF)사제, 이르가큐어 1173) 0.5질량부의 혼합물을 포함하는 완충층용 수지 조성물을 제작했다. 이 완충층용 수지 조성물을 폴리에틸렌테레프탈레이트를 포함하는 기재 필름(두께 50㎛, 영률 2500㎫)에, 경화 후의 두께가 50㎛가 되도록 도포하고, 자외선 조사(230mW/㎠, 500mJ/㎠)에 의해 경화시켜, 기재 필름의 한쪽의 면에 우레탄 함유 경화물로 이루어지는 완충층을 형성한 백그라인드 테이프용 기재를 얻었다.
[백그라인드 테이프의 제작]
먼저, 단량체로서 부틸아크릴레이트 52질량％, 메틸메타크릴레이트 20질량％, 2-히드록실에틸아크릴레이트 28질량％를 포함하는 아크릴계 공중합체(중량 평균 분자량: 500,000)에, 2-메타크릴로일옥시에틸이소시아네이트(MOI)(아크릴계 공중합체의 관능기인 히드록실기 100당량에 대하여 80당량)를 반응시켜 얻은 에너지선 경화형 아크릴 공중합체 100질량부와, 가교제로서의 트리메틸올프로판톨릴렌디이소시아네이트 부가물 0.5질량부를 함유하며, 또한 톨루엔으로 농도 30질량％로 희석되어 이루어지는 점착제 조성물을 제작했다. 이어서, 이 점착제 조성물을 박리 필름(린텍 가부시키가이샤제, SP-PET381031) 위에 건조 후의 두께가 20㎛가 되도록 도포하고, 100℃에서 1분간 건조하여, 점착제층을 형성한 후에, 그 점착제층을 백그라인드 테이프용 기재의 기재 필름측에 접합하여, 박리 필름 부착 백그라인드 테이프를 얻었다.
실시예 2
완충층용 수지 조성물로서, 폴리에테르계 우레탄 아크릴레이트 올리고머(중량 평균 분자량: 5,500) 55질량부, 디시클로펜타닐아크릴레이트 45질량부 및 광 중합 개시제(바스프사제, 이르가큐어 2959) 5질량부의 혼합물을 사용한 것 이외는, 실시예 1과 마찬가지로 실시했다.
비교예 1
완충층용 수지 조성물로서, 폴리카르보네이트계 우레탄 아크릴레이트(중량 평균 분자량: 4,100) 50질량부, 디시클로펜타닐아크릴레이트 50질량부 및 광 중합 개시제(바스프사제, 이르가큐어 TPO) 1질량부의 혼합물을 사용한 것 이외는, 실시예 1과 마찬가지로 실시했다.
비교예 2
완충층을 형성하지 않은 점을 제외하고 실시예 1과 마찬가지로 실시했다.
각 실시예, 비교예의 tanδ의 피크 온도, 피크값의 측정 결과 및 에지 결함 평가의 시험 결과를 표 1에 나타낸다.
Figure pct00001
이상과 같이, 각 실시예에서는, 기재 필름에 강성이 높은 것을 사용함에도 불구하고, tanδ의 피크 온도를 60℃ 이하로 함으로써, 연삭 시의 웨이퍼 에지의 결함을 저감시킬 수 있었다. 한편, tanδ의 피크 온도가 60℃보다 높은 비교예 1이나, 완충층을 형성하지 않은 비교예 2에서는, 연삭 시의 웨이퍼 에지의 결함을 충분히 방지할 수 없었다.

Claims (3)

  1. 영률이 600㎫ 이상인 기재 필름과, 해당 기재 필름의 한쪽의 면에 설치되고, 우레탄 함유 경화물로 형성됨과 함께, tanδ의 피크 온도가 60℃ 이하인 완충층을 구비하는 백그라인드 테이프용 기재.
  2. 제1항에 있어서, 상기 우레탄 함유 경화물이 우레탄 아크릴레이트 올리고머와, 에너지선 중합성 단량체를 함유하는 수지 조성물을 경화시킨 것이며, 상기 에너지선 중합성 단량체가 방향족 구조를 갖는 (메트)아크릴레이트를 포함하는, 백그라인드 테이프용 기재.
  3. 제1항 또는 제2항에 기재된 백그라인드 테이프용 기재와, 상기 기재 필름의 완충층이 설치된 한쪽의 면과는 반대측의 면에 설치되는 점착제층을 구비하는 백그라인드 테이프.
KR1020167027727A 2014-04-11 2015-04-10 백그라인드 테이프용 기재 및 백그라인드 테이프 KR102335290B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-082213 2014-04-11
JP2014082213 2014-04-11
PCT/JP2015/061225 WO2015156389A1 (ja) 2014-04-11 2015-04-10 バックグラインドテープ用基材、及びバックグラインドテープ

Publications (2)

Publication Number Publication Date
KR20160144370A true KR20160144370A (ko) 2016-12-16
KR102335290B1 KR102335290B1 (ko) 2021-12-03

Family

ID=54287960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027727A KR102335290B1 (ko) 2014-04-11 2015-04-10 백그라인드 테이프용 기재 및 백그라인드 테이프

Country Status (6)

Country Link
US (1) US10388556B2 (ko)
JP (1) JP6573282B2 (ko)
KR (1) KR102335290B1 (ko)
CN (1) CN106165068B (ko)
TW (1) TWI671379B (ko)
WO (1) WO2015156389A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11466178B2 (en) 2018-03-23 2022-10-11 Lg Chem, Ltd. Back-grinding tape

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6375081B2 (ja) * 2016-03-03 2018-08-15 リンテック株式会社 半導体加工用粘着テープ、及び半導体装置の製造方法
WO2017150676A1 (ja) * 2016-03-03 2017-09-08 リンテック株式会社 半導体加工用粘着テープ、及び半導体装置の製造方法
WO2017156506A1 (en) * 2016-03-11 2017-09-14 Entrotech, Inc. Protective sheets, articles, and methods
JP6386696B1 (ja) 2016-10-03 2018-09-05 リンテック株式会社 半導体加工用粘着テープおよび半導体装置の製造方法
JP2018115333A (ja) * 2018-03-20 2018-07-26 リンテック株式会社 粘着テープおよび半導体装置の製造方法
JP2018115332A (ja) * 2018-03-20 2018-07-26 リンテック株式会社 粘着テープおよび半導体装置の製造方法
KR102239210B1 (ko) 2018-06-04 2021-04-09 주식회사 엘지화학 백 그라인딩 테이프
WO2020003920A1 (ja) * 2018-06-26 2020-01-02 リンテック株式会社 半導体加工用粘着テープおよび半導体装置の製造方法
JP2021163768A (ja) 2020-03-30 2021-10-11 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
JP2021163766A (ja) 2020-03-30 2021-10-11 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
CN113290957A (zh) * 2021-05-19 2021-08-24 业成科技（成都）有限公司 连接带微结构及其制造方法
WO2023281860A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
KR20240031949A (ko) 2021-07-06 2024-03-08 린텍 가부시키가이샤 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법
CN117413348A (zh) * 2021-07-06 2024-01-16 琳得科株式会社 半导体加工用保护片及半导体装置的制造方法
WO2023281858A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
CN114227530B (zh) * 2021-12-10 2022-05-10 湖北鼎汇微电子材料有限公司 一种抛光垫及半导体器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685055A (ja) 1992-09-04 1994-03-25 Toshiba Corp 半導体素子の製造方法
JP2003147300A (ja) * 2001-11-12 2003-05-21 Lintec Corp ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法
JP2005343997A (ja) 2004-06-02 2005-12-15 Lintec Corp 半導体加工用粘着シートおよび半導体チップの製造方法
US20070172649A1 (en) * 2004-03-19 2007-07-26 Mitsui Chemicals, Inc. Adhesive material, pressure sensitive adhesive film and method of use thereof
US20140079947A1 (en) * 2011-03-22 2014-03-20 Arakawa Chemical Industries, Ltd. Base Film and Pressure-Sensitive Adhesive Sheet Provided Therewith

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1137028C (zh) * 1998-11-20 2004-02-04 琳得科株式会社 压敏粘合片及其使用方法
JP2003092273A (ja) 2001-09-19 2003-03-28 Mitsubishi Plastics Ind Ltd 半導体ウエハ用ダイシングフィルム
JP4611706B2 (ja) * 2004-09-13 2011-01-12 積水化学工業株式会社 粘着テープ
KR101176811B1 (ko) * 2008-09-11 2012-08-24 제이에스알 가부시끼가이샤 표면 보호 필름
US9546408B2 (en) * 2011-03-18 2017-01-17 Nippon Steel & Sumitomo Metal Corporation Quenching method for steel pipe

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685055A (ja) 1992-09-04 1994-03-25 Toshiba Corp 半導体素子の製造方法
JP2003147300A (ja) * 2001-11-12 2003-05-21 Lintec Corp ウエハ裏面研削時の表面保護シートおよび半導体チップの製造方法
US20070172649A1 (en) * 2004-03-19 2007-07-26 Mitsui Chemicals, Inc. Adhesive material, pressure sensitive adhesive film and method of use thereof
JP2005343997A (ja) 2004-06-02 2005-12-15 Lintec Corp 半導体加工用粘着シートおよび半導体チップの製造方法
US20140079947A1 (en) * 2011-03-22 2014-03-20 Arakawa Chemical Industries, Ltd. Base Film and Pressure-Sensitive Adhesive Sheet Provided Therewith

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11466178B2 (en) 2018-03-23 2022-10-11 Lg Chem, Ltd. Back-grinding tape

Also Published As

Publication number Publication date
TW201602299A (zh) 2016-01-16
CN106165068B (zh) 2019-09-27
US20170025303A1 (en) 2017-01-26
CN106165068A (zh) 2016-11-23
WO2015156389A1 (ja) 2015-10-15
JP6573282B2 (ja) 2019-09-11
KR102335290B1 (ko) 2021-12-03
TWI671379B (zh) 2019-09-11
JPWO2015156389A1 (ja) 2017-04-13
US10388556B2 (en) 2019-08-20

Similar Documents

Publication Publication Date Title
KR20160144370A (ko) 백그라인드 테이프용 기재 및 백그라인드 테이프
JP7207778B2 (ja) 半導体加工用粘着テープ、及び半導体装置の製造方法
US7935424B2 (en) Adhesive sheet
TWI465541B (zh) Insulating tape for semiconductor wafer surface protection
KR101414480B1 (ko) 접착 시트
JP6322013B2 (ja) 粘着シート
WO2018066480A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
KR20080052451A (ko) 제거가능한 감압성 접착제 조성물 및 감압성 접착 테이프또는 시트
KR102458383B1 (ko) 표면 보호 시트용 기재 및 표면 보호 시트
JP6375081B2 (ja) 半導体加工用粘着テープ、及び半導体装置の製造方法
TWI506118B (zh) 切割膠帶
KR20150083847A (ko) 점착 시트
TW202016234A (zh) 半導體加工用黏著帶及半導體裝置的製造方法
TW202020096A (zh) 半導體加工用黏著帶及半導體裝置的製造方法
KR101454183B1 (ko) 점착 시트
WO2019181730A1 (ja) 粘着テープおよび半導体装置の製造方法
JP5367996B2 (ja) 粘着シートの基材フィルムおよび粘着シート
JP2023108420A (ja) ワーク加工用シート
CN116890299A (zh) 工件加工用保护片和工件单颗化物的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant