KR20160140398A - 금속막의 스트레스 저감 방법 및 금속막의 성막 방법 - Google Patents

금속막의 스트레스 저감 방법 및 금속막의 성막 방법 Download PDF

Info

Publication number
KR20160140398A
KR20160140398A KR1020160061381A KR20160061381A KR20160140398A KR 20160140398 A KR20160140398 A KR 20160140398A KR 1020160061381 A KR1020160061381 A KR 1020160061381A KR 20160061381 A KR20160061381 A KR 20160061381A KR 20160140398 A KR20160140398 A KR 20160140398A
Authority
KR
South Korea
Prior art keywords
film
gas
tungsten
metal
metal film
Prior art date
Application number
KR1020160061381A
Other languages
English (en)
Other versions
KR101912995B1 (ko
Inventor
겐지 스즈키
다카노부 홋타
고지 마에카와
야스시 아이바
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160140398A publication Critical patent/KR20160140398A/ko
Application granted granted Critical
Publication of KR101912995B1 publication Critical patent/KR101912995B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H01L21/205—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고스트레스의 금속막의 스트레스를 저감할 수 있는 금속막의 스트레스 저감 방법 및 금속막의 성막 방법을 제공한다. 고스트레스의 금속막(202)에 대하여, 해당 금속을 포함하는 금속 염화물 가스 및 금속 염화물 가스를 환원하는 환원 가스를 공급해서 금속막(202)을 처리하여, 금속막(202) 위에 처리막(204)을 형성함으로써 금속막(202)의 스트레스를 저감한다.

Description

금속막의 스트레스 저감 방법 및 금속막의 성막 방법{METHOD OF REDUCING STRESS IN METAL FILM AND METAL FILM FORMING METHOD}
본 발명은 금속막의 스트레스 저감 방법 및 금속막의 성막 방법에 관한 것이다.
LSI를 제조할 때는, MOSFET 게이트 전극, 소스·드레인 간의 콘택트, 메모리의 워드선 등에 텅스텐이 널리 사용되고 있다. 다층 배선 공정에서는, 구리 배선이 주로 사용되고 있지만, 구리는 내열성이 부족하고, 또한 확산하기 쉽기 때문에, 내열성이 요구되는 부분이나 구리의 확산에 의한 전기 특성의 열화가 염려되는 부분 등에 텅스텐이 사용된다.
텅스텐막의 성막 처리로서, 이전에는 물리적 증착(PVD)법이 사용되고 있었지만, 높은 피복률(스텝 커버리지)이 요구되는 부분에서는, PVD법에 의해 대응하는 것이 곤란하기 때문에, 스텝 커버리지가 양호한 화학적 증착(CVD)법으로 성막하는 것이 행하여지고 있다.
이러한 CVD법에 의한 텅스텐막(CVD-텅스텐막)의 성막 방법으로서는, 원료 가스로서 예를 들어 육불화텅스텐(WF6) 및 환원 가스인 H2 가스를 사용하여, 피처리 기판인 반도체 웨이퍼 상에서 WF6+3H2→W+6HF의 반응을 발생시키는 방법이 일반적으로 사용되고 있다(예를 들어, 특허문헌 1, 2).
한편, WF6 가스를 사용해서 CVD에 의해 텅스텐막을 성막하는 경우에는, 반도체 디바이스에 있어서의, 특히 게이트 전극이나 메모리의 워드선 등에서, WF6에 함유되는 불소가 게이트 절연막을 환원하여, 전기 특성을 열화시키는 것이 우려되므로, 불소를 함유하지 않는 CVD-텅스텐막의 성막이 검토되고 있다.
불소를 함유하지 않는 CVD-텅스텐막 성막 시의 원료 가스로서는, 6염화텅스텐(WCl6)이 알려져 있다(예를 들어 특허문헌 3, 비특허문헌 1). 염소도 불소와 마찬가지로 환원성을 갖지만, 반응성은 불소보다 약하여, 전기 특성에 대한 악영향이 적은 것이 기대되고 있다.
또한, 최근 들어, 반도체 디바이스의 미세화가 점점 진행되어, 양호한 스텝 커버리지가 얻어진다고 알려져 있는 CVD조차도 복잡 형상 패턴에의 매립이 곤란해지고 있어, 한층 높은 스텝 커버리지를 얻는 관점에서, 원료 가스와 환원 가스를 퍼지를 사이에 두고 시퀀셜하게 공급하는 원자층 퇴적(ALD)법이 주목받고 있다.
일본 특허 공개 제2003-193233호 공보 일본 특허 공개 제2004-273764호 공보 일본 특허 공개 제2006-28572호 공보
J. A. M. Ammerlaan et al., "Chemical vapor deposition of tungsten by H2 reduction of WCl6", Applied Surface Science 53(1991), pp.24-29
그런데, CVD나 ALD에 의해 텅스텐막과 같은 금속막을 성막하는 경우에는, 성막 후의 막의 스트레스 값이 커지는 경우가 있다. 이러한 높은 스트레스 값의 금속막은, 반도체 웨이퍼의 휨을 초래하고, 휨의 영향에 의해 후속 공정에서 목적 대로 마스킹할 수 없게 되는 등의 제조상의 트러블을 발생시켜버린다. 그 때문에, 반도체 디바이스에 사용되는 텅스텐막과 같은 금속막을 저스트레스로 하는 기술이 요구되고 있다.
따라서, 본 발명은, 고스트레스나 금속막의 스트레스를 저감할 수 있는 금속막의 스트레스 저감 방법 및 금속막의 성막 방법을 제공한다.
본 발명의 제1 관점은, 고스트레스의 금속막에 대하여 해당 금속을 포함하는 금속 염화물 가스 및 상기 금속 염화물 가스를 환원하는 환원 가스를 공급해서 상기 금속막을 처리하고, 상기 금속막 위에 처리막을 형성함으로써 상기 금속막의 스트레스를 저감하는 금속막의 스트레스 저감 방법을 제공한다.
상기 금속막의 상기 처리는, 감압 분위기 하에 유지된 챔버 내에 상기 금속막이 형성된 피처리 기판을 배치하고, 상기 챔버 내에 상기 금속 염화물 가스와 상기 환원 가스를 시퀀셜하게 또는 동시에 공급하여, 상기 금속막 위에 처리막을 형성함으로써 행하여지도록 할 수 있다.
상기 금속막의 상기 처리는, 상기 금속 염화물 가스와 상기 환원 가스와의 반응에서 생성된 HCl에 의해 상기 금속막을 에칭함으로써 스트레스를 저감하는 것이어도 된다.
이때의 상기 금속막의 스트레스는, 상기 금속막의 상기 처리 시의 처리 조건 또는 처리막의 두께를 조정함으로써 조정할 수 있다.
상기 금속막으로서 텅스텐막, 상기 금속막의 상기 처리에 사용하는 상기 금속 염화물로서 염화텅스텐을 적절하게 사용할 수 있다. 이 경우에, 상기 금속막의 상기 처리는, 상기 염화텅스텐 가스의 분압이 0.5 내지 10Torr의 범위가 되도록 해서 행하여지는 것이 바람직하다.
상기 금속막인 텅스텐막은, 감압 분위기 하에 유지된 챔버 내에 피처리 기판을 배치하고, 상기 챔버 내에 염화텅스텐 가스와 환원 가스를 시퀀셜하게 공급해서 성막된 것이며, 상기 금속막의 성막 시의 상기 염화텅스텐 가스의 공급량이, 상기 처리 시의 상기 염화텅스텐 가스의 공급량보다도 적은 것으로 할 수 있다. 이 경우에, 상기 금속막인 텅스텐막을 성막할 때 상기 염화텅스텐 가스의 분압을 1Torr 이하로 함으로써, 효과를 발휘하기 쉬워진다.
또한, 상기 금속막인 텅스텐막은, 감압 분위기 하에 유지된 챔버 내에 피처리 기판을 배치하고, 상기 챔버 내에 WF6 가스와 환원 가스를 공급해서 성막된 것으로 할 수 있다.
상기 염화텅스텐으로서는 WCl6, WCl5, WCl4 중 어느 하나를 사용할 수 있다. 또한, 환원 가스로서는, H2 가스, SiH4 가스, B2H6 가스, NH3 가스 중 적어도 1종을 적절하게 사용할 수 있다. 또한, 본 발명은 상기 금속막의 스트레스가 1000MPa 이상인 경우에 바람직하다.
본 발명의 제2 관점은, 피처리 기판에 대하여 금속막을 형성하는 공정과, 해당 금속을 포함하는 금속 염화물 가스 및 상기 금속 염화물 가스를 환원하는 환원 가스를 공급해서 상기 금속막을 처리하여, 상기 금속막의 위에 상기 금속막의 스트레스를 저감하는 처리막을 형성하는 공정을 갖는 금속막의 성막 방법을 제공한다.
본 발명의 제3 관점은, 피처리 기판에 대하여 염화텅스텐 가스 및 염화텅스텐을 환원하는 환원 가스를 시퀀셜하게 공급해서 금속막으로서 제1 텅스텐막을 성막하는 공정과, 상기 제1 텅스텐막이 형성된 피처리 기판에 대하여 염화텅스텐 가스 및 염화텅스텐을 환원하는 환원 가스를 시퀀셜하게 또는 동시에 공급해서 상기 제1 텅스텐막의 스트레스를 저감하는 처리를 행하여, 상기 제1 텅스텐막 위에 처리막으로서 제2 텅스텐막을 성막하는 공정을 갖고, 상기 제1 텅스텐막을 성막할 때의 상기 염화텅스텐 가스의 공급량을, 상기 제2 텅스텐막을 성막할 때의 상기 염화텅스텐 막의 공급량보다도 적게 하는 금속막의 성막 방법을 제공한다.
본 발명의 제4 관점은, 피처리 기판에 대하여 WF6 가스 및 WF6 가스를 환원하는 환원 가스를 공급해서 금속막으로서 제1 텅스텐막을 성막하는 공정과, 상기 제1 텅스텐막이 형성된 피처리 기판에 대하여 염화텅스텐 가스 및 염화텅스텐을 환원하는 환원 가스를 시퀀셜하게 또는 동시에 공급해서 제2 텅스텐막을 성막하는 공정을 갖는 금속막의 성막 방법을 제공한다.
상기 제3 및 제4 관점에서, 상기 제1 텅스텐막과 상기 제2 텅스텐막은, in-situ에서 성막하는 것이 바람직하다.
본 발명의 제5 관점은, 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행 시에, 상기 제2 내지 제4 관점의 금속막의 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 기억 매체를 제공한다.
본 발명에 따르면, 고스트레스의 금속막에 대하여, 해당 금속을 포함하는 금속 염화물 가스 및 상기 금속 염화물 가스를 환원하는 환원 가스를 공급해서 상기 금속막을 처리하여, 상기 금속막 위에 처리막을 형성함으로써, 고스트레스의 금속막의 스트레스를 저감할 수 있다.
도 1은 본 발명에서의 금속막의 스트레스 저감의 원리를 설명하기 위한 모식도이다.
도 2는 스트레스 저감 처리에 사용하는 처리 장치의 일례를 나타내는 단면도이다.
도 3은 처리막을 성막할 때의 가스 공급 시퀀스의 일례를 나타내는 도면이다.
도 4는 처리막을 성막할 때의 가스 공급 시퀀스의 다른 예를 나타내는 도면이다.
도 5는 성막 방법의 제1 예에서, 제1 텅스텐막을 형성한 상태를 도시하는 단면도이다.
도 6은 성막 방법의 제1 예에서, 제1 텅스텐막을 형성할 때의 사이클수와 막 두께와의 관계를 도시하는 도면이다.
도 7은 성막 방법의 제1 예에서, 제1 텅스텐막의 위에 제2 텅스텐막을 형성한 상태를 도시하는 단면도이다.
도 8은 성막 방법의 제1 예에서, 실제로 스트레스 저감 처리를 행했을 때의 스트레스 저감 효과를 도시하는 도면이다.
도 9는 성막 방법의 제1 예에서, 스트레스 저감 처리의 사이클수와, 스트레스 저감 처리에 의해 얻어진 텅스텐막의 막 스트레스와의 관계를 도시하는 도면이다.
도 10은 성막 방법의 제1 예에서, 고스트레스의 텅스텐막의 막 두께를 변화시켜서, in-situ 및 ex-situ에서 스트레스 저감 처리를 행한 경우의 스트레스 저감 효과를 도시하는 도면이다.
도 11은 성막 방법의 제2 예에서, 제1 텅스텐막을 형성한 상태를 도시하는 단면도이다.
도 12는 성막 방법의 제2 예에서, 제1 텅스텐막의 위에 제2 텅스텐막을 형성한 상태를 도시하는 단면도이다.
도 13은 성막 방법의 제2 예에 의해, in-situ에서 텅스텐막을 성막할 때 사용할 수 있는 성막 장치의 예를 나타내는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해서 구체적으로 설명한다.
<스트레스 저감의 원리>
우선, 스트레스 저감의 원리에 대해서 설명한다.
도 1은, 본 발명에서의 금속막의 스트레스 저감의 원리를 설명하기 위한 모식도이다.
예를 들어, SiO2막이나 TiN막 등의 바탕막(201) 위에 성막 원료 가스와 환원 가스를 시퀀셜하게 공급하는 ALD 또는 이들을 동시에 공급하는 CVD에 의해 텅스텐막(202)을 성막했을 때는, 도 1의 (a)에 도시한 바와 같이, 그 결정립(그레인)(203) 사이에 큰 변형이 발생하는 경우가 있고, 결정립(203) 사이의 변형이 크면 고스트레스 텅스텐막(202)이 형성된다. 고스트레스란, 반도체 웨이퍼의 휨 등의 문제를 야기할 정도의 스트레스이며, 거의 1000MPa(1GPa) 이상이면 고스트레스라고 할 수 있다.
이러한 고스트레스 텅스텐막(202)에, 도 1의 (b)에 도시한 바와 같이, 원료 가스인 WCl6 가스와 환원 가스인 H2 가스를 공급하는 처리를 행한다. 이때, 이들을 시퀀셜하게 공급하면, 이하의 (1)식과 같은 반응이 발생하여, HCl을 생성한다.
WCl6(ad)+3H2(g)→W(s)+6HCl … (1)
이 반응에 의해 생성된 HCl은, 강한 에칭성을 갖기 때문에, 이하의 (2)의 반응에 의해 고스트레스 텅스텐막(202)을 에칭한다.
W(s)+5WCl6(g)→6WClx … (2)
그리고, 그 에칭 작용에 의해, 고스트레스 텅스텐막(202)의 결정립(203)의 입계가 에칭되기 때문에, 결정립(203)간의 변형이 완화된다.
이때, 도 1의 (c)에 도시한 바와 같이, 이러한 에칭에 의해 발생한 결정립(203)간의 간극 및 고스트레스 텅스텐막(202)의 표면에, 상기 처리에 의해 처리막(204)이 형성되고, 처리막(204)을 포함해서 전체적으로 스트레스가 저감된 텅스텐막(205)이 얻어진다.
이와 같이, WCl6과 같은 염화텅스텐 가스의 에칭 작용을 이용함으로써, 고스트레스 막의 스트레스를 저감할 수 있다.
<스트레스 저감 처리>
상술한 바와 같은 스트레스 저감 처리는, 염화텅스텐 가스와 환원 가스를 사용해서, 이들을 시퀀셜하게 공급하는 ALD법, 또는 동시에 공급하는 CVD법에 의해 성막하는 것이다. 이들 중에서는, 1층씩 성막하는 ALD법이 더 바람직하다. ALD 성막은, 표면/막 에너지를 완화하는 효과가 얻어지고, 스트레스를 저감하는 효과가 크다. CVD법은, 처리막의 막 두께가 얇은 경우에 사용할 수 있다.
이때 사용하는 염화텅스텐으로서는, 상술한 WCl6 외에, WCl5, WCl4도 사용할 수 있다. 단, 이들 중에서는, WCl6이 바람직하다.
또한, 환원 가스로서는, H2 가스에 한하지 않고, 수소를 포함하는 환원성의 가스이면 되고, H2 가스 이외에, SiH4 가스, B2H6 가스, NH3 가스 등을 사용할 수도 있다. H2 가스, SiH4 가스, B2H6 가스 및 NH3 가스 중 2개 이상을 공급할 수 있도록 해도 된다. 또한, 이들 이외의 다른 환원 가스, 예를 들어 PH3 가스, SiH2Cl2 가스를 사용해도 된다. 막 내의 불순물을 더욱 저감해서 저저항값을 얻는 관점에서는, H2 가스를 사용하는 것이 바람직하다.
염화텅스텐 가스와 환원 가스의 조합이라도, 고스트레스 텅스텐막을 유효하게 에칭할 수 없으면, 스트레스 저감 효과를 얻는 것이 곤란하다. 즉, 스트레스 저감 처리는, 고스트레스 텅스텐막을 유효하게 에칭할 수 있는 조건에서 행할 필요가 있다. 반대로, 스트레스 저감 효과가 없는 조건에서 염화텅스텐 가스와 환원 가스를 사용하여, ALD 또는 CVD에 의해 성막한 텅스텐막은, 고스트레스 막이 될 가능성이 있다.
스트레스 저감 처리에 있어서의 에칭성은, 염화텅스텐 가스의 공급량에 따라 결정된다. 염화텅스텐 가스의 공급량 자체의 적정 범위는 챔버의 크기 등에 의해 변화하기 때문에, 염화텅스텐 가스의 공급량의 지표로서 챔버 내에서의 염화텅스텐 가스의 분압을 사용하는 것이 바람직하다. 염화텅스텐 가스가 WCl6 가스인 경우, 유효한 에칭 작용을 얻을 수 있고, 또한 과잉 에칭이 되지 않는 관점에서, 그 분압은 0.5 내지 10Torr(66.7 내지 1333Pa) 정도가 바람직하다.
또한, 스트레스 저감 처리 시의 웨이퍼 온도는 300℃ 이상이 바람직하다. 또한, 챔버 내 압력은, 20 내지 100Torr(2666 내지 13330Pa)가 바람직하다.
스트레스 저감 처리에 의해 형성되는 처리막의 두께는, 고스트레스 텅스텐막의 스트레스 값이나 두께 등에 따라 적절히 설정하면 되는데, 얇아도 스트레스 저감 효과를 발휘할 수 있다. 유효하게 스트레스를 저감하기 위해서는, 두께의 범위는, 0.5 내지 20nm 정도가 바람직하다. 스트레스 저감 처리에 의해 형성되는 처리막의 막 두께를 조정함으로써, 텅스텐막의 스트레스를 컨트롤할 수도 있다.
<스트레스 저감 처리에 사용하는 처리 장치의 예>
도 2는 스트레스 저감 처리에 사용하는 처리 장치의 일례를 나타내는 단면도이다. 이 처리 장치는, ALD 성막과 CVD 성막의 양쪽 성막 모드가 가능한 성막 장치로서 구성되어 있다.
처리 장치(100)는, 챔버(1)와, 챔버(1) 내에서 피처리 기판인 반도체 웨이퍼(이하, 간단히 웨이퍼라 기재함)(W)를 수평하게 지지하기 위한 서셉터(2)와, 챔버(1) 내에 처리 가스를 샤워 형상으로 공급하기 위한 샤워 헤드(3)와, 챔버(1)의 내부를 배기하는 배기부(4)와, 샤워 헤드(3)에 처리 가스를 공급하는 처리 가스 공급 기구(5)와, 제어부(6)를 갖고 있다.
챔버(1)는 알루미늄 등의 금속에 의해 구성되고, 대략 원통 형상을 갖고 있다. 챔버(1)의 측벽에는 웨이퍼(W)를 반출입하기 위한 반입출구(11)가 형성되고, 반입출구(11)는 게이트 밸브(12)에 의해 개폐 가능하게 되어 있다. 챔버(1)의 본체 위에는, 단면이 사각 형상을 이루는 원환 형상의 배기 덕트(13)가 설치되어 있다. 배기 덕트(13)에는, 내주면을 따라서 슬릿(13a)이 형성되어 있다. 또한, 배기 덕트(13)의 외벽에는 배기구(13b)가 형성되어 있다. 배기 덕트(13)의 상면에는 챔버(1)의 상부 개구를 막도록 천장벽(14)이 설치되어 있다. 천장벽(14)과 배기 덕트(13)의 사이는 시일 링(15)에 의해 기밀하게 시일되어 있다.
서셉터(2)는, 웨이퍼(W)에 대응한 크기의 원판 형상을 이루고, 지지 부재(23)에 지지되어 있다. 이 서셉터(2)는, 질화알루미늄(AlN) 등의 세라믹스 재료나, 알루미늄이나 니켈기 합금 등의 금속 재료로 구성되어 있고, 내부에 웨이퍼(W)를 가열하기 위한 히터(21)가 매립되어 있다. 히터(21)는, 히터 전원(도시하지 않음)으로부터 급전되어서 발열하도록 되어 있다. 그리고, 서셉터(2)의 상면의 웨이퍼 적재면 근방에 설치된 열전쌍(도시하지 않음)의 온도 신호에 의해 히터(21)의 출력을 제어함으로써, 웨이퍼(W)를 소정의 온도로 제어하도록 되어 있다.
서셉터(2)에는, 웨이퍼 적재면의 외주 영역, 및 서셉터(2)의 측면을 덮도록 알루미나 등의 세라믹스로 이루어지는 커버 부재(22)가 설치되어 있다.
서셉터(2)를 지지하는 지지 부재(23)는, 서셉터(2)의 저면 중앙으로부터 챔버(1)의 저벽에 형성된 구멍부를 관통해서 챔버(1)의 하방으로 연장되고, 그 하단이 승강 기구(24)에 접속되어 있고, 승강 기구(24)에 의해 서셉터(2)가 지지 부재(23)를 통해서, 도 1에서 나타내는 처리 위치와, 그 하방의 이점 쇄선으로 나타내는 웨이퍼의 반송이 가능한 반송 위치와의 사이에서 승강 가능하게 되어 있다. 또한, 챔버(1)의 하방 위치에는, 지지 부재(23)가 관통하는 플랜지부(25)가 설치되어 있고, 챔버(1)의 저면과 플랜지부(25)의 사이에는, 챔버(1) 내의 분위기를 외기와 구획하고, 서셉터(2)의 승강 동작에 수반하여 신축하는 벨로즈(26)가 설치되어 있다.
챔버(1)의 저면 근방에는, 승강판(27a)으로부터 상방으로 돌출되도록 3개(2개만 도시)의 웨이퍼 지지 핀(27)이 설치되어 있다. 웨이퍼 지지 핀(27)은, 챔버(1)의 하방에 설치된 승강 기구(28)에 의해 승강판(27a)을 통해서 승강 가능하게 되어 있고, 반송 위치에 있는 서셉터(2)에 형성된 관통 구멍(2a)에 삽입 관통되어서 서셉터(2)의 상면에 대하여 돌몰 가능하게 되어 있다. 이렇게 웨이퍼 지지 핀(27)을 승강시킴으로써, 웨이퍼 반송 기구(도시하지 않음)와 서셉터(2)와의 사이에서 웨이퍼(W)의 수수가 행하여진다.
샤워 헤드(3)는 금속제이며, 서셉터(2)에 대향하도록 설치되어 있고, 서셉터(2)와 거의 동일한 직경을 갖고 있다. 샤워 헤드(3)는, 챔버(1)의 천장벽(14)에 고정된 본체부(31)와, 본체부(31)의 아래에 접속된 샤워 플레이트(32)를 갖고 있다. 본체부(31)와 샤워 플레이트(32)와의 사이에는 가스 확산 공간(33)이 형성되어 있고, 이 가스 확산 공간(33)에는, 본체부(31) 및 챔버(1)의 천장벽(14)의 중앙을 관통하도록 형성된 가스 도입 구멍(36)이 접속되어 있다. 샤워 플레이트(32)의 주연부에는 하방으로 돌출하는 환상 돌기부(34)가 형성되고, 샤워 플레이트(32)의 환상 돌기부(34)의 내측의 평탄면에는 가스 토출 구멍(35)이 형성되어 있다.
서셉터(2)가 처리 위치에 존재한 상태에서는, 샤워 플레이트(32)와 서셉터(2)와의 사이에 처리 공간(37)이 형성되고, 환상 돌기부(34)와 서셉터(2)의 커버 부재(22)의 상면이 근접해서 환상 간극(38)이 형성된다.
배기부(4)는, 배기 덕트(13)의 배기구(13b)에 접속된 배기 배관(41)과, 배기 배관(41)에 접속된, 진공 펌프나 압력 제어 밸브 등을 갖는 배기 기구(42)를 구비하고 있다. 처리 시에는, 챔버(1) 내의 가스는 슬릿(13a)을 통해서 배기 덕트(13)에 이르고, 배기 덕트(13)로부터 배기부(4)의 배기 기구(42)에 의해 배기 배관(41)을 통해서 배기된다.
처리 가스 공급 기구(5)는, 텅스텐 원료 가스인 염화텅스텐 가스로서 WCl6 가스를 공급하는 WCl6 가스 공급 기구(51)와, 메인의 환원 가스로서의 H2 가스를 공급하는 제1 H2 가스 공급원(52)과, 첨가 환원 가스로서의 H2 가스를 공급하는 제2 H2 가스 공급원(53)과, 퍼지 가스인 N2 가스를 공급하는 제1 N2 가스 공급원(54) 및 제2 N2 가스 공급원(55)을 갖고, 또한 WCl6 가스 공급 기구(51)로부터 연장되는 WCl6 가스 공급 라인(61)과, 제1 H2 가스 공급원(52)으로부터 연장되는 제1 H2 가스 공급 라인(62)과, 제2 H2 가스 공급원(53)으로부터 연장되는 제2 H2 가스 공급 라인(63)과, 제1 N2 가스 공급원(54)으로부터 연장되고, WCl6 가스 공급 라인(61)측에 N2 가스를 공급하는 제1 N2 가스 공급 라인(64)과, 제2 N2 가스 공급원(55)으로부터 연장되고, 제1 H2 가스 공급 라인(62)측에 N2 가스를 공급하는 제2 N2 가스 공급 라인(65)을 갖고 있다.
제1 N2 가스 공급 라인(64)은, ALD법에 의한 성막 중에 항상 N2 가스를 공급하는 제1 연속 N2 가스 공급 라인(66)과, 퍼지 공정일 때만 N2 가스를 공급하는 제1 플래시 퍼지 라인(67)으로 분기되어 있다. 또한, 제2 N2 가스 공급 라인(65)은, ALD법에 의한 성막 중에 항상 N2 가스를 공급하는 제2 연속 N2 가스 공급 라인(68)과, 퍼지 공정일 때만 N2 가스를 공급하는 제2 플래시 퍼지 라인(69)으로 분기되어 있다. 제1 연속 N2 가스 공급 라인(66)과, 제1 플래시 퍼지 라인(67)은, 제1 접속 라인(70)에 접속되고, 제1 접속 라인(70)은 WCl6 가스 공급 라인(61)에 접속되어 있다. 또한, 제2 H2 가스 공급 라인(63)과, 제2 연속 N2 가스 공급 라인(68)과, 제2 플래시 퍼지 라인(69)은, 제2 접속 라인(71)에 접속되고, 제2 접속 라인(71)은 제1 H2 가스 공급 라인(62)에 접속되어 있다. WCl6 가스 공급 라인(61)과 제1 H2 가스 공급 라인(62)은, 합류 배관(72)에 합류되어 있고, 합류 배관(72)은 상술한 가스 도입 구멍(36)에 접속되어 있다.
WCl6 가스 공급 라인(61), 제1 H2 가스 공급 라인(62), 제2 H2 가스 공급 라인(63), 제1 연속 N2 가스 공급 라인(66), 제1 플래시 퍼지 라인(67), 제2 연속 N2 가스 공급 라인(68), 및 제2 플래시 퍼지 라인(69)의 최하류측에는, 각각, ALD 시에 가스를 전환하기 위한 개폐 밸브(73, 74, 75, 76, 77, 78, 79)가 설치되어 있다. 또한, 제1 H2 가스 공급 라인(62), 제2 H2 가스 공급 라인(63), 제1 연속 N2 가스 공급 라인(66), 제1 플래시 퍼지 라인(67), 제2 연속 N2 가스 공급 라인(68), 및 제2 플래시 퍼지 라인(69)의 개폐 밸브(74, 75, 76, 77, 78, 79)의 상류측에는, 각각, 유량 제어기로서의 매스 플로우 컨트롤러(MFC)(82, 83, 84, 85, 86, 87)가 설치되어 있다. 또한, WCl6 가스 공급 라인(61) 및 제1 H2 가스 공급 라인(62)에는, 단시간에 필요한 가스 공급이 가능하도록, 각각 버퍼 탱크(80, 81)가 설치되어 있다.
WCl6 가스 공급 기구(51)는, WCl6을 수용하는 성막 원료 탱크(91)를 갖고 있다. WCl6은 상온에서는 고체이며, 성막 원료 탱크(91) 내에는 고체 상태의 WCl6이 수용되어 있다. 성막 원료 탱크(91)의 주위에는 히터(91a)가 설치되어 있어, 탱크(91) 내의 성막 원료를 적당한 온도로 가열하여, WCl6을 승화시키도록 되어 있다. 탱크(91) 내에는 상술한 WCl6 가스 공급 라인(61)이 상방으로부터 삽입되어 있다.
또한, WCl6 가스 공급 기구(51)는, 성막 원료 탱크(91) 내에 상방으로부터 삽입된 캐리어 가스 배관(92)과, 캐리어 가스 배관(92)에 캐리어 가스인 N2 가스를 공급하기 위한 캐리어 N2 가스 공급원(93)과, 캐리어 가스 배관(92)에 접속된, 유량 제어기로서의 매스 플로우 컨트롤러(94) 및 매스 플로우 컨트롤러(MFC)(94)의 하류측의 개폐 밸브(95a 및 95b)와, WCl6 가스 공급 라인(61)의 성막 원료 탱크(91)의 근방에 설치된, 개폐 밸브(96a 및 96b), 및 유량계(MFM)(97)를 갖고 있다. 캐리어 가스 배관(92)에 있어서, 개폐 밸브(95a)는, 매스 플로우 컨트롤러(94)의 바로 아래 위치에 설치되고, 개폐 밸브(95b)는, 캐리어 가스 배관(92)의 성막 원료 탱크(91)내에의 삽입측에 설치되어 있다. 또한, 개폐 밸브(96a 및 96b), 및 유량계(97)는, WCl6 가스 공급 라인(61)의 성막 원료 탱크(91)내에의 삽입측으로부터 개폐 밸브(96a), 개폐 밸브(96b), 유량계(97)의 순서대로 배치되어 있다.
캐리어 가스 배관(92)의 개폐 밸브(95a)와 개폐 밸브(95b)의 사이의 위치, 및 WCl6 가스 공급 라인(61)의 개폐 밸브(96a)와 개폐 밸브(96b)의 사이의 위치를 연결하도록, 바이패스 배관(98)이 설치되고, 바이패스 배관(98)에는 개폐 밸브(99)가 개재 장착되어 있다. 그리고, 개폐 밸브(95b 및 96a)를 폐쇄하고 개폐 밸브(99, 95a 및 96b)를 개방함으로써, 캐리어 N2 가스 공급원(93)으로부터의 N2 가스를, 캐리어 가스 배관(92), 바이패스 배관(98)을 거쳐서, WCl6 가스 공급 라인(61)에 공급하여, WCl6 가스 공급 라인(61)을 퍼지하는 것이 가능하게 되어 있다.
WCl6 가스 공급 라인(61)에 있어서의 유량계(97)의 하류 위치에는, 에박(EVAC) 배관(101)의 일단이 접속되고, 에박 배관(101)의 타단은, 배기 배관(41)에 접속되어 있다. 에박 배관(101)의 WCl6 가스 공급 라인(61) 근방 위치 및 배기 배관(41) 근방 위치에는, 각각 개폐 밸브(102 및 103)가 설치되어 있다. 또한, WCl6 가스 공급 라인(61)에 있어서의 에박 배관(101) 접속 위치의 하류측에는 개폐 밸브(104)가 설치되어 있다. 그리고, 개폐 밸브(104, 99, 95a, 95b)를 폐쇄한 상태에서 개폐 밸브(102, 103, 96a, 96b)를 개방함으로써, 성막 원료 탱크(91) 내를 배기 기구(42)에 의해 진공 배기하는 것이 가능하게 되어 있다.
제어부(6)는, 처리 장치(100)의 각 구성부, 구체적으로는 밸브, 전원, 히터, 펌프 등을 제어하는 마이크로프로세서(컴퓨터)를 구비한 프로세스 컨트롤러와, 유저 인터페이스와, 기억부를 갖고 있다. 프로세스 컨트롤러에는 처리 장치(100)의 각 구성부가 전기적으로 접속되어 제어되는 구성으로 되어 있다. 유저 인터페이스는, 프로세스 컨트롤러에 접속되어 있고, 오퍼레이터가 처리 장치(100)의 각 구성부를 관리하기 위해서 커맨드의 입력 조작 등을 행하는 키보드나, 처리 장치의 각 구성부의 가동 상황을 가시화해서 표시하는 디스플레이 등으로 이루어져 있다. 기억부도 프로세스 컨트롤러에 접속되어 있고, 기억부에는, 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러의 제어로 실현하기 위한 제어 프로그램이나, 처리 조건에 따라서 처리 장치(100)의 각 구성부에 소정의 처리를 실행시키기 위한 제어 프로그램, 즉 처리 레시피나, 각종 데이터베이스 등이 저장되어 있다. 처리 레시피는 기억부 중 기억 매체(도시하지 않음)에 기억되어 있다. 기억 매체는, 하드 디스크 등의 고정적으로 설치되어 있는 것이어도 되고, CDROM, DVD, 반도체 메모리 등의 가반성인 것이어도 된다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해서 레시피를 적절히 전송시키도록 해도 된다. 필요에 따라, 유저 인터페이스로부터의 지시 등으로 소정의 처리 레시피를 기억부로부터 호출해서 프로세스 컨트롤러에 실행시킴으로써, 프로세스 컨트롤러의 제어 하에서, 처리 장치(100)에서의 원하는 처리가 행하여진다.
이러한 처리 장치(100)에 의해, 스트레스 저감 처리를 행할 때는, 먼저, 서셉터(2)를 반송 위치로 하강시킨 상태에서 게이트 밸브(12)를 개방하고, 반송 장치(도시하지 않음)에 의해, 고스트레스의 텅스텐막이 형성된 웨이퍼(W)를, 반입출구(11)를 통해서 챔버(1) 내에 반입하고, 히터(21)에 의해 소정 온도로 가열된 서셉터(2) 위에 적재하여, 서셉터(2)를 처리 위치까지 상승시키고, 챔버(1) 내를 소정의 진공도까지 진공화함과 함께, 개폐 밸브(104, 95a, 95b, 99)를 폐쇄하고, 개폐 밸브(102, 103, 96a, 96b)를 개방하여, 에박 배관(101)을 통해서 성막 원료 탱크(91) 내도 마찬가지로 진공화한 후, 개폐 밸브(76) 및 개폐 밸브(78)를 개방하고, 개폐 밸브(73, 74, 75, 77, 79)를 폐쇄하여, 제1 N2 가스 공급원(54) 및 제2 N2 가스 공급원(55)으로부터, 제1 연속 N2 가스 공급 라인(66) 및 제2 연속 N2 가스 공급 라인(68)을 거쳐서 N2 가스를 챔버(1) 내에 공급해서 압력을 상승시키고, 서셉터(2) 위의 웨이퍼(W)의 온도를 안정시킨다.
그리고, 챔버(1) 내가 소정 압력에 도달한 후, 개폐 밸브(102, 103)를 폐쇄하고, 개폐 밸브(104, 95a, 95b)를 개방하여, 성막 원료 탱크(91) 내의 압력을 올려서 텅스텐 원료인 WCl6 가스를 공급 가능한 상태로 한다.
이 상태에서, 성막 원료 가스인 WCl6 가스, 환원 가스인 H2 가스, 퍼지 가스인 N2 가스를 이하에 나타내는 바와 같은 시퀀셜한 형태로 공급하여, 스트레스 저감 처리를 연속적으로 행한다.
도 3은, 스트레스 저감 처리를 행할 때의 가스 공급 시퀀스의 일례를 나타내는 도면이다.
우선, 개폐 밸브(76) 및 개폐 밸브(78)를 개방한 상태에서, 제1 N2 가스 공급원(54) 및 제2 N2 가스 공급원(55)으로부터, 제1 연속 N2 가스 공급 라인(66) 및 제2 연속 N2 가스 공급 라인(68)을 거쳐서 N2 가스를 계속해서 공급하고, 또한 개폐 밸브(73) 및 개폐 밸브(75)를 개방함으로써, WCl6 가스 공급 기구(51)로부터 WCl6 가스 공급 라인(61)을 거쳐서 WCl6 가스를 챔버(1) 내의 처리 공간(37)에 공급함과 함께, 제2 H2 가스 공급원(53)으로부터 연장되는 제2 H2 가스 공급 라인(63)을 거쳐서 첨가 환원 가스로서의 H2 가스(첨가 H2 가스)를 챔버(1) 내에 공급한다(스텝 S1). 이때, WCl6 가스는, 버퍼 탱크(80)에 일단 저류된 후에 챔버(1) 내에 공급된다.
이 스텝 S1에 의해, 웨이퍼(W) 표면에 WCl6이 흡착된다. 이때, 동시에 첨가된 H2의 존재에 의해, WCl6이 활성화된다.
계속해서, 제1 연속 N2 가스 공급 라인(66) 및 제2 연속 N2 가스 공급 라인(68)을 통한 N2 가스의 공급을 계속한 상태에서, 개폐 밸브(73, 75)를 폐쇄하여 WCl6 가스 및 H2 가스를 정지함과 함께, 개폐 밸브(77, 79)를 개방하여, 제1 플래시 퍼지 라인(67) 및 제2 플래시 퍼지 라인(69)으로부터도 N2 가스(플래시 퍼지 N2 가스)를 공급하여, 대유량의 N2 가스에 의해, 처리 공간(37)의 잉여의 WCl6 가스 등을 퍼지한다(스텝 S2).
계속해서, 개폐 밸브(77, 79)를 폐쇄하여 제1 플래시 퍼지 라인(67) 및 제2 플래시 퍼지 라인(69)으로부터의 N2 가스를 정지하고, 제1 연속 N2 가스 공급 라인(66) 및 제2 연속 N2 가스 공급 라인(68)을 통한 N2 가스의 공급을 계속한 상태에서, 개폐 밸브(74)를 개방하여 제1 H2 가스 공급원(52)으로부터 제1 H2 가스 공급 라인(62)을 거쳐서 메인의 환원 가스로서의 H2 가스(메인 H2 가스)를 처리 공간(37)에 공급한다(스텝 S3). 이때, H2 가스는, 버퍼 탱크(81)에 일단 저류된 후에 챔버(1) 내에 공급된다.
이 스텝 S3에 의해, 웨이퍼(W) 위에 흡착된 WCl6이 환원된다. 이때의 메인 H2 가스의 유량은, 충분히 환원 반응이 발생하는 양으로 되며, 스텝 S1의 첨가 H2 가스의 유량보다도 많은 유량으로 공급된다.
계속해서, 제1 연속 N2 가스 공급 라인(66) 및 제2 연속 N2 가스 공급 라인(68)을 통한 N2 가스의 공급을 계속한 상태에서, 개폐 밸브(74)를 폐쇄하여 제1 H2 가스 공급 라인(62)으로부터의 H2 가스의 공급을 정지함과 함께, 개폐 밸브(77, 79)를 개방하여, 제1 플래시 퍼지 라인(67) 및 제2 플래시 퍼지 라인(69)으로부터도 N2 가스(플래시 퍼지 N2 가스)를 공급하여, 스텝 S2와 마찬가지로, 대유량의 N2 가스에 의해, 처리 공간(37)의 잉여의 H2 가스를 퍼지한다(스텝 S4).
이상의 스텝 S1 내지 S4를 단시간에 1 사이클 행함으로써, 얇은 텅스텐 단위 막을 형성하고, 이들 스텝의 사이클을 복수 사이클 반복함으로써 원하는 막 두께의 처리막을 성막한다. 이때의 처리막의 막 두께는, 상기 사이클의 반복수에 의해 제어할 수 있다.
스텝 S1 시에 WCl6 가스와 동시에 제2 H2 가스 공급 라인(63)으로부터 첨가 환원 가스를 공급해서 WCl6 가스를 활성화함으로써, 그 후의 스텝 S3 시의 성막 반응이 발생하기 쉬워져, 높은 스텝 커버리지를 유지하면서, 1 사이클당의 퇴적 막 두께를 두껍게 하여 성막 속도를 크게 할 수 있다. 이때의 H2 가스의 공급량은, CVD 반응을 억제하여 ALD 반응을 유지할 수 있을 정도일 필요가 있으며, 100 내지 500sccm(mL/min)인 것이 바람직하다. 또한, 도 4에 도시한 바와 같이, 제2 H2 가스 공급 라인(63)으로부터의 첨가 H2 가스를 스텝 S2 내지 S4의 기간, 항상 공급하도록 해도 된다. 이것에 의해서도 WCl6 가스를 공급할 때 첨가 환원 가스인 첨가 H2 가스가 공급되게 되어, WCl6 가스를 활성화할 수 있다. 이때의 H2 가스의 공급량은, CVD 반응을 억제하여 ALD 반응을 유지하는 관점에서, 10 내지 500sccm(mL/min)인 것이 바람직하다. 단, 첨가 H2 가스가 존재하지 않아도 양호하게 성막 반응이 발생하는 경우에는, 첨가 H2 가스를 공급하지 않아도 된다.
이상의 시퀀스에 있어서, 스텝 S1 내지 S4의 사이에, 제1 연속 N2 가스 공급 라인(66), 제2 연속 N2 가스 공급 라인(68)으로부터 퍼지 가스인 N2 가스를 WCl6 가스 공급 라인(61) 및 제1 H2 가스 공급 라인(62)에 항상 흘리면서, 스텝 S1 및 스텝 S3에서 WCl6 가스와 H2 가스를 간헐적으로 공급하기 때문에, 처리 공간(37)의 가스의 치환 효율을 양호하게 할 수 있다. 또한, 스텝 S2 및 스텝 S4에서의 처리 공간(37)의 퍼지 시에, 제1 플래시 퍼지 라인(67) 및 제2 플래시 퍼지 라인(69)으로부터의 N2 가스도 부가하므로, 처리 공간(37)에서의 가스의 치환 효율을 일층 양호하게 할 수 있다. 이에 의해, 텅스텐 단위 막의 막 두께 제어성을 양호하게 할 수 있다.
도 2의 성막 장치에서는, WCl6 가스 공급 라인(61) 및 제1 H2 가스 공급 라인(62)에, 각각 버퍼 탱크(80 및 81)를 설치하였기 때문에, 단시간에 WCl6 가스 및 H2 가스를 공급하기 쉬워져, 1 사이클이 짧은 경우에도, 스텝 S1 및 S3에서 필요한 양의 WCl6 가스 및 H2 가스를 공급하기 쉽게 할 수 있다.
또한, 스트레스 저감 처리를 CVD에 의해 행하는 경우에는, WCl6 가스 공급 배관(61)으로부터의 WCl6 가스의 공급과, 제1 H2 가스 공급 라인(62)으로부터의 H2 가스의 공급을 동시에 행하면 된다.
·처리 조건
이하에, 스트레스 저감 처리의 바람직한 조건에 대해서 설명한다.
i) ALD
압력: 5 내지 50Torr(666.5 내지 6665Pa)
온도: 300℃ 이상(바람직하게는 450 내지 600℃)
WCl6 가스 유량: 3 내지 60sccm(mL/min)
(캐리어 가스 유량: 100 내지 2000sccm(mL/min))
WCl6 가스 분압: 0.5 내지 10Torr(66.7 내지 1333Pa)
메인 H2 가스 유량: 2000 내지 8000sccm(mL/min)
첨가 H2 가스 유량: 100 내지 500sccm(mL/min)
연속 공급 N2 가스 유량: 100 내지 500sccm(mL/min)
(제1 및 제2 연속 N2 가스 공급 라인(66, 68))
플래시 퍼지 N2 가스 유량: 500 내지 3000sccm(mL/min)
(제1 및 제2 플래시 퍼지 라인(67, 69))
스텝 S1의 시간(1회당): 0.01 내지 5sec
스텝 S3의 시간(1회당): 0.1 내지 5sec
스텝 S2, S4의 시간(퍼지)(1회당): 0.1 내지 5sec
스텝 S1의 첨가 H2 가스 공급 시간(1회당): 0.01 내지 0.3sec
성막 원료 탱크의 가온 온도: 130 내지 190℃
ii) CVD
압력: 5 내지 50Torr(666.5 내지 6665Pa)
온도: 300℃ 이상(바람직하게는 450 내지 600℃)
WCl6 가스 유량: 3 내지 60sccm(mL/min)
(캐리어 가스 유량: 100 내지 2000sccm(mL/min))
WCl6 가스 분압: 0.5 내지 10Torr(66.7 내지 1333Pa)
메인 H2 가스 유량: 2000 내지 8000sccm(mL/min)
N2 가스 유량: 100 내지 500sccm(mL/min)
<성막 방법의 제1 예>
이어서, 텅스텐막의 성막 방법의 제1 예에 대해서 설명한다.
본 예에서는, WCl6 가스와 H2 가스를 사용해서 텅스텐막을 성막하고, 그 후 스트레스 저감 처리를 행하는 예를 나타낸다.
본 예에 기초하여 텅스텐막을 성막함에 있어서는, 예를 들어 도 5에 도시한 바와 같이, SiO2막 등의 절연막(301) 위에 바탕막(302)이 형성된 웨이퍼(W)에 WCl6 가스와 H2 가스를 사용해서 ALD에 의해 제1 텅스텐막(303)을 형성한다. 여기에서는 편의상, 절연막(301) 및 바탕막(302)을 평면 형상으로 그리고 있지만, 실제로는 절연막(301)에는 미세하고 복잡한 형상의 오목부가 형성되어 있고, 그러한 오목부를 따라 바탕막(302)이 형성되어 있다.
바탕막(302)으로서는, TiN막, TiSiN막, Ti 실리사이드막, Ti막, TiON막, TiAlN막 등의 티타늄계 재료 막을 들 수 있다. 또한, 바탕막(302)으로서, WN막, WSix막, WSiN막 등의 텅스텐계 화합물 막을 들 수도 있다. 또한, 이들 바탕막(302)을 형성함으로써, 텅스텐막을 양호한 밀착성으로 성막할 수 있다.
바탕막(302)으로서 TiN막을 사용하고, 그 위에 ALD법에 의해 제1 텅스텐막(303)을 성막하는 경우에는, 염화텅스텐 가스인 WCl6 가스와 환원 가스인 H2를 챔버(1) 내의 퍼지를 사이에 두고 시퀀셜하게 챔버(1) 내에 공급한다. 이 경우에, 도 6에 도시한 바와 같이, 제1 텅스텐막(303)이 거의 성막되어 있지 않거나 성막량이 적은 영역에서, WCl6 가스가 TiN막에 직접적으로 공급되어 TiN막과 WCl6 가스와의 사이에서 이하의 (3)식으로 나타내는 에칭 반응이 발생한다.
TiN(s)+WCl6(g)→TiCl4(g)+WClx(g) … (3)
바탕막(302)으로서 다른 티타늄계 재료 막 및 텅스텐계 화합물 막을 사용한 경우도 마찬가지로 염화텅스텐 가스인 WCl6 가스에 의해 에칭된다.
이러한 바탕막(302)의 에칭을 억제하기 위해서, 제1 텅스텐막(303)을 성막할 때 WCl6 가스의 공급량을 상대적으로 적게 해서 성막한다. 그렇게 해서 성막된 제1 텅스텐막(303)은, WCl6 가스의 공급량이 상대적으로 적기 때문에, HCl 가스의 생성량도 적어, HCl에 의한 제1 텅스텐막(303)의 에칭도 억제되므로, 텅스텐 결정립간에 변형이 발생하여, 고스트레스의 막이 된다.
이때의 제1 텅스텐막(303)은, 도 2의 처리 장치(100)와 동일한 구조의 성막 장치를 사용해서 성막할 수 있다. 이때의 성막은, ALD에 의해 행한다.
고스트레스의 제1 텅스텐막(303)이 성막되는 조건으로서는, 이하와 같은 조건이 예시된다.
압력: 20 내지 100Torr(2666 내지 13330Pa)
온도: 300℃ 이상(보다 바람직하게는 450 내지 600℃)
WCl6 가스 유량: 0.1 내지 10sccm(mL/min)
(캐리어 가스 유량: 1 내지 1000sccm(mL/min))
WCl6 가스 분압(이미 설명함): 1Torr(133.3Pa) 이하(보다 바람직하게는 0.1Torr(13.33Pa) 이하)
메인 H2 가스 유량: 10 내지 5000sccm(mL/min)
연속 공급 N2 가스 유량: 10 내지 10000sccm(mL/min)
(제1 및 제2 연속 N2 가스 공급 라인(66, 68)
플래시 퍼지 N2 가스 유량: 100 내지 100000sccm(mL/min)
(제1 및 제2 플래시 퍼지 라인(67, 69))
스텝 S1의 시간(1회당): 0.01 내지 5sec
스텝 S3의 시간(1회당): 0.1 내지 5sec
스텝 S2, S4의 시간(퍼지)(1회당): 0.1 내지 5sec
스텝 S1의 첨가 H2 가스 공급 시간(1회당): 0.01 내지 0.3sec
성막 원료 탱크의 가온 온도: 130 내지 190℃
제1 텅스텐막(303)을 성막할 때 사용하는 염화텅스텐으로서는, 상술한 WCl6 외에, WCl5, WCl4도 사용할 수 있다. 단, 이들 중에서는, WCl6이 바람직하다.
또한, 환원 가스로서는, H2 가스에 한하지 않고, 수소를 포함하는 환원성의 가스이면 되고, H2 가스 이외에, SiH4 가스, B2H6 가스, NH3 가스 등을 사용할 수도 있다. H2 가스, SiH4 가스, B2H6 가스 및 NH3 가스 중 2개 이상을 공급할 수 있도록 해도 된다. 또한, 이들 이외의 다른 환원 가스, 예를 들어 PH3 가스, SiH2Cl2 가스를 사용해도 된다. 막 내의 불순물을 더욱 저감해서 저저항값을 얻는 관점에서는, H2 가스를 사용하는 것이 바람직하다.
이와 같이 하여 제1 텅스텐막(303)이 형성된 후, 상술한 바와 같은 스트레스 저감 처리를 실시하고, 제1 텅스텐막(303) 위에 처리막으로서 제2 텅스텐막(304)을 성막한다. 이에 의해, 스트레스가 저감된 텅스텐막(305)이 형성된다. 또한, 처리막으로서의 제2 텅스텐막(304)은, 상술한 처리막(204)과 마찬가지로 형성된다.
이때의 제1 텅스텐막(303)의 막 두께 및 제2 텅스텐막(304)의 막 두께는 적절히 설정할 수 있다. 고스트레스 막인 제1 텅스텐막(303)은, 바탕막(302)을 에칭을 억제하는 관점에서 성막되는 것이기 때문에, 10nm 이하의 얇은 막이어도 된다. 한편, 제2 텅스텐막(304)은, 제1 텅스텐막(303)의 스트레스 저감을 위해서 형성되는 것이기 때문에, 이것도 스트레스 저감 효과가 얻어질 정도로 얇은 막이면 된다. 그러나, 제2 텅스텐막(304)은, 텅스텐막(305)의 일부가 되는 것이므로, 텅스텐막(305)의 필요한 막 두께를 만족할 정도로 두꺼운 막으로 해도 된다.
최초의 제1 텅스텐막(303)의 성막 처리와, 그 후의 스트레스 저감 처리는, 동일한 장치에서 대기 개방하지 않고 in-situ 처리로 행할 수 있다. 또한, 제1 텅스텐막(303)의 성막 처리를 행한 후, 대기 중에 취출하여, 별도의 장치에서 스트레스 저감 처리를 행하는 ex-situ 처리로 행해도 된다. 단, 후술하는 바와 같이, 스트레스 저감 효과를 높이는 관점에서는 in-situ가 더 바람직하다.
실제로, WCl6 가스와 H2 가스를 사용한 ALD에 의해 막 스트레스가 높아지는 조건에서 제1 텅스텐막(303)을 15nm 정도의 두께로 성막한 후, 동일한 장치를 사용해서 in-situ에서 스트레스 저감 처리를 실시하여 처리막인 제2 텅스텐막(304)을 15nm 정도의 두께로 형성했을 때의, 제1 텅스텐막(303), 제2 텅스텐막(304) 및 제1 텅스텐막(303)+제2 텅스텐막(304)인 텅스텐막(305)의 막 스트레스를 측정하였다. 그 결과를 도 8에 나타내었다. 도 8에 도시한 바와 같이, 제1 텅스텐막(303)은 막 스트레스가 2015MPa인 고스트레스 막이었던 것에 반해, 스트레스 저감 처리에 의해 형성된 제2 텅스텐막(304)의 막 스트레스는 -4.8MPa로 약간 인장 스트레스가 되고, 제1 텅스텐막(303)+제2 텅스텐막(304)인 텅스텐막(305)의 막 스트레스는 148.5MPa이 되어, 스트레스 저감 처리에 의해 현저하게 스트레스를 저감할 수 있음이 확인되었다.
이어서, 스트레스 저감 처리의 사이클수와, 스트레스 저감 처리에 의해 얻어진 텅스텐막(305)의 막 스트레스와의 관계를 조사하였다. 도 9는, WCl6 가스와 H2 가스를 사용한 ALD에 의해 막 스트레스가 높아지는 조건에서 제1 텅스텐막(303)을 20nm 정도의 두께로 성막한 후, 동일한 장치를 사용해서 in-situ에서 ALD에 의해 사이클수를 변화시켜서 스트레스 저감 처리를 실시했을 때의, 제1 텅스텐막(303)+제2 텅스텐막(304)인 텅스텐막(305)의 막 스트레스를 도시하는 도면이다. 이 도면에 도시한 바와 같이, 300 사이클이 제2 텅스텐막(304)의 막 두께 2.5nm에 상당하는 예이지만, 처리막인 제2 텅스텐막(304)이 이렇게 얇아도 충분한 스트레스 저감 효과가 얻어지는 것으로 확인되었다.
이어서, 고스트레스의 텅스텐막(303)의 막 두께를 변화시켜서, in-situ 및 ex-situ에서 스트레스 저감 처리를 행한 경우의 스트레스 저감 효과를 확인하였다. 그 결과를 도 10에 나타내었다. 이 도면에 도시한 바와 같이, 고스트레스의 제1 텅스텐막(303)의 막 두께가 얇을수록, 스트레스 저감 처리의 효과가 높은 것을 알 수 있다. 또한, 스트레스 저감 처리를 in-situ 처리로 행하는 것이, ex-situ 처리로 행하는 경우보다도 더 스트레스 저감 효과가 높은 것을 알 수 있다.
ex-situ 처리의 경우에 효과가 낮은 것은, 고스트레스의 제1 텅스텐막(303)을 성막 후에 웨이퍼가 대기 중에 취출되면, 텅스텐 결정립의 사이에 공기가 들어가고, 이것이 다음의 스트레스 저감 처리를 방해하기 때문이라고 생각된다. 이 때문에, 스트레스 저감 처리는, ex-situ 처리보다도 in-situ 처리가 더 바람직하다. 스트레스 저감 처리를 ex-situ 처리로 행할 필요가 있는 경우에는, 제1 텅스텐막(303)을 성막한 후, 어닐해서 결정립간에 존재하는 공기를 배출하는 것이 유효하다.
<성막 방법의 제2 예>
이어서, 성막 방법의 제2 예에 대해서 설명한다.
본 예에서는, WF6 가스와 H2 가스를 사용해서 텅스텐막을 성막하고, 그 후 스트레스 저감 처리로서 WCl6 가스와 H2 가스를 사용한 막 형성을 행하는 예를 나타낸다.
WF6 가스를 사용해서 텅스텐막을 성막하는 경우에는, WF6에 포함되는 불소가 게이트 절연막을 환원하여, 전기 특성을 열화시키는 것이 우려되기 때문에, WF6 가스 대신에 WCl6 가스를 사용하는 것이 검토되고 있는데, WF6은 WCl6에 비해서 매우 저렴하기 때문에, 배리어막의 고안 등에 의해 계속해서 사용되고 있다.
본 예에 기초하여 텅스텐막을 성막함에 있어서는, 예를 들어 도 11에 도시한 바와 같이, SiO2막 등의 절연막(401) 위에 바탕막(402)이 형성된 웨이퍼(W)에 WF6 가스와 H2 가스를 사용해서 제1 텅스텐막(403)을 형성한다. 여기에서는 편의상, 절연막(401) 및 바탕막(402)을 평면 형상으로 그리고 있지만, 실제로는 절연막(401)에는 미세하고 복잡한 형상의 오목부가 형성되어 있고, 그러한 오목부를 따라 바탕막(402)이 형성되어 있다.
바탕막(402)으로서는, TiN막, TiSiN막, Ti 실리사이드막, Ti막, TiON막, TiAlN막 등의 티타늄계 재료 막을 들 수 있다. 또한, 바탕막(402)으로서, WN막, WSix막, WSiN막 등의 텅스텐계 화합물 막을 들 수도 있다. 또한, 이들 바탕막(402)을 형성함으로써, 텅스텐막을 양호한 밀착성으로 성막할 수 있다.
WF6 가스와 H2 가스를 사용해서 성막한 텅스텐막은, 종래부터 스트레스가 높은 막이 되는 것으로 알려져 있다. 이 경우도, 막 스트레스는, 텅스텐 결정립간의 변형에 기인하는 것이라 생각된다. 따라서, 제1 텅스텐막(403)도 예를 들어 1000MPa 이상의 고스트레스 막이 된다.
이 때문에, 도 12에 도시한 바와 같이, 제1 텅스텐막(403)이 형성된 후, WCl6 가스 및 H2 가스를 사용해서 상술한 바와 같은 스트레스 저감 처리에 의해 처리막으로서 제2 텅스텐막(404)을 성막한다. 이에 의해, 스트레스가 저감된 텅스텐막(405)이 형성된다. 또한, 처리막으로서의 제2 텅스텐막(404)은, 상술한 처리막(304)과 마찬가지로 형성된다.
이때의 제1 텅스텐막(403)의 막 두께 및 제2 텅스텐막(404)의 막 두께는 적절히 설정할 수 있다. 비용 저감의 관점에서는, WF6 가스를 사용하는 제1 텅스텐막(403)을 최대한 두껍게 하는 것이 바람직하고, 그 경우에는, 제2 텅스텐막(404)을 스트레스 저감 효과가 얻어질 정도로 얇은 막으로 하면 된다.
또한, 환원 가스로서는, H2 가스에 한하지 않고, 수소를 포함하는 환원성의 가스이면 되며, H2 가스 이외에, SiH4 가스, B2H6 가스, NH3 가스 등을 사용할 수도 있다. H2 가스, SiH4 가스, B2H6 가스 및 NH3 가스 중 2개 이상을 공급할 수 있도록 해도 된다. 또한, 이들 이외의 다른 환원 가스, 예를 들어 PH3 가스, SiH2Cl2 가스를 사용해도 된다. 막 내의 불순물을 더욱 저감해서 저저항값을 얻는 관점에서는, H2 가스를 사용하는 것이 바람직하다.
제1 텅스텐막(403)은, 예를 들어 특허문헌 1이나 특허문헌 2에 기재된 성막 장치를 사용하여, ALD 또는 CVD에 의해 텅스텐막을 성막할 수 있다.
구체적으로는, 소유량으로 WF6 가스 및 환원 가스로서 H2 가스, SiH4 가스, B2H6 가스 등을 공급해서 ALD에 의해 핵 생성 텅스텐막을 성막한 후, 대유량으로 WF6 가스 및 환원 가스로서의 H2 가스를 공급해서 주 텅스텐막을 성막하는 2 스텝 성막에 의해 제1 텅스텐막(403)을 성막한다. 또한, 핵 생성 텅스텐막을 성막할 때의 환원 가스로서는, 환원력이 큰 SiH4 가스나 B2H6 가스를 사용하는 것이 바람직하다. 성막 온도로서는 300 내지 500℃ 정도가 바람직하다.
또한, in-situ에서 제1 텅스텐막(403)과 제2 텅스텐막(404)을 성막하는 경우에는, WF6은 상온에서 가스 상태이므로, 도 13에 도시한 바와 같이, 도 2의 처리 장치(100)에, WF6 가스 공급원(120)을 설치하여, WCl6 가스와 WF6 가스의 공급을 전환되도록 한 성막 장치(100')를 사용할 수 있다. WF6 가스 공급원(120)에는, WF6 가스 공급 라인(121)이 접속되고, WF6 가스 공급 라인(121)은, WCl6 가스 공급 라인(61)에 있어서의 에박 배관(101) 접속 위치의 상류측에 접속되어 있다. WF6 가스 공급 라인(121)에는, 유량 제어기로서의 매스 플로우 컨트롤러(122)와 개폐 밸브(123)가 설치되어 있다. 또한, WCl6 가스 공급 라인(61)에는, WF6 가스 공급 라인(121) 접속부의 상류측에 개폐 밸브(124)가 부가되어 있다.
이러한 성막 장치(100')에 의해, WF6 가스를 사용한 제1 텅스텐막(403)을 성막한 후, WCl6 가스를 사용한 제2 텅스텐막(404)을 in-situ에서 성막할 수 있어, 스트레스 저감 효과를 높일 수 있다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지 않고 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태에서는, 텅스텐막의 스트레스 저감 처리에 염화텅스텐 가스 및 환원 가스를 사용한 경우를 나타냈지만, 이에 한정하지 않고 다른 금속막의 스트레스 저감 처리에 해당 금속의 염화물 가스 및 환원 가스를 사용해도 되고, 예를 들어 염화몰리브덴 가스와 환원 가스를 사용해서 몰리브덴 막의 스트레스 저감 처리를 행하는 경우나, 염화탄탈 가스와 환원 가스를 사용해서 탄탈막의 스트레스 저감 처리를 행하는 경우에도 적용 가능하다.
또한, 상기 실시 형태에서는, 피처리 기판으로서 반도체 웨이퍼를 예로 들어서 설명했지만, 반도체 웨이퍼는 실리콘이어도, GaAs, SiC, GaN 등의 화합물 반도체이어도 되고, 또한 반도체 웨이퍼에 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 사용하는 유리 기판이나, 세라믹 기판 등에도 본 발명을 적용할 수 있다.
1; 챔버 2; 서셉터
3; 샤워 헤드 4; 배기부
5; 가스 공급 기구 6; 제어부
51; WCl6 가스 공급 기구 52; 제1 H2 가스 공급원
53; 제2 H2 가스 공급원 54; 제1 N2 가스 공급원
55; 제2 N2 가스 공급원 61; WCl6 가스 공급 라인
62; 제1 H2 가스 공급 라인 63; 제2 H2 가스 공급 라인
66; 제1 연속 N2 가스 공급 라인 67; 제1 플래시 퍼지 라인
68; 제2 연속 N2 가스 공급 라인 69; 제2 플래시 퍼지 라인
73, 74, 75, 76, 77, 78, 79, 102, 103; 개폐 밸브
91; 성막 원료 탱크 100; 처리 장치
201; 바탕막 202; 텅스텐막
203; 텅스텐 결정립 204; 처리막
205; 스트레스가 저감된 텅스텐막 301, 401; 절연막
302, 402; 바탕막 303, 403; 제1 텅스텐막
304, 404; 제2 텅스텐막 305, 405; 텅스텐막
W; 반도체 웨이퍼

Claims (28)

  1. 고스트레스의 금속막에 대하여 해당 금속을 포함하는 금속 염화물 가스 및 상기 금속 염화물 가스를 환원하는 환원 가스를 공급해서 상기 금속막을 처리하고, 상기 금속막 위에 처리막을 형성하는 금속막의 스트레스 저감 방법.
  2. 제1항에 있어서,
    상기 금속막의 상기 처리는, 감압 분위기 하에 유지된 챔버 내에 상기 금속막이 형성된 피처리 기판을 배치하고, 상기 챔버 내에 상기 금속 염화물 가스와 상기 환원 가스를 시퀀셜하게 또는 동시에 공급하여, 상기 금속막 위에 처리막을 형성함으로써 행하여지는, 금속막의 스트레스 저감 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 금속막의 상기 처리는, 상기 금속 염화물 가스와 상기 환원 가스와의 반응으로 생성된 HCl에 의해 상기 금속막을 에칭하는, 금속막 스트레스 저감 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 금속막의 상기 처리 시의 처리 조건 또는 처리막의 두께를 조정함으로써 상기 금속막의 스트레스를 조정하는, 금속막의 스트레스 저감 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 금속막은 텅스텐막이며, 상기 금속막의 상기 처리에 사용하는 상기 금속 염화물 가스는 염화텅스텐 가스인, 금속막의 스트레스 저감 방법.
  6. 제5항에 있어서,
    상기 금속막의 상기 처리는, 상기 염화텅스텐 가스의 분압이 0.5 내지 10Torr의 범위가 되도록 해서 행하여지는, 금속막의 스트레스 저감 방법.
  7. 제5항에 있어서,
    상기 금속막인 텅스텐막은, 감압 분위기 하에 유지된 챔버 내에 피처리 기판을 배치하고, 상기 챔버 내에 염화텅스텐 가스와 환원 가스를 시퀀셜하게 공급해서 성막된 것이며, 상기 금속막의 성막 시의 상기 염화텅스텐 가스의 공급량이, 상기 금속막의 상기 처리 시의 상기 염화텅스텐 가스의 공급량보다도 적은, 금속막 스트레스 저감 방법.
  8. 제7항에 있어서,
    상기 금속막인 텅스텐막을 성막할 때 상기 염화텅스텐 가스의 분압을 1Torr 이하로 하는, 금속막의 스트레스 저감 방법.
  9. 제5항에 있어서,
    상기 금속막인 텅스텐막은, 감압 분위기 하에 유지된 챔버 내에 피처리 기판을 배치하고, 상기 챔버 내에 WF6 가스와 환원 가스를 공급해서 성막된 것인, 금속막 스트레스 저감 방법.
  10. 제5항에 있어서,
    상기 염화텅스텐은, WCl6, WCl5, WCl4 중 어느 하나인 것을 특징으로 하는, 금속막의 스트레스 저감 방법.
  11. 제1항 또는 제2항에 있어서,
    상기 환원 가스는, H2 가스, SiH4 가스, B2H6 가스, NH3 가스 중 적어도 1종인, 금속막의 스트레스 저감 방법.
  12. 제1항 또는 제2항에 있어서,
    상기 금속막의 스트레스가 1000MPa 이상인, 금속막의 스트레스 저감 방법.
  13. 피처리 기판에 대하여 금속막을 형성하는 공정과,
    해당 금속을 포함하는 금속 염화물 가스 및 상기 금속 염화물 가스를 환원하는 환원 가스를 공급해서 상기 금속막을 처리하는 공정과,
    상기 금속막의 위에 상기 금속막의 스트레스를 저감하는 처리막을 형성하는 공정
    을 포함하는 금속막의 성막 방법.
  14. 제13항에 있어서,
    상기 처리막은, 감압 분위기 하에 유지된 챔버 내에 상기 금속막이 형성된 피처리 기판을 배치하고, 상기 챔버 내에 상기 금속 염화물 가스와 상기 환원 가스를 시퀀셜하게 또는 동시에 공급함으로써 형성되는, 금속막의 성막 방법.
  15. 제13항 또는 제14항에 있어서,
    상기 처리막을 성막할 때 상기 금속 염화물 가스와 상기 환원 가스와의 반응으로 생성된 HCl에 의해 상기 금속막을 에칭하는, 금속막의 성막 방법.
  16. 제13항 또는 제14항에 있어서,
    상기 처리막을 형성할 때의 처리 조건 또는 처리막의 두께를 조정함으로써 상기 금속막의 스트레스를 조정하는, 금속막의 성막 방법.
  17. 제13항 또는 제14항에 있어서,
    상기 금속막의 스트레스가 1000MPa 이상인, 금속막의 성막 방법.
  18. 피처리 기판에 대하여, 염화텅스텐 가스 및 염화텅스텐 가스를 환원하는 환원 가스를 시퀀셜하게 공급해서 금속막으로서 제1 텅스텐막을 성막하는 공정과,
    상기 제1 텅스텐막이 형성된 피처리 기판에 대하여, 염화텅스텐 가스 및 염화텅스텐 가스를 환원하는 환원 가스를 시퀀셜하게 또는 동시에 공급해서 상기 제1 텅스텐막의 스트레스를 저감하는 처리를 행하여, 상기 제1 텅스텐막 위에 처리막으로서 제2 텅스텐막을 성막하는 공정
    을 포함하고,
    상기 제1 텅스텐막을 성막할 때의 상기 염화텅스텐 가스의 공급량을, 상기 제2 텅스텐막을 성막할 때의 상기 염화텅스텐 가스의 공급량보다도 적게 하는 금속막의 성막 방법.
  19. 제18항에 있어서,
    상기 제1 텅스텐막을 성막할 때의 상기 염화텅스텐 가스의 분압은 1Torr 이하이고, 상기 제2 텅스텐막을 성막할 때의 염화텅스텐 가스의 분압은 0.5 내지 10Torr인, 금속막의 성막 방법.
  20. 제18항에 있어서,
    상기 제1 텅스텐막 및 상기 제2 텅스텐막의 성막 처리 시에, 상기 피처리 기판의 온도가 300℃ 이상, 압력이 5Torr 이상인, 금속막의 성막 방법.
  21. 피처리 기판에 대하여 WF6 가스 및 WF6 가스를 환원하는 환원 가스를 공급해서 금속막으로서 제1 텅스텐막을 성막하는 공정과,
    상기 제1 텅스텐막이 형성된 피처리 기판에 대하여, 염화텅스텐 가스 및 염화텅스텐 가스를 환원하는 환원 가스를 시퀀셜하게 또는 동시에 공급해서 제2 텅스텐막을 성막하는 공정
    을 포함하는 금속막의 성막 방법.
  22. 제21항에 있어서,
    상기 제2 텅스텐막을 성막함으로써, 상기 제1 텅스텐막의 스트레스를 저감하는, 금속막의 성막 방법.
  23. 제21항에 있어서,
    상기 제2 텅스텐막의 성막 처리 시에, 상기 피처리 기판의 온도가 300℃ 이상, 압력이 5Torr 이상인, 금속막의 성막 방법.
  24. 제18항 내지 제23항 중 어느 한 항에 있어서,
    상기 제1 텅스텐막과 상기 제2 텅스텐막은, in-situ에서 성막하는, 금속막의 성막 방법.
  25. 제18항 내지 제23항 중 어느 한 항에 있어서,
    상기 염화텅스텐은, WCl6, WCl5, WCl4 중 어느 하나인, 금속막의 성막 방법.
  26. 제18항 내지 제23항 중 어느 한 항에 있어서,
    상기 환원 가스는, H2 가스, SiH4 가스, B2H6 가스, NH3 가스 중 적어도 1종인, 금속막의 성막 방법.
  27. 제18항 내지 제23항 중 어느 한 항에 있어서,
    상기 제1 텅스텐막의 스트레스가 1000MPa 이상인, 금속막의 성막 방법.
  28. 컴퓨터상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 제18항 내지 제23항 중 어느 한 항의 금속막의 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 기억 매체.
KR1020160061381A 2015-05-28 2016-05-19 금속막의 스트레스 저감 방법 및 금속막의 성막 방법 KR101912995B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015108432A JP6541438B2 (ja) 2015-05-28 2015-05-28 金属膜のストレス低減方法および金属膜の成膜方法
JPJP-P-2015-108432 2015-05-28

Publications (2)

Publication Number Publication Date
KR20160140398A true KR20160140398A (ko) 2016-12-07
KR101912995B1 KR101912995B1 (ko) 2018-10-29

Family

ID=57398907

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160061381A KR101912995B1 (ko) 2015-05-28 2016-05-19 금속막의 스트레스 저감 방법 및 금속막의 성막 방법

Country Status (3)

Country Link
US (1) US10026616B2 (ko)
JP (1) JP6541438B2 (ko)
KR (1) KR101912995B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100381A (ko) * 2017-03-31 2019-08-28 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
JP6877188B2 (ja) * 2017-03-02 2021-05-26 東京エレクトロン株式会社 ガス供給装置、ガス供給方法及び成膜方法
JP6948803B2 (ja) 2017-03-02 2021-10-13 東京エレクトロン株式会社 ガス供給装置、ガス供給方法及び成膜方法
US10460987B2 (en) * 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
WO2019036292A1 (en) 2017-08-14 2019-02-21 Lam Research Corporation METHOD FOR METAL CASTING FOR THREE-DIMENSIONAL NAND AND VERTICAL WORDS LINE
JP7018748B2 (ja) 2017-11-28 2022-02-14 東京エレクトロン株式会社 成膜方法及び成膜条件の算出方法
US11549175B2 (en) 2018-05-03 2023-01-10 Lam Research Corporation Method of depositing tungsten and other metals in 3D NAND structures
JP7296790B2 (ja) * 2018-09-20 2023-06-23 東京エレクトロン株式会社 成膜方法及び基板処理システム
CN110923659B (zh) * 2018-09-20 2022-07-08 东京毅力科创株式会社 成膜方法及基板处理系统
JP7149788B2 (ja) * 2018-09-21 2022-10-07 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2022513479A (ja) 2018-12-14 2022-02-08 ラム リサーチ コーポレーション ３ｄ ｎａｎｄ構造上の原子層堆積
JP7166950B2 (ja) 2019-02-07 2022-11-08 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
JP2022522226A (ja) 2019-04-11 2022-04-14 ラム リサーチ コーポレーション 高ステップカバレッジのタングステン堆積
JP2021038442A (ja) * 2019-09-04 2021-03-11 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7117336B2 (ja) * 2020-01-30 2022-08-12 株式会社Kokusai Electric 半導体装置の製造方法、プログラム及び基板処理装置
JP7487538B2 (ja) 2020-04-15 2024-05-21 東京エレクトロン株式会社 タングステン膜を形成する方法及び装置、並びにタングステン膜を形成する前の中間膜の形成を行う装置
US11699755B2 (en) * 2020-08-24 2023-07-11 Applied Materials, Inc. Stress incorporation in semiconductor devices
US20230038744A1 (en) * 2021-08-06 2023-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Chemical vapor deposition for uniform tungsten growth

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003193233A (ja) 2001-08-14 2003-07-09 Tokyo Electron Ltd タングステン膜の形成方法
JP2004273764A (ja) 2003-03-07 2004-09-30 Tokyo Electron Ltd タングステン膜の形成方法
JP2006028572A (ja) 2004-07-14 2006-02-02 Ulvac Japan Ltd 薄膜形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2067565C (en) * 1992-04-29 1999-02-16 Ismail T. Emesh Deposition of tungsten
TWI493058B (zh) 2007-05-15 2015-07-21 Applied Materials Inc 鎢材料的原子層沈積法
JP5864503B2 (ja) * 2013-09-30 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6336866B2 (ja) * 2013-10-23 2018-06-06 株式会社日立国際電気 半導体デバイスの製造方法、基板処理装置およびプログラム
US9613818B2 (en) * 2015-05-27 2017-04-04 Lam Research Corporation Deposition of low fluorine tungsten by sequential CVD process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003193233A (ja) 2001-08-14 2003-07-09 Tokyo Electron Ltd タングステン膜の形成方法
JP2004273764A (ja) 2003-03-07 2004-09-30 Tokyo Electron Ltd タングステン膜の形成方法
JP2006028572A (ja) 2004-07-14 2006-02-02 Ulvac Japan Ltd 薄膜形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. A. M. Ammerlaan et al., "Chemical vapor deposition of tungsten by H2 reduction of WCl6", Applied Surface Science 53(1991), pp.24-29

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190100381A (ko) * 2017-03-31 2019-08-28 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Also Published As

Publication number Publication date
US20160351402A1 (en) 2016-12-01
JP6541438B2 (ja) 2019-07-10
KR101912995B1 (ko) 2018-10-29
JP2016225396A (ja) 2016-12-28
US10026616B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
KR101912995B1 (ko) 금속막의 스트레스 저감 방법 및 금속막의 성막 방법
KR101892344B1 (ko) 금속막의 성막 방법
JP6416679B2 (ja) タングステン膜の成膜方法
JP6437324B2 (ja) タングステン膜の成膜方法および半導体装置の製造方法
KR101977460B1 (ko) 텅스텐막의 성막 방법 및 기억 매체
JP6706903B2 (ja) タングステン膜の成膜方法
JP6948803B2 (ja) ガス供給装置、ガス供給方法及び成膜方法
JP6851173B2 (ja) 成膜装置および成膜方法
JP2016098406A (ja) モリブデン膜の成膜方法
US9536745B2 (en) Tungsten film forming method
WO2015080058A1 (ja) タングステン膜の成膜方法
KR102388169B1 (ko) RuSi막의 형성 방법 및 성막 장치
KR102179260B1 (ko) 성막 방법
JP6391355B2 (ja) タングステン膜の成膜方法
JP6608026B2 (ja) タングステン膜の成膜方法および成膜装置
KR20100121418A (ko) 성막 방법 및 플라즈마 성막 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant