KR20160136275A - 스페이서 브레이크다운을 이용한 안티퓨즈 요소 - Google Patents
스페이서 브레이크다운을 이용한 안티퓨즈 요소 Download PDFInfo
- Publication number
- KR20160136275A KR20160136275A KR1020167020039A KR20167020039A KR20160136275A KR 20160136275 A KR20160136275 A KR 20160136275A KR 1020167020039 A KR1020167020039 A KR 1020167020039A KR 20167020039 A KR20167020039 A KR 20167020039A KR 20160136275 A KR20160136275 A KR 20160136275A
- Authority
- KR
- South Korea
- Prior art keywords
- dielectric spacer
- vertical dielectric
- contact
- diffusion region
- trench
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 131
- 230000015556 catabolic process Effects 0.000 title description 25
- 238000009792 diffusion process Methods 0.000 claims abstract description 109
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000015654 memory Effects 0.000 abstract description 26
- 239000003990 capacitor Substances 0.000 abstract description 14
- 239000000463 material Substances 0.000 description 36
- 230000008569 process Effects 0.000 description 16
- 239000012212 insulator Substances 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 102100026827 Protein associated with UVRAG as autophagy enhancer Human genes 0.000 description 1
- 101710102978 Protein associated with UVRAG as autophagy enhancer Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000002427 irreversible effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L27/11206—
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/143—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using laser-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
- G11C17/165—Memory cells which are electrically programmed to cause a change in resistance, e.g. to permit multiple resistance steps to be programmed rather than conduct to or from non-conduct change of fuses and antifuses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optics & Photonics (AREA)
- Semiconductor Memories (AREA)
Abstract
비휘발성 메모리와 휘발성 메모리 양쪽 모두를 포함하는 프로그램가능 메모리 어레이 회로 아키텍처들을 효율적으로 구현하기 위한 기법들 및 회로가 개시되어 있다. 메모리 회로는 1T 비트셀들의 어레이를 포함하는 안티퓨즈 스킴을 이용하고, 각각의 비트셀은 효과적으로 그 비트셀에 대해 안티퓨즈 요소와 셀렉터 디바이스 양쪽 모두를 제공하는 하나의 게이트 또는 트랜지스터-유사 디바이스를 포함한다. 특히, 비트셀 디바이스는, 하나의 콘택이 스페이서 및 게이트 금속과 함께 커패시터를 형성하고 다른 콘택이 도핑된 확산 영역 및 게이트 금속과 함께 다이오드를 형성하도록 비대칭 트렌치 기반 소스/드레인 콘택들을 갖는다. 커패시터는 비트셀의 안티퓨즈 요소의 역할을 하고, 스페이서를 브레이크다운하는 것에 의해 프로그램될 수 있다. 다이오드는 효과적으로 동일한 비트라인/워드라인을 공유하는 비트셀들로부터의 프로그램 및 판독 방해들을 제거할 수 있는 셀렉터 디바이스의 역할을 하는 쇼트키 접합을 제공한다.
Description
본 개시내용은 메모리 회로들에 관한 것이며, 더 상세하게는 통합된 안티퓨즈 프로그램가능 메모리에 관한 것이다.
프로그램가능 판독 전용 메모리(PROM) 및 일회 프로그램가능 판독 전용 메모리(one-time programmable read-only memory)(OTPROM)와 같은 프로그램가능 메모리 디바이스들은 전형적으로 메모리 회로 내에서 (퓨즈를 통해) 링크들을 파괴하는 것 또는 (안티퓨즈를 통해) 링크들을 생성하는 것에 의해 프로그램된다. 예를 들어, PROM들에서, 각각의 메모리 위치 또는 비트는 퓨즈 및/또는 안티퓨즈를 포함하고, 이 둘 중 하나를 트리거하는 것에 의해 프로그램된다. 일단 프로그래밍이 수행되면, 그것은 일반적으로 비가역적이다. 프로그래밍은 보통 메모리 디바이스의 제조 후에 그리고 특정한 최종 사용 또는 응용을 염두에 두고 행해진다.
퓨즈 링크들은 흔히 적절한 양의 고전류를 이용하여 개방 회로로 되거나(open-circuited) '끊어질(blown)' 수 있는 저항성 퓨즈 요소들로 구현된다. 다른 한편으로, 안티퓨즈 링크들은 2개의 도전체 층 또는 단자 사이에 (실리콘 이산화물과 같은) 비도전성 재료의 얇은 장벽 층으로 구현되고, 이에 따라 단자들에 걸쳐 충분히 높은 전압이 인가될 때, 실리콘 이산화물 또는 다른 그러한 비도전성 재료는 효과적으로 2개의 단자 사이에 단락 회로(short-circuit)로 되거나, 그렇지 않으면 저저항 도전성 경로로 된다.
도 1은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 개략적으로 예시한다.
도 2a 내지 도 2c는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스 구조체의 단면을 각각 예시한다.
도 3a는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 프로그램되지 않은 1T 비트셀을 개략적으로 예시한다.
도 3b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 프로그램된 1T 비트셀을 개략적으로 예시한다.
도 3c는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 1T 비트셀을 포함하는 다양한 집적 회로 층들을 예시한다.
도 4a 및 도 4b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 1T 비트셀의 전류-전압 특성들을 예시한다.
도 5a는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 프로그래밍하기 위한 예시적인 스킴을 예시한다.
도 5b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 프로그래밍하기 위한 다른 예시적인 스킴을 예시한다.
도 6은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 제조하기 위한 방법론을 예시한다.
도 7은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리로 구현된 컴퓨팅 시스템을 예시한다.
도 2a 내지 도 2c는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스 구조체의 단면을 각각 예시한다.
도 3a는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 프로그램되지 않은 1T 비트셀을 개략적으로 예시한다.
도 3b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 프로그램된 1T 비트셀을 개략적으로 예시한다.
도 3c는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 1T 비트셀을 포함하는 다양한 집적 회로 층들을 예시한다.
도 4a 및 도 4b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 1T 비트셀의 전류-전압 특성들을 예시한다.
도 5a는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 프로그래밍하기 위한 예시적인 스킴을 예시한다.
도 5b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 프로그래밍하기 위한 다른 예시적인 스킴을 예시한다.
도 6은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 제조하기 위한 방법론을 예시한다.
도 7은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리로 구현된 컴퓨팅 시스템을 예시한다.
PROM, OTPROM, 및 다른 그러한 프로그램가능 비휘발성 및 휘발성 메모리들과 같은, 프로그램가능 메모리 어레이 회로 아키텍처들을 효율적으로 구현하기 위한 기법들 및 회로가 개시된다. 이 회로는 1T 메모리 비트셀들의 어레이를 포함하는 안티퓨즈 스킴을 이용하고, 여기서 각각의 비트셀은 효과적으로 해당 비트셀에 대해 안티퓨즈 요소와 셀렉터 디바이스 양쪽 모두를 제공하는 하나의 게이트 또는 트랜지스터-유사 디바이스를 포함한다. 특히, 이 비트셀 디바이스는 하나의 콘택이 스페이서 및 게이트 금속과 함께 커패시터를 형성하도록 비대칭 트렌치 기반 소스/드레인 콘택들을 갖는다. 비트셀 디바이스의 다른 콘택은 도핑된 확산 영역 및 게이트 금속과 함께 다이오드를 형성한다. 커패시터는 비트셀의 안티퓨즈 요소의 역할을 하고, 스페이서를 브레이크다운하는 것에 의해 프로그램될 수 있다. 다이오드-유사 요소는 효과적으로 동일한 비트라인/워드라인을 공유하는 비트셀들로부터의 프로그램 및 판독 방해들(program and read disturbs)을 제거할 수 있는 셀렉터 디바이스의 역할을 하는 쇼트키 접합 또는 장벽을 제공한다. 이해되는 바와 같이, 이 1T 안티퓨즈 요소 설계는 브레이크다운 층이, 셀렉터 디바이스를 수용하는 추가 영역들을 제거하는, 수평 게이트 유전체 대신에 수직 스페이서이므로 패킹 밀도를 향상시킨다. 게이트 유전체 브레이크다운과 마찬가지로, 스페이서 브레이크다운은 리버스 엔지니어링(reverse engineering)으로 해독될 수 없는 안전한 메커니즘이다. 비트셀 구성은 열/행 선택 회로, 전력 셀렉터 회로, 및/또는 판독 회로와 함께, 고밀도 메모리 어레이 회로 설계 및 레이아웃을 제공하기 위해 사용될 수 있다. 이 기법들은, 예를 들어, 개별 메모리 디바이스들(예컨대, 비휘발성 및 휘발성 메모리 칩들), 통합 시스템 설계(예컨대, 특별한 목적으로 만들어진 실리콘), 또는 온-칩 메모리(예컨대, 온-칩 비휘발성 캐시를 가진 마이크로프로세서)에서 구현될 수 있다. 이 개시내용을 고려하여 다수의 다른 실시예들, 변형들, 및 응용들이 명백할 것이다.
일반적 개관
전형적으로, 게이트 산화물의 브레이크다운은 메모리 어레이들에서 이용되는 주류 기술로서, 여기서는 주어진 비트셀이 선택 트랜지스터를 이용하여 제2 트랜지스터에 액세스하며, 제2 트랜지스터의 게이트 산화물은 프로그램되기 위해 선택될 때 브레이크다운될 것이다. 이 전형적인 비트셀 구성은 작업을 달성하기 위해 2개의 트랜지스터(2T)를 필요로 한다. 일부 더 최근의 설계들은 면적 불이익(area penalty)을 줄이기 위해 1.5T 구조를 이용한다. 이러한 본 개시내용은 1T(하나의 트랜지스터-유사 디바이스)만을 이용하고, 그럼으로써 한층 더 높은 패킹 밀도를 가능하게 하는 비트셀 구성을 제공한다. 일 실시예에 따르면, 이 1T 비트셀 디바이스는 빌트인(built-in) 커패시터(안티퓨즈 요소) 및 빌트인 쇼트키 다이오드(셀렉터 요소)를 포함한다. 커패시터는 비트셀 디바이스의 하나의 콘택, 수직 스페이서 재료, 및 게이트 금속을 포함한다. 빌트인 다이오드는 비트셀 디바이스의 다른 콘택, 확산 영역, 및 게이트 금속을 포함한다. 빌트인 커패시터는 (프로그래밍 후 해당 커패시터 요소의 저항에 의해 야기되는 판독 레벨들에 기초하여) 논리 '1' 또는 '0'으로 프로그램될 수 있고, 빌트인 다이오드는 동일한 워드라인 또는 비트라인들을 공유하는 이웃 비트셀들로부터의 프로그램 및 판독 방해들을 억제하는 셀렉터의 역할을 한다.
따라서, 안티퓨즈 요소는 프로그래밍 메커니즘으로서 게이트 스페이서 브레이크다운을 이용하고, (2T 또는 1.5T 안티퓨즈 디바이스들이 그런 것처럼) 브레이크다운을 위해 추가의 트랜지스터 게이트 산화물 층을 필요로 하지 않는다. 본 명세서에 제공된 안티퓨즈 메모리 회로는 표준 CMOS 프로세스들을 이용하여 제조될 수 있고, 현재의 대체 금속 게이트(replacement metal gate, RMG) 및 두꺼운 게이트 프로세스들과 통합될 때 겨우 하나의 추가 마스크를 이용한다. 예를 들어, 이 제조 프로세스는 (도 2a 내지 도 2c를 참조하여 논의되는 바와 같이) 게이트 유전체가 준비될 필요가 없고 소스/드레인 콘택들이 비대칭 방식으로 준비되는 것을 제외하고는, 트랜지스터 제조를 위한 프로세스와 거의 동일할 수 있다. 수평 게이트 유전체 대신에 브레이크다운을 위해 수직 스페이서 재료를 이용하는 것은 비트셀 풋프린트를 감소시킨다. 이 제조 프로세스는, 예를 들어, 하이-k 금속 게이트 FinFET 프로세스들과 완전히 호환된다. 1T 비트셀 어레이에서 게이트 유전체들을 생략하기 위해 추가 마스크가 이용될 수 있다. 소스/드레인 콘택들 중 하나가 수직 유전체 스페이서 재료 및 게이트 금속과 함께 안티퓨즈 요소(커패시터)를 형성하기 위해 이용될 수 있는 한, 하이-k 금속 게이트 평면 디바이스 프로세스들을 만들기 위해 유사한 프로세스들이 이용될 수 있다. 소스/드레인 콘택들을 비대칭 방식으로 구현함으로써, 콘택들 중 하나는 궁극적으로, 확산 영역과 접촉하지 않고, 따라서 전압 브레이크다운(voltage breakdown)을 위한 유일한 경로는 유전체 스페이서 재료를 가로지르는 것이 되도록 구현된다.
개시된 기법들/구조의 이용은, 본 명세서에 다양하게 설명된 바와 같이, 비트셀의 안티퓨즈 요소를 위해 수직 스페이서 브레이크다운을 이용하는 1T 비트셀 구조를 갖는 주어진 집적 회로 또는 다른 디바이스의 영상화 기법들(예컨대, 주사 전자 현미경(scanning electron microscopy) 또는 SEM, 투과 전자 현미경(transmission electron microscopy) 또는 TEM)을 이용하여 단면으로 식별될 수 있다. 스페이서-게이트 브레이크다운(안티퓨즈 요소) 및 게이트-기판 접합(다이오드)을 포함하는, 1T 비트셀의 개별 부분들은 독립적으로 확인될 수 있다. 이 개시내용을 고려하여 더 이해되는 바와 같이, 전형적으로 게이트 스택에 근접하여 형성되는 유전체 스페이서들은 유사한 전압 범위에서 브레이크다운하는 게이트 유전체들과 거의 동일한 두께 및 품질로 구현될 수 있다. 이에 추가하여, 쇼트키 턴-온 전압은 트랜지스터 임계 전압과 비교할 만하고, 일함수 엔지니어링을 통하여 더 조정될 수 있다.
다이오드 유형 셀렉터와 결합되어, 일회이든, 휘발성이든, 비휘발성이든, 메모리 저장을 위해 수직 스페이서를 이용하는 다수의 실시예들 및 구성들은, 예를 들어, 유전체 스페이서 재료들 및 바이어싱 조건들을 변경하는 것에 의해 실현될 수 있다. 본 명세서에 설명된 안티퓨즈 기반 프로그램가능 메모리들은 개별 메모리 디바이스들과 같은 다수의 응용들에서뿐만 아니라, 마이크로프로세서 또는 다른 온-칩 프로그램가능 메모리 응용들에서도 사용될 수 있고, 여기서는 프로그램가능 특성이 캐시 복구(cache repair), 포스트-실리콘 회로 트리밍/튜닝(post-silicon circuit trimming/tuning), 코드 저장과 같은 기능들, 및 온-칩 암호화 키 저장과 같은 보안 응용들을 가능하게 한다. 높은 패킹 밀도 때문에, 이 개시내용을 고려하여 다른 적합한 응용들이 명백할 것이다.
메모리
디바이스
아키텍처
도 1은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 개략적으로 예시한다. 볼 수 있는 바와 같이, 디바이스는 일반적으로 열 선택 회로, 행 선택 회로, 및 비트셀들의 MxN 어레이를 포함한다(2x2 어레이만이 도시되어 있지만, M과 N은 임의의 정수 값일 수 있고, 이는 이 개시내용을 고려하여 명백할 것이다). 실제 어레이 사이즈는 주어진 응용과 원하는 저장 용량에 의존할 것이다. 구체적인 예들은 32행x32열 구성, 64행x64열 구성, 또는 32행x128열 구성을 포함한다. 또한 행의 수 M은 열의 수 N과 일치하지 않아도 된다는 점에 주목한다.
또한 볼 수 있는 바와 같이, 각각의 비트셀은 커패시터-유사 안티퓨즈 요소(C)와 다이오드-유사 셀렉터 요소(D)를 포함하고, 이들은 안티퓨즈 요소(C)의 하나의 단자가 셀렉터 요소(D)의 애노드에 연결되도록 직렬 방식으로 서로 연결된다. 안티퓨즈 요소(C)의 다른 단자는 비트셀 행에 따라 대응하는 워드라인(wl0, wl1, ..., wlM-1)에 연결되고, 셀렉터 요소(D)의 캐소드 단자는 비트셀 열에 따라 대응하는 비트라인(bl0, bl1, ..., blN-1)에 연결된다. 각각의 워드라인은 행 선택 회로에 포함된 대응하는 행 선택 회로에 의해 구동되고, 각각의 비트라인은 열 선택 회로에 포함된 대응하는 열 선택 회로에 의해 구동된다. 이에 추가하여, 각각의 비트라인은 해당 열에 대한 판독을 제공하는, 그 자신의 감지 증폭기에 연결된다.
행 및 열 선택 회로의 구현 세부 사항들은 일반적으로 프로그래밍 및 판독 동안 원하는 바이어스 전압들에 의존할 것이다. 하나의 예시적인 실시예에서, 각각의 행 및 열 선택 회로는 전계 효과 트랜지스터(FET) 또는 다른 적합한 스위칭 요소로 구현될 수 있고, 여기서 트랜지스터의 게이트는 주어진 행 또는 열의 선택을 가능하게 하는 선택 신호를 수신한다. 일단 게이트 신호가 수신되면, FET 소스에서 이용 가능한 바이어스 전압이 FET 드레인에 전달되고, 후자는 효과적으로 대응하는 워드라인 또는 비트라인을 구동한다. 임의의 그러한 경우에, 프로그래밍 및 판독을 위한 원하는 바이어싱 스킴은 행 및 열 선택 회로의 구체적인 구성 세부 사항들을 지시할 것이다. 행 및 열 스위칭 요소들에 선택 신호들을 제공하기 위해 제어기(오프-칩 또는 온-칩)가 이용될 수 있다. 공지된 바와 같이, 제어기는 판독 및 기입 명령들을 적절한 비트셀들이 액세스될 수 있도록 적절한 행/열 선택 신호들로 변환하도록 구성될 수 있다. 감지 증폭기들은 판독 회로로부터의 비트라인들을 버퍼링하고 필요에 따라 판독 신호들을 증폭하도록 구성될 수 있다. 임의의 수의 적합한 열/행 선택 회로들 및 감지 증폭기들이 여기서 사용될 수 있고, 이는 이 개시내용을 고려하여 명백할 것이다. 이 개시내용을 임의의 특정한 열/행 선택 및 감지 회로로 제한하려는 것은 아니고; 오히려, 본 명세서에 제공된 바와 같이 구성된 1T 비트셀의 값을 선택 및 판독할 수 있는 임의의 회로가 사용될 수 있다.
도 2a 내지 도 2c는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스 구조체의 단면을 각각 예시한다. 볼 수 있는 바와 같이, 이 예시적인 실시예는 핀(fin) 기반 구성을 포함한다. 그러나, 이 개시내용을 고려하여 이해되는 바와 같이, 다른 실시예들이 평면 구성을 이용하여 유사하게 구현될 수 있다는 점에 주목한다. 각각의 단면은 하나의 비트셀을 도시하지만, 어레이를 제공하기 위해 복수의 그러한 비트셀이 준비될 수 있다. 이러한 구조체들을 형성하기 위한 예시적인 프로세스들은 도 6을 참조하여 논의될 것이다.
도 2a를 참조하면, 그 위에 핀(111)이 형성되어 있는 기판(101)이 제공된다. 이 단면은 핀(111)에 평행으로 취해진 것이라는 점에 주목한다. 핀(111)의 상부 부분의 적어도 일부를 도핑하여(예컨대, 주입 및/또는 에피택셜 퇴적) 확산 영역(113)을 제공한다. 볼 수 있는 바와 같이, 확산 영역(113)은 원하는 성능 및 응용에 따라, N-웰을 제공하는 n형 또는 P-웰을 제공하는 p형일 수 있다. 도 2a에 더 도시된 바와 같이, 스페이서들(107) 및 게이트 금속(109)은 의도적으로 랜딩되지 않은(unlanded) 또는 그렇지 않으면 오프셋된 방식으로 제공된다. 이러한 오프셋 때문에, 이 예시적인 구성에서 콘택 트렌치들(105)은 절연체(103) 재료에 동일한 깊이로 에칭될 수 있다.
왼쪽 콘택(105)은, 유전체 스페이서(107) 재료 및 게이트 금속(109)과 함께 커패시터를 형성하기 위해, 확산 영역(113)으로부터 오프셋되고 효과적으로 절연체(103) 재료 안에 떠 있다(suspended)는 점에 주목한다. 구체적으로, 콘택(105)과 게이트 금속(109)은 각각 커패시터의 도전성 전극들 또는 플레이트들을 형성하고, 스페이서 재료(107)는 그 2개의 전극 사이에 커패시터의 유전체를 형성한다. 이 커패시터는 비트셀의 안티퓨즈 요소(C)이다. 다른 한편으로, 오른쪽 콘택(105)은, 게이트 금속(109) 및 확산 영역(113)과 함께 다이오드를 형성하기 위해, 확산 영역(113)에 랜딩되어 있다. 구체적으로, 게이트 금속(109)과 확산 영역(113)의 계면은 금속-반도체 접합을 제공하고, 그 접합의 애노드는 게이트 금속(109)에 있고 캐소드는 오른쪽 콘택(105)에 있다. 그러한 게이트 금속-확산 접합은 쇼트키 장벽 또는 옴 콘택을 형성한다. 그러한 금속-반도체 접합이 쇼트키 장벽 또는 옴 콘택을 형성하는지는, 공지된 바와 같이, 접합의 쇼트키 장벽 높이에 의존한다. 임의의 그러한 경우에, 이것은 비트셀의 셀렉터 요소이다.
이해되는 바와 같이, 비트셀 구조를 구성하는 다양한 재료들은 실시예마다 달라질 수 있고, 응용에 의존할 것이다. 하나의 예시적인 실시예에서, 다음과 같은 재료들이 이용될 수 있다: 핀(111)을 포함하는 기판(101)은 실리콘이고; 절연체 재료(103)는 실리콘-온-글래스(SOG) 또는 경화될 때 굳어지는 다른 유동성 있는 분리 재료(isolation material), 또는 실리콘 이산화물이고; 게이트 금속(109)은 티타늄, 티타늄 질화물, 또는 탄탈룸 질화물이고; 스페이서(107)는 실리콘 질화물이고; 콘택들(105)은 텅스텐이고, 확산 영역은 N-웰을 제공하기 위해 비소 또는 인으로 도핑될 수 있다. N-웰 형성은 흔히 행해지는 것처럼, 패터닝된 주입을 이용하여 수행될 수 있다. 대안적으로, N-웰은, 에피(epi) 도핑된 실리케이트 글래스(예컨대, 인 도핑된 실리케이트 글래스(PSG))에서와 같이, 에칭 및 에피택셜 퇴적 프로세스를 통하여 형성될 수 있다. 그러한 경우, 먼저 원하는 위치들에 핀(111)을 에칭하고 그 후 이 위치들에 선택적으로 에피를 성장시키는 것에 의해 고농도 도핑된 에피 영역이 형성될 수 있다. 그러한 재료들은 n형 안티퓨즈 디바이스들(N-웰)에 대해 적절하다는 점에 주목한다. 그러나, 이해되는 바와 같이, 본 명세서에 제공된 기법들은 p형 디바이스들(P-웰)에 대해서도 사용될 수 있다. 예를 들어, 그러한 p형 경우에, 일함수 금속 및 P-웰 도핑 레벨은 쇼트키 장벽이 주어진 응용에 대해 원하는 브레이크다운 및 턴-온 전압들의 요건들을 충족시키는 것을 보장하도록 선택될 수 있다. 그러한 경우에, P-웰 도펀트는, 예를 들어, 붕소 또는 붕소 도핑된 실리케이트 글래스(BSG)일 수 있고 확산부(113)를 제공하는 에피택셜 퇴적은, 예를 들어, 실리콘 게르마늄(SiGe)일 수 있다. 본 개시내용을 임의의 특정한 재료 시스템들 또는 바이어싱 스킴들로 제한하려는 것은 아니다. 오히려, 본 명세서에 다양하게 제공된 수직 스페이서 재료 브레이크다운 전압을 이용하는 1T 비트셀 구성은 다수의 재료 시스템들 또는 바이어싱 스킴들로 구현될 수 있고, 이는 이 개시내용을 고려하여 더 이해될 것이다.
이제 도 2b를 참조하여 볼 수 있는 바와 같이, 스페이서들(107) 및 게이트 금속(109)이 의도적으로 랜딩되지 않은 또는 그렇지 않으면 오프셋된 방식으로 제공되지 않는다는 것을 제외하고는, 도 2a에 도시된 것과 유사한 구조체가 제공된다. 오히려, 스페이서들(107) 및 게이트 금속(109)은 효과적으로 핀(111)의 상부에 랜딩한다. 이것은 또한 (핀 기반 구성이기보다는 오히려) 평면 구성일 수 있다는 점에 주목한다. 임의의 경우에, 이 예시적인 구성에서 콘택 트렌치들(105)은 절연체(103) 재료에 상이한 깊이들로 에칭된다는 점에 주목한다. 구체적으로, 왼쪽 콘택(105) 트렌치는 확산 영역(113)에 도달하지 않도록 얕게 에칭되고, 오른쪽 콘택(105) 트렌치는 확산 영역(113)에 도달하도록 깊게 에칭된다. 결과적인 구조체는 도 2a에 도시된 1T 비트셀과 유사한 방식으로 동작하는 1T 비트셀을 산출한다. 이해되는 바와 같이, 도 2a에 관한 관련된 이전의 논의는 여기에 동등하게 적용된다.
이제 도 2c를 참조하여 볼 수 있는 바와 같이, 핀(111)의 상부가 테이퍼된 것을 제외하고는, 도 2b에 도시된 것과 유사한 구조체가 제공된다. 이것은 또한, 원한다면, (핀 기반 구성이기보다는 오히려) 평면 구성일 수 있다는 점에 주목한다. 임의의 경우에, 이 예시적인 구성에서 콘택 트렌치들(105)은 절연체(103) 재료에 동일한 깊이로 에칭된다는 점에 주목한다. 그러나, 핀(111)의 테이퍼된 표면(또는 다른 표면) 때문에, 왼쪽 콘택(105) 트렌치는 확산 영역(113)에 도달하지 않고, 오른쪽 콘택(105) 트렌치는 확산 영역(113)에 도달한다. 결과적인 구조체는 도 2a 및 도 2b에 도시된 1T 비트셀과 유사한 방식으로 동작하는 1T 비트셀을 산출한다. 도 2a 및 도 2b에 관한 관련된 이전의 논의는 여기에 동등하게 적용된다.
비트셀
프로그래밍/판독
도 3a는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 프로그램되지 않은 1T 비트셀을 개략적으로 예시한다. 볼 수 있는 바와 같이, 안티퓨즈 요소(C)는 여전히 커패시터-유사 품질들을 가진다(2개의 도전성 플레이트가 유전체 재료를 사이에 끼우고 있다). 프로그램 전압(VProg)은 해당 비트셀에 대응하는 워드라인을 통해 인가될 수 있다. 주어진 비트셀의 프로그래밍 동안, 해당 셀에 대한 다이오드(D)는 대응하는 워드라인에서 그리고 해당 셀의 커패시터(C)를 통하여 대응하는 비트라인으로 전류가 흐르게 하기 위해 순방향 바이어싱된다. 이 순방향 바이어싱은 해당 비트셀에 대한 대응하는 워드라인 및 비트라인에 적절한 전압들을 인가하는 것에 의해 달성된다. 프로그램되고 있는 해당 비트셀과 동일한 행에 있는 다른 비트셀들의 다이오드들은 그들의 대응하는 비트라인들에 제공된 적절한 전압에 의해 역방향 바이어싱된다. 마찬가지로, 프로그램되고 있는 해당 비트셀과 동일한 열에 있는 다른 비트셀들의 다이오드들은 그들의 대응하는 워드라인들에 제공된 적절한 전압에 의해 역방향 바이어싱된다. 따라서, 한 번에 하나의 비트셀이 프로그램(또는 판독)될 수 있다.
도 3b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 프로그램된 1T 비트셀을 개략적으로 예시한다. 볼 수 있는 바와 같이, 안티퓨즈 요소(C)는 프로그램되었거나 효과적으로 저항기 R로 전환되었다. 이 저항은 그의 프로그램된 값(경우에 따라 1 또는 0)의 표시를 제공하기 위해 판독 회로의 저항과 함께 동작한다. 이 개시내용을 고려하여 이해되는 바와 같이, 수직 스페이서 재료(107)의 저항기-유사 요소(R)로의 전환은 종래의 안티퓨즈 요소의 게이트 유전체가 프로그램되는 것과 유사한 방식으로 행해질 수 있다. 판독 전압(VRead)은 해당 비트셀에 대응하는 워드라인을 통해 인가될 수 있다.
도 3c는 일 실시예에 따라, 도 2a 내지 도 2c를 참조하여 논의된 바와 같이 구성된 안티퓨즈 메모리 디바이스의 1T 비트셀을 포함하는 다양한 집적 회로 층들을 예시한다. 볼 수 있는 바와 같이, CSG 접합(콘택(Contact)(105)/스페이서(Spacer)(107)/게이트 금속(Gate Metal)(109))은 안티퓨즈 요소(C)(또는 프로그래밍 후의 R)를 형성하고, 게이트-확산 접합은 다이오드 기반 셀렉터 요소(D)를 형성한다. 다시, 프로그램 전압(VProg) 및 판독 전압(VRead)은 프로그래밍 및 판독 동작들 동안에 각각 해당 비트셀에 대응하는 워드라인을 통해 인가될 수 있다는 점에 주목한다.
도 4a 및 도 4b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스의 1T 비트셀의 전류-전압 특성들을 예시한다. 특히, 도 4a는 게이트-확산(금속-반도체) 접합이 순방향 다이오드 전압 강하(VDiode)에 도달할 때 도통하기 시작하는 것을 도시한다. 역방향 브레이크다운 전압(-VDiode)의 크기는 전형적으로 순방향 임계 전압보다 높다. 도 4b는 수직 스페이서 재료(107)의 브레이크다운 전압(VBD)을 도시하는데, 이것은 전류 흐름 방향에 관계없이 일반적으로 동일하다(즉, 
). 하나의 예시적인 실시예에서, 쇼트키 다이오드 순방향 전압 강하(VDiode)는 약 0.15v 내지 0.45v의 범위에 있고, 수직 스페이서 재료(107)의 브레이크다운 전압(VBD)은 약 0.5v 내지 3.5v의 범위에 있다. 도 4a에서 또한 볼 수 있는 바와 같이, 다이오드의 역방향 브레이크다운 전압은 수직 스페이서 재료(107)의 브레이크다운 전압(VBD) + VDiode의 함수이고, 이는 합계해서 일반적으로 순방향 다이오드 전압 강하(VDiode)보다 크기가 훨씬 더 크다(예컨대, 하나의 예시적인 실시예에서는, 5배 이상). 이해되는 바와 같이, 스페이서 재료(107)의 실제 브레이크다운 전압들은, 스페이서 재료(107)의 유형 및 기하학적 형상뿐만 아니라 이용 가능한 바이어싱 전압들과 같은 요인들에 따라, 실시예마다 크게 달라질 수 있다. (도 2a에 도시된 바와 같이) 알려진 두께(T)를 가진 임의의 주어진 유전체 스페이서 재료(107)는 알려진 유전체 강도 등급(예컨대, MV/m, 또는 106 볼트/미터)을 가질 것이고, 이로부터 브레이크다운 전압(VBD)이 추정될 수 있다.
이해되는 바와 같이, 행 기반 워드라인들 및 열 기반 비트라인들에 인가되는 전압들은, 다른 비트셀들은 비도통 또는 그렇지 않으면 비활성 상태에 남아 있는 동안, 프로그래밍 또는 판독이 발생할 수 있도록 주어진 셀을 바이어싱하도록 설정될 수 있다. 비트라인들에 인가되는 HI-LO 전압들은 일부 예시적인 실시예들에서는 워드라인들에 인가되는 HI-LO 전압들과 동일할 수 있지만, 다른 실시예들에서, 비트라인 HI-LO 전압들은 워드라인 HI-LO 전압들과 상이하다. 도 5a는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 프로그래밍하기 위한 예시적인 스킴을 예시한다. 이 예시적인 구성에서, 비트라인 HI-LO 전압들은 워드라인 HI-LO 전압들과 동일하다. 다음 식들은 이 예시적인 실시예에 대한 비트셀 동작에 관하여 적용된다:
여기서, VProg는 프로그래밍 동안에 행 선택 회로에 의해 워드라인에 인가되는 프로그래밍 전압이고, VRead는 판독 동안에 행 선택 회로에 의해 워드라인에 인가되는 프로그래밍 전압이고, VBD는 수직 스페이서 재료(107)의 브레이크다운 전압이고, VDiode는 쇼트키 접합에 걸친 전압 강하이고, VNW는 확산 영역(113)(이 예시적인 경우에는 N-웰임)에 걸친 전압 강하이다.
볼 수 있는 바와 같이, 비트셀 A가 프로그램되고 있다. 특히, 프로그래밍 전압 HI(VProg)가 워드라인 wl0에 인가되고 저전압 LO(접지)가 비트라인 bl0에 인가된다. 이 전압 레벨들은 비트셀 A의 다이오드(D)가 순방향 바이어싱되게 하고, 프로그래밍 전압 HI(VDiode를 뺀 것)가 어떤 지속 시간 동안 비트셀 A의 안티퓨즈 요소(C)에 걸쳐 강하되고, 이로 인해 해당 안티퓨즈 요소는 (도 3b에 도시된 바와 같이) 소정 범위 내의 저항 R을 갖게 된다. VProg는 쇼트키 접합에서의 전압 강하(VDiode) 및 N-웰에서의 전압 강하(VNW)에 추가하여 수직 스페이서(107)를 브레이크다운하기에 충분한 전위를 제공할 정도로 충분히 높을 필요가 있다는 점에 주목한다. 비트셀 B는 활성화되지 않거나, 그렇지 않으면 영향을 받지 않은 상태로 남는데, 그 이유는 동일한 전압 HI가 워드라인 wl0과 비트라인 bl1 양쪽 모두에 인가되고 그로 인해 비트셀 B의 다이오드(D)가 순방향 바이어싱되는 것과 그에 따라 비트셀 B의 안티퓨즈 요소(C)에 걸친 임의의 전압 강하가 방지되기 때문이다. 유사한 방식으로, 비트셀 C는 영향을 받지 않은 상태로 남는데, 그 이유는 동일한 전압 LO가 워드라인 wl1과 비트라인 bl0 양쪽 모두에 인가되고 그로 인해 비트셀 C의 다이오드(D)가 순방향 바이어싱되는 것과 그에 따라 비트셀 C의 안티퓨즈 요소(C)에 걸친 임의의 전압 강하가 방지되기 때문이다. 비트셀 D는 효과적으로 역방향 바이어싱되는데, 그 이유는 전압 LO가 워드라인 wl1에 인가되고 전압 HI가 비트라인 bl1에 인가되기 때문이다. 이 경우, 비트셀 D의 다이오드(D)는 임의의 역방향 전류 흐름과 그에 따라 비트셀 D의 안티퓨즈 요소(C)에 걸친 임의의 전압 강하를 방지한다. 비트셀 D에 대해서는, VBD, VDiode는 브레이크다운을 방지하기 위해 VProg를 견딜 필요가 있다는 점에 주목한다. 또한 이해되는 바와 같이, 판독 동작은 프로그래밍 동작과 유사한 방식으로 수행될 수 있지만, VProg를 VRead로 변경한다. VRead는 전형적으로 VProg보다 낮은 전압이다. 하나의 예시적인 경우에서, VProg는 2.5v 내지 5.0v 범위에 있고, VRead는 0.8v 내지 1.5v 범위에 있다. 이해되는 바와 같이, 다수의 다른 전압 스킴들이 이용될 수 있고 본 개시내용을 임의의 특정한 그러한 스킴에 제한하려는 것은 아니다.
도 5b는 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 프로그래밍하기 위한 다른 예시적인 스킴을 예시한다. 이 예시적인 구성에서, 비트라인 HI-LO 전압들은 워드라인 HI-LO 전압들과 상이하다. 다음 식들은 이 예시적인 실시예에 대한 비트셀 동작에 관하여 적용된다:
워드라인들에 대한 HI 및 LO 전압들을 각각 VProg 및 VProg/2이다. 비트라인들에 대한 HI 및 LO 전압들은 각각 VProg/2 및 GND(접지 또는 0v)이다. 볼 수 있는 바와 같이, 비트셀 A가 프로그램되고 있다.
특히, 프로그래밍 전압 HI(VProg)가 워드라인 wl0에 인가되고 저전압 LO(접지)가 비트라인 bl0에 인가된다. 이 전압 레벨들은 비트셀 A의 다이오드(D)가 순방향 바이어싱되게 하고, 프로그래밍 전압 HI(VDiode를 뺀 것)가 어떤 지속 시간 동안 비트셀 A의 안티퓨즈 요소(C)에 걸쳐 강하되고, 이로 인해 해당 안티퓨즈 요소는 저항 R을 갖게 된다. VProg는 쇼트키 접합에서의 전압 강하(VDiode) 및 N-웰에서의 전압 강하(VNW)에 추가하여 수직 스페이서(107)를 브레이크다운하기에 충분한 전위를 제공할 정도로 충분히 높을 필요가 있다는 점에 주목한다. 비트셀 B는 활성화되지 않는데, 그 이유는 전압 HI(VProg)가 워드라인 wl0에 인가되고 전압 HI(VProg/2)가 bl1에 인가되고 그로 인해 비트셀 B에 걸쳐 VProg/2가 강하되고, 이는 임의의 브레이크다운 또는 프로그래밍 효과를 야기하기에는 불충분하다. 유사한 방식으로, 비트셀 C는 활성화되지 않는데, 그 이유는 전압 LO(VProg/2)가 워드라인 wl1에 인가되고 전압 LO(GND)가 비트라인 bl0에 인가되고 그로 인해 비트셀 C에 걸쳐 VProg/2가 강하되고, 이는 임의의 브레이크다운 또는 프로그래밍 효과를 야기하기에는 불충분하다. 비트셀들 B 및 C에 대해서는, VBD, VDiode는 브레이크다운을 방지하기 위해 VProg/2를 견딜 필요가 있다는 점에 주목한다. 비트셀 D는 영향을 받지 않은 상태로 남는데, 그 이유는 동일한 전압(VProg/2)이 워드라인 wl1과 비트라인 bl1 양쪽 모두에 인가되고 그로 인해 비트셀 D의 다이오드(D)가 순방향 바이어싱되는 것과 그에 따라 비트셀 D의 안티퓨즈 요소(C)에 걸친 임의의 전압 강하가 방지되기 때문이다. 또한 이해되는 바와 같이, 판독 동작은 프로그램 동작과 유사한 방식으로 수행될 수 있지만, VProg를 VRead로 변경하고 VProg/2를 VRead/2로 변경한다. 0v보다 작은 출력 전압(Dout)이 허용된다면, 대기 전력을 절약하기 위해 모든 전압들은 VProg/2로 하향 이동될 수 있다는 점에 주목한다.
방법론
본 명세서에 제공된 비트셀 구성은 CMOS 디바이스 프로세스와 같은 임의의 표준 트랜지스터 디바이스 프로세스를 이용하여 구현될 수 있고 여기서는 게이트 스택이 형성되고, 그 후 소스 및 드레인 영역들 및 콘택들이 형성된다는 점에 주목한다. 일부 경우에, 초기 게이트 스택은 희생 게이트 재료들을 포함할 수 있고, 이것들은 나중에 금속 게이트 제거(remove metal gate) 또는 소위 RMG 프로세스를 이용하여 제거된다. 일반적으로, 임의의 그러한 프로세싱 스킴들이 본 명세서에 설명된 비트셀 구성을 구현하기 위해 이용될 수 있으며, 게이트 유전체의 부재, 확산 영역(113), 및 트렌치 기반 콘택들(105)의 비대칭 특성(랜딩되지 않은 또는 오프셋된 게이트 트렌치에 의한 것이든, 또는 테이퍼된/기울어진 확산 영역(113)에 의한 것이든, 또는 얕은-깊은 트렌치 기반 콘택들(105)의 쌍에 의한 것이든)을 고려하기 위한 수정들이 수반될 수 있다.
도 6은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리 디바이스를 제조하기 위한 방법론을 예시한다. 추가적인 이해를 위해 도 2a 내지 도 2c에 도시된 예시적인 구조체들이 참조될 수 있다. 이 방법은 기판 상에 핀(fin) 구조체를 형성하는 것(601)을 포함한다. 일부 실시예들에서, 결과적인 핀(111)은 도 2c에 도시된 바와 같이 테이퍼될 수 있다. 또 다른 실시예들에서는 핀(111)이 필요하지 않다. 오히려, 평면 트랜지스터 아키텍처가 또한 사용될 수 있으며, 여기서는 디바이스가 제조되는 평면이 기울어지거나(도 2c에 도시된 바와 같이) 트렌치 기반 콘택들이 상이한 깊이들로 에칭된다(도 2b). 이 예시적인 실시예의 목적으로, 핀 기반 구성이 바람직하다고 가정하자.
방법은 핀(들)의 상부에 확산 영역을 형성하는 것(603)으로 계속된다. 하나의 예시적인 경우에, 확산부는 n형이고, 여기서는 적합한 n형 도펀트의 패터닝된 주입에 의해 N-웰이 형성된다. 대안적으로, N-웰은 먼저 원하는 위치들에 핀들을 에칭한 다음 그 위치들에서 에피(epi) 성장을 선택적으로 준비하는 것에 의해 핀 상부 표면 상에 에피택셜 방식으로 형성될 수 있다. 하나의 그러한 예시적인 경우에, 에피 성장은 도핑된 실리케이트 글래스(예컨대, PSG)로 구현된다. 다른 실시예들은 적합한 p형 도펀트(예컨대, BSG)를 이용한 P-웰로 구현될 수 있다는 것을 상기하자. 방법은 핀 구조체 위에 절연체 재료를 퇴적하는 것(605)으로 계속된다. 이 절연체 재료는 이 구조체 상으로 유동되거나, 그렇지 않으면 퇴적될 수 있는 임의의 적합한 유전체일 수 있다. 필요에 따라 평탄화 및 다른 중간 프로세스들이 이용될 수 있다.
방법은 확산 영역을 노출시키기 위해 트렌치를 에칭하는 것(607)으로 계속된다. 이전에 설명된 바와 같이, 트렌치는 원하는 구성에 따라, 핀(111) 상에 부분적으로 랜딩되거나(도 2a) 완전히 랜딩될 수 있다(도 2b). 방법은 트렌치 측면들에 스페이서 재료를 퇴적하는 것(609), 및 트렌치에 게이트 금속을 퇴적하는 것(611)(및 임의의 원하는 평탄화)으로 계속된다. 이전에 설명된 바와 같이, 트렌치 바닥에 유전체 또는 게이트 산화물이 퇴적될 필요가 없는데, 이는 트랜지스터 제조를 위해서는 행해질 것이다. 형성 프로세스는 임의의 수의 시퀀스로 취해질 수 있고, 도 6의 묘사는 특정 순서의 프로세싱 단계들을 함축하려는 것은 아니라는 점에 주목한다. 오히려, 이 개시내용을 고려하여 다수의 그러한 방법론들이 명백할 것이다.
방법은 입력 및 출력 콘택 트렌치들을 에칭하는 것(613)으로 계속된다. 이전에 설명된 바와 같이, 트렌치 기반 콘택들(105)은 비대칭 방식으로 구현될 수 있다. 예를 들어, 게이트 트렌치가 도 2a에 도시된 바와 같이 오프셋되면, 왼쪽 및 오른쪽 콘택 트렌치들은 동일한 깊이일 수 있지만, 오른쪽 콘택 트렌치는 확산부(113)에 랜딩하고 왼쪽 콘택 트렌치는 떠 있는 상태에 있다. 대안적으로, 확산 영역(113)이 테이퍼되거나, 그렇지 않으면 불균일한 높이로 구성되면(도 2c에 도시된 바와 같이), 콘택 트렌치들은 원한다면 동일한 깊이일 수 있고, 여기서 오르막(up-slope) 콘택 트렌치는 확산 영역(113)에 도달하고 내리막(down-slope) 콘택 트렌치는 그렇지 않다. 다른 그러한 경우에, 내리막 콘택 트렌치는 오르막 콘택 트렌치보다 얕을 수 있다. 또 다른 대안적인 실시예에서, 게이트 트렌치가 균일한 높이의 평평한 표면에 완전히 랜딩하면(도 2b에 도시된 바와 같이), 하나의 트렌치는 확산 영역(113)에 도달하기 위해 더 깊을 수 있고 다른 트렌치는 더 얕고 확산 영역(113)에 도달하지 않을 수 있다. 방법은 트렌치들 내에 콘택 재료를 퇴적하고 필요에 따라 평탄화하는 것(615)으로 계속된다.
시스템
도 7은 본 개시내용의 실시예에 따라 구성된 안티퓨즈 메모리로 구현된 컴퓨팅 시스템을 예시한다. 볼 수 있는 바와 같이, 컴퓨팅 시스템(700)은 마더보드(702)를 내장한다. 마더보드(702)는 프로세서(704)와 적어도 하나의 통신 칩(706)을 포함하지만 이에 제한되지 않는 다수의 컴포넌트를 포함할 수 있고, 그 각각은 마더보드(702)에 물리적으로 그리고 전기적으로 결합될 수 있거나, 그렇지 않으면 그 안에 통합될 수 있다. 이해되는 바와 같이, 마더보드(702)는, 예를 들어, 임의의 인쇄 회로 보드일 수 있고, 이는 메인 보드이든, 메인 보드에 탑재된 도터보드이든, 또는 시스템(700)의 유일한 보드이든, 등등이다. 그의 응용들에 따라서, 컴퓨팅 시스템(700)은 마더보드(702)에 물리적으로 그리고 전기적으로 결합될 수 있거나 그렇지 않을 수 있는 하나 이상의 다른 컴포넌트를 포함할 수 있다. 이 다른 컴포넌트들은 휘발성 메모리(예컨대, DRAM), 비휘발성 메모리(예컨대, ROM), 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 저장 디바이스(예를 들어 하드 디스크 드라이브, 콤팩트 디스크(CD), 디지털 다용도 디스크(DVD), 등등)를 포함할 수 있지만, 이들에 제한되지 않는다. 컴퓨팅 시스템(700)에 포함된 컴포넌트들 중 임의의 것이 본 명세서에 개시된 기법들을 이용하여 형성된 하나 이상의 집적 회로 구조체들 또는 디바이스들을 포함할 수 있다. 일부 실시예들에서, 다수의 기능이 하나 이상의 칩셋에 통합될 수 있다(예컨대, 예를 들어, 통신 칩(706)은 프로세서(704)의 일부이거나, 그렇지 않으면 그것에 통합될 수 있다는 점에 주목한다).
통신 칩(706)은 컴퓨팅 시스템(700)으로 그리고 그로부터의 데이터의 전송을 위한 무선 통신을 가능하게 한다. 용어 "무선" 및 그의 파생어들은 비고형 매체(non-solid medium)를 통한 변조된 전자기 방사의 사용을 통하여 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기법, 통신 채널 등을 묘사하기 위해 사용될 수 있다. 이 용어는 관련 디바이스들이 어떠한 와이어도 포함하지 않는 것을 암시하지 않지만, 일부 실시예들에서 관련 디바이스들은 어떠한 와이어도 포함하지 않을 수 있다. 통신 칩(706)은 Wi-Fi(IEEE 802.11 계열), WiMAX(IEEE 802.16 계열), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 이들의 파생물들뿐만 아니라, 3G, 4G, 5G, 및 그 이상으로 지정되는 임의의 다른 무선 프로토콜을 포함하지만 이들에 제한되지 않는 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. 컴퓨팅 시스템(700)은 복수의 통신 칩(706)을 포함할 수 있다. 예를 들어, 제1 통신 칩(706)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고 제2 통신 칩(706)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO, 및 다른 것들과 같은 장거리 무선 통신에 전용될 수 있다.
컴퓨팅 시스템(700)의 프로세서(704)는 프로세서(704) 내에 패키징된 집적 회로 다이를 포함한다. 일부 실시예들에서, 프로세서의 집적 회로 다이는 본 명세서에 다양하게 설명된 하나 이상의 집적 회로 구조체 또는 디바이스로 구현되는 온보드 회로를 포함한다. 용어 "프로세서"는, 예를 들어, 레지스터들 및/또는 메모리들로부터의 전자 데이터를 처리하여 해당 전자 데이터를 레지스터들 및/또는 메모리들에 저장될 수 있는 다른 전자 데이터로 변형시키는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(706)은 또한 통신 칩(706) 내에 패키징된 집적 회로 다이를 포함할 수 있다. 일부 그러한 예시적인 실시예들에 따르면, 통신 칩의 집적 회로 다이는 본 명세서에 설명된 하나 이상의 집적 회로 구조체 또는 디바이스를 포함한다. 이 개시내용을 고려하여 이해되는 바와 같이, 다중-표준 무선 기능이 프로세서(704)에 직접 통합될 수 있다는 점에 주목한다(예컨대, 개별 통신 칩들을 갖기보다는 오히려, 임의의 칩들(706)의 기능이 프로세서(704)에 통합되는 경우). 또한 프로세서(704)는 그러한 무선 기능을 가진 칩셋일 수 있다는 점에 주목한다. 요컨대, 임의의 수의 프로세서(704) 및/또는 통신 칩(706)이 사용될 수 있다. 마찬가지로, 임의의 하나의 칩 또는 칩셋이 그 안에 통합된 다수의 기능을 가질 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(700)는 랩톱, 넷북, 노트북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라-모바일 PC, 휴대폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 디지털 비디오 레코더, 또는 데이터를 처리하거나 본 명세서에 다양하게 설명된 하나 이상의 집적 회로 구조체 또는 디바이스를 이용하는 임의의 다른 전자 디바이스일 수 있다.
추가의 예시적인
실시예들
다음의 예들은 추가 실시예들에 관한 것이고, 이로부터 다수의 치환들 및 구성들이 명백할 것이다.
예 1은 메모리 디바이스 비트셀이고, 메모리 디바이스 비트셀은, 표면을 갖는 반도체 기판; 상기 반도체 기판의 표면 상에 또는 내에 있는 확산 영역; 제1 수직 유전체 스페이서 및 제2 수직 유전체 스페이서 - 상기 스페이서들 중 적어도 하나는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉함 -; 상기 제1 수직 유전체 스페이서와 상기 제2 수직 유전체 스페이서 사이에서 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서와 접촉하여 퇴적된 금속 - 상기 금속은 또한 상기 확산 영역과 적어도 부분적으로 접촉함 -; 상기 확산 영역과 접촉하지 않지만, 상기 제1 수직 유전체 스페이서 및 상기 금속과 함께 안티퓨즈 요소를 형성하는 제1 트렌치 기반 도전성 콘택; 및 상기 확산 영역과 접촉하며, 상기 확산 영역 및 상기 금속과 함께 셀렉터 요소를 형성하는 제2 트렌치 기반 도전성 콘택을 포함한다.
예 2는 예 1의 발명 대상을 포함하고, 이것은 상기 기판 위에 있으며, 상기 제1 수직 유전체 스페이서, 상기 제2 수직 유전체 스페이서, 상기 금속, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택이 내부에 존재하는 절연체 재료 층을 더 포함한다.
예 3은 예 1 또는 2 중 어느 하나의 발명 대상을 포함하고, 상기 반도체 기판은 핀을 포함하고, 상기 표면은 상기 핀의 상부를 포함한다.
예 4는 이전의 예들 중 어느 하나의 발명 대상을 포함하고, 상기 표면은 불균일한 높이를 갖는다.
예 5는 이전의 예들 중 어느 하나의 발명 대상을 포함하고, 상기 표면은 기울어져 있다.
예 6은 이전의 예들 중 어느 하나의 발명 대상을 포함하고, 상기 확산 영역은 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖는다.
예 7은 이전의 예들 중 어느 하나의 발명 대상을 포함하고, 상기 확산 영역은 N-웰을 포함한다.
예 8은 예 1-6 중 어느 하나의 발명 대상을 포함하고, 상기 확산 영역은 P-웰을 포함한다.
예 9는 이전의 예들 중 어느 하나의 발명 대상을 포함하고, 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서 양쪽 모두는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉한다.
예 10은 이전의 예들 중 어느 하나의 발명 대상을 포함하고, 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서 양쪽 모두는 동일한 높이이다.
예 11은 예 1-9 중 중 어느 하나의 발명 대상을 포함하고, 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서 중 하나는 다른 것보다 길다.
예 12는 예 1-8 중 어느 하나의 발명 대상을 포함하고, 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서 중 하나만이 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉하고, 다른 스페이서는 상기 기판의 다른 영역 위에 있으며 상기 다른 영역과 접촉한다.
예 13은 예 12의 발명 대상을 포함하고, 상기 반도체 기판은 핀을 포함하고, 상기 표면은 상기 핀의 상부를 포함하고, 상기 기판의 다른 영역은 상기 핀에 인접한 영역이다.
예 14는 이전의 예들 중 어느 하나의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택 중 하나는 다른 것보다 길다.
예 15는 예 1-13 중 어느 하나의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택은 동일한 높이이다.
예 16은 예 1의 발명 대상을 포함하고, 상기 금속은 상기 확산 상에 부분적으로 랜딩한다.
예 17은 예 16의 발명 대상을 포함하고, 상기 금속의 랜딩되지 않은 부분과 접촉하는 수직 유전체 스페이서는 랜딩된 부분과 접촉하는 수직 유전체 스페이서보다 길다.
예 18은 예 16 또는 17의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택은 동일한 길이를 갖는다.
예 19는 예 16 또는 17의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택 중 하나는 다른 것보다 길다.
예 20은 예 1의 발명 대상을 포함하고, 상기 금속은 상기 확산 상에 완전히 랜딩한다.
예 21은 예 20의 발명 대상을 포함하고, 상기 확산이 불균일한 높이를 갖기 때문에 상기 수직 유전체 스페이서들 중 하나는 다른 것보다 길다.
예 22는 예 20 또는 21의 발명 대상을 포함하고, 상기 확산이 기울어져 있기 때문에 상기 수직 유전체 스페이서들 중 하나는 다른 것보다 길다.
예 23은 예 20-22 중 어느 하나의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택은 동일한 길이를 갖는다.
예 24는 예 20-22 중 어느 하나의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택은 상기 제2 트렌치 기반 도전성 콘택과 상이한 길이를 갖는다.
예 25는 예 1-24 중 어느 하나의 비트셀들의 어레이를 포함하는 메모리 디바이스를 포함한다.
예 26은 예 25의 상기 메모리 디바이스를 포함하는 집적 회로를 포함한다. 일부 그러한 예시적인 경우에, 상기 집적 회로는 프로세서 또는 통신 칩일 수 있다.
예 27은 예 24-26 중 어느 하나의 발명 대상을 포함하는 저장 시스템을 포함하고, 저장 시스템은, 상기 어레이의 열을 선택하기 위한 열 선택 회로; 상기 어레이의 행을 선택하기 위한 행 선택 회로; 및 판독 동안에 비트셀 상태를 감지하기 위한 감지 증폭기 회로 중 적어도 하나를 더 포함한다.
예 28은 메모리 디바이스를 포함하고, 이것은 반도체 기판 상에 형성된 비트셀들의 어레이 - 각각의 비트셀은, 상기 기판의 표면; 상기 반도체 기판의 표면 상에 또는 내에 있는 확산 영역; 제1 수직 유전체 스페이서 및 제2 수직 유전체 스페이서 - 상기 스페이서들 중 적어도 하나는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉함 -; 상기 제1 수직 유전체 스페이서와 상기 제2 수직 유전체 스페이서 사이에서 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서와 접촉하여 퇴적된 금속 - 상기 금속은 또한 상기 확산 영역과 적어도 부분적으로 접촉함 -; 상기 확산 영역과 접촉하지 않지만, 상기 제1 수직 유전체 스페이서 및 상기 금속과 함께 안티퓨즈 요소를 형성하는 제1 트렌치 기반 도전성 콘택; 상기 확산 영역과 접촉하며, 상기 확산 영역 및 상기 금속과 함께 셀렉터 요소를 형성하는 제2 트렌치 기반 도전성 콘택; 및 상기 기판 위에 있으며, 상기 제1 수직 유전체 스페이서, 상기 제2 수직 유전체 스페이서, 상기 금속, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택이 내부에 존재하는 절연체 재료 층을 포함함 -; 상기 어레이의 열을 선택하기 위한 열 선택 회로; 및 상기 어레이의 행을 선택하기 위한 행 선택 회로를 포함한다.
예 29는 예 28의 발명 대상을 포함하고, 상기 반도체 기판은 핀을 포함하고, 상기 표면은 상기 핀의 상부 부분을 포함한다.
예 30은 예 28 또는 29의 발명 대상을 포함하고, 상기 비트셀들 중 적어도 일부 비트셀의 상기 금속은 그 비트셀의 대응하는 확산 상에 부분적으로 랜딩한다.
예 31은 예 30의 발명 대상을 포함하고, 상기 적어도 일부 비트셀에 대해, 상기 금속의 랜딩되지 않은 부분과 접촉하는 수직 유전체 스페이서는 랜딩된 부분과 접촉하는 수직 유전체 스페이서보다 길다.
예 32는 예 30 또는 31의 발명 대상을 포함하고, 상기 적어도 일부 비트셀에 대해, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택은 동일한 길이를 갖는다.
예 33은 예 30 또는 31의 발명 대상을 포함하고, 상기 적어도 일부 비트셀에 대해, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택 중 하나는 다른 것보다 길다.
예 34는 예 28 또는 29의 발명 대상을 포함하고, 상기 비트셀들 중 적어도 일부 비트셀의 상기 금속은 그 비트셀의 대응하는 확산 상에 완전히 랜딩한다.
예 35는 예 34의 발명 대상을 포함하고, 상기 적어도 일부 비트셀에 대해, 상기 확산이 불균일한 높이를 갖기 때문에 상기 수직 유전체 스페이서들 중 하나는 다른 것보다 길다.
예 36은 예 34 또는 35의 발명 대상을 포함하고, 상기 적어도 일부 비트셀에 대해, 상기 확산이 기울어져 있기 때문에 상기 수직 유전체 스페이서들 중 하나는 다른 것보다 길다.
예 37은 예 34-36 중 어느 하나의 발명 대상을 포함하고, 상기 적어도 일부 비트셀에 대해, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택은 동일한 길이를 갖는다.
예 38은 예 34-36 중 어느 하나의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택은 상기 제2 트렌치 기반 도전성 콘택과 상이한 길이를 갖는다.
예 39는 비트셀을 제조하기 위한 방법을 포함하고, 이 방법은, 표면을 갖는 반도체 기판을 제공하는 단계; 상기 반도체 기판의 표면 상에 또는 내에 확산 영역을 제공하는 단계; 제1 수직 유전체 스페이서 및 제2 수직 유전체 스페이서를 제공하는 단계 - 상기 스페이서들 중 적어도 하나는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉함 -; 상기 제1 수직 유전체 스페이서와 상기 제2 수직 유전체 스페이서 사이에서 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서와 접촉하여 금속을 퇴적하는 단계 - 상기 금속은 또한 상기 확산 영역과 적어도 부분적으로 접촉함 -; 상기 확산 영역과 접촉하지 않지만, 상기 제1 수직 유전체 스페이서 및 상기 금속과 함께 안티퓨즈 요소를 형성하는 제1 트렌치 기반 도전성 콘택을 제공하는 단계; 및 상기 확산 영역과 접촉하며, 상기 확산 영역 및 상기 금속과 함께 셀렉터 요소를 형성하는 제2 트렌치 기반 도전성 콘택을 제공하는 단계를 포함한다.
예 40은 예 39의 발명 대상을 포함하고, 상기 기판 위에 절연체 재료 층을 제공하는 단계를 더 포함하고, 상기 제1 수직 유전체 스페이서, 상기 제2 수직 유전체 스페이서, 상기 금속, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택이 상기 절연체 재료 층 안에 존재한다.
예 41은 예 39 또는 40의 발명 대상을 포함하고, 상기 반도체 기판은 핀을 포함하고, 상기 표면은 상기 핀의 상부 부분을 포함한다.
예 42는 예 39-41 중 어느 하나의 발명 대상을 포함하고, 불균일한 높이를 갖도록 상기 표면을 제공하는 단계를 더 포함한다.
예 43은 예 39-42 중 어느 하나의 발명 대상을 포함하고, 상기 표면은 기울어져 있다.
예 44는 예 39-43 중 어느 하나의 발명 대상을 포함하고, 상기 확산 영역은 대응하는 표면에 대한 그것의 관계를 고려하여 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖는다.
예 45는 예 39-44 중 어느 하나의 발명 대상을 포함하고, 상기 금속은 상기 확산 상에 부분적으로 랜딩한다.
예 46은 예 45의 발명 대상을 포함하고, 상기 금속의 랜딩되지 않은 부분과 접촉하는 수직 유전체 스페이서는 랜딩된 부분과 접촉하는 수직 유전체 스페이서보다 길다.
예 47은 예 45 또는 46의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택은 동일한 길이를 갖는다.
예 48는 예 45 또는 46의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택 중 하나는 다른 것보다 길다.
예 49는 예 39-44 중 어느 하나의 발명 대상을 포함하고, 상기 금속은 상기 확산 상에 완전히 랜딩한다.
예 50은 예 49의 발명 대상을 포함하고, 상기 확산이 불균일한 높이를 갖기 때문에 상기 수직 유전체 스페이서들 중 하나는 다른 것보다 길다.
예 51은 예 49 또는 50의 발명 대상을 포함하고, 상기 확산이 기울어져 있기 때문에 상기 수직 유전체 스페이서들 중 하나는 다른 것보다 길다.
예 52는 예 49-51 중 어느 하나의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택은 동일한 길이를 갖는다.
예 53은 예 49-51 중 어느 하나의 발명 대상을 포함하고, 상기 제1 트렌치 기반 도전성 콘택은 상기 제2 트렌치 기반 도전성 콘택과 상이한 길이를 갖는다.
예 54는 예 39의 발명 대상을 포함하고, 상기 금속은 상기 확산 상에 부분적으로 랜딩하고, 상기 금속의 랜딩되지 않은 부분과 접촉하는 수직 유전체 스페이서는 랜딩된 부분과 접촉하는 수직 유전체 스페이서보다 길다.
예 55는 예 39의 발명 대상을 포함하고, 상기 금속은 상기 확산 상에 완전히 랜딩하고, 상기 확산이 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖기 때문에, 상기 수직 유전체 스페이서들 중 하나는 다른 것보다 길고/길거나, 상기 제1 트렌치 기반 도전성 콘택은 상기 제2 트렌치 기반 도전성 콘택과 상이한 길이를 갖는다.
본 개시내용의 실시예들에 대한 앞의 설명은 예시와 설명을 목적으로 제시되었다. 그것은 총망라하거나 본 개시내용을 개시된 바로 그 형태들로 제한하려는 것은 아니다. 이 개시내용을 고려하여 많은 수정들 및 변형들이 가능하다. 본 개시내용의 범위는 이 상세한 설명에 의해 제한되지 않고, 오히려 여기에 첨부된 청구항들에 의해 제한될 것을 의도한다.
Claims (25)
- 메모리 디바이스 비트셀로서,
표면을 갖는 반도체 기판;
상기 반도체 기판의 표면 상에 또는 내에 있는 확산 영역;
제1 수직 유전체 스페이서 및 제2 수직 유전체 스페이서 - 상기 스페이서들 중 적어도 하나는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉함 -;
상기 제1 수직 유전체 스페이서와 상기 제2 수직 유전체 스페이서 사이에서 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서와 접촉하여 퇴적된 금속 - 상기 금속은 또한 상기 확산 영역과 적어도 부분적으로 접촉함 -;
상기 확산 영역과 접촉하지 않지만, 상기 제1 수직 유전체 스페이서 및 상기 금속과 함께 안티퓨즈 요소를 형성하는 제1 트렌치 기반 도전성 콘택; 및
상기 확산 영역과 접촉하며, 상기 확산 영역 및 상기 금속과 함께 셀렉터 요소를 형성하는 제2 트렌치 기반 도전성 콘택
을 포함하는 메모리 디바이스 비트셀. - 제1항에 있어서,
상기 기판 위에 있으며, 상기 제1 수직 유전체 스페이서, 상기 제2 수직 유전체 스페이서, 상기 금속, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택이 내부에 존재하는 절연체 재료 층을 더 포함하는 메모리 디바이스 비트셀. - 제1항에 있어서,
상기 반도체 기판은 핀(fin)을 포함하고, 상기 표면은 상기 핀의 상부를 포함하는 메모리 디바이스 비트셀. - 제1항에 있어서,
상기 확산 영역은 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖는 메모리 디바이스 비트셀. - 제1항에 있어서,
상기 확산 영역은 N-웰을 포함하는 메모리 디바이스 비트셀. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서 양쪽 모두는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉하는 메모리 디바이스 비트셀. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서 중 하나는 다른 하나보다 긴 메모리 디바이스 비트셀. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서 중 하나의 스페이서만이 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉하고, 다른 스페이서는 상기 기판의 다른 영역 위에 있으며 상기 다른 영역과 접촉하는 메모리 디바이스 비트셀. - 제8항에 있어서,
상기 반도체 기판은 핀을 포함하고, 상기 표면은 상기 핀의 상부를 포함하고, 상기 기판의 다른 영역은 상기 핀에 인접한 영역인 메모리 디바이스 비트셀. - 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택 중 하나는 다른 하나보다 긴 메모리 디바이스 비트셀. - 제1항에 있어서,
상기 금속은 상기 확산 상에 부분적으로 랜딩(land)하는 메모리 디바이스 비트셀. - 제11항에 있어서,
상기 금속의 랜딩되지 않은 부분과 접촉하는 수직 유전체 스페이서는 랜딩된 부분과 접촉하는 수직 유전체 스페이서보다 긴 메모리 디바이스 비트셀. - 제11항에 있어서,
상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택 중 하나는 다른 하나보다 긴 메모리 디바이스 비트셀. - 제1항에 있어서,
상기 금속은 상기 확산 상에 완전히 랜딩하는 메모리 디바이스 비트셀. - 제14항에 있어서,
상기 확산이 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖기 때문에, 상기 수직 유전체 스페이서들 중 하나는 다른 하나보다 긴 메모리 디바이스 비트셀. - 제14항에 있어서,
상기 제1 트렌치 기반 도전성 콘택은 상기 제2 트렌치 기반 도전성 콘택과 상이한 길이를 갖는 메모리 디바이스 비트셀. - 제1항 내지 제5항 및 제11항 내지 제16항 중 어느 한 항의 비트셀들의 어레이를 포함하는 메모리 디바이스.
- 제17항의 메모리 디바이스를 포함하는 집적 회로로서,
프로세서 또는 통신 칩인 집적 회로. - 메모리 디바이스로서,
반도체 기판 상에 형성된 비트셀들의 어레이 - 각각의 비트셀은,
상기 기판의 표면;
상기 반도체 기판의 표면 상에 또는 내에 있는 확산 영역;
제1 수직 유전체 스페이서 및 제2 수직 유전체 스페이서 - 상기 스페이서들 중 적어도 하나는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉함 -;
상기 제1 수직 유전체 스페이서와 상기 제2 수직 유전체 스페이서 사이에서 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서와 접촉하여 퇴적된 금속 - 상기 금속은 또한 상기 확산 영역과 적어도 부분적으로 접촉함 -;
상기 확산 영역과 접촉하지 않지만, 상기 제1 수직 유전체 스페이서 및 상기 금속과 함께 안티퓨즈 요소를 형성하는 제1 트렌치 기반 도전성 콘택;
상기 확산 영역과 접촉하며, 상기 확산 영역 및 상기 금속과 함께 셀렉터 요소를 형성하는 제2 트렌치 기반 도전성 콘택; 및
상기 기판 위에 있으며, 상기 제1 수직 유전체 스페이서, 상기 제2 수직 유전체 스페이서, 상기 금속, 상기 제1 트렌치 기반 도전성 콘택 및 상기 제2 트렌치 기반 도전성 콘택이 내부에 존재하는 절연체 재료 층
을 포함하고,
상기 반도체 기판은 핀을 포함하고, 상기 표면은 상기 핀의 상부 부분을 포함함 -;
상기 어레이의 열을 선택하기 위한 열 선택 회로; 및
상기 어레이의 행을 선택하기 위한 행 선택 회로
를 포함하는 메모리 디바이스. - 제19항에 있어서,
상기 비트셀들 중 적어도 일부 비트셀의 상기 금속은 그 비트셀의 대응하는 확산 상에 부분적으로 랜딩하고, 상기 적어도 일부 비트셀에 대해, 상기 금속의 랜딩되지 않은 부분과 접촉하는 수직 유전체 스페이서는 랜딩된 부분과 접촉하는 수직 유전체 스페이서보다 긴 메모리 디바이스. - 제19항에 있어서,
상기 비트셀들 중 적어도 일부 비트셀의 상기 금속은 그 비트셀의 대응하는 확산 상에 완전히 랜딩하고, 상기 적어도 일부 비트셀에 대해, 상기 확산이 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖기 때문에, 상기 수직 유전체 스페이서들 중 하나는 다른 하나보다 길고/길거나, 상기 제1 트렌치 기반 도전성 콘택은 상기 제2 트렌치 기반 도전성 콘택과 상이한 길이를 갖는 메모리 디바이스. - 비트셀을 제조하기 위한 방법으로서,
표면을 갖는 반도체 기판을 제공하는 단계 - 상기 반도체 기판은 핀을 포함하고, 상기 표면은 상기 핀의 상부 부분을 포함함 -;
상기 반도체 기판의 표면 상에 또는 내에 확산 영역을 제공하는 단계;
제1 수직 유전체 스페이서 및 제2 수직 유전체 스페이서를 제공하는 단계 - 상기 스페이서들 중 적어도 하나는 상기 확산 영역 위에 있으며 상기 확산 영역과 접촉함 -;
상기 제1 수직 유전체 스페이서와 상기 제2 수직 유전체 스페이서 사이에서 상기 제1 수직 유전체 스페이서 및 상기 제2 수직 유전체 스페이서와 접촉하여 금속을 퇴적하는 단계 - 상기 금속은 또한 상기 확산 영역과 적어도 부분적으로 접촉함 -;
상기 확산 영역과 접촉하지 않지만, 상기 제1 수직 유전체 스페이서 및 상기 금속과 함께 안티퓨즈 요소를 형성하는 제1 트렌치 기반 도전성 콘택을 제공하는 단계; 및
상기 확산 영역과 접촉하며, 상기 확산 영역 및 상기 금속과 함께 셀렉터 요소를 형성하는 제2 트렌치 기반 도전성 콘택을 제공하는 단계
를 포함하는 방법. - 제22항에 있어서,
상기 확산 영역은 대응하는 표면에 대한 관계를 고려하여 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖는 방법. - 제22항 또는 제23항에 있어서,
상기 금속은 상기 확산 상에 부분적으로 랜딩하고, 상기 금속의 랜딩되지 않은 부분과 접촉하는 수직 유전체 스페이서는 랜딩된 부분과 접촉하는 수직 유전체 스페이서보다 긴 방법. - 제22항 또는 제23항에 있어서,
상기 금속은 상기 확산 상에 완전히 랜딩하고, 상기 확산이 기울어져 있거나, 그렇지 않으면 불균일한 높이를 갖기 때문에, 상기 수직 유전체 스페이서들 중 하나는 다른 하나보다 길고/길거나, 상기 제1 트렌치 기반 도전성 콘택은 상기 제2 트렌치 기반 도전성 콘택과 상이한 길이를 갖는 방법.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/US2014/031592 WO2015147782A1 (en) | 2014-03-24 | 2014-03-24 | Antifuse element using spacer breakdown |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160136275A true KR20160136275A (ko) | 2016-11-29 |
| KR102204054B1 KR102204054B1 (ko) | 2021-01-18 |
Family
ID=54196108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167020039A KR102204054B1 (ko) | 2014-03-24 | 2014-03-24 | 스페이서 브레이크다운을 이용한 안티퓨즈 요소 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9929090B2 (ko) |
| EP (1) | EP3123509B1 (ko) |
| KR (1) | KR102204054B1 (ko) |
| CN (2) | CN109326581B (ko) |
| TW (1) | TWI562283B (ko) |
| WO (1) | WO2015147782A1 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015147782A1 (en) | 2014-03-24 | 2015-10-01 | Intel Corporation | Antifuse element using spacer breakdown |
| JP6316725B2 (ja) * | 2014-10-03 | 2018-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9929091B2 (en) * | 2016-08-25 | 2018-03-27 | International Business Machines Corporation | Vertical fuse structures |
| FR3058567B1 (fr) * | 2016-11-08 | 2019-01-25 | Stmicroelectronics (Rousset) Sas | Circuit integre comportant une structure antifusible, et procede de realisation |
| US10269444B2 (en) * | 2016-12-21 | 2019-04-23 | Sandisk Technologies Llc | Memory with bit line short circuit detection and masking of groups of bad bit lines |
| CN109585450B (zh) * | 2017-09-28 | 2020-11-03 | 中芯国际集成电路制造(上海)有限公司 | 存储器及其形成方法 |
| US10290327B2 (en) * | 2017-10-13 | 2019-05-14 | Nantero, Inc. | Devices and methods for accessing resistive change elements in resistive change element arrays |
| US20190229734A1 (en) * | 2018-01-24 | 2019-07-25 | Microsemi Soc Corp. | Vertical resistor buffered multiplexer buskeeper |
| US10714180B2 (en) | 2018-02-01 | 2020-07-14 | Microsemi Soc Corp. | Hybrid configuration memory cell |
| US11276697B2 (en) * | 2018-04-02 | 2022-03-15 | Intel Corporation | Floating body metal-oxide-semiconductor field-effect-transistors (MOSFET) as antifuse elements |
| US11239149B2 (en) * | 2018-04-02 | 2022-02-01 | Intel Corporation | Metal interconnect fuse memory arrays |
| US10910369B2 (en) * | 2019-03-12 | 2021-02-02 | International Business Machines Corporation | On-chip security circuit |
| CN113496989B (zh) | 2020-04-08 | 2024-02-09 | 长鑫存储技术有限公司 | 反熔丝单元及反熔丝阵列 |
| CN113496987B (zh) * | 2020-04-08 | 2024-03-29 | 长鑫存储技术有限公司 | 反熔丝器件及反熔丝单元 |
| DE112021007228T5 (de) | 2021-03-08 | 2024-01-11 | Microchip Technology Incorporated | Selektiv kreuzgekoppelte wechselrichter und zugehörige vorrichtungen, systeme und verfahren |
| CN115623778A (zh) * | 2021-07-14 | 2023-01-17 | 联华电子股份有限公司 | 一次性可编程存储单元及其制造方法 |
| US20230064518A1 (en) * | 2021-08-30 | 2023-03-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel metal fuse structure by via landing |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100019249A1 (en) * | 2008-07-24 | 2010-01-28 | Micron Technology, Inc. | JFET Devices with Increased Barrier Height and Methods of Making Same |
| KR20110098803A (ko) * | 2008-12-11 | 2011-09-01 | 마이크론 테크놀로지, 인크. | Ｊｆｅｔ 디바이스 구조를 갖는 저전력 메모리 디바이스 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4442507A (en) * | 1981-02-23 | 1984-04-10 | Burroughs Corporation | Electrically programmable read-only memory stacked above a semiconductor substrate |
| US4881114A (en) * | 1986-05-16 | 1989-11-14 | Actel Corporation | Selectively formable vertical diode circuit element |
| US5298784A (en) * | 1992-03-27 | 1994-03-29 | International Business Machines Corporation | Electrically programmable antifuse using metal penetration of a junction |
| JPH07321287A (ja) | 1994-05-20 | 1995-12-08 | Texas Instr Inc <Ti> | ユーザプログラマブル集積電子回路内に使用されるアンチヒューズ及びその製造方法 |
| KR100937647B1 (ko) | 2002-12-30 | 2010-01-19 | 동부일렉트로닉스 주식회사 | 프로그램이 가능한 커패시터 및 이의 제조 방법 |
| US7511352B2 (en) | 2003-05-19 | 2009-03-31 | Sandisk 3D Llc | Rail Schottky device and method of making |
| US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| EP1743380B1 (en) * | 2004-05-06 | 2016-12-28 | Sidense Corp. | Split-channel antifuse array architecture |
| US8735297B2 (en) * | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| US7795094B2 (en) * | 2004-09-02 | 2010-09-14 | Micron Technology, Inc. | Recessed gate dielectric antifuse |
| CN101180684B (zh) * | 2005-05-24 | 2011-03-30 | Nxp股份有限公司 | 反熔丝存储装置 |
| KR100791071B1 (ko) * | 2006-07-04 | 2008-01-02 | 삼성전자주식회사 | 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법 |
| US20080211540A1 (en) | 2007-02-28 | 2008-09-04 | Shinobu Fujita | Programmable anti-fuse based on, e.g., zncds memory devices for fpga and other applications |
| TW200910470A (en) * | 2007-05-03 | 2009-03-01 | Dsm Solutions Inc | Enhanced hole mobility p-type JFET and fabrication method therefor |
| US8035139B2 (en) * | 2007-09-02 | 2011-10-11 | Suvolta, Inc. | Dynamic random access memory having junction field effect transistor cell access device |
| JP2009283685A (ja) * | 2008-05-22 | 2009-12-03 | Panasonic Corp | 半導体装置およびその製造方法 |
| US8067815B2 (en) * | 2008-12-11 | 2011-11-29 | Macronix International Co., Lt.d. | Aluminum copper oxide based memory devices and methods for manufacture |
| US8395923B2 (en) * | 2008-12-30 | 2013-03-12 | Intel Corporation | Antifuse programmable memory array |
| US8830720B2 (en) * | 2010-08-20 | 2014-09-09 | Shine C. Chung | Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices |
| US8644049B2 (en) | 2010-08-20 | 2014-02-04 | Shine C. Chung | Circuit and system of using polysilicon diode as program selector for one-time programmable devices |
| US9431127B2 (en) * | 2010-08-20 | 2016-08-30 | Shine C. Chung | Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices |
| KR101088954B1 (ko) * | 2011-08-26 | 2011-12-01 | 권의필 | 프로그램이 가능한 비휘발성 메모리 |
| US9502424B2 (en) * | 2012-06-29 | 2016-11-22 | Qualcomm Incorporated | Integrated circuit device featuring an antifuse and method of making same |
| WO2015147782A1 (en) | 2014-03-24 | 2015-10-01 | Intel Corporation | Antifuse element using spacer breakdown |
-
2014
- 2014-03-24 WO PCT/US2014/031592 patent/WO2015147782A1/en active Application Filing
- 2014-03-24 US US15/117,621 patent/US9929090B2/en active Active
- 2014-03-24 EP EP14887643.6A patent/EP3123509B1/en active Active
- 2014-03-24 CN CN201811093402.5A patent/CN109326581B/zh active Active
- 2014-03-24 CN CN201480076293.XA patent/CN106030793B/zh active Active
- 2014-03-24 KR KR1020167020039A patent/KR102204054B1/ko active IP Right Grant
-
2015
- 2015-02-09 TW TW104104228A patent/TWI562283B/zh active
-
2018
- 2018-03-26 US US15/935,838 patent/US10847456B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100019249A1 (en) * | 2008-07-24 | 2010-01-28 | Micron Technology, Inc. | JFET Devices with Increased Barrier Height and Methods of Making Same |
| KR20110098803A (ko) * | 2008-12-11 | 2011-09-01 | 마이크론 테크놀로지, 인크. | Ｊｆｅｔ 디바이스 구조를 갖는 저전력 메모리 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3123509A1 (en) | 2017-02-01 |
| TW201601252A (zh) | 2016-01-01 |
| US20160351498A1 (en) | 2016-12-01 |
| EP3123509A4 (en) | 2017-11-22 |
| CN109326581B (zh) | 2023-01-10 |
| WO2015147782A1 (en) | 2015-10-01 |
| CN109326581A (zh) | 2019-02-12 |
| US9929090B2 (en) | 2018-03-27 |
| TWI562283B (en) | 2016-12-11 |
| EP3123509B1 (en) | 2021-06-23 |
| CN106030793B (zh) | 2018-10-26 |
| US20180218977A1 (en) | 2018-08-02 |
| KR102204054B1 (ko) | 2021-01-18 |
| US10847456B2 (en) | 2020-11-24 |
| CN106030793A (zh) | 2016-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10847456B2 (en) | Antifuse element using spacer breakdown | |
| EP2930750B1 (en) | Antifuse otp memory cell with performance improvement, and operating method of a memory | |
| US9601499B2 (en) | One-time programmable memory cell capable of reducing leakage current and preventing slow bit response, and method for programming a memory array comprising the same | |
| US8305790B2 (en) | Electrical anti-fuse and related applications | |
| US20170140820A1 (en) | Rram cell with pmos access transistor | |
| US10163920B2 (en) | Memory device and memory cell | |
| JP5893662B2 (ja) | 不揮発性メモリセル構造及びこれをプログラミングし読み出す方法 | |
| US20150194433A1 (en) | Gate substantial contact based one-time programmable device | |
| KR102178025B1 (ko) | 감소된 레이아웃 면적을 갖는 otp 셀 | |
| CN108336058B (zh) | 半导体存储器装置 | |
| US7872898B2 (en) | One time programmable read only memory and programming method thereof | |
| TW201515156A (zh) | 可程式化記憶體 | |
| US10038000B2 (en) | Memory cell and fabricating method thereof | |
| US10270451B2 (en) | Low leakage ReRAM FPGA configuration cell | |
| US9142316B2 (en) | Embedded selector-less one-time programmable non-volatile memory | |
| US10008508B2 (en) | One time programmable (OTP) cell having improved programming reliability | |
| EP3196936B1 (en) | One time programmable memory cell capable of reducing current leakage | |
| KR102439623B1 (ko) | 안티퓨즈 프로그래밍 전압의 제어된 수정을 위한 방법, 안티퓨즈 회로, 및 컴퓨팅 시스템 | |
| TWI709226B (zh) | 非揮發性記憶體及其製造方法 | |
| US9406397B1 (en) | Anti-fuse non-volatile semiconductor memory | |
| KR102682003B1 (ko) | 반도체 메모리 장치 | |
| KR20150119819A (ko) | 단순하고 무료인 mtp 구조 | |
| CN114695361A (zh) | 一种反熔丝存储单元及其写入方法和读取方法、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |