KR20160132917A - 발광 장치 - Google Patents

발광 장치 Download PDF

Info

Publication number
KR20160132917A
KR20160132917A KR1020167027921A KR20167027921A KR20160132917A KR 20160132917 A KR20160132917 A KR 20160132917A KR 1020167027921 A KR1020167027921 A KR 1020167027921A KR 20167027921 A KR20167027921 A KR 20167027921A KR 20160132917 A KR20160132917 A KR 20160132917A
Authority
KR
South Korea
Prior art keywords
electrode pad
light emitting
type
side electrode
width
Prior art date
Application number
KR1020167027921A
Other languages
English (en)
Other versions
KR102348352B1 (ko
Inventor
노리오 우메츠
다카시 마츠무라
Original Assignee
데쿠세리아루즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데쿠세리아루즈 가부시키가이샤 filed Critical 데쿠세리아루즈 가부시키가이샤
Publication of KR20160132917A publication Critical patent/KR20160132917A/ko
Application granted granted Critical
Publication of KR102348352B1 publication Critical patent/KR102348352B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Abstract

발광 소자(10)가, 기판(20) 상에 형성된 n형측, p형측 전극 패드(21, 22)에 이방성 도전 접착 페이스트(30)를 사용하여 범프리스로 플립 칩 실장해야 하는 발광 장치(100)에 있어서, 단락의 억제와 방열 효율의 향상이라는 두 가지 과제를 동시에 해결할 수 있게 한다. 발광 소자(10)가, 기판(20) 상에 형성된 n형측, p형측 전극 패드(21, 22)에 이방성 도전 접착 페이스트(30)를 사용하여 범프리스로 플립 칩 실장된 발광 장치(100)에 있어서, n형측, p형측 전극 패드(21, 22)의 폭을 발광 소자(10)의 폭과 동등 또는 그것보다도 좁게 한다.

Description

발광 장치{LIGHT-EMITTING DEVICE}
본 발명은 발광 다이오드(LED) 칩 등의 발광 소자가 이방성 도전 접착 페이스트에 의해 기판에 플립 칩 실장된 발광 장치에 관한 것이다.
발광 다이오드(LED) 칩 등의 발광 소자를 기판에 실장할 경우, Au 와이어 본딩 공법에 비해, 광 취출 효율이나 방열 특성의 향상을 기대할 수 있는 플립 칩 공법이 널리 적용되게 되었다(특허문헌 1). 그런데, LED 칩 등의 발광 소자는 통상 대구경의 반도체 웨이퍼에 다수의 발광 소자를 만들어 넣은 후에 다이싱 공정에서 절단되어, 발광 소자인 반도체 칩이 되고 있으며, 도전 입자를 함유하는 이방성 도전 접착제가 반도체 칩의 측면에 부착되면, 도전 입자가 다수 모인 덩어리에 의해, 반도체층과 전극이 전기적으로 접속되어, 단락 불량이 발생한다는 문제가 있었다.
이로 인해, 발광 소자 또는 기판에 범프를 형성해 두고, 플립 칩 실장을 함으로써, 단락의 발생을 방지하고 있었다. 구체적으로는, 도 3a(발광 장치의 평면도), 도 3b(도 3a의 A 방향에서 본 발광 장치의 측면도)에 도시하는 바와 같이, 발광 장치(110)의 칩 본체(131)의 이면의 n형측 소자 전극(111)과 p형측 소자 전극(112)을 각각, 금 범프 Bp가 형성된 기판(120) 표면의 n형측 전극 패드(121)와 p형측 전극 패드(122)에, 이방성 도전 접착 페이스트(130)를 통하여 열 압착함으로써 플립 칩 실장을 행하고 있다. 이 경우, n형측 전극 패드(121)의 폭 L1과 p형측 전극 패드(122)의 폭 L2는, 도통 신뢰성을 확보하기 위해, 칩 본체(131)의 폭 L0보다 크게 구성하고, 게다가, 비어져 나온 부분의 폭 L1a, L2a, L1b, L2b를 30㎛ 이상 50㎛ 이하 정도로 하는 것이 일반적이다.
일본 특허 공개 제2007-123613호 공보
그러나, 도 3a와 같이 범프를 사용하여 구성한 발광 장치의 경우, 단락을 억제할 수 있지만, 금 범프 형성 비용이 매우 높고, 또한 광과 열을 발하는 발광 소자의 발광층과 기판의 거리가 이격되기 때문에, 방열 특성이 저하(환언하면, 열저항이 증대)된다는 문제가 있었다. 이로 인해, 발광 장치를 범프리스(bumpless) 구조로 하는 것도 생각할 수 있는데, 금 범프 형성 비용이 불필요하게 된다는 이점과 방열 특성이 향상된다는 이점이 있지만, 종전대로 단락이 발생하는 것이 염려된다. 이와 같이, 단락의 억제와 방열 특성의 향상이라는 두 가지 과제를 동시에 해결한, 범프리스 구조의 발광 장치가 요구되고 있는 것이 현 상황이다.
본 발명의 목적은 종래 기술의 문제점을 해결하고자 하는 것이며, 발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장되어야 하는 발광 장치에 있어서, 단락의 억제와 방열 특성의 향상이라는 두 가지 과제를 동시에 해결할 수 있도록 하는 것이다.
본 발명자들은, 발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 발광 장치에 있어서, 기판 상의 전극 패드의 폭을 발광 소자의 폭과 동등 또는 그것보다도 좁게 함으로써, 기판 상의 전극 패드와 발광 소자와의 사이로부터 비어져 나온 이방성 도전 접착 페이스트가, 전극 패드와 발광 소자와의 간극보다도 넓은 발광 소자와 기판 표면과의 간극에 유지되므로, P층과 N층의 사이를 단락해 버리는 것을 방지할 수 있고, 게다가 범프리스로 플립 칩 실장된 것이기 때문에 제조 비용을 압축할 수 있으며, 또한 방열 특성을 향상(열저항을 저감)시킬 수 있음을 알아내어, 본 발명을 완성시키기에 이르렀다.
즉, 본 발명은 반도체의 칩 본체를 갖는 발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 발광 장치이며, 전극 패드의 폭이 상기 칩 본체의 폭과 동등 또는 그것보다도 좁은 것을 특징으로 하는 발광 장치이다.
또한, 본 발명은 발광 장치이며, 상기 칩 본체가 발광 다이오드 칩인 발광 장치이다.
또한, 본 발명은 발광 장치이며, 상기 칩 본체의 폭을 100이라 했을 경우에, 상기 전극 패드의 폭이 80％ 이상 100％ 이하인 발광 장치이다.
또한, 본 발명은 발광 장치이며, 상기 전극 패드의 폭 방향의 에지와 상기 칩 본체의 폭 방향의 에지와의 간격이 10㎛ 이상 40㎛ 이하인 발광 장치이다.
또한, 본 발명은 발광 소자와 탑재 장치의 사이에 도전 입자를 함유하는 이방성 도전 접착 페이스트가 배치되고, 상기 이방성 도전 접착 페이스트에 의해 상기 발광 소자가 상기 탑재 장치에 설치된 발광 장치이며, 상기 탑재 장치는 기판과, 상기 기판 상에 배치된 n형측 전극 패드와 p형측 전극 패드를 갖고, 상기 발광 소자는, 평면 형상이 사변형 형상인 칩 본체와, 상기 칩 본체에 설치된 p형측 소자 전극과 n형측 소자 전극을 갖고, 상기 칩 본체의 내부에는, p형 영역과 n형 영역이 설치되어, pn 접합이 형성되고, 상기 p형측 소자 전극은 상기 도전 입자를 통하여 상기 p형 영역에 전기적으로 접속되며, 상기 n형측 소자 전극은 상기 도전 입자를 통하여 상기 n형 영역에 전기적으로 접속되고, 상기 p형측 전극 패드의 표면과 상기 n형측 전극 패드의 표면은, 상기 기판 표면의 상방에 위치하고, 상기 p형측 전극 패드와 상기 n형측 전극 패드는 폭이 일정 값인 띠 형상으로 형성되고, 상기 p형측 전극 패드의 선단과 상기 n형측 전극 패드의 선단은 상기 칩 본체의 바로 아래인 직하 영역 내에 위치하고, 상기 p형측 전극 패드의 선단과는 반대측의 부분과, 상기 n형측 전극 패드의 선단과는 반대측의 부분은, 상기 직하 영역의 외측에 위치하고, 상기 p형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 p형측 전극 패드의 바로 위에 위치하는 제1 변의 길이 이하의 길이가 되고, 상기 n형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 n형측 전극 패드의 바로 위에 위치하는 제2 변의 길이 이하의 길이가 된 발광 장치이다.
또한, 본 발명은 발광 장치이며, 상기 p형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 p형측 전극 패드의 바로 위에 위치하는 제1 변의 길이보다도 짧게 되고, 상기 n형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 n형측 전극 패드의 바로 위에 위치하는 제2 변의 길이보다도 짧게 되고, 상기 직하 영역 내의 상기 p형측 전극 패드와 상기 n형측 전극 패드의 외측의 상기 발광 소자와 상기 기판과의 사이에는, 상기 발광 소자와 상기 p형측 전극 패드의 사이로부터 비어져 나온 상기 이방성 도전 접착 페이스트와, 상기 발광 소자와 상기 n형측 전극 패드의 사이로부터 비어져 나온 상기 이방성 도전 접착 페이스트가 배치된 발광 장치이다.
또한, 본 발명은 발광 장치이며, 상기 제1 변과 상기 제2 변은 동일한 길이로 평행하게 배치되고, 상기 제1 변의 양단은 상기 p형측 전극 패드의 바로 위의 외측에 위치하고, 상기 제2 변의 양단은 상기 n형측 전극 패드의 바로 위의 외측에 위치하도록 된 발광 장치이다.
발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 본 발명의 발광 장치에 의하면, 전극 패드의 폭이 발광 소자의 폭과 동등 또는 그것보다도 좁게 구성되어 있다. 이로 인해, 단락의 발생을 억제하고, 게다가 방열 특성의 향상(열저항의 저감)을 동시에 실현할 수 있다.
또한, 이방성 도전 접착 페이스트는 발광 소자의 측면에 부착되지 않으므로, 발광 소자의 측면으로부터 방사되는 광의 방출을 방해하지 않는다.
도 1a는 본 발명의 발광 장치의 평면도이다.
도 1b는 도 1a의 A 방향에서 본, 본 발명의 발광 장치의 측면도이다.
도 2a는 탑재 기판 상의 이방성 도전 접착 페이스트에 발광 소자를 배치한 상태를 설명하기 위한 부분 확대 단면도이다.
도 2b는 발광 소자를 가압하고 있을 때의 상태를 설명하기 위한 부분 확대 단면도이다.
도 2c는 p형측, n형측 소자 전극과, p형측, n형측 기판 전극이 도전 입자로 전기적으로 접속된 상태를 설명하기 위한 부분 확대 단면도이다.
도 2d는 종래 기술의 발광 장치의 소자 본체의 측면에 부착된 이방성 도전 접착 페이스트를 설명하기 위한 확대도이다.
도 3a는 종래의 발광 장치의 평면도이다.
도 3b는 도 3a의 A 방향에서 본 종래의 발광 장치의 측면도이다.
이하, 본 발명의 발광 장치를 도면을 참조하면서 상세하게 설명한다.
도 1a는, 본 발명의 발광 장치(100)의 평면도이며, 도 1b는, 도 1a의 A 방향에서 본, 본 발명의 발광 장치(100)의 측면도이다. 본 발명의 발광 장치(100)는, 발광 소자(10)가 기판(20) 상에 범프리스로 플립 칩 실장된 발광 장치이다. 상세하게는, 발광 소자(10)는 칩 본체(31)와, n형측 소자 전극(11)과, p형측 소자 전극(12)을 갖고, n형측 소자 전극(11)과 p형측 소자 전극(12)은 칩 본체(31) 상에 배치되어 있다.
기판(20) 상에는, n형측 전극 패드(21)와 p형측 전극 패드(22)가 배치되고, 기판(20)과, n형측 전극 패드(21)와, p형측 전극 패드(22)로 탑재 장치(18)가 형성되어 있다. n형측 소자 전극(11)과 p형측 소자 전극(12)은 각각 탑재 장치(18)의 n형측 전극 패드(21)와 p형측 전극 패드(22)에, 경화된 이방성 도전 접착 페이스트(30)를 통하여 이방성 도전 접속되어 있다.
그 발광 장치(100)의 제조 공정을 설명한다.
이방성 도전 접착 페이스트(30)에는 도전 입자(36)가 함유되어 있고, 미경화의 이방성 도전 접착 페이스트를 원액이라 부르면, 탑재 장치(18)의 표면 중, 탑재 장치(18)에 고정되는 발광 소자(10)의 바로 뒤에 위치하는 n형측 전극 패드(21) 상과 p형측 전극 패드(22) 상에, 원액을 배치한 후, 발광 소자(10)의 n형측 소자 전극(11)과 p형측 소자 전극(12)이 형성된 면을, 기판(20) 상에 배치된 원액과 대면시켜, 발광 소자(10)의 n형측 소자 전극(11)을 n형측 전극 패드(21) 상의 원액에 접촉시키고, p형측 소자 전극(12)을 p형측 전극 패드(22) 상의 원액에 접촉시킨다.
도 2a는 그 상태를 도시하고, 부호 28은 원액을 나타내고 있으며, 원액(28)의 접착 성분(29)에는 도전 입자(36)가 분산되어 있다. 기판(20)은 받침대(51) 상에 적재되어 있다.
여기서, 원액(28) 상에 발광 소자(10)를 얹었을 때에는, 칩 본체(31)의 저면과 기판(20)의 표면은 평행하게 되어 있는 것으로 하면, 도 2a 중의 부호 H1은, 기판(20)의 표면(39)으로부터 칩 본체(31)의 저면(38)까지의 거리인, 칩 본체(31)의 저면(38)의 높이를 나타내고 있다. 부호 Wa, Wb는 n형측 전극 패드(21)와 p형측 전극 패드(22)의, 칩 본체(31)의 테두리로부터의 기판(20)과 평행한 방향의 거리이다.
n형측 소자 전극(11)과 p형측 소자 전극(12)의 두께는 동등하고, 또한 n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께도 동등하게 되어 있으며, 이 칩 본체(31)의 저면(38)의 높이 H1은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께 P1과, n형측 또는 p형측 전극 패드(21, 22)와 n형 또는 p형측 소자 전극(11, 12) 사이에 끼인 원액(28)의 두께 Q1과, n형측 소자 전극(11)과 p형측 소자 전극(12)의 두께 E1을 합계한 값이다.
n형측 소자 전극(11)과 p형측 소자 전극(12)은, 칩 본체(31)의 표면에 형성된 도전성 박막을 에칭하여 형성되어 있으며, n형측 소자 전극(11)과 p형측 소자 전극(12)의 두께 E1은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께 P1보다도 얇게 되어 있어, 높이 방향의 거리 계산상 무시할 수 있는 것이라 하면, 탑재 장치(18)의 표면(39)으로부터 n형측 소자 전극(11) 또는 p형측 소자 전극(12)의 표면까지의 거리(H1-E1)는, 기판(20)의 표면(39)으로부터 칩 본체(31)의 저면(38)까지의 높이 H1과 같은 값이다.
또한, 발광 소자(10)의 n형측 소자 전극(11) 상과 p형측 소자 전극(12) 상에 원액(28)을 배치하여, n형측 소자 전극(11) 상의 원액(28)에 n형측 전극 패드(21)를 접촉시키고, p형측 소자 전극(12) 상의 원액(28)에 p형측 전극 패드(22)를 접촉시킬 수도 있다.
이어서, 발광 소자(10)와 기판(20)을 서로 가압한다. 여기에서는, 도 2b에 도시하는 바와 같이, 발광 소자(10)를, 가압 부재(52)에 의해 기판(20)에 가압하고 있으며, 그 때, n형측 소자 전극(11)과 n형측 전극 패드(21)의 사이와, p형측 소자 전극(12)과 p형측 전극 패드(22)의 사이로부터, 원액(28)이 압출되면서, n형측 소자 전극(11)과 p형측 소자 전극(12)은, 각각 n형측 전극 패드(21)와 p형측 전극 패드(22)에 가까워진다. 이때의 높이 H2는 발광 소자(10)를 얹었을 때의 높이 H1보다 낮아져, n형측 전극 패드(21)와 p형측 전극 패드(22) 상의 원액(28)의 두께 Q2는 원래의 두께 Q1보다도 감소한다.
그리고, 도 2c에 도시하는 바와 같이, n형측 소자 전극(11)은 도전 입자(36)를 통해서 n형측 전극 패드(21)에 접촉하고, p형측 소자 전극(12)은 도전 입자(36)를 통해서 p형측 전극 패드(22)에 접촉한다.
이때, 도전 입자(36)의 크기는 무시할 수 있을 만큼 작으므로, n형측 또는 p형측 소자 전극(11, 12)과 n형측 또는 p형측 전극 패드(21, 22)가 도전 입자(36)를 통하여 접속된 경우에는, 직접 접촉된 경우와 동일하여, 원액(28)의 두께 Q3은 제로라고 생각할 수 있다. n형측 또는 p형측 소자 전극(11, 12)의 두께 E1을 무시하면, 발광 소자(10)와 기판(20) 사이의 거리인 높이 H3은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 두께 P1이 된다.
원액(28)의 접착 성분(29)은 열경화 성분을 함유하고 있으며, n형측 소자 전극(11)과 p형측 소자 전극(12)이, 도전 입자(36)를 통해서 n형측 전극 패드(21)와 p형측 전극 패드(22)에 접촉된 상태에서, 발광 소자(10)와 기판(20)이 가열되어, 원액(28)이 승온하면, 경화된 이방성 도전 접착 페이스트(30)가 형성되고, 발광 소자(10)와 기판(20)이 서로 고정되어, 도전 입자(36)에 의해 n형측 또는 p형측 소자 전극(11, 12)과 n형측 또는 p형측 전극 패드(21, 22)가 각각 전기적으로 접속된 발광 장치(100)가 얻어진다.
칩 본체(31)는, 내부에 N형 반도체 영역과 P형 반도체 영역이 설치된 반도체 웨이퍼가 절단에 의해 복수개로 분할된 반도체 칩이며, 각 칩 본체(31)의 내부에는, N형 반도체 영역과, N형 반도체 영역과 접촉된 P형 반도체 영역이 각각 설치되어, pn 접합이 각각 형성되어 있다.
각 칩 본체(31) 상의 n형측 소자 전극(11)은 N형 반도체 영역에 전기적으로 접속되고, p형측 소자 전극(12)은 P형 반도체 영역에 전기적으로 접속되어 있으며, 이방성 도전 접착 페이스트(30)의 경화에 의해, n형측 소자 전극(11)은 도전 입자(36)를 통해서 n형측 전극 패드(21)에 전기적으로 접속되고, p형측 소자 전극(12)은 도전 입자(36)를 통해서 p형측 전극 패드(22)에 전기적으로 접속되어 있기 때문에, p형측 전극 패드(22)와 n형측 전극 패드(21)의 사이에 전압이 인가 되면, p형측 소자 전극(12)과 n형측 소자 전극(11)을 통하여, P형 반도체 영역과 N형 반도체 영역의 사이에 전압이 인가되어, pn 접합이 순바이어스 되어서 pn 접합에 전류가 흐르면, pn 접합 부근이 발광한다.
기판(20)은 예를 들어 판상의 수지이며, n형측 전극 패드(21)와 p형측 전극 패드(22)는, 기판(20)의 표면 상에 배치된 금속막 등의 도전성 막이며, n형측 전극 패드(21)의 표면과 p형측 전극 패드(22)의 표면은, 기판(20)의 표면보다도 n형측 전극 패드(21)와 p형측 전극 패드(22)의 막 두께 P1만큼 높은 장소에 위치하고 있게 된다.
도전 입자(36)의 크기를 무시한 경우에는, n형측 소자 전극(11)은 n형측 전극 패드(21)와 접촉하고, p형측 소자 전극(12)은 p형측 전극 패드(22)와 접촉하게 되지만, n형측 전극 패드(21)와 p형측 전극 패드(22)의 막 두께 P1은 제로가 아니기 때문에, 기판(20)의 표면(39)과 칩 본체(31)의 저면(38)은 높이 H3만큼 이격하여 간극(13)이 형성되고, 또한 기판(20)의 표면(39)과 n형측 소자 전극(11)의 표면 또는 p형측 소자 전극(12)의 표면과의 사이에도 간극이 형성되게 되어 있다. 즉, 발광 소자(10)의 표면과 기판(20)의 표면(39)은 이격되어 있고, 간극이 형성되어 있다.
상술한 바와 같이, n형측 소자 전극(11)과 p형측 소자 전극(12)이, 칩 본체(31)의 표면 상에 배치된 도전성 박막, 예를 들어 금속 박막인 경우에는, 그 막 두께 E1의 값은, n형측 전극 패드(21)와 p형측 전극 패드(22)의 막 두께 P1의 값보다도 작고, 칩 본체(31)의 저면(38)과 n형측 전극 패드(21) 또는 p형측 전극 패드(22) 사이의 거리보다도, n형측 소자 전극(11)의 표면 또는 p형측 소자 전극(12)의 표면과 기판(20)의 표면(39)과의 사이의 거리 쪽이 크다(도 2c).
그에 반해, 도 2d에 도시하는 바와 같이, 종래 기술의 발광 장치에서는, n형측 전극 패드(121)와 p형측 전극 패드(122)가, 발광 소자(110)의 외주보다도 외측으로 비어져 나와 있으며, 탑재 장치(180)의 표면(139)으로부터 칩 본체(131)의 저면(138)까지의 높이 H4는, n형측 전극 패드(121)와 p형측 전극 패드(122)의 막 두께 P1의 분만큼, 본 발명의 높이 H3보다도 작게 되어 있다.
그리고, 높이 H4는 낮으므로, 원액(128)은 발광 소자(110)와 n형측 또는 p형측 전극 패드(121, 122)의 사이로부터 발광 소자(110)의 외주보다도 외측을 향하여 압출된다.
원액(128)의 점성은 높기 때문에, 압출된 원액(128) 중, 나중에 압출된 원액(128)은, 먼저 압출된 원액(128) 상에 올라가, 압출된 원액(128)은 발광 소자(110)의 칩 본체(131)의 저면(138)보다도 높이 솟아올라, 칩 본체(131)의 측면에 부착되면, 접착 성분(129)을 경화시킨 후의 도전 입자(136)의 덩어리가 단락의 원인이 된다.
본원 발명에서는, 높이 H3은 종래 기술의 발광 장치의 높이 H4보다도 높고, n형측 소자 전극(11)과 n형측 전극 패드(21)의 사이와, p형측 소자 전극(12)과 p형측 전극 패드(22)의 사이로부터 압출된 원액(28)은, 간극(13)에 수용되어, 발광 소자(10)의 측면에 솟아오르지 않게 되어 있다.
칩 본체(31)의 평면 형상은 4변이 직각으로 교차하는 사각형이며, 4변 중, 대향된 2개의 변을 1조로 하면, 1조의 2개의 변의 길이는 동등하다.
또한, 1조의 2개의 변 중, 한쪽 변의 바로 아래에는 n형측 전극 패드(21)가 위치하고 있고, 다른 쪽 변의 바로 아래에는 p형측 전극 패드(22)가 위치하고 있으며, 따라서, n형측 전극 패드(21)와 p형측 전극 패드(22)는, 1조의 2개의 변의 바로 아래의 위치로부터, 칩 본체(31)의 바로 아래에 위치하는 직하 영역에 들어가고, 직하 영역 내에서 직선 형상으로 연장되게 되어 있다.
다른 조의 2변의 아래에는 p형측 전극 패드(22)와 n형측 전극 패드(21)는 위치하고 있지 않다.
여기서, n형측 전극 패드(21)가 연장되는 방향과 직각인 방향의 길이를, n형측 전극 패드(21)의 폭 L1이라 하고, p형측 전극 패드(22)가 연장되는 방향과 직각인 방향의 길이를, p형측 전극 패드(22)의 폭 L2라 하고, 칩 본체(31)의, n형측 전극 패드(21)의 바로 위 또는 p형측 전극 패드(22)의 바로 위에 위치하는 변의 길이를 발광 소자 폭 L0이라 한다.
본 발명의 발광 장치(100)에 있어서는, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2를, 칩 본체(31)의 폭 L0과 동등 또는 그것보다도 짧게 구성한다. 이에 의해, 기판(20) 상의 n형측, p형측 전극 패드(21, 22)와 발광 소자(10)의 사이로부터 비어져 나온 이방성 도전 접착 페이스트(30)가, n형측, p형측 전극 패드(21, 22)와 발광 소자(10)와의 간극보다도 넓은 발광 소자(10)와 기판(20) 표면과의 간극(13)에 유지되므로, P층과 N층의 사이를 단락시켜 버리는 것을 방지할 수 있고, 게다가 범프리스로 플립 칩 실장된 것이므로 제조 비용을 압축할 수 있으며, 또한 방열 효율을 향상(환언하면, 열저항을 저감)시킬 수 있다.
이어서, 상술한 A 방향은, n형측 전극 패드(21)와 p형측 전극 패드(22) 중 어느 한쪽이, 칩 본체(31)의 변 바로 아래의 위치로부터 내측을 향하여 연장되는 방향이다.
여기서, 도 1a 및 도 3a에 있어서의 n형측, p형측 전극 패드(21, 22)의 폭 방향은 A 방향을 가로지르는 방향이다. 환언하면, n형측, p형측 전극 패드(21, 22)의 폭 방향은, 기판(20)의 표면과 평행한 평면 내에서, A 방향과 직각인 방향이다.
따라서, 도 1a 및 도 3a에 있어서의 A 방향이란, n형측 전극 패드(21)와 p형측 전극 패드(22) 사이의 간극을 가로지르는 방향이라고 정의할 수 있다. 또한, 도 1a 및 도 3a에서는, 기판(20) 상에 각각 직사각형의 p형측 전극 패드(22)와 n형측 전극 패드(21)를 소정의 간격을 두고 인접하는 위치에 형성하고 있기 때문에, n형측, p형측 전극 패드(21, 22)의 폭 방향은 A 방향에 대략 직교하는 방향이 되었지만, n형측, p형측 전극 패드(21, 22)의 형상이 직사각형이 아닌, 평행사변형, 사다리꼴, 삼각형 등의 형상일 경우에는, n형측, p형측 전극 패드(21, 22)의 폭 방향은, 반드시 A 방향에 대략 직교하는 방향은 아니며, A 방향에 대하여 경사진 각도를 갖고 가로지르는 방향일 수도 있다.
또한, n형측 전극 패드(21)와 p형측 전극 패드(22)의 폭 L1, L2를, 칩 본체(31)의 폭 L0보다도 짧게 구성하는 정도로서는, 너무 짧으면 방열 특성이 저하되는 경향이 있으므로, 칩 본체(31)의 폭 L0의 길이를 100이라 했을 경우에, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2의 길이를, 바람직하게는 80 이상 100 이하, 보다 바람직하게는 90 이상 99 이하로 한다.
이 경우, n형측 전극 패드(21)와 p형측 전극 패드(22)의 폭 방향 편측 또는 양측에 발광 소자(10)의 칩 본체(31)가 오버행되어 있게 되지만, 오버행 양(도 1a의 L1a, L1b, L2a, L2b), 즉, n형측, p형측 전극 패드(21, 22)의 폭 방향의 에지와 칩 본체(31)의 폭 방향의 에지와의 간격)은, 너무 작게 하면 발광 소자(10) 측면의 도전 접착 페이스트(30)의 기어오름 양이 증가하는 경향이 있으므로, 바람직하게는 0 이상 120㎛ 이하, 보다 바람직하게는 5㎛ 이상 80㎛ 이하, 특히 바람직하게는 10㎛ 이상 40㎛ 이하이다.
또한, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2는, 통상 동일한 길이이지만, 상이한 길이일 수도 있다. 또한, 오버행 양(L1a, L1b, L2a, L2b)도 서로 동일한 길이일 수도 있지만, 각각 서로 상이할 수도 있다. 통상, 이들 오버행 양을 서로 동일한 양으로 해 두는 것이, 제조 시의 위치 정렬 등의 조작의 정밀도를 향상시키고, 또한 조작의 난이도를 완화하는 점에서 바람직하다.
n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2는, 상술한 바와 같이, n형측 전극 패드(21)의 바로 위에 위치하는 칩 본체(31)의 변의 길이 이하의 길이가 되게 되고, 또한 p형측 전극 패드(22)의 바로 위에 위치하는 칩 본체(31)의 변 길이 이하의 길이가 되게 되어 있다.
n형측 전극 패드(21)와 p형측 전극 패드(22)의 선단은, 칩 본체(31)의 바로 아래에 위치하는 직하 영역 내에서, 서로 이격하여 배치되어 있다.
여기에서는, 상술한 바와 같이, n형측 전극 패드(21)의 폭 L1과 p형측 전극 패드(22)의 폭 L2는, n형측 전극 패드(21)의 바로 위에 위치하는 칩 본체(31)의 변의 길이보다도 짧게 되고, 또한 p형측 전극 패드(22)의 바로 위에 위치하는 칩 본체(31)의 변의 길이보다도 짧게 되어 있는 것이 바람직하고, 또한 n형측 전극 패드(21)의 폭 L1의 바로 위에 위치하는 칩 본체(31)의 변은, 폭 L1의 양측으로 비어져 나와 있으며, 또한 p형측 전극 패드(22)의 폭 L2의 바로 위에 위치하는 칩 본체(31)의 변은, 폭 L2의 양측으로 비어져 나와 있는 것이 바람직하다.
이 경우에는, n형측 전극 패드(21)와 p형측 전극 패드(22)의, 칩 본체(31)의 직하 영역 내에 위치하는 선단 부분의 외측에는, 칩 본체(31)의 변의 바로 아래에 위치하는 부분을 제외하고, 발광 소자(10)와 기판(20)의 사이에 형성된 간극이 배치되어 있고, 기판(20)과 발광 소자(10) 사이의 거리는, 발광 소자(10)와 n형측 전극 패드(21) 또는 p형측 전극 패드(22)와의 사이의 거리보다도, n형측 전극 패드(21) 또는 p형측 전극 패드(22)의 막 두께 P1만큼 길게 되어 있다.
따라서, 발광 소자(10)가 가압되어, n형측 소자 전극(11)이 도전 입자(36)를 통해서 n형측 전극 패드(21)에 접촉되고, p형측 소자 전극(12)이 도전 입자(36)를 통해서 p형측 전극 패드(22)에 접촉될 때, 발광 소자(10)와 n형측 전극 패드(21)와의 사이에 위치하는 원액(28)과, 발광 소자(10)와 p형측 전극 패드(22)와의 사이에 위치하는 원액(28)은, 발광 소자(10)와 n형측 또는 p형측 전극 패드(21, 22)와의 사이로부터 압출되면, 압출된 분량은, 발광 소자(10)와 기판(20) 사이의 간극(13)에 수용되어, 발광 소자(10)의 주위에서 원액(28)이 솟아오르는 일이 없게 되어 있다.
본 발명의 발광 장치(100)에 있어서는, n형측, p형측 전극 패드(21, 22)의 폭을, 칩 본체(31)의 폭과 동등 또는 그것보다도 좁게 구성하는 것 이외에, 종래의 발광 장치의 구성 요소(예를 들어, 발광 소자의 종류·크기, 그의 접속 패드의 종류·크기, 기판의 종류·크기, 그 위의 배선 패턴의 소재·두께, 이방성 도전 접착 페이스트의 종류·점도, 함유되어 있는 도전 입자(36)의 종류나 평균 입경 등)와 마찬가지의 구성으로 할 수 있다.
또한, 본 발명의 발광 장치(100)의 구성 요소 중 하나인 발광 소자(10)로서는, LED 칩, 유기 EL 칩, 무기 EL 칩 소자 등을 들 수 있으며, 그 중에서 LED 칩을 바람직하게 들 수 있다. 이것들은, 당연히 범프리스이다.
[실시예]
이하, 본 발명을 보다 구체적인 실시예에 의해 설명한다.
실시예 1 내지 7
LED 칩을 기판에, 범프리스이며 또한 전극 패드의 폭이 발광 소자의 폭과 동등 또는 그것보다도 좁아지도록 플립 칩 실장한 예로서, 도 1a 내지 1b에 도시하는 구조의 발광 장치를, 이하의 기판, LED 칩, 이방성 도전 접착 페이스트를 사용하여 제작하였다. 구체적으로는, LED 소자의 중앙부에 대응하는 기판 상에 소정량의 이방성 도전 접착 페이스트를 디스펜서로부터 공급하고, 그 이방성 도전 접착 페이스트에 LED 칩을 적재하여, 온도 230℃, 압력 3N/chip, 30초라는 조건에서 열 압착함으로써 발광 장치를 제작하였다.
또한, LED 소자의 폭 방향의 에지로부터 전극 패드의 폭 방향의 에지까지의 폭(실시예의 형태에 대하여 환언하면, 전극 패드에 대하여 LED 소자의 오버행되어 있는 양(L1a=L1b=L2a=L2b))을 표 1에 나타낸다. 표 1에서는, ΔLD라고 기재해 둔다. 실시예 1 내지 7에 있어서는, ΔLD의 수치는 0 또는 양의 수가 된다.
<기판>
베이스 재질: 알루미나 0.6㎜ 두께
전극 패드: 구리 10㎛ 두께
전극 패드 표면 처리: Ni 도금 3㎛ 두께/Au 0.3㎛ 두께
<LED 칩>
제품명: DA3547, Cree사 제조(미국 Cree.Inc.)
사이즈: 350㎛×470㎛×155㎛t
<이방성 도전 접착 페이스트>
제품명: SLP-04, 데쿠세리아루즈(주) 제조
비교예 1 내지 2
LED 칩을 기판에, 전극 패드에 범프가 형성되며 또한 전극 패드의 폭이 발광 소자의 폭보다도 넓어지도록 플립 칩 실장한 비교예로서, 도 3a 내지 도 3b에 도시하는 구조의 발광 장치를, 이하의 기판을 사용하는 것 이외에, 실시예 1의 경우와 마찬가지의 LED 칩, 이방성 도전 접착 페이스트를 사용하여, 실시예 1과 마찬가지의 조작을 반복함으로써 발광 장치를 제작하였다.
<비교예 1에서 사용한 기재>
베이스 재질: 알루미나 0.6㎜ 두께
전극 패드: 구리 10㎛ 두께
Au 범프: 직경 80㎛, 높이 15㎛
Au 범프 수: 각 전극 패드에 3개
Au 범프 피치: 500㎛
<비교예 2에서 사용한 기재>
베이스 재질: 알루미나 0.6㎜ 두께
전극 패드: 구리 10㎛ 두께
Au 범프: 직경 80㎛, 높이 15㎛
Au 범프 수: 각 전극 패드에 6개
Au 범프 피치: 200㎛
또한, LED 소자의 폭 방향의 에지로부터 전극 패드의 폭 방향의 에지까지의 폭(환언하면, LED 소자의 폭 방향으로부터 전극 패드가 비어져 나온 양(L1a=L1b=L2a=L2b))을 표 1에 나타낸다. 표 1에서는 ΔLD라고 기재한다. 비교예 1 및 2 그리고 이하의 비교예 3에서는, ΔLD의 수치는, 반드시 음의 수가 된다.
비교예 3
기판으로서, Au 범프를 형성하지 않고, 전극 패드 표면 처리를 실시예 1과 마찬가지로 실시한 기판을 사용하는 것 이외에, 비교예 1과 마찬가지로 발광 장치를 제작하였다.
(평가)
실시예 및 비교예에서 제작한 발광 소자에 대해서, 「단락 불량」과 「방열 특성」을 이하에 설명하는 것처럼 시험 평가하였다. 얻어진 결과를 표 1에 나타낸다.
<단락 불량>
각 실시예 및 각 비교예의 발광 소자를 각각 100개 제작하고, P극측과 N극측의 사이에서 단락이 발생하고 있는지 여부를 테스터(커브 트레이서 TCT-2004, 고쿠요덴키코교(주))를 사용하여 확인하고, 단락이 발생한 발광 소자의 비율(단락 발생률)을 구하였다. 단락 발생률은, 1％ 이하인 것이 바람직하고, 0.5％ 이하가 보다 바람직하며, 0％인 것이 특히 바람직하다.
<방열 특성>
방열 특성을 평가하기 위해, 각 발광 소자의 열 저항값을 「JE-DEC 스탠다드, JESD51-14」에 준거하여 측정하고, 비교예 1의 열 저항값을 대조로 했을 때의 실시예 또는 비교예의 발광 소자 열 저항값의 감소율(열저항 감소율)을 구하였다. 감소율은, 바람직하게는 25％ 이상, 보다 바람직하게는 30％ 이상, 특히 바람직하게는 35％ 이상이다.
Figure pct00001
표 1로부터 알 수 있는 바와 같이, LED 칩을 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장함으로써 발광 장치를 제작했을 경우에, 전극 패드의 폭을 발광 소자의 폭과 동등 또는 그것보다도 좁게 하면, 단락 발생률이 1％ 이하가 되며 또한 열저항 감소율이 20％ 이상이 되는 것을 알 수 있다. 특히, 발광 소자의 기판의 전극 패드에 대한 오버행 양을 10㎛ 이상 40㎛ 이하로 하면, 단락 발생률은 0％이며 또한 열저항 감소율은 35％ 이상이 되어 바람직하다.
한편, 범프를 설치한 기판을 사용한 비교예 1, 2의 발광 장치의 경우, 단락 불량은 개선되지만, 방열 특성은 개선되지 않음을 알 수 있다. 비교예 3의 발광 장치의 경우에는, 방열 특성은 개선되지만, 단락 불량이 1％를 초과해 버리는 것을 알 수 있다.
발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스로 플립 칩 실장된 본 발명의 발광 장치는, 전극 패드의 폭이 발광 소자의 폭과 동등 또는 그것보다도 좁게 구성되어 있다. 이로 인해, 단락의 발생이 억제되고, 게다가 방열 특성이 향상(열저항의 저감)된 발광 장치로서 유용하다.
100: 발광 장치
10: 발광 소자
11: n형측 소자 전극
12: p형측 소자 전극
20: 기판
21: n형측 전극 패드
22: p형측 전극 패드
30: 이방성 도전 접착 페이스트
31: 칩 본체
Bp: 금 범프
L0: 발광 소자의 폭
L1: n형측 전극 패드의 폭
L2: p형측 전극 패드의 폭

Claims (7)

  1. 반도체의 칩 본체를 갖는 발광 소자가, 기판 상에 형성된 전극 패드에 이방성 도전 접착 페이스트를 사용하여 범프리스(bumpless)로 플립 칩 실장된 발광 장치이며,
    전극 패드의 폭이 상기 칩 본체의 폭과 동등 또는 그것보다도 좁은 것을 특징으로 하는 발광 장치.
  2. 제1항에 있어서, 상기 칩 본체가 발광 다이오드 칩인, 발광 장치.
  3. 제1항 또는 제2항에 있어서, 상기 칩 본체의 폭을 100이라 했을 경우에, 상기 전극 패드의 폭이 80％ 이상 100％ 이하인, 발광 장치.
  4. 제1항 또는 제2항에 있어서, 상기 전극 패드의 폭 방향의 에지와 상기 칩 본체의 폭 방향의 에지와의 간격이 10㎛ 이상 40㎛ 이하인, 발광 장치.
  5. 발광 소자와 탑재 장치의 사이에 도전 입자를 함유하는 이방성 도전 접착 페이스트가 배치되고, 상기 이방성 도전 접착 페이스트에 의해 상기 발광 소자가 상기 탑재 장치에 설치된 발광 장치이며,
    상기 탑재 장치는,
    기판과,
    상기 기판 상에 배치된 n형측 전극 패드와 p형측 전극 패드를 갖고,
    상기 발광 소자는, 평면 형상이 사변형 형상인 칩 본체와,
    상기 칩 본체에 설치된 p형측 소자 전극과 n형측 소자 전극을 갖고,
    상기 칩 본체의 내부에는, p형 영역과 n형 영역이 설치되어, pn 접합이 형성되고,
    상기 p형측 소자 전극은 상기 도전 입자를 통하여 상기 p형 영역에 전기적으로 접속되며, 상기 n형측 소자 전극은 상기 도전 입자를 통하여 상기 n형 영역에 전기적으로 접속되고,
    상기 p형측 전극 패드의 표면과 상기 n형측 전극 패드의 표면은, 상기 기판 표면의 상방에 위치하고,
    상기 p형측 전극 패드와 상기 n형측 전극 패드는 폭이 일정 값인 띠 형상으로 형성되고,
    상기 p형측 전극 패드의 선단과 상기 n형측 전극 패드의 선단은 상기 칩 본체의 바로 아래인 직하 영역 내에 위치하고, 상기 p형측 전극 패드의 선단과는 반대측의 부분과, 상기 n형측 전극 패드의 선단과는 반대측의 부분은, 상기 직하 영역의 외측에 위치하고,
    상기 p형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 p형측 전극 패드의 바로 위에 위치하는 제1 변의 길이 이하의 길이가 되고,
    상기 n형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 n형측 전극 패드의 바로 위에 위치하는 제2 변의 길이 이하의 길이가 된, 발광 장치.
  6. 제5항에 있어서, 상기 p형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 p형측 전극 패드의 바로 위에 위치하는 제1 변의 길이보다도 짧게 되고,
    상기 n형측 전극 패드의 상기 폭은, 상기 칩 본체의, 상기 n형측 전극 패드의 바로 위에 위치하는 제2 변의 길이보다도 짧게 되고,
    상기 직하 영역 내의 상기 p형측 전극 패드와 상기 n형측 전극 패드의 외측의 상기 발광 소자와 상기 기판과의 사이에는, 상기 발광 소자와 상기 p형측 전극 패드의 사이로부터 비어져 나온 상기 이방성 도전 접착 페이스트와, 상기 발광 소자와 상기 n형측 전극 패드의 사이로부터 비어져 나온 상기 이방성 도전 접착 페이스트가 배치된, 발광 장치.
  7. 제6항에 있어서, 상기 제1 변과 상기 제2 변은 동일한 길이로 평행하게 배치되고, 상기 제1 변의 양단은 상기 p형측 전극 패드의 바로 위의 외측에 위치하고,
    상기 제2 변의 양단은 상기 n형측 전극 패드의 바로 위의 외측에 위치하도록 된, 발광 장치.
KR1020167027921A 2014-03-12 2015-03-11 발광 장치 KR102348352B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2014-048750 2014-03-12
JP2014048750 2014-03-12
PCT/JP2015/057202 WO2015137414A1 (ja) 2014-03-12 2015-03-11 発光装置

Publications (2)

Publication Number Publication Date
KR20160132917A true KR20160132917A (ko) 2016-11-21
KR102348352B1 KR102348352B1 (ko) 2022-01-10

Family

ID=54071853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167027921A KR102348352B1 (ko) 2014-03-12 2015-03-11 발광 장치

Country Status (5)

Country Link
JP (1) JP2015188078A (ko)
KR (1) KR102348352B1 (ko)
CN (1) CN106233479B (ko)
TW (1) TWI669837B (ko)
WO (1) WO2015137414A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170880B (zh) * 2017-07-14 2019-09-27 上海天马微电子有限公司 发光单元及显示装置
JP6942589B2 (ja) * 2017-09-27 2021-09-29 旭化成株式会社 半導体発光装置および紫外線発光モジュール
CN111179750A (zh) * 2019-12-12 2020-05-19 武汉华星光电技术有限公司 显示面板的结构和其制作方法
TWI773538B (zh) * 2021-09-24 2022-08-01 友達光電股份有限公司 自發光裝置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168235A (ja) * 1997-12-05 1999-06-22 Toyoda Gosei Co Ltd 発光ダイオード
JP2004039983A (ja) * 2002-07-05 2004-02-05 Rohm Co Ltd 半導体発光装置
JP2007049045A (ja) * 2005-08-11 2007-02-22 Rohm Co Ltd 半導体発光素子およびこれを備えた半導体装置
JP2007123613A (ja) 2005-10-28 2007-05-17 Nichia Chem Ind Ltd 発光装置
JP2013135012A (ja) * 2011-12-26 2013-07-08 Nichia Chem Ind Ltd 発光装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231178B2 (en) * 2012-06-07 2016-01-05 Cooledge Lighting, Inc. Wafer-level flip chip device packages and related methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11168235A (ja) * 1997-12-05 1999-06-22 Toyoda Gosei Co Ltd 発光ダイオード
JP2004039983A (ja) * 2002-07-05 2004-02-05 Rohm Co Ltd 半導体発光装置
JP2007049045A (ja) * 2005-08-11 2007-02-22 Rohm Co Ltd 半導体発光素子およびこれを備えた半導体装置
JP2007123613A (ja) 2005-10-28 2007-05-17 Nichia Chem Ind Ltd 発光装置
JP2013135012A (ja) * 2011-12-26 2013-07-08 Nichia Chem Ind Ltd 発光装置

Also Published As

Publication number Publication date
JP2015188078A (ja) 2015-10-29
TWI669837B (zh) 2019-08-21
TW201603335A (zh) 2016-01-16
CN106233479B (zh) 2019-11-22
WO2015137414A1 (ja) 2015-09-17
KR102348352B1 (ko) 2022-01-10
CN106233479A (zh) 2016-12-14

Similar Documents

Publication Publication Date Title
US8889440B2 (en) Light emitting diode optical emitter with transparent electrical connectors
JP5101645B2 (ja) 半導体発光装置
US20120273826A1 (en) Led package and method for manufacturing same
KR102120268B1 (ko) 발광 장치
KR20100113008A (ko) 발광 다이오드 소자 및 그 제조 방법
KR20160132917A (ko) 발광 장치
TWI633686B (zh) 發光二極體及其製作方法
US20120086041A1 (en) Led package
TW201806197A (zh) 氮化物半導體紫外線發光裝置及其製造方法
US9537019B2 (en) Semiconductor device
US11107945B2 (en) Component with end-side mounted light emitting semiconductor chip
JP2014157948A (ja) 半導体発光素子及び発光装置
WO2015076281A1 (ja) 発光装置、発光装置製造方法
KR20140023512A (ko) 질화물 발광장치
KR20160026604A (ko) 플립칩형 자외선 발광다이오드의 마이크로 솔더링 방법
JP6147061B2 (ja) フリップチップ型半導体発光素子、半導体装置及びその製造方法
JP2015185685A (ja) 発光装置の製造方法及び照明装置
TWI550918B (zh) 發光二極體模組及其製造方法
US9722393B2 (en) Laser diode chip and flip chip type laser diode package structure
US9787053B2 (en) Laser diode chip and flip chip type laser diode package structure
JP2015153830A (ja) 紫外線発光装置及びそれに用いるインタポーザ
TWI566442B (zh) 發光晶片模組、發光二極體以及發光晶片模組的製造方法
TW201836176A (zh) 覆晶式ｌｅｄ導熱構造
TW201233277A (en) LED lightbar and manufacturing method of the same
JP2018142746A (ja) 半導体装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant