KR20160119940A - 선폭이 다른 패턴들 형성 방법 - Google Patents

선폭이 다른 패턴들 형성 방법 Download PDF

Info

Publication number
KR20160119940A
KR20160119940A KR1020150048672A KR20150048672A KR20160119940A KR 20160119940 A KR20160119940 A KR 20160119940A KR 1020150048672 A KR1020150048672 A KR 1020150048672A KR 20150048672 A KR20150048672 A KR 20150048672A KR 20160119940 A KR20160119940 A KR 20160119940A
Authority
KR
South Korea
Prior art keywords
opening
portions
domain
pillars
layer
Prior art date
Application number
KR1020150048672A
Other languages
English (en)
Other versions
KR102358710B1 (ko
Inventor
반근도
박종천
허중군
김홍익
복철규
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150048672A priority Critical patent/KR102358710B1/ko
Priority to US14/850,419 priority patent/US9449840B1/en
Priority to CN201510812017.1A priority patent/CN106057651B/zh
Priority to US15/242,903 priority patent/US9691614B2/en
Publication of KR20160119940A publication Critical patent/KR20160119940A/ko
Application granted granted Critical
Publication of KR102358710B1 publication Critical patent/KR102358710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes

Abstract

하부층(under layer) 상에 제1아이솔레이트 패턴(isolated pattern)를 둘러싸는 제1오프닝 트렌치부(opening trench)를 제공하는 템플레이트(template)부 및 필라(pillar)들 배열을 형성하고, 필라들의 측벽들에 제1격벽 부분들 및 제1오프닝 트렌치부 내에 제2격벽 부분을 제공하는 격벽층을 형성하고, 블록코폴리머층을 도입하고 어닐링(annealing)하여 필라들 사이 간극 부분들에서 제1도메인부들 및 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부들의 형성을 유도하고, 제1도메인부들을 선택적으로 제거하여 제2오프닝부들을 유도한 후, 필라들을 선택적으로 제거하여 제3오프닝부들을 유도하고 템플레이트부를 선택적으로 제거하여 제4오프닝부를 유도하고, 제2 및 제3오프닝부들이 연장된 제5오프닝부들 및 제4오프닝부가 연장된 제6오프닝부가 하부층을 관통하도록 유도하는 패턴 형성 방법을 제시한다.

Description

선폭이 다른 패턴들 형성 방법{Method of forming different sized patterns}
본 출원은 반도체 기술에 관한 것으로서, 보다 상세하게는 선폭(CD: Critical Dimension)이 다른 패턴들을 형성하는 방법에 관한 것이다.
반도체 산업이 급속히 성장되며, 보다 높은 소자 밀도를 갖는 집적 회로를 구현하고자 노력하고 있다. 평면적으로 단위 셀(cell)이 차지는 면적을 감소시켜, 보다 많은 수의 소자들을 제한된 면적 내에 집적시키기 위해서, 수 내지 수십 ㎚의 수준의 나노 스케일(nano scale)의 선폭(CD: Critical Dimension)을 가지는 패턴 구조를 구현하기 위해 다양한 기술들이 시도되고 있다.
반도체 소자의 나노 스케일의 미세 패턴을 단순히 포토리소그래피(photo lithography) 기술에 의존하여 형성할 때, 리소그래피 장비의 이미지(image) 분해능에 대한 한계로 보다 미세한 크기의 패턴을 구현하는 데 제약이 있다. 포토리소그래피 기술에 사용되는 광원의 파장 및 광학 시스템(system)의 해상 한계로 인한 분해능 제약을 극복하여 미세 패턴들의 배열을 형성하기 위해서, 폴리머(polymer) 분자들의 자기조립(self-assembly) 가능성을 이용한 미세 패턴들을 형성하는 방법이 고려될 수 있다. 서로 다른 선폭 크기를 가지거나 서로 다른 이격 간격 또는 서로 다른 피치(pitch)를 가지는 패턴들을 형성하고자 할 때, 폴리머(polymer) 분자들의 직접적인 자기조립(self-assembly) 가능성을 이용하는 패터닝 방법을 단순하게 적용하기가 어려워 이를 극복할 방법을 개발하고자 노력하고 있다.
본 출원은 노광 과정에서의 해상도 한계를 극복하여 미세한 크기의 선폭을 가지는 미세 패턴들을 형성할 때, 서로 다른 선폭 크기를 가지는 패턴들을 형성하는 방법을 제시하고자 한다.
본 출원은 노광 과정에서의 해상도 한계를 극복하여 미세한 크기의 선폭을 가지는 미세 패턴들을 형성할 때, 서로 다른 피치(pitch)를 가지며 배치되는 패턴들을 형성하는 방법을 제시하고자 한다.
본 출원의 일 관점은, 하부층(under layer) 상에 제1아이솔레이트 패턴(isolated pattern)를 둘러싸는 제1오프닝 트렌치부(opening trench)를 제공하는 템플레이트(template)부 및 필라(pillar)들 배열을 형성하는 단계; 상기 필라들의 측벽들에 제1격벽 부분들 및 제1오프닝 트렌치부 내에 제2격벽 부분을 제공하는 격벽층을 형성하는 단계; 블록코폴리머층을 도입하고 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부들의 형성을 유도하는 단계; 상기 제1도메인부들을 선택적으로 제거하여 제2오프닝부들을 유도하는 단계; 상기 필라들을 선택적으로 제거하여 제3오프닝부들을 유도하고 상기 템플레이트부를 선택적으로 제거하여 제4오프닝부를 유도하는 단계; 및 상기 제2 및 제3오프닝부들이 연장된 제5오프닝부들 및 상기 제4오프닝부가 연장된 제6오프닝부가 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법을 제시한다.
본 출원의 다른 일 관점은, 하부층(under layer) 상에 제1아이솔레이트 패턴(isolated pattern)를 둘러싸는 제1오프닝 트렌치부(opening trench)를 제공하는 템플레이트(template)부 및 필라(pillar)들 배열을 형성하는 단계; 상기 필라들, 제1아이솔레이트 패턴 및 템플레이트부를 덮는 격벽층을 형성하는 단계; 상기 격벽층 상에 상기 필라들 사이 간극 부분들 및 상기 제1오프닝 트렌치부 내측의 간극 부분을 채우는 블록코폴리머(block copolymer)층을 도입하는 단계; 상기 블록코폴리머층을 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부들의 형성을 유도하고 상기 제1오프닝 트렌치부 내측의 간극 부분들에서 상기 제1도메인부 보다 얕은 위치에 제3도메인부 및 상기 제3도메인부들 에워싸고 바닥 부분의 두께가 상기 제2도메인부의 바닥 부분의 두께 보다 두꺼운 제4도메인부의 형성을 유도하는 단계; 상기 제1도메인부들을 제거하여 제2오프닝부들 유도하고 상기 제3도메인부를 제거하여 제7오프닝부를 유도하는 단계; 상기 제2 및 제4도메인부들에 식각을 수행하여 상기 제2도메인부의 바닥 부분을 관통하는 제2오프닝 제1연장부들을 유도하며 상기 제4도메인부의 바닥 부분을 관통하지 않은 제7오프닝 연장부를 유도하는 단계; 상기 제2 및 제4도메인부들에 의해 노출된 상기 격벽층 부분을 선택적으로 제거하여 상기 제2오프닝 제1연장부들이 연장된 제2오프닝 제2연장부들을 유도하고 상기 필라들, 상기 제1아이솔레이트 패턴 및 상기 템플레이트부의 상면들을 노출하는 단계; 상기 필라들을 선택적으로 제거하여 제3오프닝부들을 유도하고 상기 템플레이트부를 선택적으로 제거하여 제4오프닝부를 유도하는 단계; 및 상기 제2오프닝 제2연장부 및 상기 제3오프닝부들이 연장된 제5오프닝부들 및 상기 제4오프닝부가 연장된 제6오프닝부가 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법을 제시한다.
본 출원의 다른 일 관점은, 하부층(under layer) 상에 제1아이솔레이트 패턴(isolated pattern)를 둘러싸는 제1오프닝 트렌치부(opening trench)를 제공하는 템플레이트(template)부 및 필라(pillar)들 배열을 형성하는 단계; 상기 필라들, 제1아이솔레이트 패턴 및 템플레이트부를 덮는 격벽층을 형성하는 단계; 상기 격벽층 상에 상기 필라들 사이 간극 부분들 및 상기 제1오프닝 트렌치부 내측의 간극 부분을 채우는 블록코폴리머(block copolymer)층을 도입하는 단계; 상기 블록코폴리머층을 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부들의 형성을 유도하고 상기 제1오프닝 트렌치부 내측의 간극 부분들에서 상기 제1도메인부 보다 얕은 위치에 제3도메인부 및 상기 제3도메인부들 에워싸고 바닥 부분의 두께가 상기 제2도메인부의 바닥 부분의 두께 보다 두꺼운 제4도메인부의 형성을 유도하는 단계; 상기 제1도메인부들을 제거하여 제2오프닝부들 유도하고 상기 제3도메인부를 제거하여 제7오프닝부를 유도하는 단계; 상기 제2 및 제4도메인부들에 식각을 수행하여 상기 제2도메인부의 바닥 부분을 관통하는 제2오프닝 제1연장부들을 유도하며 상기 제4도메인부의 바닥 부분을 관통하지 않은 제7오프닝 연장부를 유도하는 단계; 상기 제2 및 제4도메인부들에 의해 노출된 상기 격벽층 부분을 선택적으로 제거하여 상기 제2오프닝 제1연장부들이 연장된 제2오프닝 제2연장부들을 유도하고 상기 필라들, 상기 제1아이솔레이트 패턴 및 상기 템플레이트부의 상면들을 노출하는 단계; 상기 제1아이솔레이트 패턴을 덮고 인접하는 상기 템플레이트부의 일부를 덮도록 연장된 차폐 패턴을 형성하는 단계; 상기 차폐 패턴을 배리어(barrier)로 사용하여 상기 필라들을 선택적으로 제거하여 제3오프닝부들을 유도하고 상기 템플레이트부를 선택적으로 제거하여 제4오프닝부를 유도하는 단계; 및 상기 제2오프닝 제2연장부 및 상기 제3오프닝부들이 연장된 제5오프닝부들 및 상기 제4오프닝부가 연장된 제6오프닝부가 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법을 제시한다.
본 출원의 다른 일 관점은, 하부층(under layer) 상에 필라(pillar)들 배열 및 제1오프닝부(opening portion)들을 제공하는 템플레이트(template)부를 형성하는 단계; 상기 필라들의 측벽들 및 상기 제1오프닝부들의 측벽들을 덮는 격벽 부분들을 제공하는 격벽층을 형성하는 단계; 블록코폴리머층을 도입하고 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부와 상기 제1오프닝부들 각각 내에서 각각의 제3도메인부들을 에워싸는 제4도메인부들의 형성을 유도하는 단계; 상기 제1도메인부들 및 제3도메인부들을 선택적으로 제거하여 제2오프닝부들 및 제3오프닝부들을 유도하는 단계; 상기 필라들을 선택적으로 제거하여 제4오프닝부들을 유도하는 단계; 및 상기 제2 및 제4오프닝부들이 연장된 제5오프닝부들 및 상기 제3오프닝부들이 연장된 제6오프닝부들이 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법을 제시한다.
본 출원의 실시예들에 따르면, 블록코폴리머(block co-polymer)의 직접적 자기조립(directly self-assembly)을 이용하여 나노 스케일(nano-scale) 크기의 미세한 선폭을 가지는 패턴들을 서로 다른 선폭 크기를 가지도록 형성하는 방법을 제시할 수 있다. 또한, 본 출원의 실시예들에 따르면, 블록코폴리머(block co-polymer)의 직접적 자기조립(directly self-assembly)을 이용하여 나노 스케일(nano-scale) 크기의 미세한 선폭을 가지는 패턴들을 서로 다른 피치를 가지며 배치되도록 형성하는 방법을 제시할 수 있다.
도 1 내지 도 3은 일 예에 의한 본 출원의 패턴 형성 방법에 적용될 가이드 패턴(guiding pattern)의 레이아웃(layout) 형상을 얻는 과정을 보여주는 평면도들이다.
도 4는 본 출원의 패턴 형성 방법에 적용될 차폐 패턴의 레이아웃을 보여주는 평면도이다.
도 5 내지 18은 일 예에 의한 본 출원의 패턴 형성 방법을 보여주는 단면도들이다.
도 19 내지 도 22는 다른 일 예에 의한 본 출원의 패턴 형성 방법에 적용될 가이드 패턴(guiding pattern)의 레이아웃(layout) 형상을 얻는 과정을 보여주는 평면도들이다.
도 23 내지 도 50은 다른 일 예에 의한 본 출원의 패턴 형성 방법을 보여주는 평면도 및 단면도들이다.
도 51 내지 도 53은 블록코폴리머(block copolymer)의 상분리를 설명하기 위해서 제시한 도면들이다.
본 출원의 실시예의 기재에서 "제1" 및 "제2"와 같은 기재는 부재를 구분하기 위한 것이며, 부재 자체를 한정하거나 특정한 순서를 의미하는 것으로 사용된 것은 아니다. 또한, 어느 부재의 "상"에 위치하거나 "상부", "하부", "측면" 또는 "내부"에 위치한다는 기재는 상대적인 위치 관계를 의미하는 것이지 그 부재에 직접 접촉하거나 또는 사이 계면에 다른 부재가 더 도입되는 특정한 경우를 한정하는 것은 아니다. 구성 요소들 간의 관계를 설명하는 다른 표현들에서도 마찬가지의 해석이 적용될 수 있다. "밀집(dense)한 패턴들"의 기재는 상대적으로 패턴들의 피치(pitch)가 작아 상대적으로 이웃하는 패턴들이 짧은 이격 간격을 가지며 배치된 경우를 예시하고, "아이솔레이트 패턴(isolated pattern)들"의 기재는 상대적으로 패턴들의 피치가 커 상대적으로 이웃하는 패턴들이 보다 넓은 이격 간격을 가지며 배치된 경우를 예시한다. "규칙적인 배열(regular array)의 패턴들"의 기재는 이웃하는 패턴들이 실질적으로 동일한 피치(pitch) 또는 동일한 이격 간격을 가지며 배치된 경우를 예시하고, "비규칙적인 배열(irregular array)의 패턴들"의 기재는 일부의 패턴들이 이웃하는 패턴과 동일하지 않은 피치 또는 동일하지 않은 이격 간격을 가지며 배치된 경우를 예시하며, 완전히 무규칙적으로 배열된 경우(random array)나 일부 패턴들이 빠져 일부 미소한 영역에서 배치 규치성이 없는 경우를 포함하여 예시할 수 있다.
본 출원의 실시예는 블록코폴리머(block co-polymer)의 자기 조립 상분리를 이용하여, 노광 장비의 해상도 한계를 극복하여 보다 미세한 크기의 선폭을 가지는 패턴들을 형성하는 방법을 제시한다. 예컨대, 직접 자기 조립(DSA: Directly Self Assembly) 방법을 적용하여, 콘택(contact)을 위한 홀(hole)과 같은 패턴들의 배열이나 라인 패턴(line pattern)을 중간 중간 단절시키기 위한 컷팅 홀(cutting hole)들의 배열을 형성하는 방법을 제시한다. 블록코폴리머(BCP)를 구성하는 특정 폴리머 블록(polymer block)들이 정렬(ordering)되어 폴리머 블록들의 도메인(domain)부로 모질(matrix)로부터 상분리되고, 상분리된 도메인부를 선택적으로 제거함으로써 나노 스케일(nano scale)의 선폭 크기를 가지는 형상(feature) 패턴을 형성할 수 있다. 나노 스케일(nano scale) 형상은 수㎚ 내지 수십 ㎚의 크기를 가지는 구조체를 의미할 수 있다.
블록코폴리머의 자기조립 구조는 블록코폴리머를 구성하는 각각의 폴리머 블록들의 부피 비율, 온도, 분자의 크기, 분자량 등에 따라, 실린더 형상(cylindric phase) 또는 라멜라(lamellar) 형상의 구조를 구성하도록 상분리될 수 있다. 폴리머 블록들이 상분리되어 이루어지는 폴리머 블록들의 도메인(domain)부들은 실린더 형상이나 라멜라 형상을 이룰 수 있다. 이러한 실린더 형상을 포함하는 구조는 홀(hole) 패턴들의 배열을 형성하는 데 이용될 수 있다. 또한, 라멜라 형상을 포함하는 구조는 라인 및 스페이스 형상의 반복 패턴을 형성하는 데 이용될 수 있다.
본 출원의 실시예들은 DRAM 소자나, PcRAM 소자나 ReRAM 소자와 같은 집적 회로들을 구현하는 데 적용될 수 있다. 또한, 본 출원의 실시예들은 SRAM, FLASH, MRAM 또는 FeRAM과 같은 메모리 소자나, 논리 집적회로가 집적된 로직(logic) 소자에도 적용될 수 있다.
도 1 내지 도 3은 가이드 패턴(guiding pattern)의 레이아웃(layout) 형상을 얻는 과정을 보여주는 평면도들이다.
도 1을 참조하면, 목표 형상의 레이아웃(layout: 10)은 기판 상에 구현하고자 하는 제1목표 형상(12)들, 예컨대 제5오프닝부(opening portion)의 배열 레이아웃(11) 및 제2목표 형상(18), 예컨대 제2아이솔레이트 패턴(isolated pattern)들의 배열 레이아웃(19)를 포함하여 설정될 수 있다. 제1목표 형상(12)들의 배열 레이아웃(11) 및 제2목표 형상(18)들의 배열 레이아웃(19)은 서로 구분되는 다른 영역들에 위치하도록 설계될 수 있으며, 서로 이웃하는 영역들에 배치되도록 설계될 수 있다. 제1목표 형상(12)들은 셀 영역(cell region)과 같이 상대적으로 밀집된 패턴들의 영역에 배치되고, 제2목표 형상(18)들은 주변 영역(peripheral region)에 배치될 라인(line) 형상이나 다각형 형상의 패턴들로 배치될 수 있다.
제1목표 형상(12)들의 레이아웃(11)에서 가이드 패턴(guide pattern)의 일부 부분으로 이용될 필라(pillar) 형상들(13)과 필라 형상들(13) 사이 간극 부분에 위치할 블록코폴리머(BCP: Block Co-Polymer)의 제1도메인부 형상(14)들의 배열 레이아웃을 분리할 수 있다. BCP의 상분리 시 제1도메인부 형상(14)들은 이웃하는 네 개의 필라 형상(13)들 사이 중앙 부분에 위치하도록 유도될 수 있으므로, 이를 고려하여 필라 형상들(13)의 레이아웃을 분리해 낼 수 있다.
도 2를 참조하면, 레이아웃(20)은 필라 형상(23)들의 레이아웃(21) 및 제1아이솔레이트 패턴(28), 및 제1오프닝 트렌치부(trench portion: 27)의 레이아웃(29)를 포함하도록 얻어질 수 있다. 필라 형상(23)들의 레이아웃(21)은 도 1의 제1목표 형상(12)들의 레이아웃으로부터 제1도메인부 형상(14)들을 배제시켜 분리할 수 있다. 제1아이솔레이트 패턴(28)의 레이아웃은 제2아이솔레이트 패턴의 제2목표 형상(18)의 선폭 크기를 재설정(resizing)하여 얻어질 수 있다. 제2아이솔레이트 패턴의 제2목표 형상(18)의 선폭 크기를 R1 만큼 줄여준 아웃라인(outline)으로 제1아이솔레이트 패턴(28)의 레이아웃을 설정할 수 있다. 이때, 제1아이솔레이트 패턴(28)과 제2목표 형상(18)의 차이 부분으로 제1오프닝 트렌치부(27)의 레이아웃을 설정할 수 있다.
도 3을 참조하면, 가이드 패턴의 레이아웃(30)은 필라(33)들과, 필라(33)의 배열이 배치된 영역(31)을 여는 템플레이트부(template portion: 39), 템플레이트부(39)가 위치하는 영역 내에 템플레이트부(39)와 이격되도록 배치된 제1아이솔레이트 패턴(38)을 포함할 수 있다. 필라(33)들은 도 2의 필라 형상(23)들의 레이아웃(21)을 따라 배치되고, 제1아이솔레이트 패턴(38)은 도 2의 제1아이솔레이트 패턴(28) 레이아웃을 따라 배치될 수 있다. 템플레이트부(39)와 제1아이솔레이트 패턴(39) 사이에 제1오프닝 트렌치부(37)가 도 2의 제1오프닝 트렌치부(27)의 형상을 따라 배치될 수 있다. 제1오프닝 트렌치부(37)가 제1아이솔레이트 패턴(38)을 둘러싸는 형상으로 제공하도록 템플레이트부(39)가 설정될 수 있다.
도 4는 차폐 패턴의 레이아웃을 보여주는 평면도이다.
도 4를 참조하면, 레이아웃(40)은 제1아이솔레이트 패턴(도 3의 38)을 차폐하여 가려줄 마스크(mask)로서 도입될 수 있는 차폐 패턴(48)의 형상을 포함할 수 있다. 차폐 패턴(48)은 템플레이트부(39)가 선택적으로 제거될 때, 제1아이솔레이트 패턴(38)이 제거되지 않고 유지되도록 가려주는 마스크로 도입될 수 있다. 차폐 패턴(48)은 제1아이솔레이트 패턴(38)의 외형을 따르지만 그 선폭이 더 큰 패턴으로 설정될 수 있다. 예컨대, 차폐 패턴(48)은 제2아이솔레이트 패턴(도 1의 18)의 형상을 따르는 레이아웃으로 설정될 수 있다. 차폐 패턴(48)은 제2아이솔레이트 패턴(18)의 보다 더 큰 선폭을 가져 제2아이솔레이트 패턴(18)에 인접하는 템플레이트부(도 3의 39)의 일부를 덮도록 설정될 수도 있다.
도 5 내지 18은 일 예에 의한 본 출원의 패턴 형성 방법을 설명하기 위해서, 도 1 내지 도 3의 C1-C1'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 5는 가이드층(500) 상에 마스크 패턴(mask pattern: 633, 638, 639)을 형성하는 단계를 보여준다.
도 5를 참조하면, 가이드층(500) 상에 가이드층(500)을 선택적으로 식각하여 패터닝 과정에서 식각 마스크로 사용될 마스크 패턴(633, 638, 639)을 형성한다. 마스크 패턴(633, 638, 639)은 도 3의 필라(33)들의 형상을 따르는 제1패턴(633)들과, 제1아이솔레이트 패턴(도 3의 38)의 형상을 따르는 제2패턴(638) 및 템플레이트부(도 3의 39)의 형상을 가져 제2패턴(638)과의 이격 부분(637)을 제1오프닝 트렌치부(도 3의 37)의 형상을 가지도록 하는 제3패턴(639)를 포함할 수 있다. 마스크 패턴(633, 638, 639)은 포토레지스트 물질(photoresist material)을 포함하여 이루어질 수 있다.
가이드층(500)은 블록코폴리머의 상분리 과정에서 상분리된 도메인(domain)부들의 위치를 유도하여 가이드하는 패턴을 위한 층으로 도입될 수 있다. 가이드층(500)은 반도체 기판(100) 상에 형성될 수 있다. 반도체 기판(100)은 필라(도 3의 33)들이 상대적으로 밀집되도록 배치될 제1영역(131)과 이에 구분되도록 이웃하며 제2아이솔레이트 패턴(도 1의 18)이 배치될 제2영역(139)를 포함할 수 있다. 하부층(400) 상에 대략 700 내지 800Å 두께의 스핀온카본(SOC: Spin On Carbon: 501)층을 포함하는 층을 포함하여 가이드층(500)이 도입될 수 있다. SOC층(501) 상에 캐핑층(capping layer)로 대략 300 Å 두께의 SiON층(503)이 더 형성될 수 있다.
하부층(400)은 후속 패터닝 과정(patterning process)에서 하드 마스크(hard mask)의 일부 또는 다른 하드 마스크를 패터닝하기 위한 층으로 도입될 수 있다. 예컨대, 다층 하드 마스크 시스템(hard mask system)을 이루는 하나의 층으로 도입될 수 있다. 하부층(400) 하부에는 제2식각 대상층(300) 및 제1식각 대상층(200)이 더 도입될 수 있다. 제2식각 대상층(300)이나 제1식각 대상층(200)은 하드 마스크 시스템을 이루는 일부 층으로 도입되거나 또는 하드 마스크 시스템에 의해서 선택적으로 식각될 층으로 도입될 수 있다.
제1식각 대상층(200)은 대략 2200Å 두께의 테오스(TEOS)층과 같은 실리콘산화물층을 포함하는 층간절연층으로 형성할 수 있다. 또는 경우에 따라 폴리실리콘(polysilicon)층과 같은 도전층으로 제1식각 대상층(200)이 구비될 수도 있다. 제2식각 대상층(300)은 제1식각 대상층(200) 상에 대략 730 내지 1000Å 두께의 비정질의 스핀온카본층(SOC: Spin On Carbon layer)을 포함하여 형성할 수 있다. 제2식각 대상층(300)의 SOC층 상에 대략 300 내지 350Å 두께의 실리콘산질화물(SiON)층을 포함하는 하부층(400)이 형성될 수 있다.
도 6은 필라(530)들의 배열 및 제1아이솔레이트 패턴(580) 및 템플레이트부(590)를 형성하는 단계를 보여준다.
도 6을 참조하면, 마스크 패턴(633, 638, 639)을 배리어(barrier)로 이용하여 노출된 가이드층(500) 부분을 식각하여 필라(530)들의 배열 및 제1아이솔레이트 패턴(580) 및 템플레이트부(590)를 형성한다. 필라(530)들의 배열은 반도체 기판(100)의 제1영역(131) 상에 위치하고, 제1아이솔레이트 패턴(580) 및 템플레이트부(590)는 반도체 기판(100)의 제2영역(139) 상에 위치한다. 제1아이솔레이트 패턴(580)과 템플레이트부(590)의 사이 이격 부분은 제1오프닝 트렌치부(570)로 형성된다.
필라(530)들은 상호 간에 이웃하는 네 개가 사각형(rectangular)을 이루게 배열될 수 있다. 경우에 따라 상호 간에 이웃하는 세 개의 필라(530)들이 삼각형을 이루게 배열될 수 있다. 필라(530)들은 사선 방향, 즉, C1-C1' 절단선 방향으로 상호 이웃하는 다른 필라(530)들 사이에 사이 간극(531)을 가지게 배치될 수 있다. 도 3에 제시된 바와 같이, 최근하게 이웃하는 두 필라(도 3의 33)들은 보다 좁은 간극을 가지게 배치될 수 있다. 필라(530)들은 실질적으로 후속되는 블록코폴리머의 자기조립 과정을 유도하는 가이드 패턴으로 도입될 수 있다. 템플레이트부(590) 및 제1아이솔레이트 패턴(580)은 제2영역(139) 상에 이러한 블록코폴리머의 자기조립 과정에 의해 패턴 전사가 하부층(400)으로 전사되지 않도록 방지하는 가이드 패턴으로 도입될 수 있다.
도 7은 격벽층(600)을 형성하는 단계를 보여준다.
도 7을 참조하면, 필라(530)들의 측벽들 및 제1오프닝 트렌치부(570)들의 측벽들을 덮는 격벽층(600)을 형성한다. 격벽층(600)은 필라(530)의 측벽을 덮는 제1격벽 부분(602A)으로부터 인근하는 하부층(400) 부분을 덮도록 제1연장부(601A)가 연장되고, 필라(530) 상면을 덮는 제2연장부(603A)가 더 연장될 수 있다. 제1오프닝 트렌치부(570)의 내측 측벽을 덮는 제2격벽 부분(602B)과, 인근하는 하부층(400) 부분을 덮도록 연장된 제3연장부(601B) 및 제1아이솔레이트 패턴(580)와 템플레이트부(590)의 상면을 덮도록 연장되는 제4연장부(603B)를 격벽층(600)은 더 포함할 수 있다.
격벽층(600)은 필라(530)들 사이에 간극(631)을 제공하고, 제1오프닝 트렌치부(570) 내에 간극(637)을 제공하는 오목한 형상을 제공하는 층으로 형성될 수 있다. 격벽층(600)은 필라(530)와 하부층(400)과 식각 선택비를 가지는 절연 물질, 예컨대, 초저온산화물(ULTO: Ultra Low Temperature Oxide)층을 대략 200Å 정도 두께를 가지게 형성할 수 있다.
도 8은 블록코폴리머층(700)을 형성하는 단계를 보여준다.
도 8을 참조하면, 블록코폴리머층(BCP: Block Co-Polymer: 700)을 격벽층(600) 상에 필라(530)들, 제1아이솔레이트 패턴(580) 및 템플레이트부(590)에 의해 제공되는 간극들(631, 637)을 채워 메우게 형성될 수 있다. 블록코폴리머층(700)은 폴리스티렌-폴리메틸메타아크릴레이트 블록코폴리머(PS-b-PMMA) 또는 폴리스티렌-폴리디메틸실록산(PS-PDMS) 블록코폴리머를 이용할 수 있다. 블록코폴리머(700)의 층은 PS와 PMMA의 블록코폴리머(PS-b-PMMA)로 형성될 경우, PS와 PMMA의 부피비는 대략 70: 30 의 비율 내지 50: 50의 비율로 조절될 수 있다. 이러한 부피비나 각각의 폴리머 블록 성분의 분자량 등은 공정에 부합되도록 조절될 수 있다. 예컨대, PS의 부피비는 대략 60% 내지 80% 부피 비율을 가질 수 있고, PMMA의 부피비는 대략 20% 내지 40%의 부피 비율로 조절될 수 있다.
블록코폴리머(BCP)는 도 51에 제시된 바와 같이 두 가지 또는 그 이상의 서로 다른 구조를 가지는 폴리머 블록(polymer block)들이 공유 결합을 통해 하나의 폴리머로 결합된 형태의 기능성 고분자이다. 도 51 내지 도 53은 블록코폴리머(block copolymer)의 상분리 현상을 설명하기 위해서 제시한 도면들이다. 단일 블록코폴리머를 보여주는 도 51에 제시된 바와 같이, 폴리머 블록 성분 A와 폴리머 블록 성분 B는 공유 결합에 의한 연결점에 연결된 사슬형 폴리머 형상을 가질 수 있다. 블록코폴리머(700)는 도 52에 제시된 바와 같이 균일한 하나의 상(homogenous phase)로 섞인 상태로 코팅될 수 있다. 블록코폴리머(700)를 구성하는 각 폴리머 블록들은 각각의 화학 구조의 차이로 인해 서로 다른 섞임 특성 및 서로 다른 선택적 용해도를 가질 수 있다. 폴리머 블록 성분들은 어닐링(annealing)에 의해서 상호 섞이지 않을(immiscible) 특성을 가져 상분리될 수 있으며, 이러한 상분리를 이용하여 자기조립 및 재정렬(reordering)된 구조가 유도할 수 있다. 상분리 현상을 보여주는 도 53에 제시된 바와 같이, 균일한 단일 상으로 코팅된 블록코폴리머(700)는 어닐링에 의해서 폴리머 블록 A들이 정렬(order)된 도메인 A와 폴리머 블록 B들이 정렬된 도메인 B로 상분리될 수 있다. 이와 같이, 블록코폴리머가 용액상 혹은 고체상에서 상분리 또는 선택적 용해를 제공할 수 있으므로, 이에 의해 자기조립 구조 (self-assembled structure)를 형성할 수 있다.
블록코폴리머가 자기조립을 통해 특정 형상의 미세 구조를 구성하는 것은 각각의 블록 폴리머의 물리 또는/ 및 화학적 특성에 영향을 받을 수 있다. 2 개의 서로 다른 폴리머로 이루어진 블록코폴리머가 기판 상에 자기 조립되는 경우, 블록코폴리머의 자기조립 구조는 블록코폴리머를 구성하는 각 폴리머 블록들의 부피 비율, 상분리를 위한 어닐링 온도, 블록 폴리머의 분자의 크기 등에 따라 3차원 구조인 큐빅(cubic) 및 이중 나선형, 그리고 2차원 구조인 조밀 육방 기둥 (hexagonal packed column) 구조 및 라멜라(lamella) 구조 등과 같은 다양한 구조들로 형성될 수 있다.
블록코폴리머는 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-polybutylmethacrylate) 블록코폴리머, 폴리부타디엔-폴리디메틸실록산 (polybutadiene-polydimethylsiloxane) 블록코폴리머, 폴리부타디엔-폴리메틸메타크릴레이트(polybutadiene-polymethylmethacrylate) 블록코폴리머, 폴리부타디엔-폴리비닐피리딘 (polybutadienepolyvinylpyridine) 블록코폴리머, 폴리부틸아크릴레이트-폴리메틸메타크릴레이트 (polybutylacrylate-polymethylmethacrylate) 블록코폴리머, 폴리부틸아크릴레이트-폴리비닐피리딘 (polybutylacrylate-polyvinylpyridine) 블록코폴리머, 폴리이소프렌-폴리비닐피리딘 (polyisoprene-polyvinylpyridine) 블록코폴리머, 폴리이소프렌-폴리메틸메타크릴레이트(polyisoprene-polymethylmethacrylate) 블록코폴리머, 폴리헥실아크릴레이트-폴리비닐피리딘 (polyhexylacrylatepolyvinylpyridine) 블록코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 블록코폴리머, 폴리이소부틸렌-폴리메틸메타크릴레이트 (polyisobutylene-polymethylmethacrylate) 블록코폴리머, 폴리이소부틸렌-폴리부틸메타크릴레이트 (polyisobutylene-polybutylmethacrylate) 블록코폴리머, 폴리이소부틸렌-폴리디메틸실록산 (polyisobutylenepolydimethylsiloxane) 블록코폴리머, 폴리부틸메타크릴레이트-폴리부틸아크릴레이트 (polybutylmethacrylatepolybutylacrylate) 블록코폴리머, 폴리에틸에틸렌-폴리메틸메타크릴레이트 (polyethylethylene-polymethylmethacrylate) 블록코폴리머, 폴리스티렌-폴리부틸메타크릴레이트 (polystyrene-polybutylmethacrylate) 블록코폴리머, 폴리스티렌-폴리부타디엔(polystyrene-polybutadiene) 블록코폴리머, 폴리스티렌-폴리이소프렌 (polystyrene-polyisoprene) 블록코폴리머, 폴리스티렌-폴리메틸실록산 (polystyrene-polydimethylsiloxane) 블록코폴리머, 폴리스티렌-폴리비닐피리딘 (polystyrene-polyvinylpyridine) 블록코폴리머, 폴리에틸에틸렌-폴리비닐피리딘 (polyethylethylene-polyvinylpyridine) 블록코폴리머, 폴리에틸렌-폴리비닐피리딘(polyethylene-polyvinylpyridine) 블록코폴리머, 폴리비닐피리딘-폴리메틸메타크릴레이트 (polyvinylpyridinepolymethylmethacrylate) 블록코폴리머, 폴리에틸렌옥사이드-폴리이소프렌 (polyethyleneoxide-polyisoprene) 블록코폴리머, 폴리에틸렌옥사이드-폴리부타디엔 polyethyleneoxide-polybutadiene) 블록코폴리머, 폴리에틸렌옥사이드-폴리스티렌(polyethyleneoxide-polystyrene) 블록코폴리머, 폴리에틸렌옥사이드-폴리메틸메타크릴레이트 (polyethyleneoxidepolymethylmethacrylate) 블록코폴리머, 폴리에틸렌옥사이드-폴리디메틸실록산 (polyethyleneoxide-polydimethylsiloxane) 블록코폴리머, 폴리스티렌-폴리에틸렌옥사이드 (polystyrene-polyethyleneoxide) 블록코폴리머 등을 사용할 수 있다.
도 9는 블록코폴리머층(700)을 상분리하는 단계를 보여준다.
도 9를 참조하면, 블록코폴리머층(BCP: 700)을 어닐링(annealing)하여 필라(530)들 사이의 간극(631)의 중앙 부분에 위치하는 제1도메인부(710)들 및 제1도메인부(710)들을 상호 격리시키며 에워싸는 제2도메인부(730)로 상분리할 수 있다. 제1도메인부(710)는 제2도메인부(730)의 오목한 형상 부분을 채우는 포스트(post) 형상으로 상분리되어, 제1도메인부(710)가 제2도메인부(730)에 의해 둘러싸인 구조를 제공할 수 있다.
격벽층(600)에 의해 제공되는 간극(637) 부분을 채우는 블록코폴리머층(700) 부분은 간극(637)의 폭 또는 이에 의해 제공되는 공간이 간극(631)에 의해 제공되는 폭 또는 공간에 비해 좁아 제1도메인부(710)에 비해 아래로 깊게 확장되지 못해 상대적으로 얕은 위치에 위치하는 제3도메인부(750) 및 이를 에워싸는 제4도메인부(770)로 상분리될 수 있다. 제3도메인부(750)가 간극(637)의 바닥으로 확장되지 못하여 그 바닥이 확장된 깊이(D1)는 제1오프닝 트렌치부(570)의 입구에 가까운 부분에 위치하여, 제3도메인부(750)의 깊이(D1) 또는 바닥 위치가 제1도메인부(710)가 아래로 확장된 위치(D2)보다 얕을 수 있다. 이에 따라, 제3도메인부(750)의 바닥 부분을 에워싸는 제4도메인부(770)의 바닥 부분(771)의 두께는 제2도메인부(730)의 바닥 부분(731)의 두께 보다 상대적으로 더 두껍게 유지될 수 있다. 경우 따라 격벽층(600)에 의해 제공되는 간극(637)은 2개의 도메인부들이 존재할 정도의 공간을 충분히 제공하지 못할 정도로 좁을 수 있으며, 이에 따라, 간극(637) 내에 위치하는 블록코폴리머층(700) 부분은 상분리되지 않은 상태로 유지될 수도 있다.
BCP층(700)의 상분리를 통해 폴리머 블록 성분들을 재배열시키기 위하여, BCP층(700) 내의 블록코폴리머의 유리전이온도(Tg) 보다 더 높은 온도에서 어닐링을 수행할 수 있다. 대략 100℃ 내지 190 ℃의 범위 내에서 선택되는 온도에서 대략 0.1 시간 내지 24 시간 동안 BCP층(700)을 어닐링할 수 있다.
도 10은 제2 및 제7오프닝부들(701, 705)을 형성하는 단계를 보여준다.
도 10을 참조하면, 제1도메인부(도 9의 710)를 선택적으로 제거하여 필라(530)들 사이에 위치하는 다수의 제2오프닝부(701)들 형성할 수 있다. 이때, 제3도메인부(도 9의 750)도 함께 선택적으로 제거될 수 있어, 그 위치에 제1오프닝부 트렌치부(570) 내에 위치하는 제7오프닝부(705)가 유도될 수 있다. 이??, 제7오프닝부(705)의 깊이(D1)는 제2오프닝부(701)의 깊이(D2)에 비해 상대적으로 얕은 깊이를 가질 수 있다.
도 11은 제2오프닝 제2연장부(701B)를 연장시키는 단계를 보여준다.
도 11을 참조하면, 제2오프닝부들(701)에 노출되는 제2도메인부(730)의 바닥 부분(731)을 선택적으로 제거하여 제2오프닝부(701)가 연장된 제2오프닝 제1연장부(701A)를 형성한다. 제7오프닝부(705)에 노출된 제4도메인부(770)의 바닥 부분(771)의 일부 또한 제거되어 제7오프닝 연장부(705B)가 유도될 수 있으나, 그 깊이가 제4도메인부(770)의 바닥 부분(771)을 관통할 정도로 깊지 않아 제7오프닝부(705)의 형상이 하부에 존재하는 층들에 전사되는 것이 방지될 수 있다.
제2도메인부들(730)에 의해 노출된 격벽층(600)의 제1연장부(601A) 부분을 선택적으로 제거하여 제2오프닝 제1연장부(701A)들이 연장된 제2오프닝 제2연장부(701B)들을 유도한다. 제2오프닝 제2연장부(701B)의 식각 제거하는 과정에서, 필라(530)들 및 템플레이트부(590)의 상면을 덮는 제2연장부(도 7의 603A) 및 제4연장부(603B)가 제거되어 필라(530)들 및 템플레이트부(590)의 상면이 노출될 수 있다.
도 12는 차폐 패턴(848)을 형성하는 단계를 보여준다.
도 12를 참조하면, 제1아이솔레이트 패턴(580)을 덮는 차폐 패턴(848)을 형성할 수 있다. 차폐 패턴(848)을 형성하기 이전에 제2도메인부(730) 및 제4도메인부(770)를 포함하는 블록코폴리머층(700)의 잔존 부분을 선택적으로 제거할 수 있다. 제2오프닝부(701)의 제2연장부(701B)을 메워 보호하고 필라(530)들 사이 간극 부분 및 템플레이트부(590)와 제1아이솔레이트 패턴(580) 부분 사이의 간극 부분을 덮어 채우는 희생층(810)을 형성하여, 하지막 표면을 상대적으로 평탄한 상태로 유도할 수 있다. 차폐 패턴(848)은 제1아이솔레이트 패턴(580)에 인접하는 제2격벽 부분(602B)을 덮도록 연장될 수 있다. 차폐 패턴(848)은 도 4에 제시된 차폐 패턴(도 4의 48)의 형상을 따르는 패턴으로 형성될 수 있다. 차폐 패턴(848)은 제1아이솔레이트 패턴(580) 및 제2격벽 부분(602B)과 제3연장부(601B)의 영역을 전부 덮어 실링(sealing)하도록 패터닝되지만, 오버레이 이동(overlay shift)의 영향에 의해서 그 위치가 설정된 위치에 비해 이동되어 형성될 수 있다. 차폐 패턴(848)이 설정된 위치에서 옆으로 이동하여도, 제1아이솔레이션 패턴(580)의 주위에 제2격벽 부분(602B) 및 제3연장부(601B)가 위치하고 있으므로, 차폐 패턴(848)이 제1아이솔레이션 패턴(580)의 일부를 노출할 정도로 크게 이동하지 않는 한, 제1아이솔레이션 패턴(580)은 차폐 패턴(848)과 제2격벽 부분(602B)에 의해 실링된 상태로 유지될 수 있다.
도 13은 이동 형성된 차폐 패턴(848A)을 설명하기 위해서 제시한 도면이다.
도 13을 참조하면, 차폐 패턴(도 12의 848)의 위치가 이동 폭(S)만큼 이동되어 형성된 경우, 이동된 차폐 패턴(848A)은 인접하는 템플레이트부(590)의 일부를 덮는 형태를 가질 수 있다. 이러한 패턴 이동에도 불구하고 제1오프닝 트렌치부(570)이 폭(R2) 만큼의 여유 마진(margin)은 확보될 수 있다. 즉, 차폐 패턴(848A)의 가장자리 부분이 제1오프닝 트렌치부(570) 내로 이동하여도, 제2격벽 부분(602B) 및 제3연장부(601B)에 의해서 제1아이솔레이트 패턴(580)은 실링될 수 있다.
도 14는 필라(530)들 및 템플레이트부(590)을 선택적으로 제거하는 단계를 보여준다.
도 14를 참조하면, 희생층(810), 제2격벽 부분들(602A, 602B), 제1 및 제2연장부들(601A, 601B) 및 차폐 패턴(848) 등을 배리어(barrier)로 사용하여 이에 의해 노출된 필라(530)들 및 템플레이트부(590)를 선택적으로 식각 제거한다. 필라(530)들의 제거에 의해서 제3오프닝부(633)들이 형성될 수 있다. 템플레이트부(590)의 제거에 의해서 제4오프닝부(639)가 형성될 수 있다.
도 15는 차폐 패턴(848)이 제거된 형상을 보여준다.
도 15를 참조하면, 차폐 패턴(도 14의 848) 및 희생층(도 14의 810)을 선택적을 제거하여, 제2오프닝부(701)들이 연장된 제2오프닝 제2연장부(701B)들, 제3오프닝부(633), 제4오프닝부(639)를 형성한다.
도 16은 제5 및 제6오프닝부들(402, 439)을 형성하는 단계를 보여준다.
도 16을 참조하면, 제1격벽 부분(602A) 및 제1연장부(601A)를 배리어로 사용하는 식각 과정으로 제2오프닝부(701)의 제2연장부(701B)들 및 제3오프닝부(633)들이 연장된 제5오프닝부(402)들을 하부층(400)에 형성한다. 하부층(400)은 제5오프닝부(402)들을 관통홀 형상으로 제공하는 하부층 제1패턴부(410)를 포함하도록 패터닝될 수 있다. 제1아이솔레이트 패턴(580) 및 제2격벽 부분(602B) 및 제3연장부(601B)를 배리어로 사용하는 식각 과정으로 제4오프닝부(639)가 연장된 제6오프닝부(439)를 형성한다. 이에 따라, 하부층(400)은 제6오프닝부(439)에 의해 그 형상이 제공되는 제2아이솔레이트 패턴(418)의 제2패턴부를 포함하도록 패터닝될 수 있다.
도 17 및 도 18은 제5 및 제6오프닝부의 연장부들(202, 239)을 형성하는 단계를 보여준다.
도 17 및 도 18을 참조하면, 하부층 제1패턴부(410) 및 제2아이솔레이트 패턴(418)을 배리어로 사용하는 식각 과정을 수행하여, 제5 및 제6오프닝부(402, 439)들을 하부의 층들을 관통하도록 연장시킨다. 이에 따라, 제6오프닝부의 연장부(239)에 의해 제공되는 제2식각 대상층 제2패턴부(318) 및 제1식각 대상층 제2패턴부(218)가 패터닝될 수 있다. 제5오프닝부의 연장부(202)에 의해서 제2식각 대상층 제1패턴부(310) 및 제1식각 대상층 제1패턴부(210)가 패터닝될 수 있다. 이후에, 하부층 제1패턴부(410) 및 제2아이솔레이트 패턴(418), 제2식각 대상층 제1 및 제2패턴부(310, 318) 등을 제거하여, 제1식각 대상층 제2패턴부(218)가 제2아이솔레이트 패턴(418) 형상을 따르고, 제1식각 대상층 제1패턴부(210)가 제5오프닝부(402)의 형상을 따르는 연장부(202)들을 제공하는 형상을 구현할 수 있다.
도 19 내지 도 22는 다른 일 예에 의한 가이드 패턴(guiding pattern)의 레이아웃(layout) 형상을 얻는 과정을 보여주는 평면도들이다.
도 19를 참조하면, 레이아웃(2011)은 기판 상에 구현하고자 하는 제1목표 형상(2015)들의 배열을 보여준다. 제1목표 형상(2015)은 제5오프닝부를 기판 상의 어느 하나의 층을 관통하는 형상으로 제공하도록 설정될 수 있다. 제1목표 형상(2015)들은 실질적으로 규칙적으로 반복 배치되고 예컨대 제1피치(P1)를 가지며 배치될 수 있다. 제1목표 형상(2015)들 중 일부를 필라(2012)들로 설정하고, 다른 일부를 필라들 사이 공간에서 형성될 제1도메인부(2014)들로 분리 설정할 수 있다.
도 20을 참조하면, 레이아웃(2019)는 제2목표 형상(2018)들의 배열 레이아웃으로 설정될 수 있다. 도 19의 제1목표 형상(2015)들의 배열 레이아웃(2011)와 도 20의 제2목표 형상(2018)들의 배열 레이아웃(2019)은 서로 구분되는 다른 영역들에 위치하도록 설계될 수 있으며, 서로 이웃하는 영역들에 배치되도록 설계될 수 있다. 제2목표 형상(2018)들은 기판 상의 어느 하나의 층을 관통하는 제6오프닝부의 형상을 제공하도록 설정될 수 있다. 제1목표 형상(도 19의 2015)은 크기와 제2목표 형상(2018)의 크기는 서로 다르거나 또는 동일하게 설정될 수 있다. 제1목표 형상(2015)들은 상호 간에 제1피치(P1)로 배치될 수 있지만, 제2목표 형상(2018)들은 이와 다른 제2피치(P2)를 가지며 배치될 수 있다. 제2피치(P2)는 제1피치(P1)에 비해 상당히 큰 수치, 예컨대, 2배 정도 이상 큰 수치로 설정될 수 있다.
도 21을 참조하면, 레이아웃(2021)은 도 19의 제1목표 형상(2015)들의 레이아웃으로부터 필라(2022)들의 배열 레이아웃을 분리할 수 있다. 필라(2022)들 사이에 유도될 수 있는 제1도메인부(2024)들은 배제된 상태로 필라(2022)들의 레이아웃이 얻어질 수 있다.
도 22를 참조하면, 레이아웃(2029)는 제2목표 형상(도 20의 2018)의 크기를 재설정하여 얻은 제1오프닝부(2028)의 레이아웃을 보여준다. 제1오프닝부(2028) 내에 제3도메인부(2078)이 유도되고, 제3도메인부(2078)가 위치하는 위치에 결과적으로 제2목표 형상(2018)이 유도될 수 있다.
도 23 내지 도 50은 다른 일 예에 의한 본 출원의 패턴 형성 방법을 설명하기 위해서 제시한 단면도들이다.
도 23 및 도 24는 가이드층(2500) 상에 마스크 패턴(mask pattern: 2622, 2627)을 형성하는 단계를 보여주며, 도 23은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 24는 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 23 및 도 24를 참조하면, 반도체 기판(2100)은 서로 다른 구분되는 제1영역(2121) 및 제2영역(2129)를 가질 수 있고, 도 21의 필라(도 21의 2022)들의 배열 레이아웃(2021)은 제1영역(2121) 상에 오프닝 부분(2623)을 제공하는 마스크 제1패턴(도 23의 2622)로 구현될 수 있고, 도 22의 제1오프닝부(2028)들의 배열 레이아웃(2029)는 제2영역(2129) 상에 구현된 마스크 제2패턴(도 24의 2627)에 의해 제공되는 오프닝 부분(도 24의 2628)으로 구현될 수 있다. 마스크 패턴(2622, 2627)은 포토레지스트 물질을 포함하여 이루어질 수 있다.
가이드층(2500)은 블록코폴리머의 상분리 과정에서 상분리된 도메인부들의 위치를 유도하여 가이드하는 패턴을 위한 층으로 도입될 수 있다. 가이드층(2500)은 하부층(2400) 상에 대략 700 내지 800Å 두께의 스핀온카본(SOC: 2501)층을 포함하는 층을 포함하여 가이드층(2500)이 도입될 수 있다. SOC층(2501) 상에 캐핑층(capping layer)로 대략 300 Å 두께의 SiON층(2503)이 더 형성될 수 있다.
하부층(2400)은 후속 패터닝 과정(patterning process)에서 하드 마스크(hard mask)의 일부 또는 다른 하드 마스크를 패터닝하기 위한 층으로 도입될 수 있다. 예컨대, 다층 하드 마스크 시스템(hard mask system)을 이루는 하나의 층으로 도입될 수 있다. 하부층(2400) 하부에는 제2식각 대상층(2300) 및 제1식각 대상층(2200)이 더 도입될 수 있다. 제2식각 대상층(2300)이나 제1식각 대상층(2200)은 하드 마스크 시스템을 이루는 일부 층으로 도입되거나 또는 하드 마스크 시스템에 의해서 선택적으로 식각될 층으로 도입될 수 있다.
제1식각 대상층(2200)은 대략 2200Å 두께의 테오스(TEOS)층과 같은 실리콘산화물층을 포함하는 층간절연층으로 형성할 수 있다. 또는 경우에 따라 폴리실리콘(polysilicon)층과 같은 도전층으로 제1식각 대상층(2200)이 구비될 수도 있다. 제2식각 대상층(2300)은 제1식각 대상층(2200) 상에 대략 730 내지 1000Å 두께의 비정질의 스핀온카본층(SOC)을 포함하여 형성할 수 있다. 제2식각 대상층(2300)의 SOC층 상에 대략 300 내지 350Å 두께의 실리콘산질화물(SiON)층을 포함하는 하부층(2400)이 형성될 수 있다.
도 25 및 도 26는 필라(2530)들의 배열 및 템플레이트부(2570)를 형성하는 단계를 보여주며, 도 25은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 26은 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 25 및 도 26을 참조하면, 마스크 패턴(2622, 2627)을 배리어로 이용하여 노출된 가이드층(2500) 부분을 식각하여 도 21의 필라(2022)들의 형상을 따르는 필라(2530)들의 배열 및 도 22의 제1오프닝부(2028)의 형상을 따르는 제1오프닝부(2578)을 제공하는 템플레이트부(2570)를 형성한다. 필라(2530)들의 배열은 반도체 기판(2100)의 제1영역(2121) 상에 위치하고, 템플레이트부(2570)는 반도체 기판(2100)의 제2영역(2129) 상에 위치한다.
필라(2530)들은 상호 간에 이웃하는 네 개가 사각형을 이루게 배열될 수 있다. 경우에 따라 상호 간에 이웃하는 세 개의 필라(2530)들이 삼각형을 이루게 배열될 수 있다. 필라(2530)들은 사선 방향, 즉, C21-C21' 절단선 방향으로 상호 이웃하는 다른 필라(2530)들 사이에 사이 간극(2533)을 가지게 배치될 수 있다. 도 21에 제시된 바와 같이, 최근하게 이웃하는 두 필라들은 보다 좁은 간극을 가지게 배치될 수 있다. 필라(2530)들은 실질적으로 후속되는 블록코폴리머의 자기조립 과정을 유도하는 가이드 패턴으로 도입될 수 있다.
반도체 기판의 제2영역(2129) 상에 제1오프닝부(2578)들의 배열을 제공하도록 배치된 템플레이트부(2570)는, 제1오프닝부(2578)들이 필라(2530)들에 비해 넓은 간격 또는 넓은 피치 간격으로 배치되도록 형성될 수 있다. 템플레이트부(2570)는 후속되는 블록코폴리머의 자기조립 과정을 유도하는 가이드 패턴으로 도입될 수 있다.
도 27 및 도 28은 격벽층(2600)을 형성하는 단계를 보여주며, 도 27은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 27은 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 27 및 도 28을 참조하면, 필라(2530)들의 측벽들 및 제1오프닝부(2578)들의 측벽들을 덮는 격벽층(2600)을 형성한다. 격벽층(2600)은 필라(2530)의 측벽을 덮는 제1격벽 부분(2602A)을 포함하고, 제1격벽 부분(2602A)으로부터 인근하는 하부층(2400) 부분을 덮도록 연장된 제1연장부(2601A)를 포함하고, 필라(2530) 상면을 덮는 제2연장부(2603A)를 포함할 수 있다. 제1오프닝부(2578)의 내측 측벽을 덮는 제2격벽 부분(2602B)과, 인근하는 하부층(2400) 부분을 덮도록 연장된 제3연장부(2601B) 및 템플레이트부(2570)의 상면을 덮도록 연장되는 제4연장부(2603B)를 격벽층(2600)은 더 포함할 수 있다.
격벽층(2600)은 필라(2530)들 사이에 간극(2631)을 제공하고, 제1오프닝부(2578) 내에 간극(2637)을 제공하는 오목한 형상을 제공하는 층으로 형성될 수 있다. 격벽층(2600)은 필라(2530)와 하부층(2400)과 식각 선택비를 가지는 절연 물질, 예컨대, 초저온산화물(ULTO: Ultra Low Temperature Oxide)층을 대략 200Å 정도 두께를 가지게 형성할 수 있다.
도 29 및 도 30은 블록코폴리머층(2700)을 형성하는 단계를 보여주며, 도 29는 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 30은 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 29 및 도 30을 참조하면, 블록코폴리머층(2700)을 격벽층(2600) 상에 필라(2530)들 및 템플레이트부(2570)에 의해 제공되는 간극들(2631, 2637)을 채워 메우게 형성될 수 있다. 블록코폴리머층(2700)은 폴리스티렌-폴리메틸메타아크릴레이트 블록코폴리머(PS-b-PMMA) 또는 폴리스티렌-폴리디메틸실록산(PS-PDMS) 블록코폴리머를 이용할 수 있다. 블록코폴리머(2700)의 층은 PS와 PMMA의 블록코폴리머(PS-b-PMMA)로 형성될 경우, PS와 PMMA의 부피비는 대략 70: 30 의 비율 내지 50: 50의 비율로 조절될 수 있다. 이러한 부피비나 각각의 폴리머 블록 성분의 분자량 등은 공정에 부합되도록 조절될 수 있다. 예컨대, PS의 부피비는 대략 60% 내지 80% 부피 비율을 가질 수 있고, PMMA의 부피비는 대략 20% 내지 40%의 부피 비율로 조절될 수 있다.
도 31 및 도 32는 블록코폴리머층(700)을 상분리하는 단계를 보여주며, 도 31은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 32는 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 31 및 도 32를 참조하면, 블록코폴리머층(700)을 어닐링(annealing)하여 필라(2530)들 사이의 간극(2631)의 중앙 부분에 위치하는 제1도메인부(2710)들 및 제1도메인부(2710)들을 상호 격리시키며 에워싸는 제2도메인부(2730)로 상분리할 수 있다. 제1도메인부(2710)는 제2도메인부(2730)의 오목한 형상 부분을 채우는 포스트(post) 형상으로 상분리되어, 제1도메인부(2710)가 제2도메인부(2730)에 의해 둘러싸인 구조를 제공할 수 있다. 격벽층(2600)에 의해 제공되는 간극(2637) 부분을 채우는 블록코폴리머층(2700) 부분은 간극(2637)의 중앙 부분에 위치하는 제3도메인부(2750) 및 이를 에워싸는 제4도메인부(2770)로 상분리될 수 있다. 제3도메인부(750)는 제1오프닝부(2578)의 중앙 부분에 위치하고, 제4도메인부(2770)이 제1오프닝부(2578)의 측벽을 덮는 형상으로 형성될 수 있다.
BCP층(2700)의 상분리를 통해 폴리머 블록 성분들을 재배열시키기 위하여, BCP층(2700) 내의 블록코폴리머의 유리전이온도(Tg) 보다 더 높은 온도에서 어닐링을 수행할 수 있다. 대략 100℃ 내지 190 ℃의 범위 내에서 선택되는 온도에서 대략 0.1 시간 내지 24 시간 동안 BCP층(2700)을 어닐링할 수 있다.
도 33 및 도 34는 제2 및 제3오프닝부들(2701, 2705)을 형성하는 단계를 보여주며, 도 33은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 34는 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 33 및 도 34를 참조하면, 제1도메인부(도 31의 2710)를 선택적으로 제거하여 필라(2530)들 사이에 위치하는 다수의 제2오프닝부(2701)들 형성할 수 있다. 이때, 제3도메인부(도 31의 2750)도 함께 선택적으로 제거될 수 있어, 그 위치에 제1오프닝부 트렌치부(2578) 내에 위치하는 제3오프닝부(2705)가 유도될 수 있다.
도 35 및 도 36은 제2오프닝 제1연장부(2701A) 및 제3오프닝 제1연장부(2705A)를 연장시키는 단계를 보여주며, 도 35는 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 36은 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 35 및 도 36을 참조하면, 제2오프닝부들(2701)에 노출되는 제2도메인부(2730)의 바닥 부분(2731)을 선택적으로 제거하여 제2오프닝부(2701)가 연장된 제2오프닝 제1연장부(2701A)를 형성한다. 제3오프닝부(2705)에 노출된 제4도메인부(2770)의 바닥 부분(2771)의 일부 또한 제거되어 제3오프닝 연장부(2705B)가 유도될 수 있다.
도 37 및 도 38은 제2오프닝 제2연장부(2701B) 및 제3오프닝 제2연장부(2705B)를 연장시키는 단계를 보여주며, 도 37은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 38은 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 37 및 도 38을 참조하면, 제2도메인부들(2730)에 의해 노출된 격벽층(2600)의 제1연장부(2601A) 부분을 선택적으로 제거하여 제2오프닝 제1연장부(2701A)들이 연장된 제2오프닝 제2연장부(2701B)들을 유도한다. 제4도메인부들(2770)에 의해 노출된 격벽층(2600)의 제3연장부(2601B) 부분을 선택적으로 제거하여 제3오프닝 제1연장부(2705A)들이 연장된 제3오프닝 제2연장부(2705B)들을 유도한다. 제2오프닝 제2연장부(2701B) 및 제3오프닝 제2연장부(2705B)를 식각하는 과정에서, 필라(2530)들 및 템플레이트부(2570)의 상면을 덮는 제2연장부(도 27의 2603A) 및 제4연장부(도 28의 2603B)가 제거되어 필라(2530)들 및 템플레이트부(2570)의 상면이 노출될 수 있다.
도 39 및 도 40은 차폐 패턴(2827)을 형성하는 단계를 보여주며, 도 39는 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 40은 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 39 및 도 40을 참조하면, 템플레이트부(2570) 및 제3오프닝 제2연장부(2705B)가 위치하는 영역을 덮는 차폐 패턴(2837)을 형성할 수 있다. 차폐 패턴(2827)은 필라(2530)들이 배치된 제1영역(2121)을 열고, 템플레이트부(2570)이 배치된 제2영역(2129)을 덮는 마스크로 형성될 수 있다. 차폐 패턴(2827)을 형성하기 이전에 제2도메인부(2730) 및 제4도메인부(2770)를 포함하는 블록코폴리머층(2700)의 잔존 부분을 선택적으로 제거할 수 있다. 제2오프닝부(2701)의 제2연장부(2701B)을 메워 보호하고, 제3오프닝부(2705)의 제2연장부(2705B)을 메워 보호하는 희생층(2810)을 형성하여, 하지막 표면을 상대적으로 평탄한 상태로 유도할 수 있다. 차폐 패턴(2827)은 포토레지스트 물질을 포함하는 층으로 형성될 수 있다. 희생층(2810)은 바닥반사방지(BARC: Bottom AntiReflective Coating) 물질을 포함할 수 있다. 그럼에도 불구하고, 차폐 패턴(2827) 및 희생층(2810)은 상호 간에 식각 선택비를 가질 수 있는 유전 물질들로 형성될 수 있다.
도 41 및 도 42은 필라(2530)의 상면을 노출하는 단계를 보여주며, 도 41은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 42는 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 41 및 도 42를 참조하면, 차폐 패턴(2827)에 의해 노출되는 희생층(2810) 부분을 선택적을 식각하여 제거한다. 희생층(2810)의 일부가 제거되며 필라(2530)의 상면이 노출되도록 할 수 있다. 희생층(2810)의 일부가 제거되며 노출되는 필라(2530)의 상면에 위치하는 일부 부분, 예컨대, SiON층(2503) 부분을 선택적으로 제거하여 하부의 SoC층(2501) 부분이 노출되도록 유도할 수 있다.
도 43 및 도 44는 필라(2530)들을 제거하는 단계를 보여주며, 도 43은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 44는 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 43 및 도 44를 참조하면, 희생층(2810) 및 제2격벽 부분들(2602A) 및 제1연장부들(2601A) 및 차폐 패턴(2827) 등을 배리어(barrier)로 이용하여 노출된 필라(2530)들을 선택적으로 식각 제거한다. 필라(2530)들을 선택적으로 제거하여 제4오프닝부(2703)들을 형성한다. 이후에, 차폐 패턴(2827) 및 희생층(2810)의 잔류 부분을 선택적으로 제거한다.
도 45 및 도 46은 제5 및 제6오프닝부들(2415, 2418)을 형성하는 단계를 보여주며, 도 45은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 46은 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 45 및 도 46을 참조하면, 제1격벽 부분(2602A) 및 제1연장부(2601A)를 배리어로 사용하는 식각 과정으로 제2오프닝부(2701)의 제2연장부(2701B)들 및 제3오프닝부(2703)들이 연장된 제5오프닝부(2415)들을 하부층(2400)에 형성한다. 하부층(2400)은 제5오프닝부(2415)들을 관통홀 형상으로 제공하는 하부층 제1패턴부(2410)를 포함하도록 패터닝될 수 있다.
템플레이트부(2570) 및 제2격벽 부분(2602B) 및 제3연장부(2601B)를 배리어로 사용하는 식각 과정으로 제4오프닝부(2705)의 제2연장부(2705B)들이 연장된 제6오프닝부(2418)들을 하부층(2400)에 형성한다. 하부층(2400)은 제6오프닝부(2418)들을 관통홀 형상으로 제공하는 하부층 제2패턴부(2480)를 포함하도록 패터닝될 수 있다.
도 47 및 도 48은 제5 및 제6오프닝부들(2415, 2418)의 연장부들(2215, 2218)을 형성하는 단계를 보여주며, 도 47은 도 21의 C21-C21'의 절단선을 따르는 단면 형상을 보여주고, 도 48는 도 22의 C22-C22'의 절단선을 따르는 단면 형상을 보여주는 단면도들이다.
도 47 및 도 48을 참조하면, 하부층 제1패턴(2410) 및 제2패턴(2480)을 배리어로 사용하는 식각 과정을 수행하여, 제5 및 제6오프닝부(2415, 2418)들을 하부의 층들을 관통하도록 연장시킨다. 이에 따라, 제2식각 대상층(2300), 제1식각 대상층(2100)을 관통하며, 제5오프닝부(2415)들을 따르는 제5오프닝 연장부(2215)들이 도 19의 제1목표 형상(도 19의 2015)들을 따르는 형상으로 형성되고, 제6오프닝부(2418)들을 따르는 제6오프닝부 연장부(2218)들이 도 20의 제2목표 형상(도 20의 2018)들을 따르는 형상으로 형성될 수 있다.
도 49 및 도 50은 다른 일 예에 의한 가이드 패턴의 레이아웃 형상을 얻는 과정을 보여주는 평면도들이다.
도 49를 참조하면, 레이아웃(3019)는 일 예에 따른 제3목표 형상(3018)들의 배열 레이아웃으로 설정될 수 있다. 도 20의 제2목표 형상(도 20의 2018)은 상대적으로 규칙적으로 배열된 경우에 비해, 도 49는 비규칙적으로 배치된 제3목표 형상(3018)들의 배열 레이아웃(3019)를 보여준다. 도 50의 레이아웃(3029)는 제3목표 형상(도 49의 3018)의 크기를 재설정하여 얻은 제1오프닝부(3028)의 레이아웃을 보여준다. 제1오프닝부(3028) 내에 제3도메인부(3078)이 유도되고, 제3도메인부(3078)가 위치하는 위치에 결과적으로 제3목표 형상(3018)이 유도될 수 있다. 이와 같이, 도 23 내지 도 48을 참조하여 설명한 바와 같은 패턴 형성 방법은 비규칙적인 제3목표 형상(도 49의 3018)을 구현하는 데 적용될 수 있다.
본 출원에 따르면, 대면적의 기판 상에 블록 코폴리머를 이용하여 용이하게 나노 스케일 크기의 구조물 또는 나노 구조체를 형성할 수 있다. 나노 구조체는, 선격자를 포함하는 편광판의 제조, 반사형 액정표시장치의 반사 렌즈의 형성 등에 이용할 수 있다. 나노 구조체는 독립적인 편광판의 제조에 사용될 뿐만 아니라, 표시 패널과 일체형인 편광부의 형성에도 이용할 수 있다. 예컨대, 박막 트랜지스터를 포함하는 어레이(array) 기판이나, 컬러필터 기판 상에 직접적으로 편광부를 형성하는 공정에 이용할 수 있다. 나노 구조체는 나노 와이어 트랜지스터, 메모리의 제작을 위한 주형, 나노 스케일의 도선 패터닝을 위한 나노 구조물과 같은 전기 전자 부품의 주형, 태양 전지와 연료 전지의 촉매 제작을 위한 주형, 식각 마스크와 유기 다이오드(OLED) 셀 제작을 위한 주형 및 가스 센서 제작을 위한 주형에 이용할 수 있다.
상술한 본 출원에 따른 방법 및 구조체들은 집적 회로 칩(integrated circuit chip) 제조에 사용될 수 있다. 결과의 집적 회로 칩은 웨이퍼 형태(raw wafer form)나 베어 다이(bare die) 또는 패키지 형태(package form)으로 제조자에 의해 배포될 수 있다. 칩은 단일 칩 패키지(single chip package)나 멀티칩 패키지 chip package) 형태로 제공될 수 있다. 또한, 하나의 칩은 다른 집적 회로 칩에 집적되거나 별도의 회로 요소(discrete circuit element)에 집적될 수 있다. 하나의 칩은 마더보드(mother board)와 같은 중간 제품(intermediate product)이나 최종 제제품(end product) 형태의 한 부품으로 다른 신호 프로세싱 소자(signal processing device)를 이루도록 집적될 수 있다. 최종 제품은 집적 회로 칩을 포함하는 어떠한 제품일 수 있으며, 장난감이나 저성능 적용 제품(application)으로부터 고성능 컴퓨터 제품일 수 있으며, 표시장치(display)나 키보드(keyboard) 또는 다른 입력 수단(input device) 및 중앙연산장치(central processor)를 포함하는 제품일 수 있다.
상술한 바와 같이 본 출원의 실시 형태들을 도면들을 예시하며 설명하지만, 이는 본 출원에서 제시하고자 하는 바를 설명하기 위한 것이며, 세밀하게 제시된 형상으로 본 출원에서 제시하고자 하는 바를 한정하고자 한 것은 아니다. 본 출원에서 제시한 기술적 사상이 반영되는 한 다양한 다른 변형예들이 가능할 것이다.
100: 기판, 530: 필라,
700: 블록코폴리머층, 848: 차폐 패턴.

Claims (38)

  1. 하부층(under layer) 상에 제1아이솔레이트 패턴(isolated pattern)를 둘러싸는 제1오프닝 트렌치부(opening trench)를 제공하는 템플레이트(template)부 및 필라(pillar)들 배열을 형성하는 단계;
    상기 필라들의 측벽들에 제1격벽 부분들 및 제1오프닝 트렌치부 내에 제2격벽 부분을 제공하는 격벽층을 형성하는 단계;
    블록코폴리머층을 도입하고 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부들의 형성을 유도하는 단계;
    상기 제1도메인부들을 선택적으로 제거하여 제2오프닝부들을 유도하는 단계;
    상기 필라들을 선택적으로 제거하여 제3오프닝부들을 유도하고 상기 템플레이트부를 선택적으로 제거하여 제4오프닝부를 유도하는 단계; 및
    상기 제2 및 제3오프닝부들이 연장된 제5오프닝부들 및 상기 제4오프닝부가 연장된 제6오프닝부가 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 제2격벽 부분은
    상기 제1오프닝 트렌치부의 내측 측벽 및 바닥을 덮는 오목한 컨케이브(concave) 형상을 가지는 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 격벽층은
    상기 필라에 인근하는 상기 하부층 부분을 덮도록 상기 제1격벽 부분으로부터 연장부가 연장되는 패턴 형성 방법.
  4. 제3항에 있어서,
    상기 제2도메인부는
    상기 제1격벽 부분의 연장부를 덮고 상기 격벽 부분을 덮도록 연장되어
    상기 제1도메인부들 각각의 바닥 및 측벽을 감싸는 오목한 형상을 제공하도록 형성되는 패턴 형성 방법.
  5. 제3항에 있어서,
    상기 제2오프닝부들을 연장시키는 단계는
    상기 제2오프닝부들에 노출되는 상기 제2도메인부의 바닥 부분들을 선택적으로 제거하여 제2오프닝 제1연장부들을 각각 유도하는 단계; 및
    상기 제2오프닝 제1연장부들에 노출되는 상기 격벽층의 연장부 부분들을 선택적으로 제거하여 제2오프닝 제2연장부들을 각각 유도하는 단계를 더 포함하는 패턴 형성 방법.
  6. 제5항에 있어서,
    상기 제5오프닝부들을 유도하는 단계는
    상기 격벽층의 연장부 부분들을 배리어(barrier)로 이용하여 상기 제2오프닝 제2연장부들에 노출된 상기 하부층 부분을 선택적으로 식각하는 단계를 포함하는 패턴 형성 방법.
  7. 제1항에 있어서,
    상기 제4오프닝부를 유도하는 단계는
    상기 제1아이솔레이트 패턴을 덮는 차폐 패턴을 형성하는 단계; 및
    상기 차폐 패턴 및 상기 제2격벽 부분을 배리어(barrier)로 사용하여 상기 템플레이트부를 선택적으로 식각하는 단계를 포함하는 패턴 형성 방법.
  8. 제7항에 있어서,
    상기 제6오프닝부를 유도하는 단계는
    상기 제1아이솔레이트 패턴 및 상기 제2격벽 부분을 배리어(barrier)로 사용하여 상기 제4오프닝부에 노출된 상기 하부층 부분을 선택적으로 제거하여
    상기 제6오프닝부에 의해 상기 제1아이솔레이트 패턴 및 상기 제2격벽 부분의 아웃라인(outline)을 따르는 제2아이솔레이트 패턴을 상기 하부층에 패터닝 단계를 포함하는 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 차폐 패턴은
    상기 제2아이솔레이트 패턴의 아웃라인(outline)을 따르는 형상을 가지도록 패터닝되는 패턴 형성 방법.
  10. 제8항에 있어서,
    상기 차폐 패턴은
    상기 제1아이솔레이트 패턴 주위의 상기 제2격벽 부분을 일부 덮도록 연장되도록 형성되는 패턴 형성 방법.
  11. 제10항에 있어서,
    상기 차폐 패턴은
    상기 제2격벽 부분에 인접하는 상기 템플레이트부의 일부 부분을 덮도록 연장되도록 형성되는 패턴 형성 방법.
  12. 제7항에 있어서,
    상기 차폐 패턴을 형성하기 이전에
    상기 제1도메인부를 제거하는 단계; 및
    상기 제2오프닝부들을 메워 보호하고 상기 필라들 사이 간극 부분 및 상기 템플레이트부와 상기 제1아이솔레이트 패턴 사이의 간극 부분을 덮는 희생층을 형성하는 단계를 더 포함하는 패턴 형성 방법.
  13. 제1항에 있어서,
    상기 필라들 배열, 제1아이솔레이트 패턴 및 상기 템플레이트부를 형성하는 단계는
    상기 제5오프닝부들의 레이아웃(layout) 및 상기 제6오프닝부에 의해 아웃라인(outline)이 제공될 제2아이솔레이트 패턴의 레이아웃(layout)을 얻는 단계;
    상기 제5오프닝부들의 레이아웃(layout)으로부터 상기 제1도메인부들의 배열 레이아웃을 배제시켜 상기 필라들의 레이아웃을 분리하는 단계;
    상기 제2아이솔레이트 패턴의 레이아웃(layout)의 선폭 크기를 재설정(resizing)하여 상기 제1아이솔레이트 패턴의 레이아웃 및 상기 제1오프닝 트렌치부의 레이아웃을 얻는 단계; 및
    상기 필라들의 배열 레이아웃을 따라 배치되도록 상기 필라들을 패터닝하고, 상기 제1오프닝 트렌치부를 제공하도록 상기 템플레이트부를 패터닝하는 단계를 포함하는 패턴 형성 방법.
  14. 제1항에 있어서,
    상기 필라들은
    이웃하는 네 개의 상기 필라들 사이 중앙 부분에 상기 제1도메인부가 유도되도록 가이드(guide)하는 가이드 패턴들로 도입된 패턴 형성 방법.
  15. 제1항에 있어서,
    상기 필라들은
    이웃하는 세 개의 상기 필라들 사이 중앙 부분에 상기 제1도메인부가 유도되도록 가이드(guide)하는 가이드 패턴들로 도입된 패턴 형성 방법.
  16. 제1항에 있어서,
    상기 블록코폴리머층은
    상기 어닐링에 의해서 상호 상분리될 수 있는 제1폴리머 블록 성분과 제2폴리머 블록 성분을 포함하고,
    상기 어닐링에 의해서 상기 제1폴리머 블록 성분들이 배열(order)되어 상기 제1도메인부들을 형성하고, 상기 제2폴리머 블록 성분들이 배열되어 상기 제2도메인부를 형성하는 패턴 형성 방법.
  17. 제16항에 있어서,
    상기 블록코폴리머층은
    폴리스티렌-폴리메틸메타아클릴레이트 블록코폴리머(PS-b-PMMA)를 포함하는 패턴 형성 방법.
  18. 하부층(under layer) 상에 제1아이솔레이트 패턴(isolated pattern)를 둘러싸는 제1오프닝 트렌치부(opening trench)를 제공하는 템플레이트(template)부 및 필라(pillar)들 배열을 형성하는 단계;
    상기 필라들, 제1아이솔레이트 패턴 및 템플레이트부를 덮는 격벽층을 형성하는 단계;
    상기 격벽층 상에 상기 필라들 사이 간극 부분들 및 상기 제1오프닝 트렌치부 내측의 간극 부분을 채우는 블록코폴리머(block copolymer)층을 도입하는 단계;
    상기 블록코폴리머층을 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부들의 형성을 유도하고 상기 제1오프닝 트렌치부 내측의 간극 부분들에서 상기 제1도메인부 보다 얕은 위치에 제3도메인부 및 상기 제3도메인부들 에워싸고 바닥 부분의 두께가 상기 제2도메인부의 바닥 부분의 두께 보다 두꺼운 제4도메인부의 형성을 유도하는 단계;
    상기 제1도메인부들을 제거하여 제2오프닝부들 유도하고 상기 제3도메인부를 제거하여 제7오프닝부를 유도하는 단계;
    상기 제2 및 제4도메인부들에 식각을 수행하여 상기 제2도메인부의 바닥 부분을 관통하는 제2오프닝 제1연장부들을 유도하며 상기 제4도메인부의 바닥 부분을 관통하지 않은 제7오프닝 연장부를 유도하는 단계;
    상기 제2 및 제4도메인부들에 의해 노출된 상기 격벽층 부분을 선택적으로 제거하여 상기 제2오프닝 제1연장부들이 연장된 제2오프닝 제2연장부들을 유도하고 상기 필라들, 상기 제1아이솔레이트 패턴 및 상기 템플레이트부의 상면들을 노출하는 단계;
    상기 필라들을 선택적으로 제거하여 제3오프닝부들을 유도하고 상기 템플레이트부를 선택적으로 제거하여 제4오프닝부를 유도하는 단계; 및
    상기 제2오프닝 제2연장부 및 상기 제3오프닝부들이 연장된 제5오프닝부들 및 상기 제4오프닝부가 연장된 제6오프닝부가 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법.
  19. 제18항에 있어서,
    상기 제1오프닝 트렌치부(opening trench)의 내측 사이 간극의 폭은
    상기 필라들 사이의 간극의 폭보다 좁아
    상기 제4도메인부의 바닥 부분의 두께가 상기 상기 제2도메인부의 바닥 부분의 두께 보다 두껍게 유도하는 패턴 형성 방법.
  20. 하부층(under layer) 상에 제1아이솔레이트 패턴(isolated pattern)를 둘러싸는 제1오프닝 트렌치부(opening trench)를 제공하는 템플레이트(template)부 및 필라(pillar)들 배열을 형성하는 단계;
    상기 필라들, 제1아이솔레이트 패턴 및 템플레이트부를 덮는 격벽층을 형성하는 단계;
    상기 격벽층 상에 상기 필라들 사이 간극 부분들 및 상기 제1오프닝 트렌치부 내측의 간극 부분을 채우는 블록코폴리머(block copolymer)층을 도입하는 단계;
    상기 블록코폴리머층을 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부들의 형성을 유도하고 상기 제1오프닝 트렌치부 내측의 간극 부분들에서 상기 제1도메인부 보다 얕은 위치에 제3도메인부 및 상기 제3도메인부들 에워싸고 바닥 부분의 두께가 상기 제2도메인부의 바닥 부분의 두께 보다 두꺼운 제4도메인부의 형성을 유도하는 단계;
    상기 제1도메인부들을 제거하여 제2오프닝부들 유도하고 상기 제3도메인부를 제거하여 제7오프닝부를 유도하는 단계;
    상기 제2 및 제4도메인부들에 식각을 수행하여 상기 제2도메인부의 바닥 부분을 관통하는 제2오프닝 제1연장부들을 유도하며 상기 제4도메인부의 바닥 부분을 관통하지 않은 제7오프닝 연장부를 유도하는 단계;
    상기 제2 및 제4도메인부들에 의해 노출된 상기 격벽층 부분을 선택적으로 제거하여 상기 제2오프닝 제1연장부들이 연장된 제2오프닝 제2연장부들을 유도하고 상기 필라들, 상기 제1아이솔레이트 패턴 및 상기 템플레이트부의 상면들을 노출하는 단계;
    상기 제1아이솔레이트 패턴을 덮고 인접하는 상기 템플레이트부의 일부를 덮도록 연장된 차폐 패턴을 형성하는 단계;
    상기 차폐 패턴을 배리어(barrier)로 사용하여 상기 필라들을 선택적으로 제거하여 제3오프닝부들을 유도하고 상기 템플레이트부를 선택적으로 제거하여 제4오프닝부를 유도하는 단계; 및
    상기 제2오프닝 제2연장부 및 상기 제3오프닝부들이 연장된 제5오프닝부들 및 상기 제4오프닝부가 연장된 제6오프닝부가 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법.
  21. 하부층(under layer) 상에 필라(pillar)들 배열 및 제1오프닝부(opening portion)들을 제공하는 템플레이트(template)부를 형성하는 단계;
    상기 필라들의 측벽들 및 상기 제1오프닝부들의 측벽들을 덮는 격벽 부분들을 제공하는 격벽층을 형성하는 단계;
    블록코폴리머층을 도입하고 어닐링(annealing)하여 상기 필라들 사이 간극 부분들에서 제1도메인부들 및 상기 제1도메인부들을 상호 이격시키며 에워싸는 제2도메인부와 상기 제1오프닝부들 각각 내에서 각각의 제3도메인부들을 에워싸는 제4도메인부들의 형성을 유도하는 단계;
    상기 제1도메인부들 및 제3도메인부들을 선택적으로 제거하여 제2오프닝부들 및 제3오프닝부들을 유도하는 단계;
    상기 필라들을 선택적으로 제거하여 제4오프닝부들을 유도하는 단계; 및
    상기 제2 및 제4오프닝부들이 연장된 제5오프닝부들 및 상기 제3오프닝부들이 연장된 제6오프닝부들이 상기 하부층을 관통하도록 유도하는 단계;를 포함하는 패턴 형성 방법.
  22. 제21항에 있어서,
    상기 격벽층은
    상기 필라에 인근하는 상기 하부층 부분을 덮도록 연장부가 연장되는 패턴 형성 방법.
  23. 제22항에 있어서,
    상기 제2 및 제4도메인부들은
    상기 격벽층의 연장부를 덮고 상기 격벽 부분을 덮도록 연장되어
    상기 제1도메인부 및 상기 제3도메인부들의 바닥 및 측벽을 감싸는 오목한 형상을 제공하도록 형성되는 패턴 형성 방법.
  24. 제23항에 있어서,
    상기 제2오프닝부 및 상기 제3오프닝부를 연장시키는 단계는
    상기 제2오프닝부 및 상기 제3오프닝부에 각각 노출되는 상기 제2 및 제4도메인부들의 바닥 부분을 선택적으로 제거하여 제2오프닝 제1연장부 및 제3오프닝 제1연장부들을 각각 유도하는 단계; 및
    상기 제2 및 제3오프닝 제1연장부들에 노출되는 상기 격벽층의 연장부 부분들을 선택적으로 제거하여 제2오프닝 제2연장부 및 제3오프닝 제2연장부들을 각각 유도하는 단계를 더 포함하는 패턴 형성 방법.
  25. 제24항에 있어서,
    상기 제5 및 제6오프닝부들을 유도하는 단계는
    상기 제2오프닝 제2연장부들 및 상기 제4오프닝부에 노출된 상기 하부층 부분을 선택적으로 식각하여 상기 제5오프닝부들을 형성하고, 상기 제3오프닝 제3연장부들에 노출된 상기 하부층 부분을 선택적으로 식각하여 상기 제6오프닝부들을 형성하는 단계를 포함하는 패턴 형성 방법.
  26. 제21항에 있어서,
    상기 필라들 배열 및 상기 템플레이트부를 형성하는 단계는
    상기 제5오프닝부들을 제공하는 제1목표 형상들의 레이아웃(layout) 및 상기 제6오프닝부들를 제공하는 제2목표 형상들의 레이아웃을 얻는 단계;
    상기 제1목표 형상들의 레이아웃을 상기 필라들의 배열 레이아웃 및 상기 제1도메인부들의 배열 레이아웃으로 분리하는 단계; 및
    상기 필라들의 배열 레이아웃을 따라 배치되도록 상기 필라들을 형성하는 단계를 포함하는 패턴 형성 방법.
  27. 제26항에 있어서,
    상기 제2목표 형상들의 크기를 재설정(resizing)하여 상기 제1오프닝부들의 레이아웃을 얻는 단계를 더 포함하는 패턴 형성 방법.
  28. 제21항에 있어서,
    상기 제4오프닝부들을 유도하는 단계는
    상기 필라들이 배치된 영역 부분을 열고, 상기 템플레이트부 및 상기 제3오프닝부를 메우는 차폐 패턴을 형성하는 단계; 및
    상기 차폐 패턴 및 상기 격벽 부분을 배리어(barrier)로 사용하는 식각 과정으로 상기 필라들을 선택적을 식각하는 단계;를 포함하는 패턴 형성 방법.
  29. 제28항에 있어서,
    상기 차폐 패턴을 형성하는 단계는
    상기 제3오프닝부 및 상기 제2오프닝부를 메워 실링(sealing)하는 희생층을 형성하는 단계;
    상기 희생층 상에 상기 템플레이트부 및 상기 제3오프닝부가 배치된 영역을 덮고 상기 필라들이 배치된 영역 부분을 여는 식각 마스크를 형성하는 단계; 및
    상기 식각 마스크에 의해 노출된 상기 희생층 부분을 선택적으로 제거하여 상기 필라들의 상면을 노출시키는 단계;를 포함하는 패턴 형성 방법.
  30. 제29항에 있어서,
    상기 식각 마스크는
    포토레지스트 물질을 포함하고,
    상기 희생층은 바닥반사방지(BARC) 물질을 포함하는 패턴 형성 방법.
  31. 제21항에 있어서,
    상기 제5오프닝부들은
    상기 제6오프닝부들과 서로 다른 피치(pitch)를 가지며 형성되는 패턴 형성로 방법.
  32. 제21항에 있어서,
    상기 제5오프닝부들은
    상기 제6오프닝부들의 배열에 비해 상대적으로 규칙적으로 상호 간에 배치되고,
    상기 제6오프닝부들은
    상기 제5오프닝부들의 배열에 비해 상대적으로 비규칙적으로 상호 간에 배치되는 패턴 형성 방법.
  33. 제21항에 있어서,
    상기 제1오프닝부는
    상기 필라의 선폭과 다른 선폭을 가지도록 형성되는 패턴 형성 방법.
  34. 제21항에 있어서,
    상기 제1오프닝부는
    상기 필라의 선폭에 비해 큰 선폭을 가지도록 형성되는 패턴 형성 방법.
  35. 제21항에 있어서,
    상기 필라들은
    이웃하는 네 개의 상기 필라들 사이 중앙 부분에 상기 제1도메인부가 유도되도록 가이드(guide)하는 가이드 패턴들로 도입된 패턴 형성 방법.
  36. 제21항에 있어서,
    상기 필라들은
    이웃하는 세 개의 상기 필라들 사이 중앙 부분에 상기 제1도메인부가 유도되도록 가이드(guide)하는 가이드 패턴들로 도입된 패턴 형성 방법.
  37. 제21항에 있어서,
    상기 블록코폴리머층은
    상기 어닐링에 의해서 상호 상분리될 수 있는 제1폴리머 블록 성분과 제2폴리머 블록 성분을 포함하고,
    상기 어닐링에 의해서 상기 제1폴리머 블록 성분들이 배열(order)되어 상기 제1도메인부 및 상기 제3도메인부들을 형성하고, 상기 제2폴리머 블록 성분들이 배열되어 상기 제2도메인부 및 상기 제4도메인부들을 형성하는 패턴 형성 방법.
  38. 제37항에 있어서,
    상기 블록코폴리머층은
    폴리스티렌-폴리메틸메타아클릴레이트 블록코폴리머(PS-b-PMMA)를 포함하는 패턴 형성 방법.
KR1020150048672A 2015-04-06 2015-04-06 선폭이 다른 패턴들 형성 방법 KR102358710B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150048672A KR102358710B1 (ko) 2015-04-06 2015-04-06 선폭이 다른 패턴들 형성 방법
US14/850,419 US9449840B1 (en) 2015-04-06 2015-09-10 Methods of forming different sized patterns
CN201510812017.1A CN106057651B (zh) 2015-04-06 2015-11-20 形成不同尺寸图案的方法
US15/242,903 US9691614B2 (en) 2015-04-06 2016-08-22 Methods of forming different sized patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150048672A KR102358710B1 (ko) 2015-04-06 2015-04-06 선폭이 다른 패턴들 형성 방법

Publications (2)

Publication Number Publication Date
KR20160119940A true KR20160119940A (ko) 2016-10-17
KR102358710B1 KR102358710B1 (ko) 2022-02-08

Family

ID=56896186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150048672A KR102358710B1 (ko) 2015-04-06 2015-04-06 선폭이 다른 패턴들 형성 방법

Country Status (3)

Country Link
US (2) US9449840B1 (ko)
KR (1) KR102358710B1 (ko)
CN (1) CN106057651B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024737A (ko) * 2018-08-28 2020-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 임베딩된 플래시 메모리를 갖는 프로세서들의 제조 동안의 제어 게이트 균일성을 향상시키기 위한 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102358710B1 (ko) * 2015-04-06 2022-02-08 에스케이하이닉스 주식회사 선폭이 다른 패턴들 형성 방법
KR102317785B1 (ko) * 2015-05-12 2021-10-26 삼성전자주식회사 패턴 형성 방법 및 이를 이용한 집적회로 소자의 제조 방법
US9799514B1 (en) 2016-04-07 2017-10-24 Globalfoundries Inc. Protecting, oxidizing, and etching of material lines for use in increasing or decreasing critical dimensions of hard mask lines
US20170294354A1 (en) * 2016-04-07 2017-10-12 Globalfoundries Inc. Integration of nominal gate width finfets and devices having larger gate width
US10068766B2 (en) 2016-04-07 2018-09-04 Globalfoundries Inc. Oxidizing and etching of material lines for use in increasing or decreasing critical dimensions of hard mask lines
CN108400085B (zh) * 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法
US10312435B1 (en) * 2018-01-09 2019-06-04 Spin Memory, Inc. Method for manufacturing high density magnetic tunnel junction devices using photolithographic VIAS and chemically guided block copolymer self assembly
CN110634733A (zh) * 2018-06-22 2019-12-31 长鑫存储技术有限公司 半导体存储器电容孔的制备方法
KR20200055192A (ko) * 2018-11-12 2020-05-21 삼성전자주식회사 반도체 소자 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192400A (ja) * 2013-03-27 2014-10-06 Nikon Corp マーク形成方法、マーク検出方法、及びデバイス製造方法
KR20150014009A (ko) * 2013-07-25 2015-02-06 에스케이하이닉스 주식회사 미세 패턴 형성 방법
KR20150014008A (ko) * 2013-07-25 2015-02-06 에스케이하이닉스 주식회사 반도체 소자 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8610262B1 (en) * 2005-02-18 2013-12-17 Utac Hong Kong Limited Ball grid array package with improved thermal characteristics
US8557128B2 (en) * 2007-03-22 2013-10-15 Micron Technology, Inc. Sub-10 nm line features via rapid graphoepitaxial self-assembly of amphiphilic monolayers
KR20090050735A (ko) * 2007-11-16 2009-05-20 주식회사 하이닉스반도체 포토마스크의 패턴선폭 보정방법
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP2011129874A (ja) * 2009-11-19 2011-06-30 Toshiba Corp パターン形成方法及びパターン形成装置
US9233840B2 (en) * 2010-10-28 2016-01-12 International Business Machines Corporation Method for improving self-assembled polymer features
WO2013158527A1 (en) * 2012-04-16 2013-10-24 Brewer Science Inc. Silicon hardmask layer for directed self-assembly
US9005877B2 (en) * 2012-05-15 2015-04-14 Tokyo Electron Limited Method of forming patterns using block copolymers and articles thereof
JP5537628B2 (ja) 2012-10-09 2014-07-02 株式会社東芝 自己組織化パターンの形成方法
US9581899B2 (en) * 2012-11-27 2017-02-28 International Business Machines Corporation 2-dimensional patterning employing tone inverted graphoepitaxy
KR102166523B1 (ko) 2013-12-02 2020-10-16 에스케이하이닉스 주식회사 나노 스케일 형상 구조 및 형성 방법
KR102358710B1 (ko) * 2015-04-06 2022-02-08 에스케이하이닉스 주식회사 선폭이 다른 패턴들 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192400A (ja) * 2013-03-27 2014-10-06 Nikon Corp マーク形成方法、マーク検出方法、及びデバイス製造方法
KR20150014009A (ko) * 2013-07-25 2015-02-06 에스케이하이닉스 주식회사 미세 패턴 형성 방법
KR20150014008A (ko) * 2013-07-25 2015-02-06 에스케이하이닉스 주식회사 반도체 소자 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200024737A (ko) * 2018-08-28 2020-03-09 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 임베딩된 플래시 메모리를 갖는 프로세서들의 제조 동안의 제어 게이트 균일성을 향상시키기 위한 방법
US11856767B2 (en) 2018-08-28 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for improving control gate uniformity during manufacture of processors with embedded flash memory

Also Published As

Publication number Publication date
US9449840B1 (en) 2016-09-20
US9691614B2 (en) 2017-06-27
US20160358771A1 (en) 2016-12-08
US20160293443A1 (en) 2016-10-06
KR102358710B1 (ko) 2022-02-08
CN106057651B (zh) 2020-08-14
CN106057651A (zh) 2016-10-26

Similar Documents

Publication Publication Date Title
KR20160119940A (ko) 선폭이 다른 패턴들 형성 방법
KR20160105660A (ko) 서로 다른 형상의 패턴들 형성 방법
KR102166523B1 (ko) 나노 스케일 형상 구조 및 형성 방법
KR102225696B1 (ko) 연결 배선 구조체 형성 방법
KR102166522B1 (ko) 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
KR102329895B1 (ko) 패턴 형성 방법
US9190274B2 (en) Methods of fabricating fine patterns
KR102105196B1 (ko) 반도체 소자 제조 방법
TW201919098A (zh) 半導體結構及其製造方法
US10504726B2 (en) Nano-scale structures
KR20160105661A (ko) 블록코폴리머를 이용한 패턴 형성 방법
KR102359371B1 (ko) 벌집 형태로 배열된 패턴들 형성 방법
KR20150063650A (ko) 배선들 사이에 에어갭을 형성하는 방법 및 이에 의한 배선 구조
US10056257B2 (en) Methods for forming fine patterns using spacers
KR20180026157A (ko) 듀얼 다마신 공정을 이용한 배선 구조체 형성 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant