KR20160115523A - 에피택셜 웨이퍼의 제조 방법 - Google Patents
에피택셜 웨이퍼의 제조 방법 Download PDFInfo
- Publication number
- KR20160115523A KR20160115523A KR1020150043408A KR20150043408A KR20160115523A KR 20160115523 A KR20160115523 A KR 20160115523A KR 1020150043408 A KR1020150043408 A KR 1020150043408A KR 20150043408 A KR20150043408 A KR 20150043408A KR 20160115523 A KR20160115523 A KR 20160115523A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- temperature
- epitaxial
- process chamber
- edge
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 230000008569 process Effects 0.000 claims abstract description 60
- 239000002019 doping agent Substances 0.000 abstract description 17
- 238000000151 deposition Methods 0.000 abstract description 7
- 230000008020 evaporation Effects 0.000 abstract description 5
- 238000001704 evaporation Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 117
- 239000000758 substrate Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000009834 vaporization Methods 0.000 description 2
- 230000008016 vaporization Effects 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Images
Classifications
-
- H01L21/2018—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명의 실시예는 공정 챔버 내부에서 에피택셜 웨이퍼를 성장시키는 방법으로서, 웨이퍼에 에피택셜막을 증착시키기 단계인 공정 챔버 내부를 기설정된 온도까지 승온시키는 단계와 상기 공정 챔버 내부를 기설정된 온도로 일정시간동안 유지시키는 베이킹 공정을 실시하는 단계에서 상기 웨이퍼의 에지부에 해당되는 영역의 온도를 웨이퍼의 중심부의 온도보다 소정의 값만큼 높게 설정하는 것을 특징으로 한다. 따라서, 웨이퍼 상에 에피택셜 층을 성장시키기 전에 챔버 내부를 승온 및 베이킹하는 시간동안 웨이퍼 에지부 영역에 존재하는 증발특성이 강한 도펀트들을 미리 제거함으로써, 성장되는 에피택셜 웨이퍼의 비저항 특성을 개선시킬 수 있다.
Description
본 발명은 에피택셜 웨이퍼를 제조하는 방법으로서, 보다 상세하게는 에피택셜 웨이퍼의 제조시 웨이퍼가 균일한 비저항을 갖도록 제어하는 에피택셜 웨이퍼의 제조 방법에 관한 것이다.
반도체소자 제조의 재료로서 실리콘(Si) 웨이퍼 (wafer)가 널리 사용되고 있다. 실리콘 웨이퍼는 실리콘 표면 위에 동종의 실리콘을 성장시킨 웨이퍼이다. 상기 실리콘 웨이퍼는 반도체를 직접화하는 영역의 순도 및 결정 특성이 우수하고, 반도체 디바이스(device)의 수율 및 소자 특성 향상에 유리하다.
그리고, 실리콘 에피택셜 웨이퍼는 통상 화학 기상 증착법(CVD, Chemical Vapor Deposition)을 이용하여 고온에서 실리콘 에피택셜 층을 성장시킨다. 여기서, 에피택셜 웨이퍼는 원자/㎤의 고농도 붕소 도펀트를 도핑한 저 저항률의 실리콘 단결정 웨이퍼 위에, 원자/㎤ 의 저농도 도펀트(붕소 혹은 인)를 도핑한 고저항의 실리콘 에피택셜 층이 성장된다.
이때, 약 1100℃의 고온 성장 과장에서, 기판의 배면(Back Side) 내의 도펀트(Dopant) 원자들이 확산 작용으로 인하여 웨이퍼 전면(Front)에 형성되는 에피택셜 층(Epitaxial Layer)으로 확산되어 오염을 시킬 수 있다. 이러한 현상을 오토도핑(Autodoping)이라고 하며, 웨이퍼 에지부의 비저항을 감소시키는 원인이 된다.
| Dopant Species |
Vaporization (kcal/g-atoms) |
Atomic number |
Diffusion coefficient | |
| DH(eV) | D0(㎠/s) | |||
| Boron | 126 | 11 | 3.69 | 10.5 |
| Phosphorus | 2.97 | 31 | 3.69 | 10.5 |
| Arsenic | 6.62 | 75 | 3.56 | 0.32 |
| Antimony | 46.6 | 121 | 3.56 | 5.60 |
상기 표 1은 도펀트에 따른 증발(vaporization) 특성을 나타낸 것이다. 표 1의 데이터를 살펴보면, 도펀트에 따라서 증발에 필요한 에너지가 다르게 나타나는데, 특히 Red-Phosphorus와 아세닉(Arsenic)은 상대적으로 그 수치가 낮아 증발이 상대적으로 쉽게 일어날 수 있다. 또한, D0로 표현되는 확산 계수(Diffusion coefficient)는 그 값이 클수록 확산 되는 거리가 늘어나게 된다.
상술한 두가지 특성에 따라 Red-P와 아세닉을 사용한 웨이퍼는 도펀트에 의한 에지부의 오토도핑 현상이 상대적으로 크게 발생되며, 이에 웨이퍼 에지부의 비저항이 중심부에 대비하여 상대적으로 낮아지게 된다.
특히 Red-P, As 등이 도핑된 파워 디바이스 제품은 고객의 요구에 따라 웨이퍼에 증착된 에피층의 비저항 편차를 제어하는 것이 중요하며, 이에 웨이퍼 에지부의 오토도핑 현상을 효과적으로 방지하기 위한 방법이 제안될 필요가 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 에피택셜 웨이퍼를 제작하는 과정에서 도펀트에 의해 웨이퍼 에지부에 오토도핑 현상이 나타나는 것을 방지할 수 있도록 공정 조건을 변경하는 방법을 제공하는데 그 목적이 있다.
본 발명의 실시예는 공정 챔버 내부에서 에피택셜 웨이퍼를 성장시키는 방법으로서, 상기 공정 챔버 내부 마련된 서셉터에 웨이퍼를 로딩하는 단계; 상기 공정 챔버 내부를 기설정된 온도까지 승온시키는 단계; 상기 공정 챔버 내부를 기설정된 온도로 일정시간동안 유지시키는 베이킹 공정을 실시하는 단계; 상기 공정 챔버 내부에 소스 가스를 주입하여 웨이퍼 상에 에피택셜막을 증착시켜 에피택셜 웨이퍼를 형성하는 단계; 상기 공정 챔버 내부의 온도를 하강시키는 단계; 및 상기 에피택셜 웨이퍼를 상기 공정 챔버 내부로부터 언로딩하는 단계;를 포함하고, 상기 공정 챔버 내부를 기설정된 온도까지 승온시키는 단계와 상기 공정 챔버 내부를 기설정된 온도로 일정시간동안 유지시키는 베이킹 공정을 실시하는 단계에서 상기 웨이퍼의 에지부에 해당되는 영역의 온도를 웨이퍼의 중심부의 온도보다 소정의 값만큼 높게 설정하는 것을 특징으로 한다.
실시예는 상기 웨이퍼 에지부의 온도는 상기 웨이퍼 중심부의 온도보다 50도 이내로 높게 설정되며, 상기 웨이퍼 에지부에 해당되는 영역은 웨이퍼의 최외각 부분에서 3mm 이내의 영역으로 설정될 수 있다.
본 발명에 따르면 에피택셜 웨이퍼를 성장시키는 공정 과정에서, 웨이퍼 상에 에피택셜 층을 성장시키기 전에 챔버 내부를 승온 및 베이킹하는 시간동안 웨이퍼 에지부의 온도제어를 통해 증발특성이 강한 도펀트들을 미리 제거함으로써, 성장되는 에피택셜 웨이퍼의 비저항 특성을 개선시킬 수 있다.
본 발명에 따르면 에피택셜 웨이퍼를 성장시키는 공정에서, 상대적으로 웨이퍼 에지부의 온도가 높은 상태로 챔버 내부를 승온 및 베이킹하여 도펀트를 제거하기때문에 웨이퍼 에지부의 오토도핑 현상을 방지할 수 있고, 에피택셜층과 기판 사이에서 비저항이 변화되는 폭을 나타내는 Transition Width 품질을 개선시킬 수 있다.
도 1은 에피택셜 웨이퍼를 제작하는 공정 단계를 나타낸 그래프
도 2는 에피택셜 웨이퍼 에지부의 오토도핑 현상을 제어하기 위해 실시예에 적용가능한 에피택셜 성장 장치를 나타낸 도면
도 3 내지 도 8은 실시예에 따른 에피택셜 성장 방법을 적용한 경우 웨이퍼에 증착된 에피택셜막의 상부에서 기판까지 비저항의 변화를 나타낸 그래프
도 2는 에피택셜 웨이퍼 에지부의 오토도핑 현상을 제어하기 위해 실시예에 적용가능한 에피택셜 성장 장치를 나타낸 도면
도 3 내지 도 8은 실시예에 따른 에피택셜 성장 방법을 적용한 경우 웨이퍼에 증착된 에피택셜막의 상부에서 기판까지 비저항의 변화를 나타낸 그래프
이하 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세하게 설명하지만, 본 발명의 실시예에 의해 제한되거나 한정되는 것은 아니다. 본 발명을 설명함에 있어서, 공지된 기능 혹은 구성에 대해 구체적인 설명은 본 발명의 요지를 명료하게 하기 위해 생략될 수 있다.
실시예는 웨이퍼의 에피택셜 공정을 수행하는 과정에서 공정 조건의 레시피를 변경하는 것이며, 특히 웨이퍼 상에 에피택셜막을 증착하기 전에 웨이퍼 내에 함유된 도펀트가 배출될 수 있는 분위기를 형성함으로써 웨이퍼 에지부에 오도토핑 현상을 방지하고 에피택셜막의 비저항을 균일하게 제어하는 방법을 제안하는 것이다.
도 1은 에피택셜 웨이퍼를 제작하는 공정 단계를 나타낸 그래프이다.
도 1을 참조하면, 에피택셜 웨이퍼를 제작하는 과정을 시간에 따라 나타낸 것으로, 우선 A 단계에서는 공정 챔부 내부로 웨이퍼를 로딩하는 과정이 수행될 수 있다. 웨이퍼의 로딩이 완료되면, B 단계에서는 공정 챔버 내부의 온도를 기설정된 수치까지 승온시키는 과정이 수행된다. 이어서, 공정 챔버 내부가 기설정된 수치로 승온되면 일정 시간동안 승온된 온도로 유지시키는 베이킹(Baking) 과정인 C 단계가 수행된다.
그리고, C 단계 이후에 공정 챔버 내부의 온도를 소정의 값만큼 저온으로 하강시키는 단계가 수행될 수 있다.
이어서, 웨이퍼 상에 에피택셜막을 증착하는 에피 공정을 수행하는 D 단계가 수행될 수 있다.
에피택셜 성장은 소스 가스를 공급하여 진행하는데 소스 가스로는 예를 들어, SiH4, 디클로로실란(SiH2Cl2; DCS), 트리클로로실란(SiH2Cl3; TCS) 등이 사용될 수 있다. 여기서, 상기와 같은 에피택셜 성장 공정은 약 1000도 내지 1200도에서 진행되어 제조될 수 있다.
에피 공정이 완료되면, 공정 챔버 내부의 온도를 하강시키는 E 단계가 수행되고, 공정 챔버 내부에 마련된 서셉터 상에서 웨이퍼를 언로딩하는 F 단계를 수행하여 에피택셜 웨이퍼를 제조할 수 있다.
상술한 바와 같은 D단계의 에피 공정은 대략 1200도의 고온에서 웨이퍼가 열처리되기 때문에 웨이퍼 내 슬립이 발생하게 되고, 슬립이 웨이퍼 표면에 존재하면 반도체 소자의 제조 공정에서 누설 전류에 의한 수율 저하의 원인이 되기 때문에 이를 제어하기 위해 웨이퍼 에지부의 온도를 웨이퍼 중심부에 비해 낮게 설정하여 웨이퍼에 에피막을 증착하게 된다.
이러한 온도 설정은 에피택셜 공정의 전반적인 과정 즉, A 내지 F 단계에 모두 적용되어 수행되고 있으며, 이에 공정 챔버 내부를 베이킹하는 과정에서 웨이퍼의 에지부 온도가 웨이퍼의 중심부에 비해 낮게 나타나게 된다. 이는 웨이퍼 에지부에 대해 오도토핑 현상을 심화시키는 원인이 되며, 실시예에서는 에피택셜 공정 과정에 있어서 웨이퍼의 부분별로 온도를 제어하는 레시피를 제안한다.
도 2는 에피택셜 웨이퍼 에지부의 오토도핑 현상을 제어하기 위해 실시예에서 적용가능한 에피택셜 성장 장치를 나타낸 도면이다.
도 2를 참조하면, 실시예는 공정 챔버 내부에서 에피택셜 공정시 웨이퍼의 영역별로 온도를 조절할 수 있는 에피택셜 성장 장치(10)를 적용할 수 있다. (a)는 실시예의 에피택셜 성장 장치를 위에서 바라본 평면도이고, (b)는 실시예의 에피택셜 성장 장치를 옆에서 바라본 측면도이다.
(a)를 참조하면, 공정 챔버 내부에는 웨이퍼가 얹혀지는 서셉터(12)가 중심부에 배치되며, 서셉터(12)의 둘레를 따라 배치되면서 서셉터의 위치를 고정시키는 서셉터 링(19)이 마련된다. 공정 챔버의 후면에는 웨이퍼의 영역 별로 온도를 파악하는 복수개의 온도센서가 마련되며, 고온의 환경에서 온도 변화를 파악하기 위해 두 종류의 금속으로 제작되는 열전대(Thermocouple)가 사용될 수 있다.
상기 온도 센서는 웨이퍼 중심부의 온도를 측정하는 제1 온도 센서(18), 웨이퍼가 챔버 내부로 인입된 방향을 기준으로 웨이퍼의 측면 및 전면의 온도를 측정하는 제2 온도 센서(13), 웨이퍼 후면의 온도를 측정하는 제3 온도 센서(14), 웨이퍼의 반대편 측면의 온도를 측정하는 제4 온도 센서(15)로 구성될 수 있다. 실시예에 적용되는 에피택셜 성장 장치는 웨이퍼의 전면, 측면, 후면, 중심부의 각 영역별로 온도를 제어할 수 있으며, 각 온도 센서를 통해 영역별로 온도 차이를 파악하여 이를 실시간으로 공정에 적용함으로써 에피택셜 웨이퍼를 형성한다.
실시예에서는 웨이퍼를 공정 챔버 내부의 서셉터로 로딩시킨 후에 온도를 승온시키는 단계와, 공정 챔버 내부를 승온시켜 일정한 온도로 소정의 시간동안 유지시키는 베이킹 단계에서 웨이퍼의 에지부의 온도를 웨이퍼의 중심부보다 높게 설정하여 에피택셜 공정을 진행한다.
특히 고농도의 Red-P 또는 아세닉이 도핑된 웨이퍼에 에피택셜막을 증착시키는 공정에서는 웨이퍼 에지부를 통해 기화된 도펀트들이 에피택셜막의 에지부로 오토 도핑되는 현상이 일어나게 되므로, 실시예에서는 이를 방지하고자 웨이퍼에 에피택셜막을 증착하기 전에 베이킹 단계에서 웨이퍼 에지부에 포함되어 있는 도펀트들을 최대한 제거하기 위해 에지부의 온도를 상대적으로 높게 승온시킨다.
즉, 실시예는 공정 챔버 내부의 온도를 승온시키는 과정 및 베이킹을 실시하는 과정에서 웨이퍼의 에지부에 해당하는 영역의 온도를 웨이퍼 중심부에 비해 50도 이내로 높게 설정한다. 이는, 웨이퍼의 전면, 후면, 측면, 중심부에 마련된 온도센서에 의해 설정값의 제어가 수행될 수 있으며, 웨이퍼에 에피택셜막을 증착하기 위한 소스 가스를 주입하기 전에 웨이퍼 에지부 영역에 포함된 도펀트들을 웨이퍼 밖으로 배출시킬 수 있다.
도 3 내지 도 8은 실시예에 따른 에피택셜 성장 방법을 적용한 경우 웨이퍼에 증착된 에피택셜막 상부에서 기판까지 비저항의 변화를 나타낸 그래프로서, 에피택셜 웨이퍼의 일지점에서 깊이방향으로 비저항값을 측정하여 SRP(Spreading Resistivity Profile)을 나타낸 도면이다. 도 3은 웨이퍼의 에지부 영역의 온도를 웨이퍼의 중심부와 동일하게 설정한 경우의 기준값을 나타내며, 도 4는 웨이퍼 에지부의 온도를 15도만큼 높게 설정한 경우이고, 도 5는 30도만큼, 도 6은 50도만큼, 도 7은 70도만큼 높게 설정한 경우이며, 도 9은 웨이퍼 에지부의 온도를 15도만큼 낮게 설정한 경우를 나타낸다. 하기 표 2는 각 그래프에서 에피층의 상부와 기판사이에서 비저항의 변화폭(Trasition width)을 도출하여 나타낸 것으로, 웨이퍼 에지부의 온도를 다르게 제어하였을시 웨이퍼의 여러지점에서의 변화폭을 측정하였으며, 이를 기준값과 비교하여 개선율을 도출한 것이다.
|
|
Transition Width(변화폭) 측정치 | 개선율(%) |
|||
| Edge(5시) | Edge(11시) | 중심부 | 최대값 | ||
| 기준값 | 1.091 | 0.864 | 0.696 | 1.091 | 0.0 |
| +15 | 0.989 | 0.862 | 0.645 | 0.989 | 10.3 |
| +30 | 0.967 | 0.970 | 0.672 | 0.970 | 12.5 |
| +50 | 0.867 | 0.791 | 0.568 | 0.867 | 25.8 |
| +70 | 0.718 | 0.899 | 0.618 | 0.899 | 21.4 |
| -15 | 1.052 | 0.966 | 0.741 | 1.052 | 3.7 |
도 3을 참조하면, (a)는 웨이퍼 에지부의 5시방향 의 일지점에서 비저항을 측정한 것이고 (b)는 웨이퍼 에지부의 11시방향의 일지점에서 비저항을 측정한 것이며, (c)는 웨이퍼 중심부 영역을 측정한 것이다. 각 그래프들은 에피층의 상면에서 웨이퍼의 상면까지의 깊이가 변하는 동안의 비저항을 측정한 것이다. 실시예에서 상기 웨이퍼 에지부에 해당되는 영역은 웨이퍼의 최외각 부분에서 3mm 이내의 영역일 수 있다.
각 그래프를 비교해보면, 웨이퍼의 중심부 영역에서는 에피층과 기판 사이에서 비저항의 변화폭이 가장 작게 나타났으나, 웨이퍼 에지부 영역에서는 비저항의 변화폭이 이보다 큰 폭을 가지는 것을 확인하였다. 이는 웨이퍼 에지 영역에서는 기판에 포함된 도펀트들로 인해 에피택셜층의 성장과정에서 오토도핑 현상이 발생하기 때문이며, 이에 웨이퍼 에지부측에 형성된 에피택셜층의 비저항은 깊이에 따라 균일하게 형성되지 않으며, 이는 비저항의 변화폭인 Transition Width 품질이 악화되는 것을 의미한다.
도 4 내지 도 6의 (a) 및 (b)를 참조하면, 웨이퍼의 외주부 온도를 점차 증가시킬수록 기판과 에피층 사이에서 비저항의 변화폭이 점차 작아짐을 확인할 수 있으며, 이는 웨이퍼 에지 영역에서 기판과 에피층 사이에 오토 도핑 현상이 감소되는 것으로 설명할 수 있다.
도 7은 에피택셜 웨이퍼의 성장 공정시 웨이퍼 외주부의 온도를 70도만큼 높에 설정한 경우의 그래프이다. (a), (b), (c)에 개시된 각 그래프를 도 3의 그래프들과, 도 6의 그래프들과 비교하여 보면, 웨이퍼 외주부의 온도를 70도만큼 높인 경우에 도 3에 개시된 기준값의 변화폭보다는 변화폭이 작게 나타났으나 도 6과 같이 웨이퍼 외주부의 온도를 50도만큼 높인 경우에 비교하여 변화폭이 더 크게 나타났다.
즉, 실시예와 같이 에피택셜 웨이퍼의 제조 공정에서 웨이퍼의 에지부의 온도는 주위보다 50도 이내만큼 높게 제어될시에 오토도핑 방지에 있어 최대 효율을 가질 수 있으며, 50도 이상으로 제어하는 경우에는 포화되어 오히려 에피택셜막의 비저항에 대한 SRP 품질이 더욱 악화되는 것을 확인할 수 있었다. 즉, 웨이퍼 에피택셜 웨이퍼의 제조 공정에서 웨이퍼의 에지부의 온도는 주위보다 50도의 근처값만큼 높도록 승온시키는 경우가 Transition Width 품질이 가장 좋으며, 웨이퍼 중심부와 에지부의 온도차이가 일정값 이상으로 커질 경우에 슬립(slip)등의 결함이 추가적으로 발생할 수 있으므로 웨이퍼 에지부의 온도를 주위보다 50도 이내의 값만큼 증가시키는 것이 바람직하다.
즉, 실시예는 에피택셜 웨이퍼를 성장시키는 공정 과정에서, 웨이퍼 상에 에피택셜 층을 성장시키기 전에 챔버 내부를 승온 및 베이킹하는 시간동안 웨이퍼 에지부의 온도를 웨이퍼 중심부보다 50도 이내의 소정의 값만큼 증가시킴으로써, 증발특성이 강한 도펀트들을 미리 제거하고, 성장되는 에피택셜 웨이퍼의 비저항 특성을 개선시킬 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Claims (4)
- 공정 챔버 내부에서 에피택셜 웨이퍼를 성장시키는 방법으로서,
상기 공정 챔버 내부 마련된 서셉터에 웨이퍼를 로딩하는 단계;
상기 공정 챔버 내부를 기설정된 온도까지 승온시키는 단계;
상기 공정 챔버 내부를 기설정된 온도로 일정시간동안 유지시키는 베이킹 공정을 실시하는 단계;
상기 공정 챔버 내부에 소스 가스를 주입하여 웨이퍼 상에 에피택셜막을 증착시켜 에피택셜 웨이퍼를 형성하는 단계;
상기 공정 챔버 내부의 온도를 하강시키는 단계; 및
상기 에피택셜 웨이퍼를 상기 공정 챔버 내부로부터 언로딩하는 단계;를 포함하고,
상기 공정 챔버 내부를 기설정된 온도까지 승온시키는 단계와 상기 공정 챔버 내부를 기설정된 온도로 일정시간동안 유지시키는 베이킹 공정을 실시하는 단계에서 상기 웨이퍼의 에지부에 해당되는 영역의 온도를 웨이퍼의 중심부의 온도보다 소정의 값만큼 높게 설정하는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법. - 제 1항에 있어서,
상기 웨이퍼 에지부의 온도는 상기 웨이퍼 중심부의 온도보다 50도 이내로 높게 설정되는 에피택셜 웨이퍼의 제조 방법. - 제 1항에 있어서,
상기 웨이퍼 에지부에 해당되는 영역은 웨이퍼의 최외각 부분에서 3mm 이내의 영역인 에피택셜 웨이퍼의 제조 방법. - 제 1항에 있어서,
상기 웨이퍼 에지부의 온도는 상기 웨이퍼의 중심부, 전면, 측면 및 후면에 마련된 온도센서를 통해 상기 웨이퍼 중심부와 기설정된 온도 차이를 갖도록 제어되는 것을 특징으로 하는 에피택셜 웨이퍼의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150043408A KR102263683B1 (ko) | 2015-03-27 | 2015-03-27 | 에피택셜 웨이퍼의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150043408A KR102263683B1 (ko) | 2015-03-27 | 2015-03-27 | 에피택셜 웨이퍼의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160115523A true KR20160115523A (ko) | 2016-10-06 |
| KR102263683B1 KR102263683B1 (ko) | 2021-06-09 |
Family
ID=57164896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150043408A KR102263683B1 (ko) | 2015-03-27 | 2015-03-27 | 에피택셜 웨이퍼의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102263683B1 (ko) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086177A (ja) * | 2004-09-14 | 2006-03-30 | Sumco Corp | 気相エピタキシャル成長装置および半導体ウェーハの製造方法 |
| JP2008205197A (ja) * | 2007-02-20 | 2008-09-04 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法及び化合物半導体エピタキシャルウェハ |
| KR20130142082A (ko) * | 2012-06-18 | 2013-12-27 | 사무코 테크시부 가부시키가이샤 | 에피택셜 실리콘 웨이퍼의 제조 방법 및, 이 제조 방법으로 제조된 에피택셜 실리콘 웨이퍼 |
| JP2014013788A (ja) * | 2012-07-03 | 2014-01-23 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2014060219A (ja) * | 2012-09-14 | 2014-04-03 | Shin Etsu Handotai Co Ltd | エピタキシャル成長装置 |
| KR101436059B1 (ko) * | 2013-08-30 | 2014-09-01 | 주식회사 엘지실트론 | 반도체 제조 장치 및 방법 |
-
2015
- 2015-03-27 KR KR1020150043408A patent/KR102263683B1/ko active IP Right Grant
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006086177A (ja) * | 2004-09-14 | 2006-03-30 | Sumco Corp | 気相エピタキシャル成長装置および半導体ウェーハの製造方法 |
| JP2008205197A (ja) * | 2007-02-20 | 2008-09-04 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハの製造方法及び化合物半導体エピタキシャルウェハ |
| KR20130142082A (ko) * | 2012-06-18 | 2013-12-27 | 사무코 테크시부 가부시키가이샤 | 에피택셜 실리콘 웨이퍼의 제조 방법 및, 이 제조 방법으로 제조된 에피택셜 실리콘 웨이퍼 |
| JP2014013788A (ja) * | 2012-07-03 | 2014-01-23 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハの製造方法 |
| JP2014060219A (ja) * | 2012-09-14 | 2014-04-03 | Shin Etsu Handotai Co Ltd | エピタキシャル成長装置 |
| KR101436059B1 (ko) * | 2013-08-30 | 2014-09-01 | 주식회사 엘지실트론 | 반도체 제조 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102263683B1 (ko) | 2021-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100930140B1 (ko) | 깊은 트렌치를 도핑된 실리콘으로 충진하는 처리 시퀀스 | |
| KR101430217B1 (ko) | 에피택셜 탄화규소 단결정 기판 및 그 제조 방법 | |
| CN104797747B (zh) | 单晶碳化硅基板的表面处理方法和单晶碳化硅基板 | |
| JP7127283B2 (ja) | 炭化珪素半導体基板および炭化珪素半導体基板の製造方法 | |
| US5863598A (en) | Method of forming doped silicon in high aspect ratio openings | |
| KR101470396B1 (ko) | 에피택셜 실리콘 웨이퍼의 제조 방법 및, 이 제조 방법으로 제조된 에피택셜 실리콘 웨이퍼 | |
| US10546750B2 (en) | System and method for substrate wafer back side and edge cross section seals | |
| KR20030074392A (ko) | 반도체 웨이퍼를 에피택셜하게 코팅하는 방법 및 장치와에피택셜하게 코팅된 반도체 웨이퍼 | |
| KR102263683B1 (ko) | 에피택셜 웨이퍼의 제조 방법 | |
| JP4229273B2 (ja) | 熱処理炉内の半導体ウェーハの表面温度測定方法およびこの方法に用いられる温度モニタウェーハ | |
| US6162706A (en) | Method of epitaxy on a silicon substrate comprising areas heavily doped with arsenic | |
| KR102357328B1 (ko) | 도핑된 ⅳ족 재료들을 성장시키는 방법 | |
| JP2602375B2 (ja) | 半導体ウェーハの段のある表面にドープされたポリシリコン層を形成する製法 | |
| CN104183625B (zh) | 补偿器件 | |
| JPH04245419A (ja) | 半導体基板の製造方法 | |
| JP2010056529A (ja) | 半導体装置の製造方法及び基板処理装置 | |
| US6335558B1 (en) | Complementary bipolar/CMOS epitaxial structure and method | |
| CN103996608A (zh) | 改善外延层电阻率均匀性的方法 | |
| CN111128696A (zh) | 外延硅晶片的制造方法及外延硅晶片 | |
| JP7448076B2 (ja) | ＳｉＣエピタキシャルウェハ | |
| JPH0472718A (ja) | エピタキシャル成長方法 | |
| KR102417484B1 (ko) | 에피택셜 웨이퍼 및 그 제조 방법 | |
| CN108699726B (zh) | 由碳化硅构成的半导体基板及其制造方法 | |
| CN116031147A (zh) | 形成掺杂多晶硅层的方法 | |
| CN116964256A (zh) | 用于调节外延工艺的温度条件的设置方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |