JP7448076B2 - SiCエピタキシャルウェハ - Google Patents

SiCエピタキシャルウェハ Download PDF

Info

Publication number
JP7448076B2
JP7448076B2 JP2023108842A JP2023108842A JP7448076B2 JP 7448076 B2 JP7448076 B2 JP 7448076B2 JP 2023108842 A JP2023108842 A JP 2023108842A JP 2023108842 A JP2023108842 A JP 2023108842A JP 7448076 B2 JP7448076 B2 JP 7448076B2
Authority
JP
Japan
Prior art keywords
sic
epitaxial layer
epitaxial wafer
sic substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023108842A
Other languages
English (en)
Other versions
JP2023121839A (ja
Inventor
健勝 田中
喜一 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2021128278A external-priority patent/JP7183358B1/ja
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to JP2023108842A priority Critical patent/JP7448076B2/ja
Publication of JP2023121839A publication Critical patent/JP2023121839A/ja
Priority to JP2024023280A priority patent/JP2024050958A/ja
Application granted granted Critical
Publication of JP7448076B2 publication Critical patent/JP7448076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、SiCエピタキシャルウェハに関する。
炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、バンドギャップが3倍大きく、熱伝導率が3倍程度高い。炭化珪素(SiC)は、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。
SiCデバイスの実用化の促進には、高品質のSiCエピタキシャルウェハ及び高品質のエピタキシャル成長技術の確立が求められている。
SiCデバイスは、SiCエピタキシャルウェハに形成される。SiCエピタキシャルウェハは、SiC基板と、SiC基板上に積層されたエピタキシャル層と、を備える。SiC基板は、昇華再結晶法等で成長させたSiCのバルク単結晶から加工して得られる。エピタキシャル層は、化学的気相成長法(Chemical Vapor Deposition:CVD)等によって作製され、デバイスの活性領域となる。
エピタキシャル層は、エピタキシャル層の導電型を決める不純物と、不純物と異なる導電型のボロンと、を有する場合がある(例えば、特許文献1~3)。ボロンは、ドリフト層内の実効的なキャリア濃度を低減させ、バイポーラデバイスのキャリアライフタイムを短くする原因となる場合がある。
特開2019-121690号公報 国際公開第2006/008941号 国際公開第2018/193664号
ボロンは製造に用いられる部材等に含まれるため、完全に除去することは難しいが、ボロン濃度の更なる低減が求められている。
本発明は上記問題に鑑みてなされたものであり、ボロンの含有量の少ないSiCエピタキシャルウェハ及びその製造方法を得ることを目的とする。
本発明は、上記課題を解決するため、以下の手段を提供する。
(1)第1の態様にかかるSiCエピタキシャルウェハは、SiC基板と、前記SiC基板に積層されたSiCのエピタキシャル層と、を備え、前記エピタキシャル層は、導電型を決定する不純物と、前記不純物と導電型が異なるボロンと、を含み、前記エピタキシャル層の中心における前記ボロンの濃度は5.0×1012cm-3未満である。
(2)上記態様にかかるSiCエピタキシャルウェハは、直径が150mm以上であってもよい。
(3)上記態様にかかるSiCエピタキシャルウェハは、直径が200mm以上であってもよい。
(4)第2の態様にかかるSiCエピタキシャルウェハの製造方法は、SiC基板の載置面の上方にガス供給口を有する縦型炉を用いて、SiC基板上にSiCのエピタキシャル層を成膜する成膜工程を有し、前記成膜工程は、第1昇温速度、第2昇温速度、第3昇温速度の順に昇温速度を変更しながら成膜温度まで昇温する昇温工程を有し、前記第1昇温速度は、前記第2昇温速度より早く、前記第2昇温速度は、前記第3昇温速度より早く、前記第1昇温速度は、100℃/min以上であり、前記成膜工程において、前記ガス供給口及び前記ガス供給口から前記載置面に至るガス流路の途中にある上流部材の温度を1200℃以下にする。
(5)上記態様にかかるSiCエピタキシャルウェハの製造方法において、前記ガス供給口及び前記上流部材は、複数のSiC層が積層されたカーボン部材であってもよい。
(6)上記態様にかかるSiCエピタキシャルウェハの製造方法において、成膜温度で前記SiC基板の前記載置面の中心の高さ位置を外周の高さ位置より30μm以上高くしてもよい。
(7)上記態様にかかるSiCエピタキシャルウェハの製造方法の前記昇温工程に要する時間を300秒以上750秒以下としてもよい。
(8)上記態様にかかるSiCエピタキシャルウェハの製造方法において、前記SiC基板を前記縦型炉に搬送する際の温度を500℃以上としてもよい。
(9)上記態様にかかるSiCエピタキシャルウェハの製造方法の前記成膜工程において、前記SiC基板の裏面からパージガスを供給してもよい。前記パージガスは、例えば、前記SiC基板の外周より20mm以上内側から供給される。
上記態様にかかるSiCエピタキシャルウェハは、ボロンの含有量が少なく、デバイスのキャリア寿命を長くできる。また上記態様にかかるSiCエピタキシャルウェハの製造方法は、ボロンの含有量を少なくできる。
第1実施形態に係るSiCエピタキシャルウェハの断面図である。 第1実施形態に係るSiCエピタキシャルウェハの平面図である。 第1実施形態に係るSiCエピタキシャルウェハを作製するための成膜装置の一例の模式図である。 第1実施形態に係るSiCエピタキシャルウェハの成膜プロセスの一例である。 第1実施形態に係るSiCエピタキシャルウェハの成膜装置のSiC基板近傍の拡大図である。 第1実施形態に係るSiCエピタキシャルウェハを作製するための成膜装置の別の例の模式図である。
以下、本実施形態について、図を適宜参照しながら詳細に説明する。以下の説明で用いる図面は、本発明の特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際とは異なっていることがある。以下の説明において例示される材質、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図1は、第1実施形態に係るSiCエピタキシャルウェハ10の断面図である。図2は、第1実施形態に係るSiCエピタキシャルウェハ10の平面図である。SiCエピタキシャルウェハ10は、SiC基板1とエピタキシャル層2とを有する。SiCエピタキシャルウェハ10は、例えば、直径が150mm以上の円板である。SiCエピタキシャルウェハ10の直径は、200mm以上でもよい。
SiC基板1は、例えば、SiCインゴットから切り出されたものである。SiCインゴットは、例えば、昇華法を用いてSiC種結晶上に成長する。SiC基板1は、例えば、(0001)から<11-20>方向にオフセット角を有する面を成長面とする。SiC基板1は、不純物を含む。不純物は、例えば、窒素である。
SiC基板1の平面視形状は、例えば、円形である。SiC基板1の直径は、例えば、150mm以上である。SiC基板1は、円の一部が切り欠かれていてもよい。切り欠かれた部分は、オリエンテーションフラットOFと称される。オリエンテーションフラットOFは、SiC基板1の方位等の確認に用いられる。
エピタキシャル層2は、SiC基板1上に積層されている。エピタキシャル層2は、例えば、化学気相成長法(CVD法)で形成される。エピタキシャル層2は、SiCの単結晶膜である。エピタキシャル層2は、例えば、複数層からなってもよい。例えば、エピタキシャル層2は、不純物濃度の異なる複数のSiC単結晶膜からなってもよい。
エピタキシャル層2は、導電型を決定する不純物とボロンとを含む。導電型を決定する不純物は、例えば、窒素である。窒素の導電型は、n型である。エピタキシャル層2における導電型を決定する不純物濃度は、例えば、1.0×1014cm-3以上3.0×1016cm-3以下であり、好ましくは1.0×1014cm-3以上3.0×1015cm-3以下である。エピタキシャル層2における導電型を決定する不純物濃度の面内均一性は、例えば、20%以内であることが好ましく、10%以下であることがより好ましい。導電型を決定する不純物濃度の面内均一性は、例えば、SiCエピタキシャルウェハの中心を通る径方向の10点以上の測定点の結果から求められる。不純物濃度の面内均一性は、複数の測定点のうちの不純物濃度の最大値と最小値との差を、複数の測定点の不純物濃度の平均値で割った値である。オリエンテーションフラットOFと平行な方向に測定点を配置してもよいし、オリエンテーションフラットOFと垂直な方向に測定点を配置してもよいし、オリエンテーションフラットOFと平行及び垂直な方向のそれぞれに測定点を配置してもよい。
ボロンは、窒素の導電型と異なる導電型を示す。ボロンの導電型は、p型である。ボロンは、意図的にエピタキシャル層2にドーピングしたものではなく、エピタキシャル層2の成膜時にサセプタ等の成膜装置に含まれていたものが不純物として混入したものである。ボロンは、実効的なキャリア濃度の低下の原因であり、かつ、バイポーラデバイスの伝導度変調効果を抑制する原因にもなりえる。エピタキシャル層2におけるボロン濃度は少ないことが好ましいが、完全に除去することは難しい。
エピタキシャル層2の中心p1におけるボロンの濃度は、5.0×1012cm-3以下である。エピタキシャル層2の外周側の点p2におけるボロン濃度は、好ましくは1.0×1014cm-3未満である。点p2は、エピタキシャル層2の外周から5mm内側の点である。外周から5mmの範囲は、デバイスの有効領域としてみなされない場合がある。そのため、外周から5mmの範囲は、無視できる場合が多い。
各層の不純物及びボロン濃度は、例えば、水銀プローブ(Hg-CV)法や二次イオン質量分析法(SIMS)等で測定できる。
Hg-CV法は、ドナー濃度Nとアクセプター濃度Nの差(N-N)をn型の不純物濃度として測定する。ドナー濃度に比べてアクセプター濃度が十分に小さい場合は、これらの濃度差をn型の不純物濃度とみなせる。
二次イオン質量分析法(SIMS)は、厚み方向に層を削りながら、飛び出してきた二次イオンの質量分析をする方法である。質量分析からドーピング濃度を測定できる。
次いで、第1実施形態に係るSiCエピタキシャルウェハの製造方法を説明する。まずSiC基板1を準備する。SiCインゴットを所定の厚みで切ることで、SiC基板1が得られる。SiC基板1は、販売されているものを購入してもよい。
次いで、SiC基板1上にエピタキシャル層2を成膜する成膜工程を行う。エピタキシャル層2は、例えば、CVD法で成膜される。
図3は、第1実施形態に係るSiCエピタキシャルウェハ10の成膜装置100の一例の模式図である。成膜装置100は、例えば、チャンバー20と支持体30とサセプタ40と下部ヒーター50と上部ヒーター60とを有する。図3は、SiC基板1がサセプタ40に載置された状態を示す。成膜装置100は、SiC基板1の載置面の上方にガス供給口22がある縦型炉である。
チャンバー20は、例えば、本体21とガス供給口22とガス排出口23とを有する。本体21は、成膜空間Sを取り囲む。ガス供給口22は、成膜ガスGを成膜空間Sに供給する入口である。ガス供給口22は、ガス供給管のうち成膜空間Sに露出した部分である。ガス供給口22は、例えば、SiC基板1の載置面の上方にある。ガス排出口23は、成膜空間S内に滞留した成膜ガスG等を排出する出口である。ガス排出口23は、例えば、SiC基板1の載置面より下方にある。成膜ガスGは、例えば、Si系ガス、C系ガス、パージガス、ドーパントガスである。
Si系ガスは、分子内にSiを含む原料ガスである。Si系ガスは、例えば、シラン(SiH)、ジクロロシラン(SiHCl)、トリクロロシラン(SiHCl)、テトラクロロシラン(SiCl)等である。C系ガスは、例えばプロパン(C)、エチレン(C)等である。ドーパントガスは、キャリアとなる元素を含むガスである。ドーパントガスは、例えば、窒素、アンモニア等である。パージガスは、これらのガスをSiC基板1に搬送するガスであり、SiCに対して不活性な水素等である。
ガス供給口22は、例えば、カーボン部材と、その表面をコートするSiC又はTaC層を含む。表面がSiC又はTaCでコートされていることで、ガス供給口22からのボロンの放出を抑制できる。またガス供給口22は、複数のSiC層が積層されたカーボン部材であることがより好ましい。複数のSiC層は、それぞれSiCのエピタキシャル層であることが好ましい。複数のSiC層のそれぞれは、エピタキシャル層2を成膜する際の条件と同様の条件で成膜されたものであることが好ましい。カーボン部材の表面に複数のSiC層が形成されていると、部材からのボロン放出をより抑制できる。
支持体30は、SiC基板1を支持する。支持体30は、軸中心に回転可能である。SiC基板1は、例えば、サセプタ40にSiC基板1が載置された状態で、支持体30に載置される。サセプタ40は、SiC基板1を載置した状態で、チャンバー20内に搬送される。支持体30及びサセプタ40は、例えば、ガス供給口22と同様の材料を用いることができる。下部ヒーター50は、例えば、支持体30内にあり、SiC基板1を加熱する。上部ヒーター60は、チャンバー20の上部を加熱する。
成膜工程は、例えば、図3に示す縦型炉で行われる。まずSiC基板1を成膜空間Sに搬送する。SiC基板1は、例えば、サセプタ40上に載置された状態で搬送される。SiC基板1を成膜装置100内に搬送する際の温度は、500℃以上とすることが好ましい。SiC基板1の搬送温度を高く維持することで、成膜全体に係る時間を短くできる。
次いで、搬送後のSiC基板1上に、エピタキシャル層2を成膜する。図4は、第1実施形態に係るSiCエピタキシャルウェハ10の製造プロセスの一例である。成膜工程は、成膜温度T1まで昇温する昇温工程RSを有する。昇温工程後に成膜温度T1を維持し、エピタキシャル層2の成膜を行う。成膜温度T1は、例えば、1500℃以上である。
昇温工程RSに要する時間は、例えば、300秒以上750秒以下である。昇温工程RSに要する時間が短いと、SiC基板1やサセプタ40の歪が大きくなり、エピタキシャル層2の面内均一性が悪くなる。また昇温工程RSに要する時間が短いと、サセプタ40の面内の温度差などに起因する対流によって成膜ガスの巻き返しが発生してしまい、サセプタ40から放出されるボロンがウエハに取り込まれてしまう。昇温工程RSに要する時間が長いと、成膜装置100に用いられている部材から放出されるボロンの量が増える。
昇温工程RSは、例えば、第1昇温工程S1と第2昇温工程S2と第3昇温工程S3とを有する。第1昇温工程S1と第2昇温工程S2と第3昇温工程S3とは、それぞれ昇温速度が異なる。昇温工程RSは、昇温速度を2回以上変更すればよく、第4昇温工程、第5昇温工程等の昇温速度の異なる更なる工程を有してもよい。
第1昇温工程S1は、第1昇温速度で昇温を行う。第1昇温速度は、100℃/min以上である。第1昇温速度は、第2昇温工程S2における第2昇温速度より早い。第1昇温工程S1では、例えば、温度を1200℃程度まで上げる。
第2昇温工程S2は、第1昇温工程S1の後に第3昇温工程S3の前に行う。第2昇温工程S2は、第2昇温速度で行う。第2昇温速度は、第1昇温速度より遅く、第3昇温速度より早い。第2昇温速度は、例えば、第1昇温速度の90%以下である。第2昇温工程S2では、例えば、温度を1400℃程度まで上げる。
第3昇温工程S3は、第2昇温工程S2の後に行う。第3昇温工程S3は、第3昇温速度で行う。第3昇温速度は、第2昇温速度より遅い。第3昇温速度は、例えば、第2昇温速度の90%以下である。
第1昇温速度を早くすることで、昇温工程RS全体に要する時間を短くできる。昇温工程RS全体に要する時間が短くなると、成膜装置100から放出されるボロンの量が少なくなる。また昇温速度を段階的に遅くしていくことで、SiC基板1やサセプタ40の歪が大きくなりすぎることを抑制できる。
次いで、成膜温度T1に至った後に、SiC基板1へのエピタキシャル層2の成膜を行う。成膜の際は、ガス供給口22の温度を1200℃以下、好ましくは1100℃以下にする。ガス供給口22の温度は、例えば、上部ヒーターや下部ヒーターといった各種ヒーターの出力を調整することで実現できる。このほか、炉内を構成する部材の構造や放射率などの物性値を利用することで実現してもよい。上記ガス供給口22の温度は、例えば、熱電対を用いて測定できる。また、計算機によるシミュレーション結果を用いても良い。部材からのボロンの放出量は、温度が高いほど多くなる。ガス供給口22の温度を低くすることで、ボロンの放出量を低減できる。
また図5は、第1実施形態に係るSiCエピタキシャルウェハの成膜装置のSiC基板1近傍の拡大図である。SiC基板1は、サセプタ40上に載置されている。サセプタ40は、例えば、支持部41と外周部42と貫通孔43とを有する。
SiC基板1は、支持部41上に載置される。外周部42は、成膜時にSiC基板1が外側に飛び出すことを防ぐ。外周部42は、例えば、リング状の別部材でもよい。リング状の別部材は、複数のSiC層が積層されたカーボン部材であることがより好ましい。複数のSiC層は、それぞれSiCのエピタキシャル層であることが好ましい。複数のSiC層のそれぞれは、エピタキシャル層2を成膜する際の条件と同様の条件で成膜されたものであることが好ましい。カーボン部材の表面に複数のSiC層が形成されていると、部材からのボロン放出をより抑制できる。貫通孔43は、支持部41の上面と下面とをつなぐ孔である。
SiC基板1の載置面の中心の高さ位置と最外周の高さ位置との差を高低差Δhと称する。高低差Δhは、例えば、レーザー変位計によって測定できる。まず、炉の上部にサセプタの中心、外周部それぞれに測定用のポート及びレーザー変位計を設置し、ウェハを設置しない状態で成膜温度における中心部と外周部の高さの差分を求めることで、サセプタの反りを測定する。次いで、サセプタ上にウェハを設置し、ウェハを設置せずに反りを測定した時と同一条件で測定することで、高低差Δhを測定できる。高低差Δhを測定しながら成膜することで、任意の高低差Δhを保つことができる。またレーザー光源の波長を選択することで、ウェハを設置したままサセプタの反りを測定することもできる。例えば、SiCウェハの場合、レーザー光源の波長を600nm以上とすると、レーザーはSiCウェハを透過するので、ウェハを設置したままサセプタの反りを測定できる。成膜時における高低差Δhは、30μm以上であることが好ましい。すなわち、成膜温度T1において、SiC基板1の載置面の中心の高さ位置を最外周の高さ位置より30μm以上高くすることが好ましい。また成膜温度T1における高低差Δhは、100μm以下であることが好ましい。
上記の高低差Δhの範囲は、成膜温度T1において満たしていればよく、常温で満たしていなくてもよい。また載置面の外周は、外周部42がある場合は、外周部42と載置面との境界が載置面の外周となる。
高低差Δhは、例えば、成膜条件で制御できる。昇温速度が速いと高低差Δhは大きくなる傾向にある。このほか、サセプタ40を構成する材料で高低差Δhを調整してもよい。例えば、サセプタ40を熱膨張率の異なる2つ以上の材料を用いて作製すると、熱膨張率の違いを利用して高低差Δhを調整してもよい。
高低差Δhが大きくなれば、SiC基板1の上面近傍においてSiC基板1の中央から外側に向かう成膜ガスGの流れができ、成膜ガスGの巻き返し等が生じることを防ぐことができる。成膜ガスGの巻き返しは、部材から放出したボロンが再度エピタキシャル層2に取り込まれる原因となる。SiC基板1の上面近傍においてSiC基板1の中央から外側に向かう成膜ガスGの流れができると、エピタキシャル層2に含まれるボロン濃度が低くなる。また高低差Δhが所定の範囲内であれば、エピタキシャル層2の中心と外周部分との成膜条件の差が小さく、エピタキシャル層2の面内均一性が高まる。
また成膜時には、貫通孔43を介して、SiC基板1の裏面に、ガスを供給してもよい。SiC基板1の裏面側に供給されるガスは、成膜ガスGのSiC基板1の裏面への回り込みを防ぐ。裏面に供給されるガスは、SiCに対して不活性なパージガスである。
パージガスは、SiC基板1の最外周より20mm以上内側からSiC基板1の裏面に向かって供給されることが好ましい。例えば、貫通孔43と最外周との距離dは、20mm以上であることが好ましい。SiC基板1の裏面へのパージガスの供給位置が、上記条件を満たすと、裏面からのパージガスによって成膜ガスGの流れが乱されることを抑制でき、成膜ガスGのSiC基板1への巻き返しを抑制できる。
本実施形態に係るSiCエピタキシャルウェハ10の成膜方法は、縦型炉を用い、昇温工程を規定することで、成膜ガスGの流れを制御し、エピタキシャル層2への未反応ガスの巻き返しを防ぐことができる。また本実施形態に係るSiCエピタキシャルウェハ10の成膜方法は、ガス供給口22の温度を規定することで、そもそもの部材からのボロンの放出量を低減することができる。その結果、実施形態に係るSiCエピタキシャルウェハ10の成膜方法は、エピタキシャル層2の中心におけるボロンの濃度を5.0×1012cm-3未満にすることができる。またエピタキシャル層2の外周におけるボロンの濃度を1.0×1014cm-3以下とすることができる。
ボロンはライフタイムキラーになるため、バイポーラデバイスにおいて十分な伝導度変調効果を得るためにはボロンの濃度が5.0×1012cm-3未満である必要がある。本実施形態に係るSiCエピタキシャルウェハ10は、エピタキシャル層2の中心におけるボロンの濃度が5.0×1012cm-3未満であるため、バイポーラ―デバイスにおいて、十分な伝導度変調効果を得ることができる。すなわち、本実施形態に係るSiCエピタキシャルウェハ10を用いると、高品質なデバイスを作製できる。
エピタキシャル層2において、導電型を決める不純物濃度が低いほど、ボロン濃度がキャリア濃度均一性に与える影響が大きくなる。エピタキシャル層2における窒素の濃度が低いほど、相対的にエピタキシャル層2に含まれる窒素に対するボロンの割合が高くなるためである。換言すると、導電型を決める不純物濃度が低いエピタキシャル層2において、ボロン濃度が低いことは価値がある。
以上、本発明の好ましい実施の形態について詳述したが、本発明は特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
例えば、図6は、第1実施形態に係るSiCエピタキシャルウェハを作製するための成膜装置の別の例の模式図である。図6に示す成膜装置101は、成膜空間S内のガス供給口22からSiC基板1の載置面に至るガス流路の途中に上流部材70がある点が、図3に係る成膜装置100と異なる。成膜装置101の説明において、成膜装置100と同様の構成には同様の符号を付す。成膜装置101を用いる場合も、成膜装置100と同様の方法でエピタキシャル層2の成膜を行う。
上流部材70は、成膜空間S内にある部材であって、ガスの流れ方向においてガス供給口22とSiC基板1の載置面との間にある部材である。上流部材70は、例えば、ヒーターからの輻射を反射するリフレクタ、ガス流れを制御するテーパー部材等である。
上流部材70は、例えば、カーボン部材と、その表面をコートするSiC又はTaC層を含む。表面がSiC又はTaCでコートされていることで、上流部材70からのボロンの放出を抑制できる。
当該変形例においても、縦型炉を用い、昇温工程を規定することで、成膜ガスGの流れを制御し、エピタキシャル層2への未反応ガスの巻き返しを防ぐことができる。また成膜空間Sにおけるガス流路の途中にあるガス供給口22及び上流部材70の温度を規定することで、そもそもの部材からのボロンの放出量を低減することができる。その結果、当該変形例においても、エピタキシャル層2の中心におけるボロンの濃度を5.0×1012cm-3未満にすることができる。またエピタキシャル層2の外周におけるボロンの濃度を1.0×1014cm-3以下とすることができる。
(実施例1)
直径が150mmのSiC基板を準備した。図3に示す成膜装置100と同様の縦型炉を用いてSiC基板1上にエピタキシャル層2を成膜した。外周部42は、複数のSiC層が積層されたリング状の別部材を用いた。昇温工程は3段階として、2回昇温速度を変更した。1回目の昇温速度(第1昇温速度)は、100℃/min以上とした。2回目の昇温速度(第2昇温速度)は、第1昇温速度の80%未満とした。3回目の昇温速度(第3昇温速度)は、第2昇温速度の80%未満とした。成膜温度は、1600℃以上1700℃未満とした。昇温に要する時間は、350秒以上750秒未満であった。
エピタキシャル層2の成膜時には、SiC基板1の裏面側からパージガスを供給した。パージガスは、SiC基板1の外周から20mm以上内側の位置に当たるように供給した。また1600℃以上1700℃未満の温度域において、SiC基板1の載置面の中心の高さ位置は、最外周の高さ位置より30μm以上高くした。また成膜時におけるガス供給口22の温度は、1100℃以下であった。
そして、作製後において、SiCエピタキシャルウェハ10の中心p1におけるボロン濃度を測定した。実施例1の中心p1におけるボロン濃度は2.0×1012cm-3であった。
(比較例1)
直径が150mmのSiC基板を準備した。比較例1は、SiC基板の側方にガス供給口を有する横型炉を用いた。炉を構成する部材の一部は、SiCエピタキシャル層で被覆されていないカーボン部材を用いた。そして横型炉を用いて、SiC基板1上にエピタキシャル層2を成膜した。昇温工程は1段階で、昇温速度は変更しなかった。昇温速度は、100℃/min以下とした。成膜温度は、1600℃以上1700℃未満とした。昇温に要する時間は、750秒以上であった。
比較例1では、SiC基板1の裏面側にパージガスを供給しなかった。また昇温速度が実施例と比べて緩やかなため、1600℃以上1700℃未満の温度域において、SiC基板1の載置面の中心の高さ位置は、外周の高さ位置より30μm未満であった。
そして、作製後において、比較例1のSiCエピタキシャルウェハの中心p1におけるボロン濃度を測定した。比較例1の中心p1におけるボロン濃度は1.7×1014cm-3であった。
1…SiC基板、2…エピタキシャル層、10…SiCエピタキシャルウェハ、20…チャンバー、21…本体、22…ガス供給口、23…ガス排出口、30…支持体、40…サセプタ、41…支持部、42…外周部、43…貫通孔、50…下部ヒーター、60…上部ヒーター、70…上流部材、100…成膜装置、G…成膜ガス、RS…昇温工程、S1…第1昇温工程、S2…第2昇温工程、S3…第3昇温工程、T1…成膜温度、Δh…高低差、d…距離、p1…中心、p2…点

Claims (10)

  1. SiC基板と、前記SiC基板に積層されたSiCのエピタキシャル層と、を備え、
    前記エピタキシャル層は、導電型を決定する不純物と、前記不純物と導電型が異なるボロンと、を含み、
    前記エピタキシャル層の中心における二次イオン質量分析法で測定した前記ボロンの濃度は5.0×1012cm-3未満である、SiCエピタキシャルウェハ。
  2. 前記エピタキシャル層の外周から5mm内側の点における二次イオン質量分析法で測定したボロン濃度は、1.0×1014cm-3未満である、請求項1に記載のSiCエピタキシャルウェハ。
  3. 前記エピタキシャル層における導電型を決定する不純物濃度の面内均一性は、20%以下である、請求項1又は2に記載のSiCエピタキシャルウェハ。
  4. 前記エピタキシャル層における導電型を決定する不純物濃度の面内均一性は、10%以下である、請求項1~3のいずれか一項に記載のSiCエピタキシャルウェハ。
  5. 前記導電型を決定する不純物濃度の面内均一性は、SiCエピタキシャルウェハの中心を通る径方向の10点以上の測定点の結果から求められ、前記10点以上の測定点のうちの不純物濃度の最大値と最小値との差を、前記10点以上の測定点の不純物濃度の平均値で割った値である、請求項3又は4に記載のSiCエピタキシャルウェハ。
  6. 前記エピタキシャル層における導電型を決定する不純物濃度は、1.0×1014cm-3以上3.0×1016cm-3以下である、請求項1~5のいずれか一項に記載のSiCエピタキシャルウェハ。
  7. 前記エピタキシャル層における導電型を決定する不純物濃度は、1.0×1014cm-3以上3.0×1015cm-3以下である、請求項1~6のいずれか一項に記載のSiCエピタキシャルウェハ。
  8. 前記導電型を決定する不純物は、窒素である、請求項1~7のいずれか一項に記載のSiCエピタキシャルウェハ。
  9. 直径が150mm以上である、請求項1~8のいずれか一項に記載のSiCエピタキシャルウェハ。
  10. 直径が200mm以上である、請求項1~9のいずれか一項に記載のSiCエピタキシャルウェハ。
JP2023108842A 2021-08-04 2023-06-30 SiCエピタキシャルウェハ Active JP7448076B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023108842A JP7448076B2 (ja) 2021-08-04 2023-06-30 SiCエピタキシャルウェハ
JP2024023280A JP2024050958A (ja) 2021-08-04 2024-02-19 SiCデバイス及びSiCデバイスの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021128278A JP7183358B1 (ja) 2021-08-04 2021-08-04 SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法
JP2022185707A JP7311009B2 (ja) 2021-08-04 2022-11-21 SiCデバイス及びSiCデバイスの製造方法
JP2023108842A JP7448076B2 (ja) 2021-08-04 2023-06-30 SiCエピタキシャルウェハ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022185707A Division JP7311009B2 (ja) 2021-08-04 2022-11-21 SiCデバイス及びSiCデバイスの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024023280A Division JP2024050958A (ja) 2021-08-04 2024-02-19 SiCデバイス及びSiCデバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2023121839A JP2023121839A (ja) 2023-08-31
JP7448076B2 true JP7448076B2 (ja) 2024-03-12

Family

ID=87201355

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2022185707A Active JP7311009B2 (ja) 2021-08-04 2022-11-21 SiCデバイス及びSiCデバイスの製造方法
JP2023108842A Active JP7448076B2 (ja) 2021-08-04 2023-06-30 SiCエピタキシャルウェハ
JP2024023280A Pending JP2024050958A (ja) 2021-08-04 2024-02-19 SiCデバイス及びSiCデバイスの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2022185707A Active JP7311009B2 (ja) 2021-08-04 2022-11-21 SiCデバイス及びSiCデバイスの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024023280A Pending JP2024050958A (ja) 2021-08-04 2024-02-19 SiCデバイス及びSiCデバイスの製造方法

Country Status (1)

Country Link
JP (3) JP7311009B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109408A (ja) 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールCVDエピタキシャル装置、SiCエピタキシャル成長方法及びSiCエピタキシャル成長膜
JP2011121847A (ja) 2009-12-14 2011-06-23 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法
JP2015529015A (ja) 2013-03-15 2015-10-01 ダウ コーニング コーポレーションDow Corning Corporation SiCエピタキシャル膜を有するSiC基板
JP2019121690A (ja) 2018-01-05 2019-07-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2019169743A (ja) 2019-06-28 2019-10-03 昭和電工株式会社 SiCエピタキシャルウェハの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012195355A (ja) 2011-03-15 2012-10-11 Hitachi Kokusai Electric Inc 基板処理装置及び基板の製造方法
JP5719710B2 (ja) 2011-07-11 2015-05-20 株式会社ニューフレアテクノロジー 気相成長装置および気相成長方法
DE112015005134T5 (de) 2014-11-12 2017-08-03 Sumitomo Electric Industries, Ltd. Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats und Siliziumkarbid-Epitaxiesubstrat
JP7183358B1 (ja) 2021-08-04 2022-12-05 昭和電工株式会社 SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005109408A (ja) 2003-10-02 2005-04-21 Toyo Tanso Kk 縦型ホットウォールCVDエピタキシャル装置、SiCエピタキシャル成長方法及びSiCエピタキシャル成長膜
JP2011121847A (ja) 2009-12-14 2011-06-23 Showa Denko Kk SiCエピタキシャルウェハ及びその製造方法
JP2015529015A (ja) 2013-03-15 2015-10-01 ダウ コーニング コーポレーションDow Corning Corporation SiCエピタキシャル膜を有するSiC基板
JP2019121690A (ja) 2018-01-05 2019-07-22 国立研究開発法人産業技術総合研究所 炭化珪素半導体基板および炭化珪素半導体基板の製造方法
JP2019169743A (ja) 2019-06-28 2019-10-03 昭和電工株式会社 SiCエピタキシャルウェハの製造方法

Also Published As

Publication number Publication date
JP2024050958A (ja) 2024-04-10
JP2023121839A (ja) 2023-08-31
JP7311009B2 (ja) 2023-07-19
JP2023024445A (ja) 2023-02-16

Similar Documents

Publication Publication Date Title
WO2015033699A1 (ja) 炭化珪素エピタキシャル基板、炭化珪素エピタキシャル基板の製造方法、炭化珪素半導体装置の製造方法、炭化珪素成長装置および炭化珪素成長装置用部材
JP2000138168A (ja) 半導体ウェーハ及び気相成長装置
KR101030422B1 (ko) 서셉터
JP3671418B2 (ja) 半導体ウェーハの製造方法
US20240011191A1 (en) SiC EPITAXIAL WAFER AND METHOD OF MANUFACTURING SiC EPITAXIAL WAFER
JP7419779B2 (ja) サセプタ及び化学気相成長装置
JP2015146416A (ja) 炭化珪素基板用支持部材、炭化珪素成長装置用部材、および炭化珪素エピタキシャル基板の製造方法
JP7183358B1 (ja) SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法
JP7190894B2 (ja) SiC化学気相成長装置
JP7448076B2 (ja) SiCエピタキシャルウェハ
JP2014232799A (ja) 炭化珪素半導体基板の製造方法
JP2011077476A (ja) エピタキシャル成長用サセプタ
JPH10189695A (ja) 気相成長用サセプタ及びその製造方法
WO2020158657A1 (ja) 成膜装置及び成膜方法
JP2024042428A (ja) SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法
JP7392526B2 (ja) 炭化ケイ素単結晶基板の製造方法
JP2022067843A (ja) 炭化珪素単結晶基板およびその製造方法
JP5877500B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP2007180417A (ja) 半導体基板製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230630

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20230630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240212

R151 Written notification of patent or utility model registration

Ref document number: 7448076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151