KR20160113612A

KR20160113612A - 원주형 전기화학 셀 및 제조 방법

Info

Publication number: KR20160113612A
Application number: KR1020167020306A
Authority: KR
Inventors: 데이비드 씨. 밧슨; 렉스 위더스; 제임스 이. 도슨
Original assignee: 에이일이삼 시스템즈, 엘엘씨
Priority date: 2014-01-28
Filing date: 2015-01-09
Publication date: 2016-09-30
Also published as: JP6568532B2; US20160351966A1; CN105940542B; JP2017504165A; WO2015116364A1; DE112015000539T5; CN110299553A; US20230253631A1; US20190348719A1; CN110299553B; CN105940542A; CZ2016514A3; KR102262668B1; US10381688B2; US11631902B2

Abstract

전기화학 스토리지 셀은 젤리롤 구조를 형성하는 원주형 코어 주위에 감기는 제1 및 제2 전극 시트들, 제1 및 제2 전극 시트들은 비 코팅된 전도성 엣지들 사이에 코팅된 대응하는 표면들, 및 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들을 각각 포함함, 제1 및 제2 전극 시트들의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 제1 전극 시트의 코팅된 대응하는 표면들 및 원주형 코어를 기계적으로 및 전기적으로 분리하는 제1 및 제2 분리막 시트들, 및 비 코팅된 전도성 엣지들로부터 홈이 있는 컷 아웃들을 포함할 수 있고, 홈이 있는 컷 아웃들은 젤리롤 구조를 형성 시 원주형 코어에 대하여 각도 동일-위치된다.

Description

원주형 전기화학 셀 및 제조 방법{CYLINDRICAL ELECTROCHEMICAL CELLS AND METHOD OF MANUFACTURE}

본 원은 전기화학 셀(electrochemical cell)에 관한 것이고, 보다 상세하게는 제작 비용을 줄이고 전기 및 열 성능을 증가시키거나 동등하게 제공하는 전기화학 셀의 제작에 관한 것이다.

낮은 전기 임피던스(electrical impedance)를 구비하는 고 전력 원주형 전기화학 셀(high power cylindrical electrochemical cell)를 생산하기 위하여, 전류 생산 기술들은 전극 길이(electrode length)를 따라 몇몇 지점(several points)들에서 전극 기판 포일(electrode substrate foil)로, 일반적으로 용접에 의해, 부착되도록 다중의 전기 전도성 탭들(electrically conducting tabs)를 필요로 한다. 셀 임피던스를 감소시키기 위해, 탭들의 수는 그에 맞게 증가된다.

개별 탭 부속물(discrete tab attachment)의 몇몇 종래의 방법들은 전기화학 스토리지 셀들(electrochemical storage cells), 전지화학 축전기들(electrochemical capacitors), 전해성 축전기들(electrolytic capacitors), 드라이 필름 축전기들(dry film capacitors) 및 유사한 전기적인 장치들의 제조로 현재 이용된다. 개별 탭 부속물을 위한 종래의 방법들은 코팅된 전극의 양 측면들 상에 구역들에서 코팅을 제거하는 것과 노출된 비 코팅된 구역들(exposed uncoated regions)로 탭들을 용접하는 것, 및 탭으로부터 전극의 대응하는 측면 상에 노출된 포일 및 용접된 탭을 넘는(over) 절연 커버 층(insulating cover layer)을 실질적으로 공급하는 것을 포함한다. 다른 종래의 방법들에서, 코팅 제거 단계(coating removal step)는, 비 코팅된 코팅-프리(coating-free) 전극 엣지 포일들을 떠나는(leaving), 전극 표면들을 코팅 함으로써 방지될(avoided) 수 있다. 또한, 탭들은 비 코팅된 전극 구역들로부터 부착되거나 번 갈아서 형성되고 절단될 수 있다. 절연 테이프는 탭 엣지들에서 전기적인 쇼팅(shorting)을 방지하기 위하여 탭들을 덮도록 제공될 수 있다. 개별 탭들 없이 감긴 전극 어셈블리(wound electrode assembly)에 전극들의 전기적인 연결을 제공하기 위한 종래의 방법들은 플레이트(plate)에 코팅-프리 엣지 포일들(coating-free edge foils)의 용접(welding)을 통한 블라인드(blind)를 포함한다. 또한, 전기적인 연결은 비 코팅된 전극 포일 엣지들에 대한 기계적인 압력으로 플레이트를 고정함으로써 제공될 수 있다.

본 원에서의 발명자들은 위의 접근법으로 잠재적인 문제들을 인식하고 있다. 즉, 개별 탭들의 이용으로, 전류(electrical current)는 높은 국부적인 저항 열(localized ohmic heating) 때문에 전극의 나머지(remainder) 보다 실질적으로 더 높은 온도에서 작동할 수 있는 생성 구역들, 전극을 따라서 개별 지점들에서 탭들의 작은 영역(small area)으로 표출(channeled)될 수 있다. 또한, 셀 암페어-시(Ah) 용량은 탭 부속물을 위한 비 코팅된 구역들에 의해 종합적으로(overall) 감소되고, 비 코팅된 구역들에서 캐소드 용량 비(cathode capacity ratio)로 어노드(anode)에서의 국부적인 차이는 리튬-이온 배터리 셀 화학적 성질(Li-ion battery cell chemistry)의 경우 국부적인 리튬 도금(lithium plating)을 야기할 수 있다. 또한 여전히, 셀 제조 복잡성(cell manufacturing complexity)은 증가되고 제조하는 속도는 감소되며, 탭 용접, 테이핑 작동 및 코팅 제거를 이루는 추가적인 기능을 요구하고, 생산을 시작하도록 더 큰 금융적인 투자를 요구한다. 포일 엣지에서 용접하는 것을 통한 블라인드의 경우에, 감긴 전기 화학 스토리지 셀(예를 들어 "젤리롤(jellyroll)") 어셈블리의 민감한 영역들 내로 용접하는 공정 동안 해방되는(liberated) 느슨한 금속 입자의 퇴적(deposition of loose metal particles)은 생산 수율 손실(production yield loss)을 증가시킬 수 있고, 셀 이용 동안 전지적인 쇼트(electrical shorts)를 발생시킬 수 있다. 또한, 그것들이 형성된 후에 용접의 품질을 확인하고 검사하기 어렵다. 기계적인 압력의 경우에, 전기적인 연결은, 내부의 압력으로부터 구성요소 왜곡 및, 열팽창, 진동 및 충격에 의한 접촉력의 손실을, 시간에 따라 경계표면들의 산화 또는 보호에 의해 악화(degrade)시킬 수 있다. 또한, 적절한 접촉 저항(adequate contact resistance)을 유지하도록 요구되는 접촉 가압력(contact compressive force)은 연결의 전력 용량을 제한하는, 포일들의 항복 강도(yield strength)를 국부적으로(locally) 초과할 수 있다.

상기 문제들을 적어도 부분적으로 다루는 한 가지 접근법은, 젤리롤 구조를 형성하는 원주형 코어 주위에서(around) 감기는 제1 및 제2 전극 시트들, 제1 및 제2 전극 시트들은 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들, 및 비 코팅된 전도성 엣지들 사이의 코팅된 대응하는 표면들을 포함하고, 제1 및 제2 전극 시트들(first and second electrode sheets)의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 제1 전극 시트의 코팅된 대응하는 표면들 및 원주형 코어를 기계적으로 및 전기적으로 분리하는 제1 및 제2 분리막 시트들(first and second separator sheets), 및 비 코팅된 전도성 엣지들로부터 홈이 있는 컷 아웃들(slotted cutouts)을 포함하는, 전기화학 스토리지 셀들 포함하며, 홈이 있는 컷 아웃들은 젤리롤 구조를 형성 시 원주형 코어에 대하여 각도 동일-위치된다.

다른 실시예에서, 전기화학 스토리지 셀을 위한 방법은 젤리롤 구조를 형성하는 원주형 코어 주위 제1 및 제2 전극 시트들을 감는 것, 제1 및 제2 전극 시트들은 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들, 및 비 코팅된 전도성 엣지들 사이의 코팅된 대응하는 표면들을 각각 포함하고, 제1 및 제2 전극 시트들의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 코팅된 대응하는 표면들 및 원주형 코어를 기계적으로 및 전기적으로 분리하도록 제1 및 제2 전극 시트들 사이에서 원주형 코어 주위에 제1 및 제2 분리막 시트들을 감는 것, 홈이 있는 컷 아웃들을 형성하도록 제1 및 제2 전극 시트들의 비 코팅된 전도성 엣지로부터 홈들을 절단하는 것을 포함하며, 홈이 있는 컷 아웃들은 젤리롤 구조를 형성 시 원주형 코어에 대해 각도 동일-위치된(angularly co-located)다.

다른 실시예에서, 원주형 전기화학 셀을 위한 방법은 제1 및 제2 전극을 형성하는 것, 원주형 코어 상에 제1 및 제2 전극들을 장착시키는 것, 원주형 코어 상에 제1 및 제2 전극을 감는 것, 및 전기 화학 스토리지 셀의 제1 및 제2 말단들(terminals)로 제1 및 제2 전극들을 전기적으로 연결하는 제1 및 제2 전극들을 합치는 것(consolidating)을 포함한다.

위의 요약들에는 콘셉트의 선택을 간단화된 형태로 소개가 제공되었음이 이해될 것이고 이는 상세한 설명에서 더 설명되는 것이 이해될 것이다. 이는 상세한 설명을 따르는 청구범위에 의해 고유하게 정의되는 범위인, 청구 대상의 본질적인 특징들 또는 키(key)를 식별하도록 의도되지 않는다. 또한, 청구된 대상은 상기 또는 본 원의 어느 부분에서 적혀지는 어떠한 문제점을 해결하는 실시예들에 제한되지는 않는다.

본 명세서에 개시되어 있음.

도 1은 전기화학 스토리지 셀의 사시도를 개략적으로 도시한다.
도 2a 및 도 2b는 각각의 전기화학 스토리지 셀을 위한 코팅된 전극의 사시도 및 평면도를 개략적으로 도시한다.
도 3a 및 도 3b는 각각의 전기화학 스토리지 셀을 위한 코팅된 전극의 사시도 및 평면도를 개략적으로 도시한다.
도 4a는 전기회학 스토리지 셀의 와인딩 코어의 사시도를 개략적으로 도시한다.
도 4b는 전기화학 스토리지 셀의 부분적으로 감긴 제1 및 제2 전극들 및 부분적으로 감긴 제1 및 제2 분리 시트들과 와인딩 코어의 단부 측 도면을 개략적으로 도시한다.
도 5a는 전기화학 스토리지 셀의 단부 측 도면를 개략적으로 도시한다.
도 5b는 전기화학 스토리지 셀의 사시 측면도를 개략적으로 도시한다.
도 6a 및 도 6b는 전기화학 스토리지 셀을 조립하는 단계의 사시도를 개략적으로 도시한다.
도 7 내지 도 9는 전기화학 셀을 조립하는 단계의 사시도들을 개략적으로 도시한다.
도 10은 전기화학 셀의 단부 측면의 확대된 부분적인 사시도를 개략적으로 도시한다.
도 11은 전기화학 스토리지 셀을 위한 와인딩 코어의 다른 실시예의 사시도를 개략적으로 도시한다.
도 12는 전기화학 스토리지 셀의 다른 실시예의 사시도를 개략적으로 도시한다.
도 13 내지 도 14는 전기화학 스토리지 셀 조립의 예시적인 방법을 위한 플로우 차트를 도시한다.

본 원의 양태들은 상기 나열된 도시된 실시예들에 참조와 함께 및 예시들에 의해 여기서 기술된다. 하나 이상의 실시예들에서 실질적으로 동일한 것일 수 있는 구성요소들, 공정 단계들 및 다른 요소들은 동등하게 확인되고(identified) 최소한의 반복으로 기술된다. 그러나, 동등하게 확인되는 요소들이 몇몇 각도에서 또한 다를 수 있는 것은 주목해야 할 것이다. 또한, 본 원에서 포함되는 그려진 도면들이 개략적이고 일반적으로 비율에 맞게 도시되지 않는 것이 별도로 언급되지 않는 것은 주목된다. 오히려, 도면들에서 도시된 종횡 비율(aspect ratios), 다양하게 도시하는 비율들, 및 구성요소들의 수는 보기에 더 쉬운 관계들 또는 확실한 특징들을 만들기 위해 의도적으로 왜곡될 수 있다. 도 1 및 도 4 내지 도 12는 동일한 비율로 도시되었지만, 다른 상대적인 치수들이 이용될 수 있다.

본 설명은 원주형 전기화학 스토리지 셀 및 제작 방법(fabrication method), 그것의 종래 제작 방법들 및 종래 원주형 전기화학 스토리지 셀들과 비교로써 그것의 동등한 제공 또는 개선된 전기적인 및 열적인 성능 및 감소되는 제조 비용을 제공하는 원주형 전기화학 스토리지 셀 및 제작 방법에 관한 것이다. 전기화학 스토리지 셀의 예시적인 실시예는 도 1에서 도시된다. 도 2a, 도2b, 도3a, 및 도 3b는 제1 및 제2 전극 시트 층들을 형성하는 단계들을 도시한다. 예시적인 전기화학 스토리지 셀의 원주형 와인딩 코어는 도 4a에서 도시되고, 전기화학 스토리지 셀의 부분적으로 감긴 제1 및 제2 전극들과 부분적으로 감긴 제1 및 제2 분리막 시트들을 구비하는 예시적인 원주형 와인딩 코어(cylindrical winding core)의 단부 측면은 도 4b에서 도시된다. 도 5a 및 도5b는 컷 포일 통합 단계(a cut foil consolidation step) 후에 전기화학 스토리지 셀의, 각각의, 사시적인 측면도 및 전기화학 스토리지 셀의 단부 측면도를 개략적으로 도시한다. 도 6a, 도 6b, 및 도 7 내지 도 9는 전기화학 스토리지 셀을 조립하기 위한 다양한 단계들이 수행된 후에 전기화학 스토리지 셀의 사시도들을 개략적으로 도시한다. 도 10은 전기화학 스토리지 셀의 단부 측면의 확대된 부분적인 사시도를 개략적으로 도시한다. 도 11은 전기화학 스토리지 셀을 위한 와인딩 코어의 다른 실시예의 사시도를 개략적으로 도시한다. 도 12는 전기화학 스토리지 셀의 다른 실시예의 사시도를 개략적으로 도시한다. 도 13 및 도 14는 전기화학 스토리지 셀을 조립하는 것의 예시적인 방법을 위한 플로우 차트를 도시한다.

개별 탭 부속물의 몇몇 종래의 방법들은 전기화학 셀들, 전기화학 축전기들, 전해성 축전기들, 드라이 필름 축전기들 및 유사한 전기적인 장치들의 제조에서 현재 이용된다. 전극 코팅은 하부 금속성 기판 포일(underlying metallic substrate foil)을 노출하는, 양 측면들 상에서 전극의 폭을 가로질러 제거되거나 가로 막혀진(interrupted)다. 그러면 탭은 전극의 대응측면(opposite side) 상에 노출된 포일 및 용접된 탭 영역을 넘어서(over) 제공된다. 전극 코팅은 양 측면들 상에서 하부 포일(underlying foil)을 노출하는, 전극의 엣지 근처 작은 사각형 영역에서(small rectangular area)부터 양 측면들 상에서 제거된다. 탭은 이전에 소거된 사각형 영역(previously cleared rectangular area)에서 노출된 포일로 용접된다. 절연 테이프 또는 유사한 것은 탭 용접 영역(tab welding area)의 양 측면들로 공급된다. 전극들은 양 측면들 상에 코팅이 면제된(free of coating) 노출된 포일의 코팅 프리 엣지 존 영역(coating free edge zone area)과 코팅된다. 탭들은 탭 샤프 엣지(tab sharp edges)들에서 전기적인 쇼팅(electrical shorting)을 방지하도록 테이프를 구비하여 절연될 수 있고 이러한 노출된 포일 영역으로 용접된다. 전극들은 셀 어셈블리(cell assembly)를 위해 요구되는 가장 긴 탭(longest tab)과 동일한 코팅 프리 존의 폭, 양 측면들 상에 코팅이 면제된 노출된 포일의 넓은 코팅 프리 엣지 존 영역과 코팅된다. 개별 탭들은 기계적인 펀칭(mechanical punching) 또는 워터 제트 절단(water jet cutting), 레이저 절단을 통해 이러한 노출된 엣지 포일로부터 절단된다.

개별 탭들의 이용 없이 감긴 전극 어셈블리로의 전기적인 연결은 몇몇 방법들에 의해서 일반적으로 달성된다. 평면 플레이트에 코팅 프리 전극 엣지 포일들의 용접을 통한 블라인드 또는 플레이트가 용접 플레이트 및 포일 엣지들 사이에서 물리적인 접촉(physical contact)을 증가시키도록 상승되는 영역들(raised areas)을 구비하며, 플레이트는, 노출된 비 코팅된 포일 엣지들에 대하여 압축으로 고정된다. 또한, 포일 엣지들은 통전 단면 영역(current carrying cross sectional area)을 및 용접하기 위한 잠재적인 영역을 증가시키기 위하여 포일 시트의 메인 바디에 대하여 90도 각도를 형성하도록 굽혀질(bent) 수 있다. 상승된 릿지 영역들(raised ridge areas)을 구비 또는 없이 평탄한 플레이트 사이에 가압력을 유지하고(Maintaining), 노출된 포일 엣지들 및 평탄한 플레이트 사이에서 낮은 접촉 저항을 유지하도록 압력을 이용한다. 또한, 포일 엣지들은 통전 단면 영역 및 용접을 하기 위한 잠재적인 영역을 증가시키기 위하여 포일 시트의 메인 바디에 대하여 90도 각도를 형성하도록 굽혀질 수 있다.

개별 탭들의 이용은 전극을 따라서 개별 지점들에서 탭들의 작은 영역에 표출되는 것에서 단점을 가질 수 있고, 전류가, 특히 셀이 무거운 전극 부하(heavy electrical load) 하에 있을 때, 높은 국부적인 저항 열에 의해 전극의 나머지 보다 상당히 높은 온도에서 작동할 수 있는 영역들을 생성한다. 또한, 셀 Ah 용량은 탭들을 부착하도록 요구되는 코팅 제거의 영역들에 의해 종합적으로 감소된다. 노출된 영역들 내의 전극(예를 들어, 어노드에서 캐소드로) 용량 비에서 국부적인 차이는 리튬-이온 배터리 셀 화학적 성질의 경우 리튬 플레이팅의 영역들을 야기할 수 있다. 또한, 비 코팅된 전극 엣지 포일로부터 잘리는 완전한 개별 탭들(integral discrete tabs)의 폭은 매우 넓을 수 있고, 공정 일정과 코팅의 효율을 줄일 수 있으며 따라서 셀 제조 비용을 증가시킨다. 또한 여전히, 셀 제조 장비는 더 복잡하고, 탭 용접, 테이핑 작동들 및 코팅 제거를 달성하기에 추가적인 기능들을 요구하며, 생산을 시작하기 위해 더 큰 금융 투자를 요구한다. 또한 여전히, 셀 제조 공정 속도는 탭 테이핑 작동들, 탭 용접 및 코팅 제거를 달성하기 위해 감소되고, 따라서 셀 제조되는 비용은 증가한다.

포일 엘지들에서 용접하는 것을 통한 블라인드와 관련된 단점은 "젤리롤" 전기화학 스토리지 셀 어셈블리의 민감한 영역들 내로 용접 공정 동안 느슨한 금속 입자들의 해방(liberation)과 퇴적에 의해 증가되는 생산 수율 손실을 포함한다. 이러한 느슨한 금속 입자들은, 전기화학 스토리지 셀의 수명(life) 동안, 양 전극들과 접촉함으로써 전기적인 쇼트들을 생성할 수 있다. 또한, 포일들 및 집전판(collector plate)에서 이용되는 금속 타입에 의존하여, 느슨한 입자들은 셀의 전기화학 환경 상에서 용해 및 부식할 수 있으며 그 후 재-배치(re-deposit)할 수 있고, 그 후 즉시 얼마간의 시간 후에 내부 쇼트는 생성하고 수지상의 퇴적(dendritic deposition)을 형성할 수 있다. 또한, 용접의 품질을 검사하고 확인하는 것은 어려울 수 있으며, 이에 의해 제조 불량 비율은 증가할 수 있다.

기계적인 압력과 관련된 단점은 경계면들(interface surfaces)의 패시베이션(passivation) 또는 산화(oxidation)에 의해 시간이 지남에 따라 증가하는 접촉 저항을 포함한다. 또한, 포일들의 이동(displacement)에 의해 접촉력 또는 압력의 손실이 그것의 이용 동안 전기화학 스토리지 셀에 의해 견뎌지는 진동(vibration) 및 충격(shock)의 행동 하에서 발생할 수 있다. 또한 여전히, 충분한 접촉 저항(adequate contact resistance)을 유지하도록 요구되는 접촉 가압력(the contact compressive force)은 포일들의 항복강도를 국부적으로 초과할 수 있고, 이에 의해 연결의 전력 용량을 제한한다.

이제 도 1로 돌아가서, 이는, 종래의 방법들 및 종래의 전기화학 스토리지 셀들을 넘어서 감소된 제조 비용과 동등(equivalent)하거나 개선된 전기적인 및 열적인(thermal) 성능을 제공하는 나선형으로(spiral) 감긴 원주형 구조(wound cylindrical architecture)를 가지는, 전기화학 셀(100)의 예시를 도시한다. 젤리롤 전기화학 셀 구조는 각각의(individual) 전극들에 용접된 개병 탭들 없이 하우징 말단들(housing terminals)로 낮은 전기 저항 연결을 형성하는 원주형 코어(120) 주위에 감겨진 코팅된 제1 및 제2 전극 시트들과 제1 및 제2 분리막 시트들을 포함할 수 있다. 도 1에서 도시된 바와 같이 원주형 코어(120)은 아래에서 기술되는 바와 같은, 와인딩 동안 회전하는 코어에서 도울 수 있고 감는 주축(winding mandrel)으로 원주형 코어를 내리고 장착하는 것을 용이하게 하도록 도울 수 있는 육각의 중심(hexagonal center)과 같은, 키가 되는 중심(keyed center)을 가질 수 있다. 또한, 전기화학 스토리지 셀(100)은, 원주형 코어의 표면에 나선형 감긴 셀 젤리롤 구조의 외부 축 방향 표면으로부터 젤리롤 구조 내의 감긴 전극 시트 층들을 통해 축 방향으로 연장하는(및 개구들을 형성하는) 홈이 있는 컷 아웃들(136), 홈이 있는 컷 아웃들(136)이 형성될 수 있는, 셀의 양 측면 축 방향 단부에서 노출된 포일 엣지들(130)을 포함한다. 일례로, 도 1에서 도시된 바와 같이, 전기화학 스토리지 셀(100)은 두 그룹의 동일-위치된(co-located) 홈이 있는 컷 아웃들(136)을 포함할 수 있다. 동일-위치된 홈이 있는 컷 아웃들(136)의 그룹들은, 각각의 그룹 내에서 각 홈이 있는 컷 아웃이 젤리롤 구조 내에서 각각의 감긴 전극 층을 따라서 같은 각도의 호 길이(arc length)를 포함할 수 있는 대응하는 그룹들일 수 있다. 또한, 동일-위치된 홈이 있는 컷 아웃들(136)의 그룹들의 쌍들은 코어(120)에 대하여 다른 하나로 정확히 직경방향으로 대응(diametrically opposite) 또는 대략 직경방향으로, 예를 들어 정확히 직경방향으로 대응의 적은 각도 내로(a few degrees), 형성될 수 있다. 또한, 전기화학 스토리지 셀(100)의 축 방향 단부 중 에서 컷 아웃(136)의 그룹들은, 도 1에서 도시된 바와 같은, 각도로(angularly) 배열될 수 있다. 컷 아웃들(136)의 그룹들은, 일련의(series of) 동일-위치된 포일 영역들(138)을 생성하고, 회전의 감는 각도에 관한 특정 패턴으로 잘릴 수 있다. 컷 아웃 모양은 노치 또는 다른 이러한 모양으로 적힐 수 있고, 물리적으로 절단된 물질에 의해 형성될 수 있는 특징으로 제한됨은 불필요하다.

이제 도 2a 및 도 2b로 돌아가서, 그것은 제1 전극 시트(200)을 형성하기 위한 방법 내의 단계를 도시한다. 예를 들어, 제1 전극은 어노드를 포함할 수 있다. 그러나 대신에, 제1 전극은 캐소드, 양의 전극(positive electrode), 또는 음의 전극을 포함할 수도 있다. 리튬-이온 전기화학 스토리지 셀을 위한 어노드의 경우에, 제1 전극은 연속적인 코팅 공정으로 금속성 포일 기판(metallic foil substrate)의 양 측면들 상으로 코팅되는 금속성 리튬 코팅 또는 전기-활성화 리튬 끼움 물질(electro-active lithium intercalation material)을 포함할 수 있다. 코팅은 코팅된 부분들 사이에 포일의 비 코팅된 엣지 부분들(uncoated edge sections; 224)을 떠나는, 특정 폭(230)이 제공될 수 있다. 코팅의 적용 후에, 코팅된 표면들을 구비하는 전극은 건조 및 윤 내질(calendered) 될 수 있다. 그 후 코팅된 시트 물질은, 전극 시트(200)의 비 코팅된 일 엣지 상의 코팅된 영역(210)으로부터 측정 폭(230)을 연장하는 포일의 노출된 비 코팅된 엣지 부분들(224)을 구비하는 연속적인 전극 물질의 결과로, 코팅된 부분들의 교차하는 엣지들(alternating edges; 220)을 따라 슬릿을 낼(slit) 수 있다. 또한, 제1 전극 시트(200)는 포일의 비 코팅된 엣지 부분들(224)의 폭(240)을 포함한다.

이제 도 3a 및 도 3b로 돌아가서, 그것은 제2 전극 시트(300)를 형성하기 위한 방법 내의 단계를 도시한다. 일례로, 제2 전극은 캐소드를 포함한다. 하지만 대신에, 제2 전극은 어노드, 양의 전극, 또는 음의 전극을 포함할 수도 있다. 리튬-이온 전기화학 스토리지 셀을 위한 캐소드의 경우에, 제2 전극은 특별하게 준비된 리튬화 철-인산염 분말(lithiated iron-phosphate powder), 전도성 카본, 폴리머 바인더의 혼합물(mixture)을 포함할 수 있다. 혼합물은 제2 전극(300)을 형성하는 연속적인 코팅 공정으로 금속성 포일 기판의 양 측면들 상에 코팅될 수 있다. 코팅은 코팅된 부분들 사이에 포일의 비 코팅된 엣지 부분들(324)을 떠나는, 특정 폭들(330)에서 적용될 수 있다. 코팅의 적용 후에, 코팅된 표면들을 구비한 전극은 건조 및 윤내 질 수 있다. 그 후 코팅된 시트 물질은, 전극(300)의 일 엣지 상에 코팅된 영역(310)으로부터 특정 폭(330)을 연장하는 포일의 노출된 비 코팅된 엣지 부분들(324)을 구비하는 연속적인 전극 물질의 결과로, 코팅된 부분들의 교차하는 엣지들(320)을 따라서 슬릿을 낼 수 있다. 또한, 제2 전극 시트(300)는 포일의 비 코팅된 엣지 부분들(324)의 폭(340)을 포함한다.

이제 도 4a로 돌아가서, 이는 전기화학 스토리지 셀의 원주형 와인딩 코어(400)의 예시를 도시한다. 원주형 와인딩 코어(400)는 원주형 와인딩 축(cylindrical winding axis; 470)을 따라서 속이 빈 중심 코어(hollow central core; 410)를 포함할 수 있다. 원주형 와인딩 코어(400)의 단부들은 아래에서 더 기술되는 바와 같이 코어 삽입물(core inserts)을 장착하고, 와인딩 장치 상의 원주형 와인딩 코어를 장착, 탈착 및 감는 것이 용이하도록 도 4a에서 도시된 바와 같이, 예를 들어 육각 키가 되는, 키가 될 수 있다. 원주형 와인딩 코어의 길이는 제1 및 제2 전극 시트들의 폭보다 적을 수 있어서, 도 1에서 도시되는 바와 같이, 전극 시트들의 단부들 원주형 와인딩 코어(400)의 단부들을 넘어서 돌출(protrude)한다. 원주형 와인딩 코어(400)는 메탈 또는 플라스틱을 포함할 수 있다.

이제 도 4b로 돌아가서, 이는 부분적으로 감긴 전극 시트들 및 분리막 시트들을 구비하는 원주형 와인딩 코어(400)의 단면도를 도시한다. 위에서 기술된 바와 같이, 원주형 와인딩 코어(400)는 속이 빈 중심 코어(410)를 포함할 수 있고 또한 키가 된 단부들(keyed ends; 416)을 포함할 수 있다. 도 4b에서 도시된 바와 같이, 제1 분리막 시트(450), 제1 전극 시트(452), 제2 분리막 시트(454), 및 제2 전극 시트(456)은 원주형 와인딩 코어(400) 주위를, 위해, 감길 수 있다. 분리막 시트들 및 전극 시트의 부분적으로 감긴 층들(460)은 셀의 감긴 직경(480)을 형성한다. 제1 및 제2 분리막 시트들(450, 454)은 올레핀 폴리머(olefin polymers), 불소 중합체(fluoropolymers), 유리섬유(glass fibers), 세라믹 섬유(ceramic fibers), 셀룰로오스 물질(cellulosic materials) 및 이에 의한 결합물들과, 예를 들어 세라믹 코팅된 폴리머(ceramic coated polymer), 세라믹이 채워진 폴리머(ceramic filled polymer) 및 유리가 채워진 폴리머(glass filled polymer)와 같은 결합물들과, 같은 비-전도성 다공성 물질들(glass filled polymer porous materials)을 포함할 수 있다.

셀 젤리롤 구조(cell jellyroll structure)를 조립하기 위해, 속이 빈 플라스틱 또는 금속성의 원주형 와인딩 코어(400)는 와인딩 머신(winding machine)의 축 상에 장착되거나 위치될 수 있다. 제1 및 제2 분리막 시트들(450, 545)의 폭 방향 엣지들(widthwise edges)은 접착 테이프(adhesive tape)를 이용하는 코어에 고정(fixed)되고, 코어의 축 방향 길이를 따르는 중심이 될 수 있다. 그 후, 원주형 와인딩 코어(400)는 적어도 한 바퀴(at least one revolution) 회전될 수 있다. 제1 전극 폭 방향 엣지는 제1 및 제2 분리막 시트들 사이에서 원주형 와인딩 코어 축(470)에 평행하게 위치될 수 있다. 그 후, 와인딩 코어는 한 바퀴 회전될 수 있고, 그에 의해 제1 및 제2 분리막 시트들(450, 454) 사이에서 제1 전극 시트(452)를 고정하고 테이핑 한다. 다음에, 제2 전극 시트(456)는, 제2 분리막 시트(454) 및 코어 상에 이미 감긴, 제1 분리막 시트(450), 사이에서 원주형 와인딩 코어 축(470)에 평행하게 위치될 수 있다. 그 후, 원주형 와인딩 코어는 제1 및 제2 전극 시트들의 바람직한 길이가 젤리롤 형상(configuration)으로 감겨지는 것까지 연속적으로 회전될 수 있고/또는, 바람직한 종합적인 감긴 직경(480)은 달성된다. 도 4b는 원주형 와인딩 코어(400) 주위에 층들로 감기는, 각각의 제1 및 제2 전극 시트들(452, 456) 및 각각의 제1 및 제2 분리막 시트들(450, 454)을 더 도시한다.

제1 및 제2 전극들의 폭들은 제1 및 제2 분리막 시트들의 폭들보다 모두 클 수 있지만, 제1 및 제2 분리막 시트들의 폭과 같거나 적을 수 있는 코팅된 폭들을 모두 포함할 수 있다. 또한, 제2 전극은 제1 전극의 코팅된 폭보다 약간 좁을 수 있는 코팅된 폭을 포함할 수 있다. 이와 같이, 분리막 시트들은 원주형 와인딩 코어에 대해 감겨지는 제1 및 제2 전극의 코팅된 표면들을 기계적으로 및 전기적으로 분리할 수 있다. 또한, 음의 전극인 제1 전극 및 양의 전극인 제2 전극에 경우에, 노출된 슬릿 엣지(exposed slit edge) 뿐만 아니라 제1 전극의 노출된 금속 포일 기판 상에 금속성 리튬(metallic lithium)의 퇴적을 피할 수 있는 제1 전극의 코팅된 폭 보다 좁은 제2 전극의 코팅된 폭을 가진다. 금속성 리튬의 퇴적은 이용 가능한 저장된 전기적인 에너지(usable stored electrical energy)의 양을 줄일 수 있을 뿐만 아니라 열적인, 전기적인 및/또는 기계적인 응력을 받을 때 전기화학 셀의 내구성(durability) 및 악화(degradation)의 위험을 증가 시킬 수 있다.

와인딩 공정 동안, 좁은 홈이 있는 컷 아웃들(136)은, 용접하기 위해 합쳐지고 합치는 단계(consolidating step)에서 중심 코어 방향으로 늦게 변형되도록(later deformed) 기계적으로 프리한(free) 일련의 동일-위치된 포일 영역들(138)을 생성하는, 회전의 감는 각도에 관한 특정 패턴으로, 노출된 전극 포일 엣지들(130) 내로 절단될 수 있다. 합침 및 용접하는 단계는 서로에게(to each other) 제1 전극 시트의 감긴 층들을 전기적으로 연결하는 것, 서로에게 제2 전극 시트의 감긴 층들을 전기적으로 연결하는 것, 전도성 코어 삽입물들(710, 720)에 의해 형성되는 전기화학 스토리지 셀의 말단들에 제1 전극 시트와 제2 전극 시트의 감긴 층들을 전기적으로 연결하는 것을 제공할 수 있다.

홈 절단 공정은 감는 주축 회전 각도(winding mandrel rotation angle)를 기반으로 수행될(performed) 수 있다. 이러한 방식으로, 각 층에서 홈들은 각도(angularly) 동일-위치된 및 방사상으로(radially) 배열될 수 있어서, 제1 및 제2 전극들의 계속되는 층들 내의 홈들은 셀의 외부 표면으로부터 원주형 와인딩 코어의 외부 표면까지 통과하여 연장하는 젤리롤 구조에 개구를 형성한다.

절단 홈의 길이는 115°(대략 2 라디안)와 같거나 또는 45°(라디안)보다 크지만 180°보다 작은(예를 들어, 라디안 보다 작은) 것으로부터 젤리롤 구조 내의 전극 물질의 각 층에서 포함되는 각도를 덮는 프리(free) 아치형 길이를 생성하도록 제어될 수 있다. 절단의 바람직한 아치형 길이는 젤리롤의 외측 직경으로부터 코어 표면으로 방사상 거리에 의존될 수 있고, 볼록, 오목, 또는 평탄한 코어 표면의 모양에 의존될 수 있다. 절단 홈 아치길이와 그것의 각도 위치는 젤리롤 구조의 감는 직경(winding diameter; 또는 각도), 물질 두께, 감는 각도 중 하나 이상을 기반으로 제어될 수 있거나 전체의 감는 주축 회전 각도를 기반으로 제어될 수 있다.

이제 도 6a 및 도 6b로 돌아가서, 그것은 원주형 와인딩 코어(630) 상으로 제1 및 제2 분리막 시트들 및 제1 및 제2 전극 시트들의 와인딩 동안, 부분적으로 조립되는 전기화학 스토리지 셀(600)의 사시도를 도시한다. 도 6b는 도 6a에서 구역6B의 부분적으로 조립되는 전기화학 스토리지 셀(600)의 확장된 사시도를 도시한다. 부분적으로 조립된 전기화학 스토리지 셀(600)은 전극 시트(예를 들어, 제1 전극 시트 또는 제2 전극 시트)의 코팅된 폭(610), 전극 시트의 비 코팅된 엣지 부분(640), 및 젤리롤 구조(650)의 일부를 형성하도록 감기는 분리막 시트(620; 예를 들어 제1 또는 제2 분리막 시트)를 포함한다. 비록 도 6a 및 6b에서 명백하게(explicitly) 도시되지 않았지만, 부분적으로 조립된 전기화학 스토리지 셀(600)은 부분적인 젤리롤 구조(650)를 형성하도록 부분적으로 감지는 제1 및 제2 분리막 시트들 둘 모두 및 제1 및 제2 전극 시트들 둘 모두를 포함할 수 있다. 코팅된 폭(610)은 분리막 시트(620)가 제2 전극 시트로부터 제1 전극 시트를 전기적으로 및 기계적으로 둘 모두(both)로 분리하는 것을 보장하는 분리막 시트(620)의 폭과 같거나 적을 수 있다.

비 코팅된 엣지 부분들(640)은 복수 개의 홈이 있는 컷 아웃들(670)을 포함할 수 있다. 홈이 있는 컷 아웃들은 전극 시트가 원주형 와인딩 코어(630) 상으로 감김으로써 또는 감기기 전에 형성될 수 있다. 도 6b에서 도시된 바와 같이, 홈이 있는 컷 아웃들(670)의 모양은 일반적으로 배주(ovular), 길고 좁다. 또한, 전극 시트의 컷 아웃들의 길이와 같은 홈이 있는 컷 아웃들 증가부(the slotted cutouts increases)의(및 홈이 있는 컷 아웃들 사이 공간(694) 감소) 길이(690)가 원주 코어 증가부(the cylindrical core increases) 상으로 감겨서, 원주형 와인딩 코어(630) 상에 전극 시트를 감을 시에, 홈이 있는 컷 아웃들(670)은 원주형 와인딩 코어(630)에 대하여 각도 동일-위치될 수 있다. 위에서 기술된 바와 같이, 홈이 있는 컷 아웃들의 길이는, 원주형 와인딩 코어(630) 상에서 전극 시트를 감을 시(upon winding), 45도보다 크거나 같은, 하지만 180도보다 작은, 포함되는 각도를 덮는(covering) 아치형 길이에 해당할 수 있다. 또한, 연속하는 홈이 있는 컷 아웃들(successive slotted cutouts; 670)의 길이방향 중심선들(696)은 이격되어서 그것들은 원주형 와인딩 코어 상에 감길 때 180°로 대향되고(opposed 180°), 원주형 와인딩 코어(630)의 외부 표면으로 통해 전기화학 스토리지 셀의 외부 표면으로부터 방사방향으로 연장하는 젤리롤 구조에서 개구들(636)을 형성한다.

홈을 절단하는 공정은 레이저 커팅, 고-압 워터 제트 커팅, 기계적인 다이 커팅(mechanical die cutting) 로직(logic)에 의해 또는 일반적으로 알려진 다른 산업용 커팅 또는 펀칭(punching) 공정에 의해 수행될 수 있다. 와인딩 공정은 제1 및 제2 전극 시트들의 마지막 길이(final length)가 감기고/또는 마지막 감는 직경이 감길 때까지 계속된다. 그 후 젤리롤은 제1 및/또는 제2 분리막 시트들을 구비하는 그것의 완전체(entirety)에서 젤리롤 구조물의 외부 층을 덮도록 하나 이상의 추가적인 바퀴로 회전되고, 젤리롤의 다른 층은 접착 테이프의 하나 이상의 층들과 고정될 수 있다. 테이프는 제1 및/또는 제2 분리막 시트들 보다 약간 넓거나 동일한 폭을 가질 수 있다. 결과적으로 젤리롤 어셈블리 및 와인딩 코어는 와인딩 머신 주축으로부터 제거된다.

이제 도 7로 돌아가서, 이것은 전기화학 스토리지 셀의 충분히 감긴 젤리롤 구조(700)를 도시한다. 젤리롤 구조의 외부 표면의 중심 일부는 젤리롤의 양쪽 단부(652, 654)에서 노출되는, 각도 동일-위치된 홈이 있는 컷 아웃들(670)로부터 형성되는 개구들(636)을 포함하는, 근접 엣지 부분들(640)을 구비하는, 절연성 분리막 시트(620)를 포함할 수 있다. 전도성 코어 삽입물(710, 720)은 원주형 와인딩 코어(630)의, 각각의 단부들(654, 652)에서 삽입될 수 있고, 축(770)과 배열될 수 있다. 이러한 방식으로, 전도성 코어 삽입물들(710, 720)은 전기화학 스토리지 셀의 양과 음의(또는 음과 양의) 말단들을 형성할 수 있다. 도 8은 삽입된 전도성 코어 삽입물들(710, 720; 710은 미도시)을 포함하는, 전기화학 스토리지 셀의 충분히 감긴 젤리롤 구조(700)를 도시한다.

이제 도 9로 돌아가서, 제 1 제2 전극 시트들의 감긴 층들의 홈이 있는 컷 아웃들(670)에 인접한 노출된 포일 엣지 부분들(640)의 일부들(940, 944)은 합쳐질 수 있고, 젤리롤의 양 측면 상에 전도성 코어 삽입물들(710, 720)의 표면과 가압적이고 전기적인 접촉에 있도록 중심 구역(region)에서 그것들을 가압한다. 일 예시에서, 압축은 하나 이상의 이동 가능한 다이들(dies)과 설비(fixture) 내에 젤리롤 구조를 장착함으로써 수행될(carried out) 수 있고, 다이들(dies)은 각도 동일-위치된 홈이 있는 컷 아웃들(670)에 인접한 노출된 포일 엣지 부분들(640)의 일부들의 길이에 대응하도록 모양 된다. 가압된 일부들(940, 944)은 중심 코어 삽입물의 측면들에 적절한 수단들(appropriate means)에 의해 용접되고, 그에 의해 금속성 코어로 제1 및 제2 전극들의 낮은 저항 전기적인 및 열적인 연결을 생성한다. 용접은 전기적인 저항 용접, 초음파 진동 용접(ultrasonic vibration welding)으로써 또는 레이저 또는 전자 빔 용접(laser or electron beam welding)과 같은 퓨전 용접(fusion welding)으로써 수행된다.

홈이 있는 컷 아웃들(670)의 모양은 다양한 특성들을 성취하도록 변경될 수 있다. 예를 들어, 홈이 있는 컷 아웃들(670)은 전도성 코어 삽입물들에 전극 시트들을 전기적으로 연결할 때 홈이 있는 컷 아웃들(670)에 인접한 전극 시트들의 일부들을 변형(deforming)하고 가압하는 동안 전극 시트들의 찢어짐의 위험을 감소시키는 것을 포함하는, 전극 시트들의 찢어짐(tearing)의 위험을 줄이고 단부 부분들에서 포일 엣지들 상에 응력을 줄이기 위하여 큰 원형(예를 들어 커브드, 둥근) 단부 부분들(950)을 포함할 수 있다. 다른 예시에서, 홈이 있는 컷 아웃들(670)의 폭은 전극시트가 원주형 와인딩 코어(630) 상으로 감길 때 비 코팅된 포일 층들(예를 들어 비 코팅된 엣지 부분들(640))의 옴 저항(ohmic resistance)을 줄이기 위해 감소될 수 있다. 또한, 홈이 있는 컷 아웃들(670)의 폭은 비 코팅된 엣지 부분들(640)의 폭 보다 작을 수 있어서 그 후에 홈이 있는 컷 아웃들(670)의 폭을 포함하는, 갭 공간(gap space; 1030), 일부들(940, 944)의 가압 및/또는 합침은 도 10에서 도시된 바와 같이, 젤리롤 구조의 메인 바디 및 압출된 일부들(940, 944) 사이에 형성될 수 있다.

도 6b에서 도시된 바와 같이, 홈이 있는 컷 아웃들(670)을 포함하는, 비 코팅된 엣지 부분(640)은 젤리롤 구조를 형성하도록 감길 때 원주형 와인딩 코어(630)을 지나서(beyond) 축 방향으로 돌출할 수 있다. 원주형 와인딩 코어(630)의 축 방향 길이는 제1 및 제2 전극 시트들의 폭보다 작아서 전극 시트들의 비 코팅된 엣지 부분들(640)은 원주형 와인딩 코어(630)의 단부들을 지나서 돌출한다. 이러한 방식으로 홈이 있는 컷 아웃들(670)에 인접한 전극 시트들의 일부들은 젤리롤 구조의 제1 및 제2 단부들(652, 654)에서 전도성 코어 삽입물과 제1 및 제2 전극 시트들을 전기적으로 연결하도록 원주형 와인딩 코어(630) 방향으로 가압되고 변형될 수 있다. 또한, 제1 및 제2 전극 시트들의 비 코팅된 엣지 부분들은 제2 전도성 코어 삽입물로 제2 전극 시트 및 제1 전도성 코어 삽입물로 제1 전극 시트를 전기적으로 연결하도록 각각의, 제1 및 제2 단부들(652, 654)에서 원주형 와인딩 코어의 단부들을 지나서 돌출할 수 있다. 이러한 방식으로, 제1 전극 시트는 전기화학 스토리지 셀의 제1 말단에 전기적으로 연결될 수 있고, 제2 전극 시트는 전기화학 스토리지 셀의 제2 말단에 전기적으로 연결될 수 있다.

이제 도 5a 및 도 5b로 돌아가서, 그것은 단부측 도면을 도시하고 전극 시트들(510)과 분리막 시트들은 원주형 와인딩 코어(530) 상에 충분히 감긴 후에, 홈이 있는 컷 아웃들에 인접한 비 코팅된 엣지 부분들의 일부들(560)은 원주형 와인딩 코어(530)의 표면에 가압된 후에 전기 화학 스토리지 셀의 젤리롤 구조(500)의 사시적인 측면도를 도시한다. 또한 도 5a 및 도 5b는 전극 시트들의 비 코팅된 엣지 부분들의 고밀도(densified) 가압된 층들을 포함하는 일부들(560)의 측면들(562)을 도시한다. 원주형 와인딩 코어는 각도(R1)을 포함하고 젤리롤 구조는 감긴 전극 시트 각도(R2)를 가진다. 따라서, 감긴 전극 시트들 및 감긴 분리막 시트들은 각도(R1)과 각도(R2)의 사이의 젤리롤 구조에서 층들을 형성한다. 층들의 임의의 일부의 아치형 길이는 각 거리(angular distance), 오메가(omega ()) 및 각도(R)의 결과물(product)에 의해 계산(computed)될 수 있다. 따라서, 원주형 코어의 표면에서 아치형 길이는 R1와 같이 표현될 수 있고, 감긴 젤리롤 구조(500)의 표면에서 아치형 길이는 R2와 같이 표현될 수 있다. 다른 방식으로 홈이 있는 컷 아웃들 사이의 공간(spacing)과 홈이 있는 컷 아웃들의 길이는, 감기는 분리막 시트들과 전극 시트들의 길이(또는 감긴 젤리롤 구조의 마지막 각도), 분리막 시트들과 전극 시트들의 두께(thickness), 및 원주형 코어 각도에 따라서 미리 결정될 수 있다(predetermined).

이제 도 11로 돌아가서, 이는 평탄화된 배주 단면(flattened ovular cross-section; 1130) 및 평탄화된 표면들(flattened faces; 1112)을 가지는 전도성 코어 삽입물(1110) 및 원주형 와인딩 코어를 포함하는 다른 실시예(1100)를 도시한다. 이러한 방법으로 전도성 코어 삽입물들은 변형되어서 용접하는 영역들은 용접하는 공정 및 포일-코어 용접 세공(tooling) 디자인을 간단하게 하는, 커브드 보다는 평면이다. 평탄화된 용접하는 면들은 초음파 진동 용접의 경우에서 특히 이득일 수 있다. 또한, 평탄화된 표면들(1112)은 전도성 코어 삽입물들에 제1 전극 시트 및 제2 전극 시트가 전기적으로 연결되도록 일부들(940)을 가압하고 합칠 때 증가된 전기적인 연결과 증가된 가압력을 위해 제공될 수 있다. 또한, 전도성 코어 삽입물들의 단부들은 리프(1120)를 포함할 수 있다. 도 12는 원주형 와인딩 코어(1150), 및 평탄화된 표면들(1112)를 구비하는 전도성 코어 삽입물들 포함하는 감긴 젤리롤 구조(1200)를 도시한다. 도 12에 도시된 바와 같이, 리프(1120)는, 그것들을 기계적으로 보호하고 또한 전극 시트들을 구비하는 전기적인 연결을 위한(예를 들어 용접 후에) 표면 영역들을 증가시키는, 가압된/합쳐진 일부들(940)의 일부를 덮고 넘어서 연장할 수 있다.

조립된 및 용접된 젤리롤 구조(1200)는 원주형 셀 하우징(cylindrical cell housing) 내로 삽입될 수 있다. 코어 삽입물로부터 원주형 셀 하우징으로 전기적인 연결은 하나의 극성 말단에서 절연된 하우징 말단(insulated housing terminal)에 용접하는 것을 통하고 제2 극성의 말단에 연결하는 대응 단부 상에 하우징에 용접하는 것을 통해 성취될 수 있다. 또는 탭들은 하우징 폐쇄(housing closure) 이전에 하우징 말단 및 코어 삽입물들 사이에 용접될 수 있다.

이러한 방법으로 전기화학 스토리지 셀은 젤리롤 구조를 형성하는 원주형 코어 주위에 감기는 제1 및 제2 전극 시트들, 제1 및 제2 전극 시트들은 각각 젤리롤 구조의 단부 표면들에 평행한 비 코팅된 전도성 엣지들, 비 코팅된 전도성 엣지들 사이의 코팅된 대응하는 표면들을 각각 포함함, 제1 및 제2 전극 시트들의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 제1 전극 시트의 코팅된 대응하는 표면 및 원주형 코어를 기계적으로 및 전기적으로 분리하는 제1 및 제2 분리막 시트들, 및 비 코팅된 전도성 엣지들로부터 홈이 있는 컷 아웃들을 포함할 수 있고, 홈이 있는 컷 아웃들은 젤리롤 구조를 형성 시 원주형 코어에 대하여 각도 동일-위치된다. 전기 화학 스토리지 셀은 비 코팅된 전도성 엣지들의 가압되는 각도 동일-위치된 일부들을 더 포함할 수 있다. 가압되는 각도 동일-위치된 일부들은 서로 전기적으로 연결되고, 가압된 각도 동일-위치된 일부들은 홈이 있는 컷 아웃들에 인접하다. 원주형 코어는 한 쌍의 평면 대응하는 측면들을 포함하고, 한 쌍의 평면 대응하는 측면들은 평탄화된 배주의 단면을 형성하며, 가압된 각도 동일-위치된 일부들은 평탄화된 대응하는 측면들에서 원주형 코어에 전기적으로 연결될 수 있다. 홈이 있는 컷 아웃들의 길이는 젤리롤 구조를 형성 시 180° 보다 적은 각도에 대응하는 아치형 길이를 형성하고, 홈이 있는 컷 아웃들의 길이는 젤리롤 구조를 형성 시 2라디안(radians) 보다 큰 각도에 대응하는 아치형 길이를 형성할 수 있다. 또한, 홈이 있는 컷 아웃의 길이방향 단부들은 둥근 모양을 포함할 수 있고, 홈이 있는 컷 아웃들은 홈이 있는 컷 아웃들 제1 및 제2 그룹을 포함할 수 있으며, 홈이 있는 컷 아웃들의 제1 및 제2 그룹은 원주형 코어에 대하여 180°에서 각도적으로 대향될 수 있다.

전기화학 셀은 제1 및 제2 전도성 코어 삽입물들을 더 포함할 수 있고, 제1 및 제2 전도성 코어 삽입물들은 전기화학 스토리지 셀의 말단들에 원주형 코어의 단부들 내로 삽입될 수 있으며, 제1 전도성 코어 삽입물은 제1 전극의 비 코팅된 전도성 엣지들의 가압된 각도 동일-위치된 일부들에 전기적으로 연결되고, 제2 전도성 코어는 제2 전극의 비 코팅된 전도성 엣지들의 가압된 각도 동일-위치된 일부들에 전기적으로 연결된다. 원주형 코어의 축에 평행한 제1 및 제2 전극들의 폭은 원주형 코어의 축에 평행한 제1 및 제2 분리막들의 폭보다 클 수 있다. 코팅된 대응하는 표면들의 폭은 제1 및 제2 분리막의 폭과 같거나 작을 수 있고, 제2 전극의 코팅된 대응하는 표면들의 폭은 제1 전극의 코팅된 대응하는 표면들의 폭보다 적을 수 있다.

이제 도 13으로 돌아가서, 이는 전기화학 스토리지 셀을 위한 예시적인 방법(1300)을 도시한다. 방법(1300)은 1310에서 전극 시트들을 형성함으로써 시작한다. 전극 시트들을 형성하는 것은 측정 폭들 내의 1312에서 금속성 시트 기판의 양 측면들을 코팅하는 것, 특정 폭들의 코팅된 부분들 사이의 비 코팅된 부분들을 남기는 것을 포함할 수 있다. 1314에서 방법(1300)은 코팅된 기판들을 치유(cure)하고 및/또는 매끄럽고(smooth) 평평(level)하도록 코팅된 기판들을 건조시키고 윤 낼 수 있다. 다음에, 방법(1300)은 코팅된 부분들의 교차하는 엣지들을 따라서 코팅된 시트들을 슬릿 낼 수 있고, 이에 의해 전극들을 형성한다. 코팅의 구성은 전극의 특성에 의존할 수 있다. 예를 들어, 리튬-이온 전기화학 스토리지 셀을 위한 어노드는 연속적인 코팅 공정에서 금속성 포일 기판의 양 측면들 상으로 코팅되는 금속성 리튬 코팅 또는 전기-활성화 리튬 끼움 물질을 포함할 수 있다. 다른 예시로써, 리튬-이온 전기화학 스토리지 셀을 위한 캐소드는 폴리머 바인더(polymeric binder) 및 전도성 카본, 리튬화 철-인산연 분말의 혼합물을 포함할 수 있다. 또한, 방법(1300)은 전기화학 스토리지 셀들의 다른 타입들에서 이용될 수 있고 리튬-이온 전기화학 스토리지 셀들로 제한되지 않는다.

1318에서 계속해서, 방법(1300)은 만일 다른 전극이 형성될 경우 결정할 수 있다. 만약 다른 전극이 형성된다면, 방법(1300)은 1312로 돌아가고, 만약 그렇지 않으면 방법(1300)은 1320에서 계속하며, 전극은 장착된다. 1322에서 방법(1322)은 와인딩 코어를 선택하고 와인딩 머신 상에 와인딩 코어를 장착한다. 예시로써, 와인딩 코어는 원형 단면(circular cross section)을 구비하는 원주형 와인딩 코어(530)와 같이, 속이 빈 원주형 와인딩 코어를 포함할 수 있다. 또한, 다른 단면 형상들을 구비하는 다른 와인딩 코어들도 이용될 수 있다. 예를 들어, 평탄한 배주 단면 부분(1130)을 구비하는 원주형 와인딩 코어는 이용될 수 있다. 도 4a 및 4b에서 도시되는 바와 같이, 와인딩 코어의 내부는 와인딩 머신의 감는 주축 상의 와인딩 코어를 장착하기 용이하고, 와인딩 코어의 감는 것이 용이하도록 키가 될 수 있다.

방법(1300)은 제1 및 제2 분리막 시트가 와인딩 코어의 외부 커브드 표면에 부착되는(affixed) 1324에서 계속되고 와인딩 코어는 와인딩 코어 상의 제1 및 제2 분리막 시트들의 적어도 한 바퀴 감기도록 회전된다. 제 1및 제2 분리막 시트의 폭 방향 엣지들은 원주형 코어의 중심 축에 평행할 수 있어서 제1 및 제2 분리막 시트들의 연속하는 층들은 와인딩 코어 주에의 한결같이(uniformly) 평행한 방식으로 감긴다. 또한, 제1 전극 시트는 위치될 수 있어서 감긴 층들의 비 코팅된 엣지 부분들은 와인딩 코어의 제1 단부를 지나서 돌출할 수 있다.

1326에서 제1 전극 시트는 와인딩 코어에 인접한 제1 및 제2 분리막 시트들의 비 감긴(unwound) 단부들 사이에 위치될 수 있고, 와인딩 코어는 와인딩 코어 상에 제1 전극 시트의 적어도 한 바퀴를 감도록 회전된다. 제1 전극 시트의 폭 방향 엣지는 원주형 코어의 중심 축에 평행하게 위치될 수 있어서 제1 전극 시트의 연속하는 층들은 와인딩 코어 주위에 한결같이 평행한 방식으로 감겨진다. 1328에서, 제2 전극 시트는 제2 분리막 시트의 표면 상에 위치되고, 와인딩 코어는 와인딩 코어 상에 제2 전극 시트의 적어도 한 바퀴를 감도록 회전된다. 이러한 방법으로 제1 및 제2 분리막 시트들은 제1 및 제2 전극 시트들의 코팅된 폭들을 전기적으로 및 기계적으로 분리한다. 제2 전극 시트의 촉 방향 엣지는 원주형 코어 의 중심 축에 평행하게 위치될 수 있어서 제2 전극 시트의 연속하는 층들은 와인딩 코어 주위에서 한결같이 평행한 방식으로 감겨진다. 또한, 제2 전극 시트는 위치될 수 있어서 감긴 층들의 비 코팅된 엣지 부분은 와인딩 코어의 제2 단부를 지나서 돌출할 수 있다.

이제 도 14로 돌아가서, 방법(1300)은, 감는 및 합치는 전기적인 연결을 포함하는, 1400에서 계속된다. 1410에서, 감는 과정은 실행된다. 예시로써, 감는 과정(1400)은 연속적인 와인딩 머신 상에서 수행될 수 있고, 컴퓨터 컨트롤러(computer controller)에 의해 실행될(executed) 수 있다. 1412에서 와인딩 코어는 전기화학 스토리지 셀의 젤리롤 구조를 형성하는 분리막 시트들 및 전극 시트들을 연속적으로 감도록 회전된다. 와인딩 코어가 회전되는 동안, 홈이 있는 컷 아웃들은 전극 시트들의 비 코팅된 엣지 부분들로부터 절단될 수 있다. 상시에서 기술되는 바와 같이, 홈이 있는 컷 아웃들의 길이 및 그것들 사이의 공간은 감겨지도록 분리막 시트들과 전극 시트들의 길이, 분리막 시트들과 전극 시트들의 두께, 원주형 코어 반지름(또는 감긴 젤리롤 구조의 마지막 반지름)에 따라서 미리 결정될 수 있다. 또한, 홈이 있는 컷 아웃들의 길이는 감는 주축 각도를 기반으로 할 수 있고, 원주형 와인딩 코어(630) 상에 전극 시트를 감는 것 위에 2라디안 보다 크거나(및 180도 보다 작은) 같은 포함된 각도를 덮는 아치형 길이에 대응할 수 있다. 또한, 연속하는 홈이 있는 컷 아웃들(670)의 길이방향 중심선들(696)은 이격되어서 그것들은 원주형 와인딩 코어(630)가 감길 때 180° 대향되며, 원주형 와인딩 코어(630)의 외부 표면으로 통과하는 전기화학 스토리지 셀의 외부 표면으로부터 방사상으로 연장하는 젤리롤 구조 내에 개구들(636)을 형성한다.

또한 여전히, 각도 감는 속도는 홈이 있는 컷 아웃들의 절단하는 스피드에 대응할 수 있고, 절단하는 공정은 레이저 절단, 고-압 워터 제트 커팅, 기계적인 다이 커팅, 또는 다른 일방적으로 알려진 상업적인 절단하고/또는 펀칭하는 공정들을 제어하는 로직에 의해 수행되고 있다. 방법(1400)은 만일 젤리롤 구조 직경(예를 들어 전기화학 스토리지 셀 전극 직경)이 도달되는 것을 결정하는, 1416에서 계속된다. 또는, 1416에서, 방법(1400)은 만일 감긴 전극 시트들의 마지막 길이가 도달되는 것을 결정할 수 있다. 만약 아니면, 방법(1400)은 와인딩 코어의 회전이 계속되는 1412로 돌아간다.

만약 1416에서, 마지막 젤리롤 구조 직경이 도달된다면, 방법(1400)은 와인딩 코어의 한 마지막 회전이 분리막 시트들 중 하나를 구비하는 전기화학 스토리지 셀의 외부 표면을 에워싸도록(enclose) 완성되는, 1418에서 계속된다. 1420에서, 분리막 시트를 포함하는 전기화학 스토리지 셀의 외부 층은 접착성의 테이프와 고정되고, 1426에서, 감긴 전기화학 스토리지 셀 전극 시트들과 함께 와인딩 코어는 와인딩 머신으로부터 제거된다.

방법(1400)은 전기적인 연결들의 합침이 수행되는 1430에서 계속된다. 1434에서, 방법(1400)은 와인딩 코어의 양쪽 단부들에서 전도성 코어 삽입물들을 삽입하고, 홈이 있는 컷 아웃들에 인접한 비 코팅된 엣지 부분들의 일부들은 전도성 코어 삽입물들의 외부 표면 방향으로 및 와인딩 코어 방향으로 가압되고 합쳐진다. 홈이 있는 컷 아웃들에 인접한 비 코팅된 엣지 부분들의 일부들은 전기화학 스토리지 셀의 축 방향 중간지점(axial midpoint)에 대한 홈이 있는 컷 아웃들에 인접한 비 코팅된 엣지 부분들의 말초의 일부분들(distal portions)을 포함한다. 예를 들어, 합침 및 가압은 전극 시트들의 비 코팅된 엣지 부분들의 고밀도 가압된 층들을 포함하는 일부분들(560)의 측면들(562)와 함께 전극 시트들의 전기적으로 연결되고 합쳐진 층들의 일부분들(560)을 형성한다. 1438에서, 일부들(예를 들어 일부들(560))은 전도성 삽입물들의 표면으로 합쳐진 전극 시트들을 전기적으로 연결하도록 용접된다.

제1 및 제2 전극 시트들의 비 코팅된 엣지 부분들은 전기적인 연결들(1430; 예를 들어 1434 및 1438)의 합침 후에 제2 전도성 코어 삽입물에 제2 전극 시트 및 제1 전도성 코어 삽입물에 제1 전극 시트를 전기적으로 각각 연결하도록, 제1 및 제2 단부들(652, 654)에서 원주형 와인딩 코어의 단부들을 지나서 돌출할 수 있다. 이러한 방법으로, 제1 전극 시트는 전기화학 스토리지 셀의 제1 말단에 전기적으로 연결될 수 있고, 제2 전극 시트는 전기화학 스토리지 셀의 제2 말단에 전기적으로 연결될 수 있다. 이러한 방법으로 전도성 코어 삽입물들은 전기화학 스토리지 셀의 양의 및 음의 말단들을 형성한다.

조립된 및 용접된 젤리롤 구조는 원주형 전기화학 스토리지 셀 하우징 내로 삽입될 수 있다. 코어 삽입물에서 셀 하우징으로 전기적인 연결은 하나의 전극 말단에서 절연된 하우징 말단 및 제2 전극의 말단을 연결하도록 대응 단부 상의 하우징에 용접하는 것을 통해서 달성될 수 있다. 또는, 탭들은 하우징 폐쇄이전에 하우징 말단과 코어 삽입물들 사이에 용접될 수 있다.

이러한 방법으로, 전기화학 스토리지 셀을 위한 방법은 : 젤리롤 구조를 형성하도록 원주형 코어 주위에 제1 및 제2 전극 시트들을 감는 것, 제1 및 제2 전극 시트들은 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들, 및 비 코팅된 전도성 엣지들 사이의 코팅된 대응하는 표면들을 각각 포함함; 제1 및 제2 전극 시트들의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 코팅된 대응하는 표면들 및 원주형 코어를 기계적으로 및 전기적으로 분리하도록 제1 및 제2 전극 시트들 사이의 원주형 코어 주위에 제1 및 제2 분리막 시트들을 감는 것; 홈이 있는 컷 아웃들을 형성하도록 제1 및 제2 전극 시트들의 비 코팅된 전도성 엣지들로부터 홈을 절단하는 것, 홈이 있는 컷 아웃들은 젤리롤 구조를 형성 시 원주형 코어에 대하여 각도 동일-위치됨;을 포함할 수 있다. 방법은 서로에게 비 코팅된 전도성 엣지들을 전기적으로 연결하는 원주형 코어에 젤리롤 구조의 단면들에서 비 코팅된 전도성 엣지들의 각도 동일 위치 단부들을 가압하는 것을 더 포함하고, 비 코팅된 전도성 엣지들의 각도 동일-위치된 일부들은 홈이 있는 컷 아웃들에 인접하다. 방법은 원주형 코어의 각 단부들 내로 제1 및 제2 전도성 코어 삽입물들을 삽입하는 것, 제1 전도성 코어 삽입물로 제1 전극의 비 코팅된 전도성 엣지들을 전기적으로 연결하고 제2 전도성 코어 삽입물에 제2 전극의 비 코팅된 전도성 엣지들을 전기적으로 연결하도록 원주형 코어에 젤리롤 구조의 단면들에서 비 코팅된 전도성 엣지들의 각도 동일-위치된 일부들을 가압하는 것을 더 포함한다. 방법은 원주형 코어에 비 코팅된 전도성 엣지들의 가압된 각도 동일-위치된 일부들을 용접하는 것을 더 포함할 수 있다. 제1 및 제2 전극들은 제1 및 제2 전극에 용접하는 전도성 탭들 없이 원주형 코어에 전기적으로 연결될 수 있다.

이러한 방법으로, 원주형 전기화학 셀을 위한 방법은 제1 및 제2 전극을 형성하는 것; 원주형 코어 상에 제1 및 제2 전극들을 장학하는 것; 원주형 코어 상에 제1 및 제2 전극들을 감는 것, 및 전기화학 스토리지 셀의 제1 및 제2 말단들에 제1 및 제2 전극들을 전기적으로 연결하도록 제1 및 제2 전극들을 합치는 것을 포함할 수 있다. 제1 및 제2 전극들을 합치는 것은 제1 및 제2 전극에 용접하는 전도성 탭들 없이 생성될 수 있다.

본 원에서 기술된 바와 같이, 일 예시에서 : 젤리롤을 형성하는 원주형 코어 주위에 감기는 제1 및 제2 전극 시트들, 제1 및 제2 전극 시트들은 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들, 및 비 코팅된 전도성 엣지들 사이에 코팅된 대응하는 표면들을 포함함; 제1 및 제2 전극 시트들의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 제1 전극 시트의 코팅된 대응하는 표면들 및 원주형 코어를 기계적으로 및 전기적으로 분리하는 제1 및 제2 분리막 시트들; 및 비 코팅된 전도성 엣지들로부터 홈이 있는 컷 아웃들, 홈이 있는 컷 아웃들은 젤리롤 구조를 형성 시 원주형 코어에 대하여 각도 동일-위치됨;을 포함하는, 전기화학 스토리지 셀은 제공될 수 있다. 전기화학 스토리지 셀은 비 코팅된 전도성 엣지들의 가압된 각도 동일- 위치 일부들을 더 포함할 수 있고, 가압된 각도 동일-위치된 일부들은 서로에게 전기적으로 연결되며, 가압된 각도 동일-위치된 일부들은 홈이 있는 컷 아웃들에 인접하다. 또한 혹은 또는, 원주형 코어는 평면 대응하는 측면들의 쌍을 포함하고, 평면 대응하는 측면들의 쌍은 평탄화된 배주 단-면을 형성한다. 가압된 각도 동일-위치된 일부들은 평탄화된 대응하는 측면들에서 원주형 코어에 전기적으로 연결될 수 있다. 홈이 있는 컷 아웃들의 길이는 젤리롤 구조를 형성 시 180° 보다 작은 각도에 대응하는 아치형 길이를 형성할 수 있다. 홈이 있는 컷 아웃들의 길이는 젤리롤 구조를 형성 시2라디안보다 클 각도에 대응할 수 있는 아치형 길이를 형성할 수 있다. 또한, 홈이 있는 컷 아웃의 길이방향 단부들은 둥근 모양을 포함할 수 있고, 홈이 있는 컷 아웃들은 홈이 있는 컷 아웃들의 제1 및 제2 그룹을 포함하며, 홈이 있는 컷 아웃들의 제1 및 제2 그룹은 원주형 코어에 대하여 180°에서 각도적으로 대향된다.

전기화학 셀은 제1 전도성 삽입물들을 더 포함할 수 있고, 제1 및 제2 전도성 코어 삽입물들은 전기화학 스토리지 셀의 말단들을 형성하도록 원주형 코어의 단부들 내로 삽입되며, 제1 전도성 코어 삽입물은 제1 전극의 비 코팅된 전도성 엣지의 가압된 각도 동일-위치된 일부들에 전기적으로 연결되고 제2 전도성 코어 삽입물은 제2 전극의 비 코팅된 전도성 엣지들의 가압된 각도 동일-위치된 일부들에 전기적으로 연결된다. 원주형 코어의 축에 평행한 제1 및 제2 전극들의 폭은 원주형 코어의 축에 평행한 제1 및 제2 분리막의 폭보다 클 수 있다. 코팅된 대응하는 표면들의 폭은 제1 및 제2 분리막의 폭과 같거나 작을 수 있다. 제2 전극의 코팅된 대응하는 표면들의 폭은 제1 전극의 코팅된 대응하는 표면들의 폭보다 작을 수 있다.

다른 예시에서, 전기화학 스토리지 셀을 위한 방법은 젤리롤 구조를 형성하도록 원주형 코어 주위에 제1 및 제2 전극 시트들을 감는 것, 제1 및 제2 전극 시트들은 비 코팅된 전도성 엣지들 사이의 코팅된 대응하는 표면들 및, 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들을 각각 포함함; 코팅된 대응하는 표면들 및 원주형 코어를 기계적으로 및 전기적으로 분리하고 제1 및 제2 전극 시트들의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하는 제1 및 제2 전극 시트들 사이의 원주형 코어 주위에 제1 및 제2 분리막 시트들을 감는 것; 및 홈이 있는 컷 아웃들을 형성하도록 제1 및 제2 전극 시트들의 비 코팅된 전도성 엣지로부터 홈들을 절단하는 것을 포함하고, 홈이 있는 컷 아웃들은 젤리롤 구조를 형성 시 실린더 코어에 대하여 각도 동일-위치된다.

방법은 서로에게 비 코팅된 전도성 엣지들을 전기적으로 연결하는 원주형 코어에 젤리롤 구조의 단면들에서 비 코팅된 전도성 엣지들의 각도 동일-위치된 일부들을 가압하는 것을 더 포함할 수 있고, 비 코팅된 전도성 엣지들의 각도 동일-위치된 일부들은 홈이 있는 컷 아웃들에 인접하게 있다. 또한 혹은 또는, 방법은 원주형 코어의 각 단부 내로 제1 및 제2 전도성 코어 삽입물들을 삽입하는 것, 및 제1 전도성 코어 삽입물에 제1 전극의 비 코팅된 전도성 엣지들을 전기적으로 연결하고 제2 전도성 코어 삽입물에 제2 전극의 비 코팅된 전도성 엣지들을 전기적으로 연결하도록, 원주형 코어에 젤리롤 구조의 단면들에서 비 코팅된 전도성 엣지들의 각도 동일-위치된 일부들을 가압하는 것을 더 포함할 수 있다. 방법은 원주형 코어에 비 코팅된 전도성 엣지들의 가압되는 각도 동일-위치된 일부들을 감는 것을 더 포함할 수 있다. 제1 및 제2 전극들은 제1 및 제2 전극에 전도성 탭들을 용접하는 것 없이 원주형 코어에 전기적으로 연결될 수 있다.

다른 예시에서, 원주형 전기화학 셀을 위한 방법은, 제1 및 제2 전극을 형성하는 것, 원주형 코어 상에 제1 및 제2 전극들을 장착하는 것; 원주형 코어 상에 제1 및 제2 전극들을 감는 것; 및 전기화학 스토리지 셀의 제1 및 제2 말단들에 제1 및 제2 전극들을 전기적으로 연결하도록 제1 및 제2 전극들을 합치는 것을 포함한다. 제1 및 제2 전극들을 합치는 것은 제1 및 제2 전극에 전도성 탭들을 용접하는 것 없이 생성될 수 있다.

개시된(disclosed) 전기화학 스토리지 셀은 종래의 전기화학 스토리지 셀들과 비교됨으로써 몇몇 성능 및 제조 이점을 제공한다. 처음, 노출된 비 코팅된 포일 엣지 부분에서 홈들을 절단함으로써 및 전도성 코어 삽입물들에 전극들을 전기적으로 연결하도록 셀 중심 축에 일반적인 평면(plane)에서 감는 젤리롤의 내부 직경에서 전극 포일들을 합침으로써, 용접하는 개별 탭을 위한 전극들을 준비하는 것은 피해지고, 그것에 의해 관련된 장비 및 감는 공정의 비용은 줄어든다. 두 번째, 셀 조립부(assembly part) 수는 전극 시트들을 위해 절연 테이프와 개별 탭들이 이용되지 않기 때문에 줄어들 수 있고, 더 비용을 줄인다. 세 번째, 셀 전기적인 저항은 줄어들고, 전기화학 스토리지 셀의 효율이 증가한다. 네 번째, 비 코팅된 포일 부분들의 폭은 전극 시트들에 용접하는 절단 탭들을 포함하는 종래의 제조하는 것에 대조적으로 감소될 수 있다. 다섯 번째, 제조 비용은, 전극 시트들로 절단 탭의 용접하는 동안 감기는 전극을 정지시키는 대신에, 홈이 있는 컷 아웃들을 절단하기 위해 레이저 절단기의 속도에 대응하는 감는 속도들을 구비하는 높은 속도 자동화 조립(high speed automated assembly)을 가능하게 함으로써(by enabling), 줄일 수 있다. 여섯 번째, 셀 신뢰성(cell reliability)은 매우 낮은 임피던스 셀을 만들도록(fabricate)요구되는 개별 용접(discrete welds)의 수를 줄임으로써 증가될 수 있다.

연속적으로 수 많은 장점들이 있지만 - 예를 들어 전기화학 스토리지 셀들에서 이용하기 위한 전극 물질의 롤-투-롤(roll-to-roll) 공정, 또한 본 원은 배치-타입(batch-type) 공정과 일치한(consonant)다. 또한, 비록 리튬-이온 전기화학 스토리지 셀들의 예시들이 기술되었지만, 전기화학 스토리지 셀은, 본원에서 기술된 방법들 및 시스템들을 위해 전기화학 스토리지 셀들의 다른 타입들에 또한 적용한다.

마지막으로, 본원의 위에서 기술된 글, 시스템들 및 방법들이 본 원의 실시예들 - 다수의 변형 및 확장도 고려되는 비제한적인 예- 임은 이해 될 것이다. 따라서, 본원은 본원에서 기술된 방법, 시스템, 글뿐만 아니라 어떠한 및 모든 그것들의 등가물들의 모든 신규하고 비-명백한 조합 및 하위-조합(sub-combinations)을 포함한다.

100 : 전기화학 셀
120 : 원주형 코어
130 : 포일 엣지
136 : 컷 아웃
138 : 포일 영역
200 : 제 1전극 시트
210 : 코팅된 영역
220 : 교차하는 엣지
224 : 비 코팅된 엣지 부분
240 : 폭
300 : 제2 전극 시트
310 : 코팅된 엣지 영역
320 : 교차하는 엣지
324 : 비 코팅된 엣지 부분
330 : 특정 폭
340 : 폭
400 : 원주형 와인딩 코어
410 : 속이 빈 중심 코어
416 : 키가 된 단부
452 : 제1 전극 시트
450 : 제1 분리막 시트
454 : 제2 분리막 시트
456 : 제2 전극 시트
460 : 감긴 층
470 : 원주형 와인딩 축
480 : 감긴 직경
620 : 절연성 분리막 시트
636 : 개구
650 : 젤리롤 구조
654 : 단부
652 : 단부
694 : 공간
710 : 전도성 코어 삽입물
720 : 전도성 코어 삽입물
1130 : 배주 단면
1112 : 평탄화된 표면
1120 : 리프
R1 : 각도
R2 : 각도

Claims

젤리롤 구조를 형성하도록 원주형 코어 주위에 제1 전극 시트 및 제2 전극 시트를 감는 단계;
상기 제1 전극 및 상기 제2 전극 시트들은 비 코팅된 전도성 엣지들 사이에 코팅된 대응하는 표면들과 상기 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들을 각각 포함하는 단계;
상기 원주형 코어 주위에의 제1 분리막 시트 및 제2 분리막 시트를 감는 단계, 상기 제1 및 상기 제2 분리막 시트들은 상기 제1 전극 시트과 상기 제2 전극 시트의 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 상기 코팅된 대응하는 표면들 및 상기 원주형 코어를 기계적으로 및 전기적으로 분리하도록 상기 제1 및 제2 전극 시트들 사이에 위치됨;
홈이 있는 컷 아웃들을 형성하도록 상기 제1 전극 및 상기 제2 전극 시트들의 비 코팅된 전도성 엣지들로부터 홈들을 절단하는 단계, 상기 홈이 있는 컷 아웃들은 상기 젤리롤 구조를 형성 시 상기 원주형 코어에 대하여 각도 동일 위치됨;
을 포함하는,
전기화학 스토리지 셀을 위한, 방법.
제 1항에 있어서,
서로에게 상기 비 코팅된 전도성 엣지들을 전기적으로 연결하도록 상기 원주형 코어로 상기 젤리롤 구조의 단면들에서 상기 비 코팅된 전도성 엣지들의 각도 동일-위치된 일부들을 가압하는 단계를 더 포함하고, 상기 비 코팅된 전도성 엣지들의 상기 각도 동일-위치된 일부들은 상기 홈이 있는 컷 아웃들에 인접하는, 방법.
제 1항 또는 제 2항에 있어서,
상기 원주형 코어의 각 단부 내로 제1 및 제2 전도성 코어 삽입물들을 삽입하는 단계를 더 포함하는, 방법.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 제1 전도성 코어 삽입물에 상기 제1 전극 시트의 상기 비 코팅된 전도성 엣지들을 전기적으로 연결하고 상기 제2 전도성 코어 삽입물에 상기 제2 전도성 시트의 상기 비 코팅된 전도성 엣지들을 전기적으로 연결하도록 상기 원주형 코어로 상기 젤리롤 구조의 단면들에서 상기 비 코팅된 전도성 엣지들의 상기 각도 동일-위치된 일부들 가압하는 단계를 더 포함하는, 방법.
제 1항 내지 제 4항 중 어느 한 항에 있어서,
상기 원주형 코어로 상기 비 코팅된 전도성 엣지들의 가압되는 각도 동일-위치된 일부들을 용접하는 단계을 더 포함하는, 방법.
제 1 항 내지 제 5항 중 어느 항 한에 있어서,
상기 제1 및 상기 제2 전극 시트들은 상기 제1 및 제2 전극 시트들에 전도성 탭들을 용접하는 것 없이 상기 원주형 코어에 전기적으로 연결되는, 방법.
제1 전극 시트 및 제2 전극 시트;
젤리롤 구조를 형성하는 원주형 코어 주위에 감기는 상기 제1 및 제2 전극 시트들;
상기 제1 전극 및 제2 전극 시트들은 상기 젤리롤 구조의 단면들에 평행한 비 코팅된 엣지들과 상기 비 코팅된 전도성 엣지들 사이에서 코팅된 대응하는 표면들을 각각 포함함;
제1 분리막 시트 및 제2 분리막 시트, 상기 제1 및 제2 분리막 시트들은 상기 제1 및 제2 전극 시트들의 상기 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고, 상기 제1 전극 시트의 상기 코팅된 대응하는 표면들 및 상기 원주형 코어를 기계적으로 및 전기적으로 분리함; 및
상기 코팅된 전도성 엣지로부터 홈이 있는 컷 아웃들, 상기 홈이 있는 컷 아웃들은 상기 젤리롤 구조를 형성 시 상기 원주형 코어에 대하여 각도 동일-위치되는, 전기화학 스토리지 셀.
제 7항에 있어서,
상기 비 코팅된 전도성 엣지들의 각도 동일-위치된 일부들을 가압하는 것을 더 포함하는, 전기화학 스토리지 셀.
제 7항 또는 제 8항에 있어서,
상기 각도 동일-위치된 일부들은 서로에게 전기적으로 연결되는, 전기화학 스토리지 셀.
제 7항 내지 제 9항 중 어느 한 항에 있어서,
상기 각도 동일-위치된 일부들은 상기 홈이 있는 컷 아웃들에 인접한. 전기화학 스토리지 셀.
제 7항 내지 제 10항 중 어느 한 항에 있어서,
상기 원주형 코어는 평탄한 대응하는 측면들의 쌍을 포함하고, 상기 평탄한 대응하는 측면들의 쌍은 평탄화된 배주 단-면을 형성하는, 전기화학 스토리지 셀.
제 7항 내지 제 11항 중 어느 한 항에 있어서,
상기 각도 동일-위치된 일부들은 상기 평탄한 대응하는 측면들에서 상기 원주형 코어에 전기적으로 연결되는, 전기화학 스토리지 셀.
제 7항 내지 제 12항 중 어느 한 항에 있어서,
상기 홈이 있는 컷 아웃들의 길이는 상기 젤리롤 구조 형성 시 180°도 보다 작은 각도에 대응하는 아치형 길이를 형성하는, 전기화학 스토리지 셀.
제 7항 내지 제 13항 중 어느 한 항에 있어서,
상기 홈이 있는 컷 아웃의 길이 방향 단부는 둥근 모양을 포함하는, 전기화학 스토리지 셀.
제 7항 내지 제 14항 중 어느 한 항에 있어서,
상기 홈이 있는 컷 아웃들은 홈이 있는 컷 아웃들의 제1 및 제2 그룹을 포함하고, 홈이 있는 컷 아웃들의 상기 제1 및 제2 그룹은 상기 원주형 코어에 대하여 180°에서 각도적으로 대향되는, 전기화학 스토리지 셀.
제 7항 내지 제 15항 중 어느 한 항에 있어서,
상기 원주형 코어의 단부 내로 삽입되는 제1 및 제2 전도성 코어 삽입물을 더 포함하는, 전기화학 스토리지 셀.
제 7항 내지 제 16항 중 어느 한 항에 있어서,
상기 코팅된 대응하는 표면들의 폭은 상기 제1 및 제2 분리막 시트들의 폭과 같거나 작을 수 있는, 전기화학 스토리지 셀.
젤리롤 구조를 형성하도록 원주형 코어 주위에 제1 전극 시트 및 제2 전극 시트를 감는 단계;
상기 제1 전극 및 상기 제2 전극 시트들은 비 코팅된 전도성 엣지들 사이의 코팅된 대응하는 표면들과 상기 젤리롤 구조의 단면들에 평행한 비 코팅된 전도성 엣지들을 각각 포함하는 단계;
상기 원주형 코어 주위에 제1 분리막 시트 및 제2 분리막 시트를 감는 단계;
를 포함하는,
전기화학 스토리지 셀을 위한 방법.
제 18항에 있어서,
상기 제1 및 상기 제2 분리막 시트들은 상기 제1 전극 시트와 상기 제2 전극 시트의 상기 코팅된 대응하는 표면들을 기계적으로 및 전기적으로 분리하고 상기 코팅된 대응하는 표면들과 상기 원주형 코어를 기계적으로 및 전기적으로 분리하도록 상기 제1 및 제2 전극 시트들 사이에 위치되며, 상기 셀은 리튬-이온 전기화학 스토리지 셀의 어노드인, 전기화학 스토리지 셀을 위한 방법.
제 18항 또는 제 19항에 있어서,
홈이 있는 컷 아웃들을 형성하도록 상기 제1 전극 및 상기 제2 전극 시트들의 상기 비 코팅된 전도성 엣지들로부터 홈들을 절단하는 것을 포함하고, 상기 홈이 있는 컷 아웃들은 상기 젤리 롤 구조를 형성 시 상기 원주형 코어에 대하여 각도 동일 위치되는, 전기화학 스토리지 셀을 위한 방법.