KR20160111994A - 스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩 - Google Patents

스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩 Download PDF

Info

Publication number
KR20160111994A
KR20160111994A KR1020167022984A KR20167022984A KR20160111994A KR 20160111994 A KR20160111994 A KR 20160111994A KR 1020167022984 A KR1020167022984 A KR 1020167022984A KR 20167022984 A KR20167022984 A KR 20167022984A KR 20160111994 A KR20160111994 A KR 20160111994A
Authority
KR
South Korea
Prior art keywords
circuit
switch
coil
power storage
level
Prior art date
Application number
KR1020167022984A
Other languages
English (en)
Other versions
KR101888286B1 (ko
Inventor
마사미 다카이
아키라 나카무라
Original Assignee
가부시키가이샤 리코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 리코 filed Critical 가부시키가이샤 리코
Priority claimed from PCT/JP2015/056275 external-priority patent/WO2015129922A1/en
Publication of KR20160111994A publication Critical patent/KR20160111994A/ko
Application granted granted Critical
Publication of KR101888286B1 publication Critical patent/KR101888286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0019—Circuits for equalisation of charge between batteries using switched or multiplexed charge circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M10/4257—Smart batteries, e.g. electronic circuits inside the housing of the cells or batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0047—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with monitoring or indicating devices or circuits
    • H02J7/0048—Detection of remaining charge capacity or state of charge [SOC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/425—Structural combination with electronic components, e.g. electronic circuits integrated to the outside of the casing
    • H01M2010/4271—Battery management systems including electronic circuits, e.g. control of current or voltage to keep battery in healthy state, cell balancing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

코일에서 에너지의 축적과 에너지 방출 간을 전환시키도록 구성된 제1 스위치부와, 복수의 대응하는 축전 장치와 상기 코일을 접속 또는 차단하도록 구성된 복수의 제2 스위치부를 포함하는 스위치 회로의 제어 방법이 개시된다. 상기 방법은 상기 제1 스위치부를 온 상태로 전환시키고 상기 복수의 제2 스위치부를 오프 상태로 전환시키는 동작을 수행하는 제1 단계와, 상기 제1 스위치부를 오프 상태로 전환시키고 상기 복수의 제2 스위치부 중 어느 하나만을 온 상태로 전환시키는 동작을 수행하는 제2 단계를 포함하는 것을 특징으로 한다.

Description

스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩{METHOD OF CONTROLLING A SWITCH CIRCUIT, STORAGE STATUS ADJUSTING CIRCUIT, STORAGE STATUS ADJUSTING DEVICE AND STORAGE BATTERY PACK}
본 발명은 충방전 가능한 복수의 축전 장치의 축전 상태의 조정에 관한 스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩에 관한 것이다.
직렬로 접속된 복수의 이차 전지(셀)를 갖는 축전지 팩은 셀의 셀 전압을 균일화하는 전자 회로를 갖는 것이 알려져 있다. 셀 전압의 균일화에 있어서는 셀 사이의 전기 전달을 행하게 하는 액티브 방식이 주목받고 있다.
액티브 방식의 전자 회로는 트랜스포머와 해당 트랜스포머를 구동시키는 스위치 소자를 포함하고, 스위치 소자가 작동 ON 기간 중에 일차측 코일에 전기를 축전시키고, 스위치 소자가 작동 OFF 되었을 때 일차측 코일에 축전된 전기를 이차측 코일로 출력한다. 액티브 방식의 전자 회로에서는 이 동작을 반복하여 이차측 코일에 접속된 셀에 전기를 공급하여 이차 전지의 셀 전압의 균일화를 수행한다(예컨대, 일본 특허 공개 공보 제2002-223528호, 제2011-83182호, 제 2013-13268호).
특허 문헌 1: 일본 특허 공개 공보 제2002-223528호 특허 문헌 2: 일본 특허 공개 공보 제2011-83182호 특허 문헌 3: 일본 특허 공개 공보 제 2013-13268호
그러나, 액티브 방식의 전자 회로에서는 트랜스포머에 의한 에너지 손실이 크다.
본 발명의 목적은 에너지 손실을 저감시키는 것이다.
본 발명의 일 실시 형태에 따르면, 코일에서 에너지의 축적과 에너지 방출 간을 전환시키도록 구성된 제1 스위치부와, 대응하는 복수의 축전 장치와 상기 코일을 접속 또는 차단하도록 구성된 복수의 제2 스위치부를 포함하는 스위치 회로의 제어 방법이 제공되며, 해당 제어 방법은 상기 제1 스위치부를 온 상태로 전환시키고 상기 복수의 제2 스위치부를 오프 상태로 전환시키는 동작을 수행하는 제1 단계와, 상기 제1 스위치부를 오프 상태로 전환시키고 상기 복수의 제2 스위치부 중 어느 하나만을 온 상태로 전환시키는 동작을 수행하는 제2 단계를 포함한다.
개시된 기술에 따르면, 에너지 손실을 저감시킬 수 있다.
도 1은 제1 실시 형태의 축전지 팩을 설명하는 도면이고;
도 2는 제1 실시 형태의 전류 제한 회로와 논리 회로를 설명하는 도면이고;
도 3은 제1 실시 형태의 축전 상태 조정 회로의 동작을 설명하는 타이밍 차트이고;
도 4는 제2 실시 형태의 전류 제한 회로와 논리 회로를 설명하는 예시적인 도면이고;
도 5는 제2 실시 형태의 축전 상태 조정 회로의 동작을 설명하는 타이밍 차트이고;
도 6은 제3 실시 형태의 축전지 팩을 설명하는 예시적인 도면이고;
도 7은 제3 실시 형태의 전류 제한 회로와 논리 회로를 설명하는 예시적인 도면이고;
도 8은 제3 실시 형태의 축전 상태 조정 회로의 동작을 설명하는 타이밍 차트이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태를 설명한다. 도 1은 제1 실시 형태의 축전지 팩을 설명하는 도면이다.
본 실시 형태의 축전지 팩(100)은 B+ 단자, B- 단자, 코일(L), 축전 상태 조정 회로(110), 조립 전지(120), 셀 전압 검출 회로(130), 컨트롤러(140)를 포함한다.
본 실시 형태의 축전 상태 조정 회로(110)는 조립 전지(120)에 포함되는 복수의 이차 전지의 셀 전압의 균일화를 수행하여, 각 이차 전지에서의 전기 에너지의 축적 상태(즉, 축전 상태)를 조정한다.
본 실시 형태의 축전지 팩(100)은 B+ 단자 및 B- 단자를 통해 접속된 부하에, 조립 전지(120)에 축전된 전기를 공급한다. 또한, 본 실시 형태의 축전지 팩(100)은 B+ 단자 및 B- 단자를 통해 접속된 충전기에 의해 조립 전지(120) 내의 이차 전지를 충전한다.
본 실시 형태의 축전 상태 조정 회로(110)는 스위치 소자(SL, S11, S12, S21, S22, S31, S32, S41, S42), 전류 제한 회로(111)를 포함한다. 본 실시 형태의 축전 상태 조정 회로(110)의 각 스위치 소자는 예컨대 MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor) 등의 소자이다.
본 실시 형태의 조립 전지(120)는 이차 전지(B1), 이차 전지(B2), 이차 전지(B3), 이차 전지(B4)를 포함한다. 이차 전지(B1~B4)는 충전 및 방전이 가능한 축전 수단이며, B+ 단자와 B- 단자 사이에서 직렬로 접속되어 있다.
본 실시 형태에서는 조립 전지(120)가 4개의 이차 전지(B1~B4)를 갖는 구성을 기준으로 하고 있지만, 이는 한정하는 예가 아니다. 이차 전지는 예컨대 전기이중층 캐패시터 등의 구성으로 할 수 있다. 또한, 본 실시 형태에서는 조립 전지(120)에 포함되는 이차 전지가 4개 존재하지만, 이는 한정하는 예가 아니다. 조립 전지(120)에 포함되는 이차 전지의 수는 2개 이상의 임의의 수일 수 있다.
본 실시 형태의 셀 전압 검출 회로(130)는 이차 전지(B1~B4)의 각각의 셀 전압을 검출하여, 검출한 셀 전압을 컨트롤러(140)로 출력한다.
본 실시 형태의 컨트롤러(140)는 코일(L) 내의 코일 전류(IL)의 공급과 차단을 제어한다. 또한, 본 실시 형태의 컨트롤러(140)는 이차 전지(B1~B4)에 있어서 가장 셀 전압이 낮은 이차 전지를 선택하여, 선택된 이차 전지에 대하여 코일(L)을 통해 코일(L)에 축적된 전기가 방전되도록 한다.
보다 구체적으로, 컨트롤러(140)는 코일(L)을 B+ 단자와 B- 단자 사이에 접속시켜 코일 전류(IL)를 공급한다. 코일 전류(IL)가 소정치 이상으로 되면, 컨트롤러(140)는 코일(L)에 대한 코일 전류(IL)의 공급을 차단하고, 코일(L)에 대해 가장 셀 전압이 낮은 이차 전지를 접속시킨다. 또한, 본 실시 형태의 컨트롤러(140)는 코일(L)에 대해 코일 전류(IL)가 공급될 때 이차 전지를 검출할 수 있다.
본 실시 형태의 이차 전지(B1~B4)는 직렬로 접속되어 있다. 이차 전지(B1)의 양의 전극이 B+ 단자와 접속되고, 이차 전지(B4)의 음의 전극이 B- 단자와 접속되어 있다.
또한, 이차 전지(B1)의 양의 전극은 스위치 소자(SL)의 일단과 접속되어 있다. 스위치 소자(SL)의 타단은 코일(L)의 일단과 접속되어 있다. 도 1에서는 코일(L)과 스위치 소자(SL) 간의의 접속점을 접속점(La)으로서 나타내고 있다.
코일(L)의 타단은 전류 제한 회로(111)의 일단과 접속되어 있다. 도 1에서는 코일(L)과 전류 제한 회로(111) 간의 접속점을 접속점(Lb)로서 나타내고 있다. 전류 제한 회로(111)의 타단은 B- 단자 및 이차 전지(B4)의 음의 전극과 접속되어 있다. 전류 제한 회로(111)의 상세는 후술한다.
본 실시 형태에 있어서, 스위치 소자(S11)의 일단은 이차 전지(B1)의 양의 전극에 접속되어 있다. 마찬가지로, 스위치 소자(S21)의 일단은 이차 전지(B2)의 양의 전극에, 스위치 소자(S31)의 일단은 이차 전지(B3)의 양의 전극에, 스위치 소자(S41)의 일단은 이차 전지(B4)의 양의 전극에, 각각 접속되어 있다. 스위치 소자(S11, S21, S31, S41)의 타단은 접속점(Lb)에 접속되어 있다.
본 실시 형태에 있어서, 스위치 소자(S12)의 일단은 이차 전지(B1)의 음의 전극에 접속되어 있다. 마찬가지로, 스위치 소자(S22)의 일단은 이차 전지(B2)의 음의 전극에, 스위치 소자(S32)의 일단은 이차 전지(B3)의 음의 전극에, 스위치 소자(S42)의 일단은 이차 전지(B4)의 음의 전극에, 각각 접속되어 있다. 스위치 소자(S12, S22, S32, S42)의 타단은 접속점(La)에 접속되어 있다.
따라서, 본 실시 형태에서, 스위치 소자(S11, S12)는 이차 전지(B1)와 대응하여 설치되고 있고, 이차 전지(B1)와 코일(L) 간의 접속/차단을 제어하는 스위치부를 형성한다. 또한, 스위치 소자(S21, S22)는 이차 전지(B2)와 대응하여 설치되고 있고, 이차 전지(B2)와 코일(L) 간의 접속/차단을 제어하는 스위치부를 형성한다. 스위치 소자(S31, S32)는 이차 전지(B3)와 대응하여 설치되고 있고, 이차 전지(B3)와 코일(L) 간의 접속/차단을 제어하는 스위치부를 형성한다. 스위치 소자(S41, S42)는 이차 전지(B4)와 대응하여 설치되고 있고, 이차 전지(B4)와 코일(L) 간의 접속/차단을 제어하는 스위치부를 형성한다.
본 실시 형태에서, 셀 전압 검출 회로(130)와 컨트롤러(140)는 B+ 단자와 B- 단자 사이에 접속되어 있다.
본 실시 형태의 컨트롤러(140)는 논리 회로(210, 220, 230, 240)를 포함한다. 또한, 본 실시 형태의 컨트롤러(140)는 최저 전압 검출부(141)와 클록 생성부(142)를 포함한다.
본 실시 형태의 논리 회로(210)는 이차 전지(B1)와 대응하며, 코일(L)로부터의 전기의 공급/차단을 제어한다. 본 실시 형태의 논리 회로(220)는 이차 전지(B2)와 대응하며, 코일(L)로부터의 전기의 공급/차단을 제어한다. 논리 회로(230)는 이차 전지(B3)와 대응하며, 코일(L)로부터의 전기의 공급/차단을 제어한다. 논리 회로(240)는 이차 전지(B4)와 대응하며, 코일(L)로부터의 전기의 공급/차단을 제어한다.
본 실시 형태의 최저 전압 검출부(141)는 셀 전압 검출 회로(130)로부터의 출력을 기초로 이차 전지(B1~B4) 중 가장 셀 전압이 낮은 이차 전지를 검출하고, 그 검출 결과를 논리 회로로 통지한다.
구체적으로는 최저 전압 검출부(141)는 논리 회로(210, 220, 230, 240)에 대하여 미리 로우 레벨(이하, L 레벨)의 선택 통지 신호를 제공해 둔다. 최저 전압 검출부(141)는 최저 셀 전압의 이차 전지를 검출하면 이 검출된 이차 전지에 대응하는 논리 회로에 제공되는 선택 통지 신호의 레벨을 하이 레벨(이하, H 레벨)로 반전시킬 수 있다.
본 실시 형태의 클록 생성부(142)는 논리 회로(210, 220, 230, 240)에 제공되는 클록 신호(CLK)를 생성한다. 본 실시 형태의 클록 생성부(142)는 최저 전압 검출부(141)에 의해 검출된 이차 전지에 대응하는 논리 회로에 소정 주기의 클록 신호를 제공하고, 그 검출된 이차 전지가 아닌 이차 전지에 대응하는 논리 회로에 클록 신호가 제공될 때 클록 신호의 레벨을 고정시킬 수 있다.
논리 회로(210)는 스위치 소자(SL)와 전류 제한 회로(111)에 포함되는 스위치 소자(SCL)(도 2 참조)를 제어하는 제어 신호(SG1)의 기초가 되는 신호(SG1')와, 스위치 소자(S11)를 제어하는 제어 신호(SG11)와, 스위치 소자(S12)를 제어하는 제어 신호(SG12)를 생성한다. 논리 회로(220)는 신호(SG1')와, 스위치 소자(S21)를 제어하는 제어 신호와, 스위치 소자(S22)를 제어하는 제어 신호를 생성한다. 논리 회로(230)는 신호(SG1')와, 스위치 소자(S31)를 제어하는 제어 신호와, 스위치 소자(S32)를 제어하는 제어 신호를 생성한다. 논리 회로(240)는 신호(SG1')와, 스위치 소자(S41)를 제어하는 제어 신호와, 스위치 소자(S42)를 제어하는 제어 신호를 생성한다.
본 실시 형태의 컨트롤러(140)는 논리 회로(210, 220, 230, 240) 각각에 있어 생성된 신호(SG1')를 입력 신호로 하는 OR 회로를 포함하며, 이 OR 회로의 출력 신호가 제어 신호(SG1)가 된다.
또한, 도 1에서는 논리 회로(210)와 스위치 소자(SL) 사이의 접속, 논리 회로(210)와 전류 제한 회로(111) 사이의 접속 및 논리 회로(210)와 스위치 소자(S11 및 S12) 사이의 접속만을 예시하고 있다. 본 실시 형태의 축전지 팩(100)에서, 논리 회로(220)와 스위치 소자(SL) 사이의 접속, 논리 회로(220)와 전류 제한 회로(111) 사이의 접속 및 논리 회로(220)와 스위치 소자(S21 및 S22) 사이의 접속은 논리 회로(210)와 스위치 소자(SL) 사이의 접속, 논리 회로(210)와 전류 제한 회로(111) 사이의 접속 및 논리 회로(210)와 스위치 소자(S11 및 S12) 사이의 접속과 같다. 또한, 논리 회로(230)와 스위치 소자(SL) 사이의 접속, 논리 회로(230)와 전류 제한 회로(111) 사이의 접속 및 논리 회로(230)와 스위치 소자(S31 및 S32) 사이의 접속, 그리고 논리 회로(240)와 스위치 소자(SL) 사이의 접속, 논리 회로(240)와 전류 제한 회로(111) 사이의 접속 및 논리 회로(240)와 스위치 소자(S41 및 S42) 사이의 접속은 논리 회로(210)와 스위치 소자(SL) 사이의 접속, 논리 회로(210)와 전류 제한 회로(111) 사이의 접속 및 논리 회로(210)와 스위치 소자(S11 및 S12) 사이의 접속과 같다. 논리 회로(210, 220, 230, 240)의 상세는 후술한다.
전술한 바와 같이, 본 실시 형태에서, 컨트롤러(140)는 셀 전압이 가장 낮은 이차 전지를 검출하고, 검출된 이차 전지와 코일(L)을 접속시키는 제어 신호를 출력한다. 축전 상태 조정 회로(110)는 제어 신호를 기초로 스위치 소자를 동작시킨다. 본 실시 형태의 축전 상태 조정 회로(110)에서는 이러한 동작을 통해 가장 셀 전압이 낮은 이차 전지에 대해 코일(L)에 축적된 전기가 공급되고; 이후 이차 전지(B1~B4)의 축전 상태가 조정된다.
다음에, 도 2를 참조하여 본 실시 형태의 전류 제한 회로(111)와 논리 회로(210, 220, 230, 240)를 설명한다.
도 2는 제1 실시 형태의 전류 제한 회로와 논리 회로를 설명하는 예시적인 도면이다. 본 실시 형태의 논리 회로(210, 220, 230, 240)는 동일한 구성을 갖는다. 따라서, 도 2에서는 논리 회로(210)를 일례로서 예시한다. 또한, 도 2의 논리 회로(210)는 도 3의 타이밍 차트에 나타낸 동작을 실현하기 위한 회로의 일례이다. 논리 회로(210)는 도 3의 타이밍 차트에 나타낸 동작을 실현시키는 구성만을 가질 수 있다.
본 실시 형태의 전류 제한 회로(111)는 스위치 소자(SCL), 저항(R), 비교기(112), 기준 전압 생성부(113)를 포함한다.
스위치 소자(SCL)는 일단이 접속점(Lb)과 접속되고, 타단은 비교기(112)의 반전 입력 단자와 저항(R)의 일단 간의 접속점(P1)과 접속되어 있다. 본 실시 형태의 스위치 소자(SL 및 SCL)는 논리 회로(210)로부터 출력되는 제어 신호(SG1)에 의해 온/오프가 전환되도록 제어된다. 즉, 본 실시 형태의 스위치 소자(SL 및 SCL)는 이차 전지(B1~B4)와 코일(L) 간의 직렬의 접속/차단을 제어하는 스위치부를 형성한다. 다시 말해, 본 실시 형태의 스위치 소자(SL 및 SCL)는 코일(L)에 대한 전기의 축적과 방출을 제어하는 스위치부를 형성한다. 저항(R)의 타단은 기준 전압 생성부(113)의 음의 전극과 B- 단자 사이의 접속점(P2)과 접속되어 있다.
기준 전압 생성부(113)는 기준 전압(Vref)을 생성하며, 그 양의 전극은 비교기(112)의 비-반전 입력 단자와 접속되어 있다. 비교기(112)의 출력 단자는 후술하는 NAND 회로(217)의 일측 입력 단자와 접속되어 있다.
본 실시 형태의 논리 회로(210)는 AND 회로(211, 212, 213), NOT 회로(214), 비교기(215)를 포함한다. 또한, 본 실시 형태의 논리 회로(210)는 NOT 회로(216), NAND 회로(217, 218)를 포함한다.
AND 회로(211)는 한편의 입력 단자에 NOT 회로(216)의 출력 신호가 공급되고, AND 회로(211)의 다른 편의 입력 단자에 클록 생성부(142)로부터 출력되는 클록 신호(CLK)가 공급된다. AND 회로(211)의 출력 신호는 NOT 회로(214)에 공급된다. 또한, AND 회로(211)의 출력 신호는 제어 신호(SG1')로서 컨트롤러(140) 내의 OR 회로로 입력된다. OR 회로의 출력 신호가 제어 신호(SG1)로서 스위치 소자(SL 및 SCL)로 공급된다.
NOT 회로(214)의 출력 신호는 AND 회로(212)의 한편의 입력 단자로 공급된다. AND 회로(212)의 다른 편의 입력 단자에는 최저 전압 검출부(141)로부터 출력되는 선택 통지 신호(SLE)가 공급된다.
AND 회로(212)의 출력 신호는 스위치 소자(S12)의 온/오프를 제어하는 제어 신호(SG12)로서 스위치 소자(S12)로 공급된다. 또한, AND 회로(212)의 출력 신호는 AND 회로(213)의 한편의 입력 단자로 공급된다. AND 회로(213)의 다른 편의 입력 단자에는 비교기(215)의 출력 신호가 공급된다.
AND 회로(213)의 출력 신호는 스위치 소자(S11)의 온/오프를 제어하는 제어 신호(SG11)로서 스위치 소자(S11)로 공급된다.
비교기(215)의 반전 입력 단자는 이차 전지(B1)에 접속된 스위치 소자(S11)의 일단과 접속되어 있다. 비교기(215)의 반전 입력 단자와 스위치 소자(S11)의 일단 사이의 접속점은 접속점(P3)으로 나타낸다.
비교기(215)의 비-반전 입력 단자는 코일(L)과 접속된 스위치 소자(S11)의 타단과 접속되어 있다. 비교기(215)의 비-반전 입력 단자와 스위치 소자(S11)의 타단 사이의 접속점은 접속점(P4)으로 나타낸다. 본 실시 형태에서, NAND 회로(217)와 NAND 회로(218)는 플립플롭(flip-flop)을 형성하고 있다. NAND 회로(217)의 한편의 입력 단자로는 비교기(112)의 출력 신호가 공급되고, NAND 회로(217)의 다른 편의 입력 단자로는 NAND 회로(218)의 출력 신호가 공급된다. NAND 회로(218)는 한편의 입력 단자에 클록 생성부(142)로부터 출력되는 클록 신호(CLK)가 공급되고, NAND 회로(218)의 다른 편의 입력 단자에 NAND 회로(217)의 출력 신호가 공급된다. NAND 회로(217)의 출력 신호는 NOT 회로(216)의 입력 단자에 공급된다.
이하, 도 3을 참조하여 본 실시 형태의 축전 상태 조정 회로(110)의 동작을 설명한다. 도 3은 제1 실시 형태의 축전 상태 조정 회로의 동작을 설명하는 타이밍 차트이다. 도 3에서는 최저 전압 검출부(141)에 의해 이차 전지(B1)가 검출되고 논리 회로(210)에 대하여 H 레벨의 선택 통지 신호가 공급되었을 때의 축전 상태 조정 회로(110)의 동작을 보이고 있다.
먼저, 타이밍(T1)에서의 축전 상태 조정 회로(110)의 동작을 설명한다. 타이밍(T1)에서는 H 레벨의 클록 신호(CLK)가 제공된다. 이 타이밍(T1)에서, 접속점(P1, P2) 사이의 전압은 기준 전압(Vref)에 도달하고 있지 않기 때문에 비교기(112)의 출력 신호의 신호 레벨도 H 레벨이다. 따라서, NAND 회로(217)의 출력 신호의 신호 레벨은 L 레벨이 되고, NOT 회로(216)의 출력 신호의 신호 레벨은 H 레벨이 된다. 또한, AND 회로(211)의 출력 신호의 신호 레벨은 H 레벨이 된다. 즉, 타이밍(T1)에 있어서, 제어 신호(SG1', SG1)는 H 레벨이 되고, 스위치 소자(SL 및 SCL)는 온 전환되어, 코일(L)로 코일 전류(IL)의 공급이 시작된다.
또한, AND 회로(211)의 출력 신호는 NOT 회로(214)를 통해 L 레벨로 반전되어, AND 회로(212)의 한편의 입력 단자로 공급된다. AND 회로(212)의 다른 편의 입력 단자로는 H 레벨의 선택 통지 신호(SLE)가 공급되므로 AND 회로(212)의 출력 신호는 L 레벨이다. 즉, 타이밍(T1)에 있어서 제어 신호(SG12)는 L 레벨이 되고, 스위치 소자(S12)는 오프로 전환된다.
AND 회로(212)의 L 레벨의 출력 신호는 AND 회로(213)의 한편의 입력 단자에 공급된다. 따라서, AND 회로(213)의 출력 신호의 신호 레벨은 비교기(215)의 출력 신호의 레벨에 무관하게 L 레벨이다. 즉, 타이밍(T1)에 있어서 제어 신호(SG11)의 신호 레벨은 L 레벨이며, 스위치 소자(S11)는 오프 전환된다.
이상과 같이 본 실시 형태의 축전 상태 조정 회로(110)는 타이밍(T1)에 있어서 스위치 소자(SL 및 SCL)가 온 전환되고, 스위치 소자(S11 및 S12)가 오프 전환된다.
따라서, 본 실시 형태에서, 코일(L)은 예컨대 축전지 팩(100)에 충전기가 접속되어 있지 않은 경우, 타이밍(T1)에 있어서 이차 전지(B1~B4)와 직렬로 접속된다. 이 경우, 코일(L)에는 조립 전지(120)로부터 코일 전류(IL)가 공급된다.
따라서, 본 실시 형태에서는 축전지 팩(100)에 부하가 접속된 경우, 또한, 축전지 팩(100)에 부하도 충전기도 접속되어 있지 않은 경우에도, 축전 상태 조정 회로(110)의 동작을 통해 이차 전지(B1~B4)의 셀 전압의 균일화를 행할 수 있다.
한편, 코일(L)은 예컨대 축전지 팩(100)에 충전기가 접속되어 있는 경우, 타이밍(T1)에 있어서 B+ 단자 및 B- 단자를 통해 충전기와 접속된다. 이 경우, 코일(L)에는 충전기로부터 코일 전류(IL)가 공급된다.
다음에, 타이밍(T2)에 있어서의 축전 상태 조정 회로(110)의 동작을 설명한다. 타이밍(T2)에서는 코일 전류(IL)가 코일(L)로 공급되고, 접속점(P1, P2) 사이의 전압이 기준 전압(Vref)에 도달한다. 이 타이밍(T2)에 있어서, 비교기(112)의 출력 신호는 H 레벨로부터 L 레벨로 반전한다. 따라서, 타이밍(T2)에 있어서, NAND 회로(217)의 출력 신호는 H 레벨이 되고, NOT 회로(216)의 출력 신호는 L 레벨이 된다. 따라서, AND 회로(211)의 출력 신호는 클록 신호(CLK)의 레벨에 상관없이 L 레벨로 반전한다.
즉, 타이밍(T2)에 있어서 신호(SG1')의 신호 레벨은 L 레벨이 되고 제어 신호(SG1)의 신호 레벨도 L 레벨이 되기 때문에, 스위치 소자(SL 및 SCL)는 오프로 전환되어 코일(L)에 대한 코일 전류(IL)의 공급이 차단된다. 또한, 타이밍(T2)에 있어서, 논리 회로(220, 230, 240)로부터 출력되는 신호(SG1')의 신호 레벨은 모두 L 레벨이다. H 레벨의 선택 통지 신호가 공급된 논리 회로 이외의 논리 회로(타이밍(T2)에서의 논리 회로(220, 230, 240))의 동작의 상세는 후술한다.
또한, AND 회로(211)의 출력 신호는 NOT 회로(214)를 통해 H 레벨로 반전되어, AND 회로(212)의 한편의 입력 단자에 공급된다. AND 회로(212)의 다른 편의 입력 단자에는 H 레벨의 선택 통지 신호가 공급되기 때문에, AND 회로(212)의 출력 신호의 신호 레벨은 H 레벨이 된다. 즉, 타이밍(T2)에 있어서 제어 신호(SG12)의 신호 레벨은 H 레벨이 되어, 스위치 소자(S12)는 온 상태로 전환된다.
AND 회로(212)의 H 레벨의 출력 신호는 AND 회로(213)의 한편의 입력 단자에 공급된다. 이 경우, 접속점(P4)에서의 전위는 코일(L)에 전기가 축적되어 있기 때문에 접속점(P3)에서의 전위보다 높다. 따라서, 비교기(215)의 출력 신호의 신호 레벨은 H 레벨이 된다.
따라서, AND 회로(213)의 출력 신호는 L 레벨로부터 H 레벨로 반전된다. 즉, 타이밍(T2)에 있어서 제어 신호(SG11)의 신호 레벨은 H 레벨이 되고, 스위치 소자(S11)는 온 상태로 전환된다.
이상과 같이 본 실시 형태의 축전 상태 조정 회로(110)는 타이밍(T2)에 있어서 스위치 소자(SL 및 SCL)가 오프 상태로 전환되고, 스위치 소자(S11 및 S12)가 온 상태로 전환된다. 본 실시 형태의 축전 상태 조정 회로(110)는 이 동작을 통해 최저 전압 검출부(141)에 의해 검출된 이차 전지(B1)와 코일(L)을 접속시켜 코일(L)에 축적된 전기(에너지)를 이차 전지(B1)로 방전시킨다.
다음에, 타이밍(T3)에 있어서의 축전 상태 조정 회로(110)의 동작을 설명한다. 타이밍(T3)에서는 코일(L)로부터 이차 전지(B1)로의 방전이 종료된다. 본 실시 형태에서는 코일(L)로부터의 방전 종료의 타이밍을 접속점(P3)과 접속점(P4) 사이의 전위차를 기초로 검출한다. 보다 구체적으로, 본 실시 형태에서는 비교기(215)에 의해 접속점(P3)에서의 전위와 접속점(P4)에서의 전위를 비교한다. 이후, 축전 상태 조정 회로(110)는 접속점(P3)에서의 전위가 접속점(P4)에서의 전위보다 높아지면, 비교기(215)의 출력 신호에 의해 스위치 소자(S11)를 오프 상태로 전환시켜, 코일(L)을 이차 전지(B1)와의 접속으로부터 차단한다. 본 실시 형태에서는 이러한 스위치 소자(S11)의 제어를 통해 이차 전지(B1)로부터 코일(L)로의 에너지 역류를 방지할 수 있다.
타이밍(T3)에 있어서, 코일(L)로부터 이차 전지(B1)로의 방전을 통해 접속점(P3)에서의 전위가 접속점(P4)에서의 전위보다 커지면, 비교기(215)의 출력 신호는 H 레벨로부터 L 레벨로 반전된다. 따라서, AND 회로(213)의 출력 신호는 H 레벨로부터 L 레벨로 반전된다. 즉, 타이밍(T3)에 있어서 제어 신호(SG11)의 신호 레벨은 L 레벨이 되고, 스위치 소자(S11)는 오프 상태로 전환되어, 코일(L)과 이차 전지(B1) 간의 접속이 차단된다.
이상과 같이 본 실시 형태의 축전 상태 조정 회로(110)는 타이밍(T2)과 타이밍(T3) 사이의 시간에서 코일(L)에 축적된 전기가 이차 전지(B1)로 공급되어 이차 전지(B1)의 충전이 행하여진다.
추가로, 본 실시 형태에서는 타이밍(T3)에 있어서 스위치 소자(SL 및 SCL)는 오프 상태로 유지되고 스위치 소자(S12)는 온 상태로 유지된다. 본 실시 형태에 있어서, 제어 신호(SG1)를 H 레벨에 반전시키는 타이밍(스위치 소자(SL 및 SCL)를 온 상태로 전환시키는 타이밍)은 클록 신호(CLK)를 기초로 결정할 수 있다.
또한, 본 실시 형태에 있어서, 제어 신호(SG1)는 제어 신호(SG12)와 역상인 신호이다. 따라서, 제어 신호(SG12)는 제어 신호(SG1)가 L 레벨로부터 H 레벨로 반전되는 타이밍과 동기하여, H 레벨로부터 L 레벨로 반전된다. 즉, 스위치 소자(S12)는 스위치 소자(SL 및 SCL)가 온 상태로 되는 타이밍과 동기하여 오프 상태가 된다.
타이밍(T4)에 있어서, 클록 신호(CLK)의 신호 레벨이 H 레벨이 되면, 타이밍(T1)의 경우와 유사하게 스위치 소자(SL 및 SCL)가 온 상태로 되고, 스위치 소자(S12)는 오프 상태가 된다. 또한, 이 타이밍에서 스위치 소자는 타이밍(T3)으로부터 오프 상태로 유지된다.
즉, 본 실시 형태의 축전 상태 조정 회로(110)의 동작은 타이밍(T4)에 있어서, 타이밍(T1)에서와 유사하므로, 코일(L)에 대한 코일 전류(IL)의 공급이 시작된다.
본 실시 형태의 최저 전압 검출부(141)는 타이밍(T3)과 다음 클록 신호(CLK)가 상승하는 타이밍(T4) 간의 시간에, 가장 셀 전압이 낮은 이차 전지를 검출할 수 있다. 또한, 최저 전압 검출부(141)는 타이밍(T3)과 코일(L)에 대한 코일 전류(IL)의 공급이 정지하는 타이밍(T5) 사이의 시간에 가장 셀 전압이 낮은 이차 전지를 검출할 수 있다. 본 실시 형태의 최저 전압 검출부(141)는 예컨대 소정 간격마다 가장 셀 전압이 낮은 이차 전지를 검출할 수 있다.
또한, 도 3에서는 논리 회로(210)에 의해 제어되는 스위치 소자(SL 및 SCL)와 스위치 소자(S11 및 S12)의 동작을 설명하고, 논리 회로(220, 230, 240)에 의해 제어되는 스위치 소자의 동작은 그 설명을 생략한다.
도 3의 예에서, 논리 회로(220, 230, 240)는 각각 스위치 소자(S21 및 S22), 스위치 소자(S31 및 S32), 스위치 소자(S41 및 S42)를 오프 상태로 제어한다.
그리고, 예컨대 도 3에 있어서의 타이밍(T3) 이후에 최저 전압 검출부(141)가 이차 전지(B2)를 검출한 경우, 논리 회로(220)는 상술한 논리 회로(210)의 동작과 유사한 동작을 수행한다. 즉, 논리 회로(220)는 스위치 소자(SL 및 SCL)와 스위치 소자(S21 및 S22)의 온/오프를 제어하여, 이차 전지(B2)에 대해 코일(L)에 축적된 전기를 방전시킨다. 한편, 논리 회로(210, 230, 240)는 각각 스위치 소자(S11 및 S12), 스위치 소자(S31 및 S32), 스위치 소자(S41 및 S42)를 오프 상태로 제어한다.
이하에서는 최저 전압 검출부(141)에 의해 이차 전지(B1) 이외의 이차 전지가 검출된 경우의 논리 회로(210)의 동작을 설명한다.
본 실시 형태의 최저 전압 검출부(141)는 검출된 이차 전지에 대응하는 논리 회로에 H 레벨의 선택 통지 신호(SLE)를 공급하고, 검출된 이차 전지에 대응하는 논리 회로 이외의 논리 회로에 대하여는 L 레벨의 선택 통지 신호(SLE)를 공급한다.
또한, 본 실시 형태의 클록 생성부(142)는 최저 전압 검출부(141)에 의해 검출된 이차 전지와 대응하는 논리 회로가외의 논리 회로에는 클록 신호(CLK)의 레벨을 L 레벨에 고정하여 공급한다.
따라서, 최저 전압 검출부(141)가 이차 전지(B1)를 검출하지 않는 경우, AND 회로(211)의 한편의 입력 단자에 공급되는 클록 신호(CLK)는 L 레벨로 고정되어, AND 회로(211)의 출력 신호도, L 레벨에 고정된다. 따라서, 신호(SG1')도 L 레벨로 고정된다.
또한, AND 회로(212)에 있어서, AND 회로(212)의 한편의 입력 단자에 공급되는 선택 통지 신호(SLE)는 L 레벨로 고정되어, AND 회로(212)의 출력 신호도 L 레벨로 고정된다. 따라서, AND 회로(213)의 출력 신호가 L 레벨로 고정되어, 제어 신호(SG11 및 SG12)가 L 레벨이 되어, 스위치 소자(S11 및 S12)는 오프 상태가 된다.
이상과 같이 본 실시 형태의 축전 상태 조정 회로(110)에서는 클록 신호(CLK)의 상승 엣지에 동기하여 스위치 소자(SL 및 SCL)를 온 상태로 하고, 코일(L)을 B+ 단자와 B- 단자 사이에 접속시켜 코일(L)에 전기를 축적시킨다. 또한, 본 실시 형태의 축전 상태 조정 회로(110)는 코일(L)에 축적된 전기가 소정의 값에 도달하면 셀 전압이 가장 낮은 이차 전지가 코일(L)과 접속되도록 스위치 소자( S11, S12, S21, S22, S31, S32, S41, S42)를 동작시킨다.
즉, 본 실시 형태에서는 소정 간격마다 검출되는 가장 셀 전압이 낮은 이차 전지와 코일(L)을 접속시켜 폐 루프를 형성시키고, 해당 폐 루프에서 코일(L)에 축적된 전기를 이차 전지로 공급하여, 이차 전지를 충전한다.
본 실시 형태의 축전 상태 조정 회로(110)는 이상의 동작을 통해 복수의 이차 전지 중 셀 전압이 가장 낮은 이차 전지만을 충전하여 축전 상태를 조정할 수 있다. 또한, 본 실시 형태의 축전 상태 조정 회로(110)는 하나의 코일을 이용하여 복수의 이차 전지의 축전 상태를 조정할 수 있다. 따라서, 본 실시 형태는 트랜스포머 타입에 비해 소형화에 크게 공헌할 수 있고, 특히 큰 전압을 취급하여야 하는 경우 이 유리한 효과는 더 현저하다. 또한, 트랜스포머는 부하가 있는 경우는 물론, 무부하의 상태라도 에너지 손실이 있음이 알려져 있는 데; 본 실시 형태에서는 트랜스포머에 의한 에너지 손실을 저감시킬 수 있다.
(제2 실시 형태)
이하 도면을 참조하여 본 발명의 제2 실시 형태를 설명한다. 본 발명의 제2 실시 형태에서는 이차 전지(B1~B4)로부터 코일(L)로의 에너지의 역류를 방지하는 데 다이오드를 이용하는 점이 제1 실시 형태와 상이하다. 따라서, 이하의 제2 실시 형태의 설명에서는 제2 실시 형태와 제1 실시 형태 사이의 차이점만 설명할 것이고, 제1 실시 형태와 유사한 기능 및 구성을 갖는 요소 등에는 동일한 참조 번호를 부여하고 그 설명을 생략한다.
도 4는 제2 실시 형태의 전류 제한 회로와 논리 회로를 설명하는 도면이다.
또한, 본 실시 형태에 있어서 컨트롤러(140)에 포함되는 논리 회로는 유사한 기능을 가지므로, 도 4에서는 4개의 논리 회로의 예로서 논리 회로(210A)를 설명한다.
본 실시 형태에서는 스위치 소자(S11)의 일단과 이차 전지(B1)의 양의 전극과의 사이에 다이오드(D)를 배치한다. 또한, 본 실시 형태의 축전 상태 조정 회로는 스위치 소자(S21)의 일단과 이차 전지(B2)의 양의 전극과의 사이, 스위치 소자(S31)의 일단과 이차 전지(B3)의 양의 전극과의 사이, 스위치 소자(S41)의 일단과 이차 전지(B4)의 양의 전극과의 사이에도, 각각 도 4에 나타낸 구성과 유사하게 다이오드(D)가 설치된다.
본 실시 형태의 논리 회로(210A)는 AND 회로(211, 212)와 NOT 회로(214)를 포함한다. 또한, 본 실시 형태의 논리 회로(210A)는 NOT 회로(216)와 NAND 회로(217, 218)를 포함한다. 본 실시 형태에서는 AND 회로(212)의 출력 신호가 제어 신호(SG11 및 SG12)로서, 스위치 소자(S11) 및 스위치 소자(S12)로 각각 공급된다.
따라서, 본 실시 형태에서는 제어 신호(SG11) 및 제어 신호(SG12)가 제어 신호(SG1)와 역상인 신호이다.
도 5는 제2 실시 형태의 축전 상태 조정 회로의 동작을 설명하는 타이밍 차트이다. 본 실시 형태에서는 도 5에 예시한 바와 같이, 스위치 소자(S11 및 S12)의 온/오프 전환의 타이밍을 제어하기 위한 제어 신호(SG11) 및 제어 신호(SG12)는 스위치 소자(SL 및 SCL)의 온/오프 전환의 타이밍을 제어하기 위한 제어 신호(SG1)의 반전 신호이다.
또한, 본 실시 형태에서는 이차 전지(B1)와 다이오드(D)의 접속점의 전위가 스위치 소자(S11)와 다이오드(D)의 접속점의 전위보다 높은 경우, 다이오드(D)에 의해 에너지 역류가 방지된다. 따라서, 본 실시 형태에서 코일 전류(IL)는 결코 음의 값을 갖지 않는다.
(제3 실시 형태)
이하 도면을 참조하여 본 발명의 제3 실시 형태를 설명한다. 본 발명의 제3 실시 형태에서는 접속점(La)과 B- 단자 사이와 접속점(Lb)과 B+ 단자 사이에 각각 다이오드를 설치한 점이 제1 실시 형태와 상이하다. 따라서, 이하의 제3 실시 형태의 설명에서는 제3 실시 형태와 제1 실시 형태 사이의 차이점만을 설명할 것이고, 제1 실시 형태와 유사한 기능 및 구성을 갖는 요소 등에는 동일한 참조 번호를 부여하고 그 설명을 생략한다. 도 6은 제3 실시 형태의 축전지 팩을 설명하는 도면이다.
본 실시 형태의 축전지 팩(100A)은 B+ 단자, B- 단자, 코일(L), 축전 상태 조정 회로(110A), 조립 전지(120), 셀 전압 검출 회로(130) 및 컨트롤러(140A)를 포함한다.
본 실시 형태의 축전지 팩(100A)은 B+ 단자 및 B- 단자를 통해 접속된 부하에 대해 조립 전지(120)에 축전된 전기를 공급한다. 또한, 본 실시 형태의 축전지 팩(100A)은 B+ 단자 및 B- 단자를 통해 접속된 충전기에 의해 조립 전지(120) 내의 이차 전지를 충전한다.
또한, 본 실시 형태에서, 스위치 소자(S11)의 타단은 다이오드(D1)의 애노드 전극과 접속되어 있다. 다이오드(D1)의 캐소드 전극은 이차 전지(B1)의 양의 전극 및 B+ 단자에 접속되어 있다. 다이오드(D1)의 캐소드 전극과 B+ 단자와의 접속점은 접속점(P5)으로서 나타낸다. 또한, 본 실시 형태에서 스위치 소자(S11, S21, S31, S41)의 타단은 접속점(Lb)에 접속되어 있다.
본 실시 형태에 있어서, 스위치 소자(S12)의 일단은 이차 전지(B1)의 음의 전극에 접속되어 있다. 유사하게, 스위치 소자(S22)의 일단은 이차 전지(B2)의 음의 전극에, 스위치 소자(S32)의 일단은 이차 전지(B3)의 음의 전극에, 스위치 소자(S42)의 일단은 이차 전지(B4)의 음의 전극에, 각각 접속되어 있다.
또한, 본 실시 형태에서 스위치 소자(S42)의 타단은 다이오드(D2)의 캐소드 전극과 접속되어 있다. 다이오드(D2)의 애노드 전극은 이차 전지(B4)의 음의 전극 및 B- 단자와 접속되어 있다. 또한, 본 실시 형태에서 스위치 소자(S12, S22, S32, S42)의 타단은 접속점(La)과 접속되어 있다.
본 실시 형태의 컨트롤러(140A)는 논리 회로(410, 420, 430, 440)를 포함한다. 또한, 본 실시 형태의 컨트롤러(140A)는 최저 전압 검출부(141)와 클록 생성부(142)를 포함한다.
본 실시 형태의 논리 회로(410)는 이차 전지(B1)에 대응하고, 코일(L)로부터의 전기의 공급 및 차단을 제어한다. 본 실시 형태의 논리 회로(420)는 이차 전지(B2)에 대응하고, 코일(L)로부터의 전기의 공급 및 차단을 제어한다. 본 실시 형태의 논리 회로(430)는 이차 전지(B3)에 대응하고, 코일(L)로부터의 전기의 공급 및 차단을 제어한다. 본 실시 형태의 논리 회로(440)는 이차 전지(B4)에 대응하고, 코일(L)로부터의 전기의 공급 및 차단을 제어한다.
본 실시 형태의 최저 전압 검출부(141)는 셀 전압 검출 회로(130)의 출력을 기초로 이차 전지(B1~B4) 중에 있어서 가장 셀 전압이 낮은 이차 전지를 검출하여, 논리 회로에 대해 검출 결과를 통지한다.
구체적으로, 최저 전압 검출부(141)는 논리 회로(410, 420, 430, 440)에 대하여 미리 L 레벨의 선택 통지 신호를 공급해 둔다. 최저 전압 검출부(141)는 최저 전압의 이차 전지를 검출하면 해당 검출된 이차 전지에 대응하는 논리 회로로 공급되는 선택 통지 신호의 레벨을 H 레벨로 반전시킬 수 있다.
본 실시 형태의 클록 생성부(142)는 논리 회로(410, 420, 430, 440)로 공급되는 클록 신호를 생성한다. 본 실시 형태의 클록 생성부(142)는 최저 전압 검출부(141)에 의해 검출된 이차 전지에 대응하는 논리 회로에 대해 소정 주기의 클록 신호를 공급하여, 그 검출된 이차 전지 이외의 이차 전지에 대응하는 논리 회로에 클록 신호를 공급시 그 클록 신호의 레벨은 고정될 수 있다.
논리 회로(410)는 스위치 소자(SL)와 전류 제한 회로(111)에 포함되는 스위치 소자(SCL)를 제어하는 제어 신호(SG1, SG2)의 기초가 되는 신호(SG1', SG2')와, 스위치 소자(S11)를 제어하는 제어 신호(SG11)와, 스위치 소자(S12)를 제어하는 제어 신호(SG12)를 생성한다. 논리 회로(420)는 신호(SG1', SG2')와, 스위치 소자(S21)를 제어하는 제어 신호와, 스위치 소자(S22)를 제어하는 제어 신호를 생성한다. 논리 회로(430)는 신호(SG1', SG2')와, 스위치 소자(S31)를 제어하는 제어 신호와, 스위치 소자(S32)를 제어하는 제어 신호를 생성한다. 논리 회로(440)는 신호(SG1', SG2')와, 스위치 소자(S41)를 제어하는 제어 신호와, 스위치 소자(S42)를 제어하는 제어 신호를 생성한다.
본 실시 형태의 컨트롤러(140)는 논리 회로(410, 420, 430, 440) 각각에 의해 생성된 신호(SG1', SG2')를 입력 신호로 하는 OR 회로를 가지며, 이 OR 회로의 출력 신호가 제어 신호(SG1, SG2)가 된다.
또한, 도 6에서는 논리 회로(410)와 스위치 소자(SL) 사이의 접속과, 논리 회로(410)와 전류 제한 회로(111) 사이의 접속과, 논리 회로(410)와 스위치 소자(S11 및 S12) 사이의 접속만을 예시한다. 본 실시 형태의 축전지 팩(100A)에서는 논리 회로(420)와 스위치 소자(SL) 사이의 접속, 논리 회로(420)와 전류 제한 회로(111) 사이의 접속 및 논리 회로(420)와 스위치 소자(S21 및 S22) 사이의 접속은 논리 회로(410)와 스위치 소자(SL) 사이의 접속과, 논리 회로(410)와 전류 제한 회로(111) 사이의 접속과, 논리 회로(410)와 스위치 소자(S11 및 S12) 사이의 접속과 동일하다. 또한, 논리 회로(430)와 스위치 소자(SL) 사이의 접속과, 논리 회로(430)와 전류 제한 회로(111) 사이의 접속과, 논리 회로(430)와 스위치 소자(S31 및 S32) 사이의 접속과, 그리고, 논리 회로(440)와 스위치 소자(SL) 사이의 접속과, 논리 회로(440)와 전류 제한 회로(111) 사이의 접속과, 논리 회로(440)와 스위치 소자(S41 및 S42) 사이의 접속은 각각 논리 회로(410)와 스위치 소자(SL) 사이의 접속과, 논리 회로(410)와 전류 제한 회로(111) 사이의 접속과, 논리 회로(410)와 스위치 소자(S11 및 S12) 사이의 접속과 동일하다. 본 실시 형태의 논리 회로(410, 420, 430, 440)의 상세는 후술한다.
이상과 같이 본 실시 형태에 있어서, 컨트롤러(140A)는 셀 전압이 가장 낮은 이차 전지를 검출하고, 검출된 이차 전지와 코일(L)을 접속시키는 제어 신호를 출력한다. 축전 상태 조정 회로(110A)는 제어 신호를 기초로 각 스위치 소자를 동작시킨다. 본 실시 형태의 축전 상태 조정 회로(110A)에서는 이러한 동작을 통해 가장 셀 전압이 낮은 이차 전지에 대해 코일(L)에 축적된 전기가 공급되어, 이차 전지(B1~B4)의 축전 상태가 조정된다.
또한, 본 실시 형태에서는 스위치 소자(S11, S12)에 의한 이차 전지(B1)와 코일(L)의 접속은 스위치 소자(S12)보다 먼저 스위치 소자(S11)가 온 상태로 전환되는 방식으로 수행된다. 따라서, 본 실시 형태는 접속의 전환 동작시에 이차 전지(B1)의 음의 전극과 B- 단자를 먼저 접속하는 것으로 이차 전지(B1)로부터 B- 단자로 방전되는 것을 방지한다. 또한, 본 실시 형태에서는 다이오드(D1, D2)를 설치함으로써, 접속 전환 동작시, 코일(L)의 양끝이 어디에도 접속되어 있지 않은 상태가 되는 것이 방지된다.
따라서, 본 실시 형태에 따르면, 축전 상태 조정 회로(110A)의 동작을 안정화시켜 이차 전지(B1~B4)의 축전 상태를 조정할 수 있다.
다음에, 도 7을 참조하여 본 실시 형태의 전류 제한 회로(111)와 논리 회로(410, 420, 430, 440)를 설명한다.
도 7은 제3 실시 형태의 전류 제한 회로와 논리 회로를 설명하는 도면이다. 본 실시 형태의 논리 회로(410, 420, 430, 440)는 각각 동일한 구성을 가진다, 따라서, 도 7에서는 논리 회로(410)를 일례로서 예시한다. 또한, 도 7의 논리 회로(410)는 도 8의 타이밍 차트에 나타낸 동작을 실현하기 위한 회로의 일례이다. 논리 회로(410)는 도 8의 타이밍 차트에 나타낸 동작을 실현 시키는 구성만을 가질 수 있다.
전류 제한 회로(111)는 스위치 소자(SCL), 저항(R), 비교기(112) 및 기준 전압 생성부(113)를 포함한다.
스위치 소자(SCL)은 일단이 접속점(Lb)와 접속되고, 스위치 소자(SCL)의 타단이 비교기(112)의 반전 입력 단자와 저항(R)의 일단 사이의 접속점(P1)과 접속되어 있다. 본 실시 형태의 스위치 소자(SL 및 SCL)는 논리 회로(410)로부터 출력되는 제어 신호(SG1 및 SG2)에 의해 온/오프 상태로 전환되도록 제어된다. 즉, 본 실시 형태의 스위치 소자(SL 및 SCL)는 이차 전지(B1~B4)와 코일(L) 간의 직렬의 접속/차단을 제어하는 스위치부를 형성한다. 다시 말해, 본 실시 형태의 스위치 소자(SL 및 SCL)는 코일(L)의 전기의 축적과 방출을 제어하는 스위치부를 형성한다. 저항(R)의 타단은 기준 전압 생성부(113)의 음의 전극과 B- 단자 사이의 접속점(P2)과 접속되어 있다.
기준 전압 생성부(113)는 기준 전압(Vref)를 생성하고 있고, 그 양의 전극이 비교기(112)의 비-반전 입력 단자와 접속되어 있다. 비교기(112)의 출력 신호는 후술하는 NAND 회로(321)의 한편의 입력에 공급된다.
본 실시 형태의 논리 회로(410)는 AND 회로(311, 312, 313, 314), NOT 회로(315, 316, 317, 318, 319), 비교기(320), NAND 회로(321, 322)를 포함한다.
AND 회로(311)는 한편의 입력 단자에 클록 생성부(142)로부터 출력되는 클록 신호(CLK)가 공급되고, AND 회로(311)의 다른 편의 입력 단자에는 NOT 회로(315)의 출력 신호가 공급된다. AND 회로(311)의 출력 신호는 NOT 회로(316)로 공급된다. 또한, AND 회로(311)의 출력 신호는 AND 회로(314)의 한편의 입력 단자로 공급된다.
또한, AND 회로(311)의 출력 신호는 신호(SG2')로서 컨트롤러(140A) 내의 OR 회로(도시 생략)로 공급된다. OR 회로의 출력 신호는 제어 신호(SG2)로서 스위치 소자(SCL)로 공급된다.
NOT 회로(316)의 출력 신호는 AND 회로(312)의 한편의 입력 단자에 공급된다. AND 회로(312)의 다른 편의 입력 단자에는 최저 전압 검출부(141)로부터 출력되는 선택 통지 신호(SLE)가 공급된다.
AND 회로(312)의 출력 신호는 NOT 회로(318)의 입력 단자에 공급된다. NOT 회로(318)의 출력 신호는 NOT 회로(319)의 입력 단자에 공급된다. NOT 회로(319)의 출력 신호는 스위치 소자(S12)의 온/오프를 제어하는 제어 신호(SG12)로서 스위치 소자(S12)로 공급된다. 또한, NOT 회로(319)의 출력 신호는 NOT 회로(317)의 입력 단자에 공급된다. 또한, 본 실시 형태에서 NOT 회로(318)와 NOT 회로(319)는 지연 회로(400)를 구성하고 있다.
또한, AND 회로(312)의 출력 신호도 AND 회로(313)의 한편의 입력 단자에 공급된다. AND 회로(313)의 다른 편의 입력 단자에는 비교기(320)의 출력 신호가 공급된다.
AND 회로(313)의 출력 신호는 스위치 소자(S11)의 온/오프를 제어하는 제어 신호(SG11)로서 스위치 소자(S11)로 공급된다.
비교기(320)의 반전 입력 단자는 이차 전지(B1)와 접속되는 스위치 소자(S11)의 일단과 접속되어 있다. 비교기(320)의 반전 입력 단자와 스위치 소자(S11)의 일단 간의 접속점을 접속점(P3)으로서 나타낸다.
비교기(320)의 비-반전 입력 단자는 코일(L)과 접속되는 스위치 소자(S11)의 타단과 접속되어 있다. 비교기(320)의 비-반전 입력 단자와 스위치 소자(S11)의 타단 간의 접속점을 접속점(P4)으로서 나타낸다.
본 실시 형태에서, AND 회로(314)의 한편의 입력 단자에는 AND 회로(311)의 출력 신호인 신호(SG2')가 공급된다. AND 회로(314)의 다른 편의 입력 단자에는 NOT 회로(317)의 출력 신호가 공급된다. AND 회로(314)의 출력 신호는 신호(SG1')로서 컨트롤러(140A) 내의 OR 회로(도시 생략)로 공급된다. OR 회로의 출력 신호는 제어 신호(SG1)로서 스위치 소자(SL)로 공급된다.
본 실시 형태에서, NAND 회로(321)와 NAND 회로(322)는 플립플롭을 형성하고 있다. NAND 회로(321)의 한편의 입력 단자에는 비교기(112)의 출력 신호가 공급되어, NAND 회로(321)의 다른쪽의 입력에는 NAND 회로(322)의 출력 신호가 공급된다. NAND 회로(322)는 한편의 입력에 클록 생성부(142)로부터 출력되는 클록 신호(CLK)가 공급되어, 다른쪽의 입력에 NAND 회로(321)의 출력 신호가 공급된다. NAND 회로(321)의 출력 신호는 NOT 회로(315)의 입력에 공급된다.
이하, 도 8을 참조하여 본 실시 형태의 축전 상태 조정 회로(110A)의 동작을 설명한다. 도 8은 제3 실시 형태의 축전 상태 조정 회로의 동작을 설명하는 타이밍 차트이다. 도 8에서는 최저 전압 검출부(141)에 의해 이차 전지(B1)가 검출되고, 논리 회로(410)에 H 레벨의 선택 통지 신호(SLE)가 공급되었을 때의 축전 상태 조정 회로(110A)의 동작을 보이고 있다.
먼저, 타이밍(T0)에서의 축전 상태 조정 회로(110A)의 동작을 설명한다. 타이밍(T0)에서는 H 레벨의 클록 신호(CLK)가 공급된다. 이 타이밍(T0)에 있어서, 접속점(P1, P2) 사이의 전압은 기준 전압(Vref)에 도달하고 있지 않기 때문에, 비교기(112)의 출력 신호의 신호 레벨은 H 레벨이다. 따라서, NAND 회로(321)의 출력 신호의 신호 레벨은 L 레벨이 되고, NOT 회로(315)의 출력 신호는 H 레벨이 된다. 여기서, H 레벨의 클록 신호(CLK)가 공급되므로, AND 회로(311)의 출력 신호의 신호 레벨은 H 레벨이다. 즉, 타이밍(T0)에 있어서 신호(SG2')와 제어 신호(SG2)의 신호 레벨은 H 레벨이 되어, 스위치 소자(SCL)는 온 상태로 된다.
또한, 타이밍(T0)에 있어서, NOT 회로(316)의 출력 신호는 L 레벨이므로, AND 회로(312)의 출력 신호의 신호 레벨은 L 레벨이 되어, NOT 회로(319)의 출력 신호의 신호 레벨도 L 레벨이 된다. 따라서, NOT 회로(317)의 출력 신호의 신호 레벨은 H 레벨이 되어, AND 회로(314)의 출력 신호의 신호 레벨은 H 레벨이 된다. 즉, 타이밍(T0)에 있어서 신호(SG1')와 제어 신호(SG1)의 신호 레벨은 H 레벨이 되어, 스위치 소자(SL)는 온 상태로 된다.
따라서, 본 실시 형태에 있어서, 코일(L)은 예컨대 축전지 팩(100A)에 충전기가 접속되어 있지 않은 경우, 타이밍(T0)에 있어서 이차 전지(B1~B4)와 직렬로 접속된다. 이 경우, 코일(L)에는 조립 전지(120)로부터 코일 전류(IL)가 공급된다.
또한, 타이밍(T0)에서는 NOT 회로(319)의 출력 신호의 신호 레벨이 L 레벨 이므로, 제어 신호(SG12)의 신호 레벨은 L 레벨이 되어, 스위치 소자(S12)는 오프 상태가 된다. 또한, 타이밍(T0)에서는 AND 회로(312)의 출력 신호의 신호 레벨이 L 레벨이므로, AND 회로(313)의 출력 신호의 신호 레벨이 L 레벨이 된다. 따라서, 제어 신호(SG11)의 신호 레벨은 L 레벨이며, 스위치 소자(S11)는 오프 상태로 된다.
다음에, 타이밍(T1)에서의 축전 상태 조정 회로(110A)의 동작을 설명한다. 타이밍(T1)에서, 접속점(P1, P2) 사이의 전압이 기준 전압(Vref)에 도달하여, 비교기(112)의 출력 신호가 H 레벨로부터 L 레벨로 반전된다. 그러면, NAND 회로(321)의 출력 신호의 신호 레벨은 H 레벨이 되고, NOT 회로(315)의 출력 신호의 신호 레벨은 L 레벨이 된다. 따라서, AND 회로(311)의 출력 신호의 신호 레벨은 L 레벨이 된다. 즉, 타이밍(T1)에서 신호(SG2')와 제어 신호(SG2)의 신호 레벨은 L 레벨이 되어, 스위치 소자(SCL)는 오프 상태로 된다.
다음에, 타이밍(T2)에서의 축전 상태 조정 회로(110A)의 동작을 설명한다. 타이밍(T1)에서, AND 회로(311)의 출력 신호는 H 레벨로부터 L 레벨로 반전된다. AND 회로(311)의 L 레벨의 출력 신호는 AND 회로(314)로 의해 수신된다. 따라서, AND 회로(314)의 출력 신호는 타이밍(T2)에서 H 레벨로부터 L 레벨로 반전되어, 신호(SG1')와 제어 신호(SG1)의 신호 레벨은 L 레벨이 되어, 스위치 소자(SL)는 오프 상태로 된다.
본 실시 형태에 있어서, 타이밍(T1)과 타이밍(T2) 사이의 시간차는 비교기(112)로부터 출력되는 신호가 스위치 소자(SCL)에 도달하고 비교기(112)로부터 출력되는 신호가 스위치 소자(SL)에 도달하도록 통과하는 게이트의 수의 차이에 의해 야기된다. 도 7에서, 비교기(112)의 출력 신호가 스위치 소자(SL)에 도달하도록 통과하는 게이트의 수는 4개, 즉 NAND 회로(321), NOT 회로(315), AND 회로(311, 314)이다. 한편, 비교기(112)의 출력 신호가 스위치 소자(SCL)에 도달하도록 통과하는 게이트의 수는 3개, 즉 NAND 회로(321), NOT 회로(315), AND 회로(311)이다.
따라서, 본 실시 형태에서는 스위치 소자(SCL)가 오프 상태로 되는 타이밍(T1)과 스위치 소자(SL)가 오프 상태로 되는 타이밍(T2) 사이의 시간은 비교기의 출력 신호가 AND 회로(314)를 통과하는 데 필요한 시간과 같다.
본 실시 형태에서는, 타이밍(T2)에서, 스위치 소자(SL 및 SCL)의 양방이 오프 상태로 된다. 또한, 타이밍(T2)에서, 스위치 소자(S11 및 S12)도 오프 상태로 된다.
이때, 코일(L)의 일단(접속점(Lb)와 접속됨)은 다이오드(D1)를 통해 B+ 단자(이차 전지(B1)의 양의 전극)와 접속되고, 코일(L)의 타단(접속점(La)와 접속됨)은 다이오드(D2)를 통해 B- 단자(이차 전지(B4)의 음의 전극)와 접속된다. 따라서, 본 실시 형태에서는 스위치 소자(SL 및 SCL)가 오프 상태로 되고, 또한, 스위치 소자(S11 및 S12)가 오프 상태로 된 경우에도 코일(L)의 양단에서의 전위가 고정된다. 따라서, 본 실시 형태에 따르면, 코일(L)의 양단이 어디에도 접속되어 있지 않은 상태가 방지되어 축전 상태 조정 회로(110A)의 동작을 안정시킬 수 있다.
다음에, 타이밍(T3)에서의 축전 상태 조정 회로(110A)의 동작을 설명한다. 타이밍(T1)에서, AND 회로(311)의 출력 신호가 H 레벨로부터 L 레벨로 반전되면, NOT 회로(316)의 출력 신호가 L 레벨로부터 H 레벨로 반전된다. 따라서, AND 회로(312)의 출력 신호는 L 레벨로부터 H 레벨로 반전된다.
AND 회로(312)의 H 레벨의 출력 신호는 AND 회로(313)의 한편의 입력 단자에 공급된다. 이때, 접속점(P4)에서의 전위는 코일(L)에 전기가 축적되어 있기 때문에 접속점(P3)에서의 전위보다 높다. 따라서, 비교기(320)의 출력 신호의 신호 레벨은 H 레벨이 된다.
따라서, AND 회로(313)의 출력 신호는 L 레벨로부터 H 레벨로 반전된다. 즉, 타이밍(T3)에서 제어 신호(SG11)는 H 레벨이 되어, 스위치 소자(S11)는 온 상태로 된다.
타이밍(T2)과 타이밍(T3) 사이의 시간차는 예컨대 AND 회로(311)의 출력 신호가 통과하는 게이트의 수의 차이에 의해 생긴다. AND 회로(311)의 출력 신호가 스위치 소자(SL)에 도달할 때까지 통과하는 게이트의 수는 하나, 즉 AND 회로(314)이다. 한편, AND 회로(311)의 출력 신호가 스위치 소자(S11)에 도달할 때까지 통과하는 게이트의 수는 3개, 즉 NOT 회로(316)와 AND 회로(312, 313)이다.
타이밍(T2)과 타이밍(T3)의 사이의 시간은 이러한 게이트의 수의 차이에 해당하는 것이다.
다음에, 타이밍(T4)에서의 축전 상태 조정 회로(110A)의 동작을 설명한다. AND 회로(312)의 출력 신호가 L 레벨로부터 H 레벨로 반전되면, H 레벨의 출력 신호는 NOT 회로(318, 319)를 통해 스위치 소자(S12)로 공급된다. 따라서, 타이밍(T4)에서, 제어 신호(SG12)의 신호 레벨은 H 레벨이 되어, 스위치 소자(S12)는 온 상태로 된다.
이상과 같이 본 실시 형태의 축전 상태 조정 회로(110A)는 타이밍(T4)에서 최저 전압 검출부(141)에 의해 검출된 이차 전지(B1)를 코일(L)과 접속시켜, 코일(L)에 축적된 전기(에너지)를 이차 전지(B1)로 방전시킨다.
다음에, 본 실시 형태의 NOT 회로(318, 319)에 의해 구성되는 지연 회로(400)를 설명한다.
본 실시 형태에서는 AND 회로(312)의 출력 신호가 스위치 소자(S11)에 도달하기까지 통과되는 게이트는 오직 AND 회로(313)만이다. 따라서, 본 실시 형태에서는 AND 회로(312)의 출력 신호가 스위치 소자(S12)에 도달할 때까지 적어도 2개의 게이트를 통과하도록 지연 회로(400)를 배치한다.
본 실시 형태에서는 AND 회로(312)와 스위치 소자(S12)의 사이에 있는 게이트를, AND 회로(312)와 스위치 소자(S11)의 사이에 있는 게이트보다 더 많이 배치하는 것에 의해 스위치 소자(S12)가 스위치 소자(S11)보다 나중에 온 상태로 전환된다.
본 실시 형태에서는 이러한 동작을 통해 스위치 소자(S11 및 S12)를 온 상태로 전환시키는 타이밍을 제어하는 것으로, 코일(L)을 이차 전지(B1)와 접속하도록 제어하는 경우 접속점(Lb)과 접촉되는 코일(L)의 일단을 타단보다 먼저 이차 전지(B1)의 양의 전극과 접속시킨다.
따라서, 본 실시 형태에서는 예컨대, 이차 전지(B1)와 접속시키도록 제어하는 경우 접속점(La)과 접속되는 코일(L)의 일단이 먼저 이차 전지(B1)의 음의 전극과 접속되어 이차 전지(B1)로부터 B- 단자로 방전되는 것을 방지할 수 있다. 축전 상태 조정 회로(110A)에서, 접속점(La)과 접속되는 코일(L)의 타단이 먼저 이차 전지(B1)의 음의 전극에 접속된 경우, 이차 전지(B1)의 음의 전극(이차 전지(B2)의 양의 전극)은 스위치 소자(S12), 코일(L1), 다이오드(D1)를 통해, 접속점(P5)과 접속되어, 이차 전지(B1~B4)를 통해 B- 단자와 접속된다. 따라서, 코일(L)에 축적된 전기는 이차 전지(B1)는 물론, 이차 전지(B2~B4)에도 공급된다. 다시 말해, 이차 전지(B1)로 공급될 것으로 예상되는 전기는 스위치 소자(S11)가 온 상태로 될 때까지 이차 전지(B2~B4)로 방전된다. 본 실시 형태에서는 접속점(Lb)과 접속되는 코일(L)의 일단을 코일(L)의 타단보다 먼저 이차 전지(B1)의 양의 전극에 접속시킴 으로써 상술한 방전이 생기는 것을 방지하여, 이차 전지(B1)를 충전하기 전의 에너지 손실을 저감시킬 수 있다.
또한, 본 실시 형태에서는 접속점(La)과 접속되는 코일(L)의 타단이 먼저 이차 전지(B2)의 음의 전극에 접속됨으로써 야기될 수 있는, 비교기(320)의 비-반전 입력 단자에서의 전위(접속점(P4)의 전위)가 비교기(320)의 내압(withstand voltage)을 넘는 고 전위로 되는 것을 방지할 수 있다.
다음에, 타이밍(T5)에서의 축전 상태 조정 회로(110A)의 동작을 설명한다. 타이밍(T5)에서는 코일(L)로부터 이차 전지(B1)로의 방전이 종료된다. 본 실시 형태에서는 코일(L)의 방전 종료의 타이밍을 접속점(P3)과 접속점(P4) 사이의 전위차를 기초로 검출한다. 보다 구체적으로, 본 실시 형태에서는 비교기(320)에 의해 접속점(P3)의 전위와 접속점(P4)의 전위를 비교한다. 이후, 축전 상태 조정 회로(110)는 접속점(P3)의 전위가 접속점(P4)의 전위보다 높아질 때 비교기(320)의 출력 신호에 의해 스위치 소자(S11)를 오프 상태로 전환함으로써 코일(L)과 이차 전지(B1) 간의 접속을 차단한다. 본 실시 형태에서는 이러한 스위치 소자(S11)의 제어를 통해 이차 전지(B1)로부터 코일(L)로의 에너지 역류를 방지할 수 있다.
타이밍(T5)에서, 코일(L)로부터 이차 전지(B1)로의 방전을 통해 접속점(P3)의 전위가 접속점(P4)의 전위보다 커지면, 비교기(320)의 출력 신호는 H 레벨로부터 L 레벨로 반전된다. 따라서, AND 회로(313)의 출력 신호는 H 레벨로부터 L 레벨로 반전된다. 즉, 타이밍(T5)에서 제어 신호(SG11)의 신호 레벨은 L 레벨이 되어 스위치 소자(S11)가 오프 상태로 됨으로써 되어, 코일(L)과 이차 전지(B1)의 접속이 차단된다.
이상과 같이 본 실시 형태의 축전 상태 조정 회로(110A)는 타이밍(T4)으로부터 타이밍(T5)까지의 시간에, 코일(L)에 축적된 전기를 이차 전지(B1)로 공급하여 이차 전지(B1)의 충전을 행한다.
또한, 본 실시 형태에서는 타이밍(T5)에서 스위치 소자(SL 및 SCL)는 오프 상태로 유지되고, 스위치 소자(S12)는 온 상태로 유지된다. 본 실시 형태에 있어서, 제어 신호(SG1 및 SG2)를 H 레벨로 반전시키는 타이밍(스위치 소자(SL 및 SCL)을 온 상태로 하는 타이밍)은 클록 신호(CLK)를 기초로 결정할 수 있다.
타이밍(T5)에서는 코일(L)로부터 이차 전지(B1)로의 방전(즉 이차 전지(B1)의 충전)이 종료되었으므로, 스위치 소자(S11)가 스위치 소자(S12)보다 먼저 오프 상태로 될 수 있다.
다음에, 타이밍(T6)에서, 클록 신호(CLK)가 H 레벨이 된다. 타이밍(T7)에서, 신호(SG2') 및 제어 신호(SG2)의 신호 레벨은 H 레벨이 되어, 스위치 소자(SCL)는 온 상태로 된다. 타이밍(T8)에서, 제어 신호(SG12)의 신호 레벨이 L 레벨이 되어, 스위치 소자(S12)가 오프 상태로 된다. 타이밍(T9)에서, 신호(SG1') 및 제어 신호(SG1)의 신호 레벨은 H 레벨이 되어, 스위치 소자(SL)는 온 상태가 된다.
타이밍(T7)과 타이밍(T8) 사이의 시간은 AND 회로(311)의 출력 단자와 스위치 소자(S12) 사이에 접속된 게이트의 수와, AND 회로(311)의 출력 단자와 스위치 소자(SL) 사이에 접속된 게이트의 수의 차이 대응한다.
본 실시 형태에서는 타이밍(T9)에서 본 실시 형태의 축전 상태 조정 회로(110A)의 동작은 타이밍(T0)에서의 동작과 유사하여, 코일(L)에 대한 코일 전류(IL)의 공급이 시작된다.
본 실시 형태의 최저 전압 검출부(141)는 타이밍(T5)과 다음 클록 신호(CLK)가 상승하는 타이밍(T6) 사이의 시간에, 가장 셀 전압이 낮은 이차 전지를 검출할 수 있다. 또한, 최저 전압 검출부(141)는 타이밍(T5)과, 코일(L)에 대한 코일 전류(IL)의 공급이 정지하는 타이밍(T10) 사이의 시간에 가장 셀 전압이 낮은 이차 전지를 검출할 수 있다. 본 실시 형태의 최저 전압 검출부(141)는 예컨대 소정 간격마다 가장 셀 전압이 낮은 이차 전지를 검출할 수 있다.
또한, 도 8에서는 논리 회로(410)에 제어되는 스위치 소자(SL 및 SCL)와 스위치 소자(S11 및 S12)의 동작을 예시하고, 논리 회로(420, 430, 440)에 의해 제어되는 스위치 소자의 동작의 설명은 생략한다.
도 8의 예에서는 논리 회로(420, 430, 440)는 각각 스위치 소자(S21 및 S22), 스위치 소자(S31 및 S32), 스위치 소자(S41 및 S42)를 오프 상태로 제어한다.
그리고, 예컨대 도 8에 예시된 타이밍(T5) 이후에 최저 전압 검출부(141)가 이차 전지(B2)를 검출한 경우, 논리 회로(420)는 상술한 논리 회로(410)의 동작과 유사한 동작을 행한다. 즉, 논리 회로(420)는 스위치 소자(SL 및 SCL)와, 스위치 소자(S21 및 S22)의 온/오프를 제어하여, 이차 전지(B2)에 대해 코일(L)에 축적된 전기를 방전시킨다. 한편, 논리 회로(410, 430, 440)는 각각 스위치 소자(S11 및 S12), 스위치 소자(S31 및 S32), 스위치 소자(S41 및 S42)를 오프 상태로 제어한다.
이하, 최저 전압 검출부(141)에 의해 이차 전지(B1) 이외의 이차 전지가 검출된 경우의 논리 회로(410)의 동작을 설명한다.
본 실시 형태의 최저 전압 검출부(141)는 검출된 이차 전지에 대응하는 논리 회로에 H 레벨의 선택 통지 신호(SLE)를 공급하고, 검출된 이차 전지에 대응하는 논리 회로 이외의 논리 회로에 L 레벨의 선택 통지 신호(SLE)를 공급한다.
또한, 본 실시 형태의 클록 생성부(142)는 최저 전압 검출부(141)에 의해 검출된 이차 전지에 대응하는 논리 회로 이외의 논리 회로에는 클록 신호(CLK)의 레벨을 L 레벨로 고정하여 공급한다.
따라서, 최저 전압 검출부(141)가 이차 전지(B1)를 검출하지 않는 경우, AND 회로(311)의 한편의 입력 단자에 공급되는 클록 신호(CLK)는 L 레벨로 고정되어, AND 회로(311)의 출력 신호도, L 레벨로 고정된다. 따라서, 신호(SG1') 및 신호(SG2')도 L 레벨로 고정된다.
또한, AND 회로(312)의 한편의 입력 단자에 공급되는 선택 통지 신호(SLE)는 L 레벨로 고정되어, AND 회로(312)의 출력 신호도 L 레벨로 고정된다. 따라서, AND 회로(313)의 출력 신호가 L 레벨로 고정되어 제어 신호(SG11 및 SG12)가 L 레벨이 됨으로써 스위치 소자(S11 및 S12)는 오프 상태로 된다.
이상과 같이 본 실시 형태의 축전 상태 조정 회로(110A)에서는 클록 신호(CLK)의 상승 엣지를 검지하여 스위치 소자(SL 및 SCL)를 온 상태로 전환시켜, 코일(L)을 B+ 단자와 B- 단자 사이에 접속시켜 코일(L)에 전기를 축적한다. 또한, 본 실시 형태의 축전 상태 조정 회로(110)는 코일(L)에 축적된 전기가 소정 값에 도달시 셀 전압이 가장 낮은 이차 전지가 코일(L)과 접속되도록 스위치 소자(S11, S12, S21, S22, S31, S32, S41, S42)를 동작시킨다.
즉, 본 실시 형태에서는 소정 간격마다 검출되는 가장 셀 전압이 낮은 이차 전지와 코일(L)을 접속시켜 폐 루프를 형성시키고, 해당 폐 루프에서 코일(L)에 축적된 전기를 이차 전지로 공급하여 이차 전지를 충전한다.
본 실시 형태의 축전 상태 조정 회로(110A)는 이상의 동작을 통해 복수의 이차 전지 중 셀 전압이 가장 낮은 이차 전지만 충전하도록 축전 상태를 조정할 수 있다. 또한, 본 실시 형태의 축전 상태 조정 회로(110A)는 하나의 코일을 이용하여 복수의 이차 전지의 축전 상태를 조정할 수 있다. 따라서, 본 실시 형태는 트랜스포머 타입에 비해 소형화에 크게 공헌할 수 있어서, 특히 큰 전류를 제어하여야 하는 경우 이 유리한 효과는 현저하다. 또한, 트랜스포머는 부하가 있는 경우는 물론, 무부하의 상태라도 에너지 손실이 있음이 알려져 있는 데, 본 실시 형태는 이 트랜스포머에 의한 에너지 손실을 저감시킬 수 있다.
이상, 완전하고 분명한 개시를 위해 특정 실시 형태에 대해 본 발명을 설명하였지만, 첨부된 특허청구범위는 그렇게 한정되지 않으며, 여기 언급된 기본적인 개시 내용 내에 당연히 속하면서도 당업자가 떠올릴 수 있는 모든 변형 및 변경을 구현하는 것으로 해석되어야 한다. 본 출원은 그 전체 내용이 여기에 참조로 포함된, 2014년 2월 28일자 출원된 일본 우선권 출원 제2014-039210호, 2014년 12월 9일자 출원된 일본 우선권 출원 제2014-249245호 및 2015년 2월 12일자 출원된 일본 우선권 출원 제2015-024870호에 기초한다.
100, 100A 축전지 팩 110, 110A 축전 상태 조정 회로
120 조립 전지 130 셀 전압 검출 회로
140 컨트롤러 141 최저 전압 검출부
142 클록 생성부
210, 220, 230, 240, 210A, 410, 420, 430, 440 논리 회로

Claims (11)

  1. 코일에서의 에너지 축적과 에너지 방출 간을 전환시키도록 구성된 제1 스위치부와, 복수의 대응하는 축전 장치와 상기 코일을 접속 또는 차단하도록 구성된 복수의 제2 스위치부를 포함하는 스위치 회로의 제어 방법에 있어서,
    상기 제1 스위치부를 온 상태로 전환시키고 상기 복수의 제2 스위치부를 오프 상태로 전환시키는 동작을 수행하는 제1 단계; 및
    상기 제1 스위치부를 오프 상태로 전환시키고 상기 제2 스위치부 중 하나만을 온 상태로 전환시키는 동작을 수행하는 제2 단계
    를 포함하는, 스위치 회로의 제어 방법.
  2. 제1항에 있어서,
    상기 제2 단계에 있어서,
    상기 제1 스위치부가 오프 상태로 전환된 후, 상기 제2 스위치부 중 하나가 온 상태로 전환되어, 상기 축전 장치 중 상기 대응하는 축전 장치의 양의 전극과 상기 코일의 일단을 접속시킨 후에 상기 대응하는 축전 장치의 음의 전극과 상기 코일의 타단을 접속시키는 것인, 스위치 회로의 제어 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 스위치부는 각각,
    상기 대응하는 축전 장치의 양의 전극과 상기 코일의 일단을 접속 또는 차단시키도록 구성된 제1 스위치 소자; 및
    상기 대응하는 축전 장치의 음의 전극과 상기 코일의 타단을 접속 또는 차단시키도록 구성된 제2 스위치 소자
    를 포함하고,
    상기 제1 스위치 소자는, 상기 대응하는 축전 장치의 양의 전극에서의 전위와 상기 코일의 일단에서의 전위 사이의 차이를 기초로 오프 상태로 전환되도록 제어되는 것인, 스위치 회로의 제어 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 제1 스위치부는, 상기 코일에 흐르는 전류의 값이 미리 정해진 값에 도달하면 오프 상태로 전환되도록 제어되는 것인, 스위치 회로의 제어 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제2 스위치부 중 하나는 상기 축전 장치 중 최소 전압을 갖는 축전 장치에 대응하는 것인, 스위치 회로의 제어 방법.
  6. 축전 상태 조정 회로에 있어서,
    코일에서의 에너지 축적과 에너지 방출 간을 전환시키도록 구성된 제1 스위치부; 및
    복수의 대응하는 축전 장치와 상기 코일을 접속 또는 차단시키도록 구성된 제2 스위치부
    를 포함하고,
    상기 제2 스위치부는, 상기 제1 스위치부가 온 상태로 전환시 오프 상태로 전환되고,
    상기 제1 스위치부가 오프 상태로 전환시에 상기 제2 스위치부 중 하나만 온 상태로 전환되는 것인, 축전 상태 조정 회로.
  7. 제6항에 있어서,
    상기 제2 스위치부 중 하나가 온 상태로 전환되어, 축전 장치 중 대응하는 축전 장치의 양의 전극과 상기 코일의 일단을 접속시킨 후에 상기 대응하는 축전 장치의 음의 전극과 상기 코일의 타단을 접속시키는 것인, 축전 상태 조정 회로.
  8. 제7항에 있어서,
    상기 제2 스위치부는 각각,
    상기 대응하는 축전 장치의 양의 전극과 상기 코일의 일단을 접속 또는 차단시키도록 구성된 제1 스위치 소자; 및
    상기 대응하는 축전 장치의 음의 전극과 상기 코일의 타단을 접속 또는 차단시키도록 구성된 제2 스위치 소자
    를 포함하고,
    상기 제1 스위치부는,
    직렬 접속된 상기 축전 장치의 양의 전극과 상기 코일의 일단을 접속시키도록 구성된 제3 스위치 소자; 및
    상기 축전 장치의 음의 전극과 상기 코일의 타단을 접속시키도록 구성된 제4 스위치 소자
    를 포함하고,
    상기 제1 스위치 소자와 상기 제3 스위치 소자 사이에 제1 다이오드가 배치되고, 상기 제2 스위치 소자와 상기 제4 스위치 소자 사이에 제2 다이오드가 배치된 것인, 축전 상태 조정 회로.
  9. 축전 상태 조정 장치에 있어서,
    코일;
    상기 코일에서의 에너지 축적과 에너지 방출 간을 전환시키도록 구성된 제1 스위치부; 및
    복수의 대응하는 축전 장치와 상기 코일을 접속 또는 차단시키도록 구성된 제2 스위치부
    를 포함하고,
    상기 제2 스위치부는 상기 제1 스위치부가 온 상태로 전환시 오프 상태로 전환되며,
    상기 제1 스위치부가 오프 상태로 전환시에 상기 제2 스위치부 중 하나만 온 상태로 전환되는 것인, 축전 상태 조정 장치.
  10. 제9항에 있어서,
    상기 제2 스위치부 중 하나가 온 상태로 전환되어 상기 축전 장치 중 상기 대응하는 축전 장치의 양의 전극과 상기 코일의 일단을 접속시킨 후에 상기 대응하는 축전 장치의 음의 전극과 상기 코일의 타단을 접속시키는 것인, 축전 상태 조정 장치.
  11. 축전지 팩에 있어서,
    제9항에 따른 상기 축전 상태 조정 장치; 및
    복수의 축전 장치
    를 포함하는, 축전지 팩.
KR1020167022984A 2014-02-28 2015-02-25 스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩 KR101888286B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2014-039210 2014-02-28
JP2014039210 2014-02-28
JPJP-P-2014-249245 2014-12-09
JP2014249245 2014-12-09
JPJP-P-2015-024870 2015-02-12
JP2015024870A JP6728565B2 (ja) 2014-02-28 2015-02-12 スイッチ回路の制御方法、蓄電状態調整回路、蓄電状態調整装置及び蓄電池パック
PCT/JP2015/056275 WO2015129922A1 (en) 2014-02-28 2015-02-25 Method of controlling a switch circuit, storage status adjusting circuit, storage status adjusting device and storage battery pack

Publications (2)

Publication Number Publication Date
KR20160111994A true KR20160111994A (ko) 2016-09-27
KR101888286B1 KR101888286B1 (ko) 2018-08-13

Family

ID=56122373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167022984A KR101888286B1 (ko) 2014-02-28 2015-02-25 스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩

Country Status (5)

Country Link
US (1) US10298027B2 (ko)
EP (1) EP3111532B1 (ko)
JP (1) JP6728565B2 (ko)
KR (1) KR101888286B1 (ko)
CN (1) CN106030969B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020049910A1 (ja) * 2018-09-06 2020-03-12 パナソニックＩｐマネジメント株式会社 均等化回路、及び蓄電システム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223528A (ja) 2000-11-21 2002-08-09 Nagano Japan Radio Co 蓄電素子の電圧均等化装置
JP2011083182A (ja) 2009-09-29 2011-04-21 O2 Micro Inc 複数の電池セル間のエネルギー均衡を用いる電池管理システム
JP2013013268A (ja) 2011-06-30 2013-01-17 Toyota Industries Corp セルバランス装置
US20130093248A1 (en) * 2011-10-12 2013-04-18 Texas Instruments Incorporated Inductor-based active balancing for batteries and other power supplies
KR20130055669A (ko) * 2011-03-18 2013-05-28 아사히 가세이 일렉트로닉스 가부시끼가이샤 직렬 축전 셀의 밸런스 충전 회로, 직렬 축전 셀의 밸런스 충전 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642693B2 (en) 2000-11-21 2003-11-04 Nagano Japan Radio Co., Ltd. Voltage equalizing apparatus for battery devices
JP2002171692A (ja) * 2000-12-06 2002-06-14 Hitachi Ltd 直流電源装置
JP4644439B2 (ja) * 2004-05-14 2011-03-02 富士フイルム株式会社 光学濃度変化要素制御装置、及び該制御装置を有する撮影システム
US8129945B2 (en) * 2007-03-20 2012-03-06 Enerdel, Inc. System and method for balancing a state of charge of series connected cells
JP2008289258A (ja) * 2007-05-16 2008-11-27 Toyota Motor Corp 電源装置およびその制御方法並びに車両
JP4995005B2 (ja) * 2007-08-24 2012-08-08 株式会社日本自動車部品総合研究所 車両用ｄｃｄｃコンバータ装置
JP4858378B2 (ja) * 2007-09-14 2012-01-18 日本テキサス・インスツルメンツ株式会社 多セル直列電池用のセル電圧監視装置
JP2009194986A (ja) * 2008-02-13 2009-08-27 Toyota Motor Corp 車両の充電装置
JP2011141204A (ja) * 2010-01-07 2011-07-21 Sanyo Electric Co Ltd 電池電圧検出回路
US8786255B2 (en) * 2010-05-03 2014-07-22 Infineon Technologies Ag Active charge balancing circuit
JP2012125048A (ja) * 2010-12-08 2012-06-28 Denso Corp モータ駆動装置、及び、これを用いた電動パワーステアリング装置
EP2541728A2 (en) 2011-06-30 2013-01-02 Kabushiki Kaisha Toyota Jidoshokki Cell balancing device
JP2013233028A (ja) * 2012-04-27 2013-11-14 Toyota Industries Corp 電圧均等化装置
CN102738860B (zh) * 2012-06-04 2015-07-29 成都芯源系统有限公司 电池均衡装置和堆叠均衡装置
KR101450717B1 (ko) * 2013-01-18 2014-10-16 포항공과대학교 산학협력단 엘씨 직렬공진을 이용한 배터리셀 밸런싱 회로
US9176197B2 (en) * 2013-07-22 2015-11-03 GM Global Technology Operations LLC Battery sensing circuit path resistance compensation systems and methods
JP2015119614A (ja) 2013-11-15 2015-06-25 株式会社リコー 蓄電状態調整回路、蓄電状態調整装置及び電池パック
US20150222137A1 (en) * 2014-02-04 2015-08-06 Hycon Technology Corp. Control method for achieving power transfer between stacked rechargeable battery cells and power transfer circuit thereof
KR102237034B1 (ko) * 2014-02-18 2021-04-06 주식회사 실리콘웍스 다양한 밸런싱 동작 모드가 가능한 밸런싱 장치 및 그 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223528A (ja) 2000-11-21 2002-08-09 Nagano Japan Radio Co 蓄電素子の電圧均等化装置
JP2011083182A (ja) 2009-09-29 2011-04-21 O2 Micro Inc 複数の電池セル間のエネルギー均衡を用いる電池管理システム
KR20130055669A (ko) * 2011-03-18 2013-05-28 아사히 가세이 일렉트로닉스 가부시끼가이샤 직렬 축전 셀의 밸런스 충전 회로, 직렬 축전 셀의 밸런스 충전 방법
JP2013013268A (ja) 2011-06-30 2013-01-17 Toyota Industries Corp セルバランス装置
US20130093248A1 (en) * 2011-10-12 2013-04-18 Texas Instruments Incorporated Inductor-based active balancing for batteries and other power supplies

Also Published As

Publication number Publication date
JP6728565B2 (ja) 2020-07-22
CN106030969B (zh) 2018-10-12
EP3111532B1 (en) 2017-11-15
EP3111532A4 (en) 2017-01-04
KR101888286B1 (ko) 2018-08-13
CN106030969A (zh) 2016-10-12
US10298027B2 (en) 2019-05-21
JP2016111905A (ja) 2016-06-20
US20170063109A1 (en) 2017-03-02
EP3111532A1 (en) 2017-01-04

Similar Documents

Publication Publication Date Title
TWI431896B (zh) 電池平衡電路與其平衡方法與電池模組活化方法
JP4688725B2 (ja) 電源装置
JP6459641B2 (ja) 蓄電状態調整回路、蓄電状態調整装置、蓄電池パック及びスイッチ回路の制御方法
US20090195079A1 (en) Circuit for equalizing charge unbalances in storage cells
KR102178993B1 (ko) 충방전 제어 회로 및 배터리 장치
CN101212144A (zh) 电池状态监视电路及电池装置
JP2010273440A (ja) 直列接続電池組の充電回路
EP2693595B1 (en) Balance correction apparatus and electrical storage system
US20070092763A1 (en) Fuel cell system
US9742205B2 (en) Storage status adjusting circuit, storage status adjusting device, and storage battery pack
US20210265842A1 (en) Bidirectional battery charging system including capacitor divider circuit
JP2009148110A (ja) 充放電器とこれを用いた電源装置
KR101888286B1 (ko) 스위치 회로의 제어 방법, 축전 상태 조정 회로, 축전 상태 조정 장치 및 축전지 팩
CN112187056A (zh) 电力供给系统和直流-直流转换机
JP2015119614A (ja) 蓄電状態調整回路、蓄電状態調整装置及び電池パック
EP2736139A1 (en) Switching device
JP4724726B2 (ja) 直流電源システムおよびその充電方法
US9641003B2 (en) Method of controlling switch circuit, storage status adjusting circuit, and storage battery pack
CN209767182U (zh) 电池保护电路
WO2015129922A1 (en) Method of controlling a switch circuit, storage status adjusting circuit, storage status adjusting device and storage battery pack
JP2010022086A (ja) 直流電源システム
JP2016041000A (ja) 蓄電池装置
JP5510385B2 (ja) 充電システム
KR20190032827A (ko) 스위칭장치 및 배터리관리시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant