KR20160108368A - 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정 - Google Patents

다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정 Download PDF

Info

Publication number
KR20160108368A
KR20160108368A KR1020167020135A KR20167020135A KR20160108368A KR 20160108368 A KR20160108368 A KR 20160108368A KR 1020167020135 A KR1020167020135 A KR 1020167020135A KR 20167020135 A KR20167020135 A KR 20167020135A KR 20160108368 A KR20160108368 A KR 20160108368A
Authority
KR
South Korea
Prior art keywords
patterned
feature
spacer
pair
target
Prior art date
Application number
KR1020167020135A
Other languages
English (en)
Other versions
KR102169557B1 (ko
Inventor
누리엘 아미르
Original Assignee
케이엘에이-텐코 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이-텐코 코포레이션 filed Critical 케이엘에이-텐코 코포레이션
Publication of KR20160108368A publication Critical patent/KR20160108368A/ko
Application granted granted Critical
Publication of KR102169557B1 publication Critical patent/KR102169557B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
    • G01N21/47—Scattering, i.e. diffuse reflection
    • G01N21/4785—Standardising light scatter apparatus; Standards therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/32—Processes for applying liquids or other fluent materials using means for protecting parts of a surface not to be coated, e.g. using stencils, resists
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/01—Arrangements or apparatus for facilitating the optical investigation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs

Abstract

오버레이 측정치를 이용해 피치 워크 측정을 가능하게 하는 다중 패터닝된 계측 타겟 및 타겟 설계 방법이 제공된다. 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 피쳐 또는 스페이서를 구비한 다중 패터닝된 구조는 피치 워크를 구조들 간의 측정 가능한 오버레이로서 나타내는데 이용된다. 예를 들어, 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 피쳐 또는 스페이서를 구비한 제1 다중 패터닝된 구조와, 상기 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 우측 피쳐 또는 스페이서를 구비한 제2 다중 패터닝된 구조를 포함하는 타겟이 제공된다.

Description

다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정{OVERLAY MEASUREMENT OF PITCH WALK IN MULTIPLY PATTERNED TARGETS}
<관련 출원과의 교차 참조>
본 출원은 2014년 1월 15일에 출원한 미국 가특허출원 61/927,753와 2014년 9월 19일에 출원한 미국 가특허출원 62/052,877에 대해 우선권을 주장하며, 이들 우선권 출원은 그 전체가 본 명세서에 참조로 포함된다.
<기술 분야>
본 발명은 계측 분야에 관한 것이며, 보다 구체적으로는 다중 패터닝의 계측에 관한 것이다.
다중 패터닝은 SADP(Self-Aligned Double Patterning), 또는 통상의 SAMP(Self-Aligned Multiple Patterning), LELE(litho-etch litho-etch) 또는 통상의 다중 LE 및 LLE(litho-litho etch) 등의 피쳐 사이즈를 삭감시킬 수 있는 리소그래피 기술이며, 이들 기술은 근래의 반도체 처리에 있어서 표준어가 되고 있다. SAMP(Self-Aligned Multiple Patterning)에 있어서, 오리지널 엘리먼트(예를 들어, 선형 엘리먼트)는, 공정 단계를 이용하여 더 작은 피쳐를 생성하는데 사용되는, 피쳐 또는 스페이서라고 불리는 2개 이상의 별개 피쳐로 (예를 들어, 적층 및 에칭에 의해) 분할된다.
그러나, 분할 방법은 예컨대 라인 임계 치수(CD, critical dimension)의 부산물 및 스페이서 에러(SADP의 경우) 또는 오버레이 변동(LELE의 경우)처럼, "피치 워크(pitch walk)"를 일으키는 프로세스 변동을 야기할 수 있고, 이것은 추후 단계에 영향을 끼치는데, 예를 들어 로딩 이펙트(loading effect) 때문에 에칭 깊이가 상이해진다. SAMP에 있어서 본원의 명세서에서 사용하는 용어인 "피치 워크"는 다중 패터닝 공정에서, 동일한 레지스트 라인의 2개의 측면 상에 형성된 2개의 인접한 피쳐 또는 스페이서 대(vs.) 2개의 인접한 레지스트 라인 사이의 동일한 공간의 2개 측면 상에 형성된 2개의 인접한 피쳐 또는 스페이서 사이의 공간 내의 차이로서 정의된다. LELE(또는 LLE)에 있어서, "피치 워크"는 피쳐와 그 피쳐 옆 좌측에 있는 피쳐 대(vs.) 그 피쳐 옆 우측에 있는 피쳐 사이의 거리차이다. 현재 피치 워크 측정에 관한 주요 툴은 비교적 느리고 고가의 툴인 CD-SEM이다.
본 발명의 일 양태는 다중 패터닝된 계측 타겟을 제공하는 것이며, 이 계측 타겟은 각각의 피쳐 또는 스페이서 쌍에 의해 형성된 적어도 2개의 구조를 포함하고, 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 피쳐 또는 스페이서를 구비한 제1 다중 패터닝된 구조와, 상기 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 우측 피쳐 또는 스페이서를 구비한 제2 다중 패터닝된 구조를 더 포함한다.
본 발명의 상기한, 추가의, 및/또는 기타 양태 및/또는 장점은, 가능하다면 상세한 설명으로부터 추론 가능하고/하거나 본 발명의 실시로 학습 가능하게, 이하의 상세한 설명에서 설명된다.
본 발명의 실시형태에 대한 이해를 높이고 이 실시형태들이 어떻게 달성될 수 있는지를 보여주기 위해, 이하에서는 순전히 예로만 첨부 도면을 참조할 것이며, 도면에 있어서 같은 도면부호는 전체적으로 대응하는 요소 또는 부분을 가리킨다.
첨부 도면에 있어서,
도 1은 본 발명의 일부 실시형태에 따라, SADP(self-aligned double patterning)이 적용되는 촬상 계측 타겟의 상위 레벨 개략도이다.
도 2a는 본 발명의 일부 실시형태에 따른, 다중 패터닝된 계측 타겟의 상위 레벨 개략도이다.
도 2b는 본 발명의 일부 실시형태에 따른, 피치 워크로 인한 오버레이 변화의 상위 레벨 개략도이다.
도 3은 본 발명의 일부 실시형태에 따른, 얼라인된 구조를 구비한 다중 패터닝된 계측 타겟의 상위 레벨 개략도이다.
도 4는 본 발명의 일부 실시형태에 따른, 다수의 교호식 구조를 구비한 다중 패터닝된 계측 타겟의 상위 레벨 개략도이다.
도 5는 본 발명의 일부 실시형태에 따른, 레지스트 블록 및 블랭크가 사이를 차지하는, 다수의 교호식 구조를 구비한 다중 패터닝된 계측 타겟의 상위 레벨 개략도이다.
도 6은 본 발명의 일부 실시형태에 따른 방법의 상위 레벨 개략 흐름도이다.
개시하는 상세한 설명에 앞서, 이하에서 사용하는 소정의 용어들의 정의를 설명하는 것이 도움이 될 수 있다. 다중 패터닝 공정(multiple patterning process)에 관련하여 본원에서 사용되는 용어 "스페이서(spacer)", "피쳐(feature)" 및 "라인(line)"은 다중 패터닝 기술에 의해 오리지널 설계의 엘리먼트보다 고밀도로 생성 또는 설계되는 피쳐를 상호 교환 가능하게 지칭한다. 이러한 피쳐는 예컨대 다중 패터닝 기술에 있어서 피치를 저감시키고 공간 주파수를 상승시키기 위해 반복해서 사용되는 일반적으로 임의의 선형 엘리먼트 및 다중 리소-에칭(litho-etch) 사이클을 채택하는 방법에서 이용되는 하드마스크 피쳐 및 셀프얼라인 패터닝 기술(이 기술에서는 오리지널보다 고밀도로 스페이서를 산출하기 위해 스페이서막을 오리지널 설계의 엘리먼트 또는 패턴 엘리먼트 상에 적층함)의 스페이서를 포함한다. 구체적으로, 이하에서는, 용어 "스페이서"와 "피쳐"는 상호 교환 가능하게 사용되어, 예를 들어 용어 "스페이서"가 하드마스크 내의 피쳐이더라도 LELE 피쳐를 대표하며, 스페이서막 적층 및 에칭으로부터 생성된 SADP "스페이서"는 아니라는 것을 알아야 한다.
이제 도면을 상세하게 구체적으로 참조하면, 도시하는 특색들은 예시적이며, 본 발명의 양호한 실시형태의 예시적인 설명을 위한 것이고, 본 발명의 원리 및 개념적 양태에 대해 가장 유용하고 용이하게 이해되는 설명이라고 사료되는 것을 제공하기 위해 제시되는 것임을 강조한다. 이 점에 있어서, 본 발명의 기본적인 이해에 필요한 것보다 더 자세하게 본 발명의 구조적 상세를 보여주려는 시도는 없으며, 당업자에게는 도면을 참조한 설명에 의해, 본 발명의 여러 형태가 실제로 어떻게 구현될 수 있는지가 명백하게 된다.
본 발명의 적어도 하나의 실시형태에 대해 상세하게 설명하기 전에, 본 발명은 이하의 설명 또는 도면에 도시하는 구성요소 세트의 배열 및 구성의 상세에 대한 적용에 한정되지 않음도 이해되어야 한다. 본 발명은 다른 실시형태에도 적용 가능하거나 다양하게 실시 또는 수행된다. 또한, 본 명세서에서 채택되는 표현 및 전문용어는 설명을 위한 것이며 제한으로서 간주되어서는 안 되는 것임은 물론이다.
오버레이 측정치를 이용해 피치 워크 측정을 가능하게 하는 다중 패터닝된 계측 타겟 및 타겟 설계 방법이 제공된다. 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 적어도 단일의 피쳐 또는 스페이서를 구비한 다중 패터닝된 구조는 피치 워크를 구조들 간의 측정 가능한 오버레이로서 나타내는데 이용된다. 예를 들어, 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 피쳐 또는 스페이서를 구비한 제1 다중 패터닝된 구조와, 상기 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 우측 피쳐 또는 스페이서를 구비한 제2 다중 패터닝된 구조를 포함하는 타겟이 제공된다. 개시하는 솔루션은 SADP 및 기타 다중 패터닝 공정에서, 공정 제어의 주요 요소인 피치 워크를 측정하기에 효과적이다. LELE 경우, 여러가지가 유사하고 보다 단순하여, "좌측 스페이서"(또는 피쳐)는 제1 패턴(LE)으로 대체되고, "우측 스페이서"(또는 피쳐)는 제2 패턴(제2 LE)으로 대체된다.
도 1은 본 발명의 일부 실시형태에 따라, 이중 패터닝이 적용되는 촬상 계측 타겟(90)의 상위 레벨 개략도이다. 이중 패터닝은 다중 패터닝의 비제한적 예로서 예시되며, 적용되는 이중 패터닝은 전술한 바와 같이, 예컨대 SADP(셀프얼라인 이중 패터닝, self-aligned double pattering)에 의해 또는 LELE(리소-에칭 리소-에칭, Litho-Etch Litho-Etch)에 의해 적용될 수 있다. 비제한적으로, 타겟(90)은AIM(Advanced Imaging Metrology) 타겟으로서 예시되지만, 본 명세서에 개시하는 설계 원리는 어떤 유형의 다중 패터닝 타겟에도 적용될 수 있다. 도 1은 태선으로 표시되는 이전 (공정) 층(97)과, 이전 층(97) 상에 오버레이된 빗금친 엘리먼트(95)로서 표시되는 (현재) 레지스트를 구비하는 타겟(90)의 패터닝 이전 설계를 보여준다. 타겟(90)은 개별 엘리먼트(87)의 주기적 패턴을 포함하는 바(bar; 85) 등의 타겟 엘리먼트(80)를 포함한다. 다중 패터닝 공정(예컨대, SADP, LELE)에 있어서, 패터닝 이전의 타겟 엘리먼트(85A) 내의 각각의 엘리먼트(87)는, 쌍 부재들 사이의 내부 거리(S2 112)와 피쳐 또는 스페이서 쌍 사이의 외부 거리(S1 111)(S1+S2는 엘리먼트(85A)로부터 도출되는 구조(85B)의 주기성 피치임)를 갖는 쌍으로 된(또는 다수의) 피쳐 또는 스페이서(89)(예컨대, SADP 스페이서, LELE 하드마스크 피쳐 또는 일반적으로 고밀도의 라인)를 구비한 다중 패터닝된 타겟 엘리먼트(85B)를 생성하는데 이용된다. 패터닝(98)은 임의의 타겟 엘리먼트에 그리고 일반적으로 전체 타겟(90)의 임의의 섹션에 적용될 수 있다.
도 2a는 본 발명의 일부 실시형태에 따른, 다중 패터닝된 계측 타겟(100)의 상위 레벨 개략도이다. 다중 패터닝 공정에 있어서, 각각의 엘리먼트(87)는 피쳐 또는 스페이서(125), 예를 들어 도 2a의 좌측에 단면도로 도시하는 바와 같이, (예를 들어, 엘리먼트(87) 상에 막을 적층하고 그 막의 수평 부분을, 그리고 가능하다면 엘리먼트(87) 자체를 에칭하여 수직 피쳐 또는 스페이서(125)를 남겨서 생성되는) 피쳐 또는 스페이서(125)의 쌍(122)을 생성하는데 이용된다. 다중 패터닝된 타겟 엘리먼트(85B)(및/또는 다중 패터닝된 계측 타겟(100))은 각각의 피쳐 또는 스페이서 쌍(122)에 의해 형성된 적어도 2개의 다중 패터닝된 구조(110A, 110B)를 포함하도록 설계되고, 각각의 피쳐 또는 스페이서 쌍(122)과 동시에 생성되며 이들 쌍과 공통 피치(common pitch)를 공유하는 단일의 좌측 피쳐 또는 스페이서(125A)를 구비한 제1 다중 패터닝된 구조(110A)와, 상기 각각의 피쳐 또는 스페이서 쌍(122)과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 우측 피쳐 또는 스페이서(125B)를 구비한 제2 다중 패터닝된 구조(110B)를 더 포함하며, 양 구조(110A, 110B)는 쌍 부재들 사이의 내부 거리(S2 112)와 피쳐 또는 스페이서 쌍(122) 사이와 쌍(122)과 단일 피쳐 또는 스페이서(125A, 125B) 사이의 외부 거리(S1 111)(S1+S2는 구조(110A, 110B)에 공통된 주기성 피치임)를 유지한다. LELE의 경우와 마찬가지로, S1은 제1 LE와 제2 LE의 좌측 피쳐 사이의 거리이고, S2는 우측 피쳐에 대한 각각의 거리이다.
도 2b는 본 발명의 일부 실시형태에 따른, 피치 워크(99)로 인한 오버레이 변화의 상위 레벨 개략도이다. 도 2b는 피쳐 또는 스페이서 거리(111A, 112A와 111B, 112B)가 각각 상이한 2개의 타겟 구조(100A, 100B)를 개략적으로 도시하고 있다. 용어 "피치 워크(pitch walk; 99)"는 S1의 변화를 나타내며, dS1로 표시될 수 있다. 구조의 분할 피치(segmentation pitch)(S1+S2)가 일정할 때에, S1(111)의 임의의 변화(dS1)는 S2(112)의 대응하는 변화(dS2=-dS1)로 반영된다. 소정의 실시형태에 있어서, 제1 및 제2 다중 패터닝된 구조(110A, 110B)는 도 2a와 도 2b에 개략적으로 도시하는 바와 같이 파선의 얼라인먼트 라인(115)에 의해 얼라인될 수 있다. 피치 워크(99)(도 2b)의 경우, 변화(dS1, dS2)는 단일의 좌측 피쳐 또는 스페이서(125A)와 단일의 우측 피쳐 또는 스페이서(125B)의 상대 위치의 변화에서 (부호 규약에 따라, 구조를 일정한 피치로 나타내는 라인(115)에 대해 -½dS1로) 자명하며, 이것은 촬상 또는 산란계측(scatterometry)(예컨대, SCOL(scatterometry overlay metrology) 또는 기타 오버레이 측정 기술(예를 들어, 마이크로 회절 기반의 오버레이(μDBO), 또는 영차(zero order) 블록킹 MOS 기술에 의한 촬상) 등의 계측을 이용해 오버레이 변화로서 측정될 수 있다. 타겟(100B)에서는, 비제한적인 예로, 라인(115)으로 나타내는 바와 같이, 피치(=S1+S2)가 일정하기 때문에, 외부 거리(S1 111B)가 타겟(100A)의 외부 거리(S1 111A)보다 작고, 즉 S1(111B)=S1(111A)-dS1이고, 상응하게 S2(112B)=S2(112A)+dS1이다. 타겟(100A, 100B)에서의 제1 다중 패터닝된 구조들(110A)을 비교하면, 타겟(100A, 100B) 내의 제2 다중 패터닝된 구조(110B)에서의 각각의 단일 우측 라인(125B)과 마찬가지로(타겟(100B)에서 타겟(100A)에 대해 내측으로), 각각의 단일 좌측 라인(125A)이 -½dS1만큼 (타겟(100B)에서 타겟(100A)에 대해 내측으로) 시프트된다. 본 발명자는 구조(110A, 110B)를 이용한 오버레이 측정이, 피쳐 또는 스페이서 쌍(122)으로만 이루어진 구조에서 피치 워크를 식별하는 것보다 민감하고 효과적인 것을 발견하였다. 소정의 실시형태에 있어서, 구조(110A 또는 110B) 중 하나는 오버레이 또는 비대칭 측정에서 피치 워크를 드러내기 위해 피쳐 쌍(122)에 대해 측정될 수 있다. 소정의 실시형태는 적어도 하나의 다중 패터닝된 구조(110A 또는 110B)를 포함하는 다중 패터닝된 계측 타겟(100)을 포함하고―이 적어도 하나의 다중 패터닝된 구조는 각각의 피쳐 또는 스페이서 쌍(122)에 의해 형성됨―, 각각의 피쳐 또는 스페이서 쌍(122)과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 또는 우측 피쳐 또는 스페이서(125A 또는 125B)를 각각 구비한 다중 패터닝된 구조를 더 포함한다.
도 3은 본 발명의 일부 실시형태에 따른, 얼라인된 구조(110A, 110B)를 구비한 다중 패터닝된 계측 타겟(100)의 상위 레벨 개략도이다. 도 3은 다수의 연속적인 제2 다중 패터닝된 구조(110B)와 얼라인되는 다수의 연속적인 제1 다중 패터닝된 구조(110A)를 개략적으로 도시하고 있다. 또한, 도 3은 초기 구조(initial structure)로부터 각각의 피쳐 또는 스페이서 쌍의 부재를 잘라내어 단일 피쳐 또는 스페이서를 생성하기 위해 초기 구조에 적용되는 주기적인 커팅 마스크(periodic cutting mask)(130A, 130B)의 이용을 포함하는, 피쳐 또는 스페이서 쌍(122)의 초기 구조로부터의 타겟(100)의 생성 방법을 개략적으로 나타낸다. 구체적으로, 마스크 엘리먼트(130A)는 피쳐 또는 스페이서 쌍(122) 중 하나를 잘라내어 제1 다중 패터닝된 구조(110A)에 단일의 좌측 피쳐 또는 스페이서(125A)를 남기는 것으로 도시되고, 마스크 엘리먼트(130B)는 피쳐 또는 스페이서 쌍(122) 중 하나를 잘라내어 제2 다중 패터닝된 구조(110B)에 단일의 우측 피쳐 또는 스페이서(125B)를 남기는 것으로 도시되어 있다. 도 2a, 도 2b에서 설명한 바와 같이, 제1 및 제2 다중 패터닝된 구조(110A, 110B)의 얼라인먼트는 단일의 좌측 및 우측 피쳐 또는 스페이서(125A, 125B)의 상대적 변위로 나타내는, 피치 워크의 오버레이 측정치를 제공한다. 이에 커팅 층은 측정 바(bar)의 가장자리 상에서와 같이, 단일의 좌측 및 우측 피쳐 또는 스페이서(125A, 125B)를 형성한다. LELE의 경우도 마찬가지로, 커팅 마스크(130A)는 우측에서 제1 LE에 의해 생성되는 라인을 제거하는데 사용되고 좌측에서 제2 LE에 의해 생성되는 라인을 제거하는데 사용될 수 있다. 커팅 마스크(130B)의 경우, LE는 양측이 전환될 수 있는데, 즉 마스크(130B)는 우측에서 제2 LE에 의해 생성되는 라인을 제거하는데 사용되고 좌측에서 제1 LE에 의해 생성되는 라인을 제거하는데 사용될 수 있다.
소정의 실시형태에 있어서, 도 3에 도시하는 설계는 다수의 연속적인 제1 및 제2 다중 패터닝된 구조(110A, 110B)를 각각 포함하는 바의 오버레이 측정치에 의해 피치 워크를 결정하기 위해 촬상 계측으로 측정될 수 있다. 소정의 실시형태에 있어서, 타겟 설계는 하나 이상의 이전 층 및/또는 하나 이상의 이후 층과의 회절에 의해 측정될 수도 있다.
도 4는 본 발명의 일부 실시형태에 따른, 다수의 교호식(alternating) 구조(110A, 110B)를 구비한 다중 패터닝된 계측 타겟(100)의 상위 레벨 개략도이다. 타겟(100)은 공통 피치를 갖는 다수의 교호식 제1 및 제2 다중 패터닝된 구조(110A, 110B)를 포함할 수 있다. 도 4는 제1 및 제2 다중 패터닝된 구조(110A, 110B)의 쌍(110C)을 개략적으로 도시하고 있으며, 이들 구조는, 마주보는 단일의 좌측 및 우측 피쳐 또는 스페이서(125A, 125B)를 산출하도록 설계된 커팅 마스크 엘리먼트(130C)와 제1 및 제2 다중 패터닝된 구조(110A, 110B)의 쌍(110C)을 분리하도록 설계된 커팅 마스크 엘리먼트(130D)를 구비한 주기적인 커팅 마스크를 이용해서 교호식이다. 피쳐 또는 스페이서의 쌍(122)의 초기 구조로부터의 제1 및 제2 다중 패터닝된 구조(110A, 110B)의 생성은, 오버레이 측정치로 전술한 바와 같이 피치 워크를 표시하게 할 수 있는 피치 균일성을 확보한다.
소정의 실시형태에 있어서, 도 4에 도시하는 설계는 조합되는 교호식 제1 및 제2 다중 패터닝된 구조(110A, 110B)의 SCOL 신호에 의해 각각 피치 워크를 결정하는 산란계측 계측법에 의해, 또는 회절을 같이 생성하도록 이전 층 또는 이후 층을 이용해서도 측정될 수 있다.
도 5는 본 발명의 일부 실시형태에 따른, 레지스트 블록(140A) 및 블랭크(140B)가 사이를 차지하는, 다수의 교호식 구조(110A, 110B)를 구비한 다중 패터닝된 계측 타겟(100)의 상위 레벨 개략도이다. 다중 패터닝 공정에 있어서, 각각의 엘리먼트(87)는 피쳐 또는 스페이서(125), 예를 들어 도 5의 좌측에 단면도로 도시하는 바와 같이 피쳐 또는 스페이서(125)의 쌍(122)을 생성하는데 이용된다. 엘리먼트(87)보다 폭이 넓은 블록(140A)은 쌍(122) 내의 피쳐 또는 스페이서보다 서로에 대해 더 멀리 떨어져 있는 피쳐 또는 스페이서(125B, 125A)를 생성하여 각각 우측 및 좌측 피쳐 또는 스페이서(125B, 125A)를 제공한다. 피쳐 또는 스페이서(125B, 125A)의 생성은, 피쳐 또는 스페이서(125)의 생성과 마찬가지로, 예를 들어, 블록(140A) 상에 막을 적층하고 그 막의 수평 부분을, 그리고 가능하다면 블록(140A) 자체를 에칭하여 수직 피쳐 또는 스페이서(125B, 125A)를 남겨서 이루어질 수 있다.
타겟(100)은 제1 및 제2 다중 패터닝된 구조(110A, 110B)의 쌍(110C)을 포함할 수 있다. 인접한 단일 피쳐 또는 스페이서(좌측에 대해 단일의 우측 피쳐 또는 스페이서, 우측에 대해 단일의 좌측 피쳐 또는 스페이서)는 대형의 레지스트 블록(140A)(피쳐 또는 스페이서 쌍(122)보다 폭이 넓고/넓거나 피치(S1+S2)보다 폭이 넓은 하나 이상의 레지스트 피쳐)으로 통합될 수 있고, 인접한 각각의 피쳐 또는 스페이서 쌍은 대형의 (레지스트) 블랭크(140B)에 의해 분리될 수 있다. 이에 레지스트 블록(140A)의 가장자리는 단일의 좌측 및 우측 피쳐 또는 스페이서(125A, 125B)로서 기능한다. 예를 들어, 대형의 레지스트 블록(140A)은 정수개의 피치값에 하나의 내부 거리(S2)를 더한 폭, 즉 nㆍp+S2를 가질 수 있고, 대형의 블랭크(140B)는 정수개의 피치값에 하나의 외부 거리(S1)를 더한 폭, 즉 nㆍp+S1를 가질 수 있고, 여기서, n은 정수이고, p는 피치 p=S1+S2이다(블록(140A)과 블랭크(140B)는 도 4에 도시하는 커팅 마스크 엘리먼트(130C, 130D)를 각각 대체하도록 설계될 수도 있다). 도 5에 도시하는 설계는 조합되는 교호식 제1 및 제2 다중 패터닝된 구조(110A, 110B)의 SCOL 신호에 의해 각각 피치 워크를 결정하는 산란계측 계측법에 의해, 또는 이전 층 또는 이후 층을 이용해서도 측정될 수 있다.
소정의 실시형태는 피쳐 또는 스페이서 쌍을 구비한 초기 구조에 적용되는 주기적인 커팅 마스크를 포함하고, 그 초기 구조로부터 각각의 피쳐 또는 스페이서 쌍 부재를 잘라냄으로써 단일 피쳐 또는 스페이서가 생성된다. 소정의 실시형태는 타겟(100)의 타겟 설계 파일을 포함한다.
소정의 실시형태는 측정된 오버레이로부터 패터닝된 구조(110)의 피치 워크를 추출하는, 타겟(100)의 임의의 오버레이 계측 측정치를 포함한다.
도 6은 본 발명의 일부 실시형태에 따른, 방법(200)의 상위 레벨 개략 흐름도이다. 방법(200)은, 타겟(100)의 실시형태 중 임의의 것을 설계하고, 예컨대 컴퓨터 프로세서에 의해 적어도 부분적으로 수행되는 각각의 타겟 설계 파일을 생성하는 단계를 포함할 수 있다. 방법(200)은 예컨대 촬상 및/또는 산란계측 계측법을 이용하여 타겟(100)의 실시형태 중 임의의 것으로부터 오버레이 신호 등의 신호를 측정하는 단계를 더 포함할 수 있다. 본 발명의 소정의 실시형태는 타겟(100) 중 임의의 것의 측정된 계측 신호를 포함한다.
방법(200)은 피쳐 또는 스페이서 쌍을 구비한 다중 패터닝된 계측 타겟에서, 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 피쳐 또는 스페이서를 구비한 제1 다중 패터닝된 구조와, 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 우측 피쳐 또는 스페이서를 구비한 제2 다중 패터닝된 구조를 생성하는 단계(스테이지 210)를 포함한다.
방법(200)은 피쳐 또는 스페이서 쌍을 갖는 초기 구조로부터 각각의 피쳐 또는 스페이서 쌍 부재를 잘라내기 위하여, 초기 구조에 주기적인 커팅 마스크를 적용하여 타겟을 생성하는 단계(스테이지 250)를 더 포함할 수 있다.
방법(200)은 제1 및 제2 다중 패터닝된 구조를 얼라인하는 단계(스테이지 220)와, 가능하다면, 다수의 연속적인 제2 다중 패터닝된 구조와 얼라인되는 다수의 연속적인 제1 다중 패터닝된 구조를 생성하는 단계(스테이지 225)를 더 포함할 수 있다.
방법(200)은 공통 피치를 갖는 다수의 교호식 제1 및 제2 다중 패터닝된 구조를 생성하는 단계(스테이지 230)를 더 포함할 수 있다. 방법(200)은, 인접한 단일 피쳐 또는 스페이서는 통합되고 인접한 각각의 피쳐 또는 스페이서 쌍은 분리되는, 공통 피치를 갖는 제1 및 제2 다중 패터닝된 구조의 쌍을 생성하는 단계(스테이지 240)를 더 포함할 수 있다. 소정의 실시형태에 있어서, 방법(200)은 단일 라인(즉, 피쳐 또는 스페이서)을 조합해서 더 큰 피치를 갖는 중첩된 주기적 구조를 형성하는 단계(스테이지 245) 및/또는 단일 라인(피쳐 또는 스페이서)을 포함하는 중첩된 주기적 구조를 측정하는 단계(스테이지 247)를 포함할 수 있다.
방법(200)은 피쳐 또는 스페이서 쌍을 갖는 초기 구조로부터 각각의 피쳐 또는 스페이서 쌍 부재를 잘라내기 위하여, 초기 구조에 주기적인 커팅 마스크를 적용하여 타겟을 생성하는 단계(스테이지 250)를 포함할 수 있다. 소정의 실시형태에 있어서, 방법(200)은 피쳐 또는 스테이지 쌍을 구비한 구조와 함께, 제1 및 제2 다중 패터닝된 구조 중 하나만 이용하는 단계(스테이지 255)를 포함할 수 있다.
방법(200)은 성막 방법(예컨대, SADP) 또는 하드마스크 기반의 공정(예컨대, LELE) 중 하나에 타겟 설계를 적용하는 단계(스테이지 260)를 포함할 수 있다.
소정의 실시형태에 있어서, 방법(200)은 피치 워크를 측정 가능한 오버레이로서 나타내도록 패터닝 엘리먼트를 비대칭으로 설계하는 단계(스테이지 270)를 포함할 수 있다. 방법(200)은 오버레이 측정치(예컨대, 촬상, 산란계측)을 이용해 다중 패터닝 방법의 피치 워크를 도출하는 단계(스테이지 275) 및/또는 오버레이 측정 툴을 이용해 타겟 중 임의의 것을 측정하여 피치 워크를 추출하는 단계(스테이지 280)를 더 포함할 수 있다.
소정의 실시형태는 각각의 다수 쌍의 피쳐 또는 스페이서를 구비한 다중 패터닝, 예컨대 개시하는 원리에 따라 수행되는 3중 패터닝, 4중 패터닝에 대한 타겟(100) 및 방법(200)의 설계를 포함하는 것임을 알아야 한다. 다중 패터닝된 타겟은, 오버레이 계측 기술에 의해 측정되는 측정 가능한 오버레이로 피치 워크를 변형시키는, 피쳐 또는 스페이서 쌍 중에서 단일 피쳐 또는 스페이서를 남기도록 변형될 수도 있다. 다중(>2) 패터닝에 있어서, 여러 공정 단계에서 생성되는 각각의 비대칭 구조(110)에 의해 측정될 수 있는 잠재적인 "피치 워크" 영향이 여러가지임을 알아야 한다. 예를 들어, SAMP에 있어서, 결과적인 복잡한 구조는 유사한 원리에 따라 측정될 수 있는데, 대응하는 패터닝 단계에서 각각의 좌측 및/또는 우측 피쳐 또는 스페이서를 측정할 수 있다. 각각의 단계에서의 구조(110)가 측정될 수 있고, 오버레이 측정 기술을 이용하여 각각의 피치 워크로서 각 단계에서의 시프트가 측정될 수 있으며, 즉 제1 피치 워크가 측정될 수 있고, 패터닝에 의해 더 많은 피쳐가 생성될 때에 추가 피치 워크가 나중에 측정될 수 있다. 연속적인 LE 단계에서의 피치 워크 측정치가, 동일한 설계, 생산 및 측정 원리를 이용해서 연속적으로 측정될 수 있다.
개시하는 타겟(100) 및 방법(200)의 설계는 LELE(Litho-Etch-Litho-Etch) 기술에 의해 또는 기타 기술에 의해 생성된 하드 마스크(적층된 막 스페이서라기 보다는)에서 에칭된 피쳐에, 그리고 SADP 스페이서에 적용 가능함을 명시적으로 강조한다. 마찬가지로, 피치 워크 구조는 일례로서SADP에 대해 설명한 방법에 의해 LELELE 또는 LELELELE 등(일반적으로 n=2인 (LE)n로 표시)의 다중 패터닝에 대해 생성될 수 있고 측정될 수 있다.
측정된 오버레이로부터 피치 워크를 추출하는데 이용되는 오버레이 측정치는, 개시내용의 구조 및 타겟의 실시형태가 다중 패터닝된 구조의 정확성 및 계측성을 강화 및 개선하기 위해 측정된 오버레이를 이용해서 피치 워크 측정을 일의적으로 가능하게 하기 때문에 본 개시내용의 일부이다.
이상의 설명에서, 실시형태는 본 발명의 실시예 또는 구현예이다. "일 실시형태", "한 실시형태", "소정의 실시형태", 또는 "일부 실시형태"의 다양한 양상이 반드시 동일한 실시형태를 언급하지는 않는다.
본 발명의 다양한 특징이 단일 실시형태의 상황에서 설명될 수도 있지만, 그 특징은 별도로 또는 임의의 적절한 조합으로 제공될 수도 있다. 반대로, 본 발명이 명확성을 위해 별개의 실시형태의 상황에서 본 명세서에 설명될 수도 있으나, 본 방법은 단일 실시형태로 실시될 수도 있다.
본 발명의 소정의 실시형태는 앞에 개시한 상이한 실시형태와는 상이한 실시형태로부터의 특징을 포함할 수 있고, 소정의 실시형태는 앞에 개시한 다른 실시형태와는 다른 요소를 포함할 수도 있다. 특정 실시형태의 상황에서의 본 발명의 요소의 개시는 특정 실시형태에서만 이용되는 것들을 제한하는 것으로 의도되지 않는다.
또한, 본 발명은 다양하게 수행되거나 실시될 수 있고, 본 발명은 이상의 설명에서 개설한 것과 다른 소정의 실시형태로 구현될 수도 있음은 물론이다.
본 발명은 해당 도면에 또는 대응하는 설명에 제한되지 않는다. 예를 들어, 흐름은 각각의 도시하는 박스 또는 상태를 거치거나, 도시하고 설명한 바와 정확히 동일한 순서로 이동할 필요가 없다.
본 명세서에서 이용되는 기술적 그리고 과학적 용어의 의미는, 다른 식으로 정의하지 않는 한, 본 발명이 종사하는 기술 분야에 속하는 사람들이 일반적으로 이해하는 것이다.
본 발명을 제한된 수의 실시형태에 대해서 설명하였지만, 이들은 본 발명의 범위에 대한 제한으로서 해석되는 것이 아니라 양호한 실시형태의 일부의 예시로서 해석되어야 한다. 다른 가능한 변화, 변형 및 적용도 본 발명의 범위 내에 있다. 따라서, 본 발명의 범위는 지금까지 설명한 것에 제한되는 것이 아니라, 첨부하는 청구범위 및 이것의 법적 균등물에 의해 제한된다.

Claims (24)

  1. 다중 패터닝된 계측 타겟에 있어서,
    각각의 피쳐(feature) 또는 스페이서(spacer) 쌍에 의해 형성되는 적어도 2개의 다중 패터닝된 구조를 포함하고,
    상기 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치(common pitch)를 공유하는 단일의 좌측 피쳐 또는 스페이서를 구비한 제1 다중 패터닝된 구조와,
    상기 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 우측 피쳐 또는 스페이서를 구비한 제2 다중 패터닝된 구조
    를 더 포함하는 다중 패터닝된 계측 타겟.
  2. 제1항에 있어서, 상기 제1 및 제2 다중 패터닝된 구조는 얼라인(align)되는 것인 다중 패터닝된 계측 타겟.
  3. 제1항에 있어서, 다수의 연속적인 제2 다중 패터닝된 구조와 얼라인되는 다수의 연속적인 제1 다중 패터닝된 구조를 더 포함하는 다중 패터닝된 계측 타겟.
  4. 제1항에 있어서, 공통 피치를 갖는 다수의 교호식(alternating) 제1 및 제2 다중 패터닝된 구조를 더 포함하는 다중 패터닝된 계측 타겟.
  5. 제1항에 있어서, 공통 피치를 갖는 제1 및 제2 다중 패터닝된 구조의 쌍을 포함하고, 인접한 단일 피쳐 또는 스페이서는 통합되고 인접한 각각의 피쳐 또는 스페이서 쌍은 분리되어, 원래의 소형 피쳐 또는 스페이서 피치의 상단 위에 더 큰 피치를 잠재적으로 생성하는 것인, 다중 패터닝된 계측 타겟.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 피쳐 또는 스페이서 쌍을 구비한 초기 구조(initial structure)에 적용되는 주기적인 커팅 마스크(periodic cutting mask)를 사용하여 생성되고, 상기 초기 구조로부터 각각의 피쳐 또는 스페이서 쌍 부재를 잘라냄으로써 단일 피쳐 또는 스페이서가 생성되는 것인 다중 패터닝된 계측 타겟.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 이전의 패터닝 층(patterned layer) 또는 이후의 패터닝 층을 더 포함하는 다중 패터닝된 계측 타겟.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 다중 패터닝된 구조는 3중 또는 4중 패터닝되는 것인 다중 패터닝된 계측 타겟.
  9. 제1항 내지 제8항 중 어느 한 항에 따른 타겟의 타겟 설계 파일.
  10. 측정된 오버레이로부터 패터닝된 구조의 피치 워크(pitch walk)를 추출하는, 제1항 내지 제8항 중 어느 한 항에 따른 타겟의 오버레이 계측 측정.
  11. 다중 패터닝된 계측 타겟에 있어서,
    각각의 피쳐 또는 스페이서 쌍에 의해 형성되는 적어도 하나의 다중 패터닝된 구조를 포함하고, 상기 각각의 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 또는 우측 피쳐 또는 스페이서를 구비한 다중 패터닝된 구조를 더 포함하는 다중 패터닝된 계측 타겟.
  12. 제11항에 있어서, 이전의 패터닝 층 또는 이후의 패터닝 층을 더 포함하는 다중 패터닝된 계측 타겟.
  13. 제11항에 있어서, 상기 다중 패터닝된 구조는 3중 또는 4중 패터닝되는 것인 다중 패터닝된 계측 타겟.
  14. 제11항 내지 제13항 중 어느 한 항에 따른 타겟의 타겟 설계 파일.
  15. 측정된 오버레이로부터 패터닝된 구조의 피치 워크를 추출하는, 제11항 내지 제13항 중 어느 한 항에 따른 타겟의 오버레이 계측 측정.
  16. 방법에 있어서,
    피쳐 또는 스페이서 쌍을 구비한 다중 패터닝된 계측 타겟에서, 상기 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 피쳐 또는 스페이서를 구비한 제1 다중 패터닝된 구조와, 상기 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 우측 피쳐 또는 스페이서를 구비한 제2 다중 패터닝된 구조를 생성하는 단계를 포함하는 방법.
  17. 제16항에 있어서, 상기 피쳐 또는 스페이서 쌍을 갖는 초기 구조로부터 각각의 피쳐 또는 스페이서 쌍 부재를 잘라내기 위하여, 상기 초기 구조에 주기적인 커팅 마스크를 적용하여 타겟을 생성하는 단계를 더 포함하는 방법.
  18. 제16항에 있어서, 상기 제1 및 제2 다중 패터닝된 구조를 얼라인하는 단계를 더 포함하는 방법.
  19. 제16항에 있어서, 다수의 연속적인 제2 다중 패터닝된 구조와 얼라인되는 다수의 연속적인 제1 다중 패터닝된 구조를 생성하는 단계를 더 포함하는 방법.
  20. 제16항에 있어서, 공통 피치를 갖는 다수의 교호식(alternating) 제1 및 제2 다중 패터닝된 구조를 생성하는 단계를 더 포함하는 방법.
  21. 제16항에 있어서, 공통 피치를 갖는 제1 및 제2 다중 패터닝된 구조의 쌍을 생성하는 단계를 더 포함하고, 인접한 단일 피쳐 또는 스페이서는 통합되고 인접한 각각의 피쳐 또는 스페이서 쌍은 분리되는 것인 방법.
  22. 방법에 있어서,
    피쳐 또는 스페이서 쌍을 구비한 다중 패터닝된 계측 타겟에서, 상기 피쳐 또는 스페이서 쌍과 동시에 생성되며 이들 쌍과 공통 피치를 공유하는 단일의 좌측 또는 우측 피쳐 또는 스페이서를 구비한 적어도 하나의 다중 패터닝된 구조를 생성하는 단계를 포함하는 방법.
  23. 제16항 내지 제22항 중 어느 한 항에 있어서, 상기 생성하는 단계는, 셀프얼라인(self-aligned) 이중 또는 다중 패터닝(각각, SADP, SAMP) 및 이중 또는 다중 하드마스크 패터닝(LELE, LELELE, (LE)n) 중 적어도 하나에 의해 수행되는 것인 방법.
  24. 제16항 내지 제23항 중 어느 한 항에 있어서, 오버레이 계측 측정치(overlay metrology measurements)을 이용하여 적어도 패터닝된 구조의 피치 워크를 추출하는 단계를 더 포함하는 방법.
KR1020167020135A 2014-01-15 2015-01-14 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정 KR102169557B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461927753P 2014-01-15 2014-01-15
US61/927,753 2014-01-15
US201462052877P 2014-09-19 2014-09-19
US62/052,877 2014-09-19
PCT/US2015/011488 WO2015109036A1 (en) 2014-01-15 2015-01-14 Overlay measurement of pitch walk in multiply patterned targets

Publications (2)

Publication Number Publication Date
KR20160108368A true KR20160108368A (ko) 2016-09-19
KR102169557B1 KR102169557B1 (ko) 2020-10-26

Family

ID=53543417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167020135A KR102169557B1 (ko) 2014-01-15 2015-01-14 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정

Country Status (4)

Country Link
US (1) US9903813B2 (ko)
KR (1) KR102169557B1 (ko)
TW (1) TWI630667B (ko)
WO (1) WO2015109036A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028487A (ko) * 2017-08-28 2020-03-16 에이에스엠엘 네델란즈 비.브이. 리소그래피 공정을 위한 기판, 계측 장치 및 관련 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3190464B1 (en) * 2015-12-14 2021-08-11 IMEC vzw Method for inspecting a pattern of features on a semiconductor die
US9711624B1 (en) 2016-03-18 2017-07-18 Globalfoundries Inc. Methods for direct measurement of pitch-walking in lithographic multiple patterning
KR20180123156A (ko) * 2016-04-04 2018-11-14 케이엘에이-텐코 코포레이션 필 팩터 변조에 의한 공정 호환성 개선
US10354873B2 (en) 2016-06-08 2019-07-16 Tokyo Electron Limited Organic mandrel protection process
US10204290B2 (en) * 2016-10-14 2019-02-12 Kla-Tencor Corporation Defect review sampling and normalization based on defect and design attributes
US10707175B2 (en) 2018-05-22 2020-07-07 Globalfoundries Inc. Asymmetric overlay mark for overlay measurement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042748A (ko) * 2007-10-26 2009-04-30 어플라이드 머티어리얼스, 인코포레이티드 포토레지스트 템플릿 마스크를 이용한 빈도 증배
KR20120022753A (ko) * 2009-03-02 2012-03-12 어플라이드 머티리얼즈 이스라엘 리미티드 유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법
KR20120044374A (ko) * 2009-07-30 2012-05-07 에이에스엠엘 네델란즈 비.브이. 리소그래피용 검사 장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7557921B1 (en) * 2005-01-14 2009-07-07 Kla-Tencor Technologies Corporation Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools
KR100910042B1 (ko) * 2006-09-20 2009-07-30 삼성전자주식회사 이중 패터닝 기술을 이용한 플래시 메모리 소자 및 그 제조방법
KR100790998B1 (ko) 2006-10-02 2008-01-03 삼성전자주식회사 셀프 얼라인 더블 패터닝법을 사용한 패드 패턴 형성 방법 및 셀프 얼라인 더블 패터닝법을 사용한 콘택홀 형성방법
KR100771891B1 (ko) 2006-11-10 2007-11-01 삼성전자주식회사 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법
US8232212B2 (en) 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
US8293656B2 (en) 2009-05-22 2012-10-23 Applied Materials, Inc. Selective self-aligned double patterning of regions in an integrated circuit device
JP5500974B2 (ja) 2009-12-25 2014-05-21 株式会社日立ハイテクノロジーズ パターン測定装置
US8450833B2 (en) * 2010-08-20 2013-05-28 Globalfoundries Inc. Spacer double patterning that prints multiple CD in front-end-of-line
WO2012080008A2 (en) 2010-12-17 2012-06-21 Carl Zeiss Sms Gmbh Method and apparatus for correcting errors on a wafer processed by a photolithographic mask
US9046475B2 (en) * 2011-05-19 2015-06-02 Applied Materials Israel, Ltd. High electron energy based overlay error measurement methods and systems
US20130065397A1 (en) 2011-09-12 2013-03-14 Vigma Nanoelectronics Methods to increase pattern density and release overlay requirement by combining a mask design with special fabrication processes
KR101624814B1 (ko) 2011-12-15 2016-05-26 인텔 코포레이션 단일 노광-자기 정렬된 이중, 삼중 및 사중 패터닝을 위한 방법
US8664077B2 (en) 2012-02-14 2014-03-04 Nanya Technology Corp. Method for forming self-aligned overlay mark
US10107621B2 (en) * 2012-02-15 2018-10-23 Nanometrics Incorporated Image based overlay measurement with finite gratings
US8879073B2 (en) * 2012-02-24 2014-11-04 Kla-Tencor Corporation Optical metrology using targets with field enhancement elements
US8826200B2 (en) * 2012-05-25 2014-09-02 Kla-Tencor Corp. Alteration for wafer inspection
US8987142B2 (en) 2013-01-09 2015-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-patterning method and device formed by the method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090042748A (ko) * 2007-10-26 2009-04-30 어플라이드 머티어리얼스, 인코포레이티드 포토레지스트 템플릿 마스크를 이용한 빈도 증배
KR20120022753A (ko) * 2009-03-02 2012-03-12 어플라이드 머티리얼즈 이스라엘 리미티드 유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법
KR20120044374A (ko) * 2009-07-30 2012-05-07 에이에스엠엘 네델란즈 비.브이. 리소그래피용 검사 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200028487A (ko) * 2017-08-28 2020-03-16 에이에스엠엘 네델란즈 비.브이. 리소그래피 공정을 위한 기판, 계측 장치 및 관련 방법

Also Published As

Publication number Publication date
KR102169557B1 (ko) 2020-10-26
US20150268164A1 (en) 2015-09-24
TWI630667B (zh) 2018-07-21
WO2015109036A1 (en) 2015-07-23
US9903813B2 (en) 2018-02-27
TW201535556A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
KR20160108368A (ko) 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정
US11067904B2 (en) System for combined imaging and scatterometry metrology
US10685165B2 (en) Metrology using overlay and yield critical patterns
TWI529369B (zh) Charged particle beam device and inspection device
TWI621190B (zh) 併合成像及散射測量靶
EP2317388A2 (en) Method and system for wafer inspection
JP2019106541A (ja) 標的設計及び製造における誘導自己組織化方法
TWI483289B (zh) 形成自我對準之疊對標記之方法
KR102066320B1 (ko) 다층 타겟 설계
US10002806B2 (en) Metrology targets with filling elements that reduce inaccuracies and maintain contrast
CN104409444B (zh) 鳍层光刻对准标记的制备方法
CN108369087B (zh) 使用偏振目标及偏振照明以控制衍射级的振幅及相位
JP2007049074A (ja) 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
US10698321B2 (en) Process compatible segmented targets and design methods
US9613002B2 (en) Method of calibrating target values and processing systems configured to calibrate the target values
US10061210B2 (en) 3D target for monitoring multiple patterning process
CN111103767B (zh) 一种半导体器件及其制作方法和电子设备
KR20100075405A (ko) 반도체 디바이스 제조 방법 및 노광 방법
KR102119290B1 (ko) 부정확도를 감소시키고 콘트라스트를 유지하는 충전 요소를 갖는 계측 타겟
JP2005175270A (ja) 位置ずれ検出用マーク
Starikov Control of integrated circuit patterning variance, part 4: Placement and critical dimension, edge to edge overlay
US10401841B2 (en) Identifying registration errors of DSA lines
US20190074181A1 (en) Template and template manufacturing method
KR20110112725A (ko) 면적 비교를 이용한 콘택홀 크기 검사방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant