KR20120022753A - 유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법 - Google Patents

유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법 Download PDF

Info

Publication number
KR20120022753A
KR20120022753A KR1020117023281A KR20117023281A KR20120022753A KR 20120022753 A KR20120022753 A KR 20120022753A KR 1020117023281 A KR1020117023281 A KR 1020117023281A KR 20117023281 A KR20117023281 A KR 20117023281A KR 20120022753 A KR20120022753 A KR 20120022753A
Authority
KR
South Korea
Prior art keywords
spaces
structural elements
lines
similar structural
group
Prior art date
Application number
KR1020117023281A
Other languages
English (en)
Other versions
KR101467987B1 (ko
Inventor
얀 이반첸코
아디 코스타
Original Assignee
어플라이드 머티리얼즈 이스라엘 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티리얼즈 이스라엘 리미티드 filed Critical 어플라이드 머티리얼즈 이스라엘 리미티드
Publication of KR20120022753A publication Critical patent/KR20120022753A/ko
Application granted granted Critical
Publication of KR101467987B1 publication Critical patent/KR101467987B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

유사한 구조적 엘리먼트들을 분류하는 CD 계측 시스템 및 방법이 젝오된다. 방법은: (a) 반도체 구조물의 이미지를 획득하는 단계; b) 제1 그룹에 속하는 충분한 양의 구조 엘리먼트들(204) 및 제2 그룹에 속하는 충분한 양의 구조 엘리먼트들(205)을 식별하는 단계; (c) 제1 그룹 및 제2 그룹의 충분한 양의 엘리먼트들 내의 각각의 주어진 구조 엘리먼트에 대하여 개별적인 제작 스테이지를 표시하는 하나 이상의 피쳐들을 평가하는 단계 ? 상기 개별적인 피쳐들의 값들은 상기 획득되는 이미지로부터 유도됨? ; 및 제작 스테이지들과 관련되는 분류 결정을 위해 평가 결과들을 사용하고, 개별적으로 유사한 구조 엘리먼트들의 제1 그룹 및 제2 그룹의 구조 엘리먼트들을 그로부터 발생시키는 단계를 포함한다.

Description

유사한 구조 엘리먼트들을 분류하는 ＣＤ 계측 시스템 및 방법 {CD METROLOGY SYSTEM AND METHOD OF CLASSIFYING SIMILAR STRUCTURAL ELEMENTS}
본 출원은 2009년 3월 2일자로 출원된 미국 가출원 번호 제61/156,802호와 관련되고, 그 우선권을 주장하며, 그 모든 내용은 본 명세서에 참조로서 통합된다.
본 발명은 일반적으로 반도체 제작 프로세스의 제어를 인에이블시키는 방법들 및 시스템들과 관련되며, 특히, 다중-층 패터닝 제작 프로세스에서 임계 치수(CD) 방법론에 대한 방법들 및 시스템들과 관련된다.
최근 생겨난 다중-패터닝 고밀도 기술들은 웨이퍼상에 형성되는 다중-층 패턴들을 평가하는 증가된 정확성을 요구한다. 비제한적 실시예로서, 그러한 기술들은 자가-정렬된 더블 패터닝(SADP: self-aligned double patterning), 더블-노광 더블 패터닝 및 예컨대, 32nm 및 22nm 플래시 메모리 구조로서 평행 라인들의 고밀도 어레이들을 생성하기 위하여 사용되는 이와 유사한 것들을 포함한다.
패턴들의 평가는 구조 엘리먼트들의 인지, 측정, 교정, 검사, 분석들, 리포팅 및/또는 패턴들 및 그것의 구조 엘리먼트들의 치수들, 측벽 형태, 라인 에지 조도 및/또는 다른 특징들을 평가하기 위하여 필요한 다른 프로시져들을 포함할 수 있는 임계 치수(CD) 계측학에 의하여 제공될 수 있다. 획득되는 결과들은 제작 프로세스들의 개별적인 스테이지들의 조건들 및/또는 파라미터들을 평가하고, 필요한 피드백을 제공하기 위하여 사용될 수 있다.
CD 계측학은 비제한적 실시예로서, 스캐닝 현미경, 원자력 현미경, 광학 검사 툴들 및 다른 것들로서 비파괴적 관찰들에 기반한 다양한 툴들의 도움으로 제공될 수 있다.
고밀도 제작 프로세스들에 대한 CD 계측학의 문제점들은 종래 기술에서 인지되었으며, 예컨대, 다양한 시스템들이 해법들을 제공하기 위하여 개발되었다.
미국 특허 출원 제2010/009470호(Davis 외)는 적응성 자가-정렬된 듀얼 패터닝을 위한 장치 및 그것의 방법을 개시한다. 상기 방법은 에칭 프로세스 및 증착 프로세스를 수행하도록 구성되는 프로세싱 플랫폼 및 진공속(in-vacuo) 임계 치수(CD) 측정을 위해 구성되는 계측학 유닛에 기판을 제공하는 단계를 포함한다. 진공속 CD 측정이 프로세스 시퀀스 프로세싱 플랫폼의 피드포워드(feedforward) 적응성 제어를 위해 또는 챔버 프로세스 파라미터들의 피드백 및 피드포워드 적응성 제어를 위해 이용된다. 일 양상에서, 다중-층 마스킹 적층물의 제1 층은 템플릿 마스크(template mask)를 형성하기 위하여 에칭되고, 템플릿 마스크의 진공속 CD 측정이 이루어지며, 스페이서는 템플릿 마스크에 인접하게 템플릿 마스크의 CD 측정에 의존하는 폭으로 형성된다.
US 특허 출원 제2009/142926호(Dai 외)는 리소그래피 프로세스들과 관련되고 라인 에지 조도(LER: line edge roughness)를 향상시키기 위해 사용되며 라인들 및/또는 트렌치들에 대한 임계치수(CD)들이 감소되는 다수의 실시예들을 개시한다. 실시예들은 우수한 해상도, 감소된 CD들, 감소된 피치(pitck), 및 패터닝된 상호접속 구조물들의 라인들 및/또는 트렌치들에서의 감소된 LER을 갖는 트렌치 구조들의 형성에 있어 시너지(synergetic) 효과들을 생성하기 위해 편향된 광 리소그래피, 쉬링크(shrink) 코팅 프로세스들, 및 더블 노광 프로세스들의 조합들을 사용한다. 실시예들은 쉬링크 코팅의 제2 도포 이전에 라인 에지 조도 및/또는 임계 치수의 측정을 더 포함할 수 있다.
미국 특허 출원 제2008/169862A호(Park 외)는 패턴들의 임계 치수들(CDs)에 응답하여 제어되는 특징들의 제어를 포함하는 더블 패터닝 프로세스에 의하여 형성되는 패턴들을 제어하기 위한 방법을 개시한다. 방법은 패턴들을 최적으로 작동시키기 위한 상이한 CD들을 갖는 둘 이상의 패턴들을 제어하는 단계를 포함한다. 패턴들은 패턴의 CD들에 기반하여 패턴들에 제공되는 신호들에 의하여 개별적으로 제어될 수 있다. 신호들은 개별적인 패턴들에 제공되는 신호들의 도포 시간 또는 크기들을 제어함으로써 제어될 수 있다.
미국 특허 출원 제2007/105243호(Nagatomo 외)는 패턴의 횡단면 형태의 추정을 위한 방법 및 장치를 개시한다. 노광 프로세스 또는 에칭 프로세스에서, 타겟 평가 패턴의 횡단면 형태, 패턴에 대한 프로세스 조건들, 또는 패턴의 디바이스 특징들을 추정하는데 유용한 이미지 피쳐량은 SEM 이미지로부터 계산된다. 이미지 피쳐량은 패턴들의 횡단면 형태들, 패턴들에 대한 프로세스 조건들, 또는 패턴들의 디바이스 특징들을 포함하는, 데이터베이스에 예비적으로 저장된 데이터를 SEM 이미지로부터 계산된 이미지 피쳐량과 상관시키는 학습(learning) 데이터와 비교된다. 따라서, 타겟 평가 패턴의 횡단면 형태, 패턴의 프로세스 조건들, 또는 패턴의 디바이스 특징들은 비파괴적으로 계산된다.
미국 특허 출원 제2004/040930호(Tanaka 외)는 에칭된 패턴의 3차원 형태를 정량적으로 평가하기 위한 방법을 개시한다. SEM 이미지의 신호량들에서의 변화들이 에칭 프로세스 단계들과 연관되는 패턴상의 3차원 형태 데이터를 계산하기 위하여 이용된다. 추가적으로, 획득된 3차원 형태 데이터에 기반하여 에칭 프로세스 조건들 및 프로세스 제어의 결정이 제공된다.
다중-층 패터닝 기술들에서, 몇몇 유사한 구조 엘리먼트들이 제작 프로세스의 상이한 스테이지들로부터 발생될 수 있다. 비-제한적 실시예로서, 그러한 구조 엘리먼트들은 더블 패터닝 제작 프로세스에서 홀수 및 짝수 라인들 및/또는 주어진 라인들의 대향 에지들 및/또는 코어/갭 공간들 등일 수 있다. 그러한 구조 엘리먼트들의 치수들 및/또는 형태들이 개별적인 제작 스테이지들에서 상이한 제작 파라미터들에 의하여 조정됨에 따라, 제작 파라미터들의 적절한 조정은 상이한 근원에서 기인하는 구조 엘리먼트들 사이에서 구분할 수 있는 계측학의 도움이 제공되어야 할 필요가 있다.
본 발명의 특정 양상들에 따라, 다수의 주기적 라인(periodical line)들 및 상기 라인들 사이의 다수의 주기적 공간들을 포함하는 반도체 구조물을 더블 패터닝 제작하기 위하여, 코어 공간들 및 갭 공간들을 인지하는 컴퓨터화된 방법이 제공되며, 상기 다수의 공간들은 상기 코어 공간들 및 상기 갭 공간들을 포함한다. 방법은: (a) 상기 반도체 구조물의 이미지를 획득하는 단계; (b) 충분한 양의 홀수 공간들 및 짝수 공간들을 식별하는 단계; (c) 상기 충분한 양의 공간들 내의 각각의 주어진 공간에 대하여 하나 이상의 피쳐(feature)들을 평가(평가)하는 단계 ? 상기 피쳐들의 값들은 상기 획득된 이미지로부터 유도되고 개별적인 제작 스테이지들과 관련되는 공간들의 하나 이상의 특징들을 표시함 ? ; 및 (d) 각각 홀수 공간들을 코어 공간들 또는 갭 공간들로서 인지하고, 짝수 공간들을 갭 공간들 또는 코어 공간들로서 인지하기 위하여 상기 평가 결과들을 사용하는 단계를 포함한다.
본 발명의 다른 양상들에 따라, 적어도 제1 그룹 및 유사한 구조 엘리먼트들의 제2 그룹을 포함하는 다수의 유사한 구조 엘리먼트들을 포함하는 반도체 구조물의 임계 치수들 계측과 연계하여 사용하기 위하여, 상기 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법이 제공되며, 각각의 상기 그룹은 상이한 제작 스테이지로부터 발생된다. 방법은: (a) 상기 반도체 구조물의 이미지를 획득하는 단계; (b) 상기 제1 그룹에 속하는 충분한 양의 구조 엘리먼트들 및 상기 제2 그룹에 속하는 충분한 양의 구조 엘리먼트들을 식별하는 단계; (c) 상기 제1 그룹의 상기 충분한 양의 엘리먼트들 및 상기 제2 그룹의 상기 충분한 양의 엘리먼트들 내의 각각의 주어진 구조 엘리먼트에 대하여 개별적인 제작 스테이지를 표시하는 하나 이상의 피쳐들을 평가하는 단계 ? 상기 개별적인 피쳐들의 값들은 상기 획득되는 이미지로부터 유도되어, 평가 결과들을 야기함 ? ; 및 (d) 제작 스테이지들과 관련되고 상기 제1 그룹의 구조 엘리먼트들 및 유사한 구조 엘리먼트들의 상기 제2 그룹으로부터 각각 발생되는 분류 결정을 위한 상기 평가 결과들을 사용하는 단계를 포함한다.
본 발명의 다른 양상들에 따라, 프로세싱 유닛에 동작가능하게 연결되는 이미지 유닛을 포함하는 CD-계측 시스템이 제공된다. 이미지 유닛은 다수의 유사한 구조 엘리먼트들을 포함하는 반도체 구조물의 이미지를 획득하도록 구성되며, 상기 다수의 유사한 구조 엘리먼트들은 적어도 각각 유사한 구조 엘리먼트들의 제1 그룹 및 제2 그룹을 포함하며, 각각의 그룹은 상이한 제작 스테이지로부터 발생된다. 프로세싱 유닛은, ⅰ) 상기 제1 그룹에 속하는 충분한 양의 구조 엘리먼트들 및 상기 제2 그룹에 속하는 충분한 양의 구조 엘리먼트들을 식별하고; ⅱ) 상기 제1 그룹 및 상기 제2 그룹에서 상기 충분한 양의 엘리먼트들 내의 각각의 주어진 구조 엘리먼트에 대하여, 개별적인 제작 스테이지를 표시하는 하나 이상의 피쳐들을 평가하며 ? 상기 개별적인 피쳐들의 값들은 상기 획득되는 이미지로부터 유도됨 ? ; 그리고 ⅲ) 제작 스테이지들과 관련되고 상기 유사한 구조 엘리먼트들의 제1 그룹 및 제2 그룹의 구조 엘리먼트들로부터 개별적으로 발생되는 분류 결정을 위하여 평가하는 결과들을 사용하도록 구성된다.
본 발명의 추가적 양상들에 따라, 라인-패터닝된 구조에서 상기 유사한 구조 엘리먼트들의 제1 그룹은 홀수 공간들일 수 있고, 상기 유사한 구조 엘리먼트들의 제2 그룹은 주기적 라인들 사이에 형성되는 짝수 공간들일 수 있으며, 홀수 공간들 및 짝수 공간들은 상이한 제작 스테이지들로부터 발생된다. 상기 홀수 공간들 및 상기 짝수 공간들은 더블 패터닝 제작 프로세스에서 상이한 물질들의 에칭으로부터 발생될 수 있다. 부가적으로 또는 대안적으로, 상기 유사한 구조 엘리먼트들은 라인-패터닝된 구조의 다수의 주기적 라인들 내에 하나 이상의 주어진 라인들의 에지들이며, 임의의 상기 주어진 라인의 에지들은 상이한 제작 스테이지들로부터 발생될 수 있다. 임의의 주어진 라인의 대향 에지들은 더블 패터닝 제작 프로세스에 획득되는 상이한 구조 인터페이스들로부터 발생될 수 있다. 부가적으로 또는 대안적으로, 라인-패터닝된 구조에서 상기 유사한 구조 엘리먼트들의 제1 그룹은 홀수 라인들이고, 상기 유사한 구조 엘리먼트들의 제2 그룹은 짝수 라인들이며, 홀수 라인들 및 짝수 라인들은 더블-노광 더블 패터닝 제작 프로세스에서 상이한 제작 스테이지들로부터 발생된다.
본 발명의 추가적 양상들에 따라, 다수의 주기적 라인들 및 상기 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 라인-패터닝된 구조에 대하여, 개별적인 제작 스테이지를 표시하는 피쳐들은, 평균 공간 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 절대 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 상대 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 평균 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 폭, 휘도와 폭 사이의 비율, 에지들 디스크립터들(edges descriptors)의 형태, 에지 프로파일 조도, 및 이들의 조합을 포함하는 그룹으로부터 선택되는 하나 이상의 파라미터들에 의하여 특징화된다.
본 발명의 추가적 양상들에 따라, CD 계측 시스템은 학습 제작 모드 및 구동 제작 모드에서 작동할 수 있다. 상기 학습 제작 모드는 특정 제작 스테이지에 대응하는 샘플 이미지를 획득하는 것; 및 상기 피쳐들 중에서 최고 특수성을 인에이블시키는 피쳐를 선택하는 것을 포함할 수 있으며, 상기 피쳐는 상기 구동 제작 모드에서 대응 제작 스테이지에 있는 유사한 구조 엘리먼트들에 대하여 평가하기 위하여 사용된다.
본 발명의 추가적 양상들에 따라, 하나 이상의 평가 피쳐들은 획득되는 이미지에 대응하는 제작 스테이지에 따라 선택될 수 있다.
본 발명의 추가적 양상들에 따라, 개별적인 제작 스테이지를 표시하는 상기 하나 이상의 피쳐들을 평가하기 위한 값들은 상기 반도체 구조의 하나 이상의 파라미터들을 표시하는 일차원 프로파일로부터 유도되고, 상기 획득된 이미지로부터 유도될 수 있다.
본 발명의 추가적 양상들에 따라, 다수의 주기적 라인들 및 상기 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 라인-패터닝된 구조에 대하여, 주어진 공간에 대하여 상기 하나 이상의 피쳐들을 평가하는 것은 상기 주어진 공간의 좌측에 대한 라인을 특징화하는 상기 쌍의 제1 값 및 상기 주어진 공간의 우측에 대한 라인을 특징화하는 상기 쌍의 제2 값의 하나 이상의 값들의 쌍들을 개별적으로 계산하는 것을 포함할 수 있다.
본 발명의 다른 양상들에 따라, 프로세싱 유닛에 동작가능하게 연결되는 이미지 유닛을 포함하는 CD 계측 시스템이 제공된다. 이미지 유닛은 다수의 주기적 라인들 및 상기 다수의 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 반도체 구조물의 이미지를 획득하도록 구성되며, 상기 다수의 공간들은 코어 공간들 및 갭 공간들을 포함한다. 상기 프로세싱 유닛은: ⅰ) 충분한 양의 홀수 공간들 및 짝수 공간들을 식별하고; ⅱ) 상기 충분한 양의 공간들 내의 각각의 주어진 공간에 대하여 하나 이상의 피쳐들을 평가하며 ? 상기 피쳐들의 값들은 상기 획득되는 이미지로부터 유도되고 개별적인 제작 스테이지들과 관련되는 공간들의 하나 이상의 특징들을 표시함 ? ; 그리고 ⅲ) 코어 공간들 및 갭 공간들로서 홀수 공간들을 인지하고 각각 갭 공간들 또는 코어 공간들로서 짝수 공간들을 인지하기 위하여 상기 평가 결과들을 사용하도록 구성된다.
본 발명을 이해하고 발명이 실제로 실행될 수 있는 방법을 알기 위하여, 실시예들이 이제 단지 비제한적 실시예로서 첨부 도면들을 참조하여 설명될 것이다.
도 1은 본 기술분야에 공지되는 CD-계측 시스템의 개략적 기능도를 예시한다.
도 2a는 SEM의 도움으로 획득되는 라인-패터닝된 구조의 예증된 이미지를 예시한다.
도 2b는 예증된 이미지에서 코어 및 갭 공간들을 개략적으로 예시한다.
도 2c는 본 기술분야에 공지되는 바와 같이 스페이서 자가-정렬된 더블 패터닝(SADP: self-aligned double patterning) 프로세스의 개략적 흐름을 예시한다.
도 3은 본 발명의 특정 실시예들에 따른 유사한 구조 엘리먼트들을 분류하는 개략적인 흐름도를 예시한다.
도 4는 본 발명의 특정 실시예들에 따라 생성되고 도 2a에 예시되는 예증된 이미지에 대응하는 일차원 프로파일을 예시한다.
도 5는 본 발명의 특정 실시예들에 따른 스테이지-표시 피쳐들을 평가하는 개략적 흐름도를 예시한다.
도 6는 본 발명의 특정 실시예들에 따른 일차원 프로파일로부터 유도되는 예증된 스테이지-표시 피쳐들을 예시한다.
도 7은 예증된 이미지에 대한 본 발명의 특정 실시예들에 따라 계산되는 F1 및 F2 값들을 예시한다.
도 8은 예증된 이미지들의 세트에 대한 본 발명의 특정 실시예들에 따라 계산된 F1 및 F2 값들을 예시한다.
도 9는 추가적 분류 결정을 위한 피쳐를 선택하는 개략적 흐름도를 예시한다.
하기의 상세한 설명에서, 다수의 특정 세부사항들이 본 발명의 완전한 이해를 제공하기 위하여 진술된다. 그러나, 본 기술분야의 당업자들은 본 발명이 이러한 특정 세부사항들 없이도 실행될 수 있다는 것을 이해할 것이다. 다른 예시들에서, 공지된 방법들, 프로시저들, 컴포넌트들 및 회로들은 본 발명의 모호하게 하지 않기 위하여 상세히 설명되지 않았다. 도면들 및 설명들에서, 동일한 참조 번호들은 상이한 실시예들 또는 구성들에 공통되는 그러한 컴포넌트들을 표시한다.
특별히 달리 진술되지 않는 한, 하기의 논의들에서 명백한 바와 같이, 명세서 전반에 걸쳐 "프로세싱", "컴퓨팅", "계산", "식별", "생성", "평가(evaluating)", "분류", "선택, "평가(assessing)" 등과 같은 용어들을 이용하는 것은 데이터를 다른 데이터로 처리 및/또는 변환하는 컴퓨터의 동작 및/또는 프로세스들을 지칭하며, 전자, 수량 과 같은 물리적으로 표현되고/되거나 상기 데이터는 물리적 대상들을 나타낸다. "컴퓨터"라는 용어는 비제한적 실시예로서, 개인용 컴퓨터들, 서버들, 컴퓨팅 시스템, 통신 디바이스들, 저장 디바이스들, 프로세서들(예를 들어, 디지털 신호 프로세서(DSP), 마이크로제어기들, 필드 프로그램가능 게이트 어레이(FPGA), 애플리케이션 특정 집적 회로(ASIC) 등) 및 다른 전자 컴퓨팅 시스템들을 포함하는, 데이터 프로세싱 능력들을 갖는 임의의 전자 시스템을 커버하도록 포괄적으로 해석되어야 한다.
본 발명의 교지들에 따른 동작들은 원하는 목적들을 위해 특별히 구성되는 컴퓨터에 의하여, 또는 컴퓨터 판독가능 저장 매체에 저장되는 컴퓨터 프로그램에 의한 원하는 목적을 위해 특별히 구성되는 범용 컴퓨터에 의하여 수행될 수 있다.
본 발명의 실시예들은 임의의 특정 프로그래밍 언어를 참고하여 설명되지 않는다. 광범위한 프로그래밍 언어들은 본 명세서에 개시되는 바와 같은 발명의 교지들을 구현하는데 사용될 수 있다는 것을 인지할 것이다.
배경에 언급된 인용들은 본 발명에 적용가능한 CD 계측학의 다수의 원리들을 알려준다. 따라서, 이러한 간행물들의 완전한 콘텐츠는 부가적인 또는 대안적인 세부사항들, 특징들 및/또는 기술적 배경에 대한 적절한 교지들에 대한 참조로서 본 명세서에 통합된다.
이것은 염두에 두고, 종래 기술에 공지되는 바와 같이 예시적인 CD 계측 시스템의 개략적인 기능적 블록도를 예시하는 도 1에 주목할 사항이 도시된다. 도 1에 예시되는 계측 시스템은 주사형 전자 현미경 (SEM: scanning electron microscope)(101) 및 프로세싱 유닛(102)을 포함한다. SEM은 전자 열(104) 내의 자기 및 정전기 "렌즈들"(미도시)에 의하여 형상화되고 포커싱되는 전자들의 빔(103)을 사용한다. 렌즈 시스템은 전자 빔이 진공 샘플 챔버(106)에 위치되는 반도체 구조물(105)상에 포커싱하도록 빔(103)의 궤도 및 초점 길이를 제어하도록 설계된다. 진공 샘플 챔버(106)는 X-Y 스테이지(107) 및 2차 전자 검출기(108)를 추가로 포함한다. X-Y 스테이지는 제어 유닛(109)으로부터 수신되는 제어 신호에 응답하여 X-Y 평면상의 선택적 방향으로 운동하도록 구성된다. 2차 전자 검출기(108)는 2차 전자들, 반사된 전자들 및/또는 전자 빔(103)으로 조사된 구조물(105)의 표면으로부터 방사된 후방 산란된 전자들을 검출하고, 이미지 프로세싱 유닛(110)에 검출된 결과들을 제공하도록 구성된다. 이미지 프로세싱 유닛은 2차 전자 검출기의 검출된 결과들을 수신하고, 수신된 데이터를 프로세싱하여 SEM 이미지를 제공하도록 구성된다. 획득된 SEM 이미지는 추가적 분석들, 계측학 데이터의 유도 및 SEM 이미지의 저장 및/또는 이들의 파생물들을 위해 프로세싱 유닛(102)으로 송신된다. 선택적으로 제어 유닛(109)은 2차 전자 검출기(108) 및 프로세싱 유닛(102)에 추가로 동작가능하게 연결될 수 있다. 프로세싱 유닛은 위치설정과 관련한 명령들 및 SEM 동작과 관련되는 다른 파라미터들을 제어 유닛(109)에 제공하도록 추가로 구성될 수 있으며, 명령들은 수신된 및/또는 저장된 이미지들을 분석하는 것을 초래한다.
본 발명의 특정 실시예들은 도 1을 참고하여 설명되는 CD 계측 시스템에 적용가능하다. 그러나, 발명은 특정 시스템에 의하여 한정되지 않는다; 동등물 및/또는 변형된 기능이 다른 방식으로 통합되거나 분할될 수 있으며, 소프트웨어, 펌웨어 및 하드웨어의 임의의 적절한 조합에서 구현될 수 있다. 단지 예시를 목적으로, 하기의 설명이 SEM 이미지들에 관련하여 이루어진다. 본 기술분야의 당업자들은 본 발명의 교지들이 SEM 이미지들에 의하여 제한되지 않고, 전자 현미경, 광학 검사, 원자력 현미경의 기술들의 상이하게 구현된 기술들 또는 다른 적절한 기술들을 사용함으로써 획득되는 그것의 구조 또는 부분들의 최상부-바닥부 이미지들에 대하여 유사한 방식으로 적용가능하다는 것을 용이하게 인지할 것이다. 유사하게, 발명은 반도체 구조물들 및/또는 그것의 부분들의 계측학과 함께 사용될 독립형 툴의 도움으로 구현될 수 있다.
도 2a를 참고하여, 라인-패터닝된 구조물(200)의 예증된 최상부-바닥부 SEM 이미지가 예시된다. 명백하게 달리 진술되지 않는 한, 다음의 특허 명세서에 사용되는 "이미지"라는 용어는 하나 이상의 검출기들로부터 수신되는 다수의 프레임들을 프로세싱함으로써 유도되는 이미지 뿐 아니라 단일 검출기로부터 수신되는 단일 프레임 이미지를 커버하도록 폭넓게 해석되어야 한다. 비제한적 실시예로서, 개선된 SNR, 향상된 특정 구조 엘리먼트들 등을 위한 프로세싱이 제공될 수 있다.
자가-정렬된 더블 패터닝(SADP) 프로세스 동안에 예시된 구조물(200)이 획득된다. SADP 기술의 특정 실시예들의 비제한적 실시예들이 미국 특허 출원 제2009/246706호에 개시되고, SADP 프로세스들에 대한 CD-계측학의 특정 실시예들의 비제한적 실시예들은 미국 특허 출원 제2010/009470호에 개시되며, 두 특허 출원 모두 본 출원의 양수인에게 양도되고, 본 명세서에 참조로서 통합된다.
구조물(200)은 다수의 반복되는 유사한 구조 엘리먼트들(예를 들어, 다수의 주기적 라인들(201), 그들 사이에 다수의 주기적 공간들(트렌치들)(202), 다수의 주기적 라인들의 에지들(203))을 포함한다. 본 특허 명세서에 사용되는 "유사한 구조 엘리먼트들"이라는 용어는 서로에 대하여 오인될 가능성을 갖는 서로 매우 유사한 구조 엘리먼트들을 커버하도록 폭넓게 해석되어야 한다.
단지 예시를 목적으로 하기의 설명은 라인들의 수직 배향에 대하여 제공된다.
도 2c는 본 기술분야에 공지된 스페이서-기반 자가-정렬된 더블 패터닝(SADP) 프로세스의 개략적 흐름을 예시한다. 측벽 스페이서들을 사용하여 라인들을 생성하는 예증된 예시적 프로세스는 리소그래피 레지스트 트림(resist trim)(21), 코어 물질 에칭(212), 스페이서 형성(증착(213) 및 에칭(214)) 및 코어 물질 제거(215)를 포함한다.
제작 프로세스로부터, 짝수 및 홀수 공간들(즉, 임의의 주어진 라인의 2개 측면들상의 2개 공간들)은 제작 프로세스의 상이한 단계들로부터 발생된다. 임시적 물질(스페이서)의 제거로부터 초래되는 공간은 이하의 명세서에서 갭 스페이서(204)로서 지칭되며, 코어 물질의 제거로부터 초래되는 공간은 코어 공간(205)으로서 이하의 명세서에서 지칭된다. 임의의 주어진 라인의 대향 에지들은 상이한 구조 인터페이스들로부터 발생되는데, 즉, 라인의 한 에지는 템플릿(template) 인터페이스에 대한 스페이서에 의하여 정의되는 반면, 그것의 대향 에지는 에어 인터페이스(air interface)에 대한 측벽 스페이서에 의하여 정의된다. 따라서, 라인의 대향 에지들은 상이한 정도의 조도들을 가질 수 있다.
추가로 도 2b에 개략적으로 예증되는 바와 같이, 각각의 라인은 코어 물질 에칭으로부터 초래되는 하나의 날카로운 에지 및 스페이서 에칭으로부터 초래되는 하나의 비스듬한 에지를 갖는다; 좌측으로 비스듬한(left-slant) 그리고 우측으로 비스듬한(right-slant) 라인들은 패턴에서 주기적으로 반복된다. 코어 공간들(205)은 2개 라인들의 날카로운 에지들 사이에 위치되고, 갭 공간들(204)은 2개 라인들의 비스듬한 에지들 사이에 위치된다. 도 2a에 예시되는 바와 같이, 코어 트렌치들 및 갭 트렌치들이 인터리브(interleave)되는데, 즉, 모든 홀수 공간들은 하나의 타입이고, 모든 짝수 공간들은 다른 타입이다.
비제한적 실시예로서, CD 트림(trim) 단계(212)는 프린팅된 핏치의 1/4인 템플릿 CD를 달성하기 위하여 템플릿 에칭 동안에 수행된다. 스페이서들을 형성한 이후에, 각각 측벽은 또한 1/4 핏치를 타겟으로 하고 템플릿(215)을 스트립핑하여, 2개의 상이한 공간들(임의의 주어진 라인의 각각의 측면상의)은 2개의 상이한 근원들로부터 생겨난다. 코어 공간은 템플릿의 CD로부터 발생되고, 갭 공간은 핏치 - 코어 공간 및 2개의 스페이서들의 밸런스이다. 따라서, 코어 공간 및 갭 공간은 템플릿 동안에 수행되는 트림이 설계된 타겟을 놓친다면 CD에서 상이할 수 있다. 비제한적 실시예로서, 포토레지스트 트리밍의 부족은 코어 공간들로 하여금 갭 공간들보다 크도록 할 것인 반면, 초과 포토레지스트 트리밍 이후에, 갭들은 코어들보다 클 것이다.
본 기술분야의 당업자들은 상이한 기원으로부터 생겨난 유사한 구조 엘리먼트들의 형태들 및/또는 치수들의 가능한 차들이 SADP 프로세스의 상이한 스테이지들로부터 발생하는 주어진 라인의 대향 에지들 및 코어/갭 공간들 사이의 예증된 차(difference)들에 의하여 제한되지 않는다는 것을 용이하게 인지할 것이다. 마찬가지로, 유사한 구조 엘리먼트들은 다른 다중층 패터닝 기술들에서 상이한 근원으로부터 생겨날 수 있다. 예를 들어, 더블-노광 더블 패터닝 프로세스에서의 홀수 및 짝수 라인들은 (포토리소그래피 방식으로 프린팅되는) 상이한 제작 스테이지들로부터 발생되며, 제2 세트의 라인들이 제1 세트의 라인들과 (중심에) 완벽하게 정렬되지 않을 때 라인 폭들 및 이격이 상이할 수 있다.
상이한 제작 스테이지들에서 획득되는 유사한 구조 엘리먼트들 사이에서 구분하는 것은 개별적인 스테이지들 및 전체 제작 프로세스의 적절한 제어 및/또는 계측학-기반 튜닝을 인에이블시킨다.
도 3을 참고하여, 본 발명의 특정 실시예들에 따른 유사한 구조 엘리먼트들을 분류하는 개략적 흐름도가 예시된다. 이러한 분류는 주요 단계로서 또는 측정 프로세스의 일부로서 CD 계측학과 함께 제공된다. 획득된 (301) 2차원 이미지에 대응하는 반도체 구조는 적어도 제1 그룹 및 유사한 구조 엘리먼트들의 제2 그룹을 포함하는 다수의 유사한 구조 엘리먼트들을 포함하며, 각각의 그룹은 상이한 제작 스테이지들로부터 발생된다. 획득된 이미지는 하나 이상의 다수의 유사한 구조 엘리먼트들 및 상이한 근원으로부터 생겨난 그들의 개별적 그룹들을 식별하기 위하여(302) 프로세싱된다. 비제한적 실시예로서, 라인-패터닝된 구조물의 2차원 이미지는 코어 공간들의 그룹 및 갭 공간들의 그룹을 포함하는 다수의 공간들을 식별하기 위하여 프로세싱된다. 공간들 및 라인들은 획득된 이미지의 1차원 프로파일을 분석함으로써 구분될 수 있다. 1차원 프로파일은 획득된 2차원 이미지로부터 유도되는 값을 수평축상의 각각의 좌표에 할당하고, 개별적 좌표로 열을 특징화함으로써 생성된다. 비제한적 실시예로서, 도 4는 도 2a에 에시되는 예증적 이미지에 대응하는 1차원 프로파일을 예시한다. 예시를 목적으로 이미지의 단편(401)이 1차원 프로파일(402)로 오버레이(overlay)된다. 예시된 프로파일의 값들은 수직 방향을 따라 개별적인 휘도를 간략화함으로써 획득된다. 대안적으로, 값들은 열들에 따른 평균 휘도 및 라인들과 공간들 사이의 차를 표시하는 다른 특징을 특징화할 수 있다. 라인들(201) 및 공간들(202)은 개별적 휘도에서의 차에 의하여 구분될 수 있다. 예를 들어, 1차원 프로파일을 특징화하는 평균 값(403)은 라인들 및 공간들을 구분하기 위한 임계치로서 사용될 수 있다 - 평균 값을 초과하는 값들을 갖는 좌표들은 라인들에 대응하고, 평균 값 미만인 값들을 갖는 좌표들은 공간들에 대응한다.
다시 도 3을 참고하여, 프로세스는 개별적인 제작 스테이지들을 표시하는 하나 이상의 피쳐들을 각각의 그룹의 상당한 양의 유사한 구조 엘리먼트들에 대한 평가(303)를 더 포함하며, 여기서 피쳐들의 값들은 획득된 이미지로부터 유도된다. 예를 들어, 라인-패터닝된 구조에서, 스테이지-표시 피쳐들은 상당한 양의 홀수 및 짝수 공간들에 대하여 평가된다. 그러한 스테이지-표시 피쳐들은 평균 공간 휘도; 공간에 인접한 라인들의 하나 이상의 에지들의 절대, 평균 또는 상대 휘도; 공간에 인접한 라인들의 하나 이상의 에지들의 폭, 휘도와 폭 사이의 비율, 에지들 디스크립터들의 형태(예를 들어, 경사의 최소, 최대 및 평균), 에지 프로파일 조도, 이들의 조합 등을 포함한다. 도 5-6를 참고하여 추가로 상세히 설명되는 바와 같이, 주어진 공간에 대한 피쳐들의 값들은 예를 들어, 1차원 프로파일을 분석함으로써 획득된 이미지로부터 유도된다. 공간들의 2개 그룹들이 상이한 제작 스테이지들로부터 발생됨에 따라, 스테이지-표시 피쳐들 중 적어도 일부의 값들은 상이할 것이다.
합성 이미지의 경우에, 2개의 유사한 구조 이미지들의 스테이지-표시 피쳐들을 비교하는 것은 분류 프로세스에 대하여 충분할 수 있다(예를 들어, 주어진 라인의 2개 측면들상의 공간들의 하나의 쌍을 비교하는 것은 코어와 갭 공간들 사이에서 구분하는데 충분할 수 있다). 그러나, 노이즈, 웨이퍼 위의 작동 파라미터들의 비-짝수 분포 및 다른 인자들로 인하여, 실상(real image)은 정확한(성공적인) 결정을 위해 충분한 유사한 구조 엘리먼트들의 양에 대한 피쳐들의 값들의 분석들을 요구하며, 그러한 양은 본 명세서의 이하에서 "충분량"으로서 지칭된다. 예를 들어, 코어 및 갭 공간들에 대하여, 성공적인 결정이 홀수 및 짝수 공간들 위의 피쳐들의 값들의 통계적 분포를 분석함으로써 제공될 수 있다. 그러한 분석들은 예를 들어, 그들의 표준 편차들과 평균 또는 중간 값들 사이의 거리를 비교함으로써 제공될 수 있다. 추가로 그러한 분석들은 홀수와 짝수 공간들 사이에서 구분하는 확실성의 평가를 또한 인에이블시킬 수 있다.
유사한 구조 엘리먼트들에 대하여 상이한 스테이지-표시 피쳐들의 특수성은 예를 들어, 특정 제작 스테이지에 따라 변화할 수 있으며, 제작 구조물의 층은 현재 검사 및/또는 다른 계측학 파라미터들하에 있다. 따라서, 도 9를 참고하여 추가로 상세히 설명될 바와 같이, (예를 들어, 제작 스테이지들 및 그로부터 발생되는 개별적인 짝수 및 홀수 공간들에 대하여) 분류 결정을 수행하기(305) 이전에, 유사한 구조 엘리먼트들의 상이한 그룹들을 구분하는 유효성이 평가된다(304).
발명의 특정 실시예들에서, 그룹의 충분량의 유사한 구조 엘리먼트들은 미리 정의된 임계치 파라미터에 의하여 특징화될 수 있다(예를 들어, 적어도 3개 홀수 및 3개 짝수 공간들). 대안적으로 또는 부가적으로, 충분량에 대한 임계치 파라미터는 상이한 그룹들에 대한 상이한 근원의 유사한 구조 엘리먼트들의 분리의 유효성에 따라 적응성 파라미터로서 구성될 수 있다. 선택적으로, 충분량은 측정 필드 내의 "모든 유사한 구조 엘리먼트들"로서 또는 그것의 미리 정의된 일부로서, 또는 획득된 이미지의 "모든 유사한 구조 엘리먼트들"로서 구성될 수 있다.
도 5를 참조하여, 본 발명의 특정 실시예들에 따라, 라인-패터닝된 구조에 대한 스테이지-표시 피쳐들을 평가하는 개략적 흐름도가 예시된다. 1차원 프로파일의 획득(501)시, 라인들과 공간들 사이에서의 구분(502)이 계산된 평균 값에 따라 제공된다. 1차원 프로파일 및 평균 값 라인의 교차 포인트들은 개별적인 라인들에 대한 엔드 포인트들을 식별한다(503). 도 4 및 6에 예시되는 바와 같이, 각각의 주어진 라인은 라인의 평탄한 부분에 대응한 중앙부의 상대적으로 어두운 부분, 날카로운 에지에 대응하는 접고 밝은 부분, 및 경사진 에지에 대응하는 상대적으로 넓고 밝은 부분을 갖는다. 프로세스는 1차원 프로파일 중앙 최소 포인트들(504) 및 상기 충분량의 공간들을 구성하는 공간들에 대응하는 라인들에 대하여 좌측 및 우측에 대한 개별적인 최대(505) 포인트들을 발견하는 단계를 더 포함한다. 예시된 스테이지-표시 피쳐들을 계산하는 단계(506)는 도 6을 참조하여 추가로 상세히 설명된다.
평균 값 라인은 도 6이 601로서 표시되고, 중앙 최소 포인트들은 602로서 표시되고, 에지들에 대한 최대 포인트들은 좌측 에지에 대하여 603으로서 그리고 우측 에지에 대하여 604로서 표시된다.
도 6은 주어진 공간(공간 A로서 표시됨)의 2개 측면들에서 라인들의 상대적 에지 휘도를 표시하는 피쳐의 값들의 쌍(Fl 및 F2)을 계산하는 것을 예증한다. 값(F1)은 주어진 공간의 좌측에 대하여 라인의 가까운 에지 및 먼 에지 사이의 최대 휘도의 차로서 계산된다. 마찬가지로, 값(F2)은 주어진 공간의 우측에 대하여 라인에 대해 계산된다. 특정 공간의 측면상에 라인이 존재하지 않는다면, 개별적인 공간은 분류 결정에서 고려되지 않는다.
Fl = MaxLeftNear - MaxLeftFar
F2 = MaxRightNear - MaxRightFar
도 6은 주어진 공간(공간 B로서 표시됨)에 인접한 라인 에지들의 폭을 표시하는 피쳐의 값들의 쌍(Dl 및 D2)을 계산하는 것을 추가로 예시한다. 값(D1)은 주어진 공간의 좌측에 대한 라인의 중앙 최소 포인트와 우측 최대 포인트 사이의 폭으로서 계산된다. 마찬가지로, 값(D2)은 주어진 공간의 우측에 대한 라인에 대하여 계산된다. 특정 공간의 측면상에 라인이 존재하지 않는다면, 개별적인 공간은 분류 결정에서 고려되지 않는다.
도 7은 예시된 이미지에 대한 본 발명의 특정 실시예들에 따라 계산되는 F1 및 F2 값들을 예시한다. 예시되는 사각형들은 홀수 공간들에 대하여 계산되는 값들에 대응하며, 원들은 짝수 공간들에 대하여 계산되는 값들에 대응한다. 각각의 사각형 및 원은 개별적인 F1 값(축 Y) 및 F2 값(축 X)에 의하여 특징화된다. 음의 F1 및 F2는 코어 공간들을 표시하며, 양의 F1 및 F2는 갭 공간들을 표시한다. 따라서, 코어 공간들에 인접한 라인들의 에지들은 코어 물질 제거(215)로부터 초래되는 반면, 갭 공간들에 인접한 라인들의 에지들은 스페이서 에칭(214)으로부터 초래된다. 도 7에 예시되는 바와 같이, 획득된 결과들은 성공적으로 분리되고 분류 결정을 인에이블시키는데, 즉, 예시된 이미지의 짝수 공간들은 코어 공간들이며, 홀수 공간들은 갭 공간들이다.
도 8은 예시된 이미지들의 세트에 대하여 본 발명의 특정 실시예들에 따라 계산되는 F1 및 F2 값들을 예시한다. 예시된 사각형들은 홀수 공간들에 대하여 계산되는 값들에 대응하며, 원들은 짝수 공간들에 대하여 계산되는 값들에 대응한다. 각각의 사각형 및 원은 개별적인 F1+F2 값(축 Y) 및 개별적인 이미지의 일련 번호(축 X)에 의하여 특징화된다. 예시되는 바와 같이, 획득된 결과들은 성공적으로 분리되고, 상이한 기원으로부터 생성되는 유사한 구조 엘리먼트들 사이에서 분류 결정을 인에이블시킨다.
도 9를 참고하여, 추가적 분류 결정을 위해 피쳐를 선택하는 개략적 흐름도가 예시된다. 본 발명의 특정 실시예들에서, 피쳐들의 선택은 계측학 프로세스의 학습 모드 동안에 제공될 수 있으며, 피쳐들은 제작 프로세스의 구동 모드 동안에 추가로 사용될 것이다. 샘플링된 이미지의 획득시(901), 충분량을 구성하는 모든 공간들은 상이한 스테이지-표시 피쳐들(예를 들어, F1& F2, D1&D2, 평균 공간 휘도 B, 등)에 대하여 평가된다(902). 획득된 값들은 상이한 기원(예를 들어, 홀수 및 짝수 공간들의 그룹들)으로부터 생겨난 유사한 구조 엘리먼트들의 그룹들에 대응하도록 분리되고(903), 각각의 피쳐에 대한 분리 기준을 계산(904)하기 위하여 사용된다. 비제한적 실시예로서, 분리 기준은 피셔 기준(Fisher criterion: Fc)으로서 계산될 수 있다. F1& F2, D1&D2 및 평균 공간 휘도 B에 대한 피셔 기준은 개별적으로 계산될 수 있다:
Figure pct00001
피쳐는 개별적인 분리 기준이 미리 정의된 임계치를 초과하는 경우(예를 들어, Fc >2), 상이한 그룹들에 대한 상이한 기원의 유사한 구조 엘리먼트들의 성공적인 분리의 인에이블로서 고려된다.
대안적으로 또는 부가적으로, 분리 기준은 동일하지 않은 변수들을 갖는 동일하지 않은 크기의 샘플들에 대한 스튜던트 테스트(Student's T-test) 또는 이와는 다른 것으로서 계산될 수 있다.
선택적으로, 분리 기준은 또한 분류 결정의 정확성을 추정하기 위하여 사용될 수 있다.
본 발명의 특정 실시예들에 따라, 상이한 스테이지-표시 피쳐들에 의하여 제공되는 분리는 상이한 피쳐들에 대한 분리 기준이 제작 프로세스의 상이한 스테이지들에 따라 변화할 수 있기 때문에 각각의 주어진 피쳐에 대하여 개별적으로 테스트된다. 선택적으로, 분리 기준은 다수의 스테이지-표시 피쳐들에 의하여 특징화되는 벡터에 대하여 계산될 수 있다.
분리 기준을 계산하고 샘플링된 이미지에 대한 피쳐들의 특수성의 평가를 제공할 때, 가장 높은 분리 기준으로 스테이지-표시 피쳐가 선택된다(905). 이러한 피쳐는 구동 모드의 대응 제작 스테이지에서 유사한 구조 엘리먼트들을 추가로 분류(906)하는데 사용될 스테이지-표시 피쳐로서 선택된다.
특수성의 평가가 구동 제작 모드에서 획득되는 이미지에 대하여 제공되었다면, 분리 기준을 매칭시키는 피쳐들 중 임의의 것이 분류 결정을 위해 사용될 수 있다. 선택적으로, 분류 결정(및/또는 그것의 정확성의 추정)은 분류 기준을 매칭시키는 다수의 피쳐들에 대하여 획득되는 평가 결과들의 비교에 기반하여 이루어질 수 있다.
본 발명의 특정 실시예들의 장점들 중에서, 하나의 장점으로 개별적으로 수반되는 파라미터들의 적절한 조정 및 상이한 제작 스테이지들로부터 발생되는 특정한 유사한 구조 엘리먼트들의 의식으로 CD 측정들을 인에이블하는 것을 들 수 있습니다.
본 발명은 본 명세서에 포함된 상세한 설명에서 진술된 또는 도면들에 예시되는 세부 사항들로 본 발명의 적용을 제한하지 않는다는 것을 이해할 것이다. 발명은 다른 실시예들을 구현하고 다양한 방식들로 실행되고 실시될 수 있다. 따라서, 본 명세서에 이용된 어법 및 용어는 설명을 목적으로 하는 것이며, 제한으로 간주되어서는 안 된다는 것을 이해할 것이다. 마찬가지로, 본 기술분야의 당업자들은 본 발명이 기반하는 개념이 본 발명의 다수의 목적들을 실행하기 위한 다른 구조들, 방법들 및 시스템들을 설계하기 위한 근거로서 용이하게 이용될 수 있다는 것을 인지할 것이다.
본 발명에 따른 시스템은 적절하게 프로그래밍된 컴퓨터일 수 있다는 것을 또한 이해할 것이다. 마찬가지로, 발명은 발명의 방법을 실행하기 위하여 컴퓨터에 의하여 판독가능한 컴퓨터 프로그램을 고려한다. 발명은 추가로 발명의 방법을 실행하기 위하여 기계에 의해 실행가능한 명령들의 프로그램을 구체화시키는 기계-판독가능 메모리를 고려한다.
본 기술분야의 당업자는 다양한 변형들 및 변화들이 첨부된 청구항들에 의하여 정의되는 발명의 범위를 벗어나지 않고 앞서 설명된 바와 같은 발명의 실시예들에 적용될 수 있다는 것을 용이하게 인지할 것이다.

Claims (37)

  1. 다수의 주기적 라인(periodical line)들 및 상기 다수의 주기적 라인들 사이의 다수의 주기적 공간들을 포함하는 반도체 구조물을 더블 패터닝 제작하기 위하여, 코어 공간들 및 갭 공간들을 인지하는 컴퓨터화된 방법으로서,
    상기 다수의 공간들은 상기 코어 공간들 및 상기 갭 공간들을 포함하며, 상기 방법은:
    (a) 상기 반도체 구조물의 이미지를 획득하는 단계;
    (b) 충분한 양의 홀수 공간들 및 충분한 양의 짝수 공간들을 식별하는 단계;
    (c) 상기 충분한 양의 공간들 내의 각각의 주어진 공간에 대하여 하나 이상의 피쳐(feature)들을 평가(assess)하는 단계 ? 상기 피쳐들의 값들은 상기 획득된 이미지로부터 유도되고 개별적인 제작 스테이지들과 관련되는 공간들의 하나 이상의 특징들을 표시함 ? ; 및
    (d) 각각 홀수 공간들을 코어 공간들 또는 갭 공간들로서 인지하고, 짝수 공간들을 갭 공간들 또는 코어 공간들로서 인지하기 위하여 상기 평가 결과들을 사용하는 단계
    를 포함하는, 코어 공간들 및 갭 공간들을 인지하는 컴퓨터화된 방법.
  2. 적어도 제1 그룹 및 제2 그룹의 유사한 구조 엘리먼트들을 포함하는 다수의 유사한 구조 엘리먼트들을 포함하는 반도체 구조물의 임계 치수들 계측과 연계하여 사용하기 위하여, 상기 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법으로서,
    각각의 상기 그룹은 상이한 제작 스테이지로부터 발생되고, 상기 방법은:
    (a) 상기 반도체 구조물의 이미지를 획득하는 단계;
    (b) 상기 제1 그룹에 속하는 충분한 양의 구조 엘리먼트들 및 상기 제2 그룹에 속하는 충분한 양의 구조 엘리먼트들을 식별하는 단계;
    (c) 상기 제1 그룹의 상기 충분한 양의 엘리먼트들 및 상기 제2 그룹의 상기 충분한 양의 엘리먼트들 내의 각각의 주어진 구조 엘리먼트에 대하여 개별적인 제작 스테이지를 표시하는 하나 이상의 피쳐들을 평가하는 단계 ? 상기 개별적인 피쳐들의 값들은 상기 획득되는 이미지로부터 유도되어, 평가 결과들을 야기함 ? ; 및
    (d) 제작 스테이지들과 관련되고 상기 제1 그룹의 구조 엘리먼트들 및 유사한 구조 엘리먼트들의 상기 제2 그룹으로부터 각각 발생되는 분류 결정을 위한 상기 평가 결과들을 사용하는 단계
    를 포함하는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  3. 제2항에 있어서,
    라인-패터닝된 구조에서 상기 유사한 구조 엘리먼트들의 제1 그룹은 홀수 공간들이고, 상기 유사한 구조 엘리먼트들의 제2 그룹은 주기적 라인들 사이에 형성되는 짝수 공간들이며, 홀수 공간들 및 짝수 공간들은 상이한 제작 스테이지들로부터 발생되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  4. 제3항에 있어서,
    상기 홀수 공간들 및 상기 짝수 공간들은 더블 패터닝 제작 프로세스에서 상이한 물질들의 에칭으로부터 발생되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  5. 제2항에 있어서,
    상기 유사한 구조 엘리먼트들은 라인-패터닝된 구조의 다수의 주기적 라인들 내에 하나 이상의 주어진 라인들의 에지들이며, 임의의 상기 주어진 라인의 에지들은 상이한 제작 스테이지들로부터 발생되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  6. 제5항에 있어서,
    상기 주어진 라인의 대향 에지들은 더블 패터닝 제작 프로세스에 획득되는 상이한 구조 인터페이스들로부터 발생되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  7. 제2항에 있어서,
    라인-패터닝된 구조에서 상기 유사한 구조 엘리먼트들의 제1 그룹은 홀수 라인들이고, 상기 유사한 구조 엘리먼트들의 제2 그룹은 짝수 라인들이며, 홀수 라인들 및 짝수 라인들은 더블-노광 더블 패터닝 제작 프로세스에서 상이한 제작 스테이지들로부터 발생되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  8. 제2항 내지 제7항 중 어느 한 항에 있어서,
    상기 충분한 양의 유사한 구조 엘리먼트들은 미리 정의된 임계치 기준에 따라 정의되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  9. 제2항 내지 제8항 중 어느 한 항에 있어서,
    다수의 주기적 라인들 및 상기 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 라인-패터닝된 구조에 대하여, 개별적인 제작 스테이지를 표시하는 피쳐들은, 평균 공간 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 절대 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 상대 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 평균 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 폭, 휘도와 폭 사이의 비율, 에지들 디스크립터들(edges descriptors)의 형태, 에지 프로파일 조도, 및 이들의 조합을 포함하는 그룹으로부터 선택되는 하나 이상의 파라미터들에 의하여 특징화되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  10. 제2항 내지 제9항 중 어느 한 항에 있어서,
    분류 결정을 위한 상기 하나 이상의 피쳐들의 특수성(distinctiveness)을 평가하는 단계를 더 포함하는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  11. 제10항에 있어서,
    상기 평가는 분리 기준에 따라 제공되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  12. 제2항 내지 제11항 중 어느 한 항에 있어서,
    학습 제작 모드 및 구동 제작 모드를 더 포함하며, 상기 학습 제작 모드는:
    (a) 특정 제작 스테이지에 대응하는 샘플 이미지를 획득하는 단계; 및
    (b) 상기 피쳐들 중에서 최고 특수성을 인에이블시키는 피쳐를 선택하는 단계 ? 상기 피쳐는 상기 구동 제작 모드에서 대응 제작 스테이지에 있는 유사한 구조 엘리먼트들에 대하여 평가하기 위하여 사용됨 ?
    를 포함하는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  13. 제2항 내지 제12항 중 어느 한 항에 있어서,
    하나 이상의 평가 피쳐들은 상기 획득된 이미지에 대응하는 제작 스테이지에 따라 선택되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  14. 제2항 내지 제13항 중 어느 한 항에 있어서,
    개별적인 제작 스테이지를 표시하는 상기 하나 이상의 피쳐들을 평가하기 위한 값들은 상기 반도체 구조의 하나 이상의 파라미터들을 표시하는 일차원 프로파일로부터 유도되고, 상기 획득된 이미지로부터 유도되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  15. 제2항 내지 제14항 중 어느 한 항에 있어서,
    다수의 주기적 라인들 및 상기 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 라인-패터닝된 구조에 대하여, 주어진 공간에 대하여 상기 하나 이상의 피쳐들을 평가하는 단계는 상기 주어진 공간의 좌측에 대한 라인을 특징화하는 상기 쌍의 제1 값 및 상기 주어진 공간의 우측에 대한 라인을 특징화하는 상기 쌍의 제2 값의 하나 이상의 값들의 쌍들을 개별적으로 계산하는 단계를 포함하는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  16. 제15항에 있어서,
    주어진 공간에 대한 상기 하나 이상의 피쳐들을 평가하는 단계는 주어진 공간의 2개 측면들에서 라인들의 상대 에지 휘도를 표시하는 피쳐의 값들의 쌍 F1 및 F2를 계산하는 단계를 포함하며, 값 F1은 상기 주어진 공간의 좌측에 대한 라인의 가까운 에지와 먼 에지 사이의 최대 휘도의 차(difference)로서 계산되고, 값 F2는 주어진 공간의 우측에 대한 라인의 가까운 에지와 먼 에지 사이의 최대 휘도의 차로서 계산되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  17. 제15항 또는 제16항에 있어서,
    주어진 공간에 대하여 상기 하나 이상의 피쳐들을 평가하는 단계는 주어진 공간에 인접한 라인 에지들의 폭을 표시하는 피쳐의 값들 D1 및 D2의 쌍을 계산하는 단계를 포함하며, 값 D1은 상기 주어진 공간의 좌측에 대한 라인의 중앙 최소 포인트와 우측 최대 포인트 사이의 폭으로서 계산되고, 값 D2는 상기 주어진 공간의 우측에 대한 라인의 중앙 최소 포인트와 우측 최대 포인트 사이의 폭으로서 계산되며, 상기 포인트들은 상기 반도체 구조의 하나 이상의 파라미터들을 표시하는 일차원 프로파일상에 위치되고, 상기 획득되는 이미지로부터 유도되는, 유사한 구조 엘리먼트들을 분류하는 컴퓨터화된 방법.
  18. 프로세싱 유닛에 동작가능하게 연결되는 이미지 유닛을 포함하는 CD-계측 시스템으로서,
    (a) 다수의 유사한 구조 엘리먼트들을 포함하는 반도체 구조물의 이미지를 획득하도록 구성되는 이미지 유닛 ? 상기 다수의 유사한 구조 엘리먼트들은 적어도 각각 유사한 구조 엘리먼트들의 제1 그룹 및 제2 그룹을 포함하며, 각각의 그룹은 상이한 제작 스테이지로부터 발생됨 ? ; 및
    (b) 상기 프로세싱 유닛은,
    ⅰ) 상기 제1 그룹에 속하는 충분한 양의 구조 엘리먼트들 및 상기 제2 그룹에 속하는 충분한 양의 구조 엘리먼트들을 식별하고;
    ⅱ) 상기 제1 그룹 및 상기 제2 그룹에서 상기 충분한 양의 엘리먼트들 내의 각각의 주어진 구조 엘리먼트에 대하여, 개별적인 제작 스테이지를 표시하는 하나 이상의 피쳐들을 평가하며 ? 상기 개별적인 피쳐들의 값들은 상기 획득되는 이미지로부터 유도됨 ? ; 그리고
    ⅲ) 제작 스테이지들과 관련된 분류 결정을 평가하고 이로부터 상기 유사한 구조 엘리먼트들의 제1 그룹 및 제2 그룹의 구조 엘리먼트들을 각각 발생시키는 결과들을 사용하도록
    구성되는, CD-계측 시스템.
  19. 제18항에 있어서,
    상기 유사한 구조 엘리먼트들의 제1 그룹은 홀수 공간들이고, 상기 유사한 구조 엘리먼트들의 제2 그룹은 라인-패터닝된 구조의 주기적 라인들 사이에 형성되는 짝수 공간들이며, 홀수 공간들 및 짝수 공간들은 상이한 제작 스테이지들로부터 발생되는, CD-계측 시스템.
  20. 제19항에 있어서,
    상기 홀수 공간들 및 상기 짝수 공간들은 더블 패터닝 제작 프로세스에서 상이한 물질들의 에칭으로부터 발생되는, CD-계측 시스템.
  21. 제18항에 있어서,
    상기 유사한 구조 엘리먼트들은 라인-패터닝된 구조에서 다수의 주기적 라인들 내에 하나 이상의 주어진 라인들의 에지들이며, 임의의 상기 주어진 라인의 에지들은 상이한 제작 스테이지들로부터 발생되는, CD-계측 시스템.
  22. 제21항에 있어서,
    임의의 상기 주어진 라인의 대향 에지들은 더블 패터닝 제작 프로세스에서 획득되는 상이한 구조 인터페이스들로부터 발생되는, CD-계측 시스템.
  23. 제18항에 있어서,
    라인-패터닝된 구조에서 상기 제1 그룹의 유사한 구조 엘리먼트들의 홀수 라인들이고, 상기 제2 그룹의 유사한 구조 엘리먼트들은 짝수 라인들이며, 홀수 라인들 및 짝수 라인들은 더블-노광 더블 패터닝 제작 프로세스에서 상이한 제작 스테이지들로부터 발생되는, CD-계측 시스템.
  24. 제18항 내지 제23항 중 어느 한 항에 있어서,
    상기 충분한 양의 유사한 구조 엘리먼트들은 미리 정의된 임계치 기준에 따라 정의되는, CD-계측 시스템.
  25. 제18항 내지 제24항 중 어느 한 항에 있어서,
    다수의 주기적 라인들 및 상기 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 라인-패터닝된 구조에 대하여, 개별적인 제작 스테이지를 표시하는 피쳐들은, 평균 공간 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 절대 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 상대 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 평균 휘도, 상기 공간에 인접한 라인들의 하나 이상의 에지들의 폭, 휘도와 폭 사이의 비율, 에지들 디스크립터들의 형태, 에지 프로파일 조도, 및 이들의 조합을 포함하는 그룹으로부터 선택되는 하나 이상의 파라미터들에 의하여 특징화되는, CD-계측 시스템.
  26. 제18항 내지 제25항 중 어느 한 항에 있어서,
    상기 프로세싱 유닛은 분류 결정을 위한 상기 하나 이상의 피쳐들의 특수성을 평가하도록 추가로 구성되는, CD-계측 시스템.
  27. 제26항에 있어서,
    상기 평가는 분류 기준에 따라 제공되는, CD-계측 시스템.
  28. 제18항 내지 제27항 중 어느 한 항에 있어서,
    학습 제작 모드 및 구동 제작 모드에서 작동하도록 추가로 구성되며, 상기 이미지 유닛은 상기 학습 제작 모드에 대하여 특정 제작 스테이지에 대응하는 샘플 이미지를 획득하도록 추가로 구성되고, 상기 프로세싱 유닛은 상기 학습 제작 모드에 대하여 상기 피쳐들 중에서 최고 특수성을 인에이블시키는 피쳐를 선택하도록 추가로 구성되며, 상기 피쳐는 상기 구동 제작 모드에서 대응 제작 스테이지에 있는 유사한 구조 엘리먼트들에 대하여 평가하기 위하여 사용되는, CD-계측 시스템.
  29. 제18항 내지 제28항 중 어느 한 항에 있어서,
    하나 이상의 평가 피쳐들은 상기 획득된 이미지에 대응하는 제작 스테이지에 따라 선택되는, CD-계측 시스템.
  30. 제18항 내지 제29항 중 어느 한 항에 있어서,
    개별적인 제작 스테이지를 표시하는 상기 하나 이상의 피쳐들을 평가하기 위한 값들은 상기 반도체 구조의 하나 이상의 파라미터들을 표시하는 일차원 프로파일로부터 유도되고, 상기 획득된 이미지로부터 유도되는, CD-계측 시스템.
  31. 제18항 내지 30항 중 어느 한 항에 있어서,
    다수의 주기적 라인들 및 상기 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 라인-패터닝된 구조에 대하여, 주어진 공간에 대하여 상기 하나 이상의 피쳐들을 평가하는 것은 상기 주어진 공간의 좌측에 대한 라인을 특징화하는 상기 쌍의 제1 값 및 상기 주어진 공간의 우측에 대한 라인을 특징화하는 상기 쌍의 제2 값의 하나 이상의 값들의 쌍들을 개별적으로 계산하는 것을 포함하는, CD-계측 시스템.
  32. 제31항에 있어서,
    주어진 공간에 대한 상기 하나 이상의 피쳐들을 평가하는 것은 주어진 공간의 2개 측면들에서 라인들의 상대 에지 휘도를 표시하는 피쳐의 값들의 쌍 F1 및 F2를 계산하는 것을 포함하며, 값 F1은 상기 주어진 공간의 좌측에 대한 라인의 가까운 에지와 먼 에지 사이의 최대 휘도의 차로서 계산되고, 값 F2는 주어진 공간의 우측에 대한 라인의 가까운 에지와 먼 에지 사이의 최대 휘도의 차로서 계산되는, CD-계측 시스템.
  33. 제31항 또는 제32항에 있어서,
    주어진 공간에 대하여 상기 하나 이상의 피쳐들을 평가하는 것은 주어진 공간에 인접한 라인 에지들의 폭을 표시하는 피쳐의 값들 D1 및 D2의 쌍을 계산하는 것을 포함하며, 값 D1은 상기 주어진 공간의 좌측에 대한 라인의 중앙 최소 포인트와 우측 최대 포인트 사이의 폭으로서 계산되고, 값 D2는 상기 주어진 공간의 우측에 대한 라인의 중앙 최소 포인트와 우측 최대 포인트 사이의 폭으로서 계산되며, 상기 포인트들은 상기 반도체 구조의 하나 이상의 파라미터들을 표시하는 일차원 프로파일상에 위치되고, 상기 획득되는 이미지로부터 유도되는, CD-계측 시스템.
  34. 더블 패터닝 제작에 사용하기 위한 CD 계측 시스템으로서,
    상기 CD 계측 시스템은 프로세싱 유닛에 동작가능하게 연결되는 이미지 유닛을 포함하고,
    (a) 다수의 주기적 라인들 및 상기 다수의 주기적 라인들 사이에 다수의 주기적 공간들을 포함하는 반도체 구조물의 이미지를 획득하도록 구성되는 이미지 유닛 ? 상기 다수의 공간들은 코어 공간들 및 갭 공간들을 포함함 ? ; 및
    (b) 상기 프로세싱 유닛은:
    ⅰ) 충분한 양의 홀수 공간들 및 짝수 공간들을 식별하고;
    ⅱ) 상기 충분한 양의 공간들 내의 각각의 주어진 공간에 대하여 하나 이상의 피쳐들을 평가하며 ? 상기 피쳐들의 값들은 상기 획득되는 이미지로부터 유도되고 개별적인 제작 스테이지들과 관련되는 공간들의 하나 이상의 특징들을 표시함 ? ; 그리고
    ⅲ) 코어 공간들 및 갭 공간들로서 홀수 공간들을 인지하고 각각 갭 공간들 또는 코어 공간들로서 짝수 공간들을 인지하기 위하여 상기 평가 결과들을 사용하도록
    구성되는, 이미지 유닛을 포함하는 CD 계측 시스템.
  35. 제1항 내지 제17항 중 어느 한 항의 모든 단계들을 수행하도록 구성되는. 이미지 프로세싱 툴.
  36. 프로그램이 컴퓨터상에서 실행될 때, 제1항 내지 제17항 중 어느 한 항의 모든 단계들을 수행하기 위한 컴퓨터 프로그램 코드 수단을 포함하는, 컴퓨터 프로그램.
  37. 컴퓨터 판독가능 매체상에 구현되는, 청구항 제36항에 청구되는 바와 같은 컴퓨터 프로그램.
KR1020117023281A 2009-03-02 2010-03-02 유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법 KR101467987B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15680209P 2009-03-02 2009-03-02
US61/156,802 2009-03-02
PCT/IL2010/000170 WO2010103506A1 (en) 2009-03-02 2010-03-02 Cd metrology system and method of classifying similar structural elements

Publications (2)

Publication Number Publication Date
KR20120022753A true KR20120022753A (ko) 2012-03-12
KR101467987B1 KR101467987B1 (ko) 2014-12-02

Family

ID=42224288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117023281A KR101467987B1 (ko) 2009-03-02 2010-03-02 유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법

Country Status (4)

Country Link
US (1) US8538130B2 (ko)
JP (1) JP5543984B2 (ko)
KR (1) KR101467987B1 (ko)
WO (1) WO2010103506A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108368A (ko) * 2014-01-15 2016-09-19 케이엘에이-텐코 코포레이션 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5500858B2 (ja) 2009-04-14 2014-05-21 株式会社日立ハイテクノロジーズ パターン測定装置
JP5500974B2 (ja) * 2009-12-25 2014-05-21 株式会社日立ハイテクノロジーズ パターン測定装置
TWI683379B (zh) * 2013-12-05 2020-01-21 日商日立全球先端科技股份有限公司 圖案測定裝置及電腦程式
CN104701158B (zh) * 2013-12-05 2017-09-22 中芯国际集成电路制造(上海)有限公司 自对准双重图形的形成方法
KR102185281B1 (ko) * 2014-01-09 2020-12-01 삼성전자 주식회사 자기 정렬 더블 패터닝 공정을 이용하여 반도체 소자의 패턴을 형성하는 방법
JP6227466B2 (ja) 2014-04-14 2017-11-08 株式会社日立ハイテクノロジーズ 荷電粒子線装置および検査装置
US10534275B2 (en) 2015-06-22 2020-01-14 Nova Measuring Instruments Ltd. Method for use in process control of manufacture of patterned sample
US10748272B2 (en) * 2017-05-18 2020-08-18 Applied Materials Israel Ltd. Measuring height difference in patterns on semiconductor wafers
CN109920730B (zh) * 2017-12-13 2021-04-20 联华电子股份有限公司 一种图案化方法
CN110379706B (zh) 2019-07-17 2021-08-13 上海华力微电子有限公司 一种优化NAND flash双重曝光关键尺寸的方法
EP3862814A1 (en) * 2020-02-10 2021-08-11 ASML Netherlands B.V. Multi-step process inspection method
KR20230004602A (ko) 2020-04-17 2023-01-06 타스밋 가부시키가이샤 패턴 매칭 방법
US11443825B2 (en) * 2020-12-02 2022-09-13 Winbond Electronics Corp. Failure mode analysis method for memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6480627B1 (en) * 1999-06-29 2002-11-12 Koninklijke Philips Electronics N.V. Image classification using evolved parameters
JP3841024B2 (ja) 2002-06-13 2006-11-01 株式会社日立製作所 立体形状測定装置及びエッチングの条件出し方法
US20040267397A1 (en) * 2003-06-27 2004-12-30 Srinivas Doddi Optical metrology of structures formed on semiconductor wafer using machine learning systems
JP4778778B2 (ja) 2005-11-04 2011-09-21 株式会社日立ハイテクノロジーズ 半導体デバイスのモニタリング方法およびモニタリング装置
JP4873230B2 (ja) * 2006-05-19 2012-02-08 株式会社ニコン 露光方法、露光装置、計測方法及び計測装置
SG141355A1 (en) * 2006-09-13 2008-04-28 Asml Masktools Bv A method for performing pattern decomposition based on feature pitch
KR100809717B1 (ko) 2007-01-12 2008-03-06 삼성전자주식회사 더블 패터닝된 패턴의 전기적 특성을 콘트롤할 수 있는반도체 소자 및 그의 패턴 콘트롤방법
US7596423B2 (en) * 2007-03-30 2009-09-29 Tokyo Electron Limited Method and apparatus for verifying a site-dependent procedure
US8501395B2 (en) 2007-06-04 2013-08-06 Applied Materials, Inc. Line edge roughness reduction and double patterning
JP4991499B2 (ja) * 2007-11-28 2012-08-01 株式会社日立ハイテクノロジーズ レチクル検査装置及びレチクル検査方法
US20090246706A1 (en) 2008-04-01 2009-10-01 Applied Materials, Inc. Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques
US8232212B2 (en) 2008-07-11 2012-07-31 Applied Materials, Inc. Within-sequence metrology based process tuning for adaptive self-aligned double patterning
JP5264374B2 (ja) * 2008-09-02 2013-08-14 東京エレクトロン株式会社 パターン形状検査方法及び半導体装置の製造方法
US8148682B2 (en) * 2009-12-29 2012-04-03 Hitachi, Ltd. Method and apparatus for pattern position and overlay measurement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160108368A (ko) * 2014-01-15 2016-09-19 케이엘에이-텐코 코포레이션 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정

Also Published As

Publication number Publication date
JP2012519391A (ja) 2012-08-23
WO2010103506A1 (en) 2010-09-16
US8538130B2 (en) 2013-09-17
JP5543984B2 (ja) 2014-07-09
KR101467987B1 (ko) 2014-12-02
US20120076393A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
KR20120022753A (ko) 유사한 구조 엘리먼트들을 분류하는 ｃｄ 계측 시스템 및 방법
US9824938B2 (en) Charged particle beam device and inspection device
KR101828124B1 (ko) 패턴 평가 방법 및 패턴 평가 장치
EP2317388A2 (en) Method and system for wafer inspection
JP6320387B2 (ja) 埋設ｓｅｍ構造オーバーレイ標的を用いたｏｖｌのためのデバイス相関計測法（ｄｃｍ）
US9024272B2 (en) Pattern measuring apparatus
KR101756745B1 (ko) 패턴 평가 장치, 및, 패턴 평가 장치를 구비한 외관 검사 장치
US9000365B2 (en) Pattern measuring apparatus and computer program
US8311314B2 (en) Pattern measuring method and pattern measuring device
JP5192795B2 (ja) 電子ビーム測定装置
JP2008153085A (ja) 試料電位情報検出方法及び荷電粒子線装置
KR20170093931A (ko) 패턴 측정 장치 및 결함 검사 장치
US20110208477A1 (en) Measuring method of pattern dimension and scanning electron microscope using same
US9261360B2 (en) Charged particle beam microscope
US9190240B2 (en) Charged particle microscope apparatus and image acquisition method of charged particle microscope apparatus utilizing image correction based on estimated diffusion of charged particles
JP4432575B2 (ja) パターン画像判定方法
TW202011255A (zh) 輪廓抽出方法、輪廓抽出裝置及非揮發性記錄媒體
WO2015159792A1 (ja) 荷電粒子線装置
JP2011179819A (ja) パターン測定方法及びコンピュータプログラム
TW202416334A (zh) 影像建模輔助輪廓提取
Hakii et al. Evaluation of 3D metrology potential using a multiple detector CDSEM
JP2009188099A (ja) 欠陥分類装置、欠陥分類方法およびそのコンピュータ・プログラム

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 5