KR20160091284A

KR20160091284A - 검출 회로

Info

Publication number: KR20160091284A
Application number: KR1020160008244A
Authority: KR
Inventors: 마사카즈 스기우라; 아츠시 이가라시
Original assignee: 에스아이아이 세미컨덕터 가부시키가이샤
Priority date: 2015-01-23
Filing date: 2016-01-22
Publication date: 2016-08-02
Also published as: TWI666457B; CN105823955B; TW201629504A; CN105823955A; JP2016139390A; KR102411431B1

Abstract

검출 회로의 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공한다.
전압 입력 단자와 전압 출력 단자의 사이에 설치된 출력 트랜지스터와, 전압 출력 단자에 접속된 부하의 오픈을 검출하는 부하 오픈 검출 회로를 구비하고, 부하 오픈 검출 회로의 출력 회로는, 출력 트랜지스터와 게이트를 공통으로 하여 접속된 제1 트랜지스터와, 게이트에 부하 오픈을 검출한 신호가 입력되는 제2 트랜지스터가 직렬로 접속된 구성을 가지고, 제1 트랜지스터는 출력 트랜지스터가 오프되어 있을 때에 오프되는 구성으로 한 검출 회로이다.

Description

검출 회로{DETECTION CIRCUIT}

본 발명은, 접속되는 부하의 오픈을 검출하는 검출 회로에 관한 것이다.

도 6은, 종래의 검출 회로이다. 종래의 검출 회로는, 전압 입력 단자(401)와, 전압 출력 단자(402)와, 출력 트랜지스터(403)와, 제어 회로(404)와, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하는 부하 오픈 검출 회로(405), 부하 오픈 검출 회로(405)의 출력 단자(406)를 구비하고 있다.

제어 회로(404)는, 출력 트랜지스터(403)를 온 오프 제어한다. 부하 오픈 검출 회로(405)는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하면, 검출 신호를 출력 단자(406)에 출력한다.

부하 오픈 검출 회로(405)에 있어서는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하기 위해, 출력 트랜지스터(403)의 전류를 감시하는 방법이 잘 이용되고 있다. 예를 들면, 전압 입력 단자(401)와 출력 트랜지스터(403) 사이에 저항(410)을 설치하고, 그 양단에 생기는 전압으로 판정한다. 전압 출력 단자(402)에 접속되는 부하의 오픈 상태에서는, 출력 트랜지스터(403)에는 전류가 흐르지 않을 것이기 때문에, 상술한 바와 같이 하여 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하고 있다.

일본국 특허공개 평6-289087호 공보

출력 트랜지스터(403)는, 전압 출력 단자(402)에 접속되는 부하에 따라, 큰 전류를 흐르게 하도록 하기 위해, 소자 사이즈가 크고, 입력 용량도 크다. 출력 트랜지스터(403)의 큰 입력 용량을 충방전하여 온 오프 제어하려면, 물리적으로 시간을 필요로 하기 때문에, 검출 회로의 전원 기동 시에 즉시 출력 트랜지스터(403)가 온 상태가 되는 것은 어렵다. 따라서, 검출 회로의 전원 기동 직후에 있어서는, 출력 트랜지스터(403)는 오프 상태를 나타내고, 실제로는 부하의 오픈 상태로는 되어 있지 않음에도 불구하고, 저항(410)에는 전압이 생기지 않는다.

따라서, 도 6에 나타내는 종래의 검출 회로에서는, 검출 회로의 전원 기동 직후에 있어서, 저항(410)에 생기는 전압이 작다고 하여 부하 오픈 검출 회로(405)에 의해 오판정되어 버린다는 문제가 있었다.

본 발명은, 이상과 같은 문제를 해소하기 위해 고안된 것이며, 검출 회로의 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공하는 것이다.

종래의 과제를 해결하기 위해, 본 발명의 검출 회로는 이하와 같은 구성으로 했다.

전압 입력 단자와 전압 출력 단자의 사이에 설치된 출력 트랜지스터와, 전압 출력 단자에 접속된 부하의 오픈을 검출하는 부하 오픈 검출 회로를 구비하고, 부하 오픈 검출 회로의 출력 회로는, 출력 트랜지스터와 게이트를 공통으로 접속된 제1 트랜지스터와, 게이트에 부하 오픈을 검출한 신호가 입력되는 제2 트랜지스터가 직렬로 접속된 구성을 가지고, 제1 트랜지스터는 출력 트랜지스터가 오프되어 있을 때에 오프되는 구성으로 한 검출 회로이다.

본 발명의 검출 회로에 의하면, 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공하는 것이 가능해진다.

도 1은 본 실시 형태의 검출 회로를 나타내는 설명도이다.
도 2는 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다.
도 3은 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다.
도 4는 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다.
도 5는 본 실시 형태의 검출 회로의 전압 회로의 일례를 나타내는 설명도이다.
도 6은 종래의 검출 회로를 나타내는 설명도이다.

이하, 본 실시 형태에 대해서, 도면을 참조하여 설명한다.

도 1은, 본 실시 형태의 검출 회로를 나타내는 설명도이다.

본 실시 형태의 검출 회로는, 전압 입력 단자(401)와, 전압 출력 단자(402)와, 전압 입력 단자(401)와 전압 출력 단자(402)의 사이에 접속된 출력 트랜지스터(403)와, 제어 회로(404)와, 부하 오픈 검출 회로(405)와, 부하 오픈 검출 회로(405)의 출력 단자(406)와, 저항(410)을 구비하고 있다. 부하 오픈 검출 회로(405)는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출한다. 저항(410)은, 출력 트랜지스터(403)의 전류를 감시하기 위해, 그 전류에 따른 전압을 발생시킨다.

부하 오픈 검출 회로(405)는, 전압 회로(101)와, 전압원(102)과, 비교기(103)와, 트랜지스터(104)와, 트랜지스터(105)와, 전류원(106)을 구비하고 있다. 전압 회로(101)는, 저항(410)의 양단에 생기는 전압에 의거한 VSS 기준의 전압 VSIG를 발생시킨다. 전압원(102)은, 기준 전압 VREF를 발생시킨다. 비교기(103)는, 전압 VSIG와 기준 전압 VREF를 비교하여, 트랜지스터(104)의 온 오프를 제어한다. 트랜지스터(105)는, 출력 트랜지스터(403)와 게이트가 공통으로 접속되며, 트랜지스터(104)와 직렬 접속된다. 전류원(106)은, 직렬 접속된 트랜지스터(104 및 105)와 직렬 접속되며, 그 접속점은 출력 단자(406)와 접속된다. 트랜지스터(104 및 105)와 전류원(106)은, 부하 오픈 검출 회로(405)의 출력 회로를 구성한다.

도 5는, 전압 회로(101)의 일례를 나타내는 회로도이다. 도 5에 나타내는 전압 회로(101)는, 입력 단자(300 및 301)와, 증폭기(302)와, 저항(304 및 305)과, 트랜지스터(303)와, 출력 단자(306)를 구비하고 있다. 입력 단자(300)는, 저항(410)의 전압 입력 단자(401)측의 단자가 접속된다. 입력 단자(301)는, 저항(410)의 다른 쪽의 단자가 접속된다.

전압 회로(101)는, 전압 입력 단자(401)의 전압을 기준으로 한 저항(410)의 양단의 전압을 저항비 배로 한 전압을, VSS 기준의 전압 VSIG로서 단자(306)에 출력한다.

또한, 전압 회로(101)는, 저항(410)의 양단에 생기는 전압에 의거한 VSS 기준의 전압 VSIG를 발생시키는 구성이면 되며, 이 회로에 한정되는 것은 아니다.

다음에, 본 실시 형태의 검출 회로의 동작에 대해서 설명을 한다. 제어 회로(404)는, 출력 트랜지스터(403)를 온 오프 제어한다. 부하 오픈 검출 회로(405)는, 전압 출력 단자(402)에 접속되는 부하의 오픈을 검출하면, 검출 신호(H레벨)를 출력 단자(406)에 출력한다. 저항(410)에 생기는 전압은 출력 트랜지스터(403)의 전류에 의거하기 때문에, 전압 출력 단자(402)에 접속되는 부하의 오픈 상태에서는, 출력 트랜지스터(403)에는 전류가 흐르지 않을 것이기 때문에, 저항(410)에 생기는 전압이 어느 값 이하인 것을 판정함으로써 부하의 오픈을 검출한다.

전압 VSIG는, 저항(410)에 생기는 전압에 의거하기 때문에, 저항(410)에 생기는 전압이 작을 때에 작아진다. 따라서, 전압 출력 단자(402)에 접속되는 부하의 오픈 상태에서는, 전압 VSIG는 작아진다. 비교기(103)는, VSIG＜VREF를 판정하면 트랜지스터(104)를 온 제어한다.

출력 트랜지스터(403)는, 큰 전류를 흐르게 하도록 하기 위해 소자 사이즈가 크고 입력 용량도 크기 때문에, 검출 회로의 전원 기동 시에 바로는 온되지 않는다. 여기서, 트랜지스터(105)는, 출력 트랜지스터(403)와 마찬가지로 검출 회로의 전원 기동 시에 오프 상태가 되도록 설정한다. 즉, 검출 회로의 전원 기동 시이며 출력 트랜지스터(403)가 오프 상태일 때는, 트랜지스터(105)도 오프되어 있으므로, 비교기(103)의 출력에 의해 트랜지스터(104)가 온되어도, 부하 오픈 검출 회로(405)의 출력 단자(406)에는 검출 신호는 출력되지 않는다.

이상 설명한 바와 같이, 본 실시 형태의 검출 회로에 의하면, 검출 회로의 전원 기동 직후에 있어서의 오검출을 회피한 검출 회로를 제공하는 것이 가능해진다.

또한, 트랜지스터(105)는, 검출 회로의 전원 기동 직후에 제어 회로(404)의 제어 신호에 의해 출력 트랜지스터(403)와 동일한 동작을 하면 되며, 그 구조나 특성은 한정되는 것이 아닌 것은 분명하다. 예를 들면, 트랜지스터(105)는, 출력 트랜지스터(403)와 동일한 종류로, 동일한 역치를 가진다.

또, 트랜지스터(105)는, 단일의 트랜지스터로 했지만, 트랜지스터(105)의 소스에 다이오드 접속을 한 트랜지스터를 삽입하는 것이나, 달링톤 접속의 구성을 함으로써, 트랜지스터(105)의 역치를 출력 트랜지스터(403)보다 높게 해도 된다.

또, 트랜지스터(105)는, 출력 트랜지스터(403)와 반드시 게이트가 공통으로 접속될 필요는 없고, 양자 간에 전압 레벨 시프트단을 개재해도 된다. 전압 레벨 시프트단은, 예를 들면 소스 폴로어 증폭단으로 구성하면 된다. 이 경우, 출력 트랜지스터(403)보다 트랜지스터(105)가, 게이트·소스간 전압의 크기가 작아지므로, 보다 확실한 오검출의 회피가 가능해지는 것은 분명하다.

여기서, 도 1의 검출 회로는, 제어 회로(404)가 출력 트랜지스터(403)를 오프하고 있을 때에, 부하의 오픈 상태를 나타내는 신호를 출력할 수 없다. 예를 들면, 부하 오픈 검출 회로(405)가 부하의 오픈을 검출하고 있을 때에, 주위 온도가 높아져 제어 회로(404)가 출력 트랜지스터(403)를 오프 제어하는 경우가 있다.

도 2는, 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다. 도 1과의 차이는, 제어 회로(404)에 의해 제어되는 트랜지스터(110)를, 트랜지스터(105)와 병렬로 새롭게 구비한 점에 있다. 제어 회로(404)는, 예를 들면 상기한 바와 같은 상태에 의거하여 트랜지스터(110)를 온함으로써 트랜지스터(105)를 무효화할 수 있기 때문에, 출력 트랜지스터(403)가 오프 상태여도 부하 오픈 검출 회로(405)의 출력 단자(406)에 검출 신호를 출력하는 것이 가능해진다.

도 3은, 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다. 도 1의 검출 회로와의 차이는, 부하 오픈 검출 회로(405)의 출력 회로를, 직렬 접속한 트랜지스터(104) 및 전류원(106)과 직렬 접속한 트랜지스터(105) 및 전류원(107)과 앤드 회로(201)로 구성한 것이다. 이와 같이 구성해도, 도 1의 검출 회로와 동일한 효과를 얻을 수 있다.

또한, 출력이 강제적으로 고정되는 논리 게이트 또는 그 조합으로 회로를 구성하는 조건에 관한 한, 예를 들면 오어 회로를 이용한 적당한 회로로 구성해도, 동일한 효과가 있는 것은 분명하다.

도 4는, 본 실시 형태의 검출 회로의 다른 예를 나타내는 설명도이다. 도 2의 회로와 마찬가지로, 트랜지스터(202)를 트랜지스터(105)와 병렬로 구비한 회로이며, 도 2의 회로와 동일한 효과를 얻는 것이 가능하다.

또한, 부하 오픈 검출 회로(405)는 도 1 내지 도 4에서 나타낸 회로로 설명했지만, 이것은 일례이며, 동일한 효과를 얻을 수 있는 한, 실시의 형태는 한정되지 않는다.

이상의 설명에서는, 편의상, 각 출력의 레벨을 H레벨이나 L레벨로 규정했지만, 특별히 한정될 필요는 없다.

101, 102, 301: 전압원 103: 비교기
106, 107: 전류원 302: 증폭기
404: 제어 회로 405: 부하 오픈 검출 회로

Claims

전압 입력 단자와, 전압 출력 단자와, 상기 전압 입력 단자와 상기 전압 출력 단자의 사이에 설치된 출력 트랜지스터와, 상기 출력 트랜지스터를 제어하는 제어 회로와, 상기 전압 출력 단자에 접속된 부하의 오픈을 검출하는 부하 오픈 검출 회로를 구비한 검출 회로로서,
상기 부하 오픈 검출 회로의 출력 회로는, 상기 출력 트랜지스터와 게이트를 공통으로 하여 접속된 제1 트랜지스터와, 게이트에 부하 오픈을 검출한 신호가 입력되는 제2 트랜지스터가 직렬로 접속된 구성을 가지고,
상기 제1 트랜지스터는, 상기 출력 트랜지스터가 오프되어 있을 때에 오프되는 것을 특징으로 하는 검출 회로.
청구항 1에 있어서,
상기 제1 트랜지스터는, 상기 출력 트랜지스터와 동일 종류로 동일한 역치, 또는 보다 높은 역치의 트랜지스터인 것을 특징으로 하는 검출 회로.
청구항 1에 있어서,
상기 출력 트랜지스터의 게이트와 상기 제1 트랜지스터의 게이트는, 전압 레벨 시프트단을 통하여 접속된 것을 특징으로 하는 검출 회로.
청구항 3에 있어서,
상기 전압 레벨 시프트단은, 소스 폴로어 증폭단인 것을 특징으로 하는 검출 회로.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
상기 제1 트랜지스터와 병렬로, 상기 제어 회로로 제어되는 제3 트랜지스터를 구비한 것을 특징으로 하는 검출 회로.