KR20160091084A - 시스템 인 패키지 모듈 - Google Patents

시스템 인 패키지 모듈 Download PDF

Info

Publication number
KR20160091084A
KR20160091084A KR1020150011299A KR20150011299A KR20160091084A KR 20160091084 A KR20160091084 A KR 20160091084A KR 1020150011299 A KR1020150011299 A KR 1020150011299A KR 20150011299 A KR20150011299 A KR 20150011299A KR 20160091084 A KR20160091084 A KR 20160091084A
Authority
KR
South Korea
Prior art keywords
substrate
sip
package
passive
peripheral circuit
Prior art date
Application number
KR1020150011299A
Other languages
English (en)
Other versions
KR102309463B1 (ko
Inventor
손홍범
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020150011299A priority Critical patent/KR102309463B1/ko
Publication of KR20160091084A publication Critical patent/KR20160091084A/ko
Application granted granted Critical
Publication of KR102309463B1 publication Critical patent/KR102309463B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

기판; 상기 기판의 하부면에 실장된 메인 SoC(System on Chip); 상기 기판의 상부면에 실장된 복수의 수동 소자 및 능동 소자와, SiP(System in Packge) 주변 회로; 및 상기 수동 소자 및 상기 능동 소자와, 상기 SiP 주변 회로를 봉지하여 외부 환경으로부터 보호하는 봉지 부재를 포함하는 시스템 인 패키지 모듈이 제공된다.

Description

시스템 인 패키지 모듈{System-in-Package module}
본 발명은 시스템 인 패키지(SiP : System-in-Package, 이하 "SiP"라 함) 모듈에 관한 것으로, 상세하게는 기판의 상부면에 능동소자, 수동 소자, SiP 주변회로를 실장하고, 기판의 하부면에 메인 SoC와 프레임을 배치하여 집적화함으써 공간 활용을 높인 시스템 인 패키지 모듈에 관한 것이다.
반도체 제품의 고속화, 고성능화 추세에 따라, 시스템-인-패키지(system-in-Package;SiP), 멀티 스택 패키지(multi stack package)와 같이 시스템 자체가 패키지 안에 집적되는 구조가 제안되고 있다.
시스템-인-패키지(System-in-Package;SiP)는 인쇄 회로 기판에 IC/R/L 등의 소자를 집적화하여 패키징한 제품이다.
종래에는 인쇄회로 기판의 하부측을 보드와 결합을 위한 면으로 사용하여 IC 및 R/L/C는 인쇄회로 기판의 상부면에 실장되었다. 따라서 패키지의 크기 최소화를 위하여 초소형 R/L/C를 사용하였으며 공간 제약이 많았다.
다른 예로는, 상부면에 메인 IC를 배치하고 하부면에 R/L/C 등을 배치한후 패키지의 측면쪽에 프레임을 덧붙여 크기를 더욱 최소화하는 방안이 시도되었다. 그러나, 메인 IC를 인쇄 회로 기판의 상부면에 배치할 경우 소형 R/L/C를 사용하여 크기를 최소화할 수 있으나 단가 및 설계 자유도 측면에서 제약이 많다. 또한, 인쇄회로기판의 상부면과 하부면에 모두 부품을 실장하게 되면 제품 단품의 두께가 두꺼워지는 문제점이 있다.
본 발명이 해결하고자 하는 과제는, 기판의 상부면에 능동소자, 수동 소자, SiP 주변회로를 실장하고, 기판의 하부면에 메인 SoC를 실장하는 구조를 통해 단가 및 설계 자유도 측면에서 자유도가 많고 전체 두께를 줄일 수 있는 시스템 인 패키지 모듈을 제공하는데 있다.
본 발명이 해결하고자 하는 과제들은 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일측면에 의하면, 기판; 상기 기판의 하부면에 실장된 메인 SoC(System on Chip); 상기 기판의 상부면에 실장된 복수의 수동 소자 및 능동 소자와, SiP(System in Packge) 주변 회로; 및 상기 수동 소자 및 상기 능동 소자와, 상기 SiP 주변 회로를 봉지하여 외부 환경으로부터 보호하는 봉지 부재를 포함하는 시스템 인 패키지 모듈이 제공된다.
상기 시스템 인 패캐지 모듈은 상기 메인 SoC를 둘러싸며 상기 기판의 하부 측면을 지지하도록 설치되는 프레임; 및 상기 프레임에 형성된 서브 마운트 패드를 더 포함할 수 있다.
상기 기판은 회로 인쇄 기판일 수 있다.
상기 시스템 인 패캐지 모듈은 상기 기판의 하면 일부에 적층되어 형성된 금속 포스트를 더 포함할 수 있으며, 상기 금속 포스트 및 상기 메인 SoC는 일부가 센딩되어 제거되어 구성될 수 있다.
상기 시스템 인 패키지 모듈은 상기 금속 포스트의 표면에 도금을 수행하여 형성된 전극부를 더 포함할 수 있다.
본 발명에 의하면, 기판의 상부면에 능동소자, 수동 소자, SiP 주변회로를 실장하고, 기판의 하부면에 메인 SoC와 프레임을 배치하여 집적화함으써 공간 활용을 높이고, 시스템 인 패키지 모듈의 전체적인 두께를 줄이고 단가를 낮출 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.
도 2는 본 발명의 다른 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.
이하에서는 본 발명의 구체적인 실시 예를 도면과 함께 상세히 설명하도록 한다. 그러나, 본 발명의 사상이 제시되는 실시 예에 제한된다고 할 수 없으며, 또 다른 구성요소의 추가, 변경, 삭제 등에 의해서 퇴보적인 다른 발명이나, 본 발명 사상의 범위 내에 포함되는 다른 실시 예를 용이하게 제안할 수 있다.
본 발명에서 사용되는 용어는 가능한 현재 널리 사용되는 일반적인 용어를 선택하였으나, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재하였으므로, 단순한 용어의 명칭이 아닌 용어가 가지는 의미로서 본 발명을 파악하여야 함을 밝혀 두고자 한다.
즉, 이하의 설명에 있어서, 단어 '포함하는'은 열거된 것과 다른 구성요소들 또는 단계들의 존재를 배제하지 않는다.
도 1은 본 발명의 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일실시예에 따른 시스템 인 패키지 모듈(100)은 기판(110)과, 기판(110)의 하부면에 실장되는 메인 SoC(System on Chip)(120)와, 메인 SoC(120)를 둘러싸며 기판(110)의 하부 측면을 지지하는 프레임(130)과, 기판(110)의 상부면에 실장되는 복수의 수동 소자(140) 및 능동 소자(150)와, SiP 주변 회로(160)를 포함하여 구성될 수 있다.
기판(110)은 다층 기판으로 이루어질 수 있으며, 상면 또는/및 하면에는 소정의 회로 패턴이 형성될 수 있다. 회로 패턴은 본딩을 위한 패드 또는 랜드 등을 포함하며, 다른 층과의 연결을 위해 하나 이상의 비아 홀 또는/및 쓰루 홀이 연결될 수 있다. 회로 패턴의 패드 주변에는 본딩 부분을 제외한 회로 패턴을 보호하기 위해 절연성의 커버 코트가 코팅될 수 있다.
이러한 기판(110)의 재질은 에폭시 수지, 테프론 수지, BT(Bismaleimide triazine) 레인지, 페놀 수지, 콤포지트 부재, 세라믹 기판 등 다양한 재질로 구현될 수 있다. 본 발명은 다층 구조의 LTCC(Low temperature cofired ceramic) 기판 또는 일반 PCB 기판을 사용할 수 있으며, 이것으로 본 발명을 한정하는 것은 아니다.
기판(110)의 상면에는 하나 이상의 저항, 콘덴서, 인덕터 등을 포함한 수동 소자(140)와, 트랜지스터,반도체 칩 등의 능동 소자(150) 등이 탑재될 수 있다.
프레임(130)은 메인 SoC(120)를 둘러싸며 기판(110)의 하부 측면을 지지하도록 설치되며, 프레임(130)에는 서브 마운트 패드(131)가 더 형성될 수 있다.
수동소자(140)는 선형이거나, 비선형 부분이 있어도 그 비선형 특성을 이용하지 않는 것을 수동소자라 한다. 능동소자(150)는 비선형 부분을 적극적으로 이용한 소자이다. 수동소자(140)는 능동소자(150)인 반도체칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하며, 통상 반도체 패키지와 함께 기판(110)에 실장된다.
또한 제품의 기능이 향상됨에 따라 IC 수의 증가에 대비하여, 수동 소자(passive component)(140)도 상대적으로 늘어나게 된다. 휴대폰의 경우 수동 소자들(140)이 차지하는 면적이 기판 면적의 50%를 넘게 된다.
기판(110) 상면에 탑재되는 수동 소자(140)는 기판(110)과의 연결이 필요한 수동 소자와, 기판(110)과의 연결이 필요치 않은 수동 소자 즉, 와이어 본딩용 수동 소자로 구분될 수 있다. 그리고, 기판 연결용 수동 소자는 기판(110)에 표면 실장하고, 와이어 연결용 수동 소자는 접착 부재에 의해 기판(110)에 고정한 후 와이어 본딩을 통해 전극 단자 상호 간을 연결해 준다.
SMT(Surface Mount Technology) 장비를 이용하여 기판(110)과의 연결이 필요한 회로 패턴에 스크린 인쇄 방식으로 솔더를 인쇄하고, 접착 부재를 와이어 본딩용 수동 소자가 배치될 영역에 형성한 후, 와이어 본딩용 수동 소자를 접착부재가 형성된 영역에 탑재하여 부착시켜 준다. 여기서 접착 부재는 에폭시 접착제, 접착필름, 또는 이들의 등가물을 이용할 수 있다.
또한 SMT 장비를 이용하여 기판 연결용 수동 소자를 탑재한 후, 리플로우 과정을 통해 솔더를 용융시켜 줌으로써 기판(110)에 실장될 수 있다.
여기서, SMT 장비를 이용한 와이어 본딩용 수동 소자를 접착 부재에 접착하는 공정과, 기판 연결용 수동 소자를 솔더 상에 배치하여 이를 용융시켜 표면 실장하는 공정이 동시에 수행되거나, 공정 순서가 서로 바뀔 수도 있다.
이후, 와이어 본딩용 수동 소자와 기판 연결용 수동 소자에 구비된 전극 단자 사이를 와이어를 이용하여 상호 연결해 줌으로써, 수동 소자(140)의 부품 실장이 완료된다
또한, 수동 소자(140) 및 능동 소자(150)와, SiP 주변 회로(160)를 에폭시와 같은 봉지 부재(170)를 이용하여 봉지해주어, 외부 환경으로부터 보호할 수 도 있다. 또한 시스템 인 패키지 모듈(100)의 외측 또는 봉지 부재(170)의 표면에 금속 덮개를 덮어 줄 수도 있다.
도 2는 본 발명의 다른 일실시예에 따른 시스템 인 패키지 모듈을 설명하기 위한 도면이다.
도 2를 참조하면, 본 발명의 다른 일실시예에 따른 시스템 인 패키지 모듈(200)은 기판(210)과, 기판(210)의 하부면에 실장되는 메인 SoC(System on Chip)(220)와, 기판(210)의 상부면에 실장되는 복수의 수동 소자(240) 및 능동 소자(250)와, SiP 주변 회로(260)를 포함하여 구성될 수 있다.
또한, 시스템 인 패키지 모듈(200)은 수동 소자(240) 및 능동 소자(250)와, SiP 주변 회로(260)를 에폭시와 같은 봉지 부재(270)를 이용하여 봉지해주어, 외부 환경으로부터 보호할 수 도 있다. 또한 시스템 인 패키지 모듈(200)의 외측 또는 봉지 부재(270)의 표면에 금속 덮개를 덮어 줄 수도 있다.
여기에서, 도1과 달리 기판(210)의 하면에 프레임을 접합하지 않고 금속 포스트(post)(280)를 적층하여 pin을 배열할 수 있다. 이때, 금속 포스트(280)는 예를들어 Cu 포스트가 사용될 수 있다. 기판(210)의 하부면에 금속 포스트(280)가 적층되어 형성된 후 몰딩부(290)를 형성한 후 메인 SoC(System on Chip)(220)의 글래스(glass)를 포함하여 샌딩(sanding)작업을 통해 두께를 줄일 수 있다.
샌딩 작업을 통해 메인 SoC(System on Chip)(220), 금속 포스트(280), 몰딩부(290)의 일부가 제거된 후 금속 포스트(280)의 표면에 도금을 수행하여 전극부(281)를 형성할 수 있다.
지금까지 본 발명에 따른 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서는 여러가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.

Claims (5)

  1. 기판;
    상기 기판의 하부면에 실장된 메인 SoC(System on Chip);
    상기 기판의 상부면에 실장된 복수의 수동 소자 및 능동 소자와, SiP(System in Packge) 주변 회로; 및
    상기 수동 소자 및 상기 능동 소자와, 상기 SiP 주변 회로를 봉지하여 외부 환경으로부터 보호하는 봉지 부재를 포함하는 시스템 인 패키지 모듈.
  2. 제1 항에 있어서, 상기 메인 SoC를 둘러싸며 상기 기판의 하부 측면을 지지하도록 설치되는 프레임; 및
    상기 프레임에 형성된 서브 마운트 패드를 더 포함하는 시스템 인 패키지 모듈.
  3. 제1 항에 있어서, 상기 기판은 회로 인쇄 기판인 시스템 인 패키지 모듈.
  4. 제1 항에 있어서, 상기 기판의 하면 일부에 적층되어 형성된 금속 포스트를 더 포함하고,
    상기 금속 포스트 및 상기 메인 SoC는 일부가 센딩되어 제거된 것을 특징으로 하는 시스템 인 패키지 모듈.
  5. 제4 항에 있어서,
    상기 금속 포스트의 표면에 도금을 수행하여 형성된 전극부를 더 포함하는 시스템 인 패키지 모듈.
KR1020150011299A 2015-01-23 2015-01-23 시스템 인 패키지 모듈 KR102309463B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150011299A KR102309463B1 (ko) 2015-01-23 2015-01-23 시스템 인 패키지 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011299A KR102309463B1 (ko) 2015-01-23 2015-01-23 시스템 인 패키지 모듈

Publications (2)

Publication Number Publication Date
KR20160091084A true KR20160091084A (ko) 2016-08-02
KR102309463B1 KR102309463B1 (ko) 2021-10-07

Family

ID=56708201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011299A KR102309463B1 (ko) 2015-01-23 2015-01-23 시스템 인 패키지 모듈

Country Status (1)

Country Link
KR (1) KR102309463B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11075138B2 (en) 2018-05-11 2021-07-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11244885B2 (en) 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system
CN114594351A (zh) * 2022-03-18 2022-06-07 国网浙江省电力有限公司电力科学研究院 一种变压器套管局部放电监测芯片装置及方法
US11600607B2 (en) 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR20150000292A (ko) * 2013-06-24 2015-01-02 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR20150000292A (ko) * 2013-06-24 2015-01-02 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075138B2 (en) 2018-05-11 2021-07-27 Samsung Electronics Co., Ltd. Semiconductor package system
US10991638B2 (en) 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
US11658090B2 (en) 2018-05-14 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor package system
US11244885B2 (en) 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system
US11600607B2 (en) 2019-01-17 2023-03-07 Samsung Electronics Co., Ltd. Semiconductor module including multiple power management semiconductor packages
CN114594351A (zh) * 2022-03-18 2022-06-07 国网浙江省电力有限公司电力科学研究院 一种变压器套管局部放电监测芯片装置及方法
WO2023174448A1 (zh) * 2022-03-18 2023-09-21 国网浙江省电力有限公司电力科学研究院 一种变压器套管局部放电监测芯片装置及方法

Also Published As

Publication number Publication date
KR102309463B1 (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
US6683795B1 (en) Shield cap and semiconductor package including shield cap
US7923791B2 (en) Package and packaging assembly of microelectromechanical system microphone
US8841759B2 (en) Semiconductor package and manufacturing method thereof
KR20160091084A (ko) 시스템 인 패키지 모듈
KR20040036252A (ko) 반도체 칩 패키지 적층 모듈
KR100992344B1 (ko) 반도체 멀티칩 패키지
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
US20210082876A1 (en) Electric device with two or more chip components
KR20140147613A (ko) 웨이퍼 레벨 반도체 패키지 및 그 제조방법
CN106358415B (zh) 电子装置模块及其制造方法
KR20080058987A (ko) 반도체 패키지 및 그 제조방법
CN103579258A (zh) 基板内嵌式模块结构
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
US20050023659A1 (en) Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane
KR20080068299A (ko) 반도체 모듈 및 그 제조방법
KR20080058598A (ko) 부품 실장 모듈 및 그 모듈에서의 수동 소자 실장방법
JP2013110299A (ja) 複合モジュール
CN103531546B (zh) 芯片上镂空基板的模块结构
CN218958893U (zh) 低成本空腔滤波器模组、电路及电子产品
KR101382706B1 (ko) 적층형 반도체 패키지
KR20160051424A (ko) 적층 패키지
KR20100023225A (ko) 멀티 칩 모듈 패키지
TW200933868A (en) Stacked chip package structure
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
KR20080058994A (ko) 수동 소자 실장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant