KR20160080081A - 기능 패널과 그 제작 방법 - Google Patents

기능 패널과 그 제작 방법 Download PDF

Info

Publication number
KR20160080081A
KR20160080081A KR1020150186356A KR20150186356A KR20160080081A KR 20160080081 A KR20160080081 A KR 20160080081A KR 1020150186356 A KR1020150186356 A KR 1020150186356A KR 20150186356 A KR20150186356 A KR 20150186356A KR 20160080081 A KR20160080081 A KR 20160080081A
Authority
KR
South Korea
Prior art keywords
layer
substrate
pressure
peeling
film
Prior art date
Application number
KR1020150186356A
Other languages
English (en)
Other versions
KR102469844B1 (ko
Inventor
아키히로 치다
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20160080081A publication Critical patent/KR20160080081A/ko
Application granted granted Critical
Publication of KR102469844B1 publication Critical patent/KR102469844B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • H01L51/0097
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3512Cracking
    • H01L2924/35121Peeling or delaminating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/842Containers
    • H10K50/8426Peripheral sealing arrangements, e.g. adhesives, sealants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/87Passivation; Containers; Encapsulations
    • H10K59/871Self-supporting sealing arrangements
    • H10K59/8722Peripheral sealing arrangements, e.g. adhesives, sealants

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

본 발명은 신규 기능 패널을 제공한다.
제 1 기판, 제 2 기판, 제 1 층, 제 2 층, 실부, 및 제 1 접착층을 가지는 기능 패널이다. 실부는 제 1 층과 제 2 층 사이에 위치하고, 제 1 접착층은 제 1 층과 제 1 기판 사이에 위치하고, 제 2 기판은 제 2 층과 접촉되는 영역을 가진다. 제 1 층에서 제 1 기판과 대향하는 면을 제 1 면으로 하고 제 2 층에서 제 2 기판과 접촉되는 면을 제 2 면으로 할 때, 기능 패널은 제 1 면과 제 2 면 사이의 거리가 다른 복수의 영역을 가진다.

Description

기능 패널과 그 제작 방법{FUNCTION PANEL AND MANUFACTURING METHOD THEREOF}
본 발명의 일 형태는 기능 패널, 장치, 또는 정보 처리 장치에 관한 것이다.
또한, 본 발명의 일 형태는 상기 기술 분야에 한정되지 않는다. 본 발명의 일 형태가 속하는 기술 분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법 또는 이들의 제작 방법을 예로서 들 수 있다.
근년, 가요성을 가지는 기판(이하, 가요성 기판이라고도 기재함) 위에 반도체 소자, 표시 소자, 발광 소자 등의 기능 소자가 제공된 플렉시블 디바이스(flexible device)의 개발이 진행되고 있다. 플렉시블 디바이스의 대표적인 예로서는, 조명 장치, 화상 표시 장치 외에, 트랜지스터 등의 반도체 소자를 가지는 다양한 반도체 회로 등을 들 수 있다.
가요성 기판을 사용한 장치의 제작 방법으로서는, 유리 기판 또는 석영 기판 등의 제작 기판 위에 박막 트랜지스터 및 유기 전계 발광 소자(유기 EL(electroluminescent) 소자) 등의 기능 소자를 제작한 후, 가요성 기판에 이 기능 소자를 전치(轉置)하는 기술이 개발되고 있다. 이 방법에는, 기능 소자를 포함하는 층을 제작 기판으로부터 박리하는 공정(박리 공정이라고도 기재함)이 필요하다.
기능 소자를 포함하는 층은 얇기 때문에, 제작 기판을 다른 지지 기판과 접합하고 나서 박리 공정을 수행한다. 예를 들어, 특허문헌 1에서는 제작 기판과 지지 기판 사이에 접착층을 제공하고 박리를 수행한다. 그러므로 기능 소자 등이 제작된 층의 표면과 상기 층이 전치될 가요성 기판과의 사이에 접착층이 존재한다.
일본국 특개2012-190794호 공보
본 발명의 일 형태는 편리성 또는 신뢰성이 우수한 신규 기능 패널을 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 편리성 또는 신뢰성이 우수한 신규 장치를 제공하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 신규의 반도체 장치, 발광 장치, 표시 장치, 전자 기기, 또는 조명 장치 등의 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 제작 공정에서의 재료비를 삭감하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 제작 공정에서의 자원 절약화를 실현하는 것을 과제 중 하나로 한다. 또는, 본 발명의 일 형태는 제작 공정에서의 공정 수를 삭감하는 것을 과제 중 하나로 한다.
상술한 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 상술한 모든 과제를 해결할 필요는 없다. 또한, 명세서, 도면, 청구항의 기재로부터 상술한 것 외의 과제가 추출될 수 있다.
본 발명의 일 형태는 제 1 기판, 제 2 기판, 제 1 층, 제 2 층, 실부(sealing portion), 및 제 1 접착층을 가지는 기능 패널이다. 실부는 제 1 층과 제 2 층 사이에 위치하고, 제 1 접착층은 제 1 층과 제 1 기판 사이에 위치하고, 제 2 기판은 제 2 층과 접촉되는 영역을 가진다. 제 1 층에서 제 1 기판과 대향하는 면을 제 1 면으로 하고 제 2 층에서 제 2 기판과 접촉되는 면을 제 2 면으로 할 때, 기능 패널은 제 1 면과 제 2 면 사이의 거리가 다른 복수의 영역을 가진다.
본 발명의 일 형태는 제 1 기판, 제 2 기판, 제 1 층, 제 2 층, 제 3 층, 실부, 및 제 1 접착층을 가지는 기능 패널이다. 실부는 제 1 층과 제 2 층 사이에 위치하고, 제 1 접착층은 제 1 층과 제 1 기판 사이에 위치하고, 제 3 층은 제 2 층과 제 2 기판 사이에 위치한다. 제 1 층에서 제 1 기판과 대향하는 면을 제 1 면으로 하고 제 2 층에서 제 2 기판과 대향하는 면을 제 2 면으로 할 때, 기능 패널은 제 1 면과 제 2 면 사이의 거리가 다른 복수의 영역을 가진다.
본 발명의 일 형태는 제 1 기판, 제 2 기판, 제 1 층, 제 2 층, 실부, 제 1 접착층, 및 제 2 접착층을 가지는 기능 패널이다. 실부는 제 1 층과 제 2 층 사이에 위치하고, 제 1 접착층은 제 1 층과 제 1 기판 사이에 위치하고, 제 2 접착층은 제 2 층과 제 2 기판 사이에 위치한다. 제 1 층에서 제 1 기판과 대향하는 면을 제 1 면으로 하고 제 2 층에서 제 2 기판과 대향하는 면을 제 2 면으로 할 때, 기능 패널은 제 1 면과 제 2 면 사이의 거리가 다른 복수의 영역을 가진다.
본 발명의 일 형태는 상술한 어느 구성에서 제 1 층 및 제 2 층 중 적어도 한쪽이 볼록부를 가지고, 볼록부를 포함하는 영역에서의 제 1 면과 제 2 면 사이의 거리가 다른 영역에서의 제 1 면과 제 2 면 사이의 거리보다 긴 기능 패널이다.
본 발명의 일 형태는 상술한 어느 구성에서 제 1 층이 제 2 층과 접촉되는 영역을 가지는 기능 패널이다.
본 발명의 일 형태는 상술한 어느 구성에서 제 1 층 및 제 2 층 중 적어도 한쪽이 기능 소자를 가지는 기능 패널이다. 본 발명의 일 형태는 상기 기능 소자가 트랜지스터, 유기 EL 소자, 또는 MEMS(micro electro mechanical systems)인 기능 패널이다.
본 발명의 일 형태는 상술한 어느 구성에서 제 1 층 및 제 2 층으로 둘러싸인 공간 또는 제 1 층, 제 2 층, 및 실부로 둘러싸인 공간의 압력이 대기압보다 낮은 기능 패널이다. 본 발명의 일 형태는 상기 공간의 압력이 10Pa 이하인 기능 패널이다.
본 발명의 일 형태는 제 1 층과의 사이에 제 1 박리층이 형성된 제 1 제작 기판, 및 제 2 층과 접촉되는 영역을 가지는 제 2 기판을 준비하는 제 1 공정, 실부를 사용하여 제 1 층과 제 2 층을 감압 분위기에서 접합하는 제 2 공정, 제 1 박리층과 제 1 층을 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 제 3 공정, 및 제 1 접착층을 사용하여 제 1 층과 제 1 기판을 접합하는 제 4 공정을 가지는 기능 패널의 제작 방법이다.
본 발명의 일 형태는 제 1 층과의 사이에 제 1 박리층이 형성된 제 1 제작 기판, 및 제 2 층과의 사이에 제 3 층이 형성된 제 2 기판을 준비하는 제 1 공정, 실부를 사용하여 제 1 층과 제 2 층을 감압 분위기에서 접합하는 제 2 공정, 제 1 박리층과 제 1 층을 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 제 3 공정, 및 제 1 접착층을 사용하여 제 1 층과 제 1 기판을 접합하는 제 4 공정을 가지는 기능 패널의 제작 방법이다.
본 발명의 일 형태는 제 1 층과의 사이에 제 1 박리층이 형성된 제 1 제작 기판, 및 제 2 층과의 사이에 제 2 박리층이 형성된 제 2 제작 기판을 준비하는 제 1 공정, 실부를 사용하여 제 1 층과 제 2 층을 감압 분위기에서 접합하는 제 2 공정, 제 1 박리층과 제 1 층을 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 제 3 공정, 제 1 접착층을 사용하여 제 1 층과 제 1 기판을 접합하는 제 4 공정, 제 2 박리층과 제 2 층을 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 제 5 공정, 및 제 2 접착층을 사용하여 제 2 층과 제 2 기판을 접합하는 제 6 공정을 가지는 기능 패널의 제작 방법이다.
본 발명의 일 형태는 상술한 어느 제작 방법에서 제 1 층과 제 2 층을 접합할 때의 감압 분위기의 압력이 10Pa 이하인 기능 패널의 제작 방법이다.
본 발명의 일 형태는 상술한 어느 제작 방법에서 감압 분위기의 압력보다 높은 압력이 대기압인 기능 패널의 제작 방법이다.
본 발명의 일 형태는 상술한 어느 구성을 가지는 기능 패널을 사용한 반도체 장치, 발광 장치, 표시 장치, 전자 기기, 또는 조명 장치이다.
또한, 본 발명의 일 형태는 상술한 어느 제작 방법을 사용한 반도체 장치, 발광 장치, 표시 장치, 전자 기기, 또는 조명 장치의 제작 방법이다.
또한, 본 명세서에서 발광 소자를 사용한 표시 장치는 발광 장치의 범주에 포함된다. 또한, 발광 소자에 커넥터, 예를 들어 이방 도전성 필름, 또는 TCP(tape carrier package)가 부착된 모듈, TCP 끝에 프린트 배선판이 제공된 모듈, 또는 발광 소자에 COG(chip on glass) 방식에 의하여 IC(집적 회로)가 직접 실장된 모듈은 발광 장치를 가지는 경우가 있다. 또한, 조명 기구 등은 발광 장치를 가지는 경우가 있다.
본 발명의 일 형태에 의하여 편리성 또는 신뢰성이 우수한 신규 기능 패널을 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 편리성 또는 신뢰성이 우수한 신규 장치를 제공할 수 있다. 또는, 본 발명의 일 형태에 의하여 신규의 반도체 장치, 발광 장치, 표시 장치, 전자 기기, 또는 조명 장치 등의 장치를 제공할 수 있다.
본 발명의 일 형태에 의하여 제작 공정에서의 재료비를 삭감할 수 있다. 또는, 제작 공정에서의 자원 절약화를 실현할 수 있다. 또는, 제작 공정에서의 공정 수를 삭감할 수 있다.
상술한 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 본 발명의 일 형태는 반드시 상술한 모든 효과를 가질 필요는 없다. 또한, 명세서, 도면, 청구항의 기재로부터 상술한 것 외의 효과가 추출될 수 있다.
도 1은 실시형태에 따른 기능 패널을 설명하기 위한 도면.
도 2는 실시형태에 따른 기능 패널을 설명하기 위한 도면.
도 3은 실시형태에 따른 기능 패널을 설명하기 위한 도면.
도 4는 실시형태에 따른 기능 패널의 제작 방법을 설명하기 위한 도면.
도 5는 실시형태에 따른 기능 패널의 제작 방법을 설명하기 위한 도면.
도 6은 실시형태에 따른 기능 패널의 제작 방법을 설명하기 위한 도면.
도 7은 실시형태에 따른 기능 패널의 제작 방법을 설명하기 위한 도면.
도 8은 실시형태에 따른 기능 패널의 제작 방법을 설명하기 위한 도면.
도 9는 실시형태에 따른 기능 패널의 제작 방법을 설명하기 위한 도면.
도 10은 실시형태에 따른 표시 모듈의 구성을 설명하기 위한 도면.
도 11은 실시형태에 따른 표시 모듈의 구성을 설명하기 위한 도면.
도 12는 실시형태에 따른 표시 모듈의 구성을 설명하기 위한 도면.
도 13은 실시형태에 따른 정보 처리 장치의 구성을 설명하기 위한 도면.
실시형태에 대하여, 도면을 참조하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 상세한 내용을 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해할 수 있다. 따라서, 본 발명은 이하에 기재된 실시형태의 내용에 한정하여 해석되는 것은 아니다.
또한, 이하에서 발명의 구성을 설명함에 있어서 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면간에서 공통적으로 사용하고, 그 반복 설명을 생략한다. 또한, 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하며, 특별히 부호를 붙이지 않는 경우가 있다.
또한, 도면에서의 각 구성의 위치, 크기, 범위 등은 이해하기 쉽게 하기 위하여 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 그러므로, 개시(開示)된 발명은 반드시 도면에 개시된 위치, 크기, 범위 등에 한정되지는 않는다.
제작 기판 위에 피박리층을 형성한 후, 제작 기판으로부터 피박리층을 박리하여 다른 기판으로 전치할 수 있다. 이 방법에 의하여, 예를 들어 내열성이 높은 제작 기판 위에 형성한 피박리층을 내열성이 낮은 기판으로 전치할 수 있으므로, 피박리층의 제작 온도가 내열성이 낮은 기판에 의하여 제한되지 않는다. 제작 기판에 비하여 가볍거나 얇거나 또는 가요성이 높은 기판 등으로 피박리층을 전치함으로써, 반도체 장치, 발광 장치, 표시 장치 등 각종 장치의 경량화, 박형화, 플렉시블화를 실현할 수 있다. 또한, 본 명세서에서는 피박리층을 제 1 층 또는 제 2 층이라고 표현하는 경우도 있다.
본 발명의 일 형태를 적용하여 제작할 수 있는 장치는 기능 소자를 가진다. 기능 소자로서는 예를 들어, 트랜지스터 등의 반도체 소자, 발광 다이오드, 무기 EL 소자, 유기 EL 소자 등의 발광 소자, 액정 소자 등의 표시 소자를 들 수 있다. 예를 들어, 트랜지스터를 가지는 반도체 장치, 발광 소자를 가지는 발광 장치(여기서는 트랜지스터 및 발광 소자를 가지는 표시 장치를 포함함) 등도 본 발명을 적용하여 제작할 수 있는 장치의 일례이다.
예를 들어, 수분 등으로 인하여 열화되기 쉬운 유기 EL 소자를 보호하기 위하여, 투수성이 낮은 보호막을 유리 기판 위에 고온에서 형성하고, 이것을 가요성을 가지는 유기 수지 기판으로 전치할 수 있다. 유기 수지 기판에 전치된 보호막 위에 유기 EL 소자를 형성함으로써, 상기 유기 수지 기판의 내열성 또는 방수성이 낮더라도 신뢰성이 높은 플렉시블 발광 장치를 제작할 수 있다.
(실시형태 1)
<기능 패널의 구성예 1-1>
도 1은 본 발명의 일 형태에 따른 기능 패널의 구성을 설명하기 위한 도면이다. 도 1의 (A) 및 (B)는 본 발명의 일 형태에 따른 기능 패널(100)의 상면도이고, 도 1의 (C)는 도 1의 (A)의 절단선 X1-X2, X3-X4를 따른 단면도이다. 도 1의 (A) 및 (B)에서는 일부의 구성을 생략하였다.
기능 패널(100)은 제 1 기판(101), 제 2 기판(102), 제 1 층(103), 제 2 층(104), 실부(105), 제 1 접착층(106), 및 제 1 격벽(107)을 가진다. 제 1 층(103)은 박막부(103A)와 볼록부(103B)로 구성되어 있다. 또한, 도면에서 제 1 층(103) 중의 점선은 박막부(103A)와 볼록부(103B)의 경계를 나타내고 있다.
볼록부(103B)의 형상은 다양한 기하학적 형상으로 할 수 있다. 예를 들어 하나 또는 복수의 볼록부(103B)가 존재하는 형상으로 할 수 있다. 볼록부(103B) 측면은 주위의 면에 대하여 테이퍼 형상이라도 좋고, 역 테이퍼 형상이라도 좋고, 수직이라도 좋다. 또한, 상면에서 봤을 때 격자상의 구조를 가지는 볼록부(103B)를 사용할 수 있다(도 1의 (A) 참조). 또한, 섬 형상의 구조를 가지는 볼록부(103B)를 사용할 수 있다(도 1의 (B) 참조). 상면에서 봤을 때의 섬의 형상은 어떤 형상이라도 좋다. 동그래도 좋고 다각형이라도 좋다.
제 1 층(103)과 제 2 층(104)은 실부(105)를 개재(介在)하여 접착되어 있다. 예를 들어, 실부(105)는 적어도 하나의 볼록부(103B)의 주위를 둘러싸도록 배치되어 있다.
제 2 기판(102)은 제 2 층(104)과 접촉되는 영역을 가진다. 제 1 접착층(106)은 제 1 층(103)과 제 1 기판(101) 사이에 제공되어 있다. 제 1 격벽(107)은 제 1 접착층(106)을 둘러싸도록 제공되어 있다.
제 1 층(103)에서 제 1 기판(101)과 대향하는 면을 제 1 면으로 하고 제 2 층(104)에서 제 2 기판(102)과 접촉되는 면을 제 2 면으로 할 때, 기능 패널(100)은 제 1 면과 제 2 면 사이의 거리가 다른 복수의 영역을 가진다.
예를 들어, 볼록부(103B)가 있는 영역(121)에서의 제 1 면과 제 2 면 사이의 거리(123)는 그 주위의 영역(122)에서의 제 1 면과 제 2 면 사이의 거리(124)보다 길다.
도 1의 (C)에는 제 1 기판(101)이 평탄하고 제 1 접착층(106)의 두께가 부분적으로 다른 경우를 예시하였지만, 제 1 접착층(106)의 두께가 일정하고 제 1 기판(101)이 구부러져 있는 구성으로 하여도 좋다. 어떤 구성이 될지는 제작 방법에 따라 달라진다.
또한, 제 1 층(103)은 제 2 층(104)과 접촉되는 영역을 가진다.
제 1 층(103) 및 제 2 층(104)으로 둘러싸인 공간 또는 제 1 층(103), 제 2 층(104), 및 실부(105)로 둘러싸인 공간의 압력은 대기압보다 낮은 것이 바람직하다. 상기 공간의 압력은 10Pa 이하인 것이 바람직하고, 1Pa 이하인 것이 더 바람직하다.
《제 1 기판, 제 2 기판》
제 1 기판(101) 또는 제 2 기판(102)에는 적어도 제작 공정에서의 처리 온도에 견딜 수 있는 내열성을 가지는 기판을 사용한다. 제 1 기판(101) 또는 제 2 기판(102)으로서는 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 반도체 기판, 세라믹 기판, 금속 기판, 수지 기판, 플라스틱 기판 등을 사용할 수 있다.
《제 1 층》
제 1 층(103)에 사용할 수 있는 재료에 특별한 한정은 없다. 예를 들어, 절연막과, 절연막에 적층된 볼록부(103B)를 구비한 막을 제 1 층(103)에 사용할 수 있다. 또한, 제 1 층(103)은 기능 소자를 가진다. 다만, 제 2 층(104)이 기능 소자를 가지는 경우에는 제 1 층(103)이 기능 소자를 가지지 않는 경우가 있다.
본 실시형태에서는 제 1 층(103)에 포함되는, 제 1 접착층(106)과 접촉되는 층으로서 절연층을 사용한다.
제 1 접착층(106)과 접촉되는 절연층은 질화 실리콘막, 산화 질화 실리콘막, 산화 실리콘막, 또는 질화 산화 실리콘막 등 중에서 선택되는 하나 또는 복수의 막을 적층한 구성으로 할 수 있다.
상기 절연층은 스퍼터링법, 플라즈마 CVD법, 도포법, 인쇄법 등에 의하여 형성할 수 있으며, 예를 들어 성막 온도를 250℃ 이상 400℃ 이하로 한 플라즈마 CVD법에 의하여 형성함으로써 치밀하고 투수성이 매우 낮은 막으로 할 수 있다. 또한, 절연층의 두께는 10nm 이상 3000nm 이하가 바람직하고, 200nm 이상 1500nm 이하인 것이 더 바람직하다.
《박막부, 볼록부》
본 명세서에서 볼록부란, 주위의 면에서 돌출된 부분을 말한다. 볼록부는 주위의 면에서 100nm 이상 돌출되어 있는 것이 바람직하고, 500nm 이상 돌출되어 있는 것이 더 바람직하다. 다만, 도 1의 (C)에 도시된 제 1 층(103)과 같이 층이 구부러져 있는 경우, 돌출된 부분이란 막 두께가 두꺼운 부분을 말한다. 이 경우 볼록부는 주위의 막보다 막 두께가 100nm 이상 두꺼운 것이 바람직하고, 500nm 이상 두꺼운 것이 더 바람직하다.
상기 볼록부를 제외한 부분을 박막부로 한다.
《기능 소자》
제 1 층(103) 내에는 기능을 가지는 디바이스가 포함된다. 디바이스로서 트랜지스터, 유기 EL 소자, 또는 MEMS 등을 사용할 수 있다.
또한, 유기 EL 소자 또는 MEMS를 사용한 표시 소자 등의 표시 소자를 포함하는 제 1 층(103)을 구비한 기능 패널을 표시 패널이라고 할 수 있다.
예를 들어, 백색광을 발하는 발광 소자를 복수로 구비한 제 1 층(103), 및 제 1 층(103)과 접촉되며 컬러 필터를 구비한 제 2 층(104)을 기능 패널(100)에 사용할 수 있다. 이 구성에서는 발광 소자와 컬러 필터 사이의 갭(gap)이 없어지거나, 또는 그 일부의 영역에서 종래의 구조, 예를 들어 발광 소자와 컬러 필터 사이에 접착제를 충전한 구조에 비하여 갭이 작아진다. 갭이 없어지거나 또는 그 일부의 영역에서 작아지면, 기능 패널(100)의 시야각의 개선, 인접한 화소로부터의 광 누설의 저감, 및 신뢰성의 향상이라는 효과가 나타난다. 또한, 제 1 층과 제 2 층 사이에 접착층이 없기 때문에 수지의 스며듦이나 대미지가 적어진다.
또한, 제 1 층(103)과 제 2 층(104)이 접촉됨으로써 제 1 층(103)과 제 2 층(104)을 전기적으로 접속할 수 있게 된다.
예를 들어, 음극과 양극을 구비한 유기 EL 소자가 제공된 제 1 층(103)과 보조 배선이 제공된 제 2 층(104)에서, 제 1 층(103)에 제공된 유기 EL 소자의 음극, 또는 음극과 전기적으로 접속되는 배선과, 제 2 층(104)에 제공된 배선을 콘택트 영역에서 전기적으로 접속할 수 있다. 이로써 유기 EL 소자의 음극에서의 전압 강하를 보조 배선에 의하여 저감할 수 있게 된다. 이와 같이 본 발명에 의하여 신규 기능 패널을 제공할 수 있다.
《제 2 층》
제 2 층(104)에 사용할 수 있는 재료에 특별한 한정은 없다. 예를 들어, 제 1 층(103)에 사용 가능한 재료를 사용할 수 있다. 또한, 제 2 층(104)에 기능 소자를 제공하여도 좋다.
제 2 층(104)으로서는 절연막, 반도체막, 금속막 등, 어떤 막을 사용할 수도 있다. 또한, 제 2 층(104)으로서 제 1 층(103)에 사용한 막을 사용할 수 있다.
제 1 층(103)과 제 2 층(104)이 접촉되는 영역을 제공함으로써 제 1 층(103)과 제 2 층(104)을 밀착시켜, 예를 들어 전기적으로 접속할 수 있다. 또한, 제 1 층(103) 위에 형성하기 곤란한 막을 제 2 층(104)으로서 형성하고 전기적으로 접속함으로써 제 2 층(104)을 제 1 층(103) 위에 직접 형성한 경우와 같은 효과를 얻을 수 있다. 예를 들어, 제 1 층(103)의 기능 소자로서 유기 EL 소자를 형성하는 경우, 물을 사용한 세정 공정 또는 레지스트 박리 공정 등을 수반하는 패터닝 처리, 또는 고온의 가열 처리 등을 제 1 층(103)의 형성 후에 수행하는 것은 곤란하다. 그러나 예를 들어 배선 등을 포함하는 제 2 층(104)을, 물을 사용한 세정 공정 또는 레지스트 박리 공정 등을 수반하는 패터닝 처리, 또는 고온의 가열 처리 등에 의하여 형성한 후, 제 1 층(103)과 제 2 층(104)이 접촉되는 영역을 제공함으로써 제 2 층(104)을 제 1 층(103) 위에 형성한 경우와 같은 효과가 얻어지는 경우가 있다.
《제 1 접착층》
제 1 접착층(106)으로서는 자외선 경화형 등의 광경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 혐기성 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(polyvinyl chloride) 수지, PVB(polyvinyl butyral) 수지, EVA(ethylene vinyl acetate) 수지 등을 들 수 있다. 특히 에폭시 수지 등 투습성이 낮은 재료를 사용하는 것이 바람직하다. 또한, 2액 혼합형 수지(two-component-mixture-type resin)를 사용하여도 좋다.
또한, 상기 수지에 건조제가 포함되어도 좋다. 예를 들어, 알칼리 토금속의 산화물(산화 칼슘 및 산화 바륨 등)과 같이, 화학 흡착에 의하여 수분을 흡착하는 물질을 사용할 수 있다. 또는, 제올라이트 및 실리카 젤 등과 같이, 물리 흡착에 의하여 수분을 흡착하는 물질을 사용하여도 좋다. 건조제가 포함되어 있으면, 대기 중의 수분이 침입하는 것으로 인한 기능 소자의 열화를 억제할 수 있어 장치의 신뢰성이 향상되므로 바람직하다.
또한, 상기 수지에 굴절률이 높은 필러 또는 광 산란 부재를 혼합시킴으로써, 발광 소자로부터의 광 추출 효율을 향상시킬 수 있다. 예를 들어, 산화 타이타늄, 산화 바륨, 제올라이트, 지르코늄 등을 사용할 수 있다.
《실부, 제 1 격벽》
실부(105) 및 제 1 격벽(107)에는 모두 제 1 접착층(106)에 사용 가능한 재료를 적용할 수 있다. 또한, 각 부위에 다른 재료를 적용할 수 있다.
<기능 패널의 구성예 1-2>
구성예 1-1에서는 제 1 층(103)이 박막부(103A)와 볼록부(103B)로 구성되어 있지만 도 3의 (A)와 같이 제 2 층(104)이 박막부(104A)와 볼록부(104B)로 구성되어도 좋다. 또한, 도면에서 제 2 층(104) 중의 점선은 박막부(104A)와 볼록부(104B)의 경계를 나타내고 있다.
<기능 패널의 구성예 1-3>
도 3의 (B)는 본 발명의 일 형태에 따른 기능 패널의 구성을 설명하기 위한 도면이다.
도 3의 (B)에 도시된 기능 패널은 제 1 기판(101), 제 2 기판(102), 제 1 층(103), 제 2 층(104), 제 3 층(110), 실부(105), 제 1 접착층(106), 및 제 1 격벽(107)을 가진다. 제 1 층(103)은 박막부(103A)와 볼록부(103B)로 구성되어 있다.
제 3 층(110)에 사용할 수 있는 재료에 특별한 한정은 없다. 예를 들어, 제 1 층(103)에 사용 가능한 재료를 사용할 수 있다. 또한, 제 3 층(110)에 기능 소자를 제공하여도 좋다.
제 1 층(103)과 제 2 층(104)은 실부(105)를 개재하여 접착되어 있다. 실부(105)는 적어도 하나의 볼록부(103B)의 주위를 둘러싸도록 배치되어 있다.
제 1 접착층(106)은 제 1 층(103)과 제 1 기판(101) 사이에 제공되고, 제 3 층(110)은 제 2 층(104)과 제 2 기판(102) 사이에 제공되어 있다. 제 1 격벽(107)은 제 1 접착층(106)을 둘러싸도록 제공되어 있다.
제 1 층(103)에서 제 1 기판(101)과 대향하는 면을 제 1 면으로 하고 제 2 층(104)에서 제 2 기판(102)과 대향하는 면을 제 2 면으로 할 때, 기능 패널(100)은 제 1 면과 제 2 면 사이의 거리가 다른 복수의 영역을 가진다.
예를 들어, 볼록부(103B)가 있는 영역(121)에서의 제 1 면과 제 2 면 사이의 거리(123)는 그 주위의 영역(122)에서의 제 1 면과 제 2 면 사이의 거리(124)보다 길다.
도 3의 (B)에는 제 1 기판(101)이 평탄하고 제 1 접착층(106)의 두께가 부분적으로 다른 경우를 예시하였지만, 제 1 접착층(106)의 두께가 일정하고 제 1 기판(101)이 구부러져 있는 구성으로 하여도 좋다. 어떤 구성이 될지는 제작 방법에 따라 달라진다.
또한, 제 1 층(103)은 제 2 층(104)과 접촉되는 영역을 가진다.
<기능 패널의 구성예 1-4>
구성예 1-3에서는 제 1 층(103)이 박막부(103A)와 볼록부(103B)로 구성되어 있지만 도 3의 (C)와 같이 제 2 층(104)이 박막부(104A)와 볼록부(104B)로 구성되어도 좋다.
<기능 패널의 구성예 2>
도 2는 본 발명의 일 형태에 따른 기능 패널의 구성을 설명하기 위한 도면이다. 도 2의 (A) 및 (B)는 본 발명의 일 형태에 따른 기능 패널(200)의 상면도이고, 도 2의 (C)는 도 2의 (A)의 절단선 X1-X2, X3-X4를 따른 단면도이다.
기능 패널(200)은 제 1 기판(201), 제 2 기판(202), 제 1 층(203), 제 2 층(204), 실부(205), 제 1 접착층(206), 제 2 접착층(207), 및 제 2 격벽(209)을 가진다. 제 1 층(203)은 박막부(203A)와 볼록부(203B)로 구성되어 있다. 또한, 도면에서 제 1 층(203) 중의 점선은 박막부(203A)와 볼록부(203B)의 경계를 나타내고 있다.
볼록부(203B)의 형상은 다양한 기하학적 형상으로 할 수 있다. 예를 들어 하나 또는 복수의 볼록부(203B)가 존재하는 형상으로 할 수 있다. 구체적으로는 격자상의 구조를 구비한 볼록부(203B)를 사용할 수 있다(도 2의 (A) 참조). 또한, 섬 형상의 구조를 구비한 볼록부(203B)를 사용할 수 있다(도 2의 (B) 참조).
제 1 층(203)과 제 2 층(204)은 실부(205)를 개재하여 접착되어 있다. 실부(205)는 적어도 하나의 볼록부(203B)의 주위를 둘러싸도록 배치되어 있다.
제 1 접착층(206)은 제 1 층(203)과 제 1 기판(201) 사이에 제공되고, 제 2 접착층(207)은 제 2 층(204)과 제 2 기판(202) 사이에 제공되어 있다. 제 2 격벽(209)은 제 2 접착층(207)을 둘러싸도록 제공된다.
제 1 층(203)에서 제 1 기판(201)과 대향하는 면을 제 1 면으로 하고 제 2 층(204)에서 제 2 기판(202)과 대향하는 면을 제 2 면으로 할 때, 기능 패널(200)은 제 1 면과 제 2 면 사이의 거리가 다른 복수의 영역을 가진다.
예를 들어, 볼록부(203B)가 있는 영역(221)에서의 제 1 면과 제 2 면 사이의 거리(223)는 그 주위의 영역(222)에서의 제 1 면과 제 2 면 사이의 거리(224)보다 길다.
또한, 도 2의 (C)는 제 1 층(203)이 구부러져 있는 구성이지만, 도 3의 (D)와 같이 제 2 층(204)이 구부러져 있는 구성으로 하여도 좋다.
제 1 기판(201)에는 제 1 기판(101)에 사용 가능한 재료를 적용할 수 있다. 또한, 제 2 기판(202), 제 1 층(203), 및 제 2 층(204)에는 각각 제 2 기판(102), 제 1 층(103), 및 제 2 층(104)에 사용 가능한 재료를 적용할 수 있다.
제 1 접착층(206), 제 2 접착층(207), 제 2 격벽(209), 및 실부(205)에는 모두 제 1 접착층(106)에 사용 가능한 재료를 적용할 수 있다. 또한, 각 부위에 다른 재료를 적용할 수 있다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.
(실시형태 2)
<기능 패널의 제작 방법 1-1>
기능 패널의 제작 방법 1-1은 이하의 4개의 공정을 가진다.
《제 1 공정》
제 1 층(103)과의 사이에 제 1 박리층(109)이 형성된 제 1 제작 기판(108)을 준비한다. 또한, 제 2 층(104)과 접촉되는 영역을 가지는 제 2 기판(102)을 준비한다(도 4의 (A) 참조).
예를 들어, 제 1 제작 기판(108) 위에 제 1 박리층(109)을 형성한다. 여기서는 섬 형상의 제 1 박리층(109)을 형성하는 경우를 예시하였지만 이에 한정되지 않는다.
제 1 박리층(109) 위에 박막부(103A)와 볼록부(103B)로 구성되는 제 1 층(103)을 형성한다. 제 1 층(103)은 섬 형상으로 형성하여도 좋다.
제 1 제작 기판(108)으로부터 제 1 층(103)을 박리할 수 있게 하는 재료를 선택하여 제 1 층(103) 및 제 1 박리층(109)에 사용한다. 예를 들어, 제 1 제작 기판(108)과 제 1 박리층(109)의 계면 또는 제 1 박리층(109)과 제 1 층(103)의 계면에서 제 1 층(103)을 박리하거나, 또는 제 1 박리층(109)의 층 내를 파괴시켜 제 1 층(103)을 박리할 수 있게 하는 재료를 선택한다.
본 실시형태에서는 제 1 층(103)과 제 1 박리층(109)의 계면에서 제 1 층(103)의 박리가 일어나는 경우를 예시하지만 제 1 박리층(109) 및 제 1 층(103)에 사용하는 재료의 조합에 따라서는 이에 한정되지 않는다.
예를 들어, 텅스텐막과 산화 텅스텐막과 제 1 층(103)이 이 순서로 적층된 구조의 경우, 텅스텐막과 산화 텅스텐막의 계면(또는 계면 부근)에서 제 1 층(103)을 포함하는 층을 박리할 수 있다. 또한, 제 1 층(103)을 포함하는 층 측에 제 1 박리층(109)의 일부(여기서는 산화 텅스텐막)가 남는 경우가 있다. 또한, 제 1 층(103) 측에 남은 제 1 박리층(109)은 나중에 제거하여도 좋다.
예를 들어, 제 1 제작 기판(108)과 제 1 박리층(109)의 계면에서 제 1 층(103)의 박리와 함께 제 1 박리층(109)의 박리가 일어나는 구성으로 할 수도 있다. 구체적으로는 유리판을 제 1 제작 기판(108)으로서 사용하고, 폴리이미드를 제 1 박리층(109)에 사용할 수 있다.
《제 1 제작 기판》
제 1 제작 기판(108)으로서는 제 1 기판(101)에 사용 가능한 각종 기판을 적용할 수 있다. 또한 필름 등, 가요성 기판을 사용하여도 좋다.
또한, 양산성을 향상시키기 위하여 제 1 제작 기판(108)으로서 대형 유리 기판을 사용하는 것이 바람직하다. 예를 들어 3세대(550mm×650mm), 3.5세대(600mm×720mm 또는 620mm×750mm), 4세대(680mm×880mm 또는 730mm×920mm), 5세대(1100mm×1300mm), 6세대(1500mm×1850mm), 7세대(1870mm×2200mm), 8세대(2200mm×2400mm), 9세대(2400mm×2800mm 또는 2450mm×3050mm), 10세대(2950mm×3400mm) 등의 유리 기판, 또는 이들보다 큰 유리 기판을 사용할 수 있다.
제 1 제작 기판(108)으로서 유리 기판을 사용하는 경우, 제 1 제작 기판(108)과 제 1 박리층(109) 사이에, 하지막으로서 산화 실리콘막, 산화 질화 실리콘막, 질화 실리콘막, 질화 산화 실리콘막 등의 절연막을 형성하면, 유리 기판으로부터의 오염을 방지할 수 있으므로 바람직하다.
《제 1 박리층》
제 1 박리층(109)은 텅스텐, 몰리브데넘, 타이타늄, 탄탈럼, 나이오븀, 니켈, 코발트, 지르코늄, 아연, 루테늄, 로듐, 팔라듐, 오스뮴, 이리듐, 및 실리콘 중에서 선택되는 원소, 상기 원소를 포함하는 합금 재료, 또는 상기 원소를 포함하는 화합물 재료 등을 사용하여 형성할 수 있다. 실리콘을 포함하는 층의 결정 구조는 비정질, 미결정, 및 다결정 중 어느 것이라도 좋다. 또한, 산화 알루미늄, 산화 갈륨, 산화 아연, 이산화 타이타늄, 산화 인듐, 인듐 주석 산화물(ITO), 인듐 아연 산화물, In-Ga-Zn 산화물 등의 금속 산화물을 사용하여도 좋다. 제 1 박리층(109)에 텅스텐, 타이타늄, 몰리브데넘 등의 고융점 금속 재료를 사용하면, 제 1 층(103)의 형성 공정의 자유도가 높아지므로 바람직하다.
제 1 박리층(109)은 예를 들어 스퍼터링법, 플라즈마 CVD법, 도포법(스핀 코팅법, 액적 토출법, 디스펜싱법 등을 포함함), 인쇄법 등에 의하여 형성할 수 있다. 제 1 박리층(109)의 두께는 예를 들어 10nm 이상 200nm 이하, 바람직하게는 20nm 이상 100nm 이하로 한다.
제 1 박리층(109)이 단층 구조인 경우, 텅스텐층, 몰리브데넘층, 또는 텅스텐과 몰리브데넘의 혼합물을 포함하는 층을 형성하는 것이 바람직하다. 또한, 텅스텐의 산화물 또는 산화 질화물을 포함하는 층, 몰리브데넘의 산화물 또는 산화 질화물을 포함하는 층, 또는 텅스텐과 몰리브데넘의 혼합물의 산화물 또는 산화 질화물을 포함하는 층을 형성하여도 좋다. 또한, 텅스텐과 몰리브데넘의 혼합물이란, 예를 들어 텅스텐과 몰리브데넘의 합금에 상당한다.
또한, 제 1 박리층(109)으로서, 텅스텐을 포함하는 층과 텅스텐의 산화물을 포함하는 층의 적층 구조를 형성하는 경우에는, 텅스텐을 포함하는 층을 형성하고 그 위에 산화물을 포함하는 절연막을 형성함으로써, 텅스텐층과 절연막 사이에 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다.
또한, 텅스텐을 포함하는 층의 표면에 표면을 산화시키는 처리를 수행함으로써 텅스텐의 산화물을 포함하는 층을 형성하여도 좋다.
예를 들어, 열 산화 처리, 산소 플라즈마 처리, 아산화 질소(N2O) 플라즈마 처리, 오존수 등 산화력이 강한 용액을 사용한 처리 등을, 표면을 산화시키는 처리로서 수행할 수 있다. 또한, 산소, 질소, 아산화 질소 단독의 분위기, 또는 상기 가스와 그 외의 가스의 혼합 가스 분위기하에서 플라즈마 처리 또는 가열 처리를 수행하여도 좋다. 상기 플라즈마 처리 또는 가열 처리에 의하여 제 1 박리층(109)의 표면 상태를 변화시킴으로써 제 1 박리층(109)과 후에 형성되는 절연층의 밀착성을 제어할 수 있다.
또한, 제작 기판과 피박리층의 계면에서 피박리층을 박리하여도 좋다. 예를 들어, 제작 기판으로서 유리 기판을 사용하고, 유리 기판에 접촉되는 폴리이미드, 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리카보네이트, 또는 아크릴 등의 유기 수지를 피박리층으로서 사용할 수 있다. 또한, 유기 수지 위에 절연막, 트랜지스터, 또는 발광 소자 등을 형성할 수 있다. 여기서 피박리층은 제 1 층(103)에 상당한다.
예를 들어, 레이저 광 등에 의하여 유기 수지를 국소적으로 가열함으로써, 유기 수지를 제작 기판과 유기 수지의 계면에서 박리할 수 있다. 또는, 제작 기판과 유기 수지 사이에 금속층을 제공하고, 이 금속층에 전류를 흘려서 이 금속층을 가열함으로써, 유기 수지를 금속층과 유기 수지의 계면에서 박리하여도 좋다.
또한, 박리한 유기 수지를 유기 수지 위에 형성된 절연막, 트랜지스터, 또는 발광 소자 등을 지지하는 기판으로서 사용할 수 있다. 또한, 유기 수지와 다른 기판을 접착제로 접합하여도 좋다.
제 2 층(104)을 지지하는 제 2 기판(102)을 준비하는 방법으로서는 예를 들어, 제 2 기판(102) 위에 제 2 층(104)을 형성한다. 제 2 층(104)은 유기막 및 무기막 중 어느 쪽으로 하여도 좋다(도 4의 (A) 참조). 도 4의 (A)에서는 제 2 층(104)이 제 2 기판(102) 전체면에 형성되어 있지만 제 2 층(104)을 섬 형상으로 형성하여도 좋다.
《제 2 공정》
제 1 층(103) 위에 실재(sealant)를 형성한다. 예를 들어, 적어도 하나의 볼록부(103B)를 둘러싸도록 형성한다.
실재는 제 2 층(104) 위에 형성하여도 좋다. 그 경우, 접합하였을 때 실부(105)에 의하여 제 1 층(103)의 볼록부(103B)가 둘러싸이도록 형성한다.
다음에, 제 1 층(103)과 제 2 층(104)을 실재로 접합하여, 실부(105)를 형성한다(도 4의 (B) 참조).
제 1 층(103)과 제 2 층(104)은 감압 분위기하에서 접합한다. 감압 분위기의 압력은 대기압보다 낮다. 예를 들어, 감압 분위기의 압력은 10Pa 이하인 것이 바람직하고, 1Pa 이하인 것이 더 바람직하다.
《제 3 공정》
다음에, 분위기의 압력을 제 2 공정에서의 감압 분위기의 압력보다 높게 한다. 그 후, 제 1 박리층(109)으로부터 제 1 층(103)을 박리한다. 예를 들어, 대기압 분위기 또는 가압 분위기에서 박리할 수 있다.
제 1 박리층(109)으로부터 제 1 층(103)을 박리하는 방법으로서는 예를 들어, 박리의 기점(111)을 형성하고, 형성된 박리의 기점으로부터 박리하는 방법을 사용할 수 있다. 구체적으로는 레이저 광 등을 조사하는 방법에 의하여 박리의 기점을 형성할 수 있다(도 4의 (B) 참조).
또한, 본 명세서에서는 제 1 층(103)의 일부가 제 1 박리층(109)으로부터 박리된 부분을 박리의 기점이라고 한다. 예를 들어, 계면층(제 1 층(103)에 포함되는 제 1 박리층(109)과 접촉되는 층)에 막 깨짐 또는 금이 가게 함으로써 박리의 기점을 형성할 수 있다.
이 때 계면층뿐만 아니라 제 1 층(103) 중 다른 층, 제 1 박리층(109), 또는 실부(105)의 일부를 제거하여도 좋다.
구체적으로는 레이저 광을 조사하여 막의 일부를 용해, 증발, 또는 열적으로 파괴시킴으로써 박리의 기점을 형성할 수 있다.
또한, 예리한 날붙이 등으로 깎아서 박리의 기점을 형성할 수 있다.
또한, 제 1 층(103), 제 2 층(104), 및 실부(105)로 둘러싸인 공간의 압력은 박리를 수행하는 분위기의 압력보다 낮다. 이 압력차에 의하여, 박리가 진행할 때 제 1 층(103)이 제 1 제작 기판(108)으로부터 박리된 영역에서는, 제 1 층(103)에서의 박리된 면에 힘이 가해진다. 이 결과 제 1 면과 제 2 면 사이의 거리가 다른 영역이 형성된다. 또한, 제 1 층(103)이 제 2 층(104)과 접촉되는 영역이 형성된다(도 4의 (C) 참조).
제 3 공정에 의하여 제 1 층(103)을 제 1 제작 기판(108)으로부터 제 2 기판(102)으로 전치할 수 있다(도 4의 (D) 참조). 또한, 한쪽 기판을 흡착 스테이지 등에 고정하는 것이 바람직하다. 예를 들어, 제 1 제작 기판(108)을 흡착 스테이지에 고정하고 제 1 제작 기판(108)으로부터 제 1 층(103)을 박리하여도 좋다. 또한, 제 2 기판(102)을 흡착 스테이지에 고정하고 제 2 기판(102)으로부터 제 1 제작 기판(108)을 박리하여도 좋다.
예를 들어, 박리의 기점을 사용하여 물리적인 힘(인간의 손 또는 지그(jig)로 떼어내는 처리, 또는 롤러를 회전시키면서 박리하는 처리 등)으로 제 1 층(103)과 제 1 제작 기판(108)을 박리할 수 있다. 박리 공정은 자동적으로 박리를 수행할 수 있는 장치를 사용하여 수행되는 것이 바람직하다.
또한, 제 1 박리층(109)과 제 1 층(103)의 계면에 물 등 액체를 침투시켜서 제 1 제작 기판(108)과 제 1 층(103)을 박리하여도 좋다. 모세관 현상에 의하여 액체가 제 1 박리층(109)과 제 1 층(103) 사이에 스며듦으로써 용이하게 박리할 수 있다. 또한, 박리 시에 발생되는 정전기가 제 1 층(103)에 포함되는 기능 소자에 악영향을 미치는 것(반도체 소자가 정전기에 의하여 파괴되는 등)을 억제할 수 있다.
《제 4 공정》
노출된 제 1 층(103)을 제 2 기판(102)과 제 1 기판(101) 사이에 끼우도록 제 1 층(103)과 제 1 기판(101)을 제 1 접착층(106)으로 접합하고 제 1 접착층(106)을 경화시킨다(도 4의 (E) 참조).
본 실시형태에서는 제 1 접착층(106)이 되는 액체상 재료가 번져나가는 것을 제한하기 위하여 프레임 형상의 제 1 격벽(107)을 제공하고, 제 1 격벽(107)의 내측에 제 1 접착층(106)이 되는 액체상 재료를 적하하고 그것으로 제 1 층(103)과 제 1 기판(101)을 접합한다.
또한, 제 1 격벽(107)은 제 1 접착층(106)의 범위를 제한하기 위하여 제공되는데, 제 1 접착층(106)을 어느 영역에 제한되도록 제공할 수 있으면 반드시 필요한 것은 아니다. 예를 들어, 미리 시트상으로 형성된 접착층을 제 1 접착층(106)으로서 사용할 수 있다.
접합 시에 제 1 기판(101) 및 제 2 기판(102)을 평탄한 기판 지지체에 접착시키는 경우, 도 4의 (E)에 도시된 바와 같이 제 1 기판(101)이 평탄하고 제 1 접착층(106)의 두께가 부분적으로 다른 구조가 된다. 또한, 제 1 기판(101) 및 제 2 기판(102)을 압력을 가한 2개의 롤러 사이를 통과시킴으로써 접합하는 경우에는 제 1 접착층(106)의 두께가 일정하고 제 1 기판(101)이 구부러져 있는 구조가 되는 경우가 있다.
상술한 제 1 공정~제 4 공정을 가지는 본 발명의 일 형태에 따른 기능 패널의 제작 방법에 의하여 기능 패널을 제작할 수 있다. 또한, 제 1 층(103)과 제 2 층(104) 사이에 충전하는 접착층이 불필요하며 그만큼 재료가 불필요해지기 때문에 자원과 비용이 절약된다. 또한, 실부만으로 제 1 층(103)과 제 2 층(104)을 접합하기 때문에 공정을 간략화할 수 있다. 이로써 제작 공정의 비용을 줄일 수 있다.
<기능 패널의 제작 방법 1-2>
제작 방법 1-1에서는 제 1 층(103)이 박막부(103A)와 볼록부(103B)로 구성되어 있지만 제 2 층(104)이 박막부(104A)와 볼록부(104B)로 구성되어도 좋다(도 5의 (A)~(E) 참조).
<기능 패널의 제작 방법 1-3>
기능 패널의 제작 방법 1-3은 이하의 4개의 공정을 가진다.
《제 1 공정》
제 1 층(103)과의 사이에 제 1 박리층(109)이 형성된 제 1 제작 기판(108)을 준비한다. 또한, 제 2 층(104)과의 사이에 제 3 층(110)이 형성된 제 2 기판(102)을 준비한다(도 6의 (A) 참조).
예를 들어, 제 1 제작 기판(108) 위에 제 1 박리층(109)을 형성하고, 제 1 박리층(109) 위에 박막부(103A)와 볼록부(103B)로 구성되는 제 1 층(103)을 형성한다. 또한, 제 2 기판(102) 위에 제 3 층(110)을 형성하고, 제 3 층(110) 위에 제 2 층(204)을 형성한다.
《제 2~제 4 공정》
제 2~제 4 공정은 기능 패널의 제작 방법 1-1에 기재된 공정과 같은 제작 방법을 적용할 수 있다(도 6의 (B)~(E) 참조).
<기능 패널의 제작 방법 1-4>
제작 방법 1-3에서는 제 1 층(103)이 박막부(103A)와 볼록부(103B)로 구성되어 있지만 제 2 층(104)이 박막부(104A)와 볼록부(104B)로 구성되어도 좋다(도 7의 (A)~(E) 참조).
<기능 패널의 제작 방법 2>
기능 패널의 제작 방법 2는 이하의 6개의 공정을 가진다.
《제 1 공정》
제 1 층(203)과의 사이에 제 1 박리층(212)이 형성된 제 1 제작 기판(210)과, 제 2 층(204)과의 사이에 제 2 박리층(213)이 형성된 제 2 제작 기판(211)을 준비한다(도 8의 (A) 참조).
예를 들어, 제 1 제작 기판(210) 위에 제 1 박리층(212)을 형성하고, 제 1 박리층(212) 위에 박막부(203A)와 볼록부(203B)로 구성되는 제 1 층(203)을 형성한다. 또한, 제 2 제작 기판(211) 위에 제 2 박리층(213)을 형성하고, 제 2 박리층(213) 위에 제 2 층(204)을 형성한다.
제 1 제작 기판(210) 및 제 2 제작 기판(211)에는 모두 제 1 제작 기판(108)에 사용 가능한 재료를 적용할 수 있다. 또한, 제 1 박리층(212) 및 제 2 박리층(213)에는 모두 제 1 박리층(109)에 사용 가능한 재료를 적용할 수 있다. 또한, 각 부위에 다른 재료를 적용할 수 있다.
《제 2 공정》
적어도 하나의 볼록부(203B)를 둘러싸도록 제 1 층(203) 위에 실재를 형성한다.
실재는 제 2 층(204) 위에 형성하여도 좋다. 그 경우, 접합하였을 때 실부(205)에 의하여 제 1 층(203)의 볼록부(203B)가 둘러싸이도록 형성한다.
다음에, 제 1 제작 기판(210)과 제 2 제작 기판(211)을, 제 1 층(203)과 제 2 층(204)이 대향하도록 실재로 접합하여, 실부(205)를 형성한다(도 8의 (B) 참조).
제 1 제작 기판(210)과 제 2 제작 기판(211)은 감압 분위기하에서 접합한다. 감압 분위기의 압력은 10Pa 이하인 것이 바람직하고, 1Pa 이하인 것이 더 바람직하다.
또한, 도 8의 (B)에는 제 1 박리층(212)과 제 2 박리층(213)의 크기가 동일한 경우를 도시하였지만 크기가 다른 박리층을 사용하여도 좋다.
《제 3 공정》
다음에, 레이저 광의 조사에 의하여 박리의 기점(214)을 형성한다(도 8의 (B)참조).
제 1 제작 기판(210) 및 제 2 제작 기판(211)은 어느 쪽을 먼저 박리하여도 좋다. 박리층의 크기가 다른 경우에는 큰 쪽의 박리층을 형성한 기판부터 먼저 박리하여도 좋고 작은 쪽의 박리층을 형성한 기판부터 먼저 박리하여도 좋다. 한쪽 기판 위에만 반도체 소자, 발광 소자, 표시 소자 등의 소자를 제작한 경우에는 소자를 형성한 쪽의 기판부터 먼저 박리하여도 좋고 다른 쪽 기판부터 먼저 박리하여도 좋다. 여기서는 제 1 제작 기판(210)을 먼저 박리하는 경우를 예시한다.
레이저 광은 경화 상태의 실부(205)와 제 1 층(203)과 제 1 박리층(212)이 중첩되는 영역에 대하여 조사한다.
계면층(제 1 층(203)에 포함되는 제 1 박리층(212)과 접촉되는 층)의 일부를 제거함으로써 박리의 기점(214)을 형성할 수 있다. 이 때 계면층뿐만 아니라 제 1 층(203) 중 다른 층, 제 1 박리층(212), 또는 실부(205)의 일부를 제거하여도 좋다.
레이저 광은 박리하고자 하는 박리층이 제공된 기판 측으로부터 조사하는 것이 바람직하다. 제 1 박리층(212)과 제 2 박리층(213)이 중첩되는 영역에 레이저 광을 조사하는 경우에는 제 1 층(203) 및 제 2 층(204) 중 제 1 층(203)에만 크랙을 형성함으로써 제 1 제작 기판(210) 및 제 1 박리층(212)을 선택적으로 박리할 수 있다.
제 1 박리층(212)과 제 2 박리층(213)이 중첩되는 영역에 레이저 광을 조사하는 경우, 제 1 박리층(212) 측의 제 1 층(203)과 제 2 박리층(213) 측의 제 2 층(204)의 양쪽 모두에 박리의 기점을 형성하면 한쪽 제작 기판을 선택적으로 박리하기 어려워질 우려가 있다. 따라서, 한쪽 피박리층에만 크랙이 형성되도록 하는 경우에는 레이저 광의 조사 조건이 제한될 수 있다.
그리고, 형성한 박리의 기점(214)으로부터 제 1 층(203)과 제 1 제작 기판(210)을 박리한다. 박리는 접합을 수행한 감압 분위기보다 높은 압력에서 수행한다. 예를 들어, 대기압 분위기 또는 가압 분위기에서 수행한다.
또한, 제 1 층(203), 제 2 층(204), 및 실부(205)로 둘러싸인 공간의 압력은 박리를 수행하는 분위기의 압력보다 낮다. 이 압력차에 의하여, 박리가 진행할 때 제 1 층(203)이 제 1 제작 기판(210)으로부터 박리된 영역에서는 제 1 층(203)에서의 박리된 면에 힘이 가해진다. 이 결과 제 1 면과 제 2 면 사이의 거리가 다른 영역이 형성된다. 또한, 제 2 층(204)이 제 1 층(203)과 접촉되는 영역이 형성된다(도 8의 (C) 참조).
이로써 제 1 층(203)을 제 1 제작 기판(210)으로부터 제 2 기판(211)으로 전치할 수 있다(도 8의 (D) 참조).
《제 4 공정》
노출된 제 1 층(203)을 제 2 제작 기판(211)과 제 1 기판(201) 사이에 끼우도록 제 1 층(203)과 제 1 기판(201)을 제 1 접착층(206)으로 접합하고 제 1 접착층(206)을 경화시킨다(도 9의 (A) 참조). 여기서는 제 1 접착층(206)이 되는 액체상 재료가 번져나가는 것을 제한하기 위하여 프레임 형상의 제 1 격벽(208)을 제공하고, 제 1 격벽(208)의 내측에 제 1 접착층(206)이 되는 액체상 재료를 적하하고 그것으로 제 1 층(203)과 제 1 기판(201)을 접합한다. 제 1 격벽(208)에는 제 1 접착층(106)에 사용 가능한 재료를 적용할 수 있다.
다음에, 레이저 광의 조사에 의하여 박리의 기점(215)을 형성한다.
레이저 광은 경화 상태의 제 1 접착층(206), 실부(205), 또는 경화 상태의 제 1 격벽(208), 제 2 층(204), 및 제 2 박리층(213)이 중첩되는 영역에 대하여 조사한다. 여기서는 제 1 접착층(206)이 경화 상태이고 제 1 격벽(208)이 경화 상태가 아닌 경우를 예로 들어, 경화 상태의 제 1 접착층(206)에 레이저 광을 조사한다.
계면층(제 2 층(204)에 포함되는 제 2 박리층(213)과 접촉되는 층)의 일부를 제거함으로써 박리의 기점을 형성할 수 있다. 이 때 계면층뿐만 아니라 제 2 층(204) 중 다른 층, 제 2 박리층(213), 또는 제 1 접착층(206)의 일부를 제거하여도 좋다.
레이저 광은 제 2 박리층(213)이 제공된 제 2 제작 기판(211) 측으로부터 조사하는 것이 바람직하다.
《제 5 공정》
그리고, 형성한 박리의 기점(215)으로부터 제 2 층(204)과 제 2 제작 기판(211)을 박리한다(도 9의 (B) 및 (C) 참조). 이로써 제 1 층(203) 및 제 2 층(204)을 제 1 기판(201)으로 전치할 수 있다.
《제 6 공정》
노출된 제 2 층(204)을 제 1 기판(201)과 제 2 기판(202) 사이에 끼우도록 제 2 층(204)과 제 2 기판(202)을 제 2 접착층(207)으로 접합하고 제 2 접착층(207)을 경화시킨다(도 9의 (D) 참조). 여기서는 제 2 접착층(207)이 되는 액체상 재료가 번져나가는 것을 제한하기 위하여 프레임 형상의 제 2 격벽(209)을 제공하고, 제 2 격벽(209)의 내측에 제 2 접착층(207)이 되는 액체상 재료를 적하하고 그것으로 제 2 층(204)과 제 2 기판(202)을 접합한다.
상술한 본 발명의 일 형태에 따른 박리 방법에서는 제 1 층(203)과 제 2 층(204) 사이에 충전하는 접착층이 불필요하며 그만큼 재료가 불필요해지기 때문에 자원과 비용이 절약된다. 또한, 접착층을 형성하는 공정을 줄일 수 있으므로 공정 수를 삭감할 수 있다. 이로써 제작 공정의 비용을 줄일 수 있다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.
(실시형태 3)
본 실시형태에서는 입출력 장치에 사용 가능한 본 발명의 일 형태에 따른 표시 모듈의 구성에 대하여 도 10~도 12를 참조하여 설명한다.
도 10~도 12는 본 발명의 일 형태에 따른 표시 모듈의 구성을 설명하기 위한 도면이다.
도 10의 (A)는 본 발명의 일 형태에 따른 표시 모듈(500)의 상면도이고, 도 10의 (B)는 도 10의 (A)의 절단선 A-B 및 절단선 C-D를 따른 단면도이다. 또한, 도 11의 (A)는 표시 모듈(500)의 일부의 구성을 설명하기 위한 상면도이고, 도 11의 (B)는 도 11의 (A)의 절단선 W3-W4를 따른 단면도이다.
도 12는 본 발명의 일 형태에 따른 표시 모듈(500)을 설명하기 위한 투영도이다. 또한, 설명의 편의를 위하여 표시 모듈(500)의 일부를 확대하여 도시하였다.
<표시 모듈의 구성예>
본 발명의 일 형태에 따른 표시 모듈(500)은 제 1 단자부(519A); 제 1 단자부(519A)를 지지하는 가요성의 제 1 기판(510); 제 1 기판(510)과 중첩되는 영역 및 제 2 단자부(519B)를 구비하는 가요성의 제 2 기판(570); 트랜지스터(MD), 트랜지스터(M0), 표시 소자(550R), 및 스페이서(KB) 등을 구비하는 제 1 층(503); 착색층(CF), 차광층(BM), 및 검지 소자 등을 구비하는 제 2 층(504); 실부(505); 제 1 기판(510)과 제 1 층(503) 사이에 제공된 제 1 접착층(506); 및 제 2 기판(570)과 제 2 층(504) 사이에 제공된 제 2 접착층(507)을 가진다(도 10의 (A) 및 (B) 참조).
또한, 본 발명의 일 형태에 따른 표시 모듈(500)은 표시부를 가진다. 표시부는 제 1 기판(510)과 제 2 기판(570) 사이의 표시 소자(550R), 표시 소자(550R)와 전기적으로 접속되는 제 1 단자부(519A), 및 제 1 단자부(519A)와 전기적으로 접속되는 제 1 플렉시블 프린트 기판(FPC1)을 구비한다.
또한, 본 발명의 일 형태에 따른 표시 모듈(500)은 검지부를 가진다. 검지부는 제 1 기판(510)과 제 2 기판(570) 사이의 터치 센서, 터치 센서와 전기적으로 접속되는 제 2 단자부(519B), 및 제 2 단자부(519B)와 전기적으로 접속되는 제 2 플렉시블 프린트 기판(FPC2)을 구비한다(도 10의 (A) 참조).
《표시부》
또한, 본 발명의 일 형태에 따른 표시 모듈(500)은 제어 신호 및 화상 신호를 공급받는 화소(502); 화소(502)가 배설되는 영역(501); 제어 신호를 공급하는 구동 회로(GD); 화상 신호를 공급하는 구동 회로(SD); 구동 회로(SD)에 전기적으로 접속되는 배선(511); 및 배선(511)에 전기적으로 접속되는 제 1 단자부(519A)를 가진다(도 10의 (A) 및 (B) 참조).
화소(502)는 복수의 부화소(예를 들어, 부화소(502R)) 등을 구비한다. 또한, 다양한 색을 표시하는 기능을 구비하는 부화소를 사용할 수 있다. 구체적으로는 적색을 표시하는 기능을 구비하는 부화소를 부화소(502R)에 사용할 수 있다. 또한, 녹색 또는 청색 등을 표시하는 기능을 구비하는 부화소를 화소(502)에 사용할 수 있다.
부화소(502R)는 표시 소자(550R); 표시 소자(550R)와 중첩되는 영역을 구비하는 착색층(CF); 및 제어 신호 및 화상 신호에 따라 표시 소자(550R)에 전력을 공급하는 기능을 구비하는 화소 회로를 구비한다. 예를 들어, 트랜지스터(M0) 또는 용량 소자를 화소 회로에 사용할 수 있다(도 10의 (B) 참조).
본 실시형태에서는 표시 소자로서 발광 소자(유기 EL 소자)를 사용한다. 표시 소자(550R)는 전력을 공급받는 제 1 전극(551R) 및 제 2 전극(552); 및 제 1 전극(551R)과 제 2 전극(552) 사이의 발광성 유기 화합물을 포함하는 층(553)을 구비한다.
제 1 전극(551R)은 트랜지스터(M0)의 소스 전극 또는 드레인 전극과 전기적으로 접속된다.
구동 회로(SD)는 트랜지스터(MD) 또는 용량 소자(CD)를 구비한다. 예를 들어, 트랜지스터(M0)와 동일한 공정으로 형성할 수 있는 트랜지스터를 트랜지스터(MD)로서 사용할 수 있다.
또한, 본 발명의 일 형태에 따른 표시 모듈(500)은 발광성 유기 화합물을 포함하는 층(553)과 제 1 기판(510) 사이에 화소 회로를 포함하고, 발광성 유기 화합물을 포함하는 층(553)과 화소 회로 사이에 절연막(521)을 가진다.
또한, 본 발명의 일 형태에 따른 표시 모듈(500)은 부화소(502R)와 중첩되는 영역에 개구부를 구비하는 차광층(BM)을 가진다.
또한, 본 발명의 일 형태에 따른 표시 모듈(500)은 영역(501)과 중첩되는 영역을 구비하는 기능막(570P)을 가진다. 예를 들어, 편광판을 기능막(570P)에 사용할 수 있다.
《검지부》
또한, 본 발명의 일 형태에 따른 표시 모듈(500)은 검지 소자를 포함하는 터치 센서를 가진다.
터치 센서와 전기적으로 접속되는 제어선(CL(i)), 터치 센서와 전기적으로 접속되는 신호선(ML(j)), 제어선(CL(i))과 전기적으로 접속되는 단자, 및 신호선(ML(j))과 전기적으로 접속되는 제 2 단자부(519B)를 구비한다(도 11의 (A) 및 도 12 참조).
터치 센서는 제 1 전극(C1(i)); 및 제 1 전극(C1(i))과 중첩되지 않는 부분을 구비하는 제 2 전극(C2(j))을 구비한다.
제 1 전극(C1(i)) 또는 제 2 전극(C2(j))은 화소(502) 또는 부화소(502R)와 중첩되는 영역에, 투광성을 가지는 영역을 구비하는 도전막을 포함한다.
또는, 제 1 전극(C1(i)) 또는 제 2 전극(C2(j))은 화소(502) 또는 부화소(502R)와 중첩되는 영역에, 개구부(576)를 구비하는 그물 형상의 도전막을 포함한다.
제 1 전극(C1(i))은 행방향(도면 중 R로 나타낸 화살표의 방향)으로 연장되는 제어선(CL(i))과 전기적으로 접속된다. 또한, 제어선(CL(i))은 제어 신호를 공급하는 기능을 구비한다.
제 2 전극(C2(j))은 열방향(도면 중 C로 나타낸 화살표의 방향)으로 연장되는 신호선(ML(j))과 전기적으로 접속된다. 또한, 신호선(ML(j))은 검지 신호를 공급하는 기능을 구비한다(도 12 참조).
제어선(CL(i))은 배선(BR(i, j))을 구비한다. 제어선(CL(i))은 배선(BR(i, j))에 있어서 신호선(ML(j))과 교차된다. 배선(BR(i,j))과 신호선(ML(j)) 사이에 절연막(571)을 구비한다(도 11의 (B) 참조). 이로써 배선(BR(i, j))과 신호선(ML(j))의 단락을 방지할 수 있다.
또한, 터치 센서를 포함하는 표시 모듈(500)은 입출력 모듈 또는 터치 패널 모듈이라고 할 수 있다.
표시 모듈(500)은 근접한 물체를 검지하여 근접한 물체의 위치 정보 또는 궤적 등을 포함하는 검지 정보를 공급할 수 있다. 예를 들어, 표시 모듈(500)의 사용자는 표시 모듈(500)에 근접 또는 접촉한 손가락 등을 포인터로 사용하여 다양한 제스처(탭(tap), 드래그(drag), 스와이프(swipe), 또는 핀치인(pinch-in) 등)를 검지시킬 수 있다.
또한, 표시 모듈(500)의 사용자는 표시 모듈(500)을 사용하여 다양한 조작 명령을 연산 장치에 공급할 수 있다. 예를 들어, 표시 모듈(500)이 제스처를 검지하고, 연산 장치가 프로그램 등에 기초하여 표시 모듈(500)에 의하여 공급되는 검지 정보가 소정의 조건을 만족시키는지 여부를 판단하여, 조건이 만족되는 경우에 소정의 명령을 실행할 수 있다.
이하에서 표시 모듈(500)을 구성하는 각 요소에 대하여 설명한다. 또한, 이들 구성은 명확히 분리하기 어렵고 하나의 구성이 다른 구성을 겸하거나 또는 다른 구성의 일부를 포함하는 경우가 있다.
예를 들어, 표시 모듈(500)은 터치 패널이기도 하고 검지 패널 또는 표시 패널이기도 하다.
《제 1 기판》
다양한 기판을 제 1 기판(510)으로서 사용할 수 있다.
예를 들어, 실시형태 1에 기재된 제 1 기판(101)에 사용 가능한 재료와 같은 재료를 사용할 수 있다.
예를 들어, 본 명세서 등에서 다양한 기판 또는 다양한 기재(基材)를 사용하여 트랜지스터를 형성할 수 있다. 기판의 종류는 특정한 것에 한정되지 않는다. 일례로서는, 반도체 기판(예를 들어, 단결정 기판 또는 실리콘 기판), SOI 기판, 유리 기판, 석영 기판, 플라스틱 기판, 사파이어 글라스 기판, 금속 기판, 스테인리스강 기판, 스테인리스강 포일을 가지는 기판, 텅스텐 기판, 텅스텐 포일을 가지는 기판, 가요성 기판, 접착 필름, 섬유상의 재료(fibrous material)를 포함하는 종이, 또는 기재(base material) 필름 등을 들 수 있다. 유리 기판의 일례로서는, 바륨 붕규산 유리, 알루미노 붕규산 유리, 또는 소다 석회 유리 등이 있다. 가요성 기판, 접착 필름, 기재 필름 등의 일례로서는 이하와 같은 것을 들 수 있다. 예를 들어, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에터설폰(PES), 폴리테트라플루오로에틸렌(PTFE)으로 대표되는 플라스틱이 있다. 또는, 일례로서는 아크릴 등의 합성 수지 등을 들 수 있다. 또는 일례로서 폴리프로필렌, 폴리에스터, 폴리 플루오린화 바이닐, 또는 폴리 염화 바이닐 등을 들 수 있다. 또는, 일례로서는 폴리아마이드, 폴리이미드, 아라미드, 에폭시, 무기 증착 필름, 또는 종이류 등이 있다. 특히, 반도체 기판, 단결정 기판, 또는 SOI 기판 등을 사용하여 트랜지스터를 제작하면, 특성, 크기, 또는 형상 등의 편차가 적고 전류 능력이 높으며 크기가 작은 트랜지스터를 제작할 수 있다. 이와 같은 트랜지스터로 회로를 구성하면 회로의 저소비 전력화, 또는 회로의 고집적화를 도모할 수 있다.
기판과 트랜지스터 사이에 박리층을 제공하고 그 위에 반도체 장치를 일부 또는 전부 완성시킨 후에 기판과 트랜지스터를 분리하여 다른 기판으로 전치할 수 있다. 이 때 트랜지스터는 내열성이 낮은 기판 또는 가요성 기판에도 전재될 수 있다. 또한, 상술한 박리층은, 예를 들어 무기막의 적층 구조(텅스텐막과 산화 실리콘막의 적층)의 구성, 또는 기판 위에 폴리이미드 등의 유기 수지막이 형성된 구성 등으로 할 수 있다.
즉, 어느 기판을 사용하여 트랜지스터를 형성한 후에 트랜지스터를 다른 기판으로 전치(轉置)함으로써, 다른 기판 위에 트랜지스터를 배치하여도 좋다. 트랜지스터가 전치되는 기판의 일례로서는, 트랜지스터를 형성할 수 있는 상술한 기판에 더하여, 종이 기판, 셀로판 기판, 아라미드 필름 기판, 폴리이미드 필름 기판, 석재 기판, 목재 기판, 직물 기판(천연 섬유(견, 면, 마), 합성 섬유(나일론, 폴리우레탄, 폴리에스터) 또는 재생 섬유(아세테이트, 큐프라, 레이온, 재생 폴리에스터) 등을 포함함), 피혁 기판, 또는 고무 기판 등을 들 수 있다. 이들 기판을 사용함으로써, 특성이 양호한 트랜지스터의 형성, 소비 전력이 작은 트랜지스터의 형성, 깨지기 어려운 장치의 제조, 내열성의 부여, 경량화, 또는 박형화를 도모할 수 있다.
《제 2 기판》
다양한 기판을 제 2 기판(570)으로서 사용할 수 있다.
예를 들어, 실시형태 1에 기재된 제 2 기판(102)에 사용 가능한 재료와 같은 재료를 사용할 수 있다.
《제 1 접착층, 제 2 접착층》
다양한 재료를 제 1 접착층(506) 또는 제 2 접착층(507)에 사용할 수 있다.
예를 들어, 실시형태 1에 기재된 제 1 접착층(106)에 사용 가능한 재료와 같은 재료를 사용할 수 있다.
《제 1 층, 제 2 층》
제 1 층(503)은 절연층, 트랜지스터(M0), 트랜지스터(MD), 용량 소자(CD), 표시 소자(550R), 제 3 격벽(528), 스페이서(KB) 등으로 구성되어 있다.
여기서 스페이서(KB)는 제 1 층(503)의 볼록부로 간주할 수 있다.
제 2 층(504)은 절연층, 착색층(CF), 차광층(BM), 및 검지 소자 등으로 구성되어 있다.
제 1 층(503)에서 제 1 기판(510)과 대향하는 면을 제 1 면으로 하고 제 2 층(504)에서 제 2 기판(570)과 대향하는 면을 제 2 면으로 한다.
스페이서(KB)가 있는 영역(531)에서의 제 1 면과 제 2 면 사이의 거리(533)는 그 주위의 영역(532)에서의 제 1 면과 제 2 면 사이의 거리(534)에 비하여 길다.
또한, 스페이서(KB)가 있는 영역(531)에서 제 1 층(503)과 제 2 층(504)은 접촉되는 영역을 가진다. 또한, 발광 소자와 착색층(CF)이 있는 영역에서 제 1 층(503)과 제 2 층(504)은 접촉되는 것이 바람직하다.
본 발명에 의하여 발광 소자와 착색층(CF) 사이의 갭이 없어지거나 또는 갭이 종래의 구조, 예를 들어 발광 소자와 착색층(CF) 사이에 접착제를 충전한 구조에 비하여 작아진다. 갭이 없어지거나 또는 종래의 구조보다 작아지면, 표시 모듈(500)의 시야각의 개선, 인접한 화소로부터의 광 누설의 저감, 및 신뢰성의 향상이라는 효과가 나타난다.
《트랜지스터》
예를 들어, 본 명세서 등에 있어서, 트랜지스터로서 여러 가지 구조의 트랜지스터를 사용할 수 있다. 따라서 사용하는 트랜지스터의 종류는 한정되지 않는다. 트랜지스터의 일례로서는 단결정 실리콘을 가지는 트랜지스터, 또는 비정질 실리콘, 다결정 실리콘, 미결정(마이크로 크리스털, 나노 크리스털, 세미 어모퍼스(semi-amorphous)라고도 함) 실리콘 등으로 대표되는 비단결정 반도체막을 가지는 트랜지스터 등을 사용할 수 있다. 또는 이들 반도체를 박막화한 박막 트랜지스터(TFT) 등을 사용할 수 있다. TFT를 사용하는 경우, 다양한 장점이 있다. 예를 들어, 단결정 실리콘의 경우보다 더 낮은 온도로 제조할 수 있기 때문에, 제조 비용의 삭감, 또는 제조 장치의 대형화를 도모할 수 있다. 제조 장치를 크게 할 수 있기 때문에, 대형 기판 위에 제조 가능하다. 그러므로 동시에 다수의 표시 장치를 제조할 수 있기 때문에, 저비용으로 제조할 수 있다. 또는 제조 온도가 낮기 때문에, 내열성이 낮은 기판을 사용할 수 있다. 그러므로, 투광성을 가지는 기판 위에 트랜지스터를 제조할 수 있다. 또는, 투광성을 가지는 기판 위의 트랜지스터에 의하여 표시 소자에서의 광의 투과를 제어할 수 있다. 또는, 트랜지스터의 막 두께가 얇기 때문에 트랜지스터를 형성하는 막의 일부는, 광을 투과시킬 수 있다. 그러므로 개구율을 향상시킬 수 있다.
또한, 다결정 실리콘을 제조할 때 촉매(니켈 등)를 사용함으로써 결정성을 더 향상시켜, 전기 특성이 좋은 트랜지스터를 제조할 수 있다. 이 결과, 게이트 드라이버 회로(주사선 구동 회로), 소스 드라이버 회로(신호선 구동 회로), 및 신호 처리 회로(신호 생성 회로, 감마 보정 회로, DA 변환 회로 등)를 기판 위에 일체로 형성할 수 있다.
또한, 미결정 실리콘을 제조할 때 촉매(니켈 등)를 사용함으로써 결정성을 더 향상시켜, 전기 특성이 좋은 트랜지스터를 제조할 수 있다. 이 때, 레이저 조사를 수행하지 않고 가열 처리를 수행하는 것만으로 결정성을 향상시킬 수도 있다. 이 결과, 소스 드라이버 회로의 일부(아날로그 스위치 등) 및 게이트 드라이버 회로를 기판 위에 일체로 형성할 수 있다. 또한, 결정화를 위하여 레이저 조사를 수행하지 않는 경우에는 실리콘의 결정성의 불균일을 억제할 수 있다. 그러므로, 화질이 향상된 화상을 표시할 수 있다. 다만, 촉매(니켈 등)를 사용하지 않고 다결정 실리콘 또는 미결정 실리콘을 제조하는 것은 가능하다.
또한, 실리콘의 결정성을 다결정 또는 미결정 등으로 향상시키는 것은, 패널 전체에서 행하는 것이 바람직하지만, 이에 한정되지 않는다. 패널의 일부의 영역에서만 실리콘의 결정성을 향상시켜도 좋다. 결정성을 선택적으로 향상시키는 것은, 레이저 광을 선택적으로 조사하는 것 등에 의하여 가능하다. 예를 들어 화소 이외의 영역인 주변 회로 영역에만, 게이트 드라이버 회로 및 소스 드라이버 회로 등의 영역에만, 또는 소스 드라이버 회로의 일부(예를 들어 아날로그 스위치)의 영역에만 레이저 광을 조사하여도 좋다. 이 결과, 회로를 고속으로 동작시킬 필요가 있는 영역에서만 실리콘의 결정화를 향상시킬 수 있다. 화소 영역은 고속으로 동작시킬 필요성이 낮기 때문에, 결정성이 향상되지 않아도, 문제없이 화소 회로를 동작시킬 수 있다. 이로써, 결정성을 향상시킬 영역이 적게 되기 때문에, 제조 공정도 짧게 할 수 있다. 따라서, 스루풋이 향상되어, 제조 비용을 저감할 수 있다. 또는, 필요한 제조 장치의 수도 적기 때문에, 제조 비용을 저감할 수 있다.
또한 트랜지스터의 일례로서는, 화합물 반도체(예를 들어 SiGe, GaAs 등) 또는 산화물 반도체(예를 들어 Zn-O, In-Ga-Zn-O, In-Zn-O, In-Sn-O(ITO), Sn-O, Ti-O, Al-Zn-Sn-O(AZTO), In-Sn-Zn-O 등) 등을 가지는 트랜지스터를 사용할 수 있다. 또는, 이들 화합물 반도체 또는 이들 산화물 반도체를 박막화한 박막 트랜지스터 등을 사용할 수 있다. 이들에 의하여, 제조 온도를 낮게 할 수 있으므로, 예를 들어 실온에서 트랜지스터를 제조할 수 있게 된다. 이 결과, 내열성이 낮은 기판, 예를 들어 플라스틱 기판 또는 필름 기판 등에 직접 트랜지스터를 형성할 수 있다. 또한, 이들 화합물 반도체 또는 산화물 반도체를, 트랜지스터의 채널 부분에 사용할 뿐만 아니라, 그 외의 용도로 사용할 수도 있다. 예를 들어, 이들 화합물 반도체 또는 산화물 반도체를 배선, 저항 소자, 화소 전극, 또는 투광성을 가지는 전극 등으로서 사용할 수 있다. 이들은 트랜지스터와 동시에 성막 또는 형성할 수 있기 때문에, 비용을 저감할 수 있다.
또한, 트랜지스터로서는 예를 들어, 잉크젯법 또는 인쇄법으로 형성된 트랜지스터 등을 사용할 수 있다. 이로써 실온에서 제조하거나, 저진공도로 제조하거나, 또는 대형 기판 위에 제조하는 것이 가능하다. 따라서, 마스크(레티클)를 사용하지 않아도 제조할 수 있게 되기 때문에, 트랜지스터의 레이아웃을 용이하게 변경할 수 있다. 또는, 레지스트를 사용하지 않고 제작할 수 있기 때문에 재료비가 저렴해지고 공정 수를 삭감할 수 있다. 또는, 필요한 부분에만 막을 형성할 수 있기 때문에 전체면에 성막하고 나서 에칭한다는 제법보다 재료가 낭비되지 않아, 저비용으로 할 수 있다.
또한, 트랜지스터의 일례로서는 유기 반도체 또는 카본 나노튜브를 가지는 트랜지스터 등을 사용할 수 있다. 이에 의하여, 휘어질 수 있는 기판 위에 트랜지스터를 형성할 수 있다. 유기 반도체 또는 카본 나노튜브를 가지는 트랜지스터를 사용한 장치는, 충격에 강하게 될 수 있다.
또한 트랜지스터로서는, 이 외에도 다양한 구조의 트랜지스터를 사용할 수 있다. 예를 들어, 트랜지스터로서 MOS형 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터 등을 사용할 수 있다. 트랜지스터로서 MOS형 트랜지스터를 사용함으로써, 트랜지스터의 크기를 작게 할 수 있다. 따라서, 다수의 트랜지스터를 탑재할 수 있다. 트랜지스터로서 바이폴러 트랜지스터를 사용함으로써 큰 전류를 흘릴 수 있다. 따라서 고속으로 회로를 동작시킬 수 있다. 또한, MOS형 트랜지스터와 바이폴러 트랜지스터를 하나의 기판에 혼재시켜 형성하여도 좋다. 이로써 저소비 전력, 소형화, 고속 동작 등을 실현할 수 있다.
《배선, 단자》
배선 또는 단자는 화상 신호, 제어 신호, 검지 신호, 또는 전원 전위 등을 공급하는 기능을 구비한다. 또한, 배선은 제어선(CL(i)), 신호선(ML(j)) 등을 포함한다.
도전성을 가지는 다양한 재료를 배선 또는 단자에 사용할 수 있다.
예를 들어, 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹 등을 배선 또는 단자에 사용할 수 있다.
구체적으로는, 알루미늄, 금, 백금, 은, 구리, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 또는 망가니즈 중에서 선택되는 금속 원소 등을 배선 또는 단자에 사용할 수 있다. 또는, 상술한 금속 원소를 포함하는 합금 등을 배선 또는 단자에 사용할 수 있다. 또는, 상술한 금속 원소를 조합한 합금 등을 배선 또는 단자에 사용할 수 있다. 특히, 구리와 망가니즈의 합금은 습식 에칭법을 사용한 미세 가공에 적합하다.
구체적으로는, 알루미늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 타이타늄막을 적층하는 2층 구조, 질화 타이타늄막 위에 텅스텐막을 적층하는 2층 구조, 질화 탄탈럼막 또는 질화 텅스텐막 위에 텅스텐막을 적층하는 2층 구조, 타이타늄막 위에 알루미늄막을 적층하고 그 위에 타이타늄막을 형성하는 3층 구조 등을 사용할 수 있다.
구체적으로는, 산화 인듐, ITO, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등 도전성 산화물을 배선 또는 단자에 사용할 수 있다.
구체적으로는 그래핀 또는 그래파이트를 포함하는 막을 배선 또는 단자에 사용할 수 있다.
예를 들어, 산화 그래핀을 포함하는 막을 형성하고, 산화 그래핀을 포함하는 막을 환원함으로써 그래핀을 포함하는 막을 형성할 수 있다. 환원 방법으로서는 열을 가하는 방법 또는 환원제를 사용하는 방법 등을 들 수 있다.
구체적으로는 도전성 고분자를 배선 또는 단자에 사용할 수 있다.
《표시 유닛》
표시 유닛(580R)은 표시 소자(550R) 또는 광의 적어도 일부를 투과시키는 착색층(CF)을 구비한다.
또한, 제 3 격벽(528)과 차광층(BM) 사이에 스페이서(KB)를 구비한다. 스페이서(KB)는 표시 소자(550R)와 착색층(CF) 사이에 제공되는 간극의 거리를 제어하는 기능을 구비한다.
예를 들어, 안료 또는 염료 등의 재료를 포함하는 층, 컬러 필터 등을 착색층(CF)으로서 사용할 수 있다. 이로써 착색층(CF)을 투과하는 특정의 색을 표시하는 표시 유닛을 제공할 수 있다.
또한, 반사막과 반투과·반반사막을 구비한 미소 공진기 구조를 표시 유닛(580R)에 사용할 수 있다.
구체적으로는 반사성 도전막을 한쪽 전극에, 반투과·반반사성 도전막을 다른 쪽 전극에 구비하고, 한쪽 전극과 다른 쪽 전극 사이에 발광성 유기 화합물을 포함하는 층을 구비하는 발광 소자를 표시 유닛(580R)에 사용할 수 있다.
예를 들어, 적색의 광을 효율적으로 추출하는 미소 공진기 및 적색의 광을 투과시키는 착색층을, 적색을 표시하는 표시 유닛(580R)에 사용할 수 있다. 또는, 녹색의 광을 효율적으로 추출하는 미소 공진기 및 녹색의 광을 투과시키는 착색층을, 녹색을 표시하는 표시 유닛에 사용할 수 있다. 또는, 청색의 광을 효율적으로 추출하는 미소 공진기 및 청색의 광을 투과시키는 착색층을, 청색을 표시하는 표시 유닛에 사용할 수 있다. 또는, 황색의 광을 효율적으로 추출하는 미소 공진기 및 황색의 광을 투과시키는 착색층을, 이들 표시 유닛과 함께 사용할 수 있다.
《표시 소자》
전기, 자기, 또는 이들 양쪽 모두의 효과로 콘트라스트, 휘도, 반사율, 투과율 등이 변화되는 표시 매체를 표시 소자(550R)에 사용할 수 있다.
예를 들어, 백색의 광을 사출하는 유기 EL 소자를 사용할 수 있다.
예를 들어, 서로 다른 색의 광을 사출하는 복수의 유기 EL 소자를 사용할 수 있다.
예를 들어, 복수의 표시 소자를 구획하는 제 3 격벽(528)을 사용할 수 있다. 예를 들어, 절연성 재료를 제 3 격벽(528)에 사용할 수 있다. 구체적으로는 절연성의 무기 산화물 재료 또는 수지 등을 사용할 수 있다.
표시 소자로서는 예를 들어, EL 소자(유기물 및 무기물을 포함하는 EL 소자, 유기 EL 소자, 무기 EL 소자), LED(백색 LED, 적색 LED, 녹색 LED, 청색 LED 등), 트랜지스터(전류에 따라 발광하는 트랜지스터), 전자 방출 소자, 액정 소자, 전자 잉크, 전기 영동 소자, GLV(grating light valve), PDP(plasma display panel), MEMS를 사용한 표시 소자, DMD(digital micromirror device), DMS(digital micro shutter), MIRASOL(등록 상표), IMOD(간섭 변조) 소자, 셔터 방식의 MEMS 표시 소자, 광 간섭 방식의 MEMS 표시 소자, 전기 습윤 소자, 압전 세라믹 디스플레이 등을 사용할 수 있다.
《제 1 전극》
도전성을 가지는 재료를 제 1 전극(551R)에 사용할 수 있다. 특히 발광성 유기 화합물을 포함하는 층(553)으로부터 사출되는 광을 효율적으로 반사하는 재료가 바람직하다.
예를 들어, 무기 도전성 재료, 유기 도전성 재료, 금속, 또는 도전성 세라믹 등을 사용할 수 있다. 또한, 예를 들어 이들 중에서 선택되는 재료를 포함하는 단일층, 또는 복수의 층이 적층된 구조를 사용할 수 있다.
구체적으로는, 알루미늄, 금, 백금, 은, 크로뮴, 탄탈럼, 타이타늄, 몰리브데넘, 텅스텐, 니켈, 철, 코발트, 팔라듐, 또는 망가니즈 중에서 선택되는 금속 원소, 상술한 금속 원소를 포함하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용할 수 있다.
특히 은, 알루미늄, 또는 이들을 포함하는 합금은 가시광의 반사율이 높으므로 바람직하다.
또는, 산화 인듐, ITO, 인듐 아연 산화물, 산화 아연, 갈륨을 첨가한 산화 아연 등 도전성 산화물을 사용할 수 있다.
또는, 그래핀 또는 그래파이트를 사용할 수 있다. 그래핀을 포함하는 막은, 예를 들어 막 형태로 형성된 산화 그래핀을 포함하는 막을 환원하여 형성할 수 있다. 환원 방법으로서는 열을 가하는 방법 또는 환원제를 사용하는 방법 등을 들 수 있다.
또는, 도전성 고분자를 사용할 수 있다.
《제 2 전극》
도전성 및 투광성을 가지는 재료를 제 2 전극(552)에 사용할 수 있다.
예를 들어, 제 1 전극(551R)에 사용 가능한 재료를 투광성을 가질 정도로 얇게 하여 제 2 전극(552)에 사용할 수 있다. 구체적으로는 두께 5nm 이상 30nm 이하의 금속 박막을 사용할 수 있다.
또한, 재료를 단일층 또는 적층된 복수의 층으로 하여 사용할 수 있다. 구체적으로는 인듐과 주석을 포함하는 금속 산화물층과, 두께 5nm 이상 30nm 이하의 은을 적층하여 사용할 수 있다.
《발광성 유기 화합물을 포함하는 층》
형광 또는 삼중항 여기 상태를 경유하여 광을 발하는 유기 화합물을 포함하는 층을 발광성 유기 화합물을 포함하는 층(553)으로서 사용할 수 있다.
또한, 발광성 유기 화합물을 포함하는 층(553)을 단일층 또는 복수의 층이 적층된 구조로 할 수 있다.
예를 들어, 전자에 비하여 정공의 이동도가 우수한 재료를 포함하는 층, 정공에 비하여 전자의 이동도가 우수한 재료를 포함하는 층 등을 사용할 수 있다.
예를 들어, 구성이 다른 복수의 발광성 유기 화합물을 포함하는 층(553)을 하나의 표시 패널에 사용할 수 있다. 예를 들어, 적색의 광을 발하는 발광성 유기 화합물을 포함하는 층과, 녹색의 광을 발하는 발광성 유기 화합물을 포함하는 층과, 청색의 광을 발하는 발광성 유기 화합물을 포함하는 층을 표시 패널에 사용할 수 있다.
그런데, 발광 소자는 한 쌍의 전극 사이에 발광성 물질을 가진다. 발광성 물질로서는 단일항 들뜸 에너지를 발광으로 바꿀 수 있는 재료(예를 들어, 형광 재료 등), 삼중항 들뜸 에너지를 발광으로 바꿀 수 있는 재료(예를 들어, 인광 재료, TADF(thermally activated delayed fluorescence) 재료 등)를 들 수 있다.
또한, 상기 발광성 물질은 청색(420nm 이상 500nm 미만), 녹색(500nm 이상 550nm 미만), 황색(550nm 이상 600nm 미만), 및 적색(600nm 이상 740nm 이하)의 파장 대역에서 적어도 어느 하나에 발광 스펙트럼의 피크를 가진다. 또한, 상기 발광성 물질은 증착법(진공 증착법을 포함함), 잉크젯법, 도포법, 그라비어 인쇄 등의 방법으로 형성할 수 있다.
그런데, 청색의 파장 대역에 발광 스펙트럼의 피크를 가지는 물질로서는 예를 들어, 피렌 유도체, 안트라센 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 카바졸 유도체, 다이벤조싸이오펜 유도체, 다이벤조퓨란 유도체, 다이벤조퀴녹살린 유도체, 퀴녹살린 유도체, 피리딘 유도체, 피리미딘 유도체, 페난트렌 유도체, 나프탈렌 유도체 등을 가지는 형광 재료를 들 수 있다. 특히 피렌 유도체는 발광 양자 수율이 높으므로 바람직하다.
또한, 청색의 파장 대역에 발광 스펙트럼의 피크를 가지는 물질로서는 예를 들어, 이리듐, 로듐, 또는 백금계 유기 금속 착체, 또는 금속 착체를 들 수 있고, 그 중에서도 유기 이리듐 착체, 예를 들어 이리듐계 오쏘금속 착체가 바람직하다. 오쏘금속화되는 리간드로서는 4H-트라이아졸 리간드, 1H-트라이아졸 리간드, 이미다졸 리간드, 피리딘 리간드 등을 들 수 있다. 또한, 청색의 파장 대역에 발광 스펙트럼의 피크를 가지는 물질로서는 예를 들어, 이리듐 금속과, 상기 이리듐 금속에 배위되는 리간드와, 상기 리간드에 결합되는 치환기를 가지고, 상기 치환기가 질량수 90 이상 200 미만의 가교 고리식 탄화 수소기(예를 들어, 아다만틸기 또는 노보닐기)인 유기 금속 이리듐 착체를 들 수 있다. 또한, 상술한 리간드는 함질소 5원자 헤테로고리 골격(예를 들어, 이미다졸 골격 또는 트라이아졸 골격)인 것이 바람직하다. 상술한 함질소 5원자 헤테로고리 골격을 가지는 물질을 발광층에 사용하면 발광 효율이 높거나 또는 신뢰성이 높은 발광 소자를 구현할 수 있다.
그런데, 녹색, 황색, 및 적색의 파장 대역에 발광 스펙트럼의 피크를 가지는 물질로서는 이리듐, 로듐, 또는 백금계 유기 금속 착체, 또는 금속 착체를 들 수 있고, 그 중에서도 유기 이리듐 착체, 예를 들어 이리듐계 오쏘금속 착체가 바람직하다. 오쏘금속화되는 리간드로서는 4H-트라이아졸 리간드, 1H-트라이아졸 리간드, 이미다졸 리간드, 피리딘 리간드, 피리미딘 리간드, 피라진 리간드, 또는 아이소퀴놀린 리간드 등을 들 수 있다. 금속 착체로서는 포르피린 리간드를 가지는 백금 착체 등을 들 수 있다. 또한, 피라진 리간드를 가지는 유기 금속 이리듐 착체는 색도가 좋은 적색의 발광을 얻을 수 있으므로 바람직하다. 또한, 피리미딘 리간드를 가지는 유기 금속 이리듐 착체는 신뢰성 또는 발광 효율이 높으므로 바람직하다.
또한, 발광 소자는 상술한 발광성 물질 외에 캐리어 수송성(전자 또는 정공)을 가지는 물질을 가져도 좋다. 또한, 발광 소자는 상술한 발광성 물질 외에 무기 화합물 또는 고분자 화합물(올리고머, 덴드리머, 폴리머 등)을 가져도 좋다.
《플렉시블 프린트 기판》
다양한 구성의 플렉시블 프린트 기판을 제 1 플렉시블 프린트 기판(FPC1) 또는 제 2 플렉시블 프린트 기판(FPC2)에 사용할 수 있다.
플렉시블 프린트 기판은 단자와 전기적으로 접속되는 배선, 상기 배선을 지지하는 기재, 및 상기 배선과 중첩되는 영역을 구비하는 피복층을 가진다. 배선은 상기 기재와 피복층 사이에 끼워지는 영역, 및 피복층과 중첩되지 않은 영역을 구비한다.
또한, 배선에서 피복층과 중첩되지 않는 영역을 플렉시블 프린트 기판의 단자로 사용한다.
《검지 소자, 검지 회로》
정전 용량, 조도, 자력, 전파, 또는 압력 등을 검지하고, 검지한 물리량에 따른 신호를 공급하는 검지 소자를 기능층에 사용할 수 있다.
예를 들어, 도전막, 광전 변환 소자, 자기 검지 소자, 압전 소자, 또는 공진기 등을 검지 소자에 사용할 수 있다.
예를 들어, 도전막에 기생하는 정전 용량에 따라 변화되는 신호를 공급하는 기능을 구비한 검지 회로를 기능층에 사용할 수 있다. 이로써 대기 중에서 도전막에 근접하는 손가락 등을 정전 용량의 변화를 이용하여 검지할 수 있다.
구체적으로는 제어선(CL(i))을 사용하여 제어 신호를 제 1 전극(C1(i))에 공급하고, 공급된 제어 신호 및 정전 용량에 따라 변화되는 제 2 전극(C2(j))의 전위를 신호선(ML(j))을 사용하여 취득하여 검지 신호로서 공급할 수 있다.
예를 들어, 도전막에 한쪽 전극이 접속된 용량 소자를 포함하는 회로를 검지 회로에 사용할 수 있다.
또한, 제 2 기판(570)에 검지 소자를 형성하기 위한 막을 성막하고, 이 막을 가공하는 방법에 의하여 검지 소자를 제작하여도 좋다.
또는, 표시 모듈(500)의 일부를 다른 기재에 제작하고, 상기 일부를 제 2 기판(570)으로 전치하는 방법에 의하여 표시 모듈(500)을 제작하여도 좋다.
《기능막》
기능막(570P)에는 다양한 기능막을 사용할 수 있다.
예를 들어, 반사 방지막 등을 기능막(570P)으로서 사용할 수 있다. 구체적으로는 안티글레어 코트 또는 원편광판 등을 사용할 수 있다. 이로써 예를 들어 옥외에서의 사용 시에 반사되는 외광의 강도를 약하게 할 수 있다. 또한, 예를 들어 옥내에서의 사용 시에 조명이 반사되는 것을 억제할 수 있다.
예를 들어, 세라믹 코트층 또는 하드 코트층을 기능막(570P)으로서 사용할 수 있다. 구체적으로는 산화 알루미늄 또는 산화 실리콘 등을 포함하는 세라믹 코트층 또는 UV 경화된 수지층 등을 사용할 수 있다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태에 따른 정보 처리 장치의 구성에 대하여 도 13을 참조하여 설명한다.
도 13은 본 발명의 일 형태에 따른 정보 처리 장치를 설명하기 위한 도면이다.
도 13의 (A-1)~(A-3)은 본 발명의 일 형태에 따른 정보 처리 장치(4000A)의 투영도이다.
도 13의 (B-1) 및 (B-2)는 본 발명의 일 형태에 따른 정보 처리 장치(4000B)의 투영도이다.
도 13의 (C-1) 및 (C-2)는 본 발명의 일 형태에 따른 정보 처리 장치(4000C)의 상면도 및 저면도이다.
《정보 처리 장치 A》
정보 처리 장치(4000A)는 입출력부(4120), 및 입출력부(4120)를 지지하는 하우징(4101)을 가진다(도 13의 (A-1)~(A-3) 참조).
입출력부(4120)는 본 발명의 일 형태에 따른 기능 패널을 구비한다. 예를 들어, 실시형태 3에서 설명한 기능 패널을 입출력부(4120)에 사용할 수 있다.
또한, 정보 처리 장치(4000A)는 연산부, 연산부에 실행시키는 프로그램을 기억하는 기억부, 및 연산부를 구동하는 전력을 공급하는 배터리 등의 전원을 구비한다.
또한, 하우징(4101)은 연산부, 기억부, 또는 배터리 등을 수납한다.
정보 처리 장치(4000A)는 측면 또는/및 상면에 표시 정보를 표시할 수 있다.
정보 처리 장치(4000A)의 사용자는 측면 또는/및 상면에 손가락을 접촉하여 조작 명령을 공급할 수 있다.
《정보 처리 장치 B》
정보 처리 장치(4000B)는 하우징(4101)을 가진다(도 13의 (B-1) 및 (B-2) 참조). 하우징(4101)은 버클로 고정 가능한 벨트 형상의 영역(4101b)을 가진다.
하우징(4101)은 입출력부(4120) 및 입출력부(4120b)를 지지한다.
입출력부(4120) 또는 입출력부(4120b)는 본 발명의 일 형태에 따른 기능 패널을 구비한다. 예를 들어, 실시형태 3에서 설명한 기능 패널을 입출력부(4120)에 사용할 수 있다.
또한, 정보 처리 장치(4000B)는 연산부, 연산부에 실행시키는 프로그램을 기억하는 기억부, 및 연산부를 구동하는 전력을 공급하는 배터리 등의 전원을 구비한다.
하우징(4101)은 연산부, 기억부, 또는 배터리 등을 수납한다.
정보 처리 장치(4000B)는 입출력부(4120) 또는 입출력부(4120b)에 정보를 표시할 수 있다.
정보 처리 장치(4000B)의 사용자는 입출력부(4120) 또는 입출력부(4120b)에 손가락을 접촉하여 조작 명령을 공급할 수 있다.
《정보 처리 장치 C》
정보 처리 장치(4000C)는 입출력부(4120), 및 입출력부(4120)를 지지하는 하우징(4101)을 가진다(도 13의 (C-1) 및 (C-2) 참조).
입출력부(4120)는 본 발명의 일 형태에 따른 기능 패널을 구비한다. 예를 들어, 실시형태 3에서 설명한 기능 패널을 입출력부(4120)에 사용할 수 있다.
또한, 정보 처리 장치(4000C)는 연산부, 연산부에 실행시키는 프로그램을 기억하는 기억부, 및 연산부를 구동하는 전력을 공급하는 배터리 등의 전원을 구비한다.
또한, 하우징(4101)은 연산부, 기억부, 또는 배터리 등을 수납한다.
하우징(4101)은 구부러질 수 있는 영역(4101c)을 가진다. 그러므로 정보 처리 장치(4000C)는 영역(4101c)의 부분에서 반으로 접을 수 있다.
또한, 본 실시형태는 본 명세서에 기재된 다른 실시형태와 적절히 조합될 수 있다.
BM: 차광층
CD: 용량 소자
CF: 착색층
FPC1: 제 1 플렉시블 프린트 기판
FPC2: 제 2 플렉시블 프린트 기판
GD: 구동 회로
KB: 스페이서
M0: 트랜지스터
MD: 트랜지스터
100: 기능 패널
101: 제 1 기판
102: 제 2 기판
103: 제 1 층
103A: 박막부
103B: 볼록부
104: 제 2 층
104A: 박막부
104B: 볼록부
105: 실부
106: 제 1 접착층
107: 제 1 격벽
108: 제 1 제작 기판
109: 제 1 박리층
110: 제 3 층
111: 기점
121: 영역
122: 영역
123: 거리
124: 거리
200: 기능 패널
201: 제 1 기판
202: 제 2 기판
203: 제 1 층
203A: 박막부
203B: 볼록부
204: 제 2 층
205: 실부
206: 제 1 접착층
207: 제 2 접착층
208: 제 1 격벽
209: 제 2 격벽
210: 제 1 제작 기판
211: 제 2 제작 기판
212: 제 1 박리층
213: 제 2 박리층
214: 기점
215: 기점
221: 영역
222: 영역
223: 거리
224: 거리
500: 표시 모듈
501: 영역
502: 화소
502R: 부화소
503: 제 1 층
504: 제 2 층
505: 실부
506: 제 1 접착층
507: 제 2 접착층
510: 제 1 기판
511: 배선
519A: 제 1 단자부
519B: 제 2 단자부
521: 절연막
528: 제 3 격벽
531: 영역
532: 영역
533: 거리
534: 거리
550R: 표시 소자
551R: 제 1 전극
552: 제 2 전극
553: 발광성 유기 화합물을 포함하는 층
570: 제 2 기판
570P: 기능막
571: 절연막
576: 개구부
580R: 표시 유닛
4000A: 정보 처리 장치
4000B: 정보 처리 장치
4000C: 정보 처리 장치
4101: 하우징
4101b: 영역
4101c: 영역
4120: 입출력부
4120b: 입출력부

Claims (14)

  1. 기능 패널에 있어서,
    제 1 기판;
    제 2 기판;
    제 1 층;
    제 2 층;
    실부(sealing portion); 및
    제 1 접착층을 포함하고,
    상기 실부는 상기 제 1 층과 상기 제 2 층 사이에 있고,
    상기 제 1 접착층은 상기 제 1 층과 상기 제 1 기판 사이에 있고,
    상기 제 2 기판은 상기 제 2 층과 접촉되는 영역을 포함하고,
    상기 제 1 층은 상기 제 1 기판과 대향하는 제 1 면을 포함하고,
    상기 제 2 층은 상기 제 2 기판과 접촉되는 제 2 면을 포함하고,
    상기 제 1 면과 상기 제 2 면 사이의 거리가 다른 복수의 영역이 제공되는, 기능 패널.
  2. 기능 패널에 있어서,
    제 1 기판;
    제 2 기판;
    제 1 층;
    제 2 층;
    제 3 층;
    실부; 및
    제 1 접착층을 포함하고,
    상기 실부는 상기 제 1 층과 상기 제 2 층 사이에 있고,
    상기 제 1 접착층은 상기 제 1 층과 상기 제 1 기판 사이에 있고,
    상기 제 3 층은 상기 제 2 층과 상기 제 2 기판 사이에 있고,
    상기 제 1 층은 상기 제 1 기판과 대향하는 제 1 면을 포함하고,
    상기 제 2 층은 상기 제 2 기판과 대향하는 제 2 면을 포함하고,
    상기 제 1 면과 상기 제 2 면 사이의 거리가 다른 복수의 영역이 제공되는, 기능 패널.
  3. 기능 패널에 있어서,
    제 1 기판;
    제 2 기판;
    제 1 층;
    제 2 층;
    실부;
    제 1 접착층; 및
    제 2 접착층을 포함하고,
    상기 실부는 상기 제 1 층과 상기 제 2 층 사이에 있고,
    상기 제 1 접착층은 상기 제 1 층과 상기 제 1 기판 사이에 있고,
    상기 제 2 접착층은 상기 제 2 층과 상기 제 2 기판 사이에 있고,
    상기 제 1 층은 상기 제 1 기판과 대향하는 제 1 면을 포함하고,
    상기 제 2 층은 상기 제 2 기판과 대향하는 제 2 면을 포함하고,
    상기 제 1 면과 상기 제 2 면 사이의 거리가 다른 복수의 영역이 제공되는, 기능 패널.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 층 및 상기 제 2 층 중 적어도 하나는 볼록부를 포함하고,
    상기 볼록부를 포함하는 영역에서의 상기 제 1 면과 상기 제 2 면 사이의 거리는 다른 영역에서의 상기 제 1 면과 상기 제 2 면 사이의 거리보다 긴, 기능 패널.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 층은 상기 제 2 층과 접촉되는 영역을 포함하는, 기능 패널.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 층 및 상기 제 2 층 중 적어도 하나는 기능 소자를 포함하는, 기능 패널.
  7. 제 6 항에 있어서,
    상기 기능 소자는 트랜지스터, 유기 EL(electroluminescent) 소자, 또는 MEMS(micro electro mechanical systems)인, 기능 패널.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 층 및 상기 제 2 층으로, 또는 상기 제 1 층, 상기 제 2 층, 및 상기 실부로 둘러싸인 공간의 압력은 대기압보다 낮은, 기능 패널.
  9. 제 8 항에 있어서,
    상기 공간의 압력은 10Pa 이하인, 기능 패널.
  10. 기능 패널의 제작 방법에 있어서,
    제 1 박리층을 사이에 개재(介在)하여 제 1 층이 제공된 제 1 제작 기판, 및 제 2 층과 접촉되는 영역을 포함하는 제 2 기판을 준비하는 단계;
    실부를 사용하여 상기 제 1 층과 상기 제 2 층을 감압 분위기에서 서로 접합하는 단계;
    상기 제 1 박리층과 상기 제 1 층을 상기 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 단계; 및
    제 1 접착층을 사용하여 상기 제 1 층과 제 1 기판을 서로 접합하는 단계를 포함하는, 기능 패널의 제작 방법.
  11. 기능 패널의 제작 방법에 있어서,
    제 1 박리층을 사이에 개재하여 제 1 층이 제공된 제 1 제작 기판, 및 제 3 층을 사이에 개재하여 제 2 층이 제공된 제 2 기판을 준비하는 단계;
    실부를 사용하여 상기 제 1 층과 상기 제 2 층을 감압 분위기에서 서로 접합하는 단계;
    상기 제 1 박리층과 상기 제 1 층을 상기 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 단계; 및
    제 1 접착층을 사용하여 상기 제 1 층과 제 1 기판을 서로 접합하는 단계를 포함하는, 기능 패널의 제작 방법.
  12. 기능 패널의 제작 방법에 있어서,
    제 1 박리층을 사이에 개재하여 제 1 층이 제공된 제 1 제작 기판, 및 제 2 박리층을 사이에 개재하여 제 2 층이 제공된 제 2 제작 기판을 준비하는 단계;
    실부를 사용하여 상기 제 1 층과 상기 제 2 층을 감압 분위기에서 서로 접합하는 단계;
    상기 제 1 박리층과 상기 제 1 층을 상기 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 단계;
    제 1 접착층을 사용하여 상기 제 1 층과 제 1 기판을 서로 접합하는 단계;
    상기 제 2 박리층과 상기 제 2 층을 상기 감압 분위기의 압력보다 높은 압력의 분위기에서 박리하는 단계; 및
    제 2 접착층을 사용하여 상기 제 2 층과 제 2 기판을 서로 접합하는 단계를 포함하는, 기능 패널의 제작 방법.
  13. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 감압 분위기는 10Pa 이하인, 기능 패널의 제작 방법.
  14. 제 10 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 감압 분위기의 압력보다 높은 상기 압력은 대기압인, 기능 패널의 제작 방법.
KR1020150186356A 2014-12-29 2015-12-24 기능 패널과 그 제작 방법 KR102469844B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014266983 2014-12-29
JPJP-P-2014-266983 2014-12-29

Publications (2)

Publication Number Publication Date
KR20160080081A true KR20160080081A (ko) 2016-07-07
KR102469844B1 KR102469844B1 (ko) 2022-11-23

Family

ID=56165292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150186356A KR102469844B1 (ko) 2014-12-29 2015-12-24 기능 패널과 그 제작 방법

Country Status (3)

Country Link
US (2) US9685627B2 (ko)
JP (3) JP6634283B2 (ko)
KR (1) KR102469844B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101882233B1 (ko) * 2017-08-11 2018-07-27 주식회사 제이스텍 레이져 본딩시 플렉시블 디스플레이의 편광필름의 열변형 제거장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104934550A (zh) * 2015-05-07 2015-09-23 京东方科技集团股份有限公司 Oled器件的封装结构、封装方法以及电子设备
CN105118844A (zh) * 2015-07-01 2015-12-02 深圳市华星光电技术有限公司 一种柔性显示面板的制备方法及柔性显示面板
US10180605B2 (en) 2016-07-27 2019-01-15 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
PT3572478T (pt) * 2017-01-20 2024-02-06 Mitsui Chemicals Tohcello Inc Uso de película adesiva e processo de fabrico de aparelho eletrónico
JP2019036621A (ja) * 2017-08-14 2019-03-07 株式会社ジャパンディスプレイ 表示装置
KR102163816B1 (ko) * 2019-11-20 2020-10-12 최만호 프레스 장치
WO2022191155A1 (ja) * 2021-03-12 2022-09-15 出光興産株式会社 有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス素子パネル及び電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100032719A (ko) * 2008-09-18 2010-03-26 삼성전자주식회사 유기발광 표시장치 및 이의 제조 방법
JP2012190794A (ja) 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
KR20130023099A (ko) * 2011-08-24 2013-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI264121B (en) * 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
JP2004227792A (ja) * 2003-01-20 2004-08-12 Renesas Technology Corp 有機エレクトロルミネッセンス表示装置
JP2004335968A (ja) * 2003-05-12 2004-11-25 Sony Corp 電気光学表示装置の製造方法
JP4846265B2 (ja) * 2005-05-13 2011-12-28 共同印刷株式会社 表示装置用素子基板及びその製造方法
JP4337852B2 (ja) * 2006-08-30 2009-09-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置とその製造方法及び電子機器
JP4648422B2 (ja) * 2008-04-25 2011-03-09 東芝モバイルディスプレイ株式会社 表示素子の製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2011107432A (ja) * 2009-11-18 2011-06-02 Seiko Epson Corp 電気光学装置の製造方法
JP2011128481A (ja) * 2009-12-21 2011-06-30 Seiko Epson Corp 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2011257564A (ja) * 2010-06-08 2011-12-22 Toshiba Mobile Display Co Ltd 液晶表示装置の製造方法
JP2012064378A (ja) * 2010-09-15 2012-03-29 Konica Minolta Holdings Inc 有機電子パネルの製造方法
KR102040242B1 (ko) * 2011-05-12 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 이용한 전자 기기
WO2013035298A1 (ja) * 2011-09-08 2013-03-14 シャープ株式会社 表示装置及びその製造方法
US20150064401A1 (en) * 2012-04-02 2015-03-05 Konica Minolta, Inc. Gas barrier film and electronic device
KR102161078B1 (ko) * 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
JP6201411B2 (ja) * 2013-05-14 2017-09-27 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
WO2015019971A1 (en) * 2013-08-06 2015-02-12 Semiconductor Energy Laboratory Co., Ltd. Peeling method
CN104167426B (zh) * 2014-06-03 2017-08-01 上海天马有机发光显示技术有限公司 一种有机发光二极管显示面板及其制作方法和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100032719A (ko) * 2008-09-18 2010-03-26 삼성전자주식회사 유기발광 표시장치 및 이의 제조 방법
JP2012190794A (ja) 2011-02-25 2012-10-04 Semiconductor Energy Lab Co Ltd 発光装置、及び発光装置を用いた電子機器
KR20130023099A (ko) * 2011-08-24 2013-03-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101882233B1 (ko) * 2017-08-11 2018-07-27 주식회사 제이스텍 레이져 본딩시 플렉시블 디스플레이의 편광필름의 열변형 제거장치

Also Published As

Publication number Publication date
US9685627B2 (en) 2017-06-20
US20160190512A1 (en) 2016-06-30
JP7110440B2 (ja) 2022-08-01
JP6634283B2 (ja) 2020-01-22
JP2016126338A (ja) 2016-07-11
US20170279072A1 (en) 2017-09-28
JP6874109B2 (ja) 2021-05-19
JP2021121852A (ja) 2021-08-26
KR102469844B1 (ko) 2022-11-23
US10103350B2 (en) 2018-10-16
JP2020073994A (ja) 2020-05-14

Similar Documents

Publication Publication Date Title
JP7450696B2 (ja) 表示装置
JP6874109B2 (ja) 機能パネル
KR102651386B1 (ko) 발광 장치, 전자 기기 및 조명 장치
TWI701857B (zh) 發光裝置、模組、電子裝置和製造發光裝置的方法
TWI654736B (zh) 發光裝置
TWI796711B (zh) 發光裝置
JP2022097552A (ja) 情報処理装置
JP2022081576A (ja) 発光装置
JP2019144567A (ja) 表示装置
JP2016066607A (ja) 剥離方法、発光装置、モジュール、及び電子機器

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right