KR20160073051A - 복합 전자 부품 및 그 제조 방법 - Google Patents
복합 전자 부품 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20160073051A KR20160073051A KR1020140181367A KR20140181367A KR20160073051A KR 20160073051 A KR20160073051 A KR 20160073051A KR 1020140181367 A KR1020140181367 A KR 1020140181367A KR 20140181367 A KR20140181367 A KR 20140181367A KR 20160073051 A KR20160073051 A KR 20160073051A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- tantalum
- multilayer ceramic
- ceramic capacitor
- cathode lead
- Prior art date
Links
- 239000002131 composite material Substances 0.000 title abstract description 37
- 238000004519 manufacturing process Methods 0.000 title abstract description 14
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims abstract description 142
- 239000003985 ceramic capacitor Substances 0.000 claims abstract description 110
- 229910052715 tantalum Inorganic materials 0.000 claims abstract description 105
- 239000003990 capacitor Substances 0.000 claims abstract description 70
- 238000000465 moulding Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 44
- 239000000919 ceramic Substances 0.000 claims description 21
- 238000003825 pressing Methods 0.000 claims description 16
- 239000010409 thin film Substances 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 10
- 238000003466 welding Methods 0.000 claims description 5
- 230000005534 acoustic noise Effects 0.000 abstract description 13
- 230000001603 reducing effect Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 37
- NUJOXMJBOLGQSY-UHFFFAOYSA-N manganese dioxide Chemical compound O=[Mn]=O NUJOXMJBOLGQSY-UHFFFAOYSA-N 0.000 description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 229910052799 carbon Inorganic materials 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 239000007784 solid electrolyte Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229920001940 conductive polymer Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 238000006116 polymerization reaction Methods 0.000 description 2
- 229920000128 polypyrrole Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910000640 Fe alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- MIVBAHRSNUNMPP-UHFFFAOYSA-N manganese(2+);dinitrate Chemical compound [Mn+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O MIVBAHRSNUNMPP-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021382 natural graphite Inorganic materials 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/008—Terminals
- H01G9/012—Terminals specially adapted for solid capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G15/00—Structural combinations of capacitors or other devices covered by at least two different main groups of this subclass with each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
- H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/004—Details
- H01G9/04—Electrodes or formation of dielectric layers thereon
- H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
- H01G9/052—Sintered electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
- H01G9/15—Solid electrolytic capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
Abstract
본 발명은 복합 전자 부품 및 그 제조방법에 관한 발명으로, 탄탈 캐패시터, 적층 세라믹 캐패시터, 몰딩부, 양극 리드 프레임 및 음극 리드 프레임을 포함하고, 상기 양극 리드 프레임은 상기 적층 세라믹 캐패시터의 제1 외부 전극과 접촉하지 않는 양극 음각부를 포함하고, 상기 음극 리드 프레임의 상기 적층 세라믹 캐패시터의 제2 외부 전극과 접촉하지 않는 음극 음각부를 포함한다.
Description
본 발명은 복합 전자 부품 및 그 실장 기판에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 캐패시터는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 캐패시터(MLCC: Multi-Layered Ceramic Capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다.
상기 적층 세라믹 캐패시터는 복수의 유전체층과, 상기 유전체층 사이에 서로 다른 극성의 내부 전극이 번갈아 적층된 구조를 가질 수 있다.
이러한 유전체층은 압전성 및 전왜성을 갖기 때문에, 적층 세라믹 캐패시터에 직류 또는 교류 전압이 인가될 때 상기 내부 전극들 사이에서 압전 현상이 발생하여 진동이 나타날 수 있다.
이러한 진동은 적층 세라믹 캐패시터의 솔더를 통해 상기 적층 세라믹 캐패시터가 실장된 인쇄회로기판으로 전달되어 상기 인쇄회로기판 전체가 음향 방사면이 되면서 잡음이 되는 진동음을 발생시키게 된다. 상기 진동음은 사람에게 불쾌감을 주는 20 내지 20000 Hz 영역의 가청 주파수에 해당될 수 있으며, 이렇게 사람에게 불쾌감을 주는 진동음을 어쿠스틱 노이즈(acoustic noise)라고 한다.
상기 어쿠스틱 노이즈를 감소하기 위해 적층 세라믹 캐패시터의 하부 커버층을 증가시킨 형태의 제품이 연구되고 있다. 그러나, 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 보다 우수한 제품에 대한 연구는 더 필요한 실정이다.
또한, ESR(Equivalent series resistance) 및 ESL(Equivalent series inductance) 등의 전기적 특성을 향상하기 위해 캐패시터의 구조 및 재료를 변경하는 등 다양한 방법이 시도되고 있다.
본 발명은 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수하고 낮은 ESR(Equivalent Series Resistance)/ESL(Equivalent Series Inductance), 향상된 DC-bias 특성 및 낮은 칩 두께를 갖는 복합 전자 부품을 효율적이고 안정적으로 제공하고자 한다.
본 발명의 실시 예를 따르는 복합 전자 부품은, 탄탈 분말 소결체를 포함하는 탄탈본체 및 상기 탄탈본체의 일면에 배치된 탄탈 와이어를 포함하는 탄탈 캐패시터, 내부에 복수의 유전체층 및 내부 전극이 번갈아 배치된 세라믹 본체 및 상기 세라믹 본체의 외부면에 배치된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 캐패시터, 상기 탄탈 캐패시터 및 적층 세라믹 캐패시터를 둘러싸는 몰딩부, 상기 탄탈 캐패시터의 탄탈 와이어 및 상기 적층 세라믹 캐패시터의 제1 외부 전극과 연결되고 상기 몰딩부의 외부면으로 노출되는 양극 리드 프레임 및 상기 탄탈 캐패시터의 탄탈본체 및 상기 적층 세라믹 캐패시터의 제2 외부 전극과 연결되고 상기 몰딩부의 외부면으로 노출되는 음극 리드 프레임을 포함하고, 상기 양극 리드 프레임은 상기 적층 세라믹 캐패시터의 제1 외부 전극과 접촉하지 않는 양극 음각부를 포함하고, 상기 음극 리드 프레임의 상기 적층 세라믹 캐패시터의 제2 외부 전극과 접촉하지 않는 음극 음각부를 포함한다.
본 발명의 다른 실시 예를 따르는 복합 전자 부품의 제조 방법은, 도전성 박막을 준비하는 단계(S1), 상기 도전성 박막을 절삭 및 압착하여 양극 리드 프레임의 양극 전극판 및 음극 리드 프레임을 형성하는 단계(S2), 상기 양극 리드 프레임의 양극 전극판 상에 양극 음각부 및 상기 음극 리드 프레임 상에 음극 음각부를 형성하는 단계(S3), 상기 양극 리드 프레임의 양극 전극판 상에 입상부를 형성하는 단계(S4), 상기 양극 리드 프레임 및 음극 리드 프레임 상에 탄탈본체의 일면에 탄탈 와이어가 배치되어 있는 탄탈 캐패시터 및 제1 및 제2 외부 전극을 포함하는 적층 세라믹 캐패시터를 실장하는 단계(S5) 및 상기 탄탈 캐패시터 및 적층 세라믹 캐패시터를 둘러싸고 상기 양극 리드 프레임 및 음극 리드 프레임의 일면이 외부로 노출되도록 몰딩부를 형성하는 단계(S6)를 포함한다.
본 발명에 의하면 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수하고, 낮은 ESR(Equivalent Series Resistance)/ESL(Equivalent Series Inductance), 향상된 DC-bias 특성 및 낮은 칩 두께를 갖는 복합 전자 부품을 효율적이고 안정적으로 제공할 수 있다.
도 1은 본 발명의 실시 예를 따르는 복합 전자 부품에서 몰딩부를 투명하게 처리하여 도시한 사시도이다.
도 2는 도 1을 AA'를 따라 절단하여 도시한 단면도이다.
도 3은 도 1을 BB'를 따라 절단하여 도시한 단면도이다.
도 4 및 도 5는 본 발명의 실시 예를 따르는 복합 전자 부품에 포함되는 양극 리드 프레임 및 음극 리드 프레임을 도시한 사시도이다.
도 6a 내지 도 6e는 본 발명의 실시 예를 따르는 복합 전자 부품의 제조 방법을 순차적으로 도시한 공정진행도이다.
도 7은 본 발명의 실시 예를 따르는 복합 전자 부품의 제조 방법의 공정설명도이다.
도 2는 도 1을 AA'를 따라 절단하여 도시한 단면도이다.
도 3은 도 1을 BB'를 따라 절단하여 도시한 단면도이다.
도 4 및 도 5는 본 발명의 실시 예를 따르는 복합 전자 부품에 포함되는 양극 리드 프레임 및 음극 리드 프레임을 도시한 사시도이다.
도 6a 내지 도 6e는 본 발명의 실시 예를 따르는 복합 전자 부품의 제조 방법을 순차적으로 도시한 공정진행도이다.
도 7은 본 발명의 실시 예를 따르는 복합 전자 부품의 제조 방법의 공정설명도이다.
본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
본 발명의 실시 예들을 명확하게 설명하기 위해 육면체의 방향을 정의하면, 도면 상에 표시된 L, W 및 T는 각각 길이 방향, 폭 방향 및 두께 방향을 나타낸다.
복합 전자 부품
도 1은 본 발명의 실시 예를 따르는 복합 전자 부품(100)에서 몰딩부(150)를 투명하게 처리하여 도시한 사시도, 도 2는 도 1을 AA'를 따라 절단하여 도시한 단면도, 도 3은 도 1을 BB'를 따라 절단하여 도시한 단면도이다.
도 1 내지 도 3을 참조하면, 본 발명의 실시 예를 따르는 복합 전자 부품(100)은, 탄탈 분말 소결체를 포함하는 탄탈본체(111) 및 상기 탄탈본체(111)의 일면에 배치된 탄탈 와이어(112)를 포함하는 탄탈 캐패시터(110), 내부에 복수의 유전체층(126) 및 내부 전극(124, 125)이 번갈아 배치된 세라믹 본체(121) 및 상기 세라믹 본체(121)의 외부면에 배치된 제1 및 제2 외부 전극(122, 123)을 포함하는 적층 세라믹 캐패시터(120), 상기 탄탈 캐패시터(110) 및 적층 세라믹 캐패시터(120)를 둘러싸는 몰딩부(150), 상기 탄탈 캐패시터(110)의 탄탈 와이어(112) 및 상기 적층 세라믹 캐패시터(120)의 제1 외부 전극(122)과 연결되고 상기 몰딩부(150)의 외부면으로 노출되는 양극 리드 프레임(130) 및 상기 탄탈 캐패시터(110)의 탄탈본체(111) 및 상기 적층 세라믹 캐패시터(120)의 제2 외부 전극(123)과 연결되고 상기 몰딩부(150)의 외부면으로 노출되는 음극 리드 프레임(140)을 포함하고, 상기 양극 리드 프레임(130)은 상기 적층 세라믹 캐패시터(120)의 제1 외부 전극(122)과 접촉하지 않는 양극 음각부(133)를 포함하고, 상기 음극 리드 프레임(140)의 상기 적층 세라믹 캐패시터(120)의 제2 외부 전극(123)과 접촉하지 않는 음극 음각부(141)를 포함한다.
본 발명은 탄탈 캐패시터(110) 및 적층 세라믹 캐패시터(120)를 포함하는 복합 전자 부품(100)을 제안하여, 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수하고, 낮은 ESR(Equivalent Series Resistance)/ESL(Equivalent Series Inductance), 향상된 DC-bias 특성 및 낮은 칩 두께를 갖는 복합 전자 부품(100)을 제공한다.
본 발명의 실시 예를 따르면, 탄탈 캐패시터(110) 및 적층 세라믹 캐패시터(120)는 양극 리드 프레임(130) 및 음극 리드 프레임(140)에 의해 외부의 전원에 연결되며, 별도의 리드 프레임을 포함하지 않는다.
일반적인 탄탈 캐패시터는 리드 프레임에 의해 외부 전원과 연결되기 때문에 탄탈 캐패시터 내에서 상기 리드 프레임이 차지하는 영역이 크기 때문에 탄탈 캐패시터의 용량을 키우는데 한계가 있다. 본 발명의 일 실시형태에 따르면 리드 프레임이 없는 탄탈 캐패시터(110)를 사용함으로써 높은 용량구현이 가능하고, 복수의 적층 세라믹 캐패시터(120)를 결합한 복합 전자 부품(100)을 용이하게 구현할 수 있다.
일반적으로 탄탈 캐패시터는 높은 용량을 구현할 수 있으며, 우수한 DC-bias 특성을 가지며, 기판에 실장시 어쿠스틱 노이즈(acoustic noise)가 발생하지 않는 특성을 가진다. 반면, 등가직렬저항(Equivalent Series Resistance, ESR)이 높은 문제가 있다. 또한, 일반적으로, 적층 세라믹 캐패시터는 등가직렬저항(Equivalent Series Resistance, ESR)과 등가직렬인덕턴스(Equivalent Series Inductance, ESL)가 낮은 특성을 가진다 반면, 탄탈 캐패시터에 비하여 DC-bias 특성이 좋지 못하며, 높은 용량 구현이 어려운 단점이 있다. 또한, 상기 적층 세라믹 캐패시터는 칩 두께가 두꺼우며 기판에 실장시 어쿠스틱 노이즈(acoustic noise)가 발생하는 문제가 있다.
본 발명의 일 실시형태에 따르면, 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)가 결합된 복합체를 포함하는 복합 전자 부품(100)은 탄탈 캐패시터(110) 및 적층 세라믹 캐패시터(120)를 병렬로 배치하기 때문에 적층 세라믹 캐패시터(120)가 회로 기판에 직접 접하여 실장되지 않는다. 따라서, 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수하다.
도 1을 참조하면, 본 발명의 실시 예를 따르는 복합 전자 부품(100)에서, 탄탈 캐패시터(110)와 적층 세라믹 캐패시터(120)는 전기적으로 병렬 연결되어 있다. 탄탈 캐패시터(110)의 양극부인 탄탈 와이어(112)와 적층 세라믹 캐패시터(120)의 양극부인 제1 외부 전극(122)이 양극 리드 프레임(130)에 의해 서로 연결되어 있고, 탄탈 캐패시터(110)의 음극부인 탄탈본체(111)와 적층 세라믹 캐패시터(120)의 음극부인 제2 외부 전극(123)이 음극 리드 프레임(140)에 의해 서로 연결되어 있으므로, 상기 양극 리드 프레임(130)과 음극 리드 프레임(140)이 다른 종류의 전원(+ 또는 -)이 연결되는 경우, 상기 탄탈 캐패시터(110)와 적층 세라믹 캐패시터(120)는 서로 병렬 연결을 하게 된다.
또한, 별도의 리드 프레임을 필요로 하지 않기 때문에 높은 용량을 구현할 수 있고, 낮은 ESR(Equivalent Series Resistance)/ESL(Equivalent Series Inductance), 향상된 DC-bias 특성 및 낮은 칩 두께를 가질 수 있다.
본 발명의 일 실시형태에 따른 복합 전자 부품(100)은 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)가 결합된 복합체를 포함하기 때문에 탄탈 캐패시터(110)의 단점인 높은 등가직렬저항(Equivalent Series Resistance, ESR)을 감소시킬 수 있다. 또한, 적층 세라믹 캐패시터(120)의 단점인 DC-bias 특성 저하를 개선할 수 있으며, 두꺼운 칩 두께를 낮은 두께로 구현할 수 있다. 또한, 본 발명의 일 실시형태에 의하면 기판에 실장시 어쿠스틱 노이즈(acoustic noise)가 발생하는 적층 세라믹 캐패시터(120)와 어쿠스틱 노이즈(acoustic noise)가 발생하지 않는 탄탈 캐패시터(110)를 일정 부피비로 결합함으로써, 어쿠스틱 노이즈(acoustic noise)의 저감 효과가 우수하다.
본 발명의 일 실시 예를 따르는 복합 전자 부품(100)은 양극 리드 프레임(130) 및 음극 리드 프레임(140)의 형상 및 제조 방법을 개선함으로써 상기 특징을 보다 효과적이고 안정적으로 구현할 수 있다.
이하 본 발명의 실시 예를 따르는 복합 전자 부품(100)의 각 구성을 설명한다.
몰딩부(150)는 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)를 둘러싸도록 형성된다. 상기 몰딩부(150)는 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)가 외부 환경으로부터 보호되도록 하며, 주로 에폭시나 실리카 계열의 EMC 등으로 구성되나, 본 발명이 이에 한정되는 것은 아니다.
상기 몰딩부(150)로 인하여 본 발명의 일 실시형태에 따른 복합 전자 부품(100)은 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)가 결합된 하나의 부품으로 구현될 수 있다.
상기 적층 세라믹 캐패시터(120)는 특별히 제한되지 않으며, 다양한 형태의 적층 세라믹 캐패시터(120)가 적용될 수 있다.
예를 들면, 상기 적층 세라믹 캐패시터(120)는 복수의 유전체층(126)과 상기 유전체층(126)을 사이에 두고 배치되는 내부 전극(124, 125)이 적층된 세라믹 본체(121) 및 상기 내부 전극(124, 125)과 연결되도록 상기 세라믹 본체(121)의 외부면에 형성되는 외부 전극(122, 123)을 포함한다. 상기 내부 전극(124, 125)은 제1 내부 전극(124) 및 제2 내부 전극(125)으로 구분될 수 있으며, 상기 제1 및 제2 내부 전극(124, 125)은 하나의 유전체층(126)을 사이에 두고 상기 유전체층(126) 상에 번갈아 배치될 수 있다. 상기 제1 내부 전극(124)은 상기 세라믹 본체(121)의 일 측면을 통해 노출되고 상기 제2 내부 전극(125)은 상기 일 측면에 대향하는 면을 통해 노출될 수 있다.
상기 세라믹 본체(121)는 복수의 유전체층(126) 및 내부 전극(124, 125)을 적층한 다음 소성하여 형성될 수 있다.
또한, 유전체층(126)은 고유전률을 갖는 세라믹 분말, 예를 들어 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말을 포함할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 제1 및 제2 내부 전극(124, 125)은 특별히 제한되지 않으며, 예를 들어, 팔라듐(Pd), 팔라듐-은(Pd-Ag) 합금 등의 귀금속 재료 및 니켈(Ni), 구리(Cu) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
상기 외부 전극(122, 123)은 상기 세라믹 본체(121)의 외부면에 배치되어 내부 전극(124, 125)과 전기적으로 연결될 수 있다. 상기 외부 전극(122, 123)은 제1 외부 전극(122) 및 제2 외부 전극(123)을 포함할 수 있다. 상기 제1 외부 전극(122)은 상기 제1 내부 전극(124)과 전기적으로 연결될 수 있으며, 상기 제2 외부 전극(123)은 상기 제2 내부 전극(125)과 전기적으로 연결될 수 있다.
본 발명의 일 실시형태에 따르면, 일반적인 적층 세라믹 캐패시터(120)와 달리 상기 제1 및 제2 외부 전극(122, 123) 상에 니켈/주석(Ni/Sn) 도금층을 배치하지 않을 수 있다. 본 발명의 실시 예를 따르는 복합 전자 부품(100)은 후술하는 바와 같이 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)를 둘러싸는 몰딩부(150)를 포함하기 때문에, 상기 적층 세라믹 캐패시터(120)의 제1 및 제2 외부 전극(122, 123) 상에 도금층을 형성할 필요가 없다. 이로 인하여, 상기 적층 세라믹 캐패시터(120)의 세라믹 본체(121) 내부로 도금액 침투에 의한 신뢰성 저하의 문제가 없다.
상기 탄탈 캐패시터(110)는 탄탈본체(111) 및 탄탈 와이어(112)를 포함하며, 상기 탄탈 와이어(112)는 길이 방향의 일부가 상기 탄탈본체(111)의 일면을 통해 노출되도록 상기 탄탈본체(111)의 내부에 매설될 수 있다. 이에 제한되는 것은 아니나, 상기 탄탈 캐패시터(110)의 탄탈본체(111)는 양극체, 유전체로 된 층, 고체 전해질층, 카본층 및 음극층을 포함할 수 있다. 상기 양극체는 탄탈 분말의 다공질 소결체로 이루어질 수 있다. 상기 양극체의 표면에는 유전체로 된 층이 형성될 수 있다. 상기 유전체로 된 층은 상기 양극체의 표면이 산화되어 형성될 수 있다. 예를 들어, 상기 유전체로 된 층은 상기 양극체를 이루는 탄탈의 산화물인 산화탄탈륨(Ta2O5)로 이루어진 유전체로 구성되며 상기 양극체의 표면 상에 소정의 두께로 형성될 수 있다.
상기 유전체로 된 층의 표면상에는 고체 전해질층이 형성될 수 있다. 상기 고체 전해질층은 도전성 고분자 또는 이산화망간(MnO2) 중 하나 이상을 포함할 수 있다. 상기 고체 전해질층이 도전성 고분자로 형성되는 경우 화학 중합법 또는 전해 중합법에 의해 상기 유전체로 된 층의 표면에 형성될 수 있다. 상기 도전성 고분자 재료로는 도전성을 갖는 고분자 재료이면 특별히 한정되지 않으며, 예를 들면 폴리피롤, 폴리 티오펜, 폴리 아닐린, 폴리 피롤 등을 포함할 수 있다.
상기 고체 전해질층이 이산화망간(MnO2)으로 형성되는 경우, 표면에 유전체로 된 층이 형성된 양극체를 질산망간과 같은 망간 수용액 중에 침적시킨 후 망간 수용액을 가열분해하여 유전체로 된 층의 표면에 전도성의 이산화망간을 형성할 수 있다.
상기 고체 전해질층 상에는 탄소를 포함하는 카본층이 배치될 수 있다. 상기 카본층은 카본 페이스트로 형성될 수 있으며, 천연 흑연이나 카본 블랙등의 도전성 탄소재료 분말을 바인더나 분산제등과 혼합한 상태로, 수중 또는 유기용제 중에 분산시킨 카본 페이스트를 상기 고체 전해질층 상에 도포하여 형성할 수 있다. 상기 카본층 상에는 음극 리드 프레임(140)과의 전기 연결성을 향상시키기 위하여 도전성 금속을 포함하는 음극층이 배치될 수 있으며, 상기 음극층에 포함된 도전성 금속은 은(Ag)일 수 있다.
상기 탄탈 캐패시터(110)는 특별히 제한되는 것은 아니나, 예를 들어 양극 리드 프레임(130) 및 음극 리드 프레임(140) 외의 별도의 내부 리드 프레임이 없는 구조의 탄탈 캐패시터(110)가 사용될 수 있다.
본 발명의 일 실시형태에 따르면, 복합 전자 부품(100)은 탄탈 캐패시터(110)의 탄탈 와이어(112), 적층 세라믹 캐패시터(120)의 제1 외부 전극(122)과 연결되고 몰딩부(150)의 외부로 일부가 노출되도록 배치된 양극 리드 프레임(130), 상기 탄탈 캐패시터(110)의 탄탈본체(111), 상기 적층 세라믹 캐패시터(120)의 제2 외부 전극(123)과 연결되고 일부가 몰딩부(150)의 외부로 노출되도록 배치된 음극 리드 프레임(140)을 포함한다.
양극 리드 프레임(130)과 탄탈 와이어(112)는 다양한 방법에 의해 접합될 수 있다. 전기 용접에 의해 접합되어 형성될 수 있으며, 이 경우 용접부를 포함하게 된다. 또한, 도전성 접착제에 의해 접합될 수 있다.
양극 리드 프레임(130)과 제1 외부 전극(122, 123), 음극 리드 프레임(140)과 제2 외부 전극(122, 123) 및 음극 리드 프레임(140)과 탄탈본체(111)는 별도의 연결 도체(미도시)에 의해 연결될 수 있다. 이 때, 상기 연결 도체는 도전성 수지 페이스트의 경화로 형성된 도전성 수지부일 수 있다. 상기 도전성 수지부는 도전성의 입자와 베이스 수지를 포함할 수 있다. 상기 도전성 입자는 이에 제한되는 것은 아니나, 은(Ag) 입자 일 수 있으며, 상기 베이스 수지는 열경화성 수지일 수 있으며, 예를 들어 에폭시 수지를 사용할 수 있다. 또한 상기 도전성 수지부는 도전성 금속으로서 구리(Cu)를 포함할 수 있으나 반드시 이에 제한되는 것은 아니다.
상기 양극 리드 프레임(130) 및 음극 리드 프레임(140)은 외부의 전원(미도시)과 연결되어 상기 탄탈 와이어(112), 탄탈본체(111), 제1 및 제2 외부 전극(122, 123)으로 전류를 통하도록 하는 역할을 한다. 즉, 상기 양극 리드 프레임(130) 및 음극 리드 프레임(140)은 몰딩부(150)의 외부로 노출되어 다른 전자 제품과의 전기적 연결을 위한 연결 단자로 사용된다.
도 1 내지 도 3에서 양극 리드 프레임(130) 및 음극 리드 프레임(140)은 동일하게 몰딩부(150)의 하부면으로 노출되어 있다. 그러나 본 발명이 여기에 한정하는 것은 아니다.
상기 양극 리드 프레임(130) 및 음극 리드 프레임(140)은 Cr, Ti, Cu, Ni, Pd 및 Au 중 적어도 하나 이상을 포함하는 박막을 절단, 압착하여 형성할 수 있고, 건식 증착(sputter), 도금, 금속층의 형성 및 식각하는 공정에 의해서도 형성할 수 있으며, 이에 제한되는 것은 아니다.
탄탈 와이어(112)는 탄탈 성분을 포함할 수 있으며, 탄탈 캐패시터(110)의 탄탈본체(111)에 삽입되어 양극 리드 프레임(130)을 통해 외부의 전원에 연결되어 양극을 형성한다.
본 발명의 일 실시형태에 의하면 도 1에 도시된 바와 같이 탄탈 와이어(112)는 탄탈 캐패시터(110)의 탄탈본체(111)의 일면에서 도출되듯이 배치될 수 있다. 또한, 탄탈본체(111)의 중심부에서 인출되지 않고 상기 탄탈본체(111)의 일측으로 치우쳐(편심되어) 배치될 수 있다. 탄탈 와이어(112)를 탄탈본체(111)의 일측으로 편심되어 배치함으로써 적층 세라믹 캐패시터(120)의 실장 영역을 확보하기가 보다 용이하고, 양극 전극 및 음극 전극의 배치가 용이해 진다.
도 4 및 도 5는 본 발명의 실시 예를 따르는 복합 전자 부품(100)에 포함되는 양극 리드 프레임(130) 및 음극 리드 프레임(140)을 도시한 사시도이다. 도 5는 양극 리드 프레임(130) 및 음극 리드 프레임(140) 상에 탄탈 캐패시터(110) 및 적층 세라믹 캐패시터(120)가 실장되는 위치를 표시하고 있다.
도 4 및 도 5를 참조하면, 양극 리드 프레임(130) 및 음극 리드 프레임(140)은 각각 양극 음각부(133) 및 음극 음각부(141)를 포함한다.
상기 양극 음각부(133) 및 음극 음각부(141)는 적층 세라믹 캐패시터(120)의 세라믹 본체(121)와 양극 리드 프레임(130) 및 음극 리드 프레임(140)이 전기적으로 연결되어 합선(short-circuit)이 발생하는 것을 방지하는 역할을 한다.
도 4 및 도 5에서 보는 바와 같이, 상기 양극 음각부(133)는, 상기 양극 리드 프레임(130) 상에 상기 적층 세라믹 캐패시터(120)가 실장된 면을 기준으로 할 때, 상기 양극 리드 프레임(130)이 상기 적층 세라믹 캐패시터(120)와 중첩되는 부분에 배치되고, 상기 음극 음각부(141)는, 상기 음극 리드 프레임(140) 상에 상기 적층 세라믹 캐패시터(120)가 실장된 면을 기준으로 할 때, 상기 음극 리드 프레임(140)이 상기 적층 세라믹 캐패시터(120)와 중첩되는 부분에 배치된다. 즉, 양극 리드 프레임(130) 및 음극 리드 프레임(140)의 상부에 탄탈 캐패시터(110) 및 적층 세라믹 캐패시터(120)를 실장하고 위에서 내려다 본 평면(Top view)을 기준으로 하면, 상기 양극 음각부(133) 및 음극 음각부(141)는 상기 적층 세라믹 캐패시터(120)와 중첩되는 영역의 일부에 형성된다. 또한, 상기 제1 및 제2 외부 전극(122, 123)과 상기 양극 리드 프레임(130) 및 음극 리드 프레임(140)이 전기적으로 접촉하는 데 문제가 없고 세라믹 캐패시터(120)와 합선을 방지하는 데 문제가 없다면 상기 양극 음각부(133) 및 음극 음각부(141)는 상기 중첩되는 영역을 일부 포함하여 형성되고, 동시에 상기 중첩된 부분을 벗어난 부분을 포함하여 형성될 수 있다.
상기 양극 음각부(133) 및 음극 음각부(141)는 상기 양극 리드 프레임(130) 및 음극 리드 프레임(140)이 상기 적층 세라믹 캐패시터(120)의 본체에 접촉하지 않도록, 실장된 적층 세라믹 캐패시터(120)로부터 아래 쪽으로 단차를 가진 형태로 형성된다. 이로 인하여, 상기 적층 세라믹 캐패시터(120)의 세라믹 본체(121)와 양극 리드 프레임(130) 및 음극 리드 프레임(140) 사이의 거리가 증가하여 전기적으로 연결되어 합선이 발생하는 문제를 방지할 수 있다.
이 때, 상기 양극 음각부(133)가 상기 양극 전자판(1331)의 두께에 대해 갖는 단차의 깊이 및 음극 음각부(141)가 음극 리드 프레임(140)의 다른 부분에 대해 갖는 단차의 깊이는 특별히 제한되지 않으며, 앞서 설명한 바와 같이, 상기 적층 세라믹 캐패시터(120)의 세라믹 본체(121)와 양극 리드 프레임(130) 및 음극 리드 프레임(140) 사이에 합선이 발생하지 않는 깊이면 충분하다. 또한, 상기 양극 음각부(133) 및 음각부(141)의 형상 또한 특별히 제한되지 않는다.
상기 양극 음각부(133) 및 음극 음각부(141)는 다양한 방법에 의해 형성될 수 있다. 양극 리드 프레임(130) 및 음극 리드 프레임(140)을 압착하여 형성할 수 있고, 리소그래피 공정 및 식각 공정에 의해 형성할 수 있으며, 특별히 제한되지 않는다.
도 4 및 도 5를 참조하면, 양극 리드 프레임(130), 상기 탄탈 와이어(112)가 연결된 부분과 상기 제1 외부 전극(122, 123)이 연결된 부분 사이에 홈(134)을 더 포함할 수 있다.
본 발명의 실시 예를 따르는 복합 전자 부품(100)은 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)의 탄탈본체(111)가 밀접하여 배치되기 때문에, 상기 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)의 탄탈본체(111)를 절연시키기 위해 상기 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)를 일정거리 이상 이격시켜 배치할 필요가 있다.
양극 리드 프레임(130)에 홈(134)을 형성함으로써, 상기 적층 세라믹 캐패시터(120)의 실장 위치를 한정할 수 있다. 즉, 적층 세라믹 캐패시터(120)를 양극 리드 프레임(130)에 실장할 때 양극 리드 프레임(130) 상의 홈(134)을 기준으로 일정거리 이격하여 실장함으로써 적층 세라믹 캐패시터(120)와 탄탈 캐패시터(110)가 서로 접촉하는 문제를 방지할 수 있다.
상기 홈(134)의 형상 및 위치는 상기 목적을 만족하는 범위에서 자유롭게 변형될 수 있으며, 특별히 제한되지 않는다. 또한, 도면에는 표현되어 있지 않지만, 상기 홈(134)은 음극 리드 프레임(140)의 탄탈본체 실장 영역 및 제2 외부 전극 실장 영역 사이에 형성될 수 있다 (참조: 도 5). 또한, 상기 홈(134)의 제조 방법은 다양한 방법에 의해 형성될 수 있으며, 예를 들면 절단, 압착, 식각 공정에 의해 형성될 수 있다.
도 4 및 도 5를 참조하면, 상기 양극 리드 프레임(130)은, 상기 몰딩부(150)의 외부로 일부가 노출되고 상기 제1 외부 전극(122, 123)과 접촉하는 양극 전극판(131) 및 상기 양극 전극판(131) 상부에 배치되어 상기 탄탈 와이어(112)와 접촉하는 입상부(132)를 포함한다.
탄탈 와이어(112)는 탄탈본체(111)의 측면에 돌출되도록 배치되기 때문에 몰딩부(150)의 외부면에서 일정 거리를 이격하여 배치된다. 또한, 양극 리드 프레임(130)은 몰딩부(150)의 외부면으로 노출됨과 동시에 상기 탄탈 와이어(112)와 연결되어야 한다. 따라서, 양극 리드 프레임(130)은 상기 몰딩부(150)의 외부로 일부가 노출되고 상기 제1 외부 전극(122, 123)과 접촉하는 양극 전극판(131)을 포함하고, 상기 양극 전극판(131) 상부에 별도로 입상부(132)를 배치하여 상기 탄탈 와이어(112)와 접속한다.
입상부(132)는 도전성 물질을 포함하며, 양극 리드 프레임(130)의 재료와 동일한 재료를 사용할 수 있으나, 특별히 제한되지 않는다. 입상부(132)는 양극 리드 프레임(130)에 전기 용접 방식에 의해 형성될 수 있다.
복합 전자 부품의 제조 방법
이하 본 발명의 실시 예를 따르는 복합 전자 부품(200)의 제조 방법을 설명한다.
도 6a 내지 도 6e는 본 발명의 실시 예를 따르는 복합 전자 부품(200)의 제조 방법을 순차적으로 도시한 공정진행도이고, 도 7은 본 발명의 실시 예를 따르는 복합 전자 부품(200)의 제조 방법의 공정설명도이다.
도 6a 내지 도 7을 참조하면, 본 발명의 실시 예를 따르는 복합 전자 부품(200)의 제조 방법은, 도전성 박막(201)을 준비하는 단계(S1), 상기 도전성 박막(201)을 절삭 및 압착하여 양극 리드 프레임(230)의 양극 전극판(231) 및 음극 리드 프레임(240)을 형성하는 단계(S2), 상기 양극 리드 프레임(230)의 양극 전극판(231) 상에 양극 음각부(233) 및 상기 음극 리드 프레임(240) 상에 음극 음각부(241)를 형성하는 단계(S3), 상기 양극 리드 프레임(230)의 양극 전극판(231) 상에 입상부(232)를 형성하는 단계(S4), 상기 양극 리드 프레임(230) 및 음극 리드 프레임(240) 상에 탄탈본체(211)의 일면에 탄탈 와이어(222)가 배치되어 있는 탄탈 캐패시터(220) 및 제1 및 제2 외부 전극(222, 223)을 포함하는 적층 세라믹 캐패시터(220)를 실장하는 단계(S5) 및 상기 탄탈 캐패시터(220) 및 적층 세라믹 캐패시터(220)를 둘러싸고 상기 양극 리드 프레임(230) 및 음극 리드 프레임(240)의 일면이 외부로 노출되도록 몰딩부(250)를 형성하는 단계(S6)를 포함한다.
도 6a는 양극 리드 프레임(230) 및 음극 리드 프레임(240)을 제작하기 위한 재료인 도전성 박판을 도시한다(S1). 도전성 박판은 니켈/철 합금 등의 도전성 금속을 사용할 수 있다.
다음으로 상기 도전성 박막(201)을 절삭 및 압착하여 양극 리드 프레임(230)의 양극 전극판(231) 및 음극 리드 프레임(240)을 형성한다(S2).
상기 도전성 박막(201)을 절단함에 있어서, 양극 리드 프레임(230) 및 음극 리드 프레임(240)은 여기에 실장될 적층 세라믹 캐패시터(220) 및 탄탈륨 캐패시터의 크기를 고려하여 적당한 길이로 절단한다. 또한, 탄탈 캐패시터(220) 및 적층 세라믹 캐패시터(220)와의 접착 강도를 증가시키기 위해 양극 리드 프레임(230) 및 음극 리드 프레임(240)의 실장면에 특수한 형상을 압착하여 형성할 수 있고, 양극 리드 프레임(230) 및 음극 리드 프레임(240)의 강도를 향상 시키기 위한 형상을 형성할 수 있다.
다음으로, 상기 양극 리드 프레임(230)의 양극 전극판(231) 상에 양극 음각부(233) 및 상기 음극 리드 프레임(240) 상에 음극 음각부(241)를 형성한다(S3).
상기 양극 음각부(233)는, 상기 양극 리드 프레임(230) 상에 상기 적층 세라믹 캐패시터(220)가 실장된 면을 기준으로 할 때, 상기 양극 리드 프레임(230)이 상기 적층 세라믹 캐패시터(220)와 중첩되는 부분에 배치되고, 상기 음극 음각부(241)는, 상기 음극 리드 프레임(240) 상에 상기 적층 세라믹 캐패시터(220)가 실장된 면을 기준으로 할 때, 상기 음극 리드 프레임(240)이 상기 적층 세라믹 캐패시터(220)와 중첩되는 부분에 배치되도록 형성한다.
상기 양극 음각부(233) 및 음극 음각부(241)는 앞선 양극 리드 프레임(230)의 양극 전극판(231) 및 음극 리드 프레임(240)을 형성 공정과 마찬가지로, 압착 공정에 의해 형성할 수 있으며, 리소그래피 공정 및 식각 공정에 의해 형성할 수도 있다.
상기 양극 음각부(233) 및 음극 음각부(241)를 압착 공정에 의해 형성하는 경우에는, 양극 리드 프레임(230)의 양극 전극판(231) 및 음극 리드 프레임(240)을 형성하기 위한 절단 및 압착 공정 시 동시에 양극 음각부(233) 및 음극 음각부(241)를 형성할 수 있다. 이와 같이 양극 리드 프레임(230)의 양극 전극판(231), 음극 리드 프레임(240), 양극 음각부(233) 및 음극 음각부(241)를 동시에 형성함으로써 공정이 간단해지고 제조 비용을 줄일 수 있다.
또한, 상기 도전성 박막(201)을 절삭 및 압착하여 양극 리드 프레임(230)의 양극 전극판(231) 및 음극 리드 프레임(240)을 형성하는 단계(S2) 및 상기 양극 리드 프레임(230)의 양극 전극판(231) 상에 양극 음각부(233) 및 상기 음극 리드 프레임(240) 상에 음극 음각부(241)를 형성하는 단계(S3) 중 어느 하나는, 상기 양극 리드 프레임(230) 상에서 상기 탄탈 와이어(222)가 연결되는 부분과 상기 제1 외부 전극(222, 223)이 연결되는 부분 사이에 홈(234)을 형성하는 단계를 더 포함할 수 있다.
홈(234)은 절단 및 압착 공정 또는 식각 공정에 의해 형성될 수 있으므로, 양극 리드 프레임(230)의 양극 전극판(231) 및 음극 리드 프레임(240)을 형성하는 절단 및 압착 공정 시, 양극 음각부(233) 및 음극 음각부(241)를 형성하는 압착 공정 또는 식각 공정 시 형성될 수 있다. 또한, 양극 리드 프레임(230)의 양극 전극판(231), 음극 리드 프레임(240), 양극 음각부(233), 음극 음각부(241) 및 홈(234)이 동시에 형성될 수 있다.
도 6b는 양극 리드 프레임(230)의 양극 전극판(231), 음극 리드 프레임(240), 양극 음각부(233), 음극 음각부(241) 및 홈(234)을 형성한 후의 형상을 도시한 것이다.
다음으로, 도 6c와 같이 상기 양극 리드 프레임(230)의 양극 전극판(231) 상에 입상부(232)를 형성한다(S4). 전도성 물질을 포함하는 입상부(232)를 별도로 제작 또는 구입한 후 상기 양극 리드 프레임(230)의 양극 전극판(231) 상에 전기 용접을 통해 접합하거나 도전성 접착제를 이용하여 접합할 수 있다.
다음으로, 도 6d와 같이 상기 양극 리드 프레임(230) 및 음극 리드 프레임(240) 상에 탄탈본체(211)의 일면에 탄탈 와이어(222)가 배치되어 있는 탄탈 캐패시터(220) 및 제1 및 제2 외부 전극(222, 223)을 포함하는 적층 세라믹 캐패시터(220)를 실장한다(S5).
상기 탄탈본체(211)를 상기 음극 리드 프레임(240)의 일면에 실장하고, 상기 탄탈 와이어(222)를 상기 입상부(232)에 실장하고, 상기 제1 외부 전극(222)을 상기 양극 리드프레임의 전극판 일면에 실장하고, 상기 제2 외부 전극(223)을 상기 음극 리드 프레임(240)의 일면에 실장한다.
탄탈 캐패시터(220) 및 적층 세라믹 캐패시터(220)를 실장하기 위하여 양극 리드 프레임(230) 및 음극 리드 프레임(240)을 수평으로 서로 마주보게 나란히 배치할 수 있다. 이때, 양극 및 음극 리드 프레임(230, 240)의 하면에 내열성 테이프를 서로 연결되게 부착할 수 있다. 내열성 테이프는 이후 진행되는 몰딩 공정에서 양극 및 음극 리드 프레임(230, 240)의 표면이 오염되는 것을 방지하기 위한 것이다.
탄탈 캐패시터(220) 및 적층 세라믹 캐패시터(220)를 실장하기 전에 양극 리드 프레임(230) 및 음극 리드 프레임(240)의 실장부에 도전성 접착제를 미리 도포하여 소정 두께의 도전성 접착층(미도시)을 형성함으로써 양극 리드 프레임(230)과 적층 세라믹 캐패시터(220) 및 음극 리드 프레임(240)과 적층 세라믹 캐패시터(220), 탄탈 캐패시터(220) 간의 고착 강도를 향상시킬 수 있다. 이러한 도전성 접착층의 경화를 위해 이후 약 200 내지 200 ℃의 온도로 경화하는 공정을 수행할 수 있다.
이 때, 상기 양극 리드 프레임(230)에 형성된 홈(234)을 기준으로 탄탈 캐패시터(220) 및 적층 세라믹 캐패시터(220)가 실장되는 위치를 정하여 실장할 수 있다. 양극 리드 프레임(230)에 형성된 홈(234)을 기준으로 일정거리 이격하여 적층 세라믹 캐패시터(220) 및 탄탈 캐패시터(220)를 실장함으로써 적층 세라믹 캐패시터(220) 및 탄탈 캐패시터(220)가 서로 접촉하는 것을 방지할 수 있다.
다음으로 도 6e와 같이 상기 탄탈 캐패시터(220) 및 적층 세라믹 캐패시터(220)를 둘러싸고 상기 양극 리드 프레임(230) 및 음극 리드 프레임(240)의 일면이 외부로 노출되도록 몰딩부(250)를 형성한다(S6).
몰딩부(250)는 외부로부터 탄탈 캐패시터(220) 및 적층 세라믹 캐패시터(220)를 보호하고 절연하는 역할을 한다.
상기 몰딩부(250) 형성이 완료되면, 양극 리드 프레임(230) 및 음극 리드 프레임(240)의 하면에 부착되어 있는 내열성 테이프를 제거한다.
상기의 공정을 통하여 본 발명의 실시 예를 따르는 복합 전자 부품(200)을 제조할 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고, 청구 범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100: 복합 전자 부품
110, 210: 탄탈 캐패시터
111, 211: 탄탈본체
112, 212: 탄탈 와이어
120, 220: 적층 세라믹 캐패시터
121, 221: 세라믹 본체
122, 123, 222, 223: 외부 전극
124, 125: 내부 전극
126: 유전체층
130, 230: 양극 리드 프레임
131, 231: 양극 전극판
132, 232: 입상부
133, 233: 양극 음각부
134: 홈
140, 240: 음극 리드 프레임
141, 241: 음극 음각부
150, 250: 몰딩부
201: 도전성 박막
110, 210: 탄탈 캐패시터
111, 211: 탄탈본체
112, 212: 탄탈 와이어
120, 220: 적층 세라믹 캐패시터
121, 221: 세라믹 본체
122, 123, 222, 223: 외부 전극
124, 125: 내부 전극
126: 유전체층
130, 230: 양극 리드 프레임
131, 231: 양극 전극판
132, 232: 입상부
133, 233: 양극 음각부
134: 홈
140, 240: 음극 리드 프레임
141, 241: 음극 음각부
150, 250: 몰딩부
201: 도전성 박막
Claims (14)
- 탄탈 분말 소결체를 포함하는 탄탈본체 및 상기 탄탈본체의 일면에 배치된 탄탈 와이어를 포함하는 탄탈 캐패시터;
내부에 복수의 유전체층 및 내부 전극이 번갈아 배치된 세라믹 본체 및 상기 세라믹 본체의 외부면에 배치된 제1 및 제2 외부 전극을 포함하는 적층 세라믹 캐패시터;
상기 탄탈 캐패시터 및 적층 세라믹 캐패시터를 둘러싸는 몰딩부;
상기 탄탈 캐패시터의 탄탈 와이어 및 상기 적층 세라믹 캐패시터의 제1 외부 전극과 연결되고 상기 몰딩부의 외부면으로 노출되는 양극 리드 프레임; 및
상기 탄탈 캐패시터의 탄탈본체 및 상기 적층 세라믹 캐패시터의 제2 외부 전극과 연결되고 상기 몰딩부의 외부면으로 노출되는 음극 리드 프레임;을 포함하고,
상기 양극 리드 프레임은 상기 적층 세라믹 캐패시터의 제1 외부 전극과 접촉하지 않는 양극 음각부를 포함하고, 상기 음극 리드 프레임은 상기 적층 세라믹 캐패시터의 제2 외부 전극과 접촉하지 않는 음극 음각부를 포함하는 복합 전자 부품.
- 제1항에 있어서,
상기 양극 음각부는, 상기 양극 리드 프레임 상에 상기 적층 세라믹 캐패시터가 실장된 면을 기준으로 할 때, 상기 양극 리드 프레임이 상기 적층 세라믹 캐패시터와 중첩되는 부분에 배치되고,
상기 음극 음각부는, 상기 음극 리드 프레임 상에 상기 적층 세라믹 캐패시터가 실장된 면을 기준으로 할 때, 상기 음극 리드 프레임이 상기 적층 세라믹 캐패시터와 중첩되는 부분에 배치된 복합 전자 부품.
- 제1항에 있어서,
상기 양극 리드 프레임은, 상기 탄탈 와이어가 연결된 부분과 상기 제1 외부 전극이 연결된 부분 사이에 홈을 더 포함하는 복합 전자 부품.
- 제1항에 있어서,
상기 양극 리드 프레임과 음극 리드 프레임은 상기 몰딩부의 동일한 면으로 노출된 복합 전자 부품.
- 제1항에 있어서,
상기 양극 리드 프레임은, 상기 몰딩부의 외부로 일부가 노출되고 상기 제1 외부 전극과 접촉하는 양극 전극판 및 상기 양극 전극판 상부에 배치되어 상기 탄탈 와이어와 접촉하는 입상부를 포함하는 복합 전자 부품.
- 제1항에 있어서,
상기 탄탈 캐패시터와 적층 세라믹 캐패시터는 전기적으로 병렬 연결된 복합 전자 부품.
- 도전성 박막을 준비하는 단계;
상기 도전성 박막을 절삭 및 압착하여 양극 리드 프레임의 양극 전극판 및 음극 리드 프레임을 형성하는 단계;
상기 양극 리드 프레임의 양극 전극판 상에 양극 음각부 및 상기 음극 리드 프레임 상에 음극 음각부를 형성하는 단계;
상기 양극 리드 프레임의 양극 전극판 상에 입상부를 형성하는 단계;
상기 양극 리드 프레임 및 음극 리드 프레임 상에 탄탈본체의 일면에 탄탈 와이어가 배치되어 있는 탄탈 캐패시터 및 제1 및 제2 외부 전극을 포함하는 적층 세라믹 캐패시터를 실장하는 단계; 및
상기 탄탈 캐패시터 및 적층 세라믹 캐패시터를 둘러싸고 상기 양극 리드 프레임 및 음극 리드 프레임의 일면이 외부로 노출되도록 몰딩부를 형성하는 단계;를 포함하는 복합 전자 부품의 제조 방법.
- 제7항에 있어서,
상기 양극 리드 프레임의 양극 전극판 상에 양극 음각부 및 상기 음극 리드 프레임 상에 음극 음각부를 형성하는 단계는, 상기 양극 리드 프레임 및 상기 음극 리드 프레임을 압착하여 형성하는 복합 전자 부품의 제조 방법.
- 제7항에 있어서,
상기 양극 리드 프레임의 양극 전극판 상에 양극 음각부 및 상기 음극 리드 프레임 상에 음극 음각부를 형성하는 단계에서,
상기 양극 음각부는, 상기 양극 리드 프레임 상에 상기 적층 세라믹 캐패시터가 실장되는 면을 기준으로 할 때, 상기 양극 리드 프레임이 상기 적층 세라믹 캐패시터와 중첩되는 부분에 배치되고,
상기 음극 음각부는, 상기 음극 리드 프레임 상에 상기 적층 세라믹 캐패시터가 실장되는 면을 기준으로 할 때, 상기 음극 리드 프레임이 상기 적층 세라믹 캐패시터와 중첩되는 부분에 배치되도록 형성하는 복합 전자 부품의 제조 방법.
- 제7항에 있어서,
상기 도전성 박막을 절삭 및 압착하여 양극 리드 프레임의 양극 전극판 및 음극 리드 프레임을 형성하는 단계 및 상기 양극 리드 프레임의 양극 전극판 상에 양극 음각부 및 상기 음극 리드 프레임 상에 음극 음각부를 형성하는 단계 중 어느 하나는, 상기 양극 리드 프레임 상에서 상기 탄탈 와이어가 연결되는 부분과 상기 제1 외부 전극이 연결되는 부분 사이에 홈을 형성하는 단계를 더 포함하는 복합 전자 부품의 제조 방법.
- 제10항에 있어서,
상기 양극 리드 프레임 및 음극 리드 프레임 상에 탄탈 와이어가 일면에 배치되어 있는 탄탈본체 및 제1 및 제2 외부 전극을 포함하는 적층 세라믹 캐패시터를 실장하는 단계는, 상기 양극 리드 프레임에 형성된 홈을 기준으로 탄탈 캐패시터 및 적층 세라믹 캐패시터가 실장되는 위치를 정하여 실장하는 복합 전자 부품의 제조 방법.
- 제7항에 있어서,
상기 양극 리드 프레임의 양극 전극판 상에 입상부를 형성하는 단계에서, 상기 입상부는 전기 용접 공정에 의해 형성하는 복합 전자 부품의 제조 방법.
- 제7항에 있어서,
상기 양극 리드 프레임 및 음극 리드 프레임 상에 탄탈 와이어가 일면에 배치되어 있는 탄탈본체 및 제1 및 제2 외부 전극을 포함하는 적층 세라믹 캐패시터를 실장하는 단계는, 상기 탄탈본체가 상기 음극 리드 프레임의 일면에 접촉하고 상기 탄탈 와이어가 상기 입상부에 접촉하도록 상기 탄탈 캐패시터를 실장하고, 상기 제1 외부 전극이 상기 양극 리드프레임의 전극판 일면에 접촉하고 상기 제2 외부 전극을 상기 음극 리드 프레임의 일면에 접촉하도록 상기 적층 세라믹 캐패시터를 실장하는 복합 전자 부품의 제조 방법.
- 제13항에 있어서,
상기 탄탈본체 및 제2 외부 전극을 상기 음극 리드 프레임의 일면에 접촉하여 실장하는 방법 및 제1 외부 전극을 양극 리드 프레임의 전극판에 접촉하여 실장하는 방법은, 상기 음극 리드 프레임의 일면 및 양극 리드 프레임의 전극판의 일면에 도전성 페이스트를 도포하여 상기 탄탈본체, 제2 외부 전극 및 제1 외부 전극을 부착하는 복합 전자 부품의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140181367A KR102052769B1 (ko) | 2014-12-16 | 2014-12-16 | 복합 전자 부품 및 그 제조 방법 |
| US14/875,373 US9837218B2 (en) | 2014-12-16 | 2015-10-05 | Composite electronic component and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140181367A KR102052769B1 (ko) | 2014-12-16 | 2014-12-16 | 복합 전자 부품 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160073051A true KR20160073051A (ko) | 2016-06-24 |
| KR102052769B1 KR102052769B1 (ko) | 2019-12-09 |
Family
ID=56111836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140181367A KR102052769B1 (ko) | 2014-12-16 | 2014-12-16 | 복합 전자 부품 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9837218B2 (ko) |
| KR (1) | KR102052769B1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9953769B2 (en) * | 2014-07-28 | 2018-04-24 | Samsung Electro-Mechanics Co., Ltd. | Composite electronic component and board having the same |
| JP7019946B2 (ja) * | 2016-12-05 | 2022-02-16 | 株式会社村田製作所 | 積層コンデンサ内蔵基板 |
| CN109036844B (zh) * | 2018-07-12 | 2020-04-07 | 成功工业（惠州）有限公司 | 一种陶瓷电容封装结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232196A (ja) * | 1996-02-23 | 1997-09-05 | Hitachi Aic Inc | 複合部品 |
| JPH09326334A (ja) | 1996-06-04 | 1997-12-16 | Murata Mfg Co Ltd | タンタル・セラミック複合コンデンサ |
| JP2003234246A (ja) * | 2002-02-07 | 2003-08-22 | Sony Corp | 複合コンデンサ |
| KR20080095485A (ko) * | 2007-04-24 | 2008-10-29 | 삼화콘덴서공업주식회사 | Ｓｍｄ형 세라믹 디스크 커패시터 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473610A (en) * | 1987-09-14 | 1989-03-17 | Matsushita Electric Ind Co Ltd | Composite chip type electronic component and manufacture thereof |
| JPH01109711A (ja) * | 1987-10-23 | 1989-04-26 | Matsushita Electric Ind Co Ltd | 複合チップ状固体電解コンデンサ |
| JP2001332446A (ja) * | 2000-05-19 | 2001-11-30 | Rohm Co Ltd | コンデンサ |
| JP4183091B2 (ja) | 2005-06-15 | 2008-11-19 | ローム株式会社 | 面実装型固体電解コンデンサとその製造方法 |
| US7352563B2 (en) * | 2006-03-13 | 2008-04-01 | Avx Corporation | Capacitor assembly |
| KR100826391B1 (ko) * | 2006-07-18 | 2008-05-02 | 삼성전기주식회사 | 칩형 고체 전해콘덴서 |
| JP2007043197A (ja) * | 2006-10-13 | 2007-02-15 | Showa Denko Kk | 積層型コンデンサ |
| JP4862900B2 (ja) | 2009-01-28 | 2012-01-25 | Ｔｄｋ株式会社 | 積層コンデンサ及び積層コンデンサの製造方法 |
| KR101292776B1 (ko) * | 2011-09-06 | 2013-08-02 | 삼화콘덴서공업주식회사 | 대용량 패키지형 적층 박막 커패시터 |
-
2014
- 2014-12-16 KR KR1020140181367A patent/KR102052769B1/ko active IP Right Grant
-
2015
- 2015-10-05 US US14/875,373 patent/US9837218B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09232196A (ja) * | 1996-02-23 | 1997-09-05 | Hitachi Aic Inc | 複合部品 |
| JPH09326334A (ja) | 1996-06-04 | 1997-12-16 | Murata Mfg Co Ltd | タンタル・セラミック複合コンデンサ |
| JP2003234246A (ja) * | 2002-02-07 | 2003-08-22 | Sony Corp | 複合コンデンサ |
| KR20080095485A (ko) * | 2007-04-24 | 2008-10-29 | 삼화콘덴서공업주식회사 | Ｓｍｄ형 세라믹 디스크 커패시터 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102052769B1 (ko) | 2019-12-09 |
| US20160172125A1 (en) | 2016-06-16 |
| US9837218B2 (en) | 2017-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9491847B2 (en) | Multilayer ceramic electronic component and board having the same | |
| US10008340B2 (en) | Composite electronic component, board having the same, and power smoother including the same | |
| US9877381B2 (en) | Composite electronic component and board on which composite electronic component is mounted | |
| US20160020024A1 (en) | Composite electronic component and board having the same | |
| US20160020031A1 (en) | Composite electronic component and board having the same | |
| KR20180073358A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| US9847177B2 (en) | Composite electronic component and board having the same | |
| KR101792382B1 (ko) | 복합 전자부품 및 그 실장기판 | |
| US9953769B2 (en) | Composite electronic component and board having the same | |
| US20150077905A1 (en) | Solid electrolytic capacitor | |
| US20160020033A1 (en) | Composite electronic component and board having the same | |
| US9837218B2 (en) | Composite electronic component and manufacturing method thereof | |
| US20160027593A1 (en) | Composite electronic component and board having the same | |
| KR102183426B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| JP2002050544A (ja) | チップ型積層コンデンサ | |
| KR101983177B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| US20160260548A1 (en) | Tantalum capacitor | |
| KR102064017B1 (ko) | 고체 전해 캐패시터 | |
| WO2019058535A1 (ja) | 固体電解コンデンサおよびその製造方法 | |
| KR102075534B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| KR20160010261A (ko) | 복합 전자 부품 및 그 실장 기판 | |
| KR20160010252A (ko) | 복합 전자부품 및 그 실장 기판 | |
| KR102550165B1 (ko) | 적층형 전자 부품 | |
| KR101792407B1 (ko) | 복합 전자부품 및 그 실장 기판 | |
| KR102064019B1 (ko) | 복합 전자부품 및 그 실장 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |