KR20160070073A - 탄화규소 상에 그래핀 층을 형성하는 방법 - Google Patents

탄화규소 상에 그래핀 층을 형성하는 방법 Download PDF

Info

Publication number
KR20160070073A
KR20160070073A KR1020167009705A KR20167009705A KR20160070073A KR 20160070073 A KR20160070073 A KR 20160070073A KR 1020167009705 A KR1020167009705 A KR 1020167009705A KR 20167009705 A KR20167009705 A KR 20167009705A KR 20160070073 A KR20160070073 A KR 20160070073A
Authority
KR
South Korea
Prior art keywords
metal
sic
silicon carbide
layer
graphene
Prior art date
Application number
KR1020167009705A
Other languages
English (en)
Inventor
프란체스카 이아코피
모신 아메드
벤자민 보한 쿠닝
Original Assignee
그리피스 유니버시티
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from AU2013903547A external-priority patent/AU2013903547A0/en
Application filed by 그리피스 유니버시티 filed Critical 그리피스 유니버시티
Publication of KR20160070073A publication Critical patent/KR20160070073A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/026—Solid phase epitaxial growth through a disordered intermediate layer
    • C01B31/0446—
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/0038—Processes for creating layers of materials not provided for in groups B81C1/00357 - B81C1/00373
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/188—Preparation by epitaxial growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/10—Single-crystal growth directly from the solid state by solid state reactions or multi-phase diffusion
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/0197—Processes for making multi-layered devices not provided for in groups B81C2201/0176 - B81C2201/0192

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thermal Sciences (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Micromachines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은 그래핀의 형성 방법에 관한 것으로서, 이 방법은 적어도 1종의 제1 금속 및 적어도 1종의 제2 금속을 포함하는 적어도 2종의 금속을 탄화규소(SiC)의 표면 상에 증착하는 단계; 및 SiC 및 제1 금속 및 제2 금속을 가열하는 단계로서, 적어도 1종의 제1 금속이 탄화규소의 실리콘과 반응하는 것을 유도하여 탄소 및 적어도 1종의 안정한 실리사이드(silicide)를 형성하고, 적어도 1종의 안정한 실리사이드 및 적어도 1종의 제2 금속에 대한 탄소의 용해도가 충분히 낮아서, 실리사이드 반응에 의해 생성된 탄소가 SiC 상에 그래핀 층을 형성하는 조건에서, SiC 및 제1 금속 및 제2 금속을 가열하는 단계;를 포함한다.

Description

탄화규소 상에 그래핀 층을 형성하는 방법{PROCESS FOR FORMING GRAPHENE LAYERS ON SILICON CARBIDE}
본 발명은 탄화규소 상에 그래핀 층을 형성하는 방법에 관한 것이다.
탄화규소(SiC) 및 실리콘(Si)은 둘다 메모리, 발광다이오드(LEDs), 초소형 전자 기계 시스템(MEMS) 및 기타 장치와 같은 제품에 사용되는 반도체 재료이다. 결정성 SiC는 극한 환경에서 장치의 신뢰성이 주요 관심사인 경우 MEMS 변환기(transducers)를 위해 선택되는 재료이다. 그러나, 벌크 SiC 웨이퍼의 높은 가격 및 이들의 값비싼 벌크 마이크로머시닝 공정 때문에, SiC의 사용은 단지 일부의 분야, 통상 항공우주 산업에서 발견되는 분야로 제한되어 왔다.
그러나, "A chemical vapour deposition system and process"라는 제목의 국제특허출원번호 PCT/AU2010/000153 (공개번호 WO2010/091473)에 기술된 바와 같이, 300 mm 이하 직경의 Si 웨이퍼 상에 얇은 고품질의 에피택셜 층의 증착을 허용하는 SiC 성장 반응기의 새로운 유형이 최근에 개발되었다. 이러한 큰 발전은 SiC계 장치를 합리적인 비용으로 우수한 성능을 갖도록 제조할 수 있는 기회를 열었다.
Si 상의 에피택셜 SiC 박막은 확립된 제조 공정 (실리콘 마이크로머시닝 포함)을 통해 Si 기판상에 저가로 SiC의 기계적 특성의 장점을 얻는 고급 마이크로-변환기(micro-transducers)를 실현시킬 수 있으므로 MEMS에 대한 방대한 잠재력을 갖는다. 또한, 300　mm 이하 직경을 갖는 Si 웨이퍼는 현재 쉽게 이용할 수 있으므로 장치 제조 비용의 전반적인 감소에 기여한다.
여기에 더하여, 탄소의 2차원 시트로 구성되는 비교적 신규한 재료인 그래핀은 그래핀의 다양한 바람직한 특성 (높은 파괴 강도 및 전기 및 열 전도성, 윤활 특성, 광학 두께(그래핀을 전자 화면에 적절하게 만듦), 및 우수한 기능(센서용)) 때문에 현재 지극히 활성화된 연구 분야이다.
그러나, 현존하는 그래핀 형성 방법은 여러가지 어려움을 겪고 있다. 예를 들면, 그래핀의 마이크로기계식 박리는 벌크 흑연으로부터 개별 그래핀 시트를 벗겨내기 위하여 접착 테이프를 사용함에 있어 주의가 필요하다. 이 공정은 시간 소요적이며, 단일 장치에만 적합하고, 박리된 그래핀 층의 두께 분포가 제어될 수 없다. 일 대안적 공정에서, 벌크 결정성 SiC로부터 탄소의 고온 승화는 반도체 제조방법과 병용가능한 고품질 필름을 제조하지만, 벌크 SiC 웨이퍼는 매우 고가이며, 승화 공정은 고온이 요구되기 때문에 Si 기판 상의 SiC와 병용가능하지 않다. 마지막으로, 금속 포일 상의 그래핀의 화학기상증착(CVD) 성장은 매우 고품질의 그래핀 필름을 제조하지만, 이 경우 금속 포일로부터 원하는 기판상으로 그래핀을 전사하기 위하여 추가적 공정 단계가 요구된다. 더욱이, 이 공정은 표준 반도체 제조방법과 병용가능하지 않다.
종래기술의 한가지 이상의 어려움을 완화시켜주거나, 또는 적어도 유용한 대안을 제공하는 그래핀의 형성 방법을 제공하는 것이 바람직하다.
본 발명의 일부 구현예에 따르면, 다음을 포함하는 그래핀의 형성 방법이 제공된다:
적어도 1종의 제1 금속 및 적어도 1종의 제2 금속을 포함하는 적어도 2종의 금속을 탄화규소(SiC)의 표면 상에 증착하는 단계; 및
SiC 및 제1 금속 및 제2 금속을 가열하는 단계로서, 적어도 1종의 제1 금속이 탄화규소의 실리콘과 반응하는 것을 유도하여 탄소 및 적어도 1종의 안정한 실리사이드(silicide)를 형성하고, 적어도 1종의 안정한 실리사이드 및 적어도 1종의 제2 금속에 대한 탄소의 용해도가 충분히 낮아서, 실리사이드 반응에 의해 생성된 탄소가 SiC 상에 그래핀 층을 형성하는 조건에서, SiC 및 제1 금속 및 제2 금속을 가열하는 단계.
일부 구현예에서, 적어도 1종의 제2 금속에 대한 탄소의 용해도는 적어도 1종의 안정한 실리사이드에 대한 탄소의 용해도 보다 낮다. 일부 구현예에서, 적어도 1종의 제1 금속은 니켈이고, 적어도 1종의 제2 금속은 구리이다.
본 발명의 일부 구현예에 따르면, 다음을 포함하는 그래핀 층의 형성 방법이 제공된다:
Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계로서, 상기 Ni/Cu 층은 실질적으로 니켈 및 구리로 이루어지는 것인, Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계; 및
상기 얻어진 구조체를 가열하는 단계로서, 이는 니켈의 적어도 일부가 탄화규소의 그에 대응하는 일부와 반응하는 것을 유도하여 탄소 및 니켈 실리사이드 및 나머지 비반응 니켈 및 구리를 포함하는 금속층을 형성하고, 여기서 카본은 남아있는 탄화규소와 금속층 사이에 배치되는 그래핀 층의 형태인 것인, 상기 얻어진 구조체를 가열하는 단계.
일부 구현예에서, 상기 방법은 하부의 그래핀 층을 노출시키기 위하여 상기 금속층을 제거하는 단계를 포함한다.
일부 구현예에서, 탄화규소는 기판 상에 배치된 박막 형태이다. 일부 구현예에서, 상기 기판은 실리콘 기판이다.
일부 구현예에서, SiC 필름은 실리콘 기판 상에 배치된 상호 이격된 탄화규소 아일랜드의 형태이다.
일부 구현예에서, 상기 방법은 상호 이격된 탄화규소 아일랜드의 일부를 노출시키기 위하여 탄화규소 아일랜드 하부의 대응하는 적어도 일부의 기판을 제거하는 단계를 포함한다.
일부 구현예에서, 그래핀 층은 MEMS 변환기의 일부이다.
일부 구현예에서, 탄화규소는 실질적으로 비정질이다.
일부 구현예에서, 상기 가열 단계는 비활성 가스 분위기에서 수행된다. 일부 구현예에서, 상기 가열 단계는 진공에서 수행된다. 상기 진공은 압력이 약 10-4 내지 10-3 mbar이다.
일부 구현예에서, 상기 가열 단계는 SiC 및 제1 금속 및 제2 금속을 적어도 800℃의 온도로 가열하는 것을 포함한다. 일부 구현예에서, 상기 가열 단계는 SiC 및 제1 금속 및 제2 금속을 약 1000℃의 온도로 가열하는 것을 포함한다. 일부 구현예에서, 상기 가열 단계는 SiC 및 제1 금속 및 제2 금속을 약 1050℃의 온도로 가열하는 것을 포함한다.
일부 구현예에서, 상기 가열 단계는 급속 열처리(RTP) 가열 단계이다.
또한, 본 명세서에는 다음을 포함하는 그래핀 형성 방법이 개시된다:
적어도 1종의 제1 금속 및 적어도 1종의 제2 금속을 포함하는 적어도 2종의 금속을 탄화규소의 표면 상에 증착하는 단계; 및
SiC 및 제1 금속 및 제2 금속을 가열하는 단계로서, 적어도 1종의 제1 금속이 탄화규소의 실리콘과 반응하는 것을 유도하여 탄소 및 적어도 1종의 안정한 실리사이드를 형성하고, 적어도 1종의 안정한 실리사이드 및 적어도 1종의 제2 금속에 대한 탄소의 용해도가 충분히 낮아서, 실리사이드 반응에 의해 생성된 탄소가 SiC 상에 그래핀 층을 형성하는 조건에서, SiC 및 제1 금속 및 제2 금속을 가열하는 단계.
상기 적어도 1종의 제2 금속에 대한 탄소의 용해도는 적어도 1종의 안정한 실리사이드에 대한 탄소의 용해도 보다 낮을 수 있다. 적어도 1종의 제1 금속은 니켈일 수 있고, 적어도 1종의 제2 금속은 구리일 수 있다.
또한, 본 명세서에는 다음을 포함하는 그래핀 층의 형성 방법이 개시된다:
Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계로서, 상기 Ni/Cu 층은 실질적으로 니켈 및 구리로 이루어지는 것인, Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계; 및
상기 얻어진 구조체를 가열하는 단계로서, 이는 니켈의 적어도 일부가 탄화규소의 그에 대응하는 일부와 반응하는 것을 유도하여 탄소 및 니켈 실리사이드 및 나머지 비반응 니켈 및 구리를 포함하는 금속층을 형성하고, 여기서 카본은 남아있는 탄화규소와 금속층 사이에 배치되는 그래핀 층의 형태인 것인, 상기 얻어진 구조체를 가열하는 단계.
상기 방법은 하부의 그래핀 층을 노출시키기 위하여 상기 금속층을 제거하는 단계를 포함할 수 있다.
일부 구현예에서, 탄화규소는 기판 상에 배치된 박막이다. 일부 구현예에서, 상기 기판은 실리콘 기판이다. 일부 구현예에서, SiC 필름은 실리콘 기판 상에 배치된 상호 이격된 탄화규소 아일랜드의 형태이다.
일부 구현예에서, 상기 방법은 상호 이격된 탄화규소 아일랜드의 일부를 노출시키기 위하여 탄화규소 아일랜드 하부의 대응하는 적어도 일부의 기판을 제거하는 단계를 포함한다. 일부 구현예에서, 그래핀 층은 MEMS 변환기의 일부이다.
본 발명의 일부 구현예에 따르면, 전술한 방법 중 어느 하나에 의해 형성된 하나 이상의 그래핀 층을 포함하는 구조체가 제공된다.
또한, 본 명세서에는 다음을 포함하는 그래핀 층의 형성 방법이 개시된다:
Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계로서, 상기 Ni/Cu 층은 실질적으로 니켈 및 구리로 이루어지는 것인, Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계; 및
상기 얻어진 구조체를 가열하는 단계로서, 이는 니켈의 적어도 일부가 탄화규소의 그에 대응하는 일부와 반응하는 것을 유도하여 탄소 및 니켈 실리사이드 및 나머지 비반응 니켈 및 구리를 포함하는 금속합금층을 형성하고, 여기서 카본은 남아있는 탄화규소와 금속합금층 사이에 배치되는 그래핀 층의 형태인 것인, 상기 얻어진 구조체를 가열하는 단계.
또한, 본 명세서에는 다음을 포함하는 그래핀 층의 형성 방법이 개시된다:
적어도 2종의 금속을 탄화규소 표면 상에 증착하는 단계로서, 여기서 적어도 2종의 금속은 적어도 1종의 안정한 실리사이드를 형성하는 적어도 1종의 제1 금속, 및 탄소의 용해도가 낮은 적어도 1종의 제2 금속을 포함하여, 비활성 환경에서 가열되는 경우, 적어도 1종의 제1 금속은 탄화규소의 실리콘과 반응하여 적어도 1종의 안정한 실리사이드를 형성하고, 적어도 1종의 제2 금속에 대한 탄소의 낮은 용해도는 잔류 탄소가 흑연질 형태로 석출되도록 유도한다.
본 발명의 일부 구현예들은 이하 첨부된 도면을 참조하여 단지 예로서 설명된다.
도 1은 실리콘 웨이퍼에 부착된 SiC 외팔보(cantilever) 구조체의 주사전자현미경 이미지이다.
도 2는 본 발명의 일부 구현예에 따른 그래핀 층 형성 공정의 흐름도이다.
도 3은 도 2의 공정의 다양한 단계에서 웨이퍼의 개략적인 측단면도의 집합이다.
도 4는 도 2 및 도 3의 공정을 이용하여 제조된 그래핀 장치의 전체 웨이퍼 사진이다.
도 5는 도 2의 공정에 따라 처리된 샘플의, 순차적으로 더 높은 배율에서의, 세가지의 단면 투과전자현미경(XTEM) 이미지 집합으로서 SiC 층과 금속 덮개층 사이에 배치된 그래핀 층을 도시한다.
도 6 및 7은 각각 2중 시트의 그래핀 층 및 Ni-Cu 필름에 대한 시트 저항을 전기전류의 함수로 나타낸 그래프이다.
도 8 및 9는 도 2의 공정에 의해 형성된 그래핀 층에 대하여 접착 에너지 측정을 수행하기 위한 배열을 도시한 개략도이다.
도 10은 도 8에 도시한 배열을 사용하여 측정된, 그래핀 층에 인접한 계면의 탈결합(층 분리)에 대한 에너지 방출 속도의 그래프이다.
도 11은 도 2의 공정에 따라 형성된 그래핀 층의 결함 빈도를 각 샘플의 Ni 금속층의 초기 두께의 함수로 나타낸 그래프이다 (라만분광법을 이용하여 평가됨).
SiC와 적어도 2종의 금속 조합물 사이에 그래핀 층을 형성하는 방법을 개시하며, 여기서 상기 금속 조합물은 적어도 1종의 제1 금속 및 적어도 1종의 제2 금속을 포함하며, 상기 방법은 SiC 및 제1 및 제2 금속을 가열하는 단계를 포함하는데, 이때의 가열 조건은 적어도 1종의 제1 금속이 탄화규소의 실리콘과 반응하게 하여 적어도 1종의 안정한 실리사이드를 형성시키는 조건이며, 여기서 적어도 1종의 안정한 실리사이드 및 적어도 1종의 제2 금속에 대한 탄소의 용해도는 충분히 낮아서, 실리사이드 반응에 의해 생성된 탄소는 SiC와 그 위를 덮는 금속/실리사이드 사이에 그래핀 층을 형성한다. 상기 적어도 1종의 제2 금속은, 적어도 1종의 제2 금속에 대한 탄소의 용해도가 적어도 1종의 안정한 실리사이드에 대한 탄소의 용해도 보다 낮도록 선택될 수 있다.
일부 구현예에서, 적어도 2종의 금속 조합물은 Ni 및 Cu의 조합물이다. 일부 구현예에서, SiC는 비정질이다. 다른 구현예에서, SiC는 결정성이다. 일부 구현예에서, SiC는 기판 상에 지지된 SiC의 박막 형태이며, 기판은 실리콘 기판일 수 있거나 아닐 수 있다. 일부 구현예에서, SiC는 (100) 또는 (111) Si 표면 상의 3C-SiC의 박막 형태이다. SiC 박막은 "A chemical vapour deposition system and process"라는 제목의 WO2010/091473에 기술된 방법 및 장치를 사용하여 Si 웨이퍼 상에 형성될 수 있으며, 상기 문헌은 그 전체가 본 명세서에 참조 통합된다.
추가적으로, SiC 박막은 "A silicon carbide etching process" 라는 제목의 호주특허 가출원번호 2013902931호(이 문헌은 그 전체가 본 명세서에 참조 통합됨)에 기술된 바와 같은 방법을 사용하여 패턴을 만들고 에칭되어 마이크로머신 구조체(micromachined structures)(자립일 수 있음)를 형성할 수 있으며, 이는 센서 및/또는 변환기로 사용될 수 있다. 도 1은 이러한 구조체의 주사전자현미경 이미지이다.
일부 구현예에서, Ni 및 Cu의 조합물은 SiC 표면 상에 도포된다 (예를 들어, 스퍼터링 또는 열증착에 의함). 일부 구현예에서, Ni은 SiC 표면 상에 먼저 증착되고, 그 다음 Cu가 Ni 위에 증착된다. 일부 구현예에서, 이들 금속의 증착 전에 SiC에 패턴을 만들어 기판 상에 상호 이격된 SiC 아일랜드들을 형성한다.
기술된 구현예에서, 얻어진 구조체는 실질적으로 비활성 환경(예컨대, 일부 산소가 존재하도록 10-3 mbar 이하의 진공, 좋기로는 10-4 mbar 내지 10-3 mbar, 또는 아르곤과 같은 비활성 가스 분위기)에서 적어도 800℃의 온도로 가열되며, Ni이 하부의 SiC와 고상반응을 일어나도록 하는 최선의 결과는 약 1000℃의 온도에서 얻어진다. 이 방법을 이용하여, 약 1050℃의 온도에서 최상 품질의 그래핀 층이 형성됨을 발견하였다. 이들 조건에서, 2가지 반응 생성물이 형성된다: 니켈 실리사이드 (그 화학양론비는 온도에 의존한다) 및 탄소 원자(C). 실리사이드에 대한 C의 낮은 용해도에 기인하여, 얇은 탄소 층 또는 필름이 하나 이상의 그래핀 시트의 형태로 형성된다. Cu의 존재는 전반적인 C의 용해도를 더욱 감소시키며, 그래핀의 결정성을 증가시키는 것으로 드러났다.
도 3 및 5에 도시한 바와 같이, 그래핀 층은 SiC 층과, 반응에 의해 생성된 실리사이드 및 원래 금속의 남은 부분으로 이루어지는 금속층 사이에 형성된다. 그 다음, 이러한 금속층은 제거되어(예컨대, 습식 에칭에 의해), 그래핀을 노출시킬 수 있다. 그래핀은 SiC 상에 직접 형성되기 때문에, 전술한 방법은 다른 방법들의 심각한 제약인 그래핀 필름의 수동 전사를 필요로 하지 않으며, 그래핀에 전기적 접촉을 용이하게 한다. 실제로, 본 명세서에 기술된 방법에 의한 그래핀 필름은 전사된 그래핀 필름에 비해 전기전도성이 상당히 향상된 것으로 드러났으며, 따라서, 전술한 바와 같은 SiC/그래핀 변환기에 사용할 경우, 효과적으로 이러한 변환기의 공진주파수를 변경하지 않는다.
일 실시예에서, 도 2의 흐름도 및 도 3의 개략적인 측단면도에 보인 바와 같이, 상기 방법은 단일-결정 실리콘 기판(304)(이 실시예에서, (111) 방향임)(도 3A) 상의 에피택셜 SiC 박막(302)으로 이루어진 복합 기판 또는 웨이퍼를 수용함으로써 단계(202)에서 시작한다. 단계(204)에서, 표준 포토리소그래피를 이용하여 SiC 필름(302)에 패턴을 만든다. 이는 포토레지스트(306) 층을 샘플 위에 증착하고, 포토레지스트(306)의 선택된 영역을 UV 광에 노출시킨(도 3B) 다음, 도 3C에 보인 바와 같이, 선택된 샘플 상에 포토레지스트의 선택된 영역(310)만이 남도록 포토레지스트(306)를 현상함으로써 이루어진다. 그 다음, SiC 층(302)의 노출된 영역은 에칭에 의해 제거되어, 포토레지스트(310)에 의해 덮인 상호 이격된 SiC 아일랜드(308)를 형성한다(도 3D). 다음으로, 남아있는 포토레지스트(310)는 샘플로부터 벗겨져서, 도 3D에 나타낸 바와 같이 SiC 아일랜드(308)만을 남긴다.
단계(206)에서, 도 3E에 나타낸 바와 같이 Cu 및 Ni의 얇은 금속 합금층(312)이 샘플 위에 증착된다. 단계(208)에서, 샘플 전체를 실질적인 비활성 환경에서(예컨대, 10-4 내지 10-3 mbar의 부분 진공하에서) 약 1050℃의 온도로 1시간 동안 가열하며, 이로 인해 전술 및 도 3F에 보인 바와 같이, 그래핀 층(314)은 SiC와 금속 합금층(312) 사이의 계면에서 형성된다.
단계(210)에서는, 상기 얻어진 금속층(316) (남아있는 합금, 및 적어도 1종의 금속과 SiC와의 반응에 의해 형성된 실리사이드로 구성됨)은 샘플로부터 제거되어(이 실시예의 경우, Freckle 에칭에 의해), 그래핀(314)을 노출시키고 도 3G에 나타낸 구조체를 생성한다. 마지막으로, 단계(212)에서, SiC/그래핀 아일랜드 일부의 하부에 실리콘 기판(304)의 일부를 선택적으로 제거하기 위하여 추가적 패턴형성 단계 및 에칭 단계가 사용될 수 있는데, 이는 도 3H에 나타낸 바와 같이 부분적으로 이들 부분을 노출시키고 공중에 떠있는(suspended) 구조체(318)를 형성한다 (이는 예컨대, 도 1 및 도 4에 보인 것들과 같이, 선형 외팔보, 또는 더욱 복잡한 구조체일 수 있다). 대안적으로, 이 구조체는 구조체 하단의 기판(304) 전체를 에칭함으로써 완전히 분리되어, 개별화된, SiC 상의 그래핀 구조체를 형성할 수 있다.
표 1은 (i) 본 명세서에 기술된 방법에 따른 SiC 상의 그래핀 필름 및 (ii) 원상태의 SiC 필름에 대하여 수행된 홀 효과(Hall effect) 측정 결과를 비교하는데, 이는 SiC 필름에 그래핀 필름을 부가함으로써, 생성된 이중층 구조체는 시트 저항(Rs)에서 자릿수가 더 낮고, 대전 입자 이동도(μ)가 10배 증가함을 보여준다. 이 실시예에서, 그래핀은 샘플을 진공 퍼니스에서 약 10-3 mbar의 압력에서 약 1050℃로 약 1시간 동안 가열함으로써 SiC(111) 상에 형성되었다.
결정성 SiC 상의 그래핀 결정성 SiC 단독
시트 저항 Rs 2.1×102 Ω/□ 7.1×104 Ω/□
정공 이동도 μH 340 cm2 V-1 s-1 36 cm2 V-1 s-1
도 5는 전술한 바와 유사한 샘플의 서로 다른 배율의 세가지 단면 투과전자현미경(XTEM) 이미지를 포함하나, 여기서 SiC는 (100) 방향이었고 약 10-3 mbar의 압력에서 약 1100℃의 온도로 약 1시간 동안 가열하였다. 이 이미지들은 하부의 실리콘 기판(502), SiC 필름(504), 및 TEM을 위한 샘플 재료의 일부로서 증착된 상부의 금 층(506)을 나타내며, 그 중 가장 높은 해상도 이미지에서, 그래핀 층(508)은, 이 실시예에서는 이중 시트의 형태로서, 약 0.9　nm의 두께를 갖는다.
도 6은 도 5에 도시한 1　nm 이하의 (두개의 시트의) 그래핀 층 (508)에 대한 수직(602) 및 수평(604) 시트 저항을 이를 통과하는 전기전류의 함수로 나타낸 그래프이다. 비교의 목적으로, 도 7은 훨씬 큰 두께인 약 20　nm의 Ni-Cu 필름에 대한 수직(702) 및 수평(704) 시트 저항의 그래프이다. 이들 두가지 층의 측정된 시트 저항이 서로 비슷하지만, 금속 필름 두께가 한자릿수 더 크다는 점을 고려할 때, (산화된) 금속 필름의 저항 보다 그래핀의 저항이 훨씬 더 크다는 것이 즉시 명백해진다.
실제, 금속 필름의 저항이 약 4×10-7　Ω-m (이는 티타늄의 저항과 거의 동등하다)인 반면, 그래핀 층의 저항은 약 2×10-8　Ω-m으로 계산된다. 2-시트 그래핀 층의 원자 규모의 두께를 고려하면, 그 저항은 현저하게 낮음이 명백할 것이다. 예를 들어, 전기전도성이 가장 좋은 금속 중 하나인 금의 균일한 1　nm이하 두께의 층을 증착하는 것이 가능하였다 하더라도, 전자 평균 자유 행로 아래의 공간 제한 때문에 그 저항은 벌크 금의 저항 보다 적어도 10배는 클 것이다. 다른 금속은 부분적 또는 전체 산화에 시달릴 것이다. 결론적으로, 본 명세서에 기술된 방법에 의해 제조된 그래핀 층의 특성은 특히 유리함이 명백할 것이다.
마지막으로, 도 6의 데이터로부터 명백한, 전기전류에 대한 그래핀 시트 저항의 상대적인 저감도(relatively insensitivity)는 그래핀 시트가 도 7의 산화된 금속층에 비해 Joule 가열에 의해 악영향을 덜 받는다는 것을 제안한다 (도 7의 시트 저항 데이터의 양의 기울기에 의해 제안된다). 결론적으로, 본 명세서에 기술된 방법에 의해 형성된 전도성 시트는 유사한 물리적 크기를 갖는 금속층에 비해 극적으로 높은 열 전도성 및 향상된 신뢰성을 가질 수 있다. 다른 말로 하면, 기술된 그래핀 층은 특정 분야에서 전례없는 수전의 소형화를 가능하게 할 수 있다.
예상대로, 본 명세서에 기술된 방법에 의해 원래 자리에서 형성된 그래핀 층은 흑연에서 전사된 그래핀 층에 비해 우수한 접착력을 갖는다. 도 8은 적어도 하나의 상층(804)과 적어도 하나의 하층(806) 사이에 끼워진 그래핀 층(802)의 접착 에너지를 측정하는데 사용되는 4점 굽힘시험의 구성을 도시한 개략도이다. 도 8에서 화살표(808)로 표시한 바와 같이 외부층(804, 806)에 일반적으로 대향하는 힘을 적용하면, 도 9에 도시한 바와 같이, 궁극적으로 최상층(들)(804)에 균열이 발생하며, 직접 인접하는 층들(804, 806)으로부터 그래핀 층(807)의 분리는 접착 에너지를 정량적으로 평가하기 위하여 측정될 수 있다.
도 10은 전술된 바와 같이(SiC(111), 퍼니스 가열은 110℃의 온도에서 1시간) 형성된 그래핀 층의 접착 에너지를 나타내는 그래프로서, 이는 도 8 및 9에 도시한 일반적인 배열을 사용하여 안정 상태 계면 균열 전파 또는 "변위(displacement)"를 발생시키기 위하여 부가되는 기계적 부하로부터 계산된다. 이 실시예에서, (PVD에 의해 500　nm의 Si 필름으로 씌워진) 그래핀의 SiC 필름에 대한 접착 에너지는, 다른 곳에서(ex situ) 성장한 다음 SiO2 기판으로 전사된 그래핀 필름의 접착 에너지(이는 문헌 S.P.Koenig, N.G.Boddeti, M.L.Dunn, and J.S.Bunch, Nature Nanotechnology 6 (543-546) (2011)에 의하면 약 0.45　J m-2으로 측정됨)에 비해 훨씬 높을 것으로 예상된다.
비록 그래핀 층이 SiC 표면에서 Ni만을 이용하여 일반적인 방법으로 형성될 수 있지만, 본 발명자들은 탄소의 용해도가 매우 낮은 적어도 1종의 제2 금속(예컨대, Cu)를 첨가하면, 라만 스펙트럼 측졍 결과 그래핀 층의 결정성이 개선됨을 알아내었다.
도 11은 본 명세서에 기술된 방법을 사용하여 형성된 그래핀 층의 품질을 SiC 상에 증착된 초기 금속층의 두께의 함수로 나타낸 그래프로서, 다음을 비교한다: (i) (100) 및 (111) Si 기판의 사용, (ii) 초기 금속층으로서 니켈 단독 및 니켈+구리의 사용, 및 (iii) 급속 열처리(RTP)로 기존의 퍼니스 처리의 사용.
이 실시예에서, 그래핀 층의 품질은 라만분광법을 사용하여, 구체적으로는 이 분야에 "ID/IG 비"라고 알려져 있는 측정값을 사용하여 평가되었는데, 이 값은 A.C.Ferrari and D.M.Basko, Nature Nanotechnology 8, 235 (2013)에 기술된 바와 같이, 그래핀 층의 결함 빈도의 측정값이다. 따라서, 완벽한 그래핀 층은 제로에 가까운 ID/IG 비를 가질 것이다.
도 11의 데이터는 금속 필름 두께에는 단지 상대적으로 약한 의존성이 존재하는 반면, 그래핀 층의 결함 빈도는 금속 필름이 니켈만을 포함할 경우보다 니켈 및 구리를 둘다 포함할 경우, 약 2배 감소된다. 또한, 이 데이터는, (111) 방향의 실리콘 기판 상에 형성된 SiC 필름 상에 성장할 경우, (100) 방향의 실리콘 기판 상에 형성된 SiC 필름 상에 성장할 경우에 비해, 그래핀 층의 품질이 저하됨을 입증한다.
마지막으로, 이 데이터는 샘플이 급속 열처리를 사용하여 가열되는 경우(이 실시예의 경우, 1100℃ 에서 4분), 퍼니스 가열에 비해 그래핀 층의 품질이 방대하게 개선됨(이 실시예의 경우, 약 4배 (심볼 1120))을 입증한다. 또한, 도 5에서 해당 심볼의 오차 막대가 데이터 점을 표시하는데 사용되는 심볼의 크기보다 작음을 통해 명백하게 알 수 있듯이, 생성된 그래핀 층의 균일도는 RTP를 사용하여 형성될 경우 개선된다.
마지막으로, 본 명세서에 기술된 방법은 웨이퍼 규모에서 실리콘 상의 그래핀/SiC 장치의 미세화에 첫번째로 가능한 경로를 제공한다.
금속 호일 상에 CVD에 의한 종래의 그래핀 층 성장 방법과 비교할 때, 상기 방법은 더 낮은 품질의 그래핀 층을 제조한다. 반응후 기판 표면은 반응 전에 비해 상당히 거칠다 (3 nm 이하의 RMS 거칠기 대비 40 nm 이하의 RMS 거칠기). 그러나, 이러한 거칠기의 영향은 응용분야에 달려 있다. 예를 들어, 거칠기는 변화기의 제조에는 관련이 없으나, 다른 전기 분야에서는 보다 더 관련이 있을 수 있다.
상기 방법은 승화 공정에 비해 비교적 낮은 온도(1000℃ 이하 대비 승화공정은 1300℃)에서 그래핀을 형성하며, 에피택셜 SiC 필름 상에 고품질의 그래핀을 얻을 수 있다.
상기 방법은 마이크로 및 나노 장치를 위하여 하나 이상의 그래핀 시트로 이루어진 그래핀 층을 대량생산 수준으로 제조하기 위하여 확장가능성이 있다. 그래핀/SiC 변환기 장치는 웨이퍼 상에서 표준 반도체 처리 방법으로 제조될 수 있음이 입증되었다. 게다가, 추가 포토-리쏘그래피 (그래핀의 자가 정렬 패터닝)이 필요하지 않으므로, 처리비용이 낮아진다. 상기 방법에 따라 제조된 그래핀 층은 특히 화학적 및 기계적 센서를 비롯하여, 그래핀이 강력한 장점을 갖는 첨단 기술에 적용가능하며, 비선형 광학, 특히 포화 흡수 특성이 실질적으로 더 낮은 비용으로 경쟁 기술을 능가하는 광학 분야에 적용가능하다. 상기 방법을 사용한 그래핀 장치의 제조는 자가 정렬(self-aligned)이며, 웨이퍼 크기까지 확장될 수 있다. 공정 기술로서, 상기 방법은 그래핀 마이크로-변환기(MEMS의 부품), 및 비선형 광학 장치를 비롯한 광범위한 분야에 걸쳐 활용되고 더 개발될 수 있다.
본 발명의 범위를 벗어나지 않는 많은 변형이 이 기술분야의 숙련자에게 명백할 것이다.

Claims (19)

  1. 그래핀의 형성 방법으로서, 이 방법은
    적어도 1종의 제1 금속 및 적어도 1종의 제2 금속을 포함하는 적어도 2종의 금속을 탄화규소(SiC)의 표면 상에 증착하는 단계; 및
    SiC 및 제1 금속 및 제2 금속을 가열하는 단계로서, 적어도 1종의 제1 금속이 탄화규소의 실리콘과 반응하는 것을 유도하여 탄소 및 적어도 1종의 안정한 실리사이드(silicide)를 형성하고, 적어도 1종의 안정한 실리사이드 및 적어도 1종의 제2 금속에 대한 탄소의 용해도가 충분히 낮아서, 실리사이드 반응에 의해 생성된 탄소가 SiC 상에 그래핀 층을 형성하는 조건에서, SiC 및 제1 금속 및 제2 금속을 가열하는 단계;
    를 포함하는 그래핀의 형성 방법.
  2. 제1항에 있어서, 적어도 1종의 제2 금속에 대한 탄소의 용해도는 적어도 1종의 안정한 실리사이드에 대한 탄소의 용해도 보다 낮은 것인 방법.
  3. 제2항에 있어서, 적어도 1종의 제1 금속은 니켈이고, 적어도 1종의 제2 금속은 구리인 것인 방법.
  4. 그래핀 층의 형성 방법으로서, 이 방법은
    Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계로서, 상기 Ni/Cu 층은 실질적으로 니켈 및 구리로 이루어지는 것인, Ni/Cu 층을 탄화규소 표면 상에 증착하는 단계; 및
    상기 얻어진 구조체를 가열하는 단계로서, 이는 니켈의 적어도 일부가 탄화규소의 그에 대응하는 일부와 반응하는 것을 유도하여 탄소 및 니켈 실리사이드 및 나머지 비반응 니켈 및 구리를 포함하는 금속층을 형성하고, 여기서 카본은 남아있는 탄화규소와 금속층 사이에 배치되는 그래핀 층의 형태인 것인, 상기 얻어진 구조체를 가열하는 단계
    를 포함하는 방법.
  5. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 하부의 그래핀 층을 노출시키기 위하여 상기 금속층을 제거하는 단계를 포함하는 것인 방법.
  6. 제1항 내지 제4항 중 어느 하나의 항에 있어서, 탄화규소는 기판 상에 배치된 박막 형태인 것인 방법.
  7. 제6항에 있어서, 상기 기판은 실리콘 기판인 것인 방법.
  8. 제7항에 있어서, SiC 필름은 실리콘 기판 상에 배치된 상호 이격된 탄화규소 아일랜드의 형태인 것인 방법.
  9. 제6항 내지 제8항 중 어느 하나의 항에 있어서, 상호 이격된 탄화규소 아일랜드의 일부를 노출시키기(free) 위하여 탄화규소 아일랜드 하부의 대응하는 적어도 일부의 기판을 제거하는 단계를 포함하는 것인 방법.
  10. 제1항 내지 제9항 중 어느 하나의 항에 있어서, 그래핀 층은 MEMS 변환기의 일부인 것인 방법.
  11. 제1항 내지 제10항 중 어느 하나의 항에 있어서, 탄화규소는 실질적으로 비정질인 것인 방법.
  12. 제1항 내지 제11항 중 어느 하나의 항에 있어서, 상기 가열 단계는 비활성 가스 분위기에서 수행되는 것인 방법.
  13. 제1항 내지 제11항 중 어느 하나의 항에 있어서, 상기 가열 단계는 진공에서 수행되는 것인 방법.
  14. 제13항에 있어서, 상기 진공은 압력이 약 10-4 내지 10-3 mbar인 것인 방법.
  15. 제1항 내지 제14항 중 어느 하나의 항에 있어서, 상기 가열 단계는 SiC 및 제1 금속 및 제2 금속을 적어도 800℃의 온도로 가열하는 것을 포함하는 것인 방법.
  16. 제1항 내지 제14항 중 어느 하나의 항에 있어서, 상기 가열 단계는 SiC 및 제1 금속 및 제2 금속을 약 1000℃의 온도로 가열하는 것을 포함하는 것인 방법.
  17. 제16항에 있어서, 상기 가열 단계는 SiC 및 제1 금속 및 제2 금속을 약 1050℃의 온도로 가열하는 것을 포함하는 것인 방법.
  18. 제1항 내지 제17항 중 어느 하나의 항에 있어서, 상기 가열 단계는 급속 열처리(RTP) 가열 단계인 것인 방법.
  19. 제1항 내지 제18항 중 어느 하나의 항의 방법에 의해 형성된 하나 이상의 그래핀 층을 포함하는 구조체.
KR1020167009705A 2013-09-16 2014-09-08 탄화규소 상에 그래핀 층을 형성하는 방법 KR20160070073A (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
AU2013903547 2013-09-16
AU2013903547A AU2013903547A0 (en) 2013-09-16 Process for forming graphene layers on silicon carbide
AU2014902792 2014-07-18
AU2014902792A AU2014902792A0 (en) 2014-07-18 Process for forming graphene layers on silicon carbide
PCT/AU2014/050218 WO2015035465A1 (en) 2013-09-16 2014-09-08 Process for forming graphene layers on silicon carbide

Publications (1)

Publication Number Publication Date
KR20160070073A true KR20160070073A (ko) 2016-06-17

Family

ID=52664840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167009705A KR20160070073A (ko) 2013-09-16 2014-09-08 탄화규소 상에 그래핀 층을 형성하는 방법

Country Status (6)

Country Link
US (1) US9771665B2 (ko)
EP (1) EP3046872A4 (ko)
JP (1) JP6680678B2 (ko)
KR (1) KR20160070073A (ko)
CN (1) CN105745173B (ko)
WO (1) WO2015035465A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054563A1 (ko) * 2017-09-14 2019-03-21 김동호 메커니컬 실

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107848804B (zh) * 2015-03-06 2020-11-06 悉尼科技大学 工艺、结构以及超电容器
JP6426636B2 (ja) * 2016-02-10 2018-11-21 日本電信電話株式会社 センサ
CN106517165B (zh) * 2016-11-07 2018-06-05 山东大学 一种在6H/4H-SiC硅面上用金属辅助内外碳源结合方式生长石墨烯的方法
TWI607966B (zh) * 2016-12-22 2017-12-11 國家中山科學研究院 不同相之石墨結構製作方法
CN106946244B (zh) * 2017-03-22 2019-03-29 西京学院 一种基于无电镀铜SiC颗粒制备石墨烯和碳纳米管混合物的方法
CN108101028A (zh) * 2017-09-18 2018-06-01 山东大学 一种在6H/4H-SiC硅面上利用复合金属辅助生长石墨烯的方法
MY188501A (en) * 2018-12-26 2021-12-16 Mimos Berhad Method of forming graphene bump structure
CN109742379A (zh) * 2019-01-28 2019-05-10 哈工大机器人（岳阳）军民融合研究院 一种在Si/C复合材料上生长石墨烯的方法、利用该方法制得的材料以及其应用
CN111747372B (zh) * 2019-03-26 2024-06-14 深圳清力技术有限公司 一种无边缘凸起的金属盖石墨岛及其制备方法
CN110124526B (zh) * 2019-04-30 2022-06-28 湖北工业大学 一种碳化硅无机陶瓷膜的生产方法
EP4236801A1 (en) * 2020-10-30 2023-09-06 University Of Technology Sydney Graphene based electrode for electrophysiological readings
CN115465856A (zh) * 2021-06-10 2022-12-13 中国科学院上海微系统与信息技术研究所 图形化石墨烯的制备方法
CN113604100B (zh) * 2021-07-30 2022-12-20 雷索新材料(苏州)有限公司 一种石墨烯/铜/微米颗粒复合材料及其制备方法、石墨烯高温发热油墨及应用
TWI780901B (zh) * 2021-09-09 2022-10-11 合晶科技股份有限公司 複合基板及其製造方法
CN114314569B (zh) * 2022-01-10 2024-01-09 厦门大学 一种在基体上形成石墨烯的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101622306B1 (ko) * 2009-10-29 2016-05-19 삼성전자주식회사 그라펜 시트, 이를 포함하는 그라펜 기재 및 그의 제조방법
KR101344493B1 (ko) * 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
KR101636442B1 (ko) * 2009-11-10 2016-07-21 삼성전자주식회사 촉매합금을 이용한 그라핀의 제조방법
KR101156355B1 (ko) * 2009-12-07 2012-06-13 서울대학교산학협력단 탄소가 용해된 실리콘 박막을 이용한 그래핀 제조방법
KR101132706B1 (ko) * 2010-02-01 2012-04-06 한국과학기술원 그래핀 층 형성 방법
CN101834206B (zh) * 2010-04-12 2012-10-10 清华大学 半导体器件结构及其形成方法
JP2012025004A (ja) * 2010-07-22 2012-02-09 Seiko Epson Corp グラフェンシート付き基材及びグラフェンシートの製造方法
FR2982281B1 (fr) * 2011-11-07 2014-03-07 Commissariat Energie Atomique Procede de synthese d'un feuillet de graphene sur un siliciure de platine, structures obtenues par ce procede et leurs utilisations
TWI448427B (zh) * 2012-02-08 2014-08-11 Nat Univ Tsing Hua 利用低頻電磁波製備石墨烯之方法
US9117667B2 (en) * 2012-07-11 2015-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Carbon layer and method of manufacture
KR102059129B1 (ko) * 2012-11-21 2019-12-24 삼성전자주식회사 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자
KR101425376B1 (ko) * 2013-02-12 2014-08-01 한국과학기술연구원 고분자 기반의 대면적 탄소 나노그물 및 그 제조방법
US9478422B2 (en) * 2013-02-25 2016-10-25 Solan, LLC Methods for fabricating refined graphite-based structures and devices made therefrom

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019054563A1 (ko) * 2017-09-14 2019-03-21 김동호 메커니컬 실

Also Published As

Publication number Publication date
US20160230304A1 (en) 2016-08-11
WO2015035465A1 (en) 2015-03-19
EP3046872A1 (en) 2016-07-27
JP2016537292A (ja) 2016-12-01
US9771665B2 (en) 2017-09-26
CN105745173A (zh) 2016-07-06
JP6680678B2 (ja) 2020-04-15
EP3046872A4 (en) 2017-07-12
CN105745173B (zh) 2019-01-18

Similar Documents

Publication Publication Date Title
KR20160070073A (ko) 탄화규소 상에 그래핀 층을 형성하는 방법
Wagner et al. Graphene transfer methods for the fabrication of membrane-based NEMS devices
US20110200787A1 (en) Suspended Thin Film Structures
US20130266739A1 (en) Process for forming carbon film or inorganic material film on substrate by physical vapor deposition
EP2402975B1 (en) Radiation window, and a method for its manufacturing
US8778197B2 (en) Graphene windows, methods for making same, and devices containing same
KR20110006644A (ko) 그래핀 시트의 제조 방법, 그래핀 적층체, 변형 수용성 그래핀 시트의 제조 방법, 변형 수용성 그래핀 시트, 및 이를 이용하는 소자
KR101475266B1 (ko) 고품질 그래핀층 형성을 위한 기판 및 방법
Kim et al. Enhanced optical response of hybridized VO 2/graphene films
KR20160005504A (ko) 층수가 제어된 그래핀의 제조방법 및 그를 이용한 전자소자의 제조방법
CN105914129B (zh) 插入绝缘层的方法及制造半导体器件的方法
Romijn et al. Multi-layer graphene pirani pressure sensors
Ma et al. Piezoresistive behavior of amorphous carbon films for high performance MEMS force sensors
JP6339976B2 (ja) 炭素微小電極の製造方法
Qin et al. A study of nickel silicide film as a mechanical material
US20140314998A1 (en) Porous material for thermal and/or electrical isolation and methods of manufacture
Choi et al. Graphite Pellicle: Physical Shield for Next‐Generation EUV Lithography Technology
Mönch et al. Multifunctional nanomembranes self-assembled into compact rolled-up sensor–actuator devices
Harada et al. A versatile patterning process based on easily soluble sacrificial bilayers
Howell et al. Developing Ni–Al and Ru–Al intermetallic films for use in microelectromechanical systems
CN111217359B (zh) 一种Si基衬底异质集成石墨烯的制备方法
KR101772011B1 (ko) 그래핀 적층 패턴 형성 방법
KR20180011662A (ko) 그래핀계 배리어 필름의 제조 방법
Fraga et al. Fabrication and characterization of piezoresistive strain sensors for high temperature applications
Ramesha et al. Transfer-free graphene-based differential pressure sensor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right