CN105914129B - 插入绝缘层的方法及制造半导体器件的方法 - Google Patents

插入绝缘层的方法及制造半导体器件的方法 Download PDF

Info

Publication number
CN105914129B
CN105914129B CN201610098970.9A CN201610098970A CN105914129B CN 105914129 B CN105914129 B CN 105914129B CN 201610098970 A CN201610098970 A CN 201610098970A CN 105914129 B CN105914129 B CN 105914129B
Authority
CN
China
Prior art keywords
layer
graphene layer
temperature
insulating layer
graphene
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610098970.9A
Other languages
English (en)
Other versions
CN105914129A (zh
Inventor
田仁秀
丘知娟
金孝媛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105914129A publication Critical patent/CN105914129A/zh
Application granted granted Critical
Publication of CN105914129B publication Critical patent/CN105914129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H01L21/044—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一种插入绝缘层的方法包括：在金属层上生长石墨烯层；通过在第一压力和第一温度下加热第一材料而在金属层和石墨烯层之间插入第一材料；以及通过在不同于第一压力的第二压力和不同于第一温度的第二温度下加热第二材料而在金属层和石墨烯层之间插入第二材料。因此，第一材料和第二材料彼此化学地键合以形成绝缘层，该绝缘层可以在金属层和石墨烯层之间。

Description

插入绝缘层的方法及制造半导体器件的方法
技术领域
示例实施方式涉及在金属和石墨烯层之间插入绝缘层的方法，更具体地，涉及在金属和直接生长在金属上的石墨烯层之间插入绝缘层的方法。
背景技术
石墨烯是具有由碳原子制成的单原子厚度的二维(2D)平面片的材料。由于石墨烯具有稳定且所期望的电学/机械/化学性能并具有所期望的导电率，所以石墨烯已经作为下一代材料受到关注。具体地，已经进行了通过使用石墨烯代替硅半导体制造电子器件的方法的研究。例如，已经发展了通过结合石墨烯与另一种2D材料或结合石墨烯与典型半导体材料来将石墨烯用作沟道层的晶体管。
通常，石墨烯可以通过使用化学气相沉积法(CVD)直接生长在金属的表面上。因此，为了在半导体器件或显示装置中使用石墨烯，将生长在金属衬底上的石墨烯转移到另一材料例如非导体的表面上会是必要的。转移石墨烯的一般方法的示例包括在金属衬底被溶解在液体溶剂中之后将剩余的石墨烯移动到另一材料的表面的方法以及通过使用具有粘着力的贴片(stamp)从金属衬底分离石墨烯并将附着于该贴片的石墨烯贴附到另一材料的表面的方法。
发明内容
示例实施方式提供了在金属和直接生长在该金属上的石墨烯层之间插入绝缘层的方法。
示例实施方式提供了通过使用该插入法制造半导体器件的方法。
附加的方面将在随后的描述中部分地阐述，并且部分地由该描述而明显，或可以通过实践示例实施方式而习之。
根据示例实施方式，一种插入绝缘层的方法包括：在金属层上生长石墨烯层；在石墨烯层的表面上沉积第一材料；通过在第一压力和第一温度下加热第一材料而在石墨烯层和金属层之间插入第一材料；在石墨烯层的表面上方沉积第二材料；和通过在不同于第一压力的第二压力和不同于第一温度的第二温度下加热第二材料而在石墨烯层和金属层之间插入第二材料，从而在金属层和石墨烯层之间形成第一绝缘层，第一材料和第二材料彼此化学地键合。
第一材料可以包括硅(Si)、铝(Al)、铪(Hf)、锆(Zr)和镧(La)中至少一个。
第二材料可以包括氧(O)和氮(N)中至少一个，第一绝缘层可以包括氧化物绝缘体和氮化物绝缘体之一。
绝缘层可以包括氧化物绝缘体晶体和氮化物绝缘体晶体之一。
第一压力可以低于第二压力，第一温度可以高于第二温度。
第一压力可以等于或低于10-9托，第一温度可以在大约500℃至大约550℃的范围，第二压力可以在2×10-7托至8×10-7托的范围，第二温度可以在大约340℃至大约400℃的范围。
插入第一材料和插入第二材料可以被顺序且重复地执行。
在连续且重复地插入第一材料至少两次之后，插入第二材料可以被连续且重复地执行至少两次。
在插入第一材料之后，所述方法可以还包括：在石墨烯层的表面上沉积第三材料，该第三材料不同于第一材料和第二材料；在沉积第二材料之前，通过在第一压力和第一温度下加热第三材料而在石墨烯层和金属层之间插入第三材料；以及在插入第二材料之后，在金属层和石墨烯层之间形成第二绝缘层，第三材料和第二材料彼此化学地键合。
第三材料可以包括Si、Al、Hf、Zr和La中至少一个。
在插入第二材料之后，所述方法可以还包括：在石墨烯层的表面上沉积第三材料，该第三材料不同于第一材料和第二材料；以及通过在第一压力和第一温度下加热第三材料而在石墨烯层和金属层之间插入第三材料，从而在金属层和石墨烯层之间形成第二绝缘层，第三材料和第二材料彼此化学地键合。
所述方法可以还包括在生长石墨烯层之后图案化石墨烯层。
例如，金属层可以包括以下之中的至少一个：铜(Cu)、镍(Ni)、铂(Pt)、钴(Co)、钌(Ru)、铝(Al)、铁(Fe)、金(Au)、镁(Mg)、铬(Cr)、锰(Mn)、铑(Rh)、钽(Ta)、钛(Ti)、铱(Ir)、铀(U)、钒(V)和钨(W)。
根据示例实施方式，一种制造晶体管的方法包括：在金属层上生长石墨烯层；图案化石墨烯层；在石墨烯层的表面上沉积第一材料；通过在第一压力和第一温度下加热第一材料而在石墨烯层和金属层之间插入第一材料；在石墨烯层的表面上方沉积第二材料；通过在不同于第一压力的第二压力和不同于第一温度的第二温度下加热第二材料而在石墨烯层和金属层之间插入第二材料，从而在金属层和石墨烯层之间形成绝缘层，第一材料和第二材料彼此化学地键合；以及形成接触石墨烯层的一侧的第一电极和接触石墨烯层的另一侧的第二电极。
根据示例实施方式，一种层叠结构包括：在金属层上的晶体绝缘层，所述晶体绝缘层包括第一材料和不同于第一材料的第二材料，第一材料和第二材料彼此化学地键合，第二材料包括氧(O)和氮(N)中至少一个；和在绝缘层上的石墨烯层。
所述层叠结构可以还包括在金属层和晶体绝缘层之间的化合物层，该化合物层包括第一材料与金属层的金属的反应产物。
第一材料可以包括硅(Si)、铝(Al)、铪(Hf)、锆(Zr)和镧(La)中至少一个。
金属层可以包括以下之中的至少一个：铜(Cu)、镍(Ni)、铂(Pt)、钴(Co)、钌(Ru)、铝(Al)、铁(Fe)、金(Au)、镁(Mg)、铬(Cr)、锰(Mn)、铑(Rh)、钽(Ta)、钛(Ti)、铱(Ir)、铀(U)、钒(V)和钨(W)。
附图说明
通过下文结合附图对示例实施方式的描述，这些和/或其他方面将变得明显且更易于理解，附图中：
图1A至1F是用于解释根据示例实施方式的在金属衬底和石墨烯层之间插入绝缘层的工艺的截面图；
图2A和2B是用于解释在绝缘层插入金属衬底和石墨烯层之间之后在石墨烯层上另外形成绝缘层的工艺的截面图；
图3A至3C是用于解释根据示例实施方式的在金属衬底和石墨烯层之间另外插入绝缘层的工艺的截面图；
图4A至4C是用于解释根据示例实施方式的在金属衬底和石墨烯层之间插入绝缘层的工艺的截面图；
图5A至5C是用于解释根据示例实施方式的在金属衬底和石墨烯层之间进一步插入额外的绝缘层的工艺的截面图；
图6A至6C是用于解释根据示例实施方式的在金属衬底和石墨烯层之间进一步插入额外的绝缘层的工艺的截面图；和
图7是示出通过利用层叠结构制造的晶体管的结构的截面图，该层叠结构通过使用图1A至1F的方法形成。
具体实施方式
现在将参考附图更充分地描述示例实施方式，在附图中示出发明构思的示例实施方式。在附图中，相同的附图标记指示相同的元件，为了清楚，部件的尺寸可以被夸大。发明构思可具有不同的形式而不应该理解为限于在此阐述的示例实施方式。例如，将理解的是，当层被称为在另一层“上”时，它可以直接在另一层上，或者也可以在其间存在中间层。如这里所用，术语“和/或”包括相关列举项目的一种或多种的任意和所有组合。当诸如“...的至少一个”的表述在一串元件之后时，修饰整个串的元件而不修饰该串元件中的单个元件。
应当理解的是，当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一个元件或层上，直接连接或联接到另一元件或层，或者可以存在中间元件或层。相反，当元件被称为“直接在”另一元件或层“上”，“直接连接到”或“直接联接到”另一元件或层时，不存在中间元件或层。相同的参考数字通篇指代相同的元件。如这里所用，术语“和/或”包括相关列举项目的一种或多种的任意和所有组合。
可以理解虽然术语第一、第二、第三、第四等可以用于此来描述各种元件、部件、区域、层和/或部分，这些元件、部件、区域、层和/或部分应不受这些术语限制。这些术语只用于区分一个元件、部件、区域、层或部分与其他区域、层或部分。因此，以下讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不背离本发明构思的教导。
在这里为了描述的方便，可以使用空间相对术语，诸如“下面”、“下方”、“下”、“上方”、“上”等，来描述一个元件或特征和其他元件或特征如图中所示的关系。可以理解空间相对术语旨在包含除了在图中所绘的方向之外的装置在使用或操作中的不同方向。例如，如果在图中的装置被翻转，被描述为在其他元件或特征的“下方”或“下面”的元件则应取向在所述其他元件或特征的“上方”。因此，示范性术语“下方”可以包含下方和上方两个方向。装置也可以有其它取向(旋转90度或其它取向)且相应地解释这里所使用的空间相对描述语。
这里所使用的术语是只为了描述特定的示例实施方式的目的且不旨在限制本发明。如这里所用，单数形式“一”和“该”也旨在包括复数形式，除非内容清楚地指示另外的意思。可以进一步理解当在此说明书中使用时术语“包括”和/或“包含”说明所述特征、整体、步骤、操作、元件和/或组分的存在，但是不排除存在或添加一个或更多其他特征、整体、步骤、操作、元件、组分和/或其组。
参考横截面图示在这里描述了示例实施方式，该图示是本发明的理想示例实施方式(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。因此，示例实施方式不应解释为限于这里所示的特定的区域形状，而是包括例如由制造引起的形状的偏离。例如，被示为矩形的注入区在其边缘将通常具有修圆或弯曲的特征和/或具有注入浓度的梯度而不是从注入区到非注入区的二元变化。相似地，由注入形成的埋入区可以引起在埋入区和通过其进行注入的表面之间的区域中的某些注入。因此，图中示出的区域本质上是示意性的且它们的形状不旨在示出器件的区域的真实形状且不旨在限制本发明构思的范围。
除非另有界定，这里使用的所有术语(包括技术术语和科学术语)具有本发明构思所属领域的普通技术人员共同理解的相同的意思。还可以理解诸如那些在通用字典中定义的术语应解释为一种与在相关技术的背景中的它们的涵义一致的涵义，而不应解释为理想化或过度形式化的意义，除非在这里明确地如此界定。
如上所述，石墨烯层可以通过使用化学气相沉积法(CVD)生长在金属衬底的表面上。在生长的石墨烯层中的碳原子强有力地sp2键合到彼此，然而石墨烯层和金属衬底仅通过范德华力相对弱地键合到彼此。因此，能够在适当的条件下在石墨烯层和金属衬底之间插入材料。在石墨烯层和金属衬底之间另外插入另一材料的方法被称为插入法。现在，已经报道了在各种材料上执行的插入法。然而，插入法被大量使用以减小金属衬底对石墨烯层的影响并使石墨烯层能表现得像独立层一样。
图1A至1F是用于解释根据示例实施方式的通过使用插入法在金属衬底100和石墨烯层101之间插入绝缘层的工艺的截面图。
参考图1A，石墨烯层101生长在金属衬底100上。如上所述，石墨烯层101可以通过使用CVD生长。金属衬底100可包括以下当中的至少一种金属：例如，铜(Cu)、镍(Ni)、铂(Pt)、钴(Co)、钌(Ru)、铝(Al)、铁(Fe)、金(Au)、镁(Mg)、铬(Cr)、锰(Mn)、铑(Rh)、钽(Ta)、钛(Ti)、铱(Ir)、铀(U)、钒(V)和钨(W)或其合金。此外，为了更容易地生长具有六方结构的石墨烯层101，金属衬底100可具有例如(111)或(0001)晶向。
参考图1B，形成在金属衬底100上的石墨烯层101可以被图案化成具有期望的形状。例如，石墨烯层101可以被蚀刻成具有适合于将要制造的器件的形状。然而，图案化石墨烯层101不是必需的，可以根据需要被省略。替换地，石墨烯层101被图案化的顺序可以改变。例如，完成了图1F的工艺，然后可以图案化石墨烯层101。
参考图1C，第一材料102可以均匀地沉积在金属衬底100和石墨烯层101的表面上。第一材料102，即用于形成绝缘层的材料，可以是以下当中的至少一个：例如，硅(Si)、铝(Al)、铪(Hf)、锆(Zr)和镧(La)。第一材料102可以通过使用CVD或物理气相沉积(PVD)而沉积成大约一个原子层厚度。在此情况下，为了防止或阻止第一材料102化学地键合到另一元素，第一材料102可以在具有等于或低于10-9托(Torr)压力的超高真空(UHV)条件下被沉积。在沉积第一材料102之后，第一材料102可以在UHV环境中在从大约500℃到大约550℃范围的温度下被加热。
由于金属衬底100和石墨烯层101之间的范德华力在大约30meV至大约50meV范围并且在室温下的热能为大约26meV，所以当第一材料102在上述温度条件下被加热时，可以更容易地进行插入。插入可以进行为使得第一材料102从石墨烯层101的边缘部分穿过金属衬底100和石墨烯层101之间。当经过足够长的时间时，第一材料102可穿透到石墨烯层101的中心部。虽然结果可根据石墨烯层101的宽度而改变，但是如果第一材料102被加热例如大约10分钟，则第一材料102可穿透到石墨烯层101的中心部。因此，如图1D所示，第一材料102可以设置在金属衬底100和石墨烯层101之间。
参考图1E，第二材料105可以沉积在石墨烯层101的表面上方。第二材料105，即用于通过化学地键合到第一材料102而形成绝缘层的材料，可包括例如氧(O)和氮(N)中的至少一个。虽然图1E中示出了处于气态的氧分子(O2)，但是可以设置氮分子(N2)。
第二材料105可以通过在温度低于图1C中的温度且压力高于图1C中的压力的环境中加热第二材料105而被插入金属衬底100和石墨烯层101之间。当在比第一材料102被插入时的温度高的温度下进行加热时，插入的第一材料102可以被去除或者石墨烯层101可以被蚀刻。因此，在第一材料102和第二材料105之中在较高温度下进行插入的材料可以被首先插入，在较低温度下进行插入的另一材料可以被随后插入。例如，第二材料105可以在大约340℃至大约400℃范围的温度、在大约2×10-7托至大约8×10-7托范围的真空条件下被加热大约10分钟。
通常，第一材料102和第二材料105化学地键合到彼此时的能量低于第一材料102和第二材料105没有化学地键合到彼此并独立地存在于金属衬底100和石墨烯层101之间时的能量。因此，当第二材料105插入金属衬底100和石墨烯层101之间时，第一材料102和第二材料105可以自然地彼此化学键合。例如，当假定第一材料102是Si，第二材料105是O，金属衬底100是具有(111)晶向的Pt时，一个Si原子和一个O原子在金属衬底100和石墨烯层101之间键合到彼此时的能量比Si和O分子独立存在时的能量低大约1.27eV。同样，一个Si原子和两个O原子键合到彼此时的能量比Si和O分子独立存在时的能量低大约1.73eV。
然后，参考图1F，随着第一材料102和第二材料105化学地键合到彼此，绝缘层103可以形成在金属衬底100和石墨烯层101之间。例如，当第一材料102是Si且第二材料105是O时，绝缘层103可以由SiO2形成。同样，当第一材料102是Si且第二材料105是N时，绝缘层103可以由SiNx成。即，绝缘层103可包括氧化物绝缘体或氮化物绝缘体。可以形成层叠结构150即金属/绝缘层/石墨烯层叠结构。
当第一材料102插入金属衬底100和石墨烯层101之间时，第一材料102与金属衬底100的表面可彼此反应。结果，由于第一材料102和金属衬底100彼此反应而获得的第一材料-金属化合物层101a可以形成在金属衬底100的表面上。例如，当第一材料102是Si时，第一材料-金属化合物层101a可以由硅化物形成。同样，通过插入第二材料105形成的绝缘层103可以是晶体。即，绝缘层103可包括氧化物绝缘体晶体或氮化物绝缘体晶体。因此，通过使用示例实施方式的方法形成的层叠结构150，即金属/绝缘层/石墨烯层叠结构，与通过使用转移法形成的现有层叠结构的不用之处可以在于：层叠结构150包括第一材料-金属化合物层101a并且绝缘层103是晶体。
根据示例实施方式，在石墨烯层101生长在金属衬底100上之后，石墨烯层101不需要与金属衬底100分开。因此，可以防止或阻止在石墨烯层101与金属衬底100分开并转移到另一材料的表面时会发生的对石墨烯层101的损坏或杂质的渗入。因此，当半导体器件或显示装置通过使用石墨烯层101制造时，制造工艺可以简化并且产量可增大。此外，由于可保持石墨烯层101的电性能，所以最终制造的半导体器件或显示装置的性能可提高。
图2A和2B是用于解释在绝缘层103插入金属衬底100和石墨烯层101之间之后在石墨烯层101上另外形成绝缘层104的工艺的截面图。
参考图2A，在通过化学键合第一材料102到第二材料105形成绝缘层103之后，第一材料102的没有插入金属衬底100和石墨烯层101之间的部分可部分地保留在石墨烯层101上。第一材料102的部分地保留在石墨烯层101上的部分可在第二材料105被插入时化学地键合到第二材料105。因此，当绝缘层103形成在金属衬底100和石墨烯层101之间时，额外的绝缘层104'可局部地形成在石墨烯层101的表面上。虽然局部地形成在石墨烯层101的表面上的额外的绝缘层104'可以被去除，但是绝缘层104'可用作保护石墨烯层101的保护层。
为此，第一材料102可以通过使用CVD或PVD进一步沉积在石墨烯层101的表面的其上没有形成额外的绝缘层104'的部分上。不需要插入，在石墨烯层101上的第一材料102可以化学地键合到第二材料105。即，可以省略在图1C和1E的UHV条件下的加热工艺，并且在石墨烯层101上的第一材料102可以暴露于第二材料105的气氛。因此，如图2B所示，绝缘层104可以进一步形成在石墨烯层101上。形成在石墨烯层101上的绝缘层104可防止或阻止当金属衬底100在溶剂中被溶解和去除以及形成绝缘层/石墨烯/绝缘层结构时石墨烯层101被污染和损坏。
图3A至3C是用于解释根据示例实施方式的在金属衬底100和石墨烯层101之间另外插入绝缘层103的工艺的截面图。通过使用图1A至1F的工艺形成的绝缘层103可以是一个原子层厚度(例如，几
Figure BDA0000927826340000091
)。为了进一步增大绝缘层103的厚度，可以重复进行图1E至1F的插入法。
例如，在完成图1F的工艺之后，如图3A所示，第一材料102可以通过使用PVD或CVD进一步设置在绝缘层103和石墨烯层101的表面上。如上所述，第一材料102可以是例如Si、Al、Hf、Zr和La当中的至少一个。第一材料102可以沉积为大约一个原子层厚度。当第一材料102在大约500℃至大约550℃范围的温度下在具有等于或低于10-9托压力的UHV环境中被加热时，第一材料102可以插入在绝缘层103和石墨烯层101之间。
如图3B所示，第二材料105可以设置在石墨烯层101上方，并可以在大约340℃至大约400℃范围的温度、在大约2×10-7托至大约8×10-7托范围的真空条件下被加热。如上所述，第二材料105可包括O和N中的至少一个。
因此，随着第二材料105插入在绝缘层103和石墨烯层101之间，第一材料102和第二材料105彼此化学键合。结果，如图3C所示，绝缘层103可以另外形成在金属衬底100和石墨烯层101之间。绝缘层103可以是大约两个原子层厚度。当顺序且重复地进行图3A至3C的工艺时，可以连续地增大在金属衬底100和石墨烯层101之间形成的绝缘层103的厚度。
图4A至4C是用于解释根据示例实施方式的在金属衬底100和石墨烯层101之间插入绝缘层103的工艺的截面图。在图3A至3C中，为了增大绝缘层103的厚度，插入第一材料102的工艺和插入第二材料105的工艺一个接一个地交替进行。然而，可以通过插入第一材料102至少两次然后插入第二材料105至少两次而形成具有增大的厚度的绝缘层103。
如图4A所示，第一材料102通过使用PVD或CVD沉积在石墨烯层101的表面上大约一个原子层厚度。通过在大约500℃至大约550℃范围的温度下在具有等于或低于10-9托压力的UHV环境中加热第一材料102，第一材料102插入在金属衬底100和石墨烯层101之间。第一材料102通过使用PVD或CVD再次沉积在石墨烯层101的表面上大约一个原子层厚度，沉积在石墨烯层101上的第一材料102在大约500℃至大约550℃范围的温度下在具有等于或低于10-9托压力的UHV环境中被加热。因此，沉积在石墨烯层101上的第一材料102可以另外插入在金属衬底100和石墨烯层101之间。结果，第一材料102可以布置为在金属衬底100和石墨烯层101之间的两个原子层。
参考图4B，第二材料105可以沉积在石墨烯层101上方，第二材料105可以在大约340℃至大约400℃范围的温度、在大约2×10-7托至大约8×10-7托范围的真空条件下被加热。因此，由于第二材料105可插入在绝缘层103和石墨烯层101之间，第一材料102和第二材料105可彼此化学键合。插入第二材料105的两个工艺可执行为一个连续工艺。例如，在图3B中第二材料105可被加热大约10分钟，而在图4B中第二材料105可被加热大约20分钟。
结果，如图4C所示，大约两个原子层厚度的绝缘层103可形成在金属衬底100和石墨烯层101之间。虽然在图4A至4C中第一材料102和第二材料105每个被插入两次，但示例实施方式不限于此。例如，可通过插入第一材料102三次然后插入第二材料105三次而形成大约三个原子层厚度的绝缘层103。
图5A至5C是用于解释根据示例实施方式的在金属衬底100和石墨烯层101之间进一步插入额外的绝缘层107的工艺的截面图。虽然在上述示例实施方式中具有单组分的绝缘层103形成在金属衬底100和石墨烯层101之间，但可形成具有不同成分或组分的多个绝缘层例如绝缘层103和额外的绝缘层107，如图5A至5C所示。
例如，在完成图1F的工艺之后，第三材料106可进一步沉积在绝缘层103和石墨烯层101的表面上，如图5A所示。第三材料106可以是例如Si、Al、Hf、Zr和La当中的至少一个，并可不同于第一材料102。例如，Si可被选择为第一材料102，Al可被选择为第三材料106。第三材料106可以通过使用CVD或PVD沉积成大约一个原子层厚度。当第三材料106在大约500℃至大约550℃范围的温度下在具有等于或低于10-9托压力的UHV环境中被加热时，第三材料106可插入在绝缘层103和石墨烯层101之间。然而，在上述温度范围内，第三材料106的加热温度可低于第一材料102的加热温度。
如图5B所示，第二材料105可以沉积在石墨烯层101上方，并可以在大约340℃至大约400℃范围的温度、在大约2×10-7托至大约8×10-7托范围的真空状态下被加热。如上所述，第二材料105可包括O和N中的至少一个。
因此，由于第二材料105可插入在绝缘层103和石墨烯层101之间，第三材料106和第二材料105可彼此化学键合。结果，如图5C所示，由第三材料106形成的额外的绝缘层107可形成在石墨烯层101和由第一材料102形成的绝缘层103之间。额外的绝缘层107可以是大约一个原子层厚度。例如，当Si被选为第一材料102且Al被选为第三材料106时，绝缘层103即下部绝缘层可以由SiO2形成且额外的绝缘层107即上部绝缘层可以由Al2O3形成。同样，在图1E中O可以被选为第二材料105，而在图5B中N可以被选为第二材料105。在此情况下，当第一材料102是Si且第三材料106是Al时，绝缘层103即下部绝缘层可以由SiO2形成且额外的绝缘层107即上部绝缘层可以由AlN形成。当图5A至5C的工艺被顺序地重复执行时，两个不同的绝缘层，即，绝缘层103和额外的绝缘层107，可以交替地形成在金属衬底100和石墨烯层101之间。
图6A至6C是用于解释根据示例实施方式的在金属衬底100和石墨烯层101之间进一步插入额外的绝缘层107的工艺的截面图。绝缘层103即下部绝缘层被完全形成，然后额外的绝缘层107即上部绝缘层被形成，如参考图5A至5C所描述的。然而，两个绝缘层，即，绝缘层103和额外的绝缘层107，可以通过顺序插入第一材料102和第三材料106然后插入第二材料105而一次形成。
例如，如图6A所示，第一材料102通过使用PVD或CVD沉积在石墨烯层101的表面上大约一个原子层厚度。通过在大约500℃至大约550℃范围的温度下在具有等于或低于10-9托压力的UHV环境中加热第一材料102，第一材料102插入在金属衬底100和石墨烯层101之间。第三材料106可以通过使用PVD或CVD再次沉积在石墨烯层101的表面上大约一个原子层厚度，并可以在大约500℃至大约550℃范围的温度下在具有等于或低于10-9托压力的UHV环境中被加热。然而，在温度范围内，第三材料106的加热温度可低于第一材料102的加热温度。因此，第三材料106可以进一步插入在第一材料102和石墨烯层101之间。
参考图6B，第二材料105可以沉积在石墨烯层101上方，并可以在大约340℃至大约400℃范围的温度、在大约2×10-7托至大约8×10-7托范围的真空条件下被加热。因此，第二材料105可以进一步插入在金属衬底100和石墨烯层101之间。在此情况下，第二材料105可以化学地键合到第一材料102和第三材料106的每个。第二材料105可以被加热足够长的时间使得第二材料105被完全键合到第一材料102和第三材料106。例如，在图1E中第二材料105可被加热大约10分钟，而在图6B中第二材料105可被加热大约20分钟。
结果，如图6C所示，其中第二材料105和第一材料102化学地键合到彼此的绝缘层103，和其中第二材料105和第三材料106化学地键合到彼此的额外的绝缘层107可以同时形成在金属衬底100和石墨烯层101之间。绝缘层103和额外的绝缘层107每个可以是大约一个原子层厚度。然而，示例实施方式不限于此。例如，在图6A中，通过插入第一材料102和第三材料106的每个至少两次可以增大绝缘层103和额外的绝缘层107的厚度。
如上所述，由于绝缘层103和额外的绝缘层107可以通过使用示例实施方式的方法被插入在金属衬底100和石墨烯层101之间，可以省略转移石墨烯层101以便制造器件的工艺。即，在执行了示例实施方式的方法之后即可制造器件而不用转移石墨烯层101。例如，图7是示出通过利用层叠结构150制造的晶体管200的结构的截面图，该层叠结构150通过使用图1A至1F的方法形成。
参考图7，晶体管200可包括图1F的层叠结构150以及设置在层叠结构150的石墨烯层101两侧上的第一电极111及第二电极112。金属衬底100可用作栅电极，插入在金属衬底100和石墨烯层101之间的绝缘层103可用作栅绝缘膜，石墨烯层101可用作沟道。第一电极111和第二电极112可以分别是源电极和漏电极。因此，根据示例实施方式，可以通过使用相对简单的工艺制造使用石墨烯层101作为沟道的晶体管200。
虽然已经通过使用专用术语参考发明构思的示例实施方式具体地示出和描述了发明构思，但是示例实施方式和术语仅用来解释发明构思而不应理解为限制由权利要求书限定的发明构思的范围。示范实施方式应当仅以描述的意思理解，而不为限制的目的。因此，发明构思的范围不由详细说明限定而通过权利要求限定，在该范围内的所有差异将理解为被包括在发明构思中。
本申请要求于2015年2月24日向韩国专利局提交的韩国专利申请No.10-2015-0025908的优先权，其全部内容通过引用结合在此。

Claims (20)

1.一种插入绝缘层的方法，包括：
在金属层上生长石墨烯层；
在所述石墨烯层的表面上沉积第一材料；
通过在第一压力和第一温度下加热所述第一材料而在所述石墨烯层和所述金属层之间插入所述第一材料；
在所述石墨烯层的所述表面上方沉积第二材料；和
通过在不同于所述第一压力的第二压力和不同于所述第一温度的第二温度下加热所述第二材料而在所述石墨烯层和所述金属层之间插入所述第二材料，从而在所述金属层和所述石墨烯层之间形成第一绝缘层，所述第一材料和所述第二材料彼此化学地键合，
其中所述第一压力低于所述第二压力，并且所述第一温度高于所述第二温度。
2.如权利要求1所述的方法，其中沉积所述第一材料包括沉积包含硅(Si)、铝(Al)、铪(Hf)、锆(Zr)和镧(La)中至少一个的所述第一材料。
3.如权利要求1所述的方法，其中
沉积所述第二材料包括沉积包含氧(O)和氮(N)中至少一个的所述第二材料，和
插入所述第二材料形成包括氧化物绝缘体和氮化物绝缘体之一的所述第一绝缘层。
4.如权利要求3所述的方法，其中插入所述第二材料形成包括氧化物绝缘体晶体和氮化物绝缘体晶体之一的所述第一绝缘层。
5.如权利要求1所述的方法，其中
所述第一压力等于或低于10-9托，所述第一温度在500℃至550℃的范围，和
所述第二压力在2×10-7托至8×10-7托的范围，所述第二温度在340℃至400℃的范围。
6.如权利要求1所述的方法，其中插入所述第一材料和插入所述第二材料被顺序且重复地执行。
7.如权利要求1所述的方法，其中在插入所述第一材料被连续且重复地执行至少两次之后，插入所述第二材料被连续且重复地执行至少两次。
8.如权利要求1所述的方法，其中在插入所述第一材料之后，所述方法还包括：
在所述石墨烯层的表面上沉积第三材料，所述第三材料不同于所述第一材料和所述第二材料；
在插入所述第一材料之后并在沉积所述第二材料之前，通过在所述第一压力和所述第一温度下加热所述第三材料而在所述石墨烯层和所述金属层之间插入所述第三材料；和
在插入所述第二材料之后，在所述金属层和所述石墨烯层之间形成第二绝缘层，所述第三材料和所述第二材料彼此化学键合。
9.如权利要求8所述的方法，其中沉积所述第三材料包括沉积包含Si、Al、Hf、Zr和La中至少一个的所述第三材料。
10.如权利要求1所述的方法，在插入所述第二材料之后，所述方法还包括：
在所述石墨烯层的所述表面上沉积第三材料，所述第三材料不同于所述第一材料和所述第二材料；和
通过在所述第一压力和所述第一温度下加热所述第三材料而在所述石墨烯层和所述金属层之间插入所述第三材料，从而在所述金属层和所述石墨烯层之间形成第二绝缘层，所述第三材料和所述第二材料彼此化学地键合。
11.如权利要求1所述的方法，还包括：
在所述生长之后图案化所述石墨烯层。
12.如权利要求1所述的方法，其中所述金属层包括以下之中的至少一个：铜(Cu)、镍(Ni)、铂(Pt)、钴(Co)、钌(Ru)、铝(Al)、铁(Fe)、金(Au)、镁(Mg)、铬(Cr)、锰(Mn)、铑(Rh)、钽(Ta)、钛(Ti)、铱(Ir)、铀(U)、钒(V)和钨(W)。
13.一种制造晶体管的方法，该方法包括：
在金属层上生长石墨烯层；
图案化所述石墨烯层；
在所述石墨烯层的表面上沉积第一材料；
通过在第一压力和第一温度下加热所述第一材料而在所述石墨烯层和所述金属层之间插入所述第一材料；
在所述石墨烯层的所述表面上方沉积第二材料；
通过在不同于所述第一压力的第二压力和不同于所述第一温度的第二温度下加热所述第二材料而在所述石墨烯层和所述金属层之间插入所述第二材料，从而在所述金属层和所述石墨烯层之间形成绝缘层，所述第一材料和所述第二材料彼此化学地键合；和
形成接触所述石墨烯层的一侧的第一电极和接触所述石墨烯层的另一侧的第二电极，
其中所述第一压力低于所述第二压力，并且所述第一温度高于所述第二温度。
14.如权利要求13所述的方法，其中沉积所述第一材料包括沉积包含硅(Si)、铝(Al)、铪(Hf)、锆(Zr)和镧(La)中至少一个的所述第一材料。
15.如权利要求13所述的方法，其中
沉积所述第二材料包括沉积包含氧(O)和氮(N)中至少一个的所述第二材料，和
插入所述第二材料形成包括氧化物绝缘体和氮化物绝缘体之一的所述绝缘层。
16.如权利要求13所述的方法，其中
所述第一压力等于或低于10-9托，所述第一温度在500℃至550℃的范围，和
所述第二压力在2×10-7托至8×10-7托的范围，所述第二温度在340℃至400℃的范围。
17.如权利要求15所述的方法，其中插入所述第二材料形成包括氧化物绝缘体晶体和氮化物绝缘体晶体之一的所述绝缘层。
18.如权利要求13所述的方法，其中插入所述第一材料和插入所述第二材料被顺序且重复地执行。
19.如权利要求13所述的方法，其中在插入所述第一材料被连续且重复地执行至少两次之后，插入所述第二材料被连续且重复地执行至少两次。
20.如权利要求13所述的方法，其中所述金属层包括以下之中的至少一个：铜(Cu)、镍(Ni)、铂(Pt)、钴(Co)、钌(Ru)、铝(Al)、铁(Fe)、金(Au)、镁(Mg)、铬(Cr)、锰(Mn)、铑(Rh)、钽(Ta)、钛(Ti)、铱(Ir)、铀(U)、钒(V)和钨(W)。
CN201610098970.9A 2015-02-24 2016-02-23 插入绝缘层的方法及制造半导体器件的方法 Active CN105914129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150025908A KR102386840B1 (ko) 2015-02-24 2015-02-24 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
KR10-2015-0025908 2015-02-24

Publications (2)

Publication Number Publication Date
CN105914129A CN105914129A (zh) 2016-08-31
CN105914129B true CN105914129B (zh) 2020-12-11

Family

ID=55442671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610098970.9A Active CN105914129B (zh) 2015-02-24 2016-02-23 插入绝缘层的方法及制造半导体器件的方法

Country Status (4)

Country Link
US (1) US9825182B2 (zh)
EP (1) EP3062335B1 (zh)
KR (1) KR102386840B1 (zh)
CN (1) CN105914129B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102386840B1 (ko) * 2015-02-24 2022-04-14 삼성전자주식회사 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법
KR102310124B1 (ko) 2017-03-28 2021-10-08 삼성전자주식회사 극자외선 노광용 펠리클, 포토마스크 조립체 및 펠리클의 제조 방법
CN109060160B (zh) * 2018-06-25 2021-01-08 泗阳君子兰激光科技发展有限公司 耐高压的温度传感器
CN110223996A (zh) * 2019-06-20 2019-09-10 德淮半导体有限公司 晶圆组件及其形成方法
CN115160025B (zh) * 2022-06-07 2023-04-11 中国电子科技集团公司第五十五研究所 一种制备基于金刚石表面终端的异质结的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110086756A1 (en) * 2010-12-20 2011-04-14 Gao hong-jun Method for preparing silicon intercalated monolayer graphene
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8487296B2 (en) * 2008-11-26 2013-07-16 New Jersey Institute Of Technology Graphene deposition and graphenated substrates
KR101423037B1 (ko) 2009-07-14 2014-08-13 그래핀스퀘어 주식회사 그래핀 시트의 제조 방법, 그래핀 적층체, 변형 수용성 그래핀 시트의 제조 방법, 변형 수용성 그래핀 시트, 및 이를 이용하는 소자
US9079776B2 (en) * 2009-12-31 2015-07-14 Korea Advanced Institute Of Science And Technology Method for producing graphenes through the production of a graphite intercalation compound using salts
KR101284059B1 (ko) 2011-01-28 2013-07-26 충남대학교산학협력단 그라핀-산화물반도체 이종접합 소자 및 그의 제조방법
US9249016B2 (en) 2011-03-29 2016-02-02 California Institute Of Technology Graphene-based multi-junctions flexible solar cell
US8629427B2 (en) 2011-04-29 2014-01-14 Texas A&M University Topological insulator-based field-effect transistor
US8728433B2 (en) * 2011-05-11 2014-05-20 Brookhaven Science Associates, Llc Processing of monolayer materials via interfacial reactions
US20130171502A1 (en) * 2011-12-29 2013-07-04 Guorong Chen Hybrid electrode and surface-mediated cell-based super-hybrid energy storage device containing same
KR101415237B1 (ko) 2012-06-29 2014-07-04 세종대학교산학협력단 그래핀의 적층 방법, 그래핀 적층체, 및 이를 포함하는 소자
US9331198B2 (en) 2012-07-06 2016-05-03 University Of North Texas Controlled epitaxial boron nitride growth for graphene based transistors
CN103572284B (zh) * 2012-08-06 2016-05-11 徐明生 一种转移二维纳米薄膜的方法
KR101920724B1 (ko) 2012-12-11 2018-11-21 삼성전자주식회사 그래핀을 포함하는 전자 소자
KR101580015B1 (ko) * 2013-08-30 2015-12-24 주식회사 엔씰텍 임시 점착/탈착층을 사용하는 플렉시블 정보 표시 소자 제조용 지지 기판, 이의 제조 방법, 그를 이용한 플렉시블 정보 표시 소자 및 그의 제조 방법
KR20150034829A (ko) * 2013-08-30 2015-04-06 주식회사 엔씰텍 플렉시블 정보 표시 소자 제조용 지지 기판, 이의 제조 방법, 이를 이용하여 제조된 플렉시블 정보 표시 소자 및 이의 제조방법
KR102386840B1 (ko) * 2015-02-24 2022-04-14 삼성전자주식회사 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120161098A1 (en) * 2009-08-20 2012-06-28 Nec Corporation Substrate, manufacturing method of substrate, semiconductor element, and manufacturing method of semiconductor element
US20110086756A1 (en) * 2010-12-20 2011-04-14 Gao hong-jun Method for preparing silicon intercalated monolayer graphene

Also Published As

Publication number Publication date
US9825182B2 (en) 2017-11-21
KR102386840B1 (ko) 2022-04-14
EP3062335B1 (en) 2021-07-07
KR20160103420A (ko) 2016-09-01
EP3062335A1 (en) 2016-08-31
CN105914129A (zh) 2016-08-31
US20160247942A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
CN105914129B (zh) 插入绝缘层的方法及制造半导体器件的方法
US8513653B2 (en) Electronic device using a two-dimensional sheet material, transparent display and methods of fabricating the same
KR102360025B1 (ko) 비정질 탄소원자층의 형성방법 및 비정질 탄소원자층을 포함하는 전자소자
US9214559B2 (en) Graphene-transferring member, graphene transferrer, method of transferring graphene, and methods of fabricating graphene device by using the same
EP2620982B1 (en) Graphene device and method of manufacturing the same
US8338825B2 (en) Graphene/(multilayer) boron nitride heteroepitaxy for electronic device applications
US9359211B2 (en) Methods of fabricating graphene using alloy catalyst
US9771665B2 (en) Process for forming graphene layers on silicon carbide
US10354935B2 (en) Graphene structure and method for manufacturing the same
US9337275B2 (en) Electrical contact for graphene part
KR101614322B1 (ko) 층수가 제어된 그래핀의 제조방법 및 그를 이용한 전자소자의 제조방법
KR20150059000A (ko) 이차원 물질을 포함하는 인버터와 그 제조방법 및 인버터를 포함하는 논리소자
US20120168723A1 (en) Electronic devices including graphene and methods of forming the same
EP3141523B1 (en) Method of forming a nanostructure comprising nanowires and semiconductor device including the nanostructure
KR101475266B1 (ko) 고품질 그래핀층 형성을 위한 기판 및 방법
US20130266739A1 (en) Process for forming carbon film or inorganic material film on substrate by physical vapor deposition
KR101984694B1 (ko) 실리콘 카바이드 웨이퍼 상의 단일층 그래핀의 제조방법
JP2012212877A (ja) 電子デバイス及びその製造方法
US9768400B2 (en) Method of making N-type semiconductor layer and method of making N-type thin film transistor
KR101920720B1 (ko) 그래핀 전사 방법 및 이를 이용한 소자의 제조방법
US9987830B2 (en) Method for processing a carrier and method for transferring a graphene layer
KR20170047483A (ko) 기능화된 그래핀 구조체, 및 그 제조 방법
KR20140108829A (ko) 롤투롤 방식을 이용한 그래핀 필름의 분리, 전사 방법
KR20170116855A (ko) 레이어 제어 기반 합성 장치 및 방법
JP2014051412A (ja) グラフェン構造及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant