KR20160061261A - 접착 시트, 다이싱 시트가 부착된 접착 시트, 적층 시트 및 반도체 장치의 제조 방법 - Google Patents

접착 시트, 다이싱 시트가 부착된 접착 시트, 적층 시트 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20160061261A
KR20160061261A KR1020150160597A KR20150160597A KR20160061261A KR 20160061261 A KR20160061261 A KR 20160061261A KR 1020150160597 A KR1020150160597 A KR 1020150160597A KR 20150160597 A KR20150160597 A KR 20150160597A KR 20160061261 A KR20160061261 A KR 20160061261A
Authority
KR
South Korea
Prior art keywords
adhesive sheet
sheet
adhesive
chip
bonding
Prior art date
Application number
KR1020150160597A
Other languages
English (en)
Other versions
KR102435086B1 (ko
Inventor
겐지 오니시
유타 기무라
유이치로 시시도
사다히토 미스미
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20160061261A publication Critical patent/KR20160061261A/ko
Application granted granted Critical
Publication of KR102435086B1 publication Critical patent/KR102435086B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J4/00—Adhesives based on organic non-macromolecular compounds having at least one polymerisable carbon-to-carbon unsaturated bond ; adhesives, based on monomers of macromolecular compounds of groups C09J183/00 - C09J183/16
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Chemical & Material Sciences (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

(과제) 반도체 칩의 진동을 저감하는 것이 가능하여, 칩 균열, 와이어와 패드의 접합 불량을 저감할 수 있는 접착 시트 등을 제공하는 것을 목적으로 한다.
(해결 수단) 130 ℃ 의 인장 저장 탄성률은 1 MPa ∼ 20 MPa 이며, 130 ℃ 의 tanδ 는 0.1 ∼ 0.3 인 접착 시트에 관한 것이다.

Description

접착 시트, 다이싱 시트가 부착된 접착 시트, 적층 시트 및 반도체 장치의 제조 방법{ADHESIVE SHEET, ADHESIVE SHEET WITH DICING SHEET, LAMINATED SHEET AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 접착 시트, 다이싱 시트가 부착된 접착 시트, 적층 시트 및 반도체 장치의 제조 방법에 관한 것이다.
최근, 반도체 장치의 소형화의 요구에서, 반도체 칩의 박화 (薄化) 가 진행되고 있다.
반도체 장치의 제조 방법에 관해서, 예를 들어, 반도체 칩을 접착 시트로 리드 프레임 등의 피착체에 고정시키는 공정과, 접착 시트를 경화시키는 공정과, 접착 시트를 경화시키는 공정 후에 와이어 본딩하는 공정을 포함하는 방법 (이하, 「방법 (I)」 이라고 한다) 이 알려져 있다 (예를 들어, 특허문헌 1 참조).
한편, 반도체 칩을 접착 시트로 피착체에 고정시키는 공정과, 와이어 본딩 하는 공정 (이하, 「와이어 본딩 공정」 이라고 한다) 과, 와이어 본딩 공정 후에 반도체 칩을 봉지 수지로 씌우면서 봉지 수지와 함께 접착 시트를 가열함으로써 접착 시트를 경화시키는 공정을 포함하는 방법 (이하, 「방법 (II)」 라고 한다) 도 알려져 있다. 방법 (II) 는, 봉지 수지와 함께 접착 시트를 가열하기 때문에, 방법 (I) 에 비해, 프로세스 비용이 우수하다. 따라서, 프로세스 비용의 관점에서, 방법 (II) 가 바람직하다.
그런데, 와이어 본딩 공정은, 와이어의 일단을 반도체 칩의 패드에 압착하면서 와이어에 초음파를 인가함으로써, 와이어와 패드를 접합하는 스텝 등을 포함한다.
일본 공개특허공보 2013－53190호
와이어 본딩 장치에서 나오는 초음파에 의해 반도체 칩이 진동하기 때문에, 칩 균열, 와이어와 패드의 접합 불량이 생기는 경우가 있다. 방법 (II) 에서는, 접착 시트를 경화시키기 전에 와이어 본딩 공정을 실시하기 때문에, 반도체 칩이 진동하기 쉬워, 칩 균열, 접합 불량이 생기기 쉽다. 반도체 칩의 두께가 50 ㎛ 이하이면, 칩 균열이 한층 생기기 쉽다.
본 발명은 상기 과제를 해결하여, 반도체 칩의 진동을 저감하는 것이 가능하여, 칩 균열, 와이어와 패드의 접합 불량을 저감할 수 있는 접착 시트, 다이싱 시트가 부착된 접착 시트 및 적층 시트를 제공하는 것을 목적으로 한다. 본 발명은 또, 반도체 칩의 진동을 저감하는 것이 가능하여, 칩 균열, 와이어와 패드의 접합 불량을 저감할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은, 130 ℃ 의 인장 저장 탄성률은 1 MPa ∼ 20 MPa 이며, 130 ℃ 의 tanδ 는 0.1 ∼ 0.3 인 접착 시트에 관한 것이다. 본 발명의 접착 시트로 반도체 칩을 피착체에 고정시킴으로써, 반도체 칩의 진동을 저감하는 것이 가능하여, 칩 균열, 와이어와 패드의 접합 불량을 저감할 수 있다.
본 발명의 접착 시트는 다음의 성질을 추가로 구비하는 것이 바람직하다. 즉, tanδ 의 최대치는 0.5 ∼ 1.4 인 것이 바람직하다.
본 발명의 접착 시트는 다음의 성질을 추가로 구비하는 것이 바람직하다. 즉, 25 ℃ ∼ 300 ℃ 의 범위를 매분 10 ℃ 로 승온하는 조건하의 DSC 측정에 의해 얻어지는 반응 열량은 0 mJ/mg ∼ 20 mJ/mg 인 것이 바람직하다. 20 mJ/mg 이하이면, 표준적인 와이어 본딩 조건하에서 경화 반응이 진행되기 어렵기 때문에, 봉지 수지를 가열할 때에 접착 시트를 연화시키는 것이 가능하여 피착체 표면의 요철을 매립할 수 있다.
바람직하게는, 본 발명의 접착 시트가 수지 성분을 함유한다. 바람직하게는, 수지 성분이 아크릴 수지를 함유한다. 바람직하게는, 아크릴 수지가 에폭시기 및/또는 카르복실기를 구비한다. 바람직하게는, 수지 성분 100 중량％ 중의 아크릴 수지의 함유량은 70 중량％ 이상이다.
바람직하게는, 본 발명의 접착 시트가 BET 비표면적 10 ㎡/g 이상의 무기 필러를 함유한다. 바람직하게는, 무기 필러의 신모스 경도는 5 이상이다. 바람직하게는, 무기 필러는, 표면 불활성화 처리가 실시되어 있다. 바람직하게는, 무기 필러의 함유량은 45 중량％ ∼ 90 중량％ 이다.
본 발명은 또, 기재 및 기재 상에 배치된 점착제층을 구비하는 다이싱 시트와, 점착제층 상에 배치된 접착 시트를 구비하는 다이싱 시트가 부착된 접착 시트에 관한 것이다.
본 발명은 또, 커버 필름과, 커버 필름 상에 배치된 다이싱 시트가 부착된 접착 시트를 구비하는 적층 시트에 관한 것이다.
본 발명은 또, 다이싱 시트가 부착된 접착 시트를 준비하는 공정과, 접착 시트에 반도체 웨이퍼를 압착하는 공정과, 접착 시트 상에 배치된 반도체 웨이퍼를 다이싱함으로써, 패드를 구비하는 반도체 칩 및 반도체 칩 상에 배치된 접착 필름을 구비하는 다이 본드용 칩을 형성하는 공정과, 단자부를 구비하는 피착체에 다이 본드용 칩을 압착함으로써 칩이 부착된 피착체를 형성하는 공정과, 와이어의 일단과 패드를 접합하는 스텝 및 와이어의 타단과 단자부를 접합하는 스텝을 포함하는 와이어 본딩 공정과, 와이어 본딩 공정 후에 칩이 부착된 피착체를 가열함으로써 접착 필름을 경화시키는 공정을 포함하는 반도체 장치의 제조 방법에 관한 것이다.
도 1 은, 접착 시트의 개략 단면도이다.
도 2 는, 다이싱 시트가 부착된 접착 시트의 개략 단면도이다.
도 3 은, 변형예에 관련된 다이싱 시트가 부착된 접착 시트의 개략 단면도이다.
도 4 는, 적층 시트의 개략 평면도이다.
도 5 는, 적층 시트의 단면을 부분적으로 확대하여 나타내는 개략 단면도이다.
도 6 은, 다이싱 시트가 부착된 접착 시트 상에 반도체 웨이퍼를 배치한 모습의 개략을 나타내는 단면도이다.
도 7 은, 반도체 웨이퍼를 개편화한 모습의 개략을 나타내는 단면도이다.
도 8 은, 반도체 칩이 부착된 피착체의 개략 단면도이다.
도 9 는, 와이어를 갖는 반도체 칩이 부착된 피착체의 개략 단면도이다.
도 10 은, 반도체 장치의 개략 단면도이다.
이하에 실시형태를 게재하여, 본 발명을 상세하게 설명하지만, 본 발명은 이들의 실시형태에만 한정되는 것은 아니다.
［실시형태 1］
(접착 시트 (3))
도 1 에 나타내는 바와 같이, 접착 시트 (3) 의 형태는 시트상이다. 접착 시트 (3) 는 열경화성을 구비한다.
접착 시트 (3) 는 다음의 성질을 추가로 구비한다. 즉, 130 ℃ 의 인장 저장 탄성률은 1 MPa ∼ 20 MPa 이다. 접착 시트 (3) 는 경화 전의 상태에서 비교적 단단하기 때문에, 접착 시트 (3) 로 반도체 칩을 피착체에 고정시킴으로써, 반도체 칩의 진동을 저감하는 것이 가능하여, 칩 균열, 와이어와 패드의 접합 불량을 저감할 수 있다. 20 MPa 이하이므로, 피착체에 대한 밀착력을 확보할 수 있다.
130 ℃ 의 인장 저장 탄성률은, 바람직하게는 3 MPa 이상, 보다 바람직하게는 4 MPa 이상, 더욱 바람직하게는 5 MPa 이상이다. 한편, 130 ℃ 의 인장 저장 탄성률은, 바람직하게는 18 MPa 이하, 보다 바람직하게는 15 MPa 이하이다.
130 ℃ 의 인장 저장 탄성률은, 무기 필러의 종류, 무기 필러의 함유량 등에 의해 컨트롤할 수 있다. 예를 들어, 입경이 작은 무기 필러를 사용하는 것, 신모스 경도가 높은 무기 필러를 사용하는 것 등에 의해, 130 ℃ 의 인장 저장 탄성률을 높일 수 있다.
130 ℃ 의 인장 저장 탄성률은 실시예에 기재된 방법으로 측정한다.
접착 시트 (3) 는 다음의 성질을 추가로 구비한다. 즉, 130 ℃ 의 tanδ 는 0.1 ∼ 0.3 이다. 0.3 이하이므로, 반도체 칩의 진동을 저감하는 것이 가능하여, 칩 균열, 와이어와 패드의 접합 불량을 저감할 수 있다. 0.1 이상이므로, 피착체에 대한 밀착력을 확보할 수 있다.
바람직하게는, 접착 시트 (3) 는 다음의 성질을 추가로 구비한다. 즉, tanδ 의 최대치는 0.5 ∼ 1.4 이다. 1.4 이하이면, 반도체 칩의 진동을 저감할 수 있다. 0.5 이상이면, 봉지 공정으로 기판의 요철을 매립할 수 있다. tanδ 의 최대치는, 보다 바람직하게는 1 이하이다.
tanδ 의 최대치를 나타내는 온도는, 바람직하게는 5 ℃ ∼ 80 ℃ 이다. tanδ 는 실시예에 기재된 방법으로 측정한다.
바람직하게는, 접착 시트 (3) 는 다음의 성질을 추가로 구비한다. 즉, 25 ℃ ∼ 300 ℃ 의 범위를 매분 10 ℃ 로 승온하는 조건하의 DSC 측정에 의해 얻어지는 반응 열량은 0 mJ/mg ∼ 20 mJ/mg 이다. 20 mJ/mg 이하이면, 표준적인 와이어 본딩 조건하에서 경화 반응이 진행되기 어렵기 때문에, 봉지 수지를 가열할 때에 접착 시트 (3) 를 연화시키는 것이 가능하여 피착체 표면의 요철을 매립할 수 있다. 반응 열량의 하한은, 예를 들어, 1 mJ/mg, 2 mJ/mg 등이어도 상관없다.
반응 열량은, 에폭시 수지의 함유량, 페놀 수지의 함유량, 촉매 등에 의해 컨트롤할 수 있다. 예를 들어, 에폭시 수지의 함유량을 줄이는 것, 페놀 수지의 함유량을 줄이는 것, 촉매를 첨가하지 않는 것 등에 의해, 반응 열량을 내릴 수 있다.
반응 열량이란, 25 ℃ ∼ 300 ℃ 의 범위를 매분 10 ℃ 로 승온하는 조건하의 DSC 측정에 의해 측정되는 열량을 시험편의 중량으로 나눔으로써 산출되는 값이다.
접착 시트 (3) 는, 수지 성분을 함유한다. 수지 성분으로서는, 아크릴 수지, 에폭시 수지, 페놀 수지 등을 들 수 있다.
아크릴 수지로서는, 특별히 한정되는 것이 아니고, 탄소수 30 이하, 특히 탄소수 4 ∼ 18 의 직사슬 혹은 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스테르의 1 종 또는 2 종 이상을 성분으로 하는 중합체 (아크릴 공중합체) 등을 들 수 있다. 상기 알킬기로서는, 예를 들어 메틸기, 에틸기, 프로필기, 이소프로필기, n-부틸기, t-부틸기, 이소부틸기, 아밀기, 이소아밀기, 헥실기, 헵틸기, 시클로헥실기, 2-에틸헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 라우릴기, 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기, 또는 도데실기 등을 들 수 있다.
또, 중합체 (아크릴 공중합체) 를 형성하는 다른 모노머로서는, 특별히 한정되는 것이 아니고, 예를 들어 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등과 같은 카르복실기 함유 모노머, 무수 말레산 혹은 무수 이타콘산 등과 같은 산무수물 모노머, (메트)아크릴산2-하이드록시에틸, (메트)아크릴산2-하이드록시프로필, (메트)아크릴산4-하이드록시부틸, (메트)아크릴산6-하이드록시헥실, (메트)아크릴산8-하이드록시옥틸, (메트)아크릴산10-하이드록시데실, (메트)아크릴산12-하이드록시라우릴 혹은 (4-하이드록시메틸시클로헥실)-메틸아크릴레이트 등과 같은 하이드록실기 함유 모노머, 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트 혹은 (메트)아크릴로일옥시나프탈렌술폰산 등과 같은 술폰산기 함유 모노머, 또는 2-하이드록시에틸아크릴로일포스페이트 등과 같은 인산기 함유 모노머를 들 수 있다.
아크릴 수지 중에서도, 중량 평균 분자량이 10만 이상인 것이 바람직하고, 30만 ∼ 300만인 것이 보다 바람직하고, 50만 ∼ 200만인 것이 더욱 바람직하다. 이러한 수치 범위 내이면, 접착성 및 내열성이 우수하기 때문이다. 또한, 중량 평균 분자량은, GPC (겔·퍼미에이션·크로마토그래피) 에 의해 측정하여, 폴리스티렌 환산에 의해 산출된 값이다.
내(耐)리플로우성을 높일 수 있다는 이유에서, 아크릴 수지는, 에폭시기, 카르복실기를 구비하는 것이 바람직하다. 아크릴 수지는, 하이드록실기 등을 추가로 구비할 수 있다.
아크릴 수지의 산가는, 바람직하게는 1 mgKOH/g 이상, 보다 바람직하게는 3 mgKOH/g 이상이다. 1 mgKOH/g 이상이면, 내리플로우성을 높일 수 있다. 한편, 아크릴 수지의 산가는, 바람직하게는 30 mgKOH/g 이하, 보다 바람직하게는 15 mgKOH/g 이하이다. 30 mgKOH/g 이하이면, 반응성을 억제할 수 있다.
또한, 산가는, JIS K 0070－1992 에 규정되는 중화 적정법으로 측정할 수 있다.
수지 성분 100 중량％ 중의 아크릴 수지의 함유량은, 바람직하게는 70 중량％ 이상, 보다 바람직하게는 75 중량％ 이상이다. 70 중량％ 이상이면, 반응 열량을 내릴 수 있다. 한편, 수지 성분 100 중량％ 중의 아크릴 수지의 함유량은, 바람직하게는 100 중량％ 이하, 보다 바람직하게는 98 중량％ 이하, 더욱 바람직하게는 97 중량％ 이하이다.
에폭시 수지로서는 특별히 한정되지 않고, 예를 들어 비스페놀 A 형, 비스페놀 F 형, 비스페놀 S 형, 브롬화 비스페놀 A 형, 수첨 비스페놀 A 형, 비스페놀 AF 형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀 노볼락형, 오르토 크레졸 노볼락형, 트리스하이드록시페닐메탄형, 테트라페니롤에탄형 등의 2 관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단토인형, 트리스글리시딜이소시아누레이트형 혹은 글리시딜아민형 등의 에폭시 수지가 사용된다. 이들의 에폭시 수지 중 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스하이드록시페닐메탄형 수지 또는 테트라페니롤에탄형 에폭시 수지가 특히 바람직하다. 이들의 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
에폭시 수지의 에폭시 당량은, 바람직하게는 120 g/eq. 이상, 보다 바람직하게는 140 g/eq. 이상, 더욱 바람직하게는 150 g/eq. 이상이다. 한편, 에폭시 수지의 에폭시 당량은, 바람직하게는 500 g/eq. 이하, 보다 바람직하게는 300 g/eq. 이하이다.
또한, 에폭시 수지의 에폭시 당량은, JIS K 7236-2009 에 규정된 방법으로 측정할 수 있다.
페놀 수지는, 에폭시 수지의 경화제로서 작용하는 것이며, 예를 들어, 페놀 노볼락 수지, 페놀아르알킬 수지, 크레졸 노볼락 수지, tert-부틸페놀 노볼락 수지, 노닐페놀 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라옥시스티렌 등의 폴리옥시스티렌 등을 들 수 있다. 이들의 페놀 수지 중 페놀 노볼락 수지, 페놀아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다.
페놀 수지의 수산기 당량은, 바람직하게는 150 g/eq. 이상, 보다 바람직하게는 200 g/eq. 이상이다. 한편, 페놀 수지의 수산기 당량은, 바람직하게는 400 g/eq. 이하, 보다 바람직하게는 300 g/eq. 이하이다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들어, 에폭시 수지 성분 중의 에폭시기 1 당량당 페놀 수지 중의 수산기가 0.5 ∼ 2.0 당량이 되도록 배합하는 것이 바람직하다. 보다 바람직한 것은, 0.8 ∼ 1.2 당량이다. 즉, 양자의 배합 비율이 이러한 범위를 벗어나면, 충분한 경화 반응이 진행되지 않아, 경화물의 특성이 열화되기 쉬워지기 때문이다.
수지 성분 100 중량％ 중의 에폭시 수지 및 페놀 수지의 합계 함유량은, 바람직하게는 30 중량％ 이하, 보다 바람직하게는 25 중량％ 이하이다. 한편, 에폭시 수지 및 페놀 수지의 합계 함유량은, 바람직하게는 2 중량％ 이상, 보다 바람직하게는 3 중량％ 이상이다.
접착 시트 (3) 가, BET 비표면적 10 ㎡/g 이상의 무기 필러를 함유하는 것이 바람직하다. 10 ㎡/g 이상이면, 130 ℃ 의 인장 저장 탄성률을 효과적으로 높일 수 있다.
무기 필러의 BET 비표면적은, 바람직하게는 20 ㎡/g 이상이다. 한편, 무기 필러의 BET 비표면적은, 바람직하게는 500 ㎡/g 이하, 보다 바람직하게는 400 ㎡/g 이하이다.
BET 비표면적은, JIS K 6430 ： 2008 에 준거하여 측정한다.
무기 필러의 신모스 경도는 바람직하게는 5 이상이다. 5 이상이면, 130 ℃ 의 인장 저장 탄성률을 효과적으로 높일 수 있다. 무기 필러의 신모스 경도의 상한은 특별히 한정되지 않지만, 예를 들어, 13 이다.
무기 필러로서는, 예를 들어, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 외 카본 등으로 이루어지는 여러 가지의 무기 분말을 들 수 있다.
무기 필러는, 통상적으로, 반응성기를 갖는다. 반응성기를 불활성화함으로써, 경화 반응 속도를 느리게 할 수 있다는 이유에서, 무기 필러는, 표면 불활성화 처리가 실시되어 있는 것이 바람직하다.
예를 들어, 무기 필러를 실란 커플링제로 전처리함으로써, 반응성기를 불활성화할 수 있다. 실란 커플링제로서는, 비닐기를 구비하는 실란 커플링제, 메타크릴기를 구비하는 실란 커플링제, 페닐기를 구비하는 실란 커플링제가 바람직하다.
접착 시트 (3) 중의 무기 필러의 함유량은, 바람직하게는 40 중량％ 이상, 보다 바람직하게는 45 중량％ 이상이다. 한편, 무기 필러의 함유량은, 바람직하게는 90 중량％ 이하, 보다 바람직하게는 80 중량％ 이하이다.
바람직하게는, 접착 시트 (3) 는 경화 촉진제를 함유하지 않는다. 경화 촉진제의 함유량은, 수지 성분 100 중량부에 대해, 바람직하게는 0.2 중량부 이하, 보다 바람직하게는 0.01 중량부 이하, 특히 바람직하게는 0 중량부이다.
경화 촉진제로서는, 예를 들어, 이미다졸계 화합물, 트리페닐포스핀계 화합물, 아민계 화합물, 트리페닐보란계 화합물, 트리할로겐보란계 화합물 등을 들 수 있다.
이미다졸계 화합물로서는, 2-메틸이미다졸 (상품명 ； 2MZ), 2-운데실이미다졸 (상품명 ； C11Z), 2-헵타데실이미다졸 (상품명 ； C17Z), 1,2-디메틸이미다졸 (상품명 ； 1.2 DMZ), 2-에틸-4-메틸이미다졸 (상품명 ； 2E4MZ), 2-페닐이미다졸 (상품명 ； 2PZ), 2-페닐-4-메틸이미다졸 (상품명 ； 2P4MZ), 1-벤질-2-메틸이미다졸 (상품명 ； 1B2MZ), 1-벤질-2-페닐이미다졸 (상품명 ； 1B2PZ), 1-시아노에틸-2-메틸이미다졸 (상품명 ； 2MZ-CN), 1-시아노에틸-2-운데실이미다졸 (상품명 ； C11Z-CN), 1-시아노에틸-2-페닐이미다졸륨트리멜리테이트 (상품명 ； 2PZCNS-PW), 2,4-디아미노- 6-［2'-메틸이미다졸릴-(1')］-에틸-s-트리아진 (상품명 ； 2MZ-A), 2,4-디아미노-6-［2'-운데실이미다졸릴-(1')］-에틸-s-트리아진 (상품명 ； C11Z-A), 2,4-디아미노-6-［2'-에틸-4'-메틸이미다졸릴-(1')］-에틸-s-트리아진 (상품명 ； 2E4MZ-A), 2,4-디아미노-6-［2'-메틸이미다졸릴-(1')］-에틸-s-트리아진이소시아누르산 부가물 (상품명 ； 2MA-OK), 2-페닐-4,5-디하이드록시메틸이미다졸 (상품명 ； 2PHZ-PW), 2-페닐-4-메틸-5-하이드록시메틸이미다졸 (상품명 ； 2P4MHZ-PW) 등을 들 수 있다 (모두 시코쿠 화성 (주) 제조).
트리페닐포스핀계 화합물로서는 특별히 한정되지 않고, 예를 들어, 트리페닐포스핀, 트리부틸포스핀, 트리(p-메틸페닐)포스핀, 트리(노닐페닐)포스핀, 디페닐톨릴포스핀 등의 트리오르가노포스핀, 테트라페닐포스포늄브로마이드 (상품명 ； TPP-PB), 메틸트리페닐포스포늄 (상품명 ； TPP-MB), 메틸트리페닐포스포늄클로라이드 (상품명 ； TPP-MC), 메톡시메틸트리페닐포스포늄 (상품명 ； TPP-MOC), 벤질트리페닐포스포늄클로라이드 (상품명 ； TPP-ZC) 등을 들 수 있다 (모두 홋코 화학사 제조).
트리페닐보란계 화합물로서는 특별히 한정되지 않고, 예를 들어, 트리(p-메틸페닐)포스핀 등을 들 수 있다. 또, 트리페닐보란계 화합물로서는, 추가로 트리페닐포스핀 구조를 갖는 것도 포함된다. 트리페닐포스핀 구조 및 트리페닐보란 구조를 갖는 화합물로서는 특별히 한정되지 않고, 예를 들어, 테트라페닐포스포늄테트라페닐보레이트 (상품명 ； TPP-K), 테트라페닐포스포늄테트라-p-트리보레이트 (상품명 ； TPP-MK), 벤질트리페닐포스포늄테트라페닐보레이트 (상품명 ； TPP-ZK), 트리페닐포스핀트리페닐보란 (상품명 ； TPP-S) 등을 들 수 있다 (모두 홋코 화학사 제조).
아미노계 화합물로서는 특별히 한정되지 않고, 예를 들어, 모노에탄올아민트리플루오로보레이트 (스테라케미파 (주) 제조), 디시안디아미드 (나카라이테스크 (주) 제조) 등을 들 수 있다.
트리할로겐보란계 화합물로서는 특별히 한정되지 않고, 예를 들어, 트리클로로보란 등을 들 수 있다.
접착 시트 (3) 는, 상기 성분 이외에도, 필름 제조에 일반적으로 사용되는 배합제, 예를 들어, 가교제 등을 적절히 함유해도 된다.
접착 시트 (3) 는, 통상적인 방법으로 제조할 수 있다. 예를 들어, 상기 각 성분을 함유하는 접착제 조성물 용액을 제작하고, 접착제 조성물 용액을 기재 세퍼레이터 위에 소정 두께가 되도록 도포하여 도포막을 형성한 후, 도포막을 건조시킴으로써, 접착 시트 (3) 를 제조할 수 있다.
접착제 조성물 용액에 사용하는 용매로서는 특별히 한정되지 않지만, 상기 각 성분을 균일하게 용해, 혼련 또는 분산할 수 있는 유기 용매가 바람직하다. 예를 들어, 디메틸포름아미드, 디메틸아세트아미드, N-메틸피롤리돈, 아세톤, 메틸에틸케톤, 시클로헥사논 등의 케톤계 용매, 톨루엔, 자일렌 등을 들 수 있다. 도포 방법은 특별히 한정되지 않는다. 용제 도공의 방법으로서는, 예를 들어, 다이 코터, 그라비아 코터, 롤 코터, 리버스 코터, 콤마 코터, 파이프 독터 코터, 스크린 인쇄 등을 들 수 있다. 그 중에서도, 도포 두께의 균일성이 높다는 점에서, 다이 코터가 바람직하다.
기재 세퍼레이터로서는, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장사슬 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코트된 플라스틱 필름이나 종이 등이 사용 가능하다. 접착제 조성물 용액의 도포 방법으로서는, 예를 들어, 롤 도공, 스크린 도공, 그라비아 도공 등을 들 수 있다. 또, 도포막의 건조 조건은 특별히 한정되지 않고, 예를 들어, 건조 온도 70 ∼ 160 ℃, 건조 시간 1 ∼ 5 분간으로 실시할 수 있다.
접착 시트 (3) 의 제조 방법으로서는, 예를 들어, 상기 각 성분을 믹서로 혼합하고, 얻어진 혼합물을 프레스 성형하여 접착 시트 (3) 를 제조하는 방법 등도 바람직하다. 믹서로서는 플래니터리 믹서 등을 들 수 있다.
접착 시트 (3) 의 두께는 특별히 한정되지 않지만, 3 ㎛ 이상이 바람직하고, 5 ㎛ 이상이 보다 바람직하다. 3 ㎛ 미만이면, 접착 면적이 불안정해지는 경우가 있다. 또, 접착 시트 (3) 의 두께는 100 ㎛ 이하가 바람직하고, 50 ㎛ 이하가 보다 바람직하다. 100 ㎛ 를 초과하면, 다이 어태치의 하중에 의해 접착 시트 (3) 가 과도하게 비어져 나와, 패드를 오염시키는 경우가 있다.
접착 시트 (3) 는, 반도체 장치를 제조하기 위해서 사용된다. 구체적으로는, 리드 프레임 등의 피착체와 반도체 칩을 접착하기 위한 필름 (이하, 「다이 어태치 필름」 이라고 한다) 으로서 사용된다. 피착체로서는, 리드 프레임, 인터포저, 반도체 칩 등을 들 수 있다.
접착 시트 (3) 는, 다이싱 시트가 부착된 접착 시트의 형태로 사용하는 것이 바람직하다.
(다이싱 시트가 부착된 접착 시트 (10))
다이싱 시트가 부착된 접착 시트 (10) 에 대해 설명한다.
도 2 에 나타내는 바와 같이, 다이싱 시트가 부착된 접착 시트 (10) 는, 다이싱 시트 (1) 및 다이싱 시트 (1) 상에 배치된 접착 시트 (3) 를 구비한다. 다이싱 시트 (1) 는, 기재 (11) 및 기재 (11) 상에 배치된 점착제층 (12) 을 구비한다. 접착 시트 (3) 는 점착제층 (12) 상에 배치되어 있다.
도 3 에 나타내는 바와 같이, 다이싱 시트가 부착된 접착 시트 (10) 는, 워크 (반도체 웨이퍼 (4) 등) 첩부 부분에만 접착 시트 (3) 를 형성한 구성이어도 된다.
기재 (11) 는, 다이싱 시트가 부착된 접착 시트 (10) 의 강도 모체가 되는 것으로, 자외선 투과성을 갖는 것이 바람직하다. 기재 (11) 로서는, 예를 들어, 저밀도 폴리에틸렌, 직사슬형 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프로필렌, 폴리부텐, 폴리메틸펜텐 등의 폴리올레핀, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산에스테르 (랜덤, 교호) 공중합체, 에틸렌-부텐 공중합체, 에틸렌-헥센 공중합체, 폴리우레탄, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트 등의 폴리에스테르, 폴리카보네이트, 폴리이미드, 폴리에테르에테르케톤, 폴리이미드, 폴리에테르이미드, 폴리아미드, 전체 방향족 폴리아미드, 폴리페닐술파이드, 아라미드 (종이), 유리, 유리 크로스, 불소 수지, 폴리염화비닐, 폴리염화비닐리덴, 셀룰로오스계 수지, 실리콘 수지, 금속 (박), 종이 등을 들 수 있다.
기재 (11) 의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들어, 크롬산 처리, 오존 폭로, 화염 폭로, 고압전격 폭로, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하도제 (예를 들어, 후술하는 점착 물질) 에 의한 코팅 처리를 실시할 수 있다.
기재 (11) 의 두께는, 특별히 제한되지 않고 적절히 결정할 수 있지만, 일반적으로는 5 ∼ 200 ㎛ 정도이다.
점착제층 (12) 의 형성에 사용하는 점착제로서는 특별히 제한되지 않고, 예를 들어, 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 접착제를 사용할 수 있다. 감압성 접착제로서는, 반도체 웨이퍼나 유리 등의 오염을 꺼리는 전자 부품의 초순수나 알코올 등의 유기 용제에 의한 청정 세정성 등의 점에서, 아크릴계 폴리머를 베이스 폴리머로 하는 아크릴계 점착제가 바람직하다.
아크릴계 폴리머로서는, 예를 들어, (메트)아크릴산알킬에스테르 (예를 들어, 메틸에스테르, 에틸에스테르, 프로필에스테르, 이소프로필에스테르, 부틸에스테르, 이소부틸에스테르, s-부틸에스테르, t-부틸에스테르, 펜틸에스테르, 이소펜틸에스테르, 헥실에스테르, 헵틸에스테르, 옥틸에스테르, 2-에틸헥실에스테르, 이소옥틸에스테르, 노닐에스테르, 데실에스테르, 이소데실에스테르, 운데실에스테르, 도데실에스테르, 트리데실에스테르, 테트라데실에스테르, 헥사데실에스테르, 옥타데실에스테르, 에이코실에스테르 등의 알킬기의 탄소수 1 ∼ 30, 특히 탄소수 4 ∼ 18 의 직사슬형 또는 분기 사슬형의 알킬에스테르 등) 및 (메트)아크릴산시클로알킬에스테르 (예를 들어, 시클로펜틸에스테르, 시클로헥실에스테르 등) 의 1 종 또는 2 종 이상을 단량체 성분으로서 사용한 아크릴계 폴리머 등을 들 수 있다. 또한, (메트)아크릴산에스테르란 아크릴산에스테르 및/또는 메타크릴산에스테르를 말하며, 본 발명의 (메트) 란 모두 동일한 의미이다.
아크릴계 폴리머는, 응집력, 내열성 등의 개질을 목적으로 하여, 필요에 따라, 상기 (메트)아크릴산알킬에스테르 또는 시클로알킬에스테르와 공중합 가능한 다른 모노머 성분에 대응하는 단위를 포함하고 있어도 된다. 이와 같은 모노머 성분으로서, 예를 들어, 아크릴산, 메타크릴산, 카르복시에틸(메트)아크릴레이트, 카르복시펜틸(메트)아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머 ； 무수 말레산, 무수 이타콘산 등의 산무수물 모노머 ； (메트)아크릴산2-하이드록시에틸, (메트)아크릴산2-하이드록시프로필, (메트)아크릴산4-하이드록시부틸, (메트)아크릴산6-하이드록시헥실, (메트)아크릴산8-하이드록시옥틸, (메트)아크릴산10-하이드록시데실, (메트)아크릴산12-하이드록시라우릴, (4-하이드록시메틸시클로헥실)메틸(메트)아크릴레이트 등의 하이드록실기 함유 모노머 ； 스티렌술폰산, 알릴술폰산, 2-(메트)아크릴아미드-2-메틸프로판술폰산, (메트)아크릴아미드프로판술폰산, 술포프로필(메트)아크릴레이트, (메트)아크릴로일옥시나프탈렌술폰산 등의 술폰산기 함유 모노머 ； 2-하이드록시에틸아크릴로일포스페이트 등의 인산기 함유 모노머 ； 아크릴아미드, 아크릴로니트릴 등을 들 수 있다. 이들 공중합 가능한 모노머 성분은, 1 종 또는 2 종 이상 사용할 수 있다. 이들 공중합 가능한 모노머의 사용량은, 전체 모노머 성분의 40 중량％ 이하가 바람직하다.
또한, 아크릴계 폴리머는, 가교시키기 위해, 다관능성 모노머 등도, 필요에 따라 공중합용 모노머 성분으로서 함유할 수 있다. 이와 같은 다관능성 모노머로서, 예를 들어, 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트, 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등을 들 수 있다. 이들의 다관능성 모노머도 1 종 또는 2 종 이상 사용할 수 있다. 다관능성 모노머의 사용량은, 점착 특성 등의 점에서, 전체 모노머 성분의 30 중량％ 이하가 바람직하다.
아크릴계 폴리머는, 단일 모노머 또는 2 종 이상의 모노머 혼합물을 중합에 부여함으로써 얻어진다. 중합은, 용액 중합, 유화 중합, 괴상 중합, 현탁 중합 등의 어느 방식으로 실시할 수도 있다. 청정한 피착체에 대한 오염 방지 등의 점에서, 저분자량 물질의 함유량이 작은 것이 바람직하다. 이 점에서, 아크릴계 폴리머의 수평균 분자량은, 바람직하게는 30만 이상, 더욱 바람직하게는 40만 ∼ 300만 정도이다.
또, 상기 점착제에는, 베이스 폴리머인 아크릴계 폴리머 등의 수평균 분자량을 높이기 위해, 외부 가교제를 적절히 채용할 수도 있다. 외부 가교 방법의 구체적 수단으로서는, 폴리이소시아네이트 화합물, 에폭시 화합물, 아지리딘 화합물, 멜라민계 가교제 등의 이른바 가교제를 첨가하여 반응시키는 방법을 들 수 있다. 외부 가교제를 사용하는 경우, 그 사용량은, 가교할 베이스 폴리머와의 밸런스에 의해, 나아가서는, 점착제로서의 사용 용도에 의해 적절히 결정된다. 일반적으로는, 상기 베이스 폴리머 100 중량부에 대해, 5 중량부 정도 이하, 나아가서는 0.1 ∼ 5 중량부 배합하는 것이 바람직하다. 또한, 점착제에는, 필요에 따라, 상기 성분 외에, 종래 공지된 각종 점착 부여제, 노화 방지제 등의 첨가제를 사용해도 된다.
점착제층 (12) 은 방사선 경화형 점착제에 의해 형성할 수 있다. 방사선 경화형 점착제는, 자외선 등의 방사선의 조사에 의해 가교도를 증대시켜 그 점착력을 용이하게 저하시킬 수 있다.
도 2 에 나타내는 점착제층 (12) 의 워크 첩부 부분에 대응하는 부분 (12a) 만을 방사선 조사함으로써 다른 부분 (12b) 과의 점착력의 차를 형성할 수 있다. 이 경우, 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분 (12b) 은 접착 시트 (3) 와 점착하여, 다이싱할 때의 유지력을 확보할 수 있다.
또, 도 3 에 나타내는 접착 시트 (3) 에 맞추어 방사선 경화형의 점착제층 (12) 을 경화시킴으로써, 점착력이 현저하게 저하된 상기 부분 (12a) 을 형성할 수 있다. 이 경우, 미경화의 방사선 경화형 점착제에 의해 형성되어 있는 상기 부분 (12b) 에 웨이퍼 링을 고정할 수 있다.
요컨대, 점착제층 (12) 을 방사선 경화형 점착제에 의해 형성하는 경우에는, 점착제층 (12) 에 있어서의 상기 부분 (12a) 의 점착력 ＜그 밖의 부분 (12b) 의 점착력이 되도록 상기 부분 (12a) 을 방사선 조사하는 것이 바람직하다.
방사선 경화형 점착제는, 탄소-탄소 이중 결합 등의 방사선 경화성의 관능기를 가지며, 또한 점착성을 나타내는 것을 특별히 제한 없이 사용할 수 있다. 방사선 경화형 점착제로서는, 예를 들어, 상기 아크릴계 점착제, 고무계 점착제 등의 일반적인 감압성 점착제에, 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합한 첨가형의 방사선 경화형 점착제를 예시할 수 있다.
배합하는 방사선 경화성의 모노머 성분으로서는, 예를 들어, 우레탄 올리고머, 우레탄(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 테트라메틸올메탄테트라(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 디펜타에리트리톨모노하이드록시펜타(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 1,4-부탄디올디(메트)아크릴레이트 등을 들 수 있다. 또 방사선 경화성의 올리고머 성분은 우레탄계, 폴리에테르계, 폴리에스테르계, 폴리카보네이트계, 폴리부타디엔계 등 여러 가지의 올리고머를 들 수 있고, 그 분자량이 100 ∼ 30000 정도의 범위인 것이 적당하다. 방사선 경화성의 모노머 성분이나 올리고머 성분의 배합량은, 상기 점착제층의 종류에 따라, 점착제층의 점착력을 저하할 수 있는 양을, 적절히 결정할 수 있다. 일반적으로는, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대해, 예를 들어 5 ∼ 500 중량부, 바람직하게는 40 ∼ 150 중량부 정도이다.
또, 방사선 경화형 점착제로서는, 상기 설명한 첨가형의 방사선 경화형 점착제 외에, 베이스 폴리머로서, 탄소-탄소 이중 결합을 폴리머 측사슬 또는 주사슬 중 혹은 주사슬 말단에 갖는 것을 사용한 내재형의 방사선 경화형 점착제를 들 수 있다. 내재형의 방사선 경화형 점착제는, 저분자 성분인 올리고머 성분 등을 함유할 필요가 없고, 또는 대부분은 함유하지 않기 때문에, 시간 경과적으로 올리고머 성분 등이 점착제 재중을 이동하는 일 없이, 안정적인 층 구조의 점착제층을 형성할 수 있기 때문에 바람직하다.
상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머는, 탄소-탄소 이중 결합을 가지며, 또한 점착성을 갖는 것을 특별히 제한 없이 사용할 수 있다. 이와 같은 베이스 폴리머로서는, 아크릴계 폴리머를 기본 골격으로 하는 것이 바람직하다. 아크릴계 폴리머의 기본 골격으로서는, 상기 예시한 아크릴계 폴리머를 들 수 있다.
상기 아크릴계 폴리머에 대한 탄소-탄소 이중 결합의 도입법은 특별히 제한되지 않고, 여러 가지 방법을 채용할 수 있지만, 탄소-탄소 이중 결합은 폴리머 측사슬에 도입하는 것이 분자 설계가 용이하다. 예를 들어, 미리, 아크릴계 폴리머에 관능기를 갖는 모노머를 공중합한 후, 이 관능기와 반응할 수 있는 관능기 및 탄소-탄소 이중 결합을 갖는 화합물을, 탄소-탄소 이중 결합의 방사선 경화성을 유지한 채로 축합 또는 부가 반응시키는 방법을 들 수 있다.
이들 관능기의 조합의 예로서는, 카르복실산기와 에폭시기, 카르복실산기와 아지리딜기, 하이드록실기와 이소시아네이트기 등을 들 수 있다. 이들 관능기의 조합 중에서도 반응 추적의 용이함에서, 하이드록실기와 이소시아네이트기의 조합이 바람직하다. 또, 이들 관능기의 조합에 의해, 상기 탄소-탄소 이중 결합을 갖는 아크릴계 폴리머를 생성하는 조합이면, 관능기는 아크릴계 폴리머와 상기 화합물 중 어느 측에 있어도 되지만, 상기의 바람직한 조합에서는, 아크릴계 폴리머가 하이드록실기를 가지며, 상기 화합물이 이소시아네이트기를 갖는 경우가 바람직하다. 이 경우, 탄소-탄소 이중 결합을 갖는 이소시아네이트 화합물로서는, 예를 들어, 메타크릴로일이소시아네이트, 2-메타크릴로일옥시에틸이소시아네이트, m-이소프로페닐-α,α-디메틸벤질이소시아네이트 등을 들 수 있다. 또, 아크릴계 폴리머로서는, 상기 예시한 하이드록시기 함유 모노머나 2-하이드록시에틸비닐에테르, 4-하이드록시부틸비닐에테르, 디에틸렌글루콜모노비닐에테르의 에테르계 화합물 등을 공중합한 것이 사용된다.
상기 내재형의 방사선 경화형 점착제는, 상기 탄소-탄소 이중 결합을 갖는 베이스 폴리머 (특히 아크릴계 폴리머) 를 단독으로 사용할 수 있지만, 특성을 악화시키지 않을 정도로 상기 방사선 경화성의 모노머 성분이나 올리고머 성분을 배합할 수도 있다. 방사선 경화성의 올리고머 성분 등은, 통상적으로 베이스 폴리머 100 중량부에 대해 30 중량부의 범위 내이며, 바람직하게는 0 ∼ 10 중량부의 범위이다.
상기 방사선 경화형 점착제에는, 자외선 등에 의해 경화시키는 경우에는 광 중합 개시제를 함유시킨다. 광 중합 개시제로서는, 예를 들어, 4-(2-하이드록시에톡시)페닐(2-하이드록시-2-프로필)케톤, α-하이드록시-α,α'-디메틸아세토페논, 2-메틸-2-하이드록시프로피오페논, 1-하이드록시시클로헥실페닐케톤 등의 α-케톨계 화합물 ； 메톡시아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디에톡시아세토페논, 2-메틸-1-［4-(메틸티오)-페닐］-2-모르폴리노프로판-1 등의 아세토페논계 화합물 ； 벤조인에틸에테르, 벤조인이소프로필에테르, 아니소인메틸에테르 등의 벤조인에테르계 화합물 ； 벤질디메틸케탈 등의 케탈계 화합물 ； 2-나프탈렌술포닐클로라이드 등의 방향족 술포닐클로라이드계 화합물 ； 1-페논-1,1-프로판디온-2-(o-에톡시카르보닐)옥심 등의 광활성 옥심계 화합물 ； 벤조페논, 벤조일벤조산, 3,3'-디메틸-4-메톡시벤조페논 등의 벤조페논계 화합물 ； 티오크산톤, 2-클로로티오크산톤, 2-메틸티오크산톤, 2,4-디메틸티오크산톤, 이소프로필티오크산톤, 2,4-디클로로티오크산톤, 2,4-디에틸티오크산톤, 2,4-디이소프로필티오크산톤 등의 티오크산톤계 화합물 ； 캄퍼퀴논 ； 할로겐화 케톤 ； 아실포스피녹시드 ； 아실포스포네이트 등을 들 수 있다. 광 중합 개시제의 배합량은, 점착제를 구성하는 아크릴계 폴리머 등의 베이스 폴리머 100 중량부에 대해, 예를 들어 0.05 ∼ 20 중량부 정도이다.
또 방사선 경화형 점착제로서는, 예를 들어, 일본 공개특허공보 소60-196956호에 개시되어 있는, 불포화 결합을 2 개 이상 갖는 부가 중합성 화합물, 에폭시기를 갖는 알콕시실란 등의 광 중합성 화합물과, 카르보닐 화합물, 유기 황 화합물, 과산화물, 아민, 오늄염계 화합물 등의 광 중합 개시제를 함유하는 고무계 점착제나 아크릴계 점착제 등을 들 수 있다.
상기 방사선 경화형의 점착제층 (12) 중에는, 필요에 따라, 방사선 조사에 의해 착색되는 화합물을 함유시킬 수도 있다. 방사선 조사에 의해, 착색되는 화합물을 점착제층 (12) 에 함유시킴으로써, 방사선 조사된 부분만을 착색할 수 있다. 방사선 조사에 의해 착색되는 화합물은, 방사선 조사 전에는 무색 또는 담색이지만, 방사선 조사에 의해 유색이 되는 화합물이며, 예를 들어, 로이코 염료 등을 들 수 있다. 방사선 조사에 의해 착색되는 화합물의 사용 비율은, 적절히 설정할 수 있다.
점착제층 (12) 의 두께는, 특별히 한정되지 않지만, 칩 절단면의 결손 방지나 접착 시트 (3) 의 고정 유지의 양립성 등의 점에서는, 1 ∼ 50 ㎛ 정도인 것이 바람직하다. 바람직하게는 2 ∼ 30 ㎛, 나아가서는 5 ∼ 25 ㎛ 가 바람직하다.
다이싱 시트가 부착된 접착 시트 (10) 는, 커버 필름에 의해 보호되어 있는 것이 바람직하다. 즉, 접착 시트 (3) 상에 커버 필름이 배치되어 있는 것이 바람직하다.
다이싱 시트가 부착된 접착 시트 (10) 는, 통상적인 방법으로 제조할 수 있다. 예를 들어, 다이싱 시트 (1) 의 점착제층 (12) 과 접착 시트 (3) 를 첩합 (貼合) 함으로써, 다이싱 시트가 부착된 접착 시트 (10) 를 제조할 수 있다.
(적층 시트 2)
도 4 ∼ 도 5 에 나타내는 바와 같이, 적층 시트 (2) 는, 커버 필름 (9) 과, 커버 필름 (9) 상에 배치된 다이싱 시트가 부착된 접착 시트 (10a, 10b, 10c,‥‥‥10m) 를 구비한다. 다이싱 시트가 부착된 접착 시트 (10a), 다이싱 시트가 부착된 접착 시트 (10b) 의 간격, 다이싱 시트가 부착된 접착 시트 (10b), 다이싱 시트가 부착된 접착 시트 (10c) 의 간격,‥‥‥다이싱 시트가 부착된 접착 시트 (10l), 다이싱 시트가 부착된 접착 시트 (10m) 의 간격은 일정하다.
도 5 에 나타내는 바와 같이, 커버 필름 (9) 상에 접착 시트 (3) 가 배치되어 있다.
커버 필름 (9) 은, 실용에 제공할 때까지 접착 시트 (3) 를 보호하는 보호재로서 기능할 수 있다. 커버 필름 (9) 으로서는, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장사슬 알킬아크릴레이트계 박리제 등의 박리제에 의해 표면 코트된 플라스틱 필름, 종이 등이 사용 가능하다.
(반도체 장치의 제조 방법)
도 6 에 나타내는 바와 같이, 다이싱 시트가 부착된 접착 시트 (10) 에 반도체 웨이퍼 (4) 를 압착한다. 반도체 웨이퍼 (4) 로서는, 실리콘 웨이퍼, 실리콘 카바이드 웨이퍼, 화합물 반도체 웨이퍼 등을 들 수 있다. 화합물 반도체 웨이퍼로서는, 질화갈륨 웨이퍼 등을 들 수 있다.
압착 방법으로서는, 예를 들어, 압착 롤 등의 가압 수단에 의해 가압하는 방법 등을 들 수 있다.
압착 온도 (첩부 온도) 는, 35 ℃ 이상이 바람직하고, 37 ℃ 이상이 보다 바람직하다. 압착 온도의 상한은 낮은 것이 바람직하고, 바람직하게는 50 ℃ 이하, 보다 바람직하게는 45 ℃ 이하이다. 저온에서 압착함으로써, 반도체 웨이퍼 (4) 에 대한 열 영향을 방지하는 것이 가능하여, 반도체 웨이퍼 (4) 의 휨을 억제할 수 있다. 또, 압력은, 1 × 105 Pa ∼ 1 × 107 Pa 인 것이 바람직하고, 2 × 105 Pa ∼ 8 × 106 Pa 인 것이 보다 바람직하다.
도 7 에 나타내는 바와 같이, 반도체 웨이퍼 (4) 를 다이싱함으로써, 다이 본드용 칩 (41) 을 형성한다. 다이 본드용 칩 (41) 은, 반도체 칩 (5) 및 반도체 칩 (5) 상에 배치된 접착 필름 (31) 을 구비한다. 반도체 칩 (5) 은, 칩 본체부 (502) 및 칩 본체부 (502) 상에 배치된 패드 (501) 를 구비한다. 패드 (501) 는 전극 패드이다. 패드 (501) 의 재료로서는, 알루미늄 등을 들 수 있다. 본 공정에서는, 다이싱 시트가 부착된 접착 시트 (10) 까지 절삭을 실시하는 풀 컷으로 불리는 절단 방식 등을 채용할 수 있다. 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 사용할 수 있다. 또, 반도체 웨이퍼 (4) 는, 다이싱 시트가 부착된 접착 시트 (10) 에 의해 접착 고정되어 있으므로, 칩 결손이나 칩 비산을 억제할 수 있음과 함께, 반도체 웨이퍼 (4) 의 파손도 억제할 수 있다.
다이 본드용 칩 (41) 을 픽업한다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 여러 가지의 방법을 채용할 수 있다. 예를 들어, 개개의 반도체 칩 (5) 을 다이싱 시트가 부착된 접착 시트 (10) 측으로부터 니들에 의해 밀어 올리고, 이어서 다이 본드용 칩 (41) 을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다.
점착제층 (12) 이 자외선 경화형인 경우, 점착제층 (12) 에 자외선을 조사한 후에 픽업한다. 이로써, 점착제층 (12) 의 다이 본드용 칩 (41) 에 대한 점착력이 저하되므로, 다이 본드용 칩 (41) 을 용이하게 픽업할 수 있다. 자외선 조사 시의 조사 강도, 조사 시간 등의 조건은 특별히 한정되지 않고, 적절히 필요에 따라 설정하면 된다.
도 8 에 나타내는 바와 같이, 다이 본드용 칩 (41) 을 피착체 (6) 에 압착함으로써 반도체 칩이 부착된 피착체 (61) 를 얻는다. 반도체 칩이 부착된 피착체 (61) 는, 피착체 (6), 피착체 (6) 상에 배치된 접착 필름 (31) 및 접착 필름 (31) 상에 배치된 반도체 칩 (5) 을 구비한다. 피착체 (6) 는, 본체부 (602) 및 본체부 (602) 상에 배치된 단자부 (601) 를 구비한다.
다이 본드용 칩 (41) 을 피착체 (6) 에 압착하는 온도 (이하, 「다이 어태치 온도」 라고 한다) 는, 바람직하게는 80 ℃ 이상, 보다 바람직하게는 90 ℃ 이상이다. 또, 다이 어태치 온도는, 바람직하게는 150 ℃ 이하, 보다 바람직하게는 130 ℃ 이하이다.
도 9 에 나타내는 바와 같이, 패드 (501) 와 단자부 (601) 를 본딩 와이어 (7) (이하, 「와이어 (7)」 라고 한다) 로 전기적으로 접속하는 와이어 본딩 공정을 실시한다. 와이어 (7) 의 재료로서는, 예를 들어 금, 알루미늄, 구리 등을 들 수 있다.
와이어 본딩 공정은, 와이어 (7) 의 일단과 패드 (501) 를 접합하는 스텝, 와이어 (7) 의 타단과 단자부 (601) 를 접합하는 스텝 등을 포함한다.
와이어 (7) 의 일단과 패드 (501) 를 접합하는 스텝은, 구체적으로는, 와이어 (7) 의 일단을 패드 (501) 에 압착하면서 와이어 (7) 에 초음파를 인가함으로써, 와이어 (7) 와 패드 (501) 를 접합하는 스텝이다.
바람직하게는, 와이어 (7) 와 패드 (501) 를 120 ℃ ∼ 250 ℃ 에서 접합한다.
와이어 (7) 의 타단과 단자부 (601) 를 접합하는 스텝은, 구체적으로는, 와이어 (7) 의 타단을 단자부 (601) 에 압착하면서, 와이어 (7) 에 초음파를 인가함으로써 와이어 (7) 와 단자부 (601) 를 접합하는 스텝이다.
바람직하게는, 와이어 (7) 와 단자부 (601) 를 120 ℃ ∼ 250 ℃ 에서 접합한다.
도 10 에 나타내는 바와 같이, 와이어 본딩 공정을 실시한 후, 봉지 수지 (8) 에 의해 반도체 칩 (5) 을 봉지하는 봉지 공정을 실시한다. 본 공정은, 피착체 (6) 에 탑재된 반도체 칩 (5) 이나 와이어 (7) 를 보호하기 위해 실시된다. 본 공정은, 봉지용의 수지를 금형으로 성형함으로써 실시한다. 봉지 수지 (8) 로서는, 예를 들어 에폭시계의 수지를 사용한다. 수지 봉지 시의 가열 온도는, 바람직하게는 165 ℃ 이상, 보다 바람직하게는 170 ℃ 이상이며, 가열 온도는, 바람직하게는 185 ℃ 이하, 보다 바람직하게는 180 ℃ 이하이다. 가열 시간은, 바람직하게는 30 초 이상, 보다 바람직하게는 60 초 이상, 더욱 바람직하게는 90 초 이상이다. 한편, 가열 시간은, 바람직하게는 600 초 이하, 보다 바람직하게는 400 초 이하, 더욱 바람직하게는 200 초 이하이다. 이러한 가열에 의해 접착 필름 (31) 을 경화시킬 수 있다.
필요에 따라, 봉지 후에 추가로 가열을 해도 된다 (후경화 공정). 이로써, 봉지 공정으로 경화 부족의 봉지 수지 (8) 를 완전하게 경화할 수 있다. 가열 온도는 적절히 설정할 수 있다.
이상과 같이, 다이싱 시트가 부착된 접착 시트 (10) 를 준비하는 공정과, 접착 시트 (3) 에 반도체 웨이퍼 (4) 를 압착하는 공정과, 접착 시트 (3) 상에 배치된 반도체 웨이퍼 (4) 를 다이싱함으로써, 패드 (501) 를 구비하는 반도체 칩 (5) 및 반도체 칩 (5) 상에 배치된 접착 필름 (31) 을 구비하는 다이 본드용 칩 (41) 을 형성하는 공정과, 단자부 (601) 를 구비하는 피착체 (6) 에 다이 본드용 칩 (41) 을 압착함으로써 칩이 부착된 피착체 (61) 를 형성하는 공정과, 와이어 (7) 의 일단과 패드 (501) 를 접합하는 스텝 및 와이어 (7) 의 타단과 단자부 (601) 를 접합하는 스텝을 포함하는 와이어 본딩 공정과, 와이어 본딩 공정 후에 칩이 부착된 피착체 (61) 를 가열함으로써 접착 필름 (31) 을 경화시키는 공정을 포함하는 방법 등에 의해, 반도체 장치를 제조할 수 있다.
접착 필름 (31) 을 경화시키는 공정은, 예를 들어, 반도체 칩 (5), 접착 필름 (31) 및 와이어 (7) 를 봉지 수지 (8) 로 씌우는 스텝과, 봉지 수지 (8) 로 씌우는 스텝 후에 칩이 부착된 피착체 (61) 를 가열하는 스텝 등을 포함한다.
실시예
이하, 본 발명에 관하여 실시예를 이용하여 상세하게 설명하지만, 본 발명은 그 요지를 일탈하지 않는 한, 이하의 실시예로 한정되는 것은 아니다.
실시예에서 사용한 성분에 대해 설명한다.
아크릴 고무 ： 나가세켐텍스사 제조의 테이산 레진 SG-708-6 (카르복실기 및 하이드록실기를 함유하는 아크릴산에스테르 공중합체, Mw ： 70만, 산가 ： 9 mgKOH/g, 유리 전이 온도 ： 4 ℃)
에폭시 수지 ： 닛폰 화약사 제조의 EPPN-501HY (에폭시 당량 169 g/eq. 의 에폭시 수지)
페놀 수지 ： 메이와 화성사 제조의 MEH-7851S (수산기 당량 209 g/eq. 의 페놀 수지)
실리카 필러 1 ： 아드마텍스사 제조의 YA010C－SV1 (비닐실란에 의해 표면 처리된, BET 비표면적 300 ㎡/g, 신모스 경도 7 의 실리카)
실리카 필러 2 ： 아드마텍스사 제조의 YA050C－SV2 (비닐실란에 의해 표면 처리된, BET 비표면적 60 ㎡/g, 신모스 경도 7 의 실리카)
실리카 필러 3 ： 아드마텍스사 제조의 YA010C (BET 비표면적 300 ㎡/g, 신모스 경도 7 의 실리카)
실리카 필러 4 ： 아드마텍스사 제조의 SO－25R (BET 비표면적 6 ㎡/g, 신모스 경도 7 의 실리카)
［접착 시트 및 다이싱 시트가 부착된 접착 시트의 제작］
표 1 에 기재된 배합비에 따라, 표 1 에 기재된 각 성분 및 용매 (메틸에틸케톤) 를, 하이브리드 믹서 (키엔스 제조 HM-500) 의 교반 가마에 넣어, 교반 모드, 3 분간 교반·혼합했다. 얻어진 바니시를, 이형 처리 필름 (미츠비시 수지 (주) 제조의 MRA50) 에 다이코터로 도포한 후, 건조시켜, 두께 10 ㎛ 의 접착 시트를 얻었다. 접착 시트로부터 직경 230 mm 의 원형상의 접착 시트를 잘라, 원형상의 접착 시트를 기재 및 기재 상에 배치된 점착제층으로 이루어지는 다이싱 시트 (닛토 덴코 (주) 제조의 P2130G) 에 25 ℃ 에서 첩부하여, 다이싱 시트가 부착된 접착 시트를 제작했다.
［평가］
접착 시트, 다이싱 시트가 부착된 접착 시트를 이용하여 이하의 평가를 실시했다. 결과를 표 1 에 나타낸다.
(저장 탄성률 및 tanδ 의 측정)
접착 시트를 60 ℃ 에서 첩합하여 두께 200 ㎛ 의 적층물을 얻었다. 적층물을 10 mm × 30 mm × 200 ㎛ 의 사이즈로 가공함으로써 가공품을 얻었다. 가공품의 점탄성을 동적 점탄성계 측정 장치 (TA 인스트루먼트사 제조의 RSA III) 를 이용하여 측정했다. 측정 조건은, 온도 범위 -10 ℃ ∼ 285 ℃, 승온 속도 10 ℃／분, 척간 거리 22.5 mm, 1 Hz 에서 실시했다. 얻어진 저장 탄성률 데이터로부터, 130 ℃ 의 저장 탄성률, tanδ, tanδ 의 최대치를 판독했다.
(반응 열량의 측정)
접착 시트로부터 10 mg 의 시험편을 잘랐다. 시험편을 알루미늄팬으로 끼움으로써, 측정용 샘플을 준비했다. 알루미늄팬만으로 이루어지는 레퍼런스용 샘플도 준비했다. 시차 주사 열량 측정 장치 (세이코 인스트루먼트사 제조의 DSC6220) 를 이용하여, 승온 속도 10 ℃／분, 온도 범위 25 ℃ ∼ 300 ℃ 에서 측정을 실시했다. 얻어진 발열 반응 피크의 열량을 샘플의 중량으로 나눔으로써 반응 열량을 산출했다.
(와이어 본드성)
편면을 알루미늄 증착한 웨이퍼를 연삭함으로써, 두께 40 ㎛ 의 다이싱용 웨이퍼를 얻었다. 다이싱용 웨이퍼를 다이싱 시트가 부착된 접착 시트에 첩부하고, 이어서 가로 세로 10 mm 로 다이싱함으로써, 접착 시트가 부착된 칩을 얻었다. 접착 시트가 부착된 칩을 Cu 리드 프레임 위에 120 ℃, 0.1 MPa, 1 초의 조건으로 다이 어태치했다. 와이어 본딩 장치 (K＆S 사 제조의 Maxum Plus) 를 이용하여, 하나의 칩에 선 직경 18 ㎛ 의 Au 와이어를 5 개 본딩했다. 출력 80 Amp, 시간 10 ms 및 하중 50 g 의 조건으로 Au 와이어를 Cu 리드 프레임에 본딩했다. 출력 125 Amp, 시간 10 ms 및 하중 80 g 의 조건으로 Au 와이어를 칩에 본딩했다. 5 개의 Au 와이어 중 1 개 이상을 칩에 접합할 수 없었던 경우를 × 로 판정하고, 5 개의 Au 와이어 중 5 개를 칩에 접합할 수 있었던 경우를 ○ 로 판정했다.
(요철 매립성)
접착 시트를 가로 세로 9.5 mm 의 미러 칩에 60 ℃ 에서 첩부하고, 칩이 부착된 시트를 형성했다. 칩이 부착된 시트를 온도 120 ℃, 압력 0.1 MPa, 시간 1 초의 조건으로 BGA 기판에 본딩함으로써 칩 실장 기판을 얻었다. 건조기를 이용하여 칩 실장 기판을 150 ℃, 1 시간의 조건으로 가열했다. 이어서, 몰드 머신 (TOWA 프레스사 제조, 매뉴얼 프레스 Y－1) 을 이용하여, 성형 온도 175 ℃, 클램프 압력 184 kN, 트랜스퍼 압력 5 kN, 시간 120 초의 조건하에서 칩을 봉지 수지로 봉지했다. 접착 시트와 미러 칩 사이의 보이드를, 초음파 영상 장치 (히타치 파인테크사 제조, FS200II) 를 이용하여 관찰했다. 관찰 화상에 있어서 보이드가 차지하는 면적을, 2 치화 소프트웨어 (WinRoof ver. 5. 6) 를 이용하여 산출했다. 보이드가 차지하는 면적이 접착 시트의 표면적에 대해 10 ％ 미만이었던 경우를 「○」 로 판정하고, 10 ％ 이상인 경우를 「×」 로 판정했다.
Figure pat00001
10 : 다이싱 시트가 부착된 접착 시트
1 : 다이싱 시트
11 : 기재
12 : 점착제층
3 : 접착 시트
2 : 적층 시트
9 : 커버 필름
4 : 반도체 웨이퍼
5 : 반도체 칩
501 : 패드
502 : 칩 본체부
41 : 다이 본드용 칩
6 : 피착체
601 : 단자부
602 : 본체부
61 : 반도체 칩이 부착된 피착체
7 : 본딩 와이어
8 : 봉지 수지

Claims (10)

130 ℃ 의 인장 저장 탄성률은 1 MPa ∼ 20 MPa 이며,
130 ℃ 의 tanδ 는 0.1 ∼ 0.3 인, 접착 시트.
제 1 항에 있어서,
tanδ 의 최대치는 0.5 ∼ 1.4 인, 접착 시트.
제 1 항에 있어서,
25 ℃ ∼ 300 ℃ 의 범위를 매분 10 ℃ 로 승온하는 조건하의 DSC 측정에 의해 얻어지는 반응 열량은 0 mJ/mg ∼ 20 mJ/mg 인, 접착 시트.
제 1 항에 있어서,
수지 성분 및 BET 비표면적 10 ㎡/g 이상의 무기 필러를 함유하고,
상기 수지 성분이 아크릴 수지를 함유하고,
상기 무기 필러의 함유량은 45 중량％ ∼ 90 중량％ 인, 접착 시트.
제 4 항에 있어서,
상기 무기 필러의 신모스 경도는 5 이상인, 접착 시트.
제 4 항에 있어서,
상기 무기 필러는, 표면 불활성화 처리가 실시되어 있는, 접착 시트.
제 4 항에 있어서,
상기 아크릴 수지가 에폭시기 및/또는 카르복실기를 구비하고,
상기 수지 성분 100 중량％ 중의 상기 아크릴 수지의 함유량은 70 중량％ 이상인, 접착 시트.
기재 및 상기 기재 상에 배치된 점착제층을 구비하는 다이싱 시트와,
상기 점착제층 상에 배치된 제 1 항에 기재된 접착 시트를 구비하는, 다이싱 시트가 부착된 접착 시트.
커버 필름과,
상기 커버 필름 상에 배치된 제 8 항에 기재된 다이싱 시트가 부착된 접착 시트를 구비하는, 적층 시트.
제 8 항에 기재된 다이싱 시트가 부착된 접착 시트를 준비하는 공정과,
상기 접착 시트에 반도체 웨이퍼를 압착하는 공정과,
상기 접착 시트 상에 배치된 상기 반도체 웨이퍼를 다이싱함으로써, 패드를 구비하는 반도체 칩 및 상기 반도체 칩 상에 배치된 접착 필름을 구비하는 다이 본드용 칩을 형성하는 공정과,
단자부를 구비하는 피착체에 상기 다이 본드용 칩을 압착함으로써 칩이 부착된 피착체를 형성하는 공정과,
와이어의 일단과 상기 패드를 접합하는 스텝 및 상기 와이어의 타단과 상기 단자부를 접합하는 스텝을 포함하는 와이어 본딩 공정과,
상기 와이어 본딩 공정 후에 상기 칩이 부착된 피착체를 가열함으로써 상기 접착 필름을 경화시키는 공정을 포함하는, 반도체 장치의 제조 방법.
KR1020150160597A 2014-11-21 2015-11-16 접착 시트, 다이싱 시트가 부착된 접착 시트, 적층 시트 및 반도체 장치의 제조 방법 KR102435086B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2014-236371 2014-11-21
JP2014236371A JP6431343B2 (ja) 2014-11-21 2014-11-21 接着シート、ダイシングシート付き接着シート、積層シート及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20160061261A true KR20160061261A (ko) 2016-05-31
KR102435086B1 KR102435086B1 (ko) 2022-08-22

Family

ID=56038900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150160597A KR102435086B1 (ko) 2014-11-21 2015-11-16 접착 시트, 다이싱 시트가 부착된 접착 시트, 적층 시트 및 반도체 장치의 제조 방법

Country Status (4)

Country Link
JP (1) JP6431343B2 (ko)
KR (1) KR102435086B1 (ko)
CN (1) CN105623533B (ko)
TW (1) TWI676663B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6356582B2 (ja) * 2014-11-25 2018-07-11 日東電工株式会社 接着シート、ダイシングシート付き接着シート及び半導体装置の製造方法
US11186742B2 (en) 2016-10-14 2021-11-30 Showa Denko Materials Co., Ltd. Sealing resin composition, electronic component device, and method of manufacturing electronic component device
JP6812212B2 (ja) * 2016-11-14 2021-01-13 日東電工株式会社 シート、テープおよび半導体装置の製造方法
JP6889398B2 (ja) * 2017-07-20 2021-06-18 昭和電工マテリアルズ株式会社 放熱性ダイボンディングフィルム及びダイシングダイボンディングフィルム
WO2019198242A1 (ja) * 2018-04-13 2019-10-17 日立化成株式会社 封止用樹脂組成物、電子部品装置及び電子部品装置の製造方法
KR102627581B1 (ko) * 2018-08-08 2024-01-23 린텍 가부시키가이샤 단자 보호용 테이프 및 전자파 쉴드막을 가지는 반도체 장치의 제조 방법
JP7229815B2 (ja) * 2019-03-01 2023-02-28 日東電工株式会社 熱硬化性粘接着フィルム、半導体プロセスシート、および半導体パッケージ製造方法
JP2021190695A (ja) * 2020-05-26 2021-12-13 日東電工株式会社 ダイボンドフィルム及びダイシングダイボンドフィルム
WO2024071274A1 (ja) * 2022-09-28 2024-04-04 日東電工株式会社 表面改質組成物、表面改質層、表面改質シート、積層体、表面改質部材、塗装物、表面改質部材の製造方法、塗装物の製造方法、機能層付部材、及び機能層付部材の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030724A (ko) * 2001-08-27 2004-04-09 히다치 가세고교 가부시끼가이샤 접착시트 및 반도체장치 및 그 제조방법
JP2007284670A (ja) * 2006-03-22 2007-11-01 Hitachi Chem Co Ltd 接着フィルム及びこれを用いた半導体装置
KR20110019408A (ko) * 2008-08-28 2011-02-25 닛토덴코 가부시키가이샤 열경화형 다이본드 필름
JP2013053190A (ja) 2011-09-01 2013-03-21 Nitto Denko Corp 接着フィルム及びダイシング・ダイボンドフィルム
KR20130105435A (ko) * 2012-03-16 2013-09-25 린텍 코포레이션 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2270112B1 (en) * 2008-04-25 2014-08-13 LG Chem, Ltd. Epoxy-based composition, adhesive film, dicing die-bonding film and semiconductor device
JP2010171402A (ja) * 2008-12-24 2010-08-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
JP5976716B2 (ja) * 2008-12-24 2016-08-24 日東電工株式会社 熱硬化型ダイボンドフィルム
JP5632695B2 (ja) * 2009-11-26 2014-11-26 日東電工株式会社 ダイシングフィルム付き接着フィルム、及び、該ダイシングフィルム付き接着フィルムを用いた半導体装置の製造方法
JP2011159693A (ja) * 2010-01-29 2011-08-18 Hitachi Chem Co Ltd 半導体用接着シート及びこれを用いたダイシング一体型半導体用接着シート
JP5976326B2 (ja) * 2012-01-25 2016-08-23 日東電工株式会社 半導体装置の製造方法、及び、当該半導体装置の製造方法に用いられる接着フィルム
JP2014005319A (ja) * 2012-06-21 2014-01-16 Nitto Denko Corp 熱伝導性粘着組成物
JP5499111B2 (ja) * 2012-07-06 2014-05-21 日東電工株式会社 半導体装置用接着剤組成物、半導体装置用接着フィルム、ダイシングフィルム付き接着フィルム、半導体装置の製造方法、及び半導体装置
JP6180139B2 (ja) * 2013-03-11 2017-08-16 リンテック株式会社 保護膜形成用複合シートおよび保護膜形成用フィルム付チップの製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040030724A (ko) * 2001-08-27 2004-04-09 히다치 가세고교 가부시끼가이샤 접착시트 및 반도체장치 및 그 제조방법
JP2007284670A (ja) * 2006-03-22 2007-11-01 Hitachi Chem Co Ltd 接着フィルム及びこれを用いた半導体装置
KR20110019408A (ko) * 2008-08-28 2011-02-25 닛토덴코 가부시키가이샤 열경화형 다이본드 필름
JP2013053190A (ja) 2011-09-01 2013-03-21 Nitto Denko Corp 接着フィルム及びダイシング・ダイボンドフィルム
KR20130105435A (ko) * 2012-03-16 2013-09-25 린텍 코포레이션 접착제 조성물, 접착 시트 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
KR102435086B1 (ko) 2022-08-22
JP6431343B2 (ja) 2018-11-28
TW201631076A (zh) 2016-09-01
JP2016098317A (ja) 2016-05-30
CN105623533B (zh) 2021-11-02
CN105623533A (zh) 2016-06-01
TWI676663B (zh) 2019-11-11

Similar Documents

Publication Publication Date Title
JP6396189B2 (ja) 導電性フィルム状接着剤、フィルム状接着剤付きダイシングテープ及び半導体装置の製造方法
JP5437111B2 (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
KR102435086B1 (ko) 접착 시트, 다이싱 시트가 부착된 접착 시트, 적층 시트 및 반도체 장치의 제조 방법
JP6322026B2 (ja) ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
WO2015105028A1 (ja) フィルム状接着剤、フィルム状接着剤付きダイシングテープ、半導体装置の製造方法、及び半導体装置
JP2011102383A (ja) 熱硬化型ダイボンドフィルム
JP2009049400A (ja) 熱硬化型ダイボンドフィルム
JP5696205B2 (ja) ダイボンドフィルム、ダイシング・ダイボンドフィルム及び半導体装置
KR20170095947A (ko) 다이싱 시트, 다이싱·다이 본드 필름 및 반도체 장치의 제조 방법
KR20180067522A (ko) 전자 디바이스 패키지용 테이프
KR102408996B1 (ko) 접착 시트, 다이싱 시트가 부착된 접착 시트 및 반도체 장치의 제조 방법
JP6356458B2 (ja) ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
JP5219302B2 (ja) 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP5888805B2 (ja) 接着フィルム及びダイシング・ダイボンドフィルム
WO2015104988A1 (ja) 導電性フィルム状接着剤及びフィルム状接着剤付きダイシングテープ
WO2017110202A1 (ja) 半導体加工用テープ
JP2015130420A (ja) 導電性フィルム状接着剤、半導体装置の製造方法、及び、半導体装置
JP2017092365A (ja) ダイシングテープ一体型接着シート、及び、半導体装置の製造方法
WO2015104987A1 (ja) 導電性フィルム状接着剤、半導体装置の製造方法、及び、半導体装置
JP2017098316A (ja) ダイシングテープ一体型接着シート

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant