KR20160053838A - 무연 땜납, 무연 땜납 볼, 이 무연 땜납을 사용한 땜납 조인트 및 이 땜납 조인트를 갖는 반도체 회로 - Google Patents

무연 땜납, 무연 땜납 볼, 이 무연 땜납을 사용한 땜납 조인트 및 이 땜납 조인트를 갖는 반도체 회로 Download PDF

Info

Publication number
KR20160053838A
KR20160053838A KR1020157018025A KR20157018025A KR20160053838A KR 20160053838 A KR20160053838 A KR 20160053838A KR 1020157018025 A KR1020157018025 A KR 1020157018025A KR 20157018025 A KR20157018025 A KR 20157018025A KR 20160053838 A KR20160053838 A KR 20160053838A
Authority
KR
South Korea
Prior art keywords
mass
lead
solder
free solder
amount
Prior art date
Application number
KR1020157018025A
Other languages
English (en)
Inventor
겐 다치바나
유야 나가사와
Original Assignee
센주긴조쿠고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 센주긴조쿠고교 가부시키가이샤 filed Critical 센주긴조쿠고교 가부시키가이샤
Publication of KR20160053838A publication Critical patent/KR20160053838A/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/40Semiconductor devices
    • B23K2201/40
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 하는 무연 땜납이다. 이 첨가량으로 함으로써, 내열 피로 특성에 추가하여, 습윤성이나 전단 강도 특성 등의 일반적인 땜납 특성을 더욱 개선할 수 있었다.

Description

무연 땜납, 무연 땜납 볼, 이 무연 땜납을 사용한 땜납 조인트 및 이 땜납 조인트를 갖는 반도체 회로 {LEAD-FREE SOLDER, LEAD-FREE SOLDER BALL, SOLDER JOINT OBTAINED USING SAID LEAD-FREE SOLDER, AND SEMICONDUCTOR CIRCUIT INCLUDING SAID SOLDER JOINT}
본 발명은, CSP 등의 반도체 패키지, 특히 웨이퍼 레벨의 반도체 패키지(반도체 칩) 등에 사용하기에 적합한 무연 땜납, 무연 땜납 볼, 이 무연 땜납을 사용한 땜납 조인트 및 땜납 조인트를 갖는 반도체 회로에 관한 것이다.
다기능 정보 단말기(스마트폰)나 휴대 전화 등의 전자 기기의 다기능화, 소형화에 수반하여, 이들 전자 기기 내에 탑재되는 전자 부품도 소형화(초소형화)되는 경향이 있다.
예를 들어, CSP(Chip Size Package) 등의 반도체 패키지에 있어서도, 소형화가 진행되어, 웨이퍼 레벨의 반도체 패키지 WL-CSP(Wafer Level-CSP)가 출현하고 있다. 도 1은 CSP 타입의 반도체 패키지(CSP 패키지)의 주요부 단면도이고, 도 2는 칩 사이즈의 WL-CSP 반도체 패키지(WL-CSP 칩)의 주요부 단면도를 도시한다.
도 1에 도시하는 CSP 패키지(10)에 있어서, 인터포저(1) 상에 적재된 반도체 칩(2)은 Au선을 사용한 와이어 본딩(3)에 의해 인터포저(1)의 전극과 접속된 상태에서, 수지에 의해 몰드된다. 부호 4는 이 몰드체를 나타낸다.
인터포저(1)의 하면에는 다수의 땜납 범프 전극(5)이 형성되어 있지만, 이 땜납 범프 전극(5)에는 도시한 바와 같은 땜납 볼이 접합되어 있다. 복수의 땜납 범프 전극(5)이 형성된 CSP 패키지(10)가 회로 기판(7) 상에 실장되어 반도체 회로(15)가 제작된다.
한편, WL-CSP 칩(20)은, 인터포저(1)와 몰드체(4)가 생략된 것으로, 도 2에 도시하는 바와 같이 복수의 땜납 범프 전극(5)이 바로 반도체 칩(2)의 전극에 접합되어, 구성된다.
CSP 패키지(10)는, 인터포저(1)가 개재되므로, 그 패키지 사이즈는 (10×10)㎜ 정도로 되는 것에 반해, WL-CSP 칩(20)은 원리적으로는 칩 사이즈의 크기(예를 들어 4×4㎜ 정도)로 되기 때문에, 패키지 사이즈의 기판 상에 있어서의 점유 면적을 대폭 축소할 수 있어, 초고밀도의 반도체 회로(실장 회로)를 실현할 수 있다.
그런데, WL-CSP 칩 등의 접합용 땜납 볼 등에 사용되는 무연 땜납의 평가 특성(평가 항목)으로서는, 일반적으로 습윤성(습윤 확산), 전단 강도 특성(시어 특성), 내열 피로 특성(히트 사이클 특성: TCT) 등을 들 수 있다.
습윤성은, 땜납 범프를 형성하는 데 있어서 필요한 특성이고, 전단 강도 특성은, 땜납과 기판 전극 사이의 접합 계면에서의 강도를 유지하는 데 있어서 필요한 특성이므로, 습윤성과 전단 강도 특성은 주로 반도체 패키지에 무연 땜납을 접합할 때에 요구되는 땜납 특성이다.
내열 피로 특성은, 주로 반도체 패키지를 회로 기판에 실장하였을 때에 요구되는 땜납 특성이다. 내열 피로 특성은, 온도 변화가 큰 가혹한 조건하에서 사용되는 차량 탑재용 전자 회로 등에 사용되는 경우 등에 요구되는 땜납 특성인데, 이 특성은 또한 반도체 패키지와 회로 기판 사이의 열팽창 계수차가 클 때에도 검토되어야 할 특성이다.
예를 들어, 상술한 바와 같이 CSP 패키지(10)를 회로 기판에 실장하는 경우의 CSP 패키지[특히 인터포저(1)]와 회로 기판(실장 기판)(7)에서는 2배 정도의 열팽창 계수차가 있다. 이에 반해, WL-CSP 칩(20)에 있어서의 패키지[반도체 칩(2)]와 회로 기판(7)은 열팽창 계수에 5배 정도의 격차가 있다. 그로 인해, 한란(寒暖)의 반복에 의한 접합 땜납의 내열 피로 특성에의 영향은, WL-CSP 칩(20)의 쪽이 훨씬 커, 전자 회로의 신뢰성을 크게 좌우하게 된다. 이러한 것을 고려하여, 내열 피로 특성을 대폭 개선한 무연 땜납도 제안되어 있다(특허문헌 1).
상술한 평가 특성은 민간용 전자 기기에 실장되는 전자 회로의 경우에도 요구되는 땜납 특성이지만, 어느 용도에나 내열 피로 특성에 추가하여, 상술한 습윤성이나 전단 강도 특성 등의 솔더링성(땜납 특성)이 아울러 요구되고 있다. 여기서, 민간용 전자 기기라 함은, 주지와 같이 가정용 전기 제품을 비롯하여 휴대 전화나 다기능 정보 단말 기기(스마트폰), 퍼스널 컴퓨터 등을 가리킨다.
국제 공개2009/011341호 공보
그런데, 특허문헌 1에 개시된 무연 땜납(Sn, Ag, Cu, Bi, Ni 등을 포함하는 땜납 합금)은, 종래의 3원계 합금 땜납(Sn, 3Ag, 0.5Cu 등)에서는 얻어지지 않는 내열 피로 특성을 실현하고 있지만, 습윤성이나 전단 강도 특성 등의 땜납 특성에 대한 가일층의 향상도 중요한 개선 테마로 되고 있다. 특히, 휴대 전화 등에 탑재되는 전자 회로에서는, 회로 소자의 초소형화가 진행되고, 또한 사용 중에 휴대 전화를 떨어뜨리거나 하는 경우가 많으므로, 습윤성이나 전단 강도 특성 등도 중요한 특성 향상 인자로 되고 있다.
따라서, 본 발명은 이러한 종래의 과제를 해결한 것이며, 내열 피로 특성에 추가하여, 습윤성이나 전단 강도 특성 등의 땜납 특성에 대해서도 가일층의 개선을 도모한 무연 땜납, 무연 땜납 볼, 무연 땜납을 사용한 땜납 조인트 및 이 땜납 조인트를 갖는 반도체 회로를 제안하는 것이다.
상술한 과제를 해결하기 위해, 이 청구항 1에 기재된 본 발명에 관한 무연 땜납은, Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 한다.
청구항 2에 기재된 무연 땜납은, Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 한다.
청구항 3에 기재된 무연 땜납은, Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 3∼5질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 것을 특징으로 한다.
청구항 4에 기재된 무연 땜납은, 청구항 1 내지 3 중 어느 한 항의 무연 땜납 조성에 P, Ge를 포함하는 군으로부터 선택한 적어도 1종을 합계량으로, 0.0005∼0.05질량% 첨가하는 것을 특징으로 한다.
청구항 5에 기재된 무연 땜납 볼은, Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 한다.
청구항 6에 기재된 무연 땜납 볼은, Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 한다.
청구항 7에 기재된 무연 땜납 볼은, Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 3∼5질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 것을 특징으로 한다.
청구항 8에 기재된 무연 땜납 볼은, 청구항 5 내지 7 중 어느 한 항의 무연 땜납 볼 조성에 P, Ge를 포함하는 군으로부터 선택한 적어도 1종을 합계량으로, 0.0005∼0.05질량% 첨가하는 것을 특징으로 한다.
청구항 9에 기재된 땜납 조인트는, Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 한다.
청구항 10에 기재된 땜납 조인트는, Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 한다.
청구항 11에 기재된 땜납 조인트는, Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 3∼5질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 한다.
청구항 12에 기재된 땜납 조인트는, 청구항 9 내지 11 중 어느 한 항의 무연 땜납 조성에 P, Ge를 포함하는 군으로부터 선택한 적어도 1종이 합계량으로, 0.0005∼0.05질량% 첨가된 무연 땜납을 사용한 것을 특징으로 한다.
청구항 13에 기재된 반도체 회로는, Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 한다.
청구항 14에 기재된 반도체 회로는, Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 한다.
청구항 15에 기재된 반도체 회로는, Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 3∼5질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 한다.
청구항 16에 기재된 반도체 회로는, 청구항 13 내지 15 중 어느 한 항의 무연 땜납 조성에 P, Ge를 포함하는 군으로부터 선택한 적어도 1종을 합계량으로, 0.0005∼0.05질량% 첨가하는 것을 특징으로 한다.
이 발명에서는, Sn, Ag, Cu, Bi, Ni 등을 포함하는 땜납 합금이며, 내열 피로 특성에 추가하여, 습윤성이나 전단 강도 특성 등의 일반적인 땜납 특성을 더욱 개선할 수 있다.
도 1은 CSP 패키지의 개념을 도시하는 주요부 단면도이다.
도 2는 WL-CSP 칩의 개념을 도시하는 주요부 단면도이다.
도 3은 본 발명에 관한 무연 땜납의 Ag 함유량과 내열 피로 특성 및 습윤성의 관계를 나타내는 그래프도이다.
도 4는 본 발명에 관한 무연 땜납의 Cu 함유량과 습윤성 및 시어 특성의 관계를 나타내는 그래프도이다.
도 5는 본 발명에 관한 무연 땜납의 Bi 함유량과 내열 피로 특성의 관계를 나타내는 그래프도이다.
도 6은 본 발명에 관한 무연 땜납의 Ni 함유량과 내열 피로 특성 및 습윤성의 관계를 나타내는 그래프도이다.
실시예
계속해서, 본 발명에 관한 무연 땜납에 대해 실시예를 참조하면서 설명한다. 본 발명에서는, Sn, Ag, Cu, Bi, Ni를 포함하는 5원의 무연 땜납이며, 그 첨가량은, Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부는 Sn이다.
(1) Ag의 첨가량(1.2∼ 4.5질량% )에 대해
Ag의 첨가량은, 1.2질량% 이상이고 4.5질량% 이하(1.2≤Ag≤4.5)가 바람직하다.
Ag는, Sn과 금속간 화합물 Ag3Sn을 형성하여 내열 피로 특성(내 히트 사이클성)의 향상에 기여한다. Ag는 또한, 솔더링시에 솔더링부에 대한 습윤성을 양호하게 함과 함께, 액상선 온도를 저하시키는 효과가 있다.
Ag의 첨가량이 1.2질량%보다도 적으면(Ag<1.2), 습윤성(습윤 확산)이 저하되고, 4.5질량% 보다도 많아지면(4.5<Ag), 첨가한만큼의 내열 피로 특성이나 습윤성의 향상을 기대할 수 없을 뿐만 아니라, 액상선 온도가 상승하여, 솔더링성이 저하된다. Ag는 고가이므로, 그 첨가량은 가능한 한 적은 쪽이 경제적인 면에서 바람직하다. Ag의 함유량은, 상술한 범위 내에서도 특히 2∼4질량%가 바람직하고, 그 중에서도 2.5∼3.5질량%가 바람직하다.
(2) Cu의 첨가량(0.25∼ 0.75질량% )에 대해
Cu의 첨가량은, 0.25질량% 이상 0.75질량% 이하(0.25≤Cu≤0.75)가 바람직하다. Cu의 첨가량이 0.25질량%보다 적으면(Cu<0.25), 땜납 접합부의 계면에 있어서의 전단 강도(시어 강도)나 습윤성(습윤 확산)이 저하되고, Cu의 첨가량이 0.75질량%를 초과하면(0.75<Cu), 특히 습윤성(습윤 확산)이 나빠지므로, 무연 땜납의 종합 특성의 가일층의 향상을 지향하기 위해서는, Cu의 첨가량은 0.75질량% 이하(Cu≤0.75)로 제한할 필요가 있다. Cu의 함유량은, 상술한 범위 내에서도 특히, 0.3∼0.75질량%가 바람직하고, 그 중에서도 0.5∼0.75질량%가 더욱 바람직하다.
(3) Bi의 첨가량(1∼ 5.8질량% )에 대해
Bi의 첨가량은 1질량% 이상 5.8질량% 이하(1≤Bi≤5.8)가 바람직하다. 상한을 초과하는 Bi(5.8<Bi)를 첨가하거나, 하한 미만의 Bi(Bi<1)를 첨가해도, 모두 내열 피로 특성이 열화(저하)되므로, Bi의 첨가량은, 1∼5.8질량%가 바람직하고, 그 중에서도, 1∼5질량%가 바람직하고, 특히 3∼5질량%가 바람직하다. 5질량%를 초과한 첨가량(5<Bi)으로 하면, Bi의 단독 상이 나타나고, Bi는 원래 무른 금속이므로, 충격 특성이 악화되어 버린다. 또한 이 범위에서는, 용융 온도 영역(고상선 온도와 액상선 온도의 차)이 넓어져, 실장 공정에 있어서, 부품의 위치 어긋남 등의 실장 불량이 발생할 가능성이 있다.
(4) Ni의 첨가량(0.01∼ 0.15질량% )에 대해
Ni의 첨가량은, 0.01질량% 이상 0.15질량% 이하(0.01≤Ni≤0.15)가 바람직하다.
Ni 첨가는, 내열 피로 특성을 더욱 향상시킴과 함께, 땜납 합금 자체의 기계적 강도를 높이기 위해 필요하다. 첨가량이 0.01질량% 미만(Ni<0.01)에서는 내열 피로 특성의 향상 효과는 나타나지 않고, 0.15질량%를 초과하면(0.15<Ni) 습윤성(습윤 확산)이 나빠진다. 그로 인해, 상술한 범위 내에서도, 0.02∼0.15질량%가 바람직하고, 0.3∼0.12질량%의 첨가량이 더욱 바람직하다.
(5) 그 밖의 첨가량에 대해
본 발명에 관한 무연 땜납은, 상기한 필수 첨가물 외에, P나 Ge를 첨가해도 된다. 이것은, 땜납의 산화를 방지하여 땜납 표면의 변색을 억제하기 위함이며, 상기한 필수 첨가물에, P, Ge를 포함하는 군으로부터 선택한 1종 이상을 합계로 0.0002∼0.05질량% 첨가할 수도 있다. 이들의 첨가에 의해, 무연 땜납의 종합 특성의 가일층의 향상을 도모할 수 있다.
P, Ge의 첨가량이 합계로 0.0002질량%보다도 적으면 산화 방지의 효과가 없어진다. 합계로 0.05질량%를 초과하여 첨가하면, 땜납 특성(습윤성 및 전단 강도 특성)이 저하된다. 단독 첨가의 경우에는, P는 0.0002질량%의 첨가량이 바람직하고, Ge는 0.03질량%의 첨가량이 바람직하다.
본 발명과 같이, Sn, Ag, Cu, Bi, Ni를 포함하는 무연 땜납에 있어서, 그 첨가량을 상술한 바와 같이 선정함으로써, 표 1에 나타내는 바와 같은 특성(땜납 종합 특성)을 얻을 수 있다. 습윤성(습윤 확산), 전단 강도 특성 및 내열 피로 특성에 대해 시험하였다.
본 발명에 관한 무연 땜납의 형태는 특별히 제한되지 않는다. 선(와이어), 볼, 분말, 펠릿, 프리폼, 봉 형상물, 괴상물, 또는 Cu 핵 볼용 땜납 도금 등, 사용에 편리한 임의의 형태로 할 수 있다.
또한, 본 발명에 관한 무연 땜납은, 저α선재를 사용함으로써 α선량을 저감시킬 수 있다. 이것을 메모리 주변에 사용함으로써 소프트 에러를 방지할 수 있다.
(a) 내열 피로 시험에 대해
기중 조구법으로 제작한 직경 0.3㎜의 땜납 볼을 사용하여 내열 피로 시험을 평가하였다. 땜납 볼은 표 1∼표 5에 나타내는 시료수만큼 첨가량(혼합량)을 바꾸어 제작한다. 즉, 시료수만큼 평가 기판을 제작하여 내열 피로 시험을 행한다. 내열 피로 시험은 이하의 순서로 실시한다. 시료로서 사용하는 칩은, WL-CSP 칩이다.
i) 도 2에 도시하는 바와 같은 WL-CSP 칩(사이즈는 7×7㎜)의 전극 상에, 동일 조성의 땜납 볼을 플럭스(센쥬 긴조쿠 고교 가부시키가이샤 제조 플럭스 WF-6400)를 사용하여 놓고 리플로우 솔더링을 행하여, WL-CSP 칩(시료 칩)을 제작한다. 시료 칩의 땜납 볼은 표 1∼표 5에 나타내는 시료수만큼 준비한다.
ii) 사이즈 30×120㎜, 두께 0.8㎜의 유리 에폭시 기판(예를 들어 FR-4) 상에 솔더 페이스트로 전극 패턴을 따라 인쇄하고, 그 후, 시료 칩을 탑재하여 리플로우 처리한다. 이 예에서는 220℃ 이상(피크 온도 245℃)에서, 40초간 리플로우 처리를 행하여 평가 기판을 제작하였다.
iii) ii)에서 제작한 평가 기판을 사용하여, 직렬 회로에 의해 저항값을 상시 측정하였다. 이 예에서는, 에스펙제 냉열 충격 장치 TSA101LA를 사용하여, -40℃에서 10분간 후, +125℃에서 10분간을 1온도 사이클(히트 사이클)로 하여 부하를 가한다. 그리고 각각의 온도 사이클에서의 저항값을 구하여, 초기 저항값(3Ω∼5Ω)으로부터 저항값이 2배로 상승한 것을 피로 파괴로 하여 그때까지의 온도 사이클수를 누계한다. 누계한 이 계수값을 내열 피로 시험 결과(사이클 횟수)로서 사용한다. 이 예에서는 사이클수 1000회를 규정값으로 정하고, 규정값 이상을 적정으로 하였다.
(b) 습윤성(습윤 확산 시험( 평방㎜ ))
우선, 두께 1.2㎜의 유리 에폭시 기판(FR-4)을 준비하고, 이 위에 0.24㎜×16㎜의 슬릿 형상의 전극을 형성한다. 이 슬릿 형상 전극 상에 직경이 0.24㎜φ인 플럭스(센쥬 긴조쿠 고교 가부시키가이샤제 플럭스 WF-6400)를 두께가 0.1㎜로 되도록 인쇄한다.
인쇄된 플럭스 상에 직경 0.3㎜의 땜납 볼을 놓고, 220℃ 이상, 40초간, 피크 온도가 245℃인 조건하에서 리플로우한 것을 시료(샘플)로 한다. 리플로우한 후, 실체 현미경을 사용하여, 이 시료의 습윤 확산 면적을 JIS Z-3197에 준하여 측정한다. 습윤 확산율이 0.20㎟(평방㎜) 이상으로 되는 시료를 적정으로 하였다.
(c) 시어 시험(전단 강도 시험)
우선, 두께가 1.2㎜이고, 전극의 크기가 직경 0.24㎜인 유리 에폭시 기판(FR-4)을 준비한다. 다음으로, 이 전극 상에 직경이 0.24㎜φ이고, 두께가 0.1㎜인 플럭스(센쥬 긴조꾸 고교 가부시끼가이샤제 플럭스 WF-6400)를 인쇄한다. 플럭스의 상면에 직경 0.3㎜의 땜납 볼을 탑재하고, 그 상태에서 220℃ 이상(피크 온도 245℃), 40초간의 리플로우를 행한다. 리플로우를 행한 시료를 사용한 시어 시험(전단 강도 시험)에 의해, 시어(전단) 강도의 측정을 행한다.
시어 강도를 측정하는 장치로서는, Dage사제: SERIES 4000HS를 사용하고, 4000㎜/sec의 조건에서 시어 강도(뉴턴 N)를 측정한다. 시어 시험의 결과 3.0N 이상의 시료를 우량품으로 하였다. 이 경우에 있어서도, 표 1∼표 5에 나타내는 첨가량이 서로 다른 복수의 땜납 볼을 준비하여 행한다.
본 발명과 같이 Sn, Ag, Cu, Bi, Ni의 배합을, (1.2∼4.5)Ag, (0.25∼0.75)Cu, (1∼5.8)Bi, (0.01∼0.15)Ni로, 잔부를 Sn과 같이 선정하였을 때에 5원 무연 땜납에 있어서의 상기 각 시험 결과를, 표 1∼표 5를 참조하여 설명한다. 또한, 이들 5원의 금속 외에, P나 Ge 등의 금속도 첨가할 수 있으므로, 그들의 예도 아울러 기재한다. 또한 비교예는, 본 발명에 있어서 선정한 각 금속의 첨가량의 하한 미만 및 상한을 초과하는 양을 첨가하고, 그 이외의 금속의 첨가량을 상술한 본 발명의 값의 범위 내로 선정하였다.
Figure pct00001
i) 종합 특성에 대해
표 1은 본 발명에 관한 무연 땜납의 종합 특성을 나타낸다. 실시예 1∼5 및 14는, Ag를 2.0질량%로 고정하였을 때의 실험 데이터이다. Ag 이외의 첨가량으로서, 실시예 1은 본 발명의 청구항 2에 있어서의 하한값을 모두 선택하였을 때이고, 실시예 2는 Cu만 상기 하한값보다 약간 높였을 때이고, 실시예 3은 Ag 이외는 모두 중간값을 선택하였을 때이고, 실시예 4는 Cu만 상한값으로 하고, 그 이외는 모두 상기 하한값으로 하였을 때이고, 실시예 5는 Ni가 상기 하한값이고, Cu를 상한값, Bi는 중간값(3.0)으로 하였을 때의 수치이다. 실시예 14는, 실시예 1과 동일한 값으로 설정함과 함께, 첨가하는 금속으로서 P를 하한값인 0.0002질량%만큼 첨가한 때의 데이터이다.
이들 실시예 1∼5 및 14에 의하면, 내열 피로 시험은 모두 규정값 1000회를 초과한 값(1100∼1390회)으로 되고, 습윤 확산 시험에서도 규정값 0.2를 초과한 값(0.21∼0.26)이 얻어지고, 그리고 시어 시험에 있어서도 규정값 3.0을 훨씬 초과한 값(3.6∼4.2)으로 되었다. 실시예 14는, 땜납의 산화를 방지하여 땜납 표면의 변색을 억제하는 효과도 갖고 있다. 따라서, 모든 시험에서 만족할 만한 결과가 얻어졌다.
실시예 6은, 어느 첨가량이나 거의 중간값(Ag=3.0, Cu=0.5, Bi=3.0, Ni=0.1)으로 선정한 때의 실험 데이터이고, 이 경우에는 내열 피로 시험, 습윤성 시험 및 시어 시험 중 어느 것에 있어서도 양호한 결과가 얻어지고 있다.
실시예 7은, 실시예 6 중 Cu만 0.7로 변경한 때의 실험 데이터이다. 이 경우에는, 실시예 9와 거의 동등한 결과가 얻어졌다. 덧붙여, 열 피로 시험에서는 1400회, 습윤성 시험에서는 0.25 및 시어 시험에서는 4.1이라고 하는 결과로 되었다.
실시예 9∼13 및 15에 있어서는, Ag를 상한값 4.0으로 고정한 때이다. 실시예 9는 그 외 전부를 상기 하한값으로 설정한 경우이고, 실시예 10은 Cu를 중간값 0.5로 하고, 나머지는 상기 하한값으로 설정한 경우이고, 실시예 11은 Cu와 Bi를 중간값(0.5와 3.0)으로 하고, Ni를 상한값 0.15로 설정한 경우이고, 실시예 12는 Cu가 상한값인 것 외에는 Bi, Ni 모두 하한값(1과 0.02)으로 설정한 때이고, 실시예 13은 Cu와 Ni를 상한값(0.75와 5.0)으로 설정하고, Bi를 상한값에 근접시켰을 때(Bi=5.0)의 실험 데이터이다. 실시예 15는 실시예 13과 동일한 값으로 설정함과 함께, 첨가하는 금속으로서 Ge를 선택하고, 그 첨가량으로서 상한값에 가까운 값 0.03질량%만큼 첨가하였을 때의 데이터이다.
실시예 9∼13 및 15에서는, 내열 피로 시험 및 시어 시험에 관해서는 다소의 편차 (1200∼1440) 및 (3.5∼4.6)이 보이지만, 습윤 확산 시험에서는 거의, 0.24∼0.28의 값을 유지하고 있어, 양호한 결과가 얻어졌다. 어느 시험이나 만족할 만한 결과가 얻어짐과 함께 땜납의 산화를 방지하여 땜납의 변색을 억제하는 효과도 갖고 있다.
비교예 1과 2는, Ag의 배합량을 본 발명의 범위 외로 선택한 경우이며, 비교예 1은 Ag의 하한값을 본 발명보다 낮은 값인「1」로 선정한 때의 특성값이고, 비교예 2는 Ag의 상한값을 본 발명보다 높은 값인「5」로 선정한 때의 특성값이다.
이 표로부터 명백한 바와 같이, 어느 비교예에 있어서나 시어 시험의 결과는 만족할 수 있는 값(3.0 이상)을 나타냈지만, 내열 피로 시험에서는, 1000 사이클 횟수 이상이라고 하는 설정 횟수(목적 횟수)가 얻어지지 않고, 또한 습윤 확산도 소기의 값(0.2 이상)을 얻을 수 없다.
따라서, 첨가해야 할 Ag의 양은, 1.2∼4.5질량%의 범위인 것이 바람직하다. 특히 바람직한 범위는 후술하는 바와 같이 그 중간값이다.
비교예 3과 4는, Cu의 배합량을 본 발명의 범위 외로 선택한 경우이며, 비교예 3은 Cu의 하한값을 본 발명보다 낮은 값인「0.2」로 선정한 때의 특성값이고, 비교예 4는 Cu의 상한값을 본 발명보다 높은 값인「0.8」로 선정한 때의 특성값이다.
이 표로부터 명백한 바와 같이, 비교예 3에서는 시어 시험의 결과가 2.6으로 되어 규정값(3.0 이상)을 만족하고 있지 않다. 비교예 4는, 습윤 확산에 있어서 규정값(0.2)보다 낮은 값 0.19를 나타냈다. 따라서, 모든 특성을 커버하는 Cu 첨가량은, 0.25∼0.75질량%의 범위인 것이 바람직한 것을 알 수 있다.
비교예 5와 6은, Bi의 배합량을 본 발명의 범위 외로 선택한 경우이며, 비교예 5는 Bi의 하한값을 본 발명보다 낮은 값인「0.9」로 선정한 때의 특성값이고, 비교예 6은 Bi의 상한값을 본 발명보다 높은 값인「6」으로 선정한 때의 특성값이다.
이 표로부터 명백한 바와 같이, 어느 비교예에 있어서도 내열 피로 시험에서는 1,000사이클 횟수 이상의 규정 횟수가 얻어지지 않고, 습윤 확산에 관해서는 비교예 5가 소기의 값(0.2 이상)을 만족하고 있지 않다. 따라서, 첨가해야 할 Bi의 첨가량은, 1∼5.8의 범위인 것이 바람직한 범위라고 할 수 있다.
비교예 7은, Ni의 첨가량을 본 발명의 범위 외로 선택한 경우이며, Ni를 본 발명보다 높은 값인「0.16」으로 선정한 때의 특성값이다.
이 표로부터 명백한 바와 같이, 비교예 7은, 습윤 확산에 있어서 규정값(0.2)보다 낮은 값 0.19를 나타냈다. 따라서, Ni 첨가량은, 0.15질량% 이하인 것이 바람직한 것을 알 수 있다.
실시예 8은, 각 조성의 최적 배합량을 선정한 경우이며, Ag를 3.5질량%, Cu를 0.75질량%, Bi를 5.0질량%, Ni를 0.1질량%로 한 경우이다. 이 표로부터 명백한 바와 같이, 융점(216℃), 내열 피로 시험(1450사이클 횟수), 습윤 확산(0.25 평방㎜) 및 시어 시험(4.1N) 중 어느 것에 있어서도 적합한 결과를 얻었다. 이하에서 각 성분의 적합 배합량에 대해 기재한다.
ii) Ag의 배합량에 대해
표 2는, Cu, Bi 및 Ni의 배합량을 고정하고, Ag의 배합량을 바꾸고, 잔부를 Sn으로 한 경우(Ag=0∼6.0, Cu=0.75, Bi=3.0, Ni=0.02)의 내열 피로 특성 및 습윤성을 나타낸다. Ag의 배합량은, 비교예 8에서는「0」, 비교예 9에서는 본 발명보다 낮은 값인「1」, 실시예 5에서는「2」, 실시예 16에서는「2.5」, 실시예 17에서는「3.5」, 실시예 18에서는「4」, 비교예 10에서는 본 발명보다 높은 값인「5」, 비교예 11에서는 더욱 높은「6」으로 각각 선정하였다. 이것을 그래프화한 것이 도 3이다. 상기 특성의 규정값도 이 도면 중에 나타냈다.
또한, 시료가, 표 1에 나타내는 성분비와 동일한 성분비일 때에는, 동일한 시료 타이틀(실시예, 비교예)과 시료 번호를 부여하여 설명하였다. 이하도 동일하다.
Figure pct00002
이 표로부터 명백한 바와 같이, 어느 비교예 및 실시예에 있어서나 내열 피로 특성은 만족할 수 있는 값(1000회 이상)을 나타냈다. 그러나 습윤성은, 비교예 8에서는 0.16㎟(평방㎜), 비교예 9에서는 0.19㎟(평방㎜)로, 약간 규정값(0.2)을 하회하였다. 한편, 실시예 5 및 16∼18에서는, 습윤 확산에 관해서도 양호한 결과(0.25∼0.29)가 얻어졌다. 그 중에서도, 실시예 16 및 실시예 17에서의 습윤 확산 시험값은, 특히 양호한 데이터(0.28 및 0.29)이다. 또한, Ag의 베스트 모드는, 3.5질량%일 때이다.
따라서, 첨가해야 할 Ag의 양은, 1.2∼4.5질량%의 범위인 것이 바람직하다. 상술한 범위 내에서도 2∼4질량%가 바람직하고, 또한 2.5∼3.5질량%가 특히 바람직하다.
iii) Cu의 배합량에 대해
표 3은, Ag, Bi 및 Ni의 배합량을 고정하고, Cu의 배합량을 바꾸고, 잔부를 Sn으로 한 경우(Ag=2.0, Cu=0∼1.0, Bi=1, Ni=0.02)의 습윤성 및 시어 특성을 나타낸다. Cu의 배합량은, 비교예 12에서는「0」, 비교예 3에서는 본 발명보다 낮은 값인「0.2」, 실시예 1에서는「0.3」, 실시예 2에서는「0.5」, 실시예 19에서는 「0.7」, 실시예 4에서는「0.75」, 비교예 13에서는 본 발명보다 높은 값인「0.8」, 비교예 14에서는 더욱 높은「1」로 각각 선정하였다. 이것을 그래프화한 것이 도 4이다. 상기 특성의 규정값도 이 도면 중에 나타냈다.
Figure pct00003
비교예 3 및 비교예 12에서는, 습윤 확산은 규정값을 만족하고 있지만, 시어 시험의 결과(2.6 및 1.9)가 규정값(3.0 이상)을 만족하고 있지 않다. 비교예 13 및 비교예 14는, 시어 시험의 결과는 규정값을 만족하고 있지만, 습윤 확산 시험값(0.19 및 0.17)은 규정값(0.2 이상)을 얻을 수 없었다. 한편, 실시예 1, 2, 4 및 19에서는 습윤 확산 및 시어 시험에 관하여 양호한 결과 (0.21∼0.22) 및 (3.7∼4.2)가 얻어졌다. 특히 실시예 2, 실시예 4 및 실시예 19의 습윤 확산은, 매우 양호한 값(3.9∼4.2)으로 되었다. 또한, Cu의 베스트 모드는, 0.75질량%일 때이다.
따라서, 첨가해야 할 Cu의 양은, 0.25∼0.75질량%의 범위인 것이 바람직하다. 상술한 범위 내에서도 0.3∼0.75질량%가 바람직하고, 또한 0.5∼0.75 질량%가 특히 바람직하다.
iv) Bi의 배합량에 대해
표 4는, Ag, Cu 및 Ni의 배합량을 고정하고, Bi의 배합량을 바꾸고, 잔부를 Sn으로 한 경우(Ag=2.0, Cu=0.75, Bi=0∼7.0, Ni=0.02)의 내열 피로 특성을 나타낸다. Bi의 배합량은, 비교예 15에서는「0」, 비교예 16에서는 본 발명보다 낮은 값인「0.9」, 실시예 4에서는「1」, 실시예 5에서는「3」, 실시예 20에서는「4」, 실시예 21에서는「5」, 비교예 17에서는 본 발명보다 높은 값인「6」, 비교예 18에서는 더욱 높은「7」로 각각 선정하였다. 이것을 그래프화한 것이 도 5이다. 상기 특성의 규정값도 이 도면 중에 나타냈다.
Figure pct00004
어느 비교예도, 내열 피로 시험의 결과가, 규정값(1000사이클 횟수)을 만족하지 않았다. 한편, 상기 시험은, 어느 실시예에 있어서나 규정값을 초과하는 결과(1110∼1410)로 되었다. 그 중에서도 실시예 5, 실시예 20, 실시예 21의 값(각각 1390, 1400, 1410)은 특히 양호한 결과이다. 또한, Bi의 베스트 모드는, 5.0질량%일 때이다.
따라서, 첨가해야 할 Bi의 양은, 1.0∼5.8질량%의 범위인 것이 바람직하다. 상술한 범위 내에서도 1.0∼5.0질량%가 바람직하고, 또한 3.0∼5.0질량%가 특히 바람직하다.
v) Ni의 배합량에 대해
표 5는, Ag, Cu 및 Bi의 배합량을 고정하고, Ni의 배합량을 바꾸고, 잔부를 Sn으로 한 경우(Ag=2.0, Cu=0.75, Bi=3.0, Ni=0∼0.20)의 내열 피로 특성 및 습윤성을 나타낸다. Ni의 배합량은, 비교예 19에서는「0」, 실시예 22에서는 본 발명의 하한값「0.01」, 실시예 5에서는「0.02」, 실시예 23에서는「0.03」, 실시예 24에서는「0.1」, 실시예 25에서는「0.12」, 실시예 26에서는「0.15」, 비교예 20에서는 본 발명보다 높은 값인「0.16」, 비교예 21에서는 더욱 높은「0.20」으로 각각 선정하였다. 이것을 그래프화한 것이 도 6이다. 상기 특성의 규정값도 이 도면 중에 나타냈다.
Figure pct00005
비교예 19에서는, 내열 피로 시험에서 목적 횟수(1000회)가 얻어지지 않고, 비교예 20 및 비교예 21에서는, 습윤 확산이 소기의 값(0.2 이상)을 얻을 수 없다. 실시예 22는, 내열 피로 특성 및 습윤성에서 규정값을 만족하는 결과(각각 1100회, 0.26평방㎜)였다. 실시예 5, 23∼26은, 내열 피로 시험 및 습윤 확산 시험에 있어서 규정값을 초과하는 결과 (1390∼1500) 및 (0.22∼0.26)이 얻어졌다. 특히 실시예 5 및 실시예 23∼25에서는, 내열 피로 특성 및 습윤성의 양쪽에서 양호한 결과 (1390∼1500) 및 (0.25∼0.26)이 얻어졌다. 또한, Ni의 베스트 모드는, 0.1질량%일 때이다.
따라서, 첨가해야 할 Ni의 양은, 0.01∼0.15질량%의 범위인 것이 바람직하다. 상술한 범위 내에서도 0.02∼0.15질량%가 바람직하고, 또한 0.03∼0.12질량%가 특히 바람직하다.
vi) 융점에 대해
융점에 관해서는, 액상선 온도가 240℃를 초과하지 않도록 금속의 첨가량을 선정하였으므로, 비교예보다도 낮은 값(215∼225℃)이 얻어져 있다. 이에 의해 리플로우 처리시에 있어서의 회로 소자의 열 손상을 미연에 방지할 수 있다.
이들 실험 데이터로부터 명백한 바와 같이, 이 발명에 있어서는 Ag를 1.2∼4.5질량%, Cu를 0.25∼0.75질량%, Bi를 1∼5.8질량%, Ni를 0.01∼0.15질량%로 하고, 잔부를 Sn으로 하는 무연 땜납을 사용함으로써, 소기의 목적을 달성할 수 있고, 그 중에서도 특히, Ag를 2∼4질량%, Cu를 0.3∼0.75질량%, Bi를 1∼5질량%, Ni를 0.02∼0.15질량%로 하고, 잔부를 Sn으로 하는 무연 땜납을 사용하는 것이 바람직하고, 또한, Ag를 2.5∼3.5질량%, Cu를 0.5∼0.75질량%, Bi를 3∼5질량%, Ni를 0.03∼0.12질량%로 하고, 잔부를 Sn으로 하는 무연 땜납이 적합하다.
vii) 무연 땜납 볼 등에 대해
상술에서는, 이 발명에 관한 무연 땜납을 구상으로 하고, 구상으로 한 무연 땜납 볼을 반도체 칩(2)에 접속하여 시료 칩을 제작하고, 이 시료 칩을 회로 기판(7)에 탑재함으로써 WL-CSP 칩(20)을 구성하였다. 그리고 이 WL-CSP 칩(20)과 함께 다른 전자 부품을 회로 기판(7)에 실장함으로써 반도체 회로(15)를 얻을 수 있다.
이 WL-CSP 칩(20)을 사용하여 내열 피로 시험, 시어 시험, 습윤성 등의 땜납 특성을 확인한 바, 상기한 실시예에 나타내는 바와 같이 각각 양호한 결과가 얻어져 있으므로, 청구항에 기재된 조성의 땜납을 사용함으로써, 무연 땜납 볼을 비롯하여, 땜납 조인트 및 반도체 회로 각각에 대해, 모두 상술한 땜납 특성을 실현할 수 있는 것은 용이하게 이해할 수 있다. 따라서, 신뢰성이 높은 무연 땜납, 무연 땜납 볼, 무연 땜납을 사용한 땜납 조인트 및 반도체 회로를 제공할 수 있다.
본 발명은, 차량 탑재용 전자 회로나 민간용 전자 기기 등에 사용할 수 있다.
2 : 반도체 칩
5 : 땜납 범프 전극
7 : 회로 기판
10 : CSP 패키지
15 : 반도체 회로
20 : WL-CSP 칩

Claims (16)

  1. Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 하는, 무연 땜납.
  2. 제1항에 있어서,
    Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 하는, 무연 땜납.
  3. 제1항에 있어서,
    Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 3∼5질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 것을 특징으로 하는, 무연 땜납.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 무연 땜납으로서, P, Ge를 포함하는 군으로부터 선택한 적어도 1종을 합계량으로, 0.0005∼0.05질량%를 첨가하는 것을 특징으로 하는, 무연 땜납.
  5. Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 하는, 무연 땜납 볼.
  6. 제5항에 있어서,
    Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 것을 특징으로 하는, 무연 땜납 볼.
  7. 제5항에 있어서,
    Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 3∼5질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 것을 특징으로 하는, 무연 땜납 볼.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    무연 땜납으로서, P, Ge를 포함하는 군으로부터 선택한 적어도 1종을 합계량으로, 0.0005∼0.05질량%를 첨가하는 것을 특징으로 하는, 무연 땜납 볼.
  9. Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 하는, 땜납 조인트.
  10. 제9항에 있어서,
    Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 하는, 땜납 조인트.
  11. 제9항에 있어서,
    Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 3∼5질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 무연 땜납 사용한 것을 특징으로 하는, 땜납 조인트.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    무연 땜납으로서, P, Ge를 포함하는 군으로부터 선택한 적어도 1종이 합계량으로, 0.0005∼0.05질량%를 첨가한 무연 땜납을 사용한 것을 특징으로 하는, 땜납 조인트.
  13. Ag: 1.2∼4.5질량%, Cu: 0.25∼0.75질량%, Bi: 1∼5.8질량%, Ni: 0.01∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 하는, 반도체 회로.
  14. 제13항에 있어서,
    Ag: 2∼4질량%, Cu: 0.3∼0.75질량%, Bi: 1∼5질량%, Ni: 0.02∼0.15질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 하는, 반도체 회로.
  15. 제13항에 있어서,
    Ag: 2.5∼3.5질량%, Cu: 0.5∼0.75질량%, Bi: 1∼4질량%, Ni: 0.03∼0.12질량%, 잔부 Sn을 포함하는 무연 땜납을 사용한 것을 특징으로 하는, 반도체 회로.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    무연 땜납으로서, P, Ge를 포함하는 군으로부터 선택한 적어도 1종을 합계량으로, 0.0005∼0.05질량%를 첨가한 무연 땜납을 사용한 것을 특징으로 하는, 반도체 회로.
KR1020157018025A 2013-09-11 2014-05-21 무연 땜납, 무연 땜납 볼, 이 무연 땜납을 사용한 땜납 조인트 및 이 땜납 조인트를 갖는 반도체 회로 KR20160053838A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-188406 2013-09-11
JP2013188406 2013-09-11
PCT/JP2014/063481 WO2015037279A1 (ja) 2013-09-11 2014-05-21 鉛フリーはんだ、鉛フリーはんだボール、この鉛フリーはんだを使用したはんだ継手およびこのはんだ継手を有する半導体回路

Publications (1)

Publication Number Publication Date
KR20160053838A true KR20160053838A (ko) 2016-05-13

Family

ID=52665403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157018025A KR20160053838A (ko) 2013-09-11 2014-05-21 무연 땜납, 무연 땜납 볼, 이 무연 땜납을 사용한 땜납 조인트 및 이 땜납 조인트를 갖는 반도체 회로

Country Status (9)

Country Link
US (1) US10434608B2 (ko)
EP (1) EP3040152B1 (ko)
JP (2) JP6145164B2 (ko)
KR (1) KR20160053838A (ko)
CN (1) CN105189027B (ko)
ES (1) ES2881222T3 (ko)
SG (1) SG11201601920TA (ko)
TW (1) TWI616264B (ko)
WO (1) WO2015037279A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190122741A (ko) * 2017-02-28 2019-10-30 센주긴조쿠고교 가부시키가이샤 땜납 재료, 땜납 페이스트, 폼 땜납 및 땜납 접합
KR20200122980A (ko) * 2018-02-27 2020-10-28 가부시키가이샤 다무라 세이사쿠쇼 납 프리 땜납 합금, 전자 회로 실장 기판 및 전자 제어 장치

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6374424B2 (ja) * 2016-03-08 2018-08-15 千住金属工業株式会社 はんだ合金、はんだボール、チップソルダ、はんだペースト及びはんだ継手
JP6969070B2 (ja) * 2017-02-28 2021-11-24 千住金属工業株式会社 はんだ材料、はんだペースト、フォームはんだ及びはんだ継手
WO2018174162A1 (ja) * 2017-03-23 2018-09-27 株式会社日本スペリア社 はんだ継手
US11577343B2 (en) * 2017-11-09 2023-02-14 Alpha Assembly Solutions Inc. Low-silver alternative to standard SAC alloys for high reliability applications
JP2018140436A (ja) * 2017-12-19 2018-09-13 千住金属工業株式会社 はんだ材料、はんだペースト、フォームはんだ及びはんだ継手
TWI714825B (zh) * 2018-02-07 2021-01-01 大瑞科技股份有限公司 焊料組成合金及錫球
JP6721851B1 (ja) * 2019-06-28 2020-07-15 千住金属工業株式会社 はんだ合金、鋳造物、形成物およびはんだ継手
KR102460042B1 (ko) * 2020-05-14 2022-10-28 엠케이전자 주식회사 무연 솔더 합금, 솔더볼, 솔더 페이스트, 및 반도체 부품
EP4249165A4 (en) * 2020-11-19 2024-05-15 Senju Metal Industry Co., Ltd. WELDING ALLOY, WELDING GLOBULE AND SOFT SOLDER JOINT
JP6936926B1 (ja) * 2021-03-10 2021-09-22 千住金属工業株式会社 はんだ合金、はんだ粉末、はんだペースト、およびはんだ継手

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997012719A1 (fr) * 1995-09-29 1997-04-10 Matsushita Electric Industrial Co., Ltd. Soudure sans plomb
JP3693762B2 (ja) 1996-07-26 2005-09-07 株式会社ニホンゲンマ 無鉛はんだ
JP2000015476A (ja) * 1998-06-29 2000-01-18 Ishikawa Kinzoku Kk 無鉛はんだ
US6365097B1 (en) 1999-01-29 2002-04-02 Fuji Electric Co., Ltd. Solder alloy
JP2000288772A (ja) 1999-02-02 2000-10-17 Nippon Genma:Kk 無鉛はんだ
JP2002096191A (ja) * 2000-09-18 2002-04-02 Matsushita Electric Ind Co Ltd はんだ材料およびこれを利用する電気・電子機器
JP3602529B1 (ja) * 2003-01-22 2004-12-15 白光株式会社 マニュアルソルダリング用またはフローソルダリング用鉛フリーはんだ及びそれを用いた電子部品
CN1570166A (zh) * 2004-05-09 2005-01-26 邓和升 无铅焊料合金及其制备方法
WO2007081775A2 (en) * 2006-01-10 2007-07-19 Illinois Tool Works Inc. Lead-free solder with low copper dissolution
CN101801588B (zh) 2007-07-13 2015-03-25 千住金属工业株式会社 车载安装用无铅焊料以及车载电路
CN102066043B (zh) * 2008-04-23 2014-05-07 千住金属工业株式会社 抑制缩孔的无铅焊料合金
WO2009131114A1 (ja) 2008-04-23 2009-10-29 千住金属工業株式会社 鉛フリーはんだ
US8283781B2 (en) * 2010-09-10 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having pad structure with stress buffer layer
CN102172805B (zh) * 2011-01-18 2013-01-02 哈尔滨理工大学 一种电子封装用低成本抗老化钎料及其制备方法
TWI576195B (zh) 2013-05-03 2017-04-01 Accurus Scientific Co Ltd High temperature resistant high strength lead free solder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190122741A (ko) * 2017-02-28 2019-10-30 센주긴조쿠고교 가부시키가이샤 땜납 재료, 땜납 페이스트, 폼 땜납 및 땜납 접합
KR20200122980A (ko) * 2018-02-27 2020-10-28 가부시키가이샤 다무라 세이사쿠쇼 납 프리 땜납 합금, 전자 회로 실장 기판 및 전자 제어 장치

Also Published As

Publication number Publication date
WO2015037279A1 (ja) 2015-03-19
JPWO2015037279A1 (ja) 2017-03-02
EP3040152A1 (en) 2016-07-06
CN105189027B (zh) 2018-06-29
CN105189027A (zh) 2015-12-23
TW201521935A (zh) 2015-06-16
US10434608B2 (en) 2019-10-08
EP3040152B1 (en) 2021-06-30
SG11201601920TA (en) 2016-04-28
JP6145164B2 (ja) 2017-06-07
EP3040152A4 (en) 2017-05-17
JP2016040051A (ja) 2016-03-24
TWI616264B (zh) 2018-03-01
US20160214212A1 (en) 2016-07-28
ES2881222T3 (es) 2021-11-29

Similar Documents

Publication Publication Date Title
KR20160053838A (ko) 무연 땜납, 무연 땜납 볼, 이 무연 땜납을 사용한 땜납 조인트 및 이 땜납 조인트를 갖는 반도체 회로
KR101538293B1 (ko) 땜납 합금, 솔더 페이스트 및 전자 회로 기판
CN111745321B (zh) 软钎料合金、焊料球、软钎料预成型坯、焊膏和钎焊接头
KR102566561B1 (ko) 땜납 합금, 솔더 페이스트 및 전자 회로 기판
KR102194027B1 (ko) 땜납 합금, 땜납 페이스트, 땜납 볼, 수지 내장 땜납 및 땜납 이음매
KR20200036948A (ko) 땜납 합금, 땜납 페이스트, 땜납 볼, 수지 내장 땜납 및 땜납 이음매
KR20140138755A (ko) 솔더 프리폼과 솔더 합금 조립 방법
JP5784109B2 (ja) 鉛フリーはんだ合金
EP3590652B1 (en) Solder alloy, solder junction material, and electronic circuit substrate
JP6119911B1 (ja) はんだ合金、はんだボールおよびはんだ継手
KR102342394B1 (ko) 땜납 합금, 땜납 페이스트, 프리폼 땜납, 땜납 볼, 선 땜납, 수지 플럭스 코어드 땜납, 땜납 이음매, 전자 회로 기판 및 다층 전자 회로 기판
KR101513494B1 (ko) 무연 솔더, 솔더 페이스트 및 반도체 장치
WO2013052428A1 (en) A mn doped sn-base solder alloy and solder joints thereof with superior drop shock reliability
KR101590289B1 (ko) 땜납 합금
JP6504401B2 (ja) はんだ合金およびそれを用いた実装構造体
KR101549810B1 (ko) 무연 솔더 및 그를 포함하는 반도체 부품

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment