KR20160047387A - 반도체막의 성장 방법 - Google Patents

반도체막의 성장 방법 Download PDF

Info

Publication number
KR20160047387A
KR20160047387A KR1020150127775A KR20150127775A KR20160047387A KR 20160047387 A KR20160047387 A KR 20160047387A KR 1020150127775 A KR1020150127775 A KR 1020150127775A KR 20150127775 A KR20150127775 A KR 20150127775A KR 20160047387 A KR20160047387 A KR 20160047387A
Authority
KR
South Korea
Prior art keywords
semiconductor film
film
mask
mask pattern
growing
Prior art date
Application number
KR1020150127775A
Other languages
English (en)
Inventor
고영호
김동철
김성복
남은수
배성범
임영안
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20160047387A publication Critical patent/KR20160047387A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 실시 예에 따른 반도체막의 성장 방법은 제1 반도체막 상에 개구부들을 포함하는 제1 마스크 패턴을 형성하는 단계; 상기 개구부들을 통해 노출된 상기 제1 반도체막의 표면으로부터 제2 반도체막을 성장시켜서, 오목부 및 돌출부를 포함하는 상기 제2 반도체막을 형성하는 단계; 상기 돌출부의 상면이 노출되도록 상기 오목부 내부를 제2 마스크막으로 채우는 단계; 상기 제2 마스크막 및 상기 돌출부의 상면을 덮는 제3 마스크막을 형성하는 단계; 상기 돌출부 상면 상에 제3 마스크 패턴이 잔류될 수 있도록 상기 제2 마스크막을 제거하면서 상기 제2 마스크막 상에 중첩된 상기 제3 마스크막의 일부를 제거하는 단계; 및 상기 제3 마스크 패턴에 의해 상기 돌출부의 상면이 차단된 상태에서, 상기 오목부를 통해 노출된 상기 제2 반도체막의 표면으로부터 제3 반도체막을 성장시키는 단계를 포함할 수 있다.

Description

반도체막의 성장 방법{METHOD FOR GROWING SEMICONDUCTOR FILM}
본 발명은 반도체막의 성장 방법에 관한 것으로, 더욱 상세하게는 에피막(epi-film) 성장 방법에 관한 것이다.
최근 화합물 반도체에 대한 다양한 기술들이 개발되고 있다. 화합물 반도체의 대표적인 예로 질화물 반도체가 있다. 질화물 반도체는 직접 천이형 반도체로서, AlN, GaN, InN의 합성을 통해 자외선에서부터 가시광, 적외선 영역의 파장을 얻을 수 있다. 특히 질화물 반도체는 높은 물리적, 열적, 화학적 안정성으로 인해 광소자에 널리 응용된다. 예를 들어, InGaN 물질을 기반으로 하는 파란색, 녹색 발광다이오드(LED: Light Emitting Diode), 레이저다이오드(LD; Laser Diode) 및 백색 LED 등이 개발되어 시제품으로 널리 사용되고 있다. 또한, 상술한 가시광 영역의 광소자 이외에, 자외선 영역의 광소자는 살균용, 농업용, 의료용, 군사용 등 다양한 분야에 적용될 수 있다. 이 때문에 AlGaN을 기반으로 하는 소자의 제작이 크게 각광받고 있다.
AlGaN 기반의 소자의 제작을 위해 성장 온도에서 에피막(epi-film)을 성장시켜야 하며, AlGaN 기반의 소자는 적합한 성장용 기판이 부재인 상태에서 제작된다. 따라, AlGaN 기반의 소자 제작시 많은 크랙과 높은 결함밀도가 발생한다. 이를 해결하기 위해, AlN 버퍼층을 도입하거나, 초격자(super-lattice)층을 도입하거나, 에칭을 통해 트렌치 구조를 형성하거나, 버퍼층을 패터닝 하는 등 다양한 연구가 진행되고 있다.
상술한 바와 같이 AlGaN 기반의 자외선 대역의 소자를 위한 에피막 제작에 있어 발생하는 많은 결함은 소자 제작에 걸림돌이 된다. 고품질의 소자 제작을 위해 결함들이 제거된 고품질의 화합물 반도체가 제공돼야 한다. 고품질의 화합물 반도체막(예를 들어, AlGaN 박막)을 얻기 위해 제안된 기존 공정들을 통해 결함밀도를 최소화하는 데 한계가 있고, 공정의 단순화와 비용 최소화를 위한 과제가 남아있다.
본 발명의 실시 예는 크랙 및 결함밀도를 줄일 수 있는 반도체막의 성장 방법을 제공한다.
본 발명의 실시 예에 따른 반도체막의 성장 방법은 제1 반도체막 상에 개구부들을 포함하는 제1 마스크 패턴을 형성하는 단계; 상기 개구부들을 통해 노출된 상기 제1 반도체막의 표면으로부터 제2 반도체막을 성장시켜서, 오목부 및 돌출부를 포함하는 상기 제2 반도체막을 형성하는 단계; 상기 돌출부의 상면이 노출되도록 상기 오목부 내부를 제2 마스크막으로 채우는 단계; 상기 제2 마스크막 및 상기 돌출부의 상면을 덮는 제3 마스크막을 형성하는 단계; 상기 돌출부 상면 상에 제3 마스크 패턴이 잔류될 수 있도록 상기 제2 마스크막을 제거하면서 상기 제2 마스크막 상에 중첩된 상기 제3 마스크막의 일부를 제거하는 단계; 및 상기 제3 마스크 패턴에 의해 상기 돌출부의 상면이 차단된 상태에서, 상기 오목부를 통해 노출된 상기 제2 반도체막의 표면으로부터 제3 반도체막을 성장시키는 단계를 포함할 수 있다.
본 기술은 제1 반도체막의 선택된 위치로부터 성장된 제2 반도체막이 오목부와 돌출부를 갖도록 하고, 제2 반도체막의 돌출부 표면이 차단된 상태에서 제2 반도체막의 오목부로부터 제3 반도체막을 성장시킨다. 이로써, 본 기술은 돌출부의 표면으로부터 상부 방향을 향해 수직으로 전이되는 결함을 제거하여 제1 및 제2 반도체막보다 크랙과 결함밀도가 적은 제3 반도체막을 제공할 수 있다.
본 기술은 제2 반도체막의 구조를 이용하여 별도의 패터닝 공정없이 제2 반도체막의 돌출부 상에만 마스크 패턴을 잔류시킬 수 있으므로 공정시간과 공정 비용을 줄일 수 있다.
본 기술은 크랙과 결함밀도가 감소된 제3 반도체막을 템플릿(template)으로 이용하여, 고품질의 발광다이오드 및 레이저 다이오드등을 제공할 수 있다.
도 1은 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 형성된 반도체막들의 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 돌출부 및 마스킹된 오목부를 포함하는 제2 반도체막을 형성하는 공정을 설명하기 위한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 제2 반도체막의 오목부로부터 제3 반도체막을 성장시키는 공정들을 설명하기 위한 단면도들이다.
도 4는 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 형성된 GaN의 단면 전자현미경 이미지이다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 제1 마스크 패턴의 레이아웃을 설명하기 위한 평면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시 예에 한정되는 것은 아니다. 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.
도 1은 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 형성된 반도체막들의 단면도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 반도체막들은 제1 내지 제3 반도체막들(2, 4, 6)을 포함할 수 있다. 제1 반도체막(2)은 버퍼층이며, 제2 반도체막(4)은 제1 반도체막(2)에 비해 결함이 완화된 1차 결함 제어층이며, 제3 반도체막(6)은 제2 반도체막(4)에 비헤 결함이 완화된 2차 결함 제어층이고 타겟으로 하는 에피막이다.
제1 내지 제3 반도체막들(2, 4, 6)은 화합물 반도체일 수 있다. 예를 들어 제1 내지 제3 반도체막들(2, 4, 6)은 질화물 반도체막일 수 있다. 보다 구체적으로, 제3 반도체막(6)은 자외선 영역의 광소자에 적용 가능한 AlGaN을 포함할 수 있다. 제2 반도체막(4)은 AlGaN의 성장을 위한 GaN을 포함할 수 있다. 제1 반도체막(2)은 GaN의 성장을 위한 AlN 또는 GaN일 수 있다.
제1 반도체막(2)은 성장용 기판(1) 상에 형성된다. 성장용 기판(1)은 사파이어 기판, 실리콘 기판 또는 SiC 기판을 포함할 수 있다.
제2 반도체막(4)은 제1 마스크 패턴(3P)에 의해 위치가 제어된 제1 반도체막(2)의 개구영역 상에 성장된다. 구체적으로, 제1 마스크 패턴(3P)은 제1 반도체막(2)을 부분적으로 차단한다. 제2 반도체막(4)은 제1 마스크 패턴(3P)에 의해 차단되지 않은 제1 반도체막(2)의 일부 영역 표면으로부터 성장된다. 이러한 제2 반도체막(4)은 오목부(CA) 및 돌출부(PA)를 포함하는 요철 구조로 형성될 수 있다. 오목부(CA)는 제1 마스크 패턴(3P)에 중첩되고, 돌출부(PA)는 제1 마스크 패턴(3P)에 의해 노출된 개구 영역에 중첩된다. 오목부(CA)의 측벽은 경사지게 형성될 수 있다. 돌출부(PA)의 상면은 제3 마스크 패턴(5P)에 의해 차단될 수 있다.
제3 마스크 패턴(5P)은 오목부(CA)의 측벽을 노출시키도록 돌출부(PA)의 상면 상에 한하여 배치된다. 제3 반도체막(6)은 제3 마스크 패턴(5P)에 의해 차단되지 않은 제2 반도체막(4)의 오목부(CA) 측벽으로부터 성장된다. 제3 반도체막(6)은 표면이 평탄해질까지 성장되어 제1 및 제2 반도체막들(2 및 4)에 비해 두꺼운 두께로 형성될 수 있다.
제1 마스크 패턴(3P) 및 제3 마스크 패턴(5P)은 결함의 전이를 차단할 수 있으며, SixOy(x, y는 자연수), TixOy, TixNy, Ni, Ti 등의 물질로 형성될 수 있다. 보다 구체적으로, 제1 마스크 패턴(3P)은 1차 결함 제어층으로서, 제2 반도체막(4)의 성장과정에서 제2 반도체막(4)이 측면방향으로 대부분 성장되게 제어하여 결함이 상부로 이동하는 것을 제어할 수 있다. 이로써, 제2 반도체막(4)의 결함밀도는 제1 반도체막(2)의 결함밀도에 비해 적을 수 있다. 제3 마스크 패턴(5P)은 2차 결함 제어층으로서, 제3 반도체막(6)의 성장과정에서 결함이 상부로 이동하는 것을 2차적으로 제어할 수 있다. 제2 반도체막(4)의 결함은 제2 반도체막(4)이 측면 성장하는 과정에서 접촉되는 면에 집중될 수 있다. 그 결과, 제2 반도체막(4)의 결함은 제2 반도체막(4)의 돌출부의 중앙에 집중될 수 있다. 제3 마스크 패턴(5P)은 결함이 집중되는 영역인 제2 반도체막(4)의 돌출부를 차단하여 결함의 전이를 최소화할 수 있다.
상술한 바와 같이 본 발명의 실시 예는 제2 반도체막(4)의 구조와 제3 마스크 패턴(5P)의 배치 위치를 제어하여, 제3 반도체막(6)의 결함밀도를 최소화할 수 있다.
도 2a 내지 도 2d는 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 돌출부 및 마스킹된 오목부를 포함하는 제2 반도체막을 형성하는 공정을 설명하기 위한 단면도들이다.
도 2a를 참조하면, 성장용 기판(1) 상에 버퍼층인 제1 반도체막(2)을 형성한다. 버퍼층으로 이용되는 제1 반도체막(2)은 기판(1)과 후속에서 형성될 제2 반도체막(4) 사이의 격자 상수를 차이를 완화시키기 위해 형성될 수 있다. 기판(1)은 사파이어, 실리콘, SiC 등을 포함할 수 있다. 제1 반도체막(2)은 성장방식으로 형성된 에피막일 수 있으며, 그 상부에 GaN 성장이 가능하도록 AlN 또는 GaN을 포함할 수 있다.
이어서, 제1 반도체막(2) 상에 제1 마스크막(3)을 형성한다. 제1 마스크막(3)은 SixOy(x, y는 자연수), TixOy, TixNy, Ni, Ti 등을 포함할 수 있다.
도 2b를 참조하면, 제1 마스크막(3)을 패터닝하여 개구부들(OP)을 포함하는 제1 마스크 패턴(3P)을 형성한다. 제1 마스크 패턴(3P)은 포토리소그래피 또는 이-빔리소그래피(electron beam lithography) 공정과 함께 건식 식각 공정을 이용하여 형성될 수 있다. 개구부들(OP)은 주기적인 배열을 갖는 패턴으로 형성될 수 있다. 개구부들(OP)의 폭은 50nm 내지 10㎛로 형성될 수 있다.
도 2c를 참조하면, 제1 마스크 패턴(3P)의 개구부들(OP)에 의해 위치가 제어된 제1 반도체막(2)의 노출영역 표면으로부터 제2 반도체막(4)을 성장시킨다.
제2 반도체막(4)은 MOCVD(Metal Organic Chemical Vapor Deposition) 장비를 이용하여 성장될 수 있다. 제2 반도체막(4)의 성장시간은 측면으로 성장하는 제2 반도체막(4)의 측벽들이 접촉되는 시점으로부터 제2 반도체막(4)의 표면이 평탄해지는 시점 사이로 제어될 수 있다. 이로써, 제2 반도체막(4)은 오목부(CA) 및 돌출부(PA)를 포함하는 요철 구조를 가질 수 있다.
오목부(CA)는 제2 반도체막(4)의 성장을 억제하는 제1 마스크 패턴(3P)에 중첩될 수 있다. 돌출부(PA)는 제2 반도체막(4)의 측벽들이 접촉되는 영역에 배치될 수 있으며, 개구부들(OP)에 중첩될 수 있다. 오목부(CA)의 측벽은 경사지게 형성될 수 있다.
제2 반도체막(4)은 제1 마스크 패턴(3P)의 개구부들(OP)에 의해 부분적으로 노출된 제1 반도체막(2)의 일부 영역으로부터 성장되므로 제1 마스크 패턴(3P) 상부로 측면성장될 수 있다. 제1 마스크 패턴(3P)은 제1 반도체막(2)으로부터의 결함을 차단하여 제2 반도체막(4)의 결함밀도를 제1 반도체막(2)에 비해 줄일 수 있다. 제1 반도체막(2)으로부터 개구부들(OP)을 통해 전이된 결함의 일부는 돌출부(PA)의 중앙에 집중될 수 있다.
제2 반도체막(4)은 제1 마스크 패턴(3P)에 의해 마스킹된 제1 반도체막(2)을 포함하는 템플릿(template) 상에 GaN을 성장시킴으로써 형성될 수 있다. GaN은 H2가스가 주입되는 조건에서 성장될 수 있다. GaN 성장 시, 성장 온도가 500℃ 이상 상승할 경우, 암모니아 가스를 흘려주어 GaN 표면이 에칭되는 것을 방지할 수 있다. GaN은 900℃ 내지 1100℃ 범위에서 성장될 수 있다. GaN의 성장시간은 제1 마스크 패턴(3P)의 크기에 따라 변경될 수 있다. GaN 성장시간은 측면으로 성장하는 GaN의 측벽들이 접촉되는 시점으로부터 GaN의 표면이 평탄해지는 시점 이전으로 제어된다.
도 2d를 참조하면, 요철 구조의 제2 반도체막(4) 상에 제2 마스크막(M2)을 코팅한다. 제2 마스크막(M2)은 포토레지스트막일 수 있다. 제2 마스크막(M2)은 제2 반도체막(4)의 오목부(CA) 내부를 채우되, 제2 반도체막(4)의 돌출부(PA) 상면을 노출하도록 스핀 코팅 방식으로 형성될 수 있다. 돌출부(PA) 상면이 제2 마스크막(M2)으로 덮힌 경우, 건식 식각등의 식각 공정으로 돌출부(PA) 상면이 노출되도록 제2 마스크막(M2)의 일부를 제거할 수 있다.
상술한, 제2 마스크막(M2)에 의해 제2 반도체막(4)의 오목부(CA) 측벽이 차단되며, 제2 반도체막(4)의 돌출부(PA) 상면이 노출된다.
도 3a 내지 도 3c는 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 제2 반도체막의 오목부로부터 제3 반도체막을 성장시키는 공정들을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 제2 마스크막(M2)으로 덮히지 않은 돌출부(PA)의 상면 및 제2 마스크막(M2) 상에 제3 마스크막(5)을 형성한다. 제3 마스크막(5)은 SixOy(x, y는 자연수), TixOy, TixNy, Ni, Ti 등을 포함할 수 있다. 제3 마스크막(5)은 후속의 리프트 오프 공정을 위해, 20nm 내지 200nm의 두께로 형성될 수 있다.
도 3b를 참조하면, 제3 마스크막(5)이 돌출부(PA) 상면 상에 한하여 제3 마스크 패턴(5P)으로서 잔류할 수 있도록 리프트 오프(lift-off) 공정을 실시한다. 리프트 오프를 위해 제2 마스크막(M2)을 습식식각 공정으로 제거하면, 제2 마스크막(M2)과 함께 그 상부에 형성된 제3 마스크막(5)의 일부가 제거될 수 있다. 이로써, 제2 반도체막(4)의 오목부(CA)가 노출될 수 있다. 그리고, 제2 마스크막(M2) 상에 중첩되지 않고, 돌출부(PA) 상면 상에 형성된 제3 마스크막(5)의 일부는 제3 마스크 패턴(5P)으로서 잔류할 수 있다.
도 3c를 참조하면, 돌출부(PA)의 상면이 제3 마스크 패턴(5P)에 의해 차단된 상태에서 오목부(CA)의 노출된 측벽으로부터 제3 반도체막(6)을 성장시킨다. 제3 반도체막(6)은 MOCVD 등의 증착 장비를 이용하여 성장될 수 있다. 제3 반도체막(6)은 제3 마스크 패턴(5P)에 의해 일부 영역이 차단된 제2 반도체막(4)을 완전히 덮도록 형성된다. 제3 반도체막(6)의 성장 두께는 제3 반도체막(6)의 표면이 평탄해지는 두께 이상으로 제어될 수 있다. 제3 반도체막(6)은 결함밀도가 완화된 제2 반도체막(4)으로부터 측면성장되어 제2 반도체막(4)보다 낮은 결함밀도를 가질 수 있다. 특히, 제3 반도체막(6)은 결함이 집중되는 돌출부(PA)가 제3 마스크 패턴(5P)에 의해 차단된 상태에서 성장된다. 이에 따라, 본 발명의 실시 예는 돌출부(PA)로부터의 결함이 제3 반도체막(6)으로 전이되는 현상을 제3 마스크 패턴(5P)을 통해 억제할 수 있다. 그 결과, 본 발명의 실시 예는 제3 반도체막(6)의 결함밀도를 최소화할 수 있다.
제3 반도체막(6)은 자외선 영역의 광소자에 적용 가능한 AlGaN을 성장시킴으로써 형성될 수 있다. AlGaN은 H2가스가 주입되는 조건에서 고온에서 성장될 수 있다. AlGaN 성장 시, 성장 온도는 900℃ 내지 1300℃로 제어될 수 있다. 제3 반도체막(6)은 AlGaN 이외 GaN 또는 AlN일 수 있다.
도 4는 본 발명의 실시 예에 따른 반도체막의 성장 방법을 통해 형성된 GaN의 단면 전자현미경 이미지이다. 보다 구체적으로, 도 4는 사파이어 기판 상에 버퍼층으로서 GaN의 제1 반도체막을 형성한 후, 2㎛ 크기의 개구부들과 2㎛ 크기의 차단부들을 포함하는 SixNy마스크 패턴을 제1 반도체막 상에 형성하고, GaN의 제2 반도체막을 성장시킨 경우의 전자 현미경 이미지이다. 제2 반도체막의 성장시간은 측면 성장하는 제2 반도체막의 측벽이 접촉되는 시점으로 제어되었다.
도 4에 도시된 바와 같이, 마스크 패턴을 통해 제1 반도체막의 일부 영역을 차단함으로써, 제1 반도체막 상에 요철 구조를 갖는 제2 반도체막을 성장시킬 수 있다.
도 5a 및 도 5b는 본 발명의 실시 예에 따른 제1 마스크 패턴의 레이아웃을 설명하기 위한 평면도들이다.
도 5a를 참조하면, 제1 마스크 패턴(3P)은 주기적으로 배열된 선형 개구부들(OP)을 포함할 수 있다.
도 5b를 참조하면, 제1 마스크 패턴(3P)은 주기적으로 배열된 원형 개구부들(OP)을 포함할 수 있다.
제1 마스크 패턴(3P)은 상술한 형태의 개구부들(OP) 이외에도 다양한 모양의 개구부들(OP)을 포함할 수 있다.
본 발명의 실시 예는 제2 반도체막을 제1 반도체막의 선택된 위치로부터 성장시키고, 제2 반도체막의 구조를 이용하여 제2 반도체막의 일부 상에만 마스크 패턴이 잔류되도록하고, 마스크 패턴에 의해 차단되지 않은 제2 반도체막의 일부로부터 제3 반도체막을 성장시킴으로써 하기와 같은 효과를 얻을 수 있다.
먼저, 본 발명의 실시 예는, 제2 반도체막을 형성하지 않은 상태에서 제1 반도체막 상에 제3 반도체막을 성장시켰을 경우보다, 제3 반도체막의 크랙 및 결함밀도를 줄일 수 있다.
또한, 본 발명의 실시 예는 제2 반도체막을 제1 반도체막의 선택된 위치로부터 성장시켜 요철 구조로 형성하고, 마스크 패턴을 통해 결함이 집중된 제2 반도체막의 돌출부를 차단함으로써 많은 수의 결함이 제3 반도체막으로 전이되는 것을 방지할 수 있다.
그리고, 본 발명의 실시 예는 제2 반도체막의 요철 구조를 이용하여 별도의 마스크 패터닝 공정을 실시하지 않고 제2 반도체막의 돌출부 상에만 마스크 패턴을 잔류시킬 수 있으므로 공정시간 및 공정 비용을 단축할 수 있다. 마스크 패턴은 스핀 코팅 공정으로 제2 반도체막의 오목부를 포토레지스트 물질로 채운 후 마스크막을 증착하고 리프트 오프 공정을 실시함으로써 별도의 마스크 패터닝 공정을 실시하지 않고 형성될 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시 예들에 따라 구체적으로 기록되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
1: 기판 2: 제1 반도체막
3P: 제1 마스크 패턴 4: 제2 반도체막
M2: 제2 마스크막 5P: 제3 마스크 패턴
6: 제3 반도체막 OP: 개구부
CA: 오목부 PA: 돌출부

Claims (1)

  1. 제1 반도체막 상에 개구부들을 포함하는 제1 마스크 패턴을 형성하는 단계;
    상기 개구부들을 통해 노출된 상기 제1 반도체막의 표면으로부터 제2 반도체막을 성장시켜서, 오목부 및 돌출부를 포함하는 상기 제2 반도체막을 형성하는 단계;
    상기 돌출부의 상면이 노출되도록 상기 오목부 내부를 제2 마스크막으로 채우는 단계;
    상기 제2 마스크막 및 상기 돌출부의 상면을 덮는 제3 마스크막을 형성하는 단계;
    상기 돌출부 상면 상에 제3 마스크 패턴이 잔류될 수 있도록 상기 제2 마스크막을 제거하면서 상기 제2 마스크막 상에 중첩된 상기 제3 마스크막의 일부를 제거하는 단계; 및
    상기 제3 마스크 패턴에 의해 상기 돌출부의 상면이 차단된 상태에서, 상기 오목부를 통해 노출된 상기 제2 반도체막의 표면으로부터 제3 반도체막을 성장시키는 단계를 포함하는 반도체막의 성장방법.
KR1020150127775A 2014-10-21 2015-09-09 반도체막의 성장 방법 KR20160047387A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20140142716 2014-10-21
KR1020140142716 2014-10-21

Publications (1)

Publication Number Publication Date
KR20160047387A true KR20160047387A (ko) 2016-05-02

Family

ID=56021637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150127775A KR20160047387A (ko) 2014-10-21 2015-09-09 반도체막의 성장 방법

Country Status (1)

Country Link
KR (1) KR20160047387A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135689A1 (ko) * 2017-01-23 2018-07-26 경희대학교산학협력단 발광 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018135689A1 (ko) * 2017-01-23 2018-07-26 경희대학교산학협력단 발광 소자의 제조 방법

Similar Documents

Publication Publication Date Title
JP6219905B2 (ja) 半導体薄膜構造及びその形成方法
US8853030B2 (en) Method for production of selective growth masks using underfill dispensing and sintering
US9660135B2 (en) Enhanced performance active pixel array and epitaxial growth method for achieving the same
US8643059B2 (en) Substrate structure and method of manufacturing the same
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
KR100513923B1 (ko) 질화물 반도체층을 성장시키는 방법 및 이를 이용하는 질화물 반도체 발광소자
US20120034768A1 (en) Method of manufacturing semiconductor wafer
JP2009102218A (ja) 化合物半導体基板の製造方法
JP2014078653A (ja) Ｉｉｉ族窒化物半導体層の製造方法
US8482103B2 (en) Nitride semiconductor template and fabricating method thereof
US20230377881A1 (en) Strain relief trenches for epitaxial growth
KR20160047387A (ko) 반도체막의 성장 방법
KR101203692B1 (ko) 펜데오 에피탁시 성장용 기판 및 그 형성 방법
US9799512B1 (en) Semiconductor substrate structures and methods for forming the same
TWI623656B (zh) 半導體基底結構及其形成方法
TW201709549A (zh) 具有圖案化結構之藍寶石基板
TW202107674A (zh) 微型led及微型led製造方法
US20200194252A1 (en) Semiconductor structure with an epitaxial layer and method of manufacturing the same
KR20090048139A (ko) 질화물계 발광소자 및 그 제조방법
JPWO2021079434A1 (ja) 半導体ウエハおよびその製造方法
KR101082457B1 (ko) 탄화된 포토레지스트를 이용하여 에피택셜층을 형성하는 방법 및 이에 의해 제조된 적층 구조물
KR101419525B1 (ko) 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자
US20050136564A1 (en) Method of laterally growing GaN with indium doping
US20230230931A1 (en) Method and system for fabricating regrown fiducials for semiconductor devices
US20220115265A1 (en) Method for manufacturing a semiconductor device using a patterned dielectric mask and semiconductor device