KR101419525B1 - 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자 - Google Patents

스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자 Download PDF

Info

Publication number
KR101419525B1
KR101419525B1 KR1020120153425A KR20120153425A KR101419525B1 KR 101419525 B1 KR101419525 B1 KR 101419525B1 KR 1020120153425 A KR1020120153425 A KR 1020120153425A KR 20120153425 A KR20120153425 A KR 20120153425A KR 101419525 B1 KR101419525 B1 KR 101419525B1
Authority
KR
South Korea
Prior art keywords
pattern
blocking
layer
block
emitting diode
Prior art date
Application number
KR1020120153425A
Other languages
English (en)
Other versions
KR20140083537A (ko
Inventor
정상현
김창환
신현범
강호관
이재진
고철기
Original Assignee
(재)한국나노기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (재)한국나노기술원 filed Critical (재)한국나노기술원
Priority to KR1020120153425A priority Critical patent/KR101419525B1/ko
Publication of KR20140083537A publication Critical patent/KR20140083537A/ko
Application granted granted Critical
Publication of KR101419525B1 publication Critical patent/KR101419525B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 반도체 발광 다이오드 소자에 있어서, 반도체 발광 다이오드 소자의 제조 방법에 있어서, 기판 상층에 제1레지스트층을 형성하는 제1단계와, 상기 제1레지스트층을 패터닝하여 제1블락킹(blocking) 마스크를 형성하는 제2단계와, 상기 제1블락킹 마스크 상층 및 상기 기판 상층에 제1블락킹 패턴층을 증착하는 제3단계와, 상기 제1블락킹 마스크를 제거하여 기판 상층에 "┰" 형태의 3차원 제1블락킹 패턴을 형성하는 제4단계와, 상기 제1블락킹 패턴 형성 후 제2레지스트층을 형성하는 제5단계와, 상기 제2레지스트층을 패터닝하여 제2블락킹 마스크를 형성하는 제6단계와, 상기 제2블락킹 마스크 상층 및 상기 기판 상층에 제2블락킹 패턴층을 증착하는 제7단계와, 상기 제2블락킹 마스크를 제거하여, 기판 상층에 상기 제1블락킹 패턴 사이의 영역에 스텝형으로 형성되며, 상기 제1블락킹 패턴 사이의 영역을 완전히 덮는 상부 영역을 가지는 "┰" 형태의 3차원 제2블락킹 패턴을 형성하는 제8단계와, 상기 제2블락킹 패턴 형성 후, 반도체층을 증착하는 제9단계를 포함하여 이루어지는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자를 기술적 요지로 한다. 이에 의해 기판 상에 스텝형 3차원 블락킹 패턴을 형성하여 반도체층 형성시 발생하는 결함을 줄여서 발광 다이오드 소자의 효율을 개선시키는 이점이 있다.

Description

스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자{Manufacturing Method of Light-Emitting Diode using Step Type 3-D Blocking Pattern and Light-Emitting Diode thereby}
본 발명은 반도체 발광 다이오드 소자에 있어서, 반도체층 성장에 필요한 기판에 스텝형 3차원 블락킹 패턴을 적용하여 반도체층의 결함을 최소화하여 발광 다이오드 소자의 효율을 향상시키고자 하는 것이다.
최근 발광 효율이 좋고, 소비전력이 적으며, 램프 수명이 긴 발광 다이오드(LED, Light Emitting Diode)에 대한 관심이 증가하고 있으며, 특히, 반도체를 이용한 발광 다이오드는 디스플레이의 백라이트 유닛, 일반 조명 등 여러 분야에 사용되고 있다.
이러한 반도체 발광 다이오드는 일반적으로 기판 상층에 p형 반도체 및 n형 반도체층의 접합으로 이루어져, 전압을 가하면 전자-정공 쌍의 결합에 의해 그 밴드 갭(band gap)에 해당하는 에너지를 빛으로 방출하는 소자이다.
이와 같은 발광 다이오드의 반도체층으로는 질화갈륨(GaN)과 같은 질화물계 화합물 반도체를 이용하는 청색 발광 다이오드가 개발되면서 다양한 색상의 연출이 가능하게 되었고, 이에 의해 본격적으로 디스플레이 분야에 사용되기 시작하면서, 다른 분야에까지 광범위하게 확대되어 사용되기 시작하였다.
그러나, 상기 반도체 발광 다이오드에 사용되는 사파이어 등의 기판과 반도체층인 GaN 간의 격자 상수 및 열팽창 계수가 불일치하기 때문에 고품질의 질화물 반도체 발광 다이오드를 얻는 것이 어려우며, 이에 의해 발광 효율이 떨어지는 문제점을 가지고 있다.
이러한 결함을 줄이기 위한 종래 다양한 기술들이 나와 있다.
종래 기술로는 대한민국특허청 공개특허공보 공개번호 특2003-0079056호 "질화물 반도체의 발광소자 및 그 제조방법"으로, 사파이어 기판 상에 SiN층을 성장하고 상기 SiN층 상에 GaN 완충층 성장 후, 1000℃ 이상에서 램핑시킨 후, InGaN 박막층을 형성함으로써, GaN 완충층에 격자 부정합으로 인해서 발생되는 전위를 감소히켜 발광효율을 향상시킨 것이다.
그리고, 대한민국특허청 등록특허공보 등록번호 10-1034055호 "발광 다이오드 및 그 제조방법"으로, 사파이어 기판 상에 형성되는 n 형 GaN층과 활성층 사이에 조성이 낮은 InGaN층을 형성함으로써 상기 활성층과의 격자상수 불일치를 감소시켜 광효율을 향상시킬 수 있도록 하는 것이다.
그러나, 상기와 같은 종래기술들은 기판과 반도체층 간의 격자 불일치를 해소하고자 완충층(또는 버퍼층)을 도입하였으나, 완충층과 기판 간의 계면 및 완충층과 반도체층 간의 계면에서의 결정 성장 방향 차이에 따른 결함 및 물성 차이에 따른 결함, 반도체층 자체의 결정 방향에 따른 성장 속도의 차이 등에 따른 결함이 여전히 존재하여 계면에서의 전하 산란 등에 의해 발광효율을 감소시키게 된다.
또한, 이러한 완충층 형성에 의한 격자 불일치를 해소하는 것은 기판의 종류나 반도체층의 종류에 따라 완충층의 종류나 두께 등이 달라져야 하므로 번거로울 뿐만 아니라 결함 해소를 위한 근본적이 해결책이 되지 못하고 있다.
이러한 문제점을 해결하고자, 기판 상층에 규칙적인 패턴을 가지는 2차원 블락킹(blocking) 패턴을 형성한 후 그 상층에 반도체층을 증착하는 방법 등이 있다. 도 1은 종래의 이러한 2차원 블락킹 패턴 형성에 따른 반도체층 증착에 의한 결함 상태를 나타낸 모식도이다.
도시된 바와 같이, 기판(10) 상층에 규칙적인 패턴을 가지는 블락킹 패턴(20)을 형성한 후, 그 상층에 반도체층(30)을 증착하는 것으로서, 블락킹 패턴(20)이 없는 부분에서는 여전히 결함이 존재하여 반도체 발광다이오드 소자의 효율을 저하시키게 된다.
반면, 상기 블락킹 패턴(20)이 없는 부분을 최소화하면 반도체층(30) 성장이 잘 안되고, 수평 성장(Lateral Over Growth)이 잘 이루어지지 않아서 결함 발생이 증가하는 문제점이 있다.
본 발명은 상기 문제점을 해결하기 위한 것으로서, 기판 상에 스텝형 3차원 블락킹 패턴을 형성하여 반도체층 성장시 발생하는 결함을 최소화하여 광효율을 향상시킨 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자의 제공을 그 목적으로 한다.
상기 목적을 달성하기 위해 본 발명은, 반도체 발광 다이오드 소자의 제조 방법에 있어서, 기판 상층에 제1레지스트층을 형성하는 제1단계와, 상기 제1레지스트층을 패터닝하여, "
Figure 112014016224510-pat00011
" 형태의 제1블락킹(blocking) 마스크를 형성하는 제2단계와, 상기 제1블락킹 마스크 상층 및 상기 기판 상층에 제1블락킹 패턴층을 증착하는 제3단계와, 상기 제1블락킹 마스크를 제거하여 기판 상층에 "┰" 형태의 3차원 제1블락킹 패턴을 형성하는 제4단계와, 상기 제1블락킹 패턴 형성 후 제2레지스트층을 형성하는 제5단계와, 상기 제2레지스트층을 패터닝하여, "
Figure 112014016224510-pat00012
" 형태의 제2블락킹 마스크를 형성하는 제6단계와, 상기 제2블락킹 마스크 상층 및 상기 기판 상층에 제2블락킹 패턴층을 증착하는 제7단계와, 상기 제2블락킹 마스크를 제거하여, 기판 상층에 상기 제1블락킹 패턴 사이의 영역에 스텝형으로 형성되며, 상기 제1블락킹 패턴 사이의 영역을 완전히 덮는 상부 영역을 가지는 "┰" 형태의 3차원 제2블락킹 패턴을 형성하는 제8단계와, 상기 제2블락킹 패턴 형성 후, 반도체층을 증착하는 제9단계;를 포함하여 이루어지는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자를 기술적 요지로 한다.
여기에서, 상기 제1블락킹 패턴은, 상부(Top) 영역(a)이 하부(Bottom) 영역(b)보다 더 크고(a>b), 상기 제2블락킹 패턴은 상부(Top) 영역(d)이 하부(Bottom) 영역(e)보다 더 크고(d>e), 상기 제1블락킹 패턴의 높이(c)보다 상기 제2블락킹 패턴의 높이(f)가 더 크며(f>c), 상기 제1블락킹 패턴의 상부 영역 간의 간격(g)이 상기 제2블락킹 패턴의 상부 영역(d)보다 더 짧게(d>g) 형성되는 것이 바람직하다.
또한, 상기 제1블락킹 마스크 및 제2블락킹 마스크는, 포토리소그래피(Photo Lithography), 전자빔리소그래피(E-Beam Lithography) 및 나노임프린트리소그래피(Nano Imprint Lithography) 중 어느 하나의 방법 또는 두 개 이상의 방법을 혼용하여 형성하는 것이 바람직하다.
또한, 상기 포토리소그래피 또는 전자빔리소그래피 방법을 사용하는 경우에는, 상기 제1레지스트층 또는 제2레지스트층을 감광도가 서로 다른 다층의 레지스트층으로 형성하는 것이 바람직하며, 상기 제1레지스트층 또는 제2레지스트층을 동일한 종류로 형성하여 3차원 블락킹 마스크의 패턴에 따라 노광에너지를 각각 다르게 노광시키는 것이 바람직하다.
또한, 상기 포토리소그래피 또는 전자빔리소그래피 방법을 사용하는 경우에는, 제1블락킹 마스크 또는 제2블락킹 마스크의 패턴의 형태에 따라 상기 제1레지스트층 또는 제2레지스트층 형성 후 노광 패터닝을 다수 회 반복하여 형성할 수도 있다.
또한, 상기 나노임프린트리소그래피 방법을 사용하는 경우에는, 상기 제1레지스트층 또는 제2레지스트층 형성 후 제1블락킹 마스크 또는 제2블락킹 마스크의 패턴에 대응하는 몰드에 의한 임프린팅 공정에 의해 이루어지는 것이 바람직하다.
또한, 상기 제1블락킹 패턴 및 제2블락킹 패턴은, 질화물 또는 산화물을 사용하는 것이 바람직하며, 상기 제9단계의 반도체층은, 질화갈륨, n형 질화갈륨, p형 질화갈륨, AlGaAs, InGaAlP, GaAsP, GaP, InGaN, PGaN, SiC 및 InGaAlN 중 적어도 어느 하나로 이루어진 것을 사용하는 것이 바람직하다.
상기 과제 해결 수단에 의해 본 발명은, 기판 상에 스텝형 3차원 블락킹 패턴을 형성하여 반도체층 형성시 발생하는 결함을 줄여서 발광 다이오드 소자의 효율을 개선시키는 효과가 있다.
도 1 - 종래의 이러한 2차원 블락킹 패턴 형성에 따른 반도체층 증착에 의한 결함 상태를 나타낸 모식도.
도 2 - 본 발명에 따른 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법에 대한 모식도.
도 3 - 본 발명에 따른 스텝형 3차원 블락킹 패턴에 대한 모식도.
도 4 - 기존(a) 및 본 발명(b)에 따른 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 결함이 나타나는 영역에 대한 모식도.
본 발명은 반도체 발광 다이오드 소자에 관한 것으로서, 기판 상에 3차원 블락킹 패턴을 형성하여 반도체층 성장시 발생하는 결함을 최소화하여 반도체 발광 다이오드 소자의 발광 효율을 증가시키는 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법에 대한 모식도이다.
도시된 바와 같이 본 발명에 따른 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법은, 반도체 발광 다이오드 소자의 제조 방법에 있어서, 기판(100) 상층에 제1레지스트층(200)을 형성하는 제1단계와, 상기 제1레지스트층(200)을 패터닝하여 제1블락킹(blocking) 마스크를 형성하는 제2단와, 상기 제1블락킹 마스크(300) 상층에 제1블락킹 패턴층(400)을 증착하는 제3단계와, 상기 제1블락킹 마스크(300)를 제거하여 기판(100) 상층에 "┰" 형태의 3차원 제1블락킹 패턴(500)을 형성하는 제4단계와, 상기 제1블락킹 패턴(500) 형성 후 제2레지스트층(600)을 형성하는 제5단계와, 상기 제2레지스트층(600)을 패터닝하여 제2블락킹 마스크(700)를 형성하는 제6단계와, 상기 제2블락킹 마스크(700) 상층에 제2블락킹 패턴층(800)을 증착하는 제7단계와, 상기 제2블락킹 마스크(700)를 제거하여, 기판(100) 상층에 상기 제1블락킹 패턴(500) 사이의 영역에 스텝형으로 형성되며, 상기 제1블락킹 패턴(500) 사이의 영역을 완전히 덮는 상부 영역을 가지는 "┰" 형태의 3차원 제2블락킹 패턴(900)을 형성하는 제8단계와, 상기 제2블락킹 패턴(900) 형성 후, 반도체층(1000)을 증착하는 제9단계로 크게 이루어진다.
본 발명에 따른 기판(100)은 일반적으로 사파이어 기판을 사용하나, 반도체 발광 다이오드 소자 제작을 위한 어떠한 기판이라도 무방하다. 예를 들어 실리콘 기판이나 실리콘 카바이드 기판 등이 사용될 수 있다.
그리고, 상기 기판(100) 상층에 형성된 레지스트층은 후술할 패턴 형성 방법에 의해 3차원 블락킹(blocking) 마스크의 역할을 하게 되는 것으로서, 자외선, 열 또는 전자선 감광 레지스트를 사용하게 된다.
상기 레지스트층은 패턴 형성 방법, 노광 에너지, 3차원 블락킹 마스크의 형태에 따라 감광도가 서로 다른 다층의 레지스트층을 형성하거나, 동일한 종류로 일정 두께로 형성하는 등 다양한 방법에 의해 형성될 수 있다. 상기 레지스트층은 일반적인 스핀 코팅이나 딥코팅, 닥터 블레이딩 등의 방법에 의해 형성된다.
먼저, 기판(100) 상층에 제1레지스트층(200)을 형성하고, 상기 제1레지스트층(200)을 패터닝하여 3차원의 제1블락킹 마스크(300)를 형성하게 된다. 여기에서 3차원이라 함은 기존의 블락킹 마스크가 상부 영역 및 하부 영역이 동일한 패턴(사각 패턴)으로 형성된 것과는 달리, 본 발명에 따른 3차원 제1블락킹 마스크(300)는 상부 영역 및 하부 영역의 크기가 달라 입체적인 형상을 갖는 것을 말하며, 이러한 의미에서 3차원이라 일컫는다.
본 발명에 따른 3차원 제1블락킹 마스크(300)의 패턴은 후술할 3차원 제1블락킹 패턴(500)이 "┰" 형태로 형성되게 되므로 3차원 제1블락킹 마스크(300)는 이에 대응하여 "
Figure 112012107881967-pat00001
" 형태로 기판(100) 상층에 형성된다.
상기 제1블락킹 마스크(300)는 포토리소그래피(Photo Lithography), 전자빔리소그래피(E-Beam Lithography) 및 나노임프린트리소그래피(Nano Imprint Lithography) 중 어느 하나의 방법 또는 두 개 이상의 방법을 혼용하여 형성할 수 있다.
먼저, 포토리소그래피(Photo Lithography), 전자빔리소그래피(E-Beam Lithography) 방법을 사용하는 경우에는 상기 제1레지스트층(200)을 감광도가 서로 다른 다층의 레지스트층으로 형성하거나, 제1레지스트층(200)을 동일한 종류로 형성하여 3차원 제1블락킹 마스크(300)의 패턴에 따라 노광 에너지를 각각 달리하여 노광시켜 마스크 패턴을 얻는 것이다.
상세하게는, 3차원 제1블락킹 마스크(300)의 패턴에 따라, 상기 감광도가 서로 다른 다층의 레지스트층이 형성된 경우에는, 동일한 에너지 또는 다른 에너지를 순차적으로 주어 패턴을 적정 높이나 크기로 형성하거나, 동일한 레지스트층이 형성된 경우에는 노광의 조건을 중간에 달리 하여 현상 속도 차이를 이용하는 방법에 의하거나, 레지스트층의 도포와 노광을 한차례 수행한 후 다른 조건으로 몇 번 더 수행하는 방법에 의할 수도 있다.
즉, 상기 제1레지스트층(200) 상층에 3차원 제1블락킹 마스크(300) 패턴 형성을 위한 마스크를 형성한 후, 마스크에 의해 덮이지 않은 부분을 노광 후 현상하여 패턴을 형성하는 것으로서, 3차원 제1블락킹 마스크(300) 패턴의 크기나 형태에 따라 적절한 파장의 자외선 또는 전자빔을 조사하여 노광 후 현상하는 것이다.
또한, 나노임프린트리소그래피(Nano Imprint Lithography)에 의한 3차원 제1블락킹 마스크(300)의 형성은 제1레지스트층(200)을 형성한 후 3차원 제1블락킹 마스크(300)의 패턴에 대응하는 몰드에 의한 임프린팅 공정에 의한 것이다.
상세하게는, 금속, 금속산화물, 세라믹, 반도체 등으로된 몰드를 준비하여 제1레지스트층(200)에 접촉시켜 패턴을 임프린팅하는 방법으로, 기판(100) 하부에 열을 가하여 제1레지스트층(200)을 유동시키고 3차원 제1블락킹 마스크(300)의 패턴에 대응되는 패턴 구조를 가지는 몰드를 제1레지스트층(200) 상부에 위치시킨 다음, 몰드의 상부에서 압력을 가하여 제1레지스트층(200)에 3차원 제1블락킹 마스크(300) 패턴을 형성하는 것이다.
또한, 상기 제1레지스트층(200)이 굳기 전에 3차원 제1블락킹 마스크(300)의 패턴에 대응되는 패턴 구조를 가진 몰드를 제1레지스트층(200) 상부에 올려놓아 모세관 현상을 이용하여 3차원 제1블락킹 마스크(300) 패턴을 형성하는 것이다.
상기와 같이 3차원 제1블락킹 마스크(300)가 완성되게 되면, 상기 3차원 제1블락킹 마스크(300) 상층 및 기판 상층에 제1블락킹 패턴층(400)을 증착하게 된다.
상세하게는 상기 제1블락킹 패턴층(400)은 그 상층에 증착된 기판(100) 또는 반도체층(1000)과의 완충 역할을 할 수 있는 물질로 질화물 또는 산화물을 이용하여 증착하며, 더욱 바람직하게는 SiO2 SiNx 등의 물질을 포함하는 재료를 사용하며, 일반적인 진공 증착법에 의해 형성된다.
3차원 제1블락킹 마스크(300) 및 기판(100) 상에 제1블락킹 패턴층을 증착한 후, 레지스트로 이루어진 3차원 제1블락킹 마스크(300)를 제거하게 되면, 기판(100) 상층에 "┰" 형태의 3차원 제1블락킹 패턴(500)을 형성하게 되는 것이다. 구체적으로는, 상부(Top) 영역(a)이 하부(Bottom) 영역(b)보다 더 크도록 (a>b) 형성된 것이다.
상세히 설명하면, 도 2에 도시된 바와 같이, 상기 3차원 제1블락킹 마스크(300)가
Figure 112012107881967-pat00002
Figure 112012107881967-pat00003
Figure 112012107881967-pat00004
형태의 패턴을 이루게 되는데, 그 상층에 제1블락킹 패턴층(400)을 증착하게 되면 3차원 제1블락킹 마스크(300)의 하부 영역(길이가 긴 수평 패턴)의 높이에 대응하여 3차원 제1블락킹 패턴(500)의 하부 영역(수직 패턴)의 높이가 되며, 제1블락킹 패턴층(400)의 증착 두께가 3차원 제1블락킹 패턴(500)의 상부 영역(수평 패턴)의 두께가 되며, 그 길이는 상기 3차원 제1블락킹 마스크(300)의 상부 영역(길이가 짧은 수평 패턴) 간의 간격에 의해 결정되게 된다.
따라서, 본 발명에 따른 3차원 제1블락킹 패턴(500)은 상부(Top) 영역(a)이 하부(Bottom) 영역(b)보다 크도록(a>b) 형성된 것이다.
다음으로, 상기 제1블락킹 패턴(500)을 형성한 후 제2블락킹 패턴(900)을 상기 제1블락킹 패턴(500) 보다는 높이가 높게 스텝형으로 형성하되, 상기 제1블락킹 패턴(500) 사이의 영역을 제2블락킹 패턴(900)의 상부 영역이 덮도록 형성하는 것이다. 따라서, 기판(100)과 반도체층(1000)간의 결함이 제1블락킹 패턴(500) 및 제2블락킹 패턴(900) 사이에만 존재하여 반도체층(1000) 상층으로는 결함이 최소화되게 되는 것이다.
상기 제2블락킹 패턴(900)의 형성은 상기 제1블락킹 패턴(500)의 형성 방법과 유사하며, 상기 제1블락킹 패턴(500) 형성 후 제2레지스트층(600)을 형성하고, 이를 패터닝하여 제2블락킹 마스크(700)를 형성하게 된다.
상기 제2블락킹 마스크(700)는 제2블락킹 패턴(900)의 형태에 대응하여 형성되므로, 제2블락킹 패턴(900)이 제1블락킹 패턴(500) 사이에 상부 영역이 제1블락킹 패턴(500) 사이의 영역을 완전히 덮도록 형성되어야 하므로,
Figure 112012107881967-pat00005
의 형태로 형성되게 된다. 상기
Figure 112012107881967-pat00006
형태의 패턴으로 형성된 제2블락킹 마스크(700)의 사이의 영역에 제2블락킹 패턴층(800)을 형성한 후, 상기 제2블락킹 마스크(700)를 제거하게 되면, 상기 제1블락킹 패턴(500) 및 제2블락킹 패턴(900)이 3차원 스텝형으로 형성되게 된다.
상세하게는, 도 3에 도시된 바와 같이, 상기 제1블락킹 패턴(500)은, 상부(Top) 영역(a)이 하부(Bottom) 영역(b)보다 더 크고(a>b), 상기 제2블락킹 패턴(900)은 상부(Top) 영역(d)이 하부(Bottom) 영역(e)보다 더 크고(d>e), 상기 제1블락킹 패턴(500)의 높이(c)보다 상기 제2블락킹 패턴(900)의 높이(f)가 더 크며(f>c), 상기 제1블락킹 패턴(500)의 상부 영역 간의 간격(g)이 상기 제2블락킹 패턴(900)의 상부 영역(d)보다 더 짧은 것(d>g)을 특징으로 한다.
이러한 형태의 3차원 제1블락킹 패턴(500) 및 제2블락킹 패턴(900)을 형성한 후, 그 상층에 반도체층(1000)을 증착하게 된다. 상기 반도체층(1000)은, 질화갈륨, n형 질화갈륨, p형 질화갈륨, AlGaAs, InGaAlP, GaAsP, GaP, InGaN, PGaN, SiC 및 InGaAlN 중 적어도 어느 하나의 물질을 사용하며, 공지된 진공 증착 방법에 의해 반도체층(1000)을 형성하게 된다.
상기 반도체층(1000)을 증착하게 되면, 상기 3차원 제1블락킹 패턴(500)과 그 보다 높으면서 제1블락킹 패턴(500) 사이의 영역을 완전히 덮도록 형성된 제2블락킹 패턴(900)에 의해, 기판(100)과 반도체층(1000) 간의 격자 불일치 등에 의한 결함이 제1블락킹 패턴(500) 및 제2블락킹 패턴(900) 사이 및 제2블락킹 패턴(900) 아래 영역에만 존재하게 되므로, 제2블락킹 패턴(900) 상층으로는 반도체층(1000)의 결함이 최소화되게 되는 것이다.
즉, 상기 제2블락킹 패턴(900) 상층으로는 수직 성장에 비해 수평 성장이 더 급속히 이루어지게 되어, 제1블락킹 패턴(500) 및 제2블락킹 패턴(900) 사이 정도의 영역에서만 결함이 발생하게 되고 다른 영역에서는 결함이 거의 생기지 않게 된다. 즉 결함이 존재하는 영역을 최소화할 수 있도록 한 것이다.
도 4는 기존(a) 및 본 발명(b)에 따른 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 결함이 나타나는 영역에 대한 모식도를 나타낸 것이다. 도시된 바와 같이, 기존에는 블락킹 패턴 사이로 격자 불일치에 의한 결함이 발생하는 영역이 넓게 형성되어 있으며, 반도체층(1000) 전영역에서 상당히 넓게 결함이 형성됨을 알 수 있으나, 본 발명은 상술한 바와 같이 제1블락킹 패턴(500) 및 제2블락킹 패턴(900) 사이 영역에서만 결함이 발생하게 되고, 그 상층으로는 결함이 거의 생기지 않음을 알 수 있다.
이와 같이 본 발명에 따라 제작된 "┰" 형태의 3차원 제1블락킹 패턴 및 상기 제1블락킹 패턴에 비해 상대적으로 더 높게 스텝형으로 형성되고, 제1블락킹 패턴 사이의 영역을 완전히 덮도록 상부 영역이 형성된 3차원 제2블락킹 패턴이 형성된 기판 상층에 반도체층을 증착하게 되며, 상기 제1블락킹 패턴 및 제2블락킹 패턴 사이의 영역에서만 결함이 존재하여 반도체층 전체에서의 결함 발생 영역을 최소화하여, 발광 다이오드 소자의 발광 효율을 향상시키게 되는 것이다.
본 발명은 스텝형 3차원 블락킹 패턴을 이용하여 효율이 향상된 반도체 발광 다이오드 소자 및 이를 응용하는 산업에 이용가능성이 있다
10 : 기판 20 : 블락킹 패턴
30 : 반도체층 100 : 기판
200 : 제1레지스트층 300 : 제1블락킹 마스크
400 : 제1블락킹 패턴층 500 : 제1블락킹 패턴
600 : 제2레지스트층 700 : 제2블락킹 마스크
800 : 제2블락킹 패턴층 900 : 제2블락킹 패턴
1000 : 반도체층

Claims (13)

  1. 반도체 발광 다이오드 소자의 제조 방법에 있어서,
    기판 상층에 제1레지스트층을 형성하는 제1단계;
    상기 제1레지스트층을 패터닝하여, "
    Figure 112014016224510-pat00013
    " 형태의 제1블락킹(blocking) 마스크를 형성하는 제2단계;
    상기 제1블락킹 마스크 상층 및 상기 기판 상층에 제1블락킹 패턴층을 증착하는 제3단계;
    상기 제1블락킹 마스크를 제거하여 기판 상층에 "┰" 형태의 3차원 제1블락킹 패턴을 형성하는 제4단계;
    상기 제1블락킹 패턴 형성 후 제2레지스트층을 형성하는 제5단계;
    상기 제2레지스트층을 패터닝하여, "
    Figure 112014016224510-pat00014
    " 형태의 제2블락킹 마스크를 형성하는 제6단계;
    상기 제2블락킹 마스크 상층 및 상기 기판 상층에 제2블락킹 패턴층을 증착하는 제7단계;
    상기 제2블락킹 마스크를 제거하여, 기판 상층에 상기 제1블락킹 패턴 사이의 영역에 스텝형으로 형성되며, 상기 제1블락킹 패턴 사이의 영역을 완전히 덮는 상부 영역을 가지는 "┰" 형태의 3차원 제2블락킹 패턴을 형성하는 제8단계;
    상기 제2블락킹 패턴 형성 후, 반도체층을 증착하는 제9단계;를 포함하여 이루어지는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  2. 제 1항에 있어서, 상기 제1블락킹 패턴은, 상부(Top) 영역(a)이 하부(Bottom) 영역(b)보다 더 크고(a>b), 상기 제2블락킹 패턴은 상부(Top) 영역(d)이 하부(Bottom) 영역(e)보다 더 크고(d>e), 상기 제1블락킹 패턴의 높이(c)보다 상기 제2블락킹 패턴의 높이(f)가 더 크며(f>c), 상기 제1블락킹 패턴의 상부 영역 간의 간격(g)이 상기 제2블락킹 패턴의 상부 영역(d)보다 더 짧은 것(d>g)을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  3. 제 2항에 있어서, 상기 제1블락킹 마스크 및 제2블락킹 마스크는,
    포토리소그래피(Photo Lithography), 전자빔리소그래피(E-Beam Lithography) 및 나노임프린트리소그래피(Nano Imprint Lithography) 중 어느 하나의 방법 또는 두 개 이상의 방법을 혼용하여 형성하는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  4. 제 3항에 있어서, 상기 포토리소그래피 또는 전자빔리소그래피 방법을 사용하는 경우에는, 상기 제1레지스트층 또는 제2레지스트층을 감광도가 서로 다른 다층의 레지스트층으로 형성하는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  5. 제 3항에 있어서, 상기 포토리소그래피 또는 전자빔리소그래피 방법을 사용하는 경우에는, 상기 제1레지스트층 또는 제2레지스트층을 동일한 종류로 형성하여 제1블락킹 마스크 및 제2블락킹 마스크의 패턴에 따라 노광에너지를 각각 다르게 노광시키는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  6. 제 3항에 있어서, 상기 포토리소그래피 또는 전자빔리소그래피 방법을 사용하는 경우에는, 제1블락킹 마스크 또는 제2블락킹 마스크의 패턴의 형태에 따라 상기 제1레지스트층 또는 제2레지스트층 형성 후 노광 패터닝을 다수 회 반복하는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  7. 제 3항에 있어서, 상기 나노임프린트리소그래피 방법을 사용하는 경우에는,
    상기 제1레지스트층 또는 제2레지스트층 형성 후 제1블락킹 마스크 또는 제2블락킹 마스크의 패턴에 대응하는 몰드에 의한 임프린팅 공정에 의해 이루어지는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  8. 제 1항에 있어서, 상기 제1블락킹 패턴 및 제2블락킹 패턴은,
    질화물 또는 산화물인 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  9. 제 1항에 있어서, 상기 제9단계의 반도체층은,
    질화갈륨, n형 질화갈륨, p형 질화갈륨, AlGaAs, InGaAlP, GaAsP, GaP, InGaN, PGaN, SiC 및 InGaAlN 중 적어도 어느 하나로 이루어진 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법.
  10. 반도체 발광 다이오드 소자에 있어서,
    기판;
    상기 기판 상층에 "┰" 형태로 형성된 3차원 제1블락킹 패턴;
    상기 기판 상층에 상기 제1블락킹 패턴 사이의 영역을 완전히 덮는 상부 영역을 가지는 "┰" 형태로 형성된 3차원 제2블락킹 패턴; 및
    상기 제1블락킹 패턴 및 제2블락킹 패턴이 형성된 상기 기판 상층에 증착된 반도체층;을 구성되는 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자.
  11. 제 10항에 있어서, 상기 제1블락킹 패턴은, 상부(Top) 영역(a)이 하부(Bottom) 영역(b)보다 더 크고(a>b), 상기 제2블락킹 패턴은 상부(Top) 영역(d)이 하부(Bottom) 영역(e)보다 더 크고(d>e), 상기 제1블락킹 패턴의 높이(c)보다 상기 제2블락킹 패턴의 높이(f)가 더 크며(f>c), 상기 제1블락킹 패턴의 상부 영역 간의 간격(g)이 상기 제2블락킹 패턴의 상부 영역(d)보다 더 짧은 것(d>g)을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자.
  12. 제 10항에 있어서, 상기 제1블락킹 패턴 및 제2블락킹 패턴은,
    질화물 또는 산화물인 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자.
  13. 제 10항에 있어서, 상기 반도체층은,
    질화갈륨, n형 질화갈륨, p형 질화갈륨, AlGaAs, InGaAlP, GaAsP, GaP, InGaN, PGaN, SiC 및 InGaAlN 중 적어도 어느 하나로 이루어진 것을 특징으로 하는 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자.
KR1020120153425A 2012-12-26 2012-12-26 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자 KR101419525B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120153425A KR101419525B1 (ko) 2012-12-26 2012-12-26 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120153425A KR101419525B1 (ko) 2012-12-26 2012-12-26 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자

Publications (2)

Publication Number Publication Date
KR20140083537A KR20140083537A (ko) 2014-07-04
KR101419525B1 true KR101419525B1 (ko) 2014-07-14

Family

ID=51733955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120153425A KR101419525B1 (ko) 2012-12-26 2012-12-26 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자

Country Status (1)

Country Link
KR (1) KR101419525B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102329444B1 (ko) 2014-07-04 2021-11-24 주식회사 만도모빌리티솔루션즈 자동차의 제어 시스템 및 제어방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272566A (ja) * 2000-03-27 2001-10-05 Minolta Co Ltd フォトニック結晶の製造方法
JP2008030235A (ja) * 2006-07-26 2008-02-14 Toshiba Corp ３次元構造体およびそれを有する発光素子ならびにその製造方法
KR20090114033A (ko) * 2008-04-29 2009-11-03 삼성전자주식회사 전사 기판, 이의 제조방법 및 유기 전계 발광소자의제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001272566A (ja) * 2000-03-27 2001-10-05 Minolta Co Ltd フォトニック結晶の製造方法
JP2008030235A (ja) * 2006-07-26 2008-02-14 Toshiba Corp ３次元構造体およびそれを有する発光素子ならびにその製造方法
KR20090114033A (ko) * 2008-04-29 2009-11-03 삼성전자주식회사 전사 기판, 이의 제조방법 및 유기 전계 발광소자의제조방법

Also Published As

Publication number Publication date
KR20140083537A (ko) 2014-07-04

Similar Documents

Publication Publication Date Title
KR100921466B1 (ko) 질화물계 발광 소자 및 그 제조방법
TWI521734B (zh) A III-V nitride semiconductor epitaxial wafer, a device comprising the epitaxial wafer, and a method for preparing the same
KR20160037948A (ko) 반도체 발광 소자 및 그 제조 방법
KR101721846B1 (ko) 디스플레이용 초소형 질화물계 발광 다이오드 어레이의 제조방법 및 그에 의해 제조된 디스플레이용 초소형 질화물계 발광 다이오드 어레이
KR20060064306A (ko) 고효율 반도체 발광 소자 및 그 제조방법
JP2014519188A (ja) 半導体薄膜構造及びその形成方法
US9000414B2 (en) Light emitting diode having heterogeneous protrusion structures
CN110797442A (zh) 一种图形化衬底、led外延片及图形化衬底制备方法
JP2005064492A (ja) 単結晶サファイア基板とその製造方法及び半導体発光素子
JP2009054882A (ja) 発光装置の製造方法
KR101023135B1 (ko) 이중요철구조의 기판을 갖는 반도체 발광소자 및 그 제조방법
TWI405354B (zh) 半導體結構及發光二極體
WO2014161378A1 (zh) 氮化物发光二极管及制作方法
KR101165258B1 (ko) 발광 소자 및 이의 제조 방법
CN113257970A (zh) 一种用于led生长的图形化衬底、外延片和制备方法
KR101419525B1 (ko) 스텝형 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자
JP2008226962A (ja) 半導体発光素子およびその製造方法
US20140367634A1 (en) Nitride-based light emitting diode including nonorods and method of mmanufacturing the same
KR101131085B1 (ko) 질화물계 발광소자 및 그 제조방법
KR101419524B1 (ko) 3차원 블락킹 패턴을 이용한 반도체 발광 다이오드 소자의 제조 방법 및 이에 의해 제조된 반도체 발광 다이오드 소자
KR100816490B1 (ko) 발광 다이오드 및 그의 제조방법
KR101216664B1 (ko) 회절광학소자를 적용한 고광도 발광다이오드의 제조방법 및 이 방법을 이용하여 제조되는 고광도 발광다이오드
KR101364168B1 (ko) 발광 소자용 기판 제조방법
KR20090076327A (ko) 나노 임프린트 공정을 위한 스탬프 및 이를 이용한 발광소자 제조방법
KR20130046402A (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170609

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180709

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 6